JPH11224916A - Semiconductor device, wiring board, and manufacture thereof - Google Patents

Semiconductor device, wiring board, and manufacture thereof

Info

Publication number
JPH11224916A
JPH11224916A JP10026086A JP2608698A JPH11224916A JP H11224916 A JPH11224916 A JP H11224916A JP 10026086 A JP10026086 A JP 10026086A JP 2608698 A JP2608698 A JP 2608698A JP H11224916 A JPH11224916 A JP H11224916A
Authority
JP
Japan
Prior art keywords
opening
substrate
external electrode
forming
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10026086A
Other languages
Japanese (ja)
Inventor
Mayumi Kosemura
真由美 小瀬村
Takao Ito
隆夫 伊藤
Yuji Nishitani
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10026086A priority Critical patent/JPH11224916A/en
Publication of JPH11224916A publication Critical patent/JPH11224916A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Abstract

PROBLEM TO BE SOLVED: To provide the wiring board for an external lead of electrodes of a semiconductor element when the element is mounted on a motherboard of an electronic device, for providing a semiconductor device having the element mounted on the wiring board, which is able to reduce the number of manufacturing steps and cost and can improve its yield, and also to provide a method for manufacturing the board and the device. SOLUTION: A wiring board includes a substrate 2 formed on its one surface with a wiring pattern to be wired with electrodes of a semiconductor chip C, a bonding sheet 4 of an insulating material bonded on one surface of the substrate 2 and having an opening 4a for semiconductor chip mounting and openings 4b for external electrode formation made therein, and an external electrodes 6 of a conductive material embedded in the openings 4b for external electrode formation to be connected electrically with the wiring pattern of the substrate 2. A semiconductor device 1 includes the wiring board and the chip C which are mounted on the board.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置、半導
体装置に用いられる配線板およびその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, a wiring board used for the semiconductor device, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】近年、半導体装置を用いた機器の小型化
や半導体装置の実装量の増加に伴い、新たな半導体装置
の実装技術の開発が進んでいる。従来においては、セラ
ミックやプラスチック材料からなるパッケージによって
半導体チップを囲み、パッケージの側方からリードが突
出した半導体装置を基板に実装することが行なわれたき
たが、最近においては、実装面積を縮小するために、例
えば、図10に示すような構造の半導体装置を電子機器
のマザーボードに表面実装する方法が採られている。
2. Description of the Related Art In recent years, with the miniaturization of devices using semiconductor devices and the increase in the amount of semiconductor devices mounted, the development of new semiconductor device mounting techniques has been progressing. Conventionally, a semiconductor chip surrounded by a package made of a ceramic or plastic material and a semiconductor device having leads protruding from the sides of the package have been mounted on a substrate, but recently, a mounting area has been reduced. For this purpose, for example, a method has been adopted in which a semiconductor device having a structure as shown in FIG. 10 is surface-mounted on a motherboard of an electronic device.

【0003】図10に示す半導体装置101は、3層の
基板102a〜102cが積層された多層配線板102
の一方面に放熱板103が貼り合わされている。多層配
線板102の各基板102a〜102cにはキャビティ
K1〜K3が階段状に形成され、これらキャビティK1
〜K3を通じて半導体チップCが放熱板103上に搭載
されている。多層配線板102の各基板102a〜10
2c上には、それぞれ配線パターンP1〜P3が形成さ
れており、配線パターンP1およびP2は金属ワイヤW
によって半導体チップCの各電極と電気的に接続されて
いる。また、基板102aおよび102bの配線パター
ンP1およびP2は、基板102a〜102cを貫通す
るスルーホール104に埋め込まれた金属材料によっ
て、多層配線板102の他方面に電気的に引き出されて
いる。スルーホール104は、多層配線板102の他方
面に形成された球状の外部電極105と電気的に接続さ
ている。このような構成により、半導体チップCの各電
極は多層配線板102の他方面に形成された外部電極1
05に導き出されている。この半導体装置101を電子
機器のマザーボードの対応する箇所に表面実装すること
により、外部電極105を通じて半導体装置101とマ
ザーボートとは電気的に接続される。
A semiconductor device 101 shown in FIG. 10 has a multilayer wiring board 102 on which three layers of substrates 102a to 102c are stacked.
A heat radiating plate 103 is attached to one surface of the substrate. In each of the substrates 102a to 102c of the multilayer wiring board 102, cavities K1 to K3 are formed in a stepwise manner.
To K3, the semiconductor chip C is mounted on the heat sink 103. Each substrate 102a-10 of the multilayer wiring board 102
2c, wiring patterns P1 to P3 are respectively formed, and wiring patterns P1 and P2 are formed of metal wires W
Is electrically connected to each electrode of the semiconductor chip C. The wiring patterns P1 and P2 of the substrates 102a and 102b are electrically drawn to the other surface of the multilayer wiring board 102 by a metal material embedded in a through hole 104 penetrating the substrates 102a to 102c. The through hole 104 is electrically connected to a spherical external electrode 105 formed on the other surface of the multilayer wiring board 102. With such a configuration, each electrode of the semiconductor chip C is connected to the external electrode 1 formed on the other surface of the multilayer wiring board 102.
05 is derived. The semiconductor device 101 and the motherboard are electrically connected to each other through the external electrodes 105 by mounting the semiconductor device 101 on a corresponding portion of the motherboard of the electronic device.

【0004】[0004]

【発明が解決しようとする課題】上記のような多層配線
板102を用いた半導体装置101は、複数の基板10
2a〜102cに配線パターンを形成した後、これらを
貼り合わせて多層配線板102としたのち、ドリル加工
によってスルーホール104を形成する。また、座ぐり
加工によってキャビティK1〜K3を階段状に形成す
る。その後に、半導体チップCを放熱板103上にボン
ディングし、ワイヤボンディング加工によって、基板と
半導体チップCとを電気的に接続する。
The semiconductor device 101 using the above-described multilayer wiring board 102 has a plurality of substrates 10.
After forming wiring patterns on 2a to 102c, these are laminated to form a multilayer wiring board 102, and then a through hole 104 is formed by drilling. Further, the cavities K1 to K3 are formed in a step shape by counterbore processing. Thereafter, the semiconductor chip C is bonded onto the heat sink 103, and the substrate and the semiconductor chip C are electrically connected by wire bonding.

【0005】このように、半導体チップCを保持する多
層配線板102の形成は、多くの機械加工を要し、コス
トがかかるという不利益がある。加えて、多層配線板1
02を小型化し、配線パターンを密にすればするほど、
要求される加工精度は高いものとなり、加工が難しく、
不良品の発生する割合が高くなるという不利益もある。
さらに、ワイヤボンディングも多層にわたって行なう必
要が有り、不良の原因になりやすいという不利益も存在
した。
[0005] As described above, the formation of the multilayer wiring board 102 for holding the semiconductor chip C requires a large amount of machining and is disadvantageous in that it is costly. In addition, multilayer wiring board 1
02, and the denser the wiring pattern, the more
The required processing accuracy is high, processing is difficult,
There is also a disadvantage that the proportion of defective products increases.
Further, there is also a disadvantage that wire bonding must be performed over multiple layers, which is likely to cause a defect.

【0006】本発明は上述の問題に鑑みてなされたもの
であって、たとえば、半導体素子を電子機器のマザーボ
ードに実装する際に、半導体素子の各電極を外部に引き
出すための配線板、およびこの配線板に半導体素子が搭
載された半導体装置において、製造工程を削減でき、コ
ストを低減でき、歩留り向上することができる、配線板
および半導体装置およびその製造方法を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems. For example, when a semiconductor element is mounted on a motherboard of an electronic device, a wiring board for extracting each electrode of the semiconductor element to the outside, An object of the present invention is to provide a wiring board, a semiconductor device, and a method for manufacturing the same, which can reduce the number of manufacturing steps, reduce costs, and improve the yield in a semiconductor device in which a semiconductor element is mounted on a wiring board.

【0007】[0007]

【課題を解決するための手段】本発明に係る配線板は、
一方面に半導体素子の各電極と結線される配線パターン
が形成された基板と、前記基板の一方面に貼着され、半
導体素子搭載用の開口部および外部電極形成用の開口部
が形成された絶縁材料からなるボンディングシートと、
導電性の材料からなり、前記外部電極形成用の開口部内
に埋め込まれ、前記基板の配線パターンと電気的に接続
された外部電極とを有する。
The wiring board according to the present invention comprises:
A substrate on which a wiring pattern to be connected to each electrode of the semiconductor element was formed on one surface, and an opening for mounting a semiconductor element and an opening for forming an external electrode were attached to one surface of the substrate; A bonding sheet made of an insulating material,
An external electrode is formed of a conductive material, is embedded in the opening for forming the external electrode, and is electrically connected to a wiring pattern of the substrate.

【0008】本発明では、一方面にのみ配線パターンが
形成された基板にボンディングシートを貼り合わせ、当
該ボンディングシートに半導体素子搭載用の開口部およ
び外部電極形成用の開口部を形成することにより、基板
内にスルーホールを形成したり、半導体素子を搭載する
ためのキャビティを多段にわたって機械加工する必要が
なくなる。
In the present invention, a bonding sheet is bonded to a substrate having only one surface on which a wiring pattern is formed, and an opening for mounting a semiconductor element and an opening for forming an external electrode are formed in the bonding sheet. There is no need to form through holes in the substrate or machine a cavity for mounting a semiconductor element in multiple stages.

【0009】本発明に係る配線板の製造方法は、半導体
素子搭載用の開口部が形成された絶縁材料からなるボン
ディングシートと一方面に半導体素子の各電極と結線さ
れる配線パターンが形成された基板と貼り合わせる工程
と、前記基板に形成された外部電極取り出し用の各端子
に対応する前記ボンディングシートの各領域を開口して
外部電極形成用の開口部を形成する工程と、前記外部電
極形成用の開口部内に導電性材料を埋め込んで外部電極
を形成する工程とを有する。
In the method of manufacturing a wiring board according to the present invention, a bonding sheet made of an insulating material having an opening for mounting a semiconductor element and a wiring pattern connected to each electrode of the semiconductor element are formed on one surface. Bonding the substrate with a substrate, forming an opening for forming an external electrode by opening each region of the bonding sheet corresponding to each terminal for taking out an external electrode formed on the substrate, and forming the external electrode. Forming an external electrode by burying a conductive material in the opening for use.

【0010】また、本発明に係る配線板の製造方法は、
一方面に半導体素子の各電極と電気的に接続される配線
パターンが形成された基板および半導体素子搭載用の開
口部および外部電極形成用の開口部が形成されたボンデ
ィングシートを準備する工程と、前記基板とボンディン
グシートとを貼り合わせる工程と、前記ボンディングシ
ートの外部電極形成用の開口部に導電性材料を埋め込
み、当該導電性材料と前記基板に形成された外部電極取
り出し用の各端子とを電気的接続して外部電極を形成す
る工程とを有する。
[0010] The method for manufacturing a wiring board according to the present invention includes:
A step of preparing a substrate on which a wiring pattern electrically connected to each electrode of the semiconductor element is formed on one surface and a bonding sheet on which an opening for mounting a semiconductor element and an opening for forming an external electrode are formed; Bonding the substrate and the bonding sheet, and embedding a conductive material in an opening for forming an external electrode of the bonding sheet, and connecting the conductive material and each terminal for taking out an external electrode formed on the substrate. Forming external electrodes by electrical connection.

【0011】本発明に係る半導体装置は、一方面に半導
体素子の各電極と結線される配線パターンが形成された
基板と、前記基板の一方面に貼着され、半導体素子搭載
用の開口部および外部電極形成用の開口部が形成された
絶縁材料からなるボンディングシートと、導電性の材料
からなり、前記外部電極形成用の開口部内に埋め込ま
れ、前記基板の配線パターンと電気的に接続された外部
電極と、各電極が前記半導体素子搭載用の開口部を通じ
て前記基板上に搭載され、前記基板に形成された外部電
極取り出し用の各端子と金属細線によって電気的に接続
された半導体素子とを有する。
[0011] A semiconductor device according to the present invention comprises a substrate having a wiring pattern formed on one surface thereof, which is connected to each electrode of the semiconductor element, an opening for mounting the semiconductor element adhered to one surface of the substrate, and A bonding sheet made of an insulating material having an opening for forming an external electrode, and a conductive material, embedded in the opening for forming an external electrode, and electrically connected to a wiring pattern of the substrate. An external electrode and a semiconductor element in which each electrode is mounted on the substrate through the opening for mounting the semiconductor element and electrically connected to each terminal for extracting an external electrode formed on the substrate by a thin metal wire. Have.

【0012】本発明に係る半導体装置では、ボンディン
グシートの外部電極形成用の開口部内に埋め込まれた外
部電極と基板に形成された配線パターンとは電気的に接
続され、基板に形成された配線パターンと半導体素子の
各電極は金属細線によって電気的に接続され、この結
果、半導体素子の各電極はボンディングシートの外部電
極形成用の開口部内に埋め込まれた外部電極に導き出さ
れる。
In the semiconductor device according to the present invention, the external electrode embedded in the opening for forming the external electrode of the bonding sheet is electrically connected to the wiring pattern formed on the substrate, and the wiring pattern formed on the substrate is formed. The electrodes of the semiconductor element are electrically connected to the electrodes of the semiconductor element by thin metal wires. As a result, the electrodes of the semiconductor element are led to the external electrodes embedded in the openings for forming the external electrodes of the bonding sheet.

【0013】本発明に係る半導体装置は、一方面に半導
体素子の各電極と結線される配線パターンが形成され、
半導体素子搭載用のキャビティが形成された基板と、半
導体素子搭載用の開口部および外部電極形成用の開口部
が形成され、前記基板の一方面に貼着されたボンディン
グシートと、前記外部電極形成用の開口部内に形成され
た導電性材料からなる外部電極とを有する配線板と、前
記半導体素子搭載用のキャビティに対応して前記基板の
他方面に設けられた放熱板と、前記放熱板上に設けら
れ、各電極が金属細線によって前記基板上に形成された
配線パターンと電気的に接続された半導体素子とを有す
る。
In a semiconductor device according to the present invention, a wiring pattern connected to each electrode of a semiconductor element is formed on one surface,
A substrate in which a cavity for mounting a semiconductor element is formed, a bonding sheet in which an opening for mounting a semiconductor element and an opening for forming an external electrode are formed and adhered to one surface of the substrate; A wiring board having an external electrode made of a conductive material formed in an opening for use in the semiconductor device; a heat sink provided on the other surface of the substrate corresponding to the cavity for mounting the semiconductor element; And a semiconductor element in which each electrode is electrically connected to a wiring pattern formed on the substrate by a thin metal wire.

【0014】このような構成により、半導体素子から放
出される熱が放熱板を通じて直接外部に放出されるた
め、発熱量の多い半導体素子に対応した構造の半導体装
置となる。
With such a configuration, heat released from the semiconductor element is directly radiated to the outside through the radiator plate, so that the semiconductor device has a structure corresponding to the semiconductor element generating a large amount of heat.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。第1実施形態 図1は、本発明に係る半導体装置の一実施形態を示す断
面図である。図1に示す半導体装置1は、一方面に配線
パターンが形成された基板2およびこの基板2の一方面
に貼着されたボンディングシート4とを有する配線板
と、ボンディングシート4の半導体チップ搭載用の開口
部4aを通じて基板2上に搭載された半導体チップCと
を具備する。
Embodiments of the present invention will be described below with reference to the drawings. First Embodiment FIG. 1 is a sectional view showing one embodiment of a semiconductor device according to the present invention. A semiconductor device 1 shown in FIG. 1 includes a wiring board having a substrate 2 having a wiring pattern formed on one surface and a bonding sheet 4 attached to one surface of the substrate 2, and a semiconductor chip mounting the bonding sheet 4. And a semiconductor chip C mounted on the substrate 2 through the opening 4a.

【0016】基板2の一方面には、図示しない配線パタ
ーンが形成されているが、さらに、半導体チップの各電
極と金属ワイヤWによって電気的に接続される引き出し
用端子2aと、配線パターンを外部に引き出すための外
部接続ランド2bとが形成されている。したがって、引
き出し用端子2aと外部接続ランド2bとは、基板2上
に形成された配線パターンによって電気的に接続されて
いる。また、基板2は、たとえば、ガラスエポキシ材や
ポリイミド材等の絶縁材料から構成される。
A wiring pattern (not shown) is formed on one surface of the substrate 2. Further, a lead terminal 2 a electrically connected to each electrode of the semiconductor chip by a metal wire W, and a wiring pattern And external connection lands 2b for drawing out. Therefore, the lead terminal 2a and the external connection land 2b are electrically connected by the wiring pattern formed on the substrate 2. The substrate 2 is made of, for example, an insulating material such as a glass epoxy material or a polyimide material.

【0017】ボンディングシート4は、基板2の各引き
出し用端子2aを取り囲むように、半導体チップ搭載用
の開口部4aが形成され、また、外部接続ランド2bの
形成位置に対応して外部電極形成用開口部4bが形成さ
れている。ボンディングシート4は、たとえば、ガラス
エポキシ材などの絶縁材料から構成され、基板2との貼
り合わせはボンディングシート4の一方面に塗布された
接着剤によって行なわれる。
The bonding sheet 4 has an opening 4a for mounting a semiconductor chip so as to surround each lead-out terminal 2a of the substrate 2, and has an external electrode forming area corresponding to the formation position of the external connection land 2b. An opening 4b is formed. The bonding sheet 4 is made of, for example, an insulating material such as a glass epoxy material, and the bonding with the substrate 2 is performed by an adhesive applied to one surface of the bonding sheet 4.

【0018】また、ボンディングシート4に形成された
各外部電極形成用開口部4b内には、たとえば、導電性
材料からなる外部電極6が形成されており、この外部電
極6は外部接続ランド2bと電気的に接続されている。
外部電極6は、たとえば、銅ペースト、ハンダペースト
等の導電性の材料が用いられる。この外部電極6が、半
導体装置1を電子機器のマザーボードに搭載した際に、
マザーボードの電極端子と電気的に接続されることにな
る。
An external electrode 6 made of, for example, a conductive material is formed in each external electrode forming opening 4b formed in the bonding sheet 4, and the external electrode 6 is connected to the external connection land 2b. It is electrically connected.
The external electrode 6 is made of, for example, a conductive material such as a copper paste or a solder paste. When the external electrode 6 is mounted on the motherboard of the electronic device when the semiconductor device 1 is mounted,
It will be electrically connected to the electrode terminal of the motherboard.

【0019】基板2上には、ボンディングシート4の半
導体チップ搭載用の開口部4aを通じて、半導体チップ
Cが接合材8によって接合されている。接合材8には、
例えば、ハンダ、金、樹脂などの材料が用いられる。
On the substrate 2, a semiconductor chip C is bonded by a bonding material 8 through a semiconductor chip mounting opening 4 a of the bonding sheet 4. The bonding material 8 includes
For example, materials such as solder, gold, and resin are used.

【0020】半導体チップCの各電極は、基板2の各引
き出し用端子2aと金属ワイヤWによって接続されてい
る。金属ワイヤWは、たとえば、金線、アルミニウム線
などが用いられる。これにより、半導体チップCの各電
極は、基板2の各引き出し用端子2a、配線パターンお
よび外部接続ランド2bを通じて外部電極6と電気的に
接続される。
Each electrode of the semiconductor chip C is connected to each lead terminal 2a of the substrate 2 by a metal wire W. As the metal wire W, for example, a gold wire, an aluminum wire, or the like is used. Thereby, each electrode of the semiconductor chip C is electrically connected to the external electrode 6 through each lead terminal 2a, the wiring pattern, and the external connection land 2b of the substrate 2.

【0021】ボンディングシート4の半導体チップ搭載
用の開口部4a内には、封止樹脂Rが充填されている。
これによって、半導体チップCおよび金属ワイヤWは、
封止樹脂Rによって保護されている。
The opening 4a for mounting the semiconductor chip of the bonding sheet 4 is filled with a sealing resin R.
Thereby, the semiconductor chip C and the metal wire W are
It is protected by the sealing resin R.

【0022】上記構成の半導体装置1では、基板2の一
方面(片方面)のみに配線パターンを形成しており、基
板2の薄型化を図ることができ、また、基板2内にスル
ーホールを形成する必要がなく低コストとなる。また、
半導体装置1では、基板2の各引き出し用端子2aは同
一平面上にのみ形成され、複数段になっていないため、
ワイヤWの信頼性が向上する。
In the semiconductor device 1 having the above-described structure, the wiring pattern is formed only on one surface (one surface) of the substrate 2, so that the substrate 2 can be made thinner. There is no need to form it and the cost is low. Also,
In the semiconductor device 1, the respective lead-out terminals 2a of the substrate 2 are formed only on the same plane and are not formed in a plurality of stages.
The reliability of the wire W is improved.

【0023】次に、上記構成の半導体装置1の製造方法
について説明する。図2および図3は、本発明に係る配
線板の製造方法の一実施形態を説明するための断面図で
ある。まず、一方面のみに配線パターンが形成された基
板2と、半導体チップ搭載用の開口部4aおよび外部電
極形成用開口部4bが形成されたボンディングシート4
を準備する。なお、ボンディングシート4の半導体チッ
プ搭載用の開口部4aおよび外部電極形成用開口部4b
は、予め機械加工によって形成し、また、ボンディング
シート4の一方面には接着剤が予め塗布されている。
Next, a method of manufacturing the semiconductor device 1 having the above configuration will be described. 2 and 3 are cross-sectional views illustrating one embodiment of a method for manufacturing a wiring board according to the present invention. First, a substrate 2 on which a wiring pattern is formed only on one surface and a bonding sheet 4 on which an opening 4a for mounting a semiconductor chip and an opening 4b for forming an external electrode are formed.
Prepare The opening 4a for mounting the semiconductor chip of the bonding sheet 4 and the opening 4b for forming the external electrode are provided.
Is formed in advance by machining, and an adhesive is applied to one surface of the bonding sheet 4 in advance.

【0024】次いで、図2に示すように、基板2の配線
パターンが形成された一方面とボンディングシート4の
接着面とを貼り合わせる。このとき、ボンディングシー
ト4の半導体チップ搭載用の開口部4aが基板2の各引
き出し用端子2aを囲み、ボンディングシート4の外部
電極形成用開口部4bが基板2の外部接続ランド2bの
形成位置に対応するように、基板2とボンディングシー
ト4とを位置決めして貼り合わせる。
Next, as shown in FIG. 2, one surface of the substrate 2 on which the wiring pattern is formed is bonded to the bonding surface of the bonding sheet 4. At this time, the opening 4a for mounting the semiconductor chip of the bonding sheet 4 surrounds each lead-out terminal 2a of the substrate 2, and the opening 4b for forming the external electrode of the bonding sheet 4 is located at the position where the external connection land 2b of the substrate 2 is formed. Correspondingly, the substrate 2 and the bonding sheet 4 are positioned and bonded.

【0025】次いで、図3に示すように、ボンディング
シート4の外部電極形成用開口部4b内に、例えば、銅
ペーストなどの導電性材料を埋め込み、これを硬化させ
て外部電極6を形成する。外部電極形成用開口部4b内
への導電性材料の埋め込みは、たとえば、印刷法によっ
て行なうことができ、これによって、複数の外部電極形
成用開口部4b内に一括して外部電極6を形成すること
ができる。
Next, as shown in FIG. 3, a conductive material such as a copper paste is buried in the opening 4b for forming an external electrode of the bonding sheet 4, and is cured to form the external electrode 6. The embedding of the conductive material into the external electrode forming openings 4b can be performed by, for example, a printing method, whereby the external electrodes 6 are collectively formed in the plurality of external electrode forming openings 4b. be able to.

【0026】次いで、半導体チップCをボンディングシ
ート4の半導体チップ搭載用開口部4aを通じて、基板
2の所定の位置にボンディングする。このボンディング
工程では、接合材8として、ハンダ、樹脂、金合金など
の材料を用いることができる。
Next, the semiconductor chip C is bonded to a predetermined position on the substrate 2 through the semiconductor chip mounting opening 4a of the bonding sheet 4. In this bonding step, materials such as solder, resin, and gold alloy can be used as the bonding material 8.

【0027】次いで、半導体チップC上の各電極と、基
板2に形成された対応する各引き出し用端子2aとをワ
イヤボンディングして金属ワイヤWによって結線する。
このワイヤボンディングは、金属ワイヤWと半導体チッ
プC上の各電極および基板2の各引き出し用端子2aと
加圧し、熱若しくは超音波振動またはその両方を与えて
接合する通常知られた技術である。なお、上記の半導体
チップのボンディング工程およびワイヤボンディング工
程は、基板2とボンディングシート4との貼り合わせ工
程の前に行なうことも可能である。
Next, each electrode on the semiconductor chip C and each corresponding lead terminal 2a formed on the substrate 2 are wire-bonded and connected by metal wires W.
This wire bonding is a commonly known technique in which the metal wire W and each electrode on the semiconductor chip C and each lead-out terminal 2a of the substrate 2 are pressurized and bonded by applying heat or ultrasonic vibration or both. Note that the above-described semiconductor chip bonding step and wire bonding step can be performed before the step of bonding the substrate 2 and the bonding sheet 4 together.

【0028】次いで、ボンディングシート4の半導体チ
ップ搭載用開口部4aを通じて封止樹脂Rを供給して、
封止樹脂Rによって半導体チップCおよび金属ワイヤW
を保護する。このとき、ボンディングシート4の半導体
チップ搭載用開口部4aによって形成される壁が封止樹
脂Rが外部に流れだすのを阻止するダムの役割を果た
す。以上の工程を経て半導体装置1が完成する。
Next, the sealing resin R is supplied through the semiconductor chip mounting opening 4a of the bonding sheet 4,
The semiconductor chip C and the metal wires W are formed by the sealing resin R
To protect. At this time, the wall formed by the semiconductor chip mounting opening 4a of the bonding sheet 4 serves as a dam for preventing the sealing resin R from flowing outside. The semiconductor device 1 is completed through the above steps.

【0029】以上のように、本実施形態によれば、基板
2の片面のみに配線パターンを形成しているため、基板
2にスルーホールを形成する等の機械加工を施す工程が
必要なく、製造コストを低減できるとともに、加工精度
に起因する不良品の発生を抑制でき、歩留りの低下を防
ぐことができる。また、ボンディングシート4に半導体
チップ搭載用開口部4aが形成されているため、この半
導体チップ搭載用開口部4aが封止樹脂Rを堰止めるダ
ムの役割を果たすため、ダムを形成する工程が必要な
い。
As described above, according to the present embodiment, since the wiring pattern is formed only on one surface of the substrate 2, there is no need for a step of performing machining such as forming a through hole in the substrate 2, and the manufacturing process is not required. The cost can be reduced, the occurrence of defective products due to processing accuracy can be suppressed, and a decrease in yield can be prevented. Further, since the semiconductor chip mounting opening 4a is formed in the bonding sheet 4, the semiconductor chip mounting opening 4a serves as a dam for blocking the sealing resin R, and thus a step of forming a dam is necessary. Absent.

【0030】第2実施形態 図4〜図6は、本発明に係る配線板の製造方法の他の実
施形態を説明するための断面図である。本実施形態で製
造される配線板は、構造は上述した第1実施形態と同様
であるが、外部電極6の形成方法が異なる。すなわち、
まず、一方面のみに配線パターンが形成された基板2
と、半導体チップ搭載用の開口部4aのみが形成された
ボンディングシート4を準備する。そして、図4に示す
ように、これら基板2とボンディングシート4とを位置
決めして貼り合わせる。
Second Embodiment FIGS. 4 to 6 are sectional views for explaining another embodiment of the method for manufacturing a wiring board according to the present invention. The structure of the wiring board manufactured in this embodiment is the same as that of the first embodiment described above, but the method of forming the external electrodes 6 is different. That is,
First, a substrate 2 having a wiring pattern formed on only one surface
Then, a bonding sheet 4 having only the opening 4a for mounting a semiconductor chip is prepared. Then, as shown in FIG. 4, the substrate 2 and the bonding sheet 4 are positioned and bonded.

【0031】次いで、図5に示すように、ボンディング
シート4の基板2の外部接続ランド2bに対応する位置
にレーザ光を照射し、ボンディングシート4の一部を溶
融除去し、外部電極形成用開口部4bを開口する。
Then, as shown in FIG. 5, a laser beam is applied to a position of the bonding sheet 4 corresponding to the external connection lands 2b of the substrate 2, and a part of the bonding sheet 4 is melted and removed. The part 4b is opened.

【0032】次いで、第1実施形態において説明したの
と同様に、形成した各外部電極形成用開口部4bに導電
性材料を埋め込んで外部電極6を形成する。これによ
り、配線板が完成する。
Next, as described in the first embodiment, an external electrode 6 is formed by embedding a conductive material in each formed external electrode forming opening 4b. Thereby, the wiring board is completed.

【0033】本実施形態では、ボンディングシート4に
外部電極形成用開口部4bを予め形成しておくのではな
く、基板2とボンディングシート4とを貼り合わせた後
に、ボンディングシート4に外部電極形成用開口部4b
を形成する。このような構成とすることにより、ボンデ
ィングシート4に外部電極形成用開口部4bを予め機械
加工で形成する必要がない。すなわち、ボンディングシ
ート4に半導体チップ搭載用の開口部4aおよび外部電
極形成用開口部4bの双方をこれらの相対位置精度が所
定の範囲に納まるように機械加工することは、難しく加
工コストが上昇する。また、ボンディングシート4に半
導体チップ搭載用の開口部4aおよび外部電極形成用開
口部4bの双方を加工したのちに、基板2に対してボン
ディングシート4を各開口部が正確な位置にくるように
位置決めすることは難しい。
In the present embodiment, the external electrode forming openings 4b are not formed in the bonding sheet 4 in advance, but after the substrate 2 is bonded to the bonding sheet 4, the external electrode forming openings 4b are formed in the bonding sheet 4. Opening 4b
To form With such a configuration, it is not necessary to form the external electrode forming openings 4b in the bonding sheet 4 by machining in advance. That is, it is difficult to machine both the opening 4a for mounting the semiconductor chip and the opening 4b for forming the external electrode on the bonding sheet 4 so that the relative positional accuracy falls within a predetermined range, and the processing cost increases. . After processing both the opening 4a for mounting a semiconductor chip and the opening 4b for forming an external electrode on the bonding sheet 4, the bonding sheet 4 is placed on the substrate 2 so that each opening comes to an accurate position. It is difficult to position.

【0034】本実施形態によれば、ボンディングシート
4に半導体チップ搭載用の開口部4aのみを形成してお
き、これを基板2に対して位置決めするため、半導体チ
ップ搭載用の開口部4aを基板の所定の位置に正確に位
置決めすることことが比較的容易となる。さらに、基板
2とボンディングシート4とを貼り合わせた後に、外部
電極形成用開口部4bを開口するため、外部電極形成用
開口部4bと基板2の外部接続ランド2bとの位置ずれ
が生じにくくなり、製品の不良の発生を抑制することが
できる。
According to this embodiment, only the opening 4a for mounting the semiconductor chip is formed in the bonding sheet 4 and the opening 4a for mounting the semiconductor chip is positioned on the substrate 2 in order to position the opening 4a with respect to the substrate 2. It is relatively easy to accurately position the lens at a predetermined position. Furthermore, since the external electrode forming opening 4b is opened after the substrate 2 and the bonding sheet 4 are bonded to each other, displacement between the external electrode forming opening 4b and the external connection land 2b of the substrate 2 is less likely to occur. In addition, the occurrence of product defects can be suppressed.

【0035】第3実施形態 図7は、本発明に係る半導体装置の他の実施形態を示す
断面図である。上述した実施形態における半導体装置1
は、半導体チップCからの放熱量が比較的小さい場合を
想定した構造とした。すなわち、半導体チップCを基板
2に直接搭載しており、半導体チップCから放出される
熱は、基板2および封止樹脂Rを介して外部に放出する
構成となっている。しかしながら、半導体チップCから
の放熱量が多い場合には、上記の構造では放熱が十分で
はない。
Third Embodiment FIG. 7 is a sectional view showing another embodiment of the semiconductor device according to the present invention. Semiconductor device 1 in the above embodiment
Has a structure assuming a case where the amount of heat radiation from the semiconductor chip C is relatively small. That is, the semiconductor chip C is directly mounted on the substrate 2, and the heat released from the semiconductor chip C is released to the outside via the substrate 2 and the sealing resin R. However, when the amount of heat radiation from the semiconductor chip C is large, the above structure does not provide sufficient heat radiation.

【0036】本実施形態に係る半導体装置21は、半導
体チップCからの放熱量が多い場合にも対応可能な構造
となっている。図7において、基板2の一方面には、ボ
ンディングシート4が貼り合わされ、他方面には、放熱
板11が接着剤によって貼り合わされている。放熱板1
1は、たとえば、アルミニウムなどの熱伝導性の高い材
料から構成される。
The semiconductor device 21 according to the present embodiment has a structure that can cope with a large amount of heat radiation from the semiconductor chip C. In FIG. 7, a bonding sheet 4 is bonded to one surface of the substrate 2, and a heat sink 11 is bonded to the other surface by an adhesive. Heat sink 1
1 is made of a material having high thermal conductivity such as aluminum.

【0037】基板2には、半導体チップCを搭載するた
めのキャビティ2cが形成され、ボンディングシート4
の半導体チップ搭載用開口部4aおよびキャビティ2c
を通じて、半導体チップCが接合材8を介して放熱板1
1の一方面に接合されている。また、半導体チップCの
各電極は、基板2の各引き出し用端子2aと金属ワイヤ
Wとそれぞれ接続され、半導体チップ搭載用開口部4a
およびキャビティ2c内には封止樹脂Rが充填され、半
導体チップCおよび金属ワイヤWが保護されている。ま
た、ボンディングシート4の外部電極形成用開口部4b
には、銅ペースト等の導電性材料が埋め込まれ、外部電
極6が形成されている。
A cavity 2c for mounting a semiconductor chip C is formed in the substrate 2, and a bonding sheet 4
Semiconductor chip mounting opening 4a and cavity 2c
Through the bonding material 8 and the heat sink 1
1 is joined to one surface. Further, each electrode of the semiconductor chip C is connected to each of the lead-out terminals 2a of the substrate 2 and the metal wire W, and the semiconductor chip mounting opening 4a is formed.
The cavity 2c is filled with a sealing resin R to protect the semiconductor chip C and the metal wires W. The external electrode forming opening 4b of the bonding sheet 4
Is filled with a conductive material such as a copper paste to form an external electrode 6.

【0038】このような構成とすることにより、半導体
チップCからの放熱量が多い場合であっても、放熱板1
1を通じて直接外部に熱を放出することができる。
With this configuration, even if the amount of heat radiated from the semiconductor chip C is large, the heat radiating plate 1
1, heat can be released directly to the outside.

【0039】第4実施形態 図8および図9は、本発明に係る半導体装置の外部電極
6の形成方法の一例を説明するための断面図である。上
述した半導体装置1および21では、外部電極6を、ボ
ンディングシート4の外部電極形成用開口部4bに銅ペ
ーストなどの導電性の材料を埋め込み、これを硬化させ
ることにより形成した。
Fourth Embodiment FIGS. 8 and 9 are sectional views for explaining an example of a method for forming an external electrode 6 of a semiconductor device according to the present invention. In the semiconductor devices 1 and 21 described above, the external electrode 6 is formed by embedding a conductive material such as a copper paste in the external electrode forming opening 4b of the bonding sheet 4 and curing the material.

【0040】しかしながら、銅ペーストを外部電極形成
用開口部4bに埋め込み、これを硬化させると、外部電
極6の表面は、ボンディングシート4の表面と同じく平
坦となってしまう。外部電極6の表面が平坦であると、
例えば、半導体装置1や21を電子機器のマザーボード
に表面実装する際に、外部電極6とマザーボードの接続
電極とを接合する工程が必要となる。
However, when the copper paste is buried in the external electrode forming openings 4b and cured, the surface of the external electrodes 6 becomes flat as the surface of the bonding sheet 4. When the surface of the external electrode 6 is flat,
For example, when the semiconductor devices 1 and 21 are surface-mounted on a motherboard of an electronic device, a step of joining the external electrodes 6 and the connection electrodes of the motherboard is required.

【0041】本実施形態では、外部電極6をいわゆるリ
フロー・ハンダ付けによって形成する。具体的には、ま
ず、図8に示すように、ボンディングシート4の外部電
極形成用開口部4b内にハンダペーストを供給する。外
部電極形成用開口部4bへのハンダペーストの供給は、
印刷により必要量のハンダを供給する。
In the present embodiment, the external electrodes 6 are formed by so-called reflow soldering. Specifically, first, as shown in FIG. 8, a solder paste is supplied into the external electrode forming openings 4b of the bonding sheet 4. The supply of the solder paste to the external electrode forming opening 4b is as follows.
Supply the required amount of solder by printing.

【0042】次いで、上記状態の半導体装置装置31を
所定の温度まで加熱する。これによって、外部電極形成
用開口部4bに供給されたハンダは溶融する。このと
き、溶融したハンダには表面張力が作用するため、表面
が球形状となり、ボンディングシート4の表面からボー
ル状に突出することになる。これを冷却すると、図9に
示すように、ボンディングシート4の表面からボール状
に突出した外部電極6が形成される。
Next, the semiconductor device 31 in the above state is heated to a predetermined temperature. Thus, the solder supplied to the external electrode forming opening 4b is melted. At this time, since the surface tension acts on the molten solder, the surface becomes spherical and projects in a ball shape from the surface of the bonding sheet 4. When this is cooled, as shown in FIG. 9, external electrodes 6 projecting in a ball shape from the surface of the bonding sheet 4 are formed.

【0043】このように、ボンディングシート4の表面
からボール状に突出した外部電極6を形成しておくと、
半導体装置31を電子機器のマザーボードに搭載する際
に、外部電極6とマザーボードの接続電極との接続が非
常に容易となる。
As described above, when the external electrodes 6 projecting in a ball shape from the surface of the bonding sheet 4 are formed,
When the semiconductor device 31 is mounted on the motherboard of the electronic device, the connection between the external electrodes 6 and the connection electrodes of the motherboard becomes very easy.

【0044】[0044]

【発明の効果】本発明によれば、一方面にのみ配線パタ
ーンが形成された基板にボンディングシートを貼り合わ
せ、当該ボンディングシートに半導体素子搭載用の開口
部および外部電極形成用の開口部を形成することによ
り、基板内にスルーホールを形成したり、半導体素子を
搭載するためのキャビティを全くあるいは他段にわたっ
て機械加工する必要がなくなる。この結果、製造工程数
を削減でき、不良品の発生率を低減でき、低コスト化で
きる。
According to the present invention, a bonding sheet is bonded to a substrate having only one surface on which a wiring pattern is formed, and an opening for mounting a semiconductor element and an opening for forming an external electrode are formed in the bonding sheet. This eliminates the need to form a through hole in the substrate or to machine a cavity for mounting a semiconductor element at all or at another stage. As a result, the number of manufacturing steps can be reduced, the incidence of defective products can be reduced, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の一実施形態を示す断
面図である。
FIG. 1 is a sectional view showing one embodiment of a semiconductor device according to the present invention.

【図2】本発明に係る配線板の製造方法の一実施形態を
説明するための断面図である。
FIG. 2 is a cross-sectional view for explaining one embodiment of a method for manufacturing a wiring board according to the present invention.

【図3】図2に続く製造工程を説明するための断面図で
ある。
FIG. 3 is a cross-sectional view for explaining a manufacturing step following FIG. 2;

【図4】本発明に係る配線板の製造方法の他の実施形態
を説明するための断面図である。
FIG. 4 is a cross-sectional view for explaining another embodiment of the method for manufacturing a wiring board according to the present invention.

【図5】図4に続く製造工程を説明するための断面図で
ある。
FIG. 5 is a cross-sectional view for explaining a manufacturing step following FIG. 4;

【図6】図5に続く製造工程を説明するための断面図で
ある。
FIG. 6 is a cross-sectional view for explaining a manufacturing step following FIG. 5;

【図7】本発明に係る半導体装置の他の実施形態を示す
断面図である。
FIG. 7 is a sectional view showing another embodiment of the semiconductor device according to the present invention.

【図8】本発明に係る半導体装置の外部電極の形成方法
の一例を説明するための断面図である。
FIG. 8 is a cross-sectional view for explaining an example of a method for forming an external electrode of a semiconductor device according to the present invention.

【図9】図8に続く形成工程を説明するための断面図で
ある。
FIG. 9 is a cross-sectional view for explaining a forming step following FIG. 8;

【図10】従来の半導体装置の構造の一例を示す断面図
である。
FIG. 10 is a cross-sectional view illustrating an example of the structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体装置、2…基板、2a…引き出し用端子、2
b…外部接続ランド、4…ボンディングシート、4a…
半導体チップ搭載用の開口部、4b…外部電極形成用開
口部、6…外部電極、8…接合材、C…半導体チップ、
W…ボンディングワイヤ、R…封止樹脂。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Substrate, 2a ... Lead-out terminal, 2
b: external connection land, 4: bonding sheet, 4a ...
Opening for mounting semiconductor chip, 4b: Opening for forming external electrode, 6: External electrode, 8: Bonding material, C: Semiconductor chip,
W: bonding wire, R: sealing resin.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】一方面に半導体素子の各電極と結線される
配線パターンが形成された基板と、 前記基板の一方面に貼着され、半導体素子搭載用の開口
部および外部電極形成用の開口部が形成された絶縁材料
からなるボンディングシートと、 導電性の材料からなり、前記外部電極形成用の開口部内
に埋め込まれ、前記基板の配線パターンと電気的に接続
された外部電極とを有する配線板。
1. A substrate having a wiring pattern formed on one surface thereof and connected to each electrode of a semiconductor element, an opening for mounting a semiconductor element and an opening for forming an external electrode adhered to one surface of the substrate. A bonding sheet made of an insulating material having a portion formed thereon, and an external electrode made of a conductive material, embedded in the opening for forming the external electrode, and electrically connected to a wiring pattern of the substrate. Board.
【請求項2】半導体素子搭載用の開口部が形成された絶
縁材料からなるボンディングシートと一方面に半導体素
子の各電極と結線される配線パターンが形成された基板
と貼り合わせる工程と、 前記基板に形成された外部電極取り出し用の各端子に対
応する前記ボンディングシートの各領域を開口して外部
電極形成用の開口部を形成する工程と、 前記外部電極形成用の開口部内に導電性材料を埋め込ん
で外部電極を形成する工程とを有する配線板の製造方
法。
2. A step of bonding a bonding sheet made of an insulating material having an opening for mounting a semiconductor element thereon and a substrate on one side of which a wiring pattern connected to each electrode of the semiconductor element is formed; Forming an opening for forming an external electrode by opening each region of the bonding sheet corresponding to each terminal for taking out an external electrode formed in the step of: forming a conductive material in the opening for forming an external electrode; Embedding to form external electrodes.
【請求項3】前記ボンディングシートの外部電極形成用
の開口部を開口する工程は、レーザ光を照射して行なう
請求項2に記載の配線板の製造方法。
3. The method of manufacturing a wiring board according to claim 2, wherein the step of opening the opening for forming an external electrode of the bonding sheet is performed by irradiating a laser beam.
【請求項4】一方面に半導体素子の各電極と電気的に接
続される配線パターンが形成された基板および半導体素
子搭載用の開口部および外部電極形成用の開口部が形成
されたボンディングシートを準備する工程と、 前記基板とボンディングシートとを貼り合わせる工程
と、 前記ボンディングシートの外部電極形成用の開口部に導
電性材料を埋め込み、当該導電性材料と前記基板に形成
された外部電極取り出し用の各端子とを電気的接続して
外部電極を形成する工程とを有する配線板の製造方法。
4. A substrate having a wiring pattern electrically connected to each electrode of a semiconductor element on one surface and a bonding sheet having an opening for mounting a semiconductor element and an opening for forming an external electrode. A step of preparing; a step of bonding the substrate and a bonding sheet; and a step of embedding a conductive material in an opening for forming an external electrode of the bonding sheet, and taking out the external electrode formed on the conductive material and the substrate. Electrically connecting the respective terminals to each other to form external electrodes.
【請求項5】前記外部電極は、リフロー・ハンダ付けに
よって形成する請求項4に記載の配線板の製造方法。
5. The method according to claim 4, wherein the external electrodes are formed by reflow soldering.
【請求項6】一方面に半導体素子の各電極と結線される
配線パターンが形成された基板と、 前記基板の一方面に貼着され、半導体素子搭載用の開口
部および外部電極形成用の開口部が形成された絶縁材料
からなるボンディングシートと、 導電性の材料からなり、前記外部電極形成用の開口部内
に埋め込まれ、前記基板の配線パターンと電気的に接続
された外部電極と、 各電極が前記半導体素子搭載用の開口部を通じて前記基
板上に搭載され、前記基板に形成された外部電極取り出
し用の各端子と金属細線によって電気的に接続された半
導体素子とを有する半導体装置。
6. A substrate having a wiring pattern formed on one surface thereof, which is connected to each electrode of the semiconductor element, an opening for mounting a semiconductor element and an opening for forming an external electrode, which are adhered to one surface of the substrate. A bonding sheet made of an insulating material having a portion formed thereon; an external electrode made of a conductive material, embedded in the opening for forming the external electrode, and electrically connected to a wiring pattern of the substrate; Is mounted on the substrate through the opening for mounting a semiconductor element, and has a semiconductor element electrically connected to each terminal for taking out an external electrode formed on the substrate by a thin metal wire.
【請求項7】前記半導体素子搭載用の開口部内には封止
樹脂が充填されている請求項6に記載の半導体装置。
7. The semiconductor device according to claim 6, wherein the opening for mounting the semiconductor element is filled with a sealing resin.
【請求項8】一方面に半導体素子の各電極と結線される
配線パターンが形成され、半導体素子搭載用のキャビテ
ィが形成された基板と、半導体素子搭載用の開口部およ
び外部電極形成用の開口部が形成され、前記基板の一方
面に貼着されたボンディングシートと、前記外部電極形
成用の開口部内に形成された導電性材料からなる外部電
極とを有する配線板と、 前記半導体素子搭載用のキャビティに対応して前記基板
の他方面に設けられた放熱板と、 前記放熱板上に設けられ、各電極が金属細線によって前
記基板上に形成された配線パターンと電気的に接続され
た半導体素子とを有する半導体装置。
8. A substrate having a wiring pattern connected to each electrode of a semiconductor element formed on one surface thereof, a cavity for mounting a semiconductor element formed therein, an opening for mounting a semiconductor element and an opening for forming an external electrode. A wiring board having a portion, a bonding sheet attached to one surface of the substrate, and an external electrode made of a conductive material formed in the opening for forming the external electrode; and A heat sink provided on the other surface of the substrate corresponding to the cavity of the semiconductor; and a semiconductor provided on the heat sink and each electrode electrically connected to a wiring pattern formed on the substrate by a thin metal wire. A semiconductor device having an element.
【請求項9】前記キャビティおよび半導体素子搭載用の
開口部内には封止樹脂が充填されている請求項8に記載
の半導体装置。
9. The semiconductor device according to claim 8, wherein a sealing resin is filled in the cavity and the opening for mounting the semiconductor element.
JP10026086A 1998-02-06 1998-02-06 Semiconductor device, wiring board, and manufacture thereof Pending JPH11224916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10026086A JPH11224916A (en) 1998-02-06 1998-02-06 Semiconductor device, wiring board, and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10026086A JPH11224916A (en) 1998-02-06 1998-02-06 Semiconductor device, wiring board, and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11224916A true JPH11224916A (en) 1999-08-17

Family

ID=12183817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10026086A Pending JPH11224916A (en) 1998-02-06 1998-02-06 Semiconductor device, wiring board, and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11224916A (en)

Similar Documents

Publication Publication Date Title
US7193329B2 (en) Semiconductor device
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
JPH10261753A (en) Resin sealed type semiconductor device
JP2001015679A (en) Semiconductor device and manufacture thereof
JP2003017518A (en) Method for manufacturing hybrid integrated circuit device
JP2001326236A (en) Manufacturing method of semiconductor device
JP2003017517A (en) Hybrid integrated circuit device and its manufacturing method
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
TWI381500B (en) Packaging substrate having semiconductor chip embedded therein, and method for manufacturing the same
JPH11163249A (en) Semiconductor device and manufacture thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
JPH05211256A (en) Semiconductor device
JPH05235091A (en) Film carrier semiconductor device
JPH11224916A (en) Semiconductor device, wiring board, and manufacture thereof
JP3398580B2 (en) Semiconductor device manufacturing method and substrate frame
JP2002100710A (en) Semiconductor device and method for manufacturing the same
JPH09148482A (en) Semiconductor device
JP2000216282A (en) Area array electrode type device, wiring board structure implementing the same, circuit board implementing body, and method for implementing the same
JPH08172142A (en) Semiconductor package, its manufacturing method, and semiconductor device
JP4175339B2 (en) Manufacturing method of semiconductor device
JPH06163737A (en) Semiconductor device and its production
JPS58134450A (en) Semiconductor device and manufacture thereof
JP2000124401A (en) Semiconductor device
KR20040075683A (en) Power semiconductor mudule package and method for fabricating the same
JPH06216492A (en) Electronic device