JPH11223532A - Integrated device and encoder using the same - Google Patents

Integrated device and encoder using the same

Info

Publication number
JPH11223532A
JPH11223532A JP10023582A JP2358298A JPH11223532A JP H11223532 A JPH11223532 A JP H11223532A JP 10023582 A JP10023582 A JP 10023582A JP 2358298 A JP2358298 A JP 2358298A JP H11223532 A JPH11223532 A JP H11223532A
Authority
JP
Japan
Prior art keywords
scale
wiring
film
integrated device
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10023582A
Other languages
Japanese (ja)
Inventor
Hiroshi Kuroki
博 黒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Original Assignee
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp, Mitsutoyo Kiko Co Ltd filed Critical Mitutoyo Corp
Priority to JP10023582A priority Critical patent/JPH11223532A/en
Publication of JPH11223532A publication Critical patent/JPH11223532A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an encoder using an integrated device in which the low resistance and high reliability of wiring can be attained. SOLUTION: An optical encoder is provided with a scale 1, light source 2 for irradiating the scale 1 with a light, and light receiving integrated device 3 arranged so as to be relatively movable to the scale 1 with the light source 2 with a prescribed gap to the scale 1 for modulating and receiving a transmitted light or reflected light from the scale 1. The light receiving integrated device 3 is provided with a glass substrate 4, wiring 6 constituted by patterning the layered film of a TiSi2 film formed on the substrate 4 and an Au film formed on this, light receiving IC chip 5 loaded on the substrate 4 whose terminal is connected with the wiring 6, and SOG film 7 rotationally applied to the substrate 4 for protecting the wiring 6.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ガラス等の絶縁
性基板に回路素子と配線を集積形成してなる集積化デバ
イス及びこれを用いたエンコーダに関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an integrated device in which circuit elements and wiring are formed on an insulating substrate such as glass, and an encoder using the same.

【0002】[0002]

【従来の技術】光学式エンコーダは、メインスケール
と、これに対して所定ギャップをもって対向配置される
インデックススケールと、メインスケールに光を照射す
る光源、及びインデックススケールの透過光を受光する
受光素子とを備えて構成される。メインスケールとイン
デックススケールとは所定ギャップをもって相対移動可
能に配置され、光源と受光素子はインデックススケール
と一体にメインスケールに対して相対移動する。
2. Description of the Related Art An optical encoder comprises a main scale, an index scale opposed to the main scale with a predetermined gap, a light source for irradiating light to the main scale, and a light receiving element for receiving light transmitted through the index scale. It is comprised including. The main scale and the index scale are arranged so as to be relatively movable with a predetermined gap, and the light source and the light receiving element move relative to the main scale integrally with the index scale.

【0003】この様な光学式エンコーダにおいて、小型
化、高性能化等のため、受光素子とインデックススケー
ルを一つのガラス基板等に集積化デバイスとして一体形
成することが行われる。このとき、ガラス基板に配設さ
れる受光素子の出力信号を取り出す信号配線には、LS
IやLCD等の他の集積化デバイスと同様に、アルミニ
ウム(Al)が一般に用いられる。
In such an optical encoder, a light receiving element and an index scale are integrally formed on a single glass substrate or the like as an integrated device for miniaturization and high performance. At this time, the signal wiring for taking out the output signal of the light receiving element provided on the glass substrate is LS
Aluminum (Al) is commonly used, as are other integrated devices such as I and LCD.

【0004】[0004]

【発明が解決しようとする課題】しかし、上述した光学
式エンコーダにおいて、ガラス基板上にAl配線を微細
パターンで長く形成すると、配線抵抗による電圧降下が
無視できず、受光素子の微小な出力信号電流をS/Nよ
く検出することが難しくなる。従って、光学式エンコー
ダの高性能化のためには、配線抵抗を更に下げることが
望まれている。同様の問題は、光学式エンコーダに限ら
ず、LCDや静電容量式エンコーダ等、ガラス等の絶縁
性基板に回路素子を搭載する各種の集積化デバイスにお
いても生じる。
However, in the above-described optical encoder, if Al wiring is formed long on a glass substrate in a fine pattern, a voltage drop due to wiring resistance cannot be ignored, and a minute output signal current of the light receiving element cannot be ignored. Is difficult to detect with good S / N. Therefore, it is desired to further reduce the wiring resistance in order to improve the performance of the optical encoder. Similar problems occur not only in optical encoders but also in various integrated devices such as LCDs and capacitive encoders, in which circuit elements are mounted on an insulating substrate such as glass.

【0005】この発明は、上記事情を考慮してなされた
もので、絶縁性基板上の配線の低抵抗化と高信頼性化を
図った集積化デバイスを提供すること、更にその様な集
積化デバイスを用いたエンコーダを提供することを目的
としている。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and provides an integrated device in which wiring on an insulating substrate is reduced in resistance and higher in reliability. It is intended to provide an encoder using a device.

【0006】[0006]

【課題を解決するための手段】この発明に係る集積化デ
バイスは、絶縁性基板と、この絶縁性基板に形成された
チタンシリサイド膜及びこの上に形成された金膜の積層
膜をパターニングしてなる配線と、前記絶縁性基板に搭
載されて前記配線に端子が接続された回路素子とを有す
ることを特徴とする。前記絶縁性基板は例えば、ガラス
基板である。
An integrated device according to the present invention is obtained by patterning a laminated film of an insulating substrate, a titanium silicide film formed on the insulating substrate, and a gold film formed thereon. And a circuit element mounted on the insulating substrate and having a terminal connected to the wiring. The insulating substrate is, for example, a glass substrate.

【0007】この発明はまた、光学格子が形成されたス
ケールと、このスケールに対して光を照射する光源と、
前記スケールに対して所定ギャップをもって前記光源と
共にスケールに対して相対移動可能に配置されてスケー
ルからの透過光又は反射光を変調して受光する受光集積
化デバイスとを備えた光学式エンコーダにおいて、前記
受光集積化デバイスは、絶縁性基板と、この絶縁性基板
に形成されたチタンシリサイド膜及びこの上に形成され
た金膜の積層膜をパターニングしてなる配線と、前記絶
縁性基板に搭載されて前記配線に端子が接続された受光
ICとを有することを特徴とする。前記受光ICは例え
ば、前記絶縁性基板にフリップチップ実装される。この
発明は更に、電極が所定ピッチで配列形成されたスケー
ルと、このスケールに対して相対移動可能に配置されて
スケールの電極と容量結合する送受信電極が形成された
送受信集積化デバイスとを備えた静電容量式エンコーダ
において、前記送受信集積化デバイスは、絶縁性基板
と、この絶縁性基板に形成されたチタンシリサイド膜及
びこの上に形成された金膜の積層膜をパターニングして
なる送受信電極とを有することを特徴とする。
The present invention also provides a scale on which an optical grating is formed, a light source for irradiating the scale with light,
An optical encoder comprising: a light receiving integrated device that is disposed so as to be relatively movable with respect to the scale together with the light source with a predetermined gap with respect to the scale and modulates and receives transmitted light or reflected light from the scale. The light receiving integrated device includes an insulating substrate, wiring formed by patterning a laminated film of a titanium silicide film formed on the insulating substrate and a gold film formed thereon, and a wiring mounted on the insulating substrate. A light receiving IC having a terminal connected to the wiring. The light receiving IC is, for example, flip-chip mounted on the insulating substrate. The present invention further includes a scale in which electrodes are arranged at a predetermined pitch, and a transmission / reception integrated device in which transmission / reception electrodes are formed so as to be relatively movable with respect to the scale and capacitively coupled to the electrodes of the scale. In the capacitive encoder, the transmitting / receiving integrated device includes an insulating substrate, a transmitting / receiving electrode formed by patterning a laminated film of a titanium silicide film formed on the insulating substrate and a gold film formed thereon. It is characterized by having.

【0008】この発明によると、チタンシリサイド(T
iSi2)膜と金(Au)膜の積層膜を配線材料として
用いることにより、シート抵抗が0.1Ω/□以下の低
抵抗配線が得られる。特に、Au膜の下地にTiSi2
膜を介在させることにより、ガラス等の絶縁性基板に対
して優れた密着性をもってAu膜を形成することがで
き、信頼性の高い配線が得られる。また、この発明によ
る集積化デバイスを光学式エンコーダや静電容量式エン
コーダに適用すれば、低抵抗の信号配線により、受光I
Cが出力する微小信号電流や容量変化による電位変化信
号を確実に取り出して、S/Nの高い信号処理を行うこ
とが可能になり、従って高性能のエンコーダが得られ
る。
According to the present invention, titanium silicide (T
By using a laminated film of an iSi2) film and a gold (Au) film as a wiring material, a low-resistance wiring having a sheet resistance of 0.1 Ω / □ or less can be obtained. In particular, TiSi2
By interposing the film, the Au film can be formed with excellent adhesion to an insulating substrate such as glass, and a highly reliable wiring can be obtained. In addition, if the integrated device according to the present invention is applied to an optical encoder or a capacitance encoder, the light receiving I.D.
A small signal current output by C or a potential change signal due to a change in capacitance can be reliably extracted to perform signal processing with a high S / N, and thus a high-performance encoder can be obtained.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して、この発明
の実施例を説明する。図1は、この発明を透過型の光学
式エンコーダに適用した実施例の分解斜視図である。こ
の光学式エンコーダは、スケール1と、このスケール1
に光を照射する光源2と、スケール1の透過光を変調し
て受光する受光集積化デバイス3とから構成されてい
る。スケール1は例えばガラス基板10に所定ピッチの
光学格子11を形成してなる透過型スケールである。光
学格子11は、Cr等の光遮蔽膜を所定ピッチでパター
ン形成して作られている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is an exploded perspective view of an embodiment in which the present invention is applied to a transmission type optical encoder. This optical encoder has a scale 1 and a scale 1
And a light receiving integrated device 3 that modulates and receives light transmitted through the scale 1. The scale 1 is, for example, a transmission scale formed by forming an optical grating 11 at a predetermined pitch on a glass substrate 10. The optical grating 11 is formed by patterning a light shielding film of Cr or the like at a predetermined pitch.

【0010】受光集積化デバイス3は、絶縁性基板とし
てガラス基板4を用い、この上に受光ICチップ5を搭
載して構成されて、インデックススケールを兼ねる。即
ち受光ICチップ5は、フォトダイオードが所定ピッチ
で配列形成されてインデックススケールとなるフォトダ
イオードアレイ51を有する。ガラス基板4上には、受
光ICチップ5から得られる出力を取り出す信号配線6
が予め形成されている。配線6は、後述するように、T
iSi2膜とAu膜の積層膜をパターニングして形成さ
れたシート抵抗が0.1Ω/□以下の低抵抗配線であ
る。受光ICチップ5はフリップチップ実装方式(フェ
ースダウンボンディング方式)でガラス基板4に搭載さ
れて、端子が配線6に接続されている。
The light-receiving integrated device 3 uses a glass substrate 4 as an insulating substrate and has a light-receiving IC chip 5 mounted thereon, and also serves as an index scale. That is, the light receiving IC chip 5 has a photodiode array 51 in which photodiodes are arranged and formed at a predetermined pitch and serve as an index scale. On the glass substrate 4, signal wiring 6 for extracting an output obtained from the light receiving IC chip 5
Are formed in advance. The wiring 6 has a T
This is a low-resistance wiring having a sheet resistance of 0.1 Ω / □ or less formed by patterning a laminated film of an iSi 2 film and an Au film. The light receiving IC chip 5 is mounted on the glass substrate 4 by a flip chip mounting method (face down bonding method), and terminals are connected to the wiring 6.

【0011】図2は、受光集積化デバイス3の要部を拡
大して示す平面図とそのA−A′断面図である。図2
(b)に示すように、受光ICチップ5はその表面に形
成された端子パッド52を配線6が形成されたガラス基
板4に半田バンプ又は金バンプを介して搭載されてい
る。受光ICチップ5が搭載された基板上は、回転塗布
による塗布型絶縁膜、即ちスピンオングラス膜(以下、
SOG膜)7により覆われている。SOG膜7は、配線
6を覆うと同時に、受光ICチップ5とガラス基板4と
の間の間隙部をも封止する。配線6のボンディング端子
部では、SOG膜7に開口71が開けられている。
FIG. 2 is an enlarged plan view showing a main part of the light receiving integrated device 3 and a sectional view taken along the line AA '. FIG.
As shown in (b), the light receiving IC chip 5 has terminal pads 52 formed on the surface thereof mounted on the glass substrate 4 on which the wiring 6 is formed via solder bumps or gold bumps. On the substrate on which the light receiving IC chip 5 is mounted, a coating type insulating film formed by spin coating, that is, a spin-on-glass film (hereinafter, referred to as a spin-on-glass film).
(SOG film) 7. The SOG film 7 covers the wiring 6 and also seals a gap between the light receiving IC chip 5 and the glass substrate 4. An opening 71 is opened in the SOG film 7 at the bonding terminal portion of the wiring 6.

【0012】図3は、TiSi2膜61とAu膜62の
積層膜による配線6の形成工程を示している。図3
(a)に示すように、ガラス基板4に、約200nmの
TiSi2膜61をスパツタにより形成し、続いて約6
00nmのAu膜62をスパッタにより形成する。この
とき好ましくは、TiSi2膜61の成膜後、Au膜6
2の成膜前に、TiSi2膜61の表面を逆スパッタす
る。
FIG. 3 shows a process of forming the wiring 6 using a laminated film of the TiSi2 film 61 and the Au film 62. FIG.
As shown in (a), a TiSi2 film 61 of about 200 nm is formed on a glass substrate 4 with a spatter,
An Au film 62 having a thickness of 00 nm is formed by sputtering. At this time, preferably, the Au film 6 is formed after the TiSi2 film 61 is formed.
Before the formation of No. 2, the surface of the TiSi2 film 61 is reverse-sputtered.

【0013】Au膜62を直接ガラス基板4上に形成し
た場合、十分な密着力が得られないが、ガラス基板4に
対して密着性の高いTiSi2膜61を介在させること
によって、配線として優れた密着性が得られる。また、
TiSi2膜61を逆スパッタすることにより、Au膜
62とTiSi2膜61との密着性も高いものとなる。
When the Au film 62 is formed directly on the glass substrate 4, a sufficient adhesive force cannot be obtained. However, by providing the TiSi 2 film 61 having high adhesiveness to the glass substrate 4, an excellent wiring is obtained. Adhesion is obtained. Also,
By reverse sputtering the TiSi2 film 61, the adhesion between the Au film 62 and the TiSi2 film 61 also becomes high.

【0014】次に、図3(b)に示すように、フォトレ
ジスト63をマスクとして、Au膜62とTiSi2膜
61の積層膜をエッチングして配線6をパターン形成す
る。Au膜62のエッチングには、例えばI2+KI+
H2O溶液を用いたウェットエッチング、或いはArイ
オンビームやCCl2F2ガスプラズマを用いたドライエ
ッチングが用いられる。また、TiSi2膜61のエッ
チングには、Au膜62をマスクとしたドライエッチン
グが用いられる。ドライエッチングガスプラズマを用い
た場合には、フォトレジスト63をマスクとして、Au
膜62とTiSi2膜61の連続的なエッチングも可能
である。
Next, as shown in FIG. 3B, using the photoresist 63 as a mask, the laminated film of the Au film 62 and the TiSi 2 film 61 is etched to pattern the wiring 6. For the etching of the Au film 62, for example, I2 + KI +
Wet etching using an H2O solution or dry etching using an Ar ion beam or CCl2F2 gas plasma is used. Dry etching using the Au film 62 as a mask is used for etching the TiSi2 film 61. When dry etching gas plasma is used, Au is used as a mask with the photoresist 63 as a mask.
Continuous etching of the film 62 and the TiSi2 film 61 is also possible.

【0015】上述のように配線6が形成され、受光IC
チップ5が搭載された後、次に図3(c)に示すよう
に、SOG膜7を形成して、ボンディングパッド部には
開口71を開ける。SOG膜7は、回転塗布後300℃
以下、好ましくは260℃程度のアニールで固められる
低温キュアタイプのSOG膜とする。これにより、Au
膜62やガラス基板4の溶融や劣化が防止される。SO
G膜7は、この実施例の場合感光性SOG膜である。感
光性SOG膜7を用いることにより、フォトレジストを
用いることなく直接露光して、開口71を形成すること
ができる。
The wiring 6 is formed as described above, and the light receiving IC
After the chip 5 is mounted, next, as shown in FIG. 3C, an SOG film 7 is formed, and an opening 71 is opened in the bonding pad portion. SOG film 7 is 300 ° C. after spin coating.
Hereinafter, a low-temperature cure type SOG film that is preferably solidified by annealing at about 260 ° C. Thereby, Au
Melting and deterioration of the film 62 and the glass substrate 4 are prevented. SO
The G film 7 is a photosensitive SOG film in this embodiment. By using the photosensitive SOG film 7, it is possible to form the opening 71 by performing direct exposure without using a photoresist.

【0016】以上のようにこの実施例の配線形成工程で
は、成膜にはスパッタと回転塗布が用いられ、大型のC
VD装置等を必要としない。また、SOG膜7を低温キ
ュアタイプとすることにより、トータルのプロセス温度
が最高でも260℃程度となり、積層配線形成後の劣化
を防止して信頼性の高い配線を得ることができる。更
に、SOG膜7として感光性のものを用いることによ
り、レジスト工程を省略することができる。そしてこの
実施例によると、ガラス基板上の配線を従来にない低抵
抗配線として、受光ICチップの微小電流をS/Nよく
検出することを可能とした、受光集積化デバイスを得る
ことができ、これを用いて小型で高性能の光学式エンコ
ーダを得ることができる。
As described above, in the wiring forming process of this embodiment, sputtering and spin coating are used for film formation, and a large C
No VD device or the like is required. Further, by making the SOG film 7 of a low-temperature cure type, the total process temperature becomes about 260 ° C. at the maximum, and it is possible to obtain a highly reliable wiring by preventing deterioration after forming the laminated wiring. Further, by using a photosensitive material as the SOG film 7, the resist process can be omitted. According to this embodiment, it is possible to obtain a light receiving integrated device capable of detecting a minute current of the light receiving IC chip with a good S / N ratio by using the wiring on the glass substrate as a low resistance wiring unlike the related art. Using this, a compact and high-performance optical encoder can be obtained.

【0017】図4(a)(b)は、この発明の別の実施
例による受光集積化デバイス3の平面図とそのB−B′
断面図を示している。上記実施例では、回路素子として
受光ICチップ5を用いてフリップチップ実装したのに
対し、この実施例では、ガラス基板4上に直接アモルフ
ァスシリコンによるフォトダイオード8をアレイ配列し
て受光ICを形成している。フォトダイオード8は、ス
ケール1に対して、90°ずつ位相がずれた4相の出力
を出すように、所定ピッチで配列形成されて、これがイ
ンデックススケールを兼ねる。
FIGS. 4A and 4B are plan views of a light-receiving integrated device 3 according to another embodiment of the present invention and its BB 'line.
FIG. In the above embodiment, the light receiving IC chip 5 is used as a circuit element for flip-chip mounting. On the other hand, in this embodiment, photodiodes 8 of amorphous silicon are arrayed directly on the glass substrate 4 to form a light receiving IC. ing. The photodiodes 8 are arranged at a predetermined pitch so as to output four phases whose phases are shifted from each other by 90 ° with respect to the scale 1, and this also serves as an index scale.

【0018】配線6はこの実施例においても、先の実施
例と同様に、TiSi2膜とAu膜の積層膜により形成
される。製造工程としては、まずフォトダイオード8を
ガラス基板4に形成した後、配線6を先の実施例と同様
の工程で形成すればよい。具体的に配線6は、この実施
例の場合、各フォトダイオード8からの引き出し配線6
aと、これらの引き出し配線6aを複数本ずつ接続する
配線6bとから構成されるが、これらは多層配線構造と
される。この場合層間絶縁膜としてSOG膜を用いるこ
とが好ましい。配線6の上はこの実施例においても、図
4(b)に示すように、SOG膜7により覆われる。こ
の実施例の場合、SOG膜7は、フォトダイオード8の
アレイをも覆って塗布されている。
The wiring 6 is also formed of a laminated film of a TiSi2 film and an Au film in this embodiment, as in the previous embodiment. As a manufacturing process, first, after forming the photodiode 8 on the glass substrate 4, the wiring 6 may be formed in the same process as in the previous embodiment. Specifically, in the case of this embodiment, the wiring 6 is a lead wiring 6 from each photodiode 8.
a, and a wiring 6b for connecting a plurality of these lead wirings 6a, each having a multilayer wiring structure. In this case, it is preferable to use an SOG film as the interlayer insulating film. The wiring 6 is also covered with the SOG film 7 in this embodiment, as shown in FIG. In this embodiment, the SOG film 7 is applied so as to cover the array of the photodiodes 8.

【0019】図5は、この発明を静電容量式エンコーダ
に適用した実施例の概略構成を示す。スケール100は
例えばガラス等の絶縁性基板101に転送電極102を
配列形成して作られる。スケール100に対して所定ギ
ャップをもって相対移動可能に配置される送受信集積化
デバイス110は、ガラス等の絶縁性基板120上に、
スケール100側の転送電極102と容量結合する送信
電極111及び受信電極112,113が形成され、送
信電極111に接続されてこれに送信信号を送る送信用
IC114、受信電極112,113に接続される受信
用IC115が搭載される。この様な静電容量式エンコ
ーダにおいて、先の実施例と同様に、送受信集積化デバ
イス110の送信電極111及び受信電極112,11
3更にこれらに接続される配線に、TiSi2膜とAu
膜の積層構造を用いる。送信電極111及び゛受信電極
112,113の上はこの実施例においても、図4
(b)に示すように、SOG膜により覆われる。これに
より、高性能の静電容量式エンコーダが得られる。
FIG. 5 shows a schematic configuration of an embodiment in which the present invention is applied to a capacitance type encoder. The scale 100 is formed by arranging transfer electrodes 102 on an insulating substrate 101 such as glass. The transmission / reception integrated device 110 which is disposed so as to be relatively movable with a predetermined gap with respect to the scale 100 is provided on an insulating substrate 120 such as glass.
A transmission electrode 111 and reception electrodes 112 and 113 that are capacitively coupled to the transfer electrode 102 on the scale 100 side are formed, and are connected to the transmission electrode 111 and connected to the transmission IC 114 and the reception electrodes 112 and 113 for transmitting a transmission signal thereto. The receiving IC 115 is mounted. In such a capacitance type encoder, the transmission electrode 111 and the reception electrodes 112, 11 of the transmission / reception integrated device 110 are similar to the previous embodiment.
3 Further, a TiSi2 film and an Au
A stacked structure of films is used. In this embodiment, the transmission electrode 111 and the は reception electrodes 112 and 113 are also shown in FIG.
As shown in (b), it is covered with the SOG film. As a result, a high-performance capacitive encoder can be obtained.

【0020】この発明は上記実施例に限られない。例え
ば実施例では、透過型の光学式エンコーダを例に挙げた
が、反射型の光学式エンコーダにも同様にこの発明を適
用することができる。また受光ICチップとは別にイン
デックス格子を持つ場合にも同様にこの発明は有効であ
り、この場合インデックス格子を配線と同様にTiSi
2膜とAu膜の積層膜により形成することができる。ま
たこの発明の集積化デバイス構造は、光学式エンコーダ
や静電容量式エンコーダに限らず、その他の各種測長器
等に適用することができる。絶縁性基板としては、ガラ
ス基板の他、セラミックや、シリコン酸化膜等の絶縁膜
で覆われたシリコン基板等を用いた場合にもこの発明は
有効である。
The present invention is not limited to the above embodiment. For example, in the embodiments, the transmission type optical encoder has been described as an example, but the present invention can be similarly applied to a reflection type optical encoder. The present invention is also effective when an index grating is provided separately from the light receiving IC chip.
It can be formed by a laminated film of two films and an Au film. Further, the integrated device structure of the present invention is not limited to an optical encoder and a capacitance encoder, and can be applied to various other length measuring devices and the like. The present invention is also effective when a ceramic substrate or a silicon substrate covered with an insulating film such as a silicon oxide film is used in addition to a glass substrate as the insulating substrate.

【0021】[0021]

【発明の効果】以上述べたようにこの発明による集積化
デバイスでは、TiSi2膜とAu膜の積層膜を配線材
料として用いることにより、低抵抗配線が得られる。特
に、Au膜の下地にTiSi2膜を介在させることによ
り、絶縁性基板に対して優れた密着性をもってAu膜を
形成することができ、信頼性の高い配線が得られる。ま
た、この発明による集積化デバイスをエンコーダ等に適
用すれば、低抵抗の信号配線により微小信号を取り出し
て、S/Nの高い信号処理を行うことが可能になり、従
って高性能のエンコーダが得られる。
As described above, in the integrated device according to the present invention, a low resistance wiring can be obtained by using a laminated film of a TiSi2 film and an Au film as a wiring material. In particular, by interposing the TiSi2 film under the Au film, the Au film can be formed with excellent adhesion to the insulating substrate, and a highly reliable wiring can be obtained. Further, when the integrated device according to the present invention is applied to an encoder or the like, it becomes possible to extract a small signal with a low-resistance signal wiring and to perform a signal processing with a high S / N, thereby obtaining a high-performance encoder. Can be

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の一実施例による光学式エンコーダ
を示す分解斜視図である。
FIG. 1 is an exploded perspective view showing an optical encoder according to an embodiment of the present invention.

【図2】 同実施例の要部構造を示す平面図と断面図で
ある。
FIGS. 2A and 2B are a plan view and a cross-sectional view illustrating a main structure of the embodiment. FIGS.

【図3】 同実施例の配線形成工程を示す図である。FIG. 3 is a diagram showing a wiring forming step of the embodiment.

【図4】 この発明の他の実施例による受光集積化デバ
イスを示す平面図と断面図である。
FIG. 4 is a plan view and a sectional view showing a light receiving integrated device according to another embodiment of the present invention.

【図5】 この発明の他の実施例による静電容量式エン
コーダを示す分解斜視図である。
FIG. 5 is an exploded perspective view showing a capacitive encoder according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…スケール、2…光源、3…受光集積化デバイス、4
…ガラス基板、5…受光ICチップ、6…配線、61…
TiSi2膜、62…Au膜、7…SOG膜。
1 scale, 2 light source, 3 light receiving integrated device, 4
... glass substrate, 5 ... light receiving IC chip, 6 ... wiring, 61 ...
TiSi2 film, 62 ... Au film, 7 ... SOG film.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板と、 この絶縁性基板に形成されたチタンシリサイド膜及びこ
の上に形成された金膜の積層膜をパターニングしてなる
配線と、 前記絶縁性基板に搭載されて前記配線に端子が接続され
た回路素子とを有することを特徴とする集積化デバイ
ス。
An insulating substrate, wiring formed by patterning a laminated film of a titanium silicide film formed on the insulating substrate and a gold film formed thereon, and a wiring mounted on the insulating substrate. An integrated device comprising: a circuit element having a terminal connected to a wiring.
【請求項2】 前記絶縁性基板はガラス基板であること
を特徴とする請求項1記載の集積化デバイス。
2. The integrated device according to claim 1, wherein said insulating substrate is a glass substrate.
【請求項3】 光学格子が形成されたスケールと、この
スケールに対して光を照射する光源と、前記スケールに
対して所定ギャップをもって前記光源と共にスケールに
対して相対移動可能に配置されてスケールからの透過光
又は反射光を変調して受光する受光集積化デバイスとを
備えた光学式エンコーダにおいて、前記受光集積化デバ
イスは、 絶縁性基板と、 この絶縁性基板に形成されたチタンシリサイド膜及びこ
の上に形成された金膜の積層膜をパターニングしてなる
配線と、 前記絶縁性基板に搭載されて前記配線に端子が接続され
た受光ICとを有することを特徴とする光学式エンコー
ダ。
3. A scale on which an optical grating is formed, a light source for irradiating light to the scale, and a light source irradiating the scale with the light source with a predetermined gap relative to the scale. An optical encoder comprising a light receiving integrated device that modulates and transmits transmitted light or reflected light, wherein the light receiving integrated device comprises: an insulating substrate; a titanium silicide film formed on the insulating substrate; An optical encoder, comprising: a wiring formed by patterning a laminated film of a gold film formed thereon; and a light receiving IC mounted on the insulating substrate and having a terminal connected to the wiring.
【請求項4】 前記受光ICは前記絶縁性基板にフリッ
プチップ実装されていることを特徴とする請求項3記載
の光学式エンコーダ。
4. The optical encoder according to claim 3, wherein the light receiving IC is flip-chip mounted on the insulating substrate.
【請求項5】 電極が所定ピッチで配列形成されたスケ
ールと、このスケールに対して相対移動可能に配置され
てスケールの電極と容量結合する送受信電極が形成され
た送受信集積化デバイスとを備えた静電容量式エンコー
ダにおいて、前記送受信集積化デバイスは、 絶縁性基板と、 この絶縁性基板に形成されたチタンシリサイド膜及びこ
の上に形成された金膜の積層膜をパターニングしてなる
送受信電極とを有することを特徴とする静電容量式エン
コーダ。
5. A scale in which electrodes are arranged at a predetermined pitch and a transmission / reception integrated device in which transmission / reception electrodes are formed so as to be relatively movable with respect to the scale and are capacitively coupled to electrodes of the scale. In the capacitive encoder, the transmitting / receiving integrated device may include an insulating substrate, and a transmitting / receiving electrode formed by patterning a laminated film of a titanium silicide film formed on the insulating substrate and a gold film formed thereon. A capacitive encoder comprising:
JP10023582A 1998-02-04 1998-02-04 Integrated device and encoder using the same Pending JPH11223532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10023582A JPH11223532A (en) 1998-02-04 1998-02-04 Integrated device and encoder using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10023582A JPH11223532A (en) 1998-02-04 1998-02-04 Integrated device and encoder using the same

Publications (1)

Publication Number Publication Date
JPH11223532A true JPH11223532A (en) 1999-08-17

Family

ID=12114580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10023582A Pending JPH11223532A (en) 1998-02-04 1998-02-04 Integrated device and encoder using the same

Country Status (1)

Country Link
JP (1) JPH11223532A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370123A (en) * 2000-07-24 2002-06-19 Mitutoyo Corp Relative displacement detecting device
JP2008010577A (en) * 2006-06-28 2008-01-17 Sanyo Electric Co Ltd Semiconductor integrated circuit device and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2370123A (en) * 2000-07-24 2002-06-19 Mitutoyo Corp Relative displacement detecting device
US6597167B2 (en) 2000-07-24 2003-07-22 Mitutoyo Corporation Relative-displacement detecting unit and relative-displacement detecting device
GB2370123B (en) * 2000-07-24 2004-07-07 Mitutoyo Corp Relative-displacement detecting unit and device
JP2008010577A (en) * 2006-06-28 2008-01-17 Sanyo Electric Co Ltd Semiconductor integrated circuit device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US4199777A (en) Semiconductor device and a method of manufacturing the same
KR101032182B1 (en) Semiconductor package and camera module
TWI726148B (en) Optical device and method of manufacturing the same
KR20050043754A (en) Solid-state image sensor and its production method
WO2005022631A1 (en) Semiconductor package and manufacturing method thereof
CN102386192A (en) Method of manufacturing optical sensor, optical sensor, and camera including optical sensor
KR20110101128A (en) Optical sensor
JP4555504B2 (en) Functional device unit and manufacturing method thereof
JPH05267563A (en) Semiconductor device and its manufacture
JP2012112723A (en) Method for manufacturing spectroscopic sensor
JP3905623B2 (en) Optical encoder
JP2010245121A (en) Semiconductor device
JP4496751B2 (en) Thermal infrared solid-state imaging device and manufacturing method thereof
JPH11223532A (en) Integrated device and encoder using the same
JP4361300B2 (en) OPTICAL MODULE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JPH10289994A (en) Optical sensor integrated circuit device
WO2010090188A1 (en) Radiation sensor and method for manufacturing same
JPH04134854A (en) Method for wiring between ic chips
JP2574559B2 (en) Image sensor manufacturing method
TWI643325B (en) Image sensor and manufacturing method thereof
JPH0982757A (en) Semiconductor device and manufacture thereof
JP2984152B2 (en) Semiconductor element mounting method
KR100276657B1 (en) Thermal image detection semiconductor device and manufacturing method thereof
JPH0216778A (en) Optical coupling type semiconductor relay device
JPH0430533A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304