JPH0216778A - Optical coupling type semiconductor relay device - Google Patents

Optical coupling type semiconductor relay device

Info

Publication number
JPH0216778A
JPH0216778A JP63166438A JP16643888A JPH0216778A JP H0216778 A JPH0216778 A JP H0216778A JP 63166438 A JP63166438 A JP 63166438A JP 16643888 A JP16643888 A JP 16643888A JP H0216778 A JPH0216778 A JP H0216778A
Authority
JP
Japan
Prior art keywords
light emitting
relay device
semiconductor relay
film
optically coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63166438A
Other languages
Japanese (ja)
Other versions
JPH0744291B2 (en
Inventor
Toshiaki Miyajima
利明 宮嶋
Kazumasa Kioi
一雅 鬼追
Mitsuo Matsunami
松浪 光雄
Tsukasa Doi
土居 司
Minoru Yoshioka
稔 吉岡
Masayoshi Koba
木場 正義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP16643888A priority Critical patent/JPH0744291B2/en
Priority to DE68924209T priority patent/DE68924209T2/en
Priority to EP89306812A priority patent/EP0350284B1/en
Publication of JPH0216778A publication Critical patent/JPH0216778A/en
Priority to US07/672,764 priority patent/US5144395A/en
Publication of JPH0744291B2 publication Critical patent/JPH0744291B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To miniaturize the device by laminating a photoelectric converter element on a longitudinal MOSFET through an insulating film, and forming the longitudinal MOSFET on a single semiconductor substrate so as to also use the substrate as a drain. CONSTITUTION:A light emitting section 4 and an optical detector section are disposed in opposition in the vicinities of the tip ends of lead frames 2, 3. Resin 6 is disposed between the light emitting section 4 and the optical detector section 5, the resin being capable of transmission of light emitted from the light emitting section 4. A longitudinal MOSFETs 8, 9 where photodiode arrays are laminated through insulating films are formed on the same semiconductor substrate 10. These FETs are connected to each other by using in common the substrate 10 as a drain.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体リレー装置に関し、特に光信号を発する
発光部と、該光信号に基づいてスイッチング動作を行う
受光部とを備えている交流・直流共用の光結合型半導体
リレー装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a semiconductor relay device, and in particular to an AC relay device that includes a light emitting section that emits an optical signal and a light receiving section that performs a switching operation based on the optical signal. The present invention relates to a DC-common optically coupled semiconductor relay device.

(従来の技術) 入力側回路に与えられた信号に基づいて、該入力側回路
と電気的に絶縁された出力側回路を制御する装置として
は、これまで電磁リレー装置が主に使用されてきた。し
かし、電磁リレー装置は。
(Prior Art) Until now, electromagnetic relay devices have been mainly used as devices for controlling an output side circuit electrically isolated from the input side circuit based on a signal given to the input side circuit. . However, the electromagnetic relay device.

機械的な可動部分を有するため装置自体が大型であり、
該装置を使用した機器の、小型化が困難である。また、
電磁リレー装置は1機械的な可動部分が疲労しやすく、
寿命が短いという欠点を存する。
The device itself is large because it has mechanically moving parts.
It is difficult to miniaturize equipment using this device. Also,
In electromagnetic relay devices, the mechanical moving parts are prone to fatigue.
The drawback is that it has a short lifespan.

近年、このような電磁リレー装置に代えて、小型・軽量
・長寿命といった特長を有する5SR(SolidSt
ate Re1ay)と呼ばれる半導体リレー装置が普
及しつつある。しかし9例えばバイポーラトランジスタ
やサイリスタを用いた半導体リレー装置は。
In recent years, in place of such electromagnetic relay devices, 5SR (SolidSt
A semiconductor relay device called ATE Relay is becoming popular. However, for example, semiconductor relay devices using bipolar transistors and thyristors.

交流・直流の共用ができない。AC and DC cannot be shared.

これらの問題点を解決するために、  MOS型電界効
果トランジスタ(MOS Ft!T)を2個用いること
により交流・直流の共用が可能な半導体リレー装置が開
発されている。これは1発光ダイオードからなる発光部
と、ホトダイオードおよびMOS FETからなる受光
部とから構成される光結合型の半導体リレー装置である
。第7図にその等価回路を示す。
In order to solve these problems, a semiconductor relay device has been developed that uses two MOS field effect transistors (MOS Ft!T) and is capable of sharing AC and DC. This is an optically coupled semiconductor relay device consisting of a light emitting section consisting of one light emitting diode, and a light receiving section consisting of a photodiode and a MOS FET. FIG. 7 shows the equivalent circuit.

発光部の発光ダイオード38から発せられた光信号を受
光部のホトダイオードアレイ41.42が受光して光電
変換を行い、得られた起電力によりMOS FET39
、40を駆動する。MOS PET 39.40は互い
のソース電極が接続されており、ホトダイオードアレイ
41、42の起電力はそれぞれMOS FET 39.
40のゲート電極とソース電極との間に印加される。こ
のようにして、 MOS FET 39.40の各ドレ
イン間を流れる電流が制御される。
The photodiode arrays 41 and 42 in the light receiving section receive the optical signal emitted from the light emitting diode 38 in the light emitting section and perform photoelectric conversion, and the resulting electromotive force is used to send the MOS FET 39.
, 40. The source electrodes of the MOS PETs 39.40 are connected to each other, and the electromotive force of the photodiode arrays 41 and 42 is the same as that of the MOS FETs 39.40.
40 is applied between the gate electrode and the source electrode. In this way, the current flowing between each drain of MOS FET 39,40 is controlled.

上記の光結合型半導体リレー装置では、1個の発光ダイ
オード、2個のホトダイオードアレイ。
The above optically coupled semiconductor relay device includes one light emitting diode and two photodiode arrays.

そして2個のMOS FETの合計5個の素子が必要で
ある。使用する素子数をさらに減らすことにより半導体
リレー装置を小型化し、かつ製造コストを低減する方法
として、縦型MOS FET上に絶縁膜を介してホトダ
イオードアレイを積層する方法が提案されている。この
方法を採用すれば、 MOS FETとホトダイオード
とが一体化されるため1合計3個の素子で光結合型半導
体リレー装置を実現することができる。
A total of five elements, two MOS FETs, are required. As a method for downsizing a semiconductor relay device and reducing manufacturing costs by further reducing the number of elements used, a method has been proposed in which a photodiode array is stacked on a vertical MOS FET with an insulating film interposed therebetween. If this method is adopted, since the MOS FET and the photodiode are integrated, an optically coupled semiconductor relay device can be realized with a total of three elements.

(発明が解決しようとする課題) しかし、上記の方法では、ホトダイオードアレイを積層
した2個の縦型MO3FET間に配線を施す必要がある
。従って、依然として製造コストがかかり、小型化にも
限界がある。
(Problem to be Solved by the Invention) However, in the above method, it is necessary to provide wiring between two vertical MO3FETs in which photodiode arrays are stacked. Therefore, manufacturing costs still remain high, and there are limits to miniaturization.

本発明は上記従来の問題点を解決するものであり、その
目的とするところは、受光部を1個の素子で構成するこ
とにより、さらに小型化され、かつ製造コストが低減さ
れた交流・直流共用の光結合型半導体リレー装置を提供
することにある。
The present invention solves the above-mentioned conventional problems, and its purpose is to further reduce the size and manufacturing cost of AC/DC current by configuring the light receiving section with one element. An object of the present invention is to provide a shared optically coupled semiconductor relay device.

(課題を解決するための手段) 本発明の光結合型半導体リレー装置は2発光素子を有す
る発光部と、該発光部と光学的に結合した受光部とを備
えた光結合型半導体リレー装置であって、該受光部が、
1個の半導体基板上に該基板をドレインとして共有する
ように形成された複数の縦型電界効果トランジスタと、
該縦型電界効果トランジスタの各々の上方に絶縁膜を介
して形成された光電変換素子とを有し、そのことにより
上記目的が達成される。
(Means for Solving the Problems) The optically coupled semiconductor relay device of the present invention is an optically coupled semiconductor relay device comprising a light emitting section having two light emitting elements and a light receiving section optically coupled to the light emitting section. Therefore, the light receiving part is
a plurality of vertical field effect transistors formed on one semiconductor substrate so as to share the substrate as a drain;
A photoelectric conversion element is formed above each of the vertical field effect transistors with an insulating film interposed therebetween, thereby achieving the above object.

発光部を構成する発光素子としては1例えば発光ダイオ
ードが用いられる。発光ダイオードは。
For example, a light emitting diode is used as the light emitting element constituting the light emitting section. light emitting diode.

電圧を印加すると、可視光線または近可視光線を放出す
るダイオードである。他方、受光部を構成する光電交換
素子としては9例えばホトダイオードが用いられる。ホ
トダイオードは、所定波長の光が照射されると、光電流
または光起電力を発生するダイオードである。上記の発
光ダイオードおよびホトダイオードは1両者の間が光学
的に結合されるような波長帯域を有するものが選択され
る。
It is a diode that emits visible or near-visible light when a voltage is applied. On the other hand, a photodiode, for example, is used as the photoelectric exchange element 9 constituting the light receiving section. A photodiode is a diode that generates photocurrent or photovoltaic force when irradiated with light of a predetermined wavelength. The light emitting diode and photodiode described above are selected to have a wavelength band such that they can be optically coupled.

本発明の光結合型半導体リレー装置の等価回路は1例え
ば第6図のように表される。発光部を構成する発光ダイ
オード33は与えられた入力電気信号を光信号に変換す
る。発光ダイオード33から出射された光信号は、受光
部を構成するホトダイオードアレイ34.35に到達す
る。第6図では、1組のホトダイオードアレイ34.3
5に対して1個の発光ダイオード33が用いられている
が、ホトダイオードアレイ34.35の各々に対向させ
て1個の発光ダイオードを用いてもよい。
An equivalent circuit of the optically coupled semiconductor relay device of the present invention is expressed as shown in FIG. 6, for example. The light emitting diode 33 constituting the light emitting section converts the applied input electrical signal into an optical signal. Optical signals emitted from the light emitting diode 33 reach photodiode arrays 34 and 35 that constitute the light receiving section. In Figure 6, a set of photodiode arrays 34.3
Although one light emitting diode 33 is used for every photodiode array 34, 35, one light emitting diode may be used opposite each of the photodiode arrays 34,35.

ホトダイオードアレイ34.35は、受は取った光信号
を電気信号に変換する。該電気信号は起電力の形で与え
られ、縦型MOS FET 36.37を駆動する。
Photodiode arrays 34, 35 convert the received optical signals into electrical signals. The electrical signal is given in the form of an electromotive force and drives vertical MOS FETs 36 and 37.

縦型MOS PET 36.37は互いのドレイン電極
が接続されており、ホトダイオードアレイ34.35の
起電力はそれぞれ縦型MO5FET 36.37のゲー
ト電極とソース電極との間に印加される。このようにし
て。
The drain electrodes of the vertical MOS PETs 36, 37 are connected to each other, and the electromotive force of the photodiode array 34, 35 is applied between the gate electrode and source electrode of the vertical MO5FET 36, 37, respectively. In this way.

縦型MO5FET 36.37の各ソース間を流れる電
流が制御される。
The current flowing between each source of the vertical MO5FET 36, 37 is controlled.

本発明の光結合型半導体リレー装置で叫、上記光電変換
素子が絶縁膜を介して縦型MOS FET上に積層され
ている。しかも、該縦型MO3FETは1個の半導体基
板上に該基板をドレインとして共有するように形成され
ている。従って、受光部を構成するこれら素子が一体化
されることにより、小型化が可能となる。また、素子数
が減少することにより、製造コストも低減される。
In the optically coupled semiconductor relay device of the present invention, the photoelectric conversion element is stacked on a vertical MOS FET with an insulating film interposed therebetween. Moreover, the vertical MO3FET is formed on one semiconductor substrate so as to share the substrate as a drain. Therefore, by integrating these elements constituting the light receiving section, miniaturization becomes possible. Furthermore, manufacturing costs are also reduced by reducing the number of elements.

(実施例) 以下に本発明の実施例について説明する。(Example) Examples of the present invention will be described below.

第2図は本発明の一実施例である光結合半導体リレー装
置1の構造を示す断面図である。リードフレーム2,3
の各先端部付近には、それぞれ発光部4および受光部5
が互いに対向するように配設されている。発光部4を構
成する発光素子には発光ダイオードが用いられている。
FIG. 2 is a sectional view showing the structure of an optically coupled semiconductor relay device 1 which is an embodiment of the present invention. Lead frame 2, 3
There is a light emitting part 4 and a light receiving part 5 near each tip of the
are arranged so as to face each other. A light emitting diode is used as a light emitting element constituting the light emitting section 4.

発光部4と受光部5との間には、該発光部4から出射さ
れた光信号を透過し得る樹脂6が配されている。リード
フレーム2,3の先端付近の全域は、遮光性を有する樹
脂7で被覆されており、外部からの光による誤動作が防
止される。
A resin 6 is disposed between the light emitting section 4 and the light receiving section 5 and is capable of transmitting the optical signal emitted from the light emitting section 4 . The entire area near the tips of the lead frames 2 and 3 is coated with a light-shielding resin 7 to prevent malfunctions caused by external light.

第3図は受光部5の表面を上から見た模式図である。光
電変換素子としてはホトダイオードアレイを用いた。絶
縁膜を介してホトダイオードアレイが積層された縦型M
O3l?ET 8. 9は同一半導体基板10上に形成
されている。これら縦型MO5FET8.9は、半導体
基ttFi10をドレインとして共有することにより互
いに接続されている。縦型MO5FET8.9の周囲に
は、耐圧性を高めるために、それぞれガードリング11
.12が形成されている。
FIG. 3 is a schematic diagram of the surface of the light receiving section 5 viewed from above. A photodiode array was used as the photoelectric conversion element. Vertical type M in which photodiode arrays are stacked via an insulating film
O3l? ET 8. 9 are formed on the same semiconductor substrate 10. These vertical MO5FETs 8.9 are connected to each other by sharing the semiconductor substrate ttFi10 as a drain. A guard ring 11 is installed around each vertical MO5FET 8.9 to increase pressure resistance.
.. 12 are formed.

第1図はホトダイオードアレイを積層した第3図の縦型
MOS FET 8または9の部分斜視図である。
FIG. 1 is a partial perspective view of the vertical MOS FET 8 or 9 of FIG. 3 with a stacked photodiode array.

このような縦型MO5FET 8. 9の作製方法を説
明する。N”−5i基板13上に30μmのN−3i工
ピタキシヤル層14を成長させ、レジストマスクを用い
て部分的にホウ素をイオン注入することにより島状のP
領域15を形成した。次いで、島状のP領域15の中央
部に、レジストマスクを用いて環状にリンをイオン注入
することによりN″領域16を形成した。表面全体を熱
酸化することによりゲート絶縁膜17を形成した後、ゲ
ート電極となるN”−3i多結晶膜18を全面に形成し
た。
Vertical MO5FET like this 8. 9 will be explained. A 30 μm N-3i pittaxial layer 14 is grown on the N''-5i substrate 13, and boron ions are partially implanted using a resist mask to form island-shaped P.
Region 15 was formed. Next, an N'' region 16 was formed in the center of the island-shaped P region 15 by annularly implanting phosphorus ions using a resist mask. A gate insulating film 17 was formed by thermally oxidizing the entire surface. Thereafter, an N''-3i polycrystalline film 18, which would become a gate electrode, was formed over the entire surface.

次いで9通常のりソグラフィによるエツチングを行い、
第1図に示すように、環状のN″領域16の外側だけに
ゲート絶縁膜17とN”−Si多結晶膜18とを残した
。表面全体にSiO□膜19膜形9し′た後、ホウ素を
ドープしたSi非単結晶膜を形成してアルゴンレーザを
照射することによりP−Si単結晶膜とした。アルゴン
レーザに代えて、Si非単結晶膜に吸収される波長のレ
ーザ光を放出する他のレーザを用いてもよい。あるいは
、レーザ光を照射することに代えて、電子ビームを照射
するか、またはランプやヒータなどを用いて加熱するこ
とによりSi非単結晶膜をP−3i単結晶膜とすること
もできる。
Next, etching was performed using normal lamination lithography.
As shown in FIG. 1, the gate insulating film 17 and the N"-Si polycrystalline film 18 were left only outside the annular N" region 16. After forming a SiO□ film 19 over the entire surface, a boron-doped Si non-single crystal film was formed and irradiated with an argon laser to obtain a P-Si single crystal film. Instead of the argon laser, another laser that emits laser light with a wavelength that is absorbed by the Si non-single crystal film may be used. Alternatively, instead of irradiating with a laser beam, the Si non-single crystal film can be converted into a P-3i single crystal film by irradiating it with an electron beam or heating it using a lamp, heater, or the like.

このP−Si単結晶膜をエツチングし、ホトダイオード
を形成する領域だけを残した。残存した島状のP−Si
単結晶領域20に、レジストマスクを用いてヒ素をイオ
ン注入することによりN″領域21を形成した。島状の
P−Si単結晶領域20のN°領域21以外の部分に、
レジストマスクを用いてホウ素をイオン注入することに
よりP1領域22を形成した。そして。
This P--Si single crystal film was etched, leaving only the region where the photodiode would be formed. Remaining island-like P-Si
N″ region 21 was formed by ion-implanting arsenic into single crystal region 20 using a resist mask. In the part other than N° region 21 of island-shaped P-Si single crystal region 20,
P1 region 22 was formed by implanting boron ions using a resist mask. and.

表面全体にSiO□膜23膜形3した後、縦型MOS 
FETのソースコンタクト領域およびゲートコンタクト
領域(図外)の上の5i02膜19.23を、またホト
ダイオードのN゛コンタクト領域よびP゛コンタクト領
域上の5i02膜23をエンチングにより開口し、Si
面を露出させた。
After forming 23 SiO□ films on the entire surface, vertical MOS
The 5i02 film 19.23 on the source contact region and gate contact region (not shown) of the FET and the 5i02 film 23 on the N' contact region and P' contact region of the photodiode are opened by etching, and the Si
exposed the face.

次いで、全面にAI膜を形成した後、所定のパターンに
エツチングしてAt配線24.25を形成した。
Next, after forming an AI film on the entire surface, it was etched into a predetermined pattern to form At wirings 24 and 25.

第1図には示していないが、ソース電極となるAt配線
24は互いに接続されており、ホトダイオードアレイの
一端にあるホトダイオード上に形成されたAt配線25
とさらに接続されている。また、ゲート電極となるN”
−Si多結晶膜18は、上記のゲートコンタクト領域を
通じて、ホトダイオードアレイの他端にあるホトダイオ
ードと接続されている。
Although not shown in FIG. 1, the At wirings 24 serving as source electrodes are connected to each other, and the At wirings 25 formed on the photodiodes at one end of the photodiode array are connected to each other.
and further connected. Also, N” which becomes the gate electrode
The -Si polycrystalline film 18 is connected to the photodiode at the other end of the photodiode array through the gate contact region.

従って2本実施例の光結合型半導体リレー装置の等価回
路は第6図のように表される。最後に2表面保護膜とし
て5iJ4膜(図示していない)を形成した後、外部配
線との接点になるバ・7ド部のみが露出するようにエツ
チングした。
Therefore, the equivalent circuit of the optically coupled semiconductor relay device of the two embodiments is shown in FIG. Finally, a 5iJ4 film (not shown) was formed as a surface protection film, and then etched to expose only the pad portions that will be in contact with external wiring.

第4図はガードリング近傍の断面図である。ガードリン
グ26はP領域であり、上述のp 5i域15を形成す
る際に同時に形成した。また、ガードリング上47) 
S i 02膜19.23は上述(7) S i Oz
膜19.23を形成する際に、そしてSiO□膜19膜
形93上のAt電極27は上述のAt電極24を形成す
る際に同時に形成した。
FIG. 4 is a sectional view of the vicinity of the guard ring. The guard ring 26 is a P region, and was formed at the same time as the above-mentioned p 5i region 15 was formed. Also, on the guard ring 47)
S i 02 film 19.23 is as described above (7) S i Oz
When forming the films 19 and 23, the At electrode 27 on the SiO□ film 19 film shape 93 was formed at the same time as the above-mentioned At electrode 24 was formed.

本実施例では、 P−Si単結晶膜にヒ素をイオン注入
することによりホトダイオードを形成したが。
In this embodiment, a photodiode was formed by ion-implanting arsenic into a P-Si single crystal film.

逆にN−5i単結晶膜にホウ素をイオン注入することに
よりホトダイオードを形成してもよい。
Conversely, a photodiode may be formed by ion-implanting boron into an N-5i single crystal film.

本発明の他の実施例である光結合型半導体リレー装置に
用いられるホトダイオードアレイを積層した縦型MO3
FETの部分斜視図を第5図に示す。
Vertical MO3 stacked photodiode array used in an optically coupled semiconductor relay device which is another embodiment of the present invention
A partial perspective view of the FET is shown in FIG.

表面全体に5ift膜19を形成する段階までは上述の
実施例と同様である。
The process up to the step of forming the 5ift film 19 over the entire surface is the same as the above embodiment.

次いで、 Sing膜19の表面全体にニッケル・クロ
ム層を形成した後1 ホトダイオードを形成する領域だ
けを残すようにバターニングし、島状の下層電極28と
した。表面全体にP−5i非晶質膜29を形成し、島状
の下層電極28の一部が露出するようにバターニングし
た後、さらにN−3i非晶質膜30を全面に形成し、島
状のP−5i非晶質膜29の上面および側面を被覆しか
つ下層電極28の一部が露出するようにパターニングし
た。
Next, a nickel-chromium layer was formed on the entire surface of the Sing film 19, and then buttered to leave only the area where one photodiode was to be formed, forming an island-shaped lower electrode 28. After forming a P-5i amorphous film 29 on the entire surface and patterning so that a part of the island-shaped lower electrode 28 is exposed, an N-3i amorphous film 30 is further formed on the entire surface to form an island. The P-5i amorphous film 29 was patterned so as to cover the top and side surfaces of the P-5i amorphous film 29 and to expose a portion of the lower electrode 28.

次いで、上層透明電極として、スズを含む酸化インジウ
ム膜31を全面に形成し、島状のN−5i非晶質膜30
の上面および側面を被覆し、かつ下層電極28と、隣接
するホトダイオードのN−3i非晶質膜30とを接続す
るようにパターニングした。
Next, as an upper layer transparent electrode, an indium oxide film 31 containing tin is formed on the entire surface, and an island-shaped N-5i amorphous film 30 is formed.
It was patterned to cover the top and side surfaces of the photodiode and to connect the lower electrode 28 and the N-3i amorphous film 30 of the adjacent photodiode.

最後に、縦型MO3PETのソースコンタクト領域およ
びゲートコンタクト領域(図外)の上の5in2膜19
をエツチングにより開口し、 Si面を露出させた。そ
して、全面にA1膜を形成した後、所定のパターンにエ
ツチングしてAI配線32を形成した。第5図には示し
ていないが、ソース電極となるΔ】配線32は互いに接
続されており、ホトダイオードアレイの一端にあるホト
ダイオード上に形成されたスズを含む酸化インジウム膜
31とさらに接続されている。また、ゲート電極となる
N’−3i多結晶膜18は、上記のゲートコンタクト領
域を通じて、ホトダイオードアレイの他端にあるホトダ
イオードと接続されている。従って2本実施例の光結合
型半導体リレー装置の等価回路も第6図のように表され
る。
Finally, the 5in2 film 19 on the source contact region and gate contact region (not shown) of the vertical MO3PET.
An opening was opened by etching to expose the Si surface. After forming an A1 film on the entire surface, it was etched into a predetermined pattern to form an AI wiring 32. Although not shown in FIG. 5, the Δ] wirings 32 that serve as source electrodes are connected to each other and are further connected to an indium oxide film 31 containing tin formed on the photodiode at one end of the photodiode array. . Further, the N'-3i polycrystalline film 18 serving as the gate electrode is connected to the photodiode at the other end of the photodiode array through the gate contact region. Therefore, the equivalent circuit of the optically coupled semiconductor relay device of the two embodiments is also expressed as shown in FIG.

なお、ガードリング近傍の構造は、 SiO□膜23が
存在しないこと以外は上述の実施例と同様である。
The structure near the guard ring is the same as that of the above embodiment except that the SiO□ film 23 is not present.

本実施例では、 P−3i非晶質膜上にN−3i非晶質
膜を形成したが、逆にN−3i非晶質膜上にP−5i非
晶質膜を形成してもよい。あるいは、 P−i−N構造
またはN−1−P構造を採用することもできる。
In this example, the N-3i amorphous film was formed on the P-3i amorphous film, but conversely, the P-5i amorphous film may be formed on the N-3i amorphous film. . Alternatively, a P-i-N structure or an N-1-P structure can also be adopted.

(発明の効果) 本発明によれば、このように、複数個の縦型MO5FE
Tを同一の半導体基板上に該基板を共通のドレインとし
て形成し、かつ各縦型MO3FET上に絶縁膜を介して
ホトダイオードを積層させることにより、受光部が1個
の素子で形成される交流・直流共用の光結合型半導体リ
レー装置が得られる。このような半導体リレー装置は、
従来の半導体リレー装置に比べて、さらに小型であり、
かつ製造コストが低減される。従って1本発明の光結合
型半導体リレー装置は、従来の電磁リレー装置が使用さ
れていた分野において9幅広く応用される。
(Effects of the Invention) According to the present invention, as described above, a plurality of vertical MO5FE
By forming T on the same semiconductor substrate and using the substrate as a common drain, and by stacking photodiodes on each vertical MO3FET with an insulating film interposed therebetween, the light receiving section is formed by one element. A DC-common optically coupled semiconductor relay device is obtained. Such a semiconductor relay device is
It is more compact than conventional semiconductor relay devices,
In addition, manufacturing costs are reduced. Therefore, the optically coupled semiconductor relay device of the present invention can be widely applied in fields where conventional electromagnetic relay devices have been used.

4、 ゛の   な量゛1 第1図は本発明の一実施例である光結合型半導体リレー
装置において、ホトダイオードアレイを積層した縦型M
OS FBT 8または9の要部を表す斜視図、第2図
は該光結合型半導体リレー装置の断面図、第3図は第2
図に示した受光部5の上面模式図、第4図は第3図に示
したガードリング1112の近傍を表す断面図、第5図
は本発明の他の実施例である光結合型半導体リレーの受
光部を構成するMOS FETの要部を表す斜視図、第
6図は本発明の一実施例である光結合型半導体リレー装
置の等価回路図、第7図は従来の光結合型半導体リレー
装置の等価回路図である。
4. Quantity 1 Figure 1 shows a vertical type M in which photodiode arrays are stacked in an optically coupled semiconductor relay device which is an embodiment of the present invention.
FIG. 2 is a sectional view of the optically coupled semiconductor relay device, and FIG. 3 is a perspective view showing the main parts of OS FBT 8 or 9.
4 is a cross-sectional view showing the vicinity of the guard ring 1112 shown in FIG. 3, and FIG. 5 is an optically coupled semiconductor relay according to another embodiment of the present invention. FIG. 6 is an equivalent circuit diagram of an optically coupled semiconductor relay device that is an embodiment of the present invention, and FIG. 7 is a conventional optically coupled semiconductor relay. FIG. 3 is an equivalent circuit diagram of the device.

1・・・交流・直流共用の光結合型半導体リレー装置、
4・・・発光部、5・・・受光部28.9・・・ホトダ
イオードアレイを積層した縦型MO5FET 、 10
・・・半導体基板、13・・・N゛〜Si〜Si基板・
・P領域、 16.21・・・N゛領域17・・・ゲー
ト絶縁膜、18・・・N”−5i多結晶膜。
1... Optically coupled semiconductor relay device for both AC and DC,
4... Light emitting part, 5... Light receiving part 28.9... Vertical MO5FET with stacked photodiode array, 10
...Semiconductor substrate, 13...N゛~Si~Si substrate・
・P region, 16.21...N' region 17...gate insulating film, 18...N''-5i polycrystalline film.

19、23・・・5t04膜、20・・・P−5i単結
晶領域、22・・・P″領域29・・・P−3i非晶質
膜830・・・N−5i非晶質膜、34゜35、41.
42・・・ホトダイオードアレイ、 36.37・・・
縦型MO3FET、 39.40・・・Jios PE
T 。
19, 23...5t04 film, 20...P-5i single crystal region, 22...P'' region 29...P-3i amorphous film 830...N-5i amorphous film, 34°35, 41.
42... Photodiode array, 36.37...
Vertical MO3FET, 39.40...Jios PE
T.

以上that's all

Claims (1)

【特許請求の範囲】 1、発光素子を有する発光部と、該発光部と光学的に結
合した受光部とを備えた光結合型半導体リレー装置であ
って、 該受光部が、1個の半導体基板上に該基板をドレインと
して共有するように形成された複数の縦型電界効果トラ
ンジスタと、該縦型電界効果トランジスタの各々の上方
に絶縁膜を介して形成された光電変換素子とを有する、 光結合型半導体リレー装置。
[Claims] 1. An optically coupled semiconductor relay device comprising a light emitting section having a light emitting element and a light receiving section optically coupled to the light emitting section, the light receiving section comprising one semiconductor. A plurality of vertical field effect transistors formed on a substrate so as to share the substrate as a drain, and a photoelectric conversion element formed above each of the vertical field effect transistors with an insulating film interposed therebetween. Optically coupled semiconductor relay device.
JP16643888A 1988-07-04 1988-07-04 Optically coupled semiconductor relay device Expired - Fee Related JPH0744291B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP16643888A JPH0744291B2 (en) 1988-07-04 1988-07-04 Optically coupled semiconductor relay device
DE68924209T DE68924209T2 (en) 1988-07-04 1989-07-04 Optically controlled semiconductor arrangement.
EP89306812A EP0350284B1 (en) 1988-07-04 1989-07-04 An optically driven semiconductor device
US07/672,764 US5144395A (en) 1988-07-04 1991-03-19 Optically driven semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16643888A JPH0744291B2 (en) 1988-07-04 1988-07-04 Optically coupled semiconductor relay device

Publications (2)

Publication Number Publication Date
JPH0216778A true JPH0216778A (en) 1990-01-19
JPH0744291B2 JPH0744291B2 (en) 1995-05-15

Family

ID=15831407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16643888A Expired - Fee Related JPH0744291B2 (en) 1988-07-04 1988-07-04 Optically coupled semiconductor relay device

Country Status (1)

Country Link
JP (1) JPH0744291B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119392A (en) * 1990-09-10 1992-04-20 Tadashi Honda Driving method for el using optical mos fet relay
US5144395A (en) * 1988-07-04 1992-09-01 Sharp Kabushiki Kaisha Optically driven semiconductor device
US5212243A (en) * 1991-06-06 1993-05-18 Nippon Paint Co., Ltd. A powder coating which is excellent in stain resistance

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351681A (en) * 1986-08-20 1988-03-04 Agency Of Ind Science & Technol Semiconductor device
JPH01235282A (en) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351681A (en) * 1986-08-20 1988-03-04 Agency Of Ind Science & Technol Semiconductor device
JPH01235282A (en) * 1988-03-15 1989-09-20 Matsushita Electric Works Ltd Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5144395A (en) * 1988-07-04 1992-09-01 Sharp Kabushiki Kaisha Optically driven semiconductor device
JPH04119392A (en) * 1990-09-10 1992-04-20 Tadashi Honda Driving method for el using optical mos fet relay
US5212243A (en) * 1991-06-06 1993-05-18 Nippon Paint Co., Ltd. A powder coating which is excellent in stain resistance

Also Published As

Publication number Publication date
JPH0744291B2 (en) 1995-05-15

Similar Documents

Publication Publication Date Title
JP5865859B2 (en) Optical coupling device
JPS6351681A (en) Semiconductor device
WO2003000019A2 (en) Integrated photodetector for vcsel feedback control
JPS62226672A (en) Photoelectric sensitive diode device and manufacture of the same
JP3625258B2 (en) Light receiving element and manufacturing method thereof
EP0835528B1 (en) Monolithic linear optocoupler
JPH0216778A (en) Optical coupling type semiconductor relay device
TW583703B (en) Optoelectronic unit and transparent conductive substrate of the same
JPH0323671A (en) Integration functional device and manufacturing method therefor, and functional module using this device
JPH01175775A (en) Photo-driven mos semiconductor device
JPH0226080A (en) Semiconductor device
EP0222338B1 (en) Semiconductor photo-sensing device
JPH06268246A (en) Optically coupled apparatus
US5144395A (en) Optically driven semiconductor device
JPH11224975A (en) Integrated device and encoder using the same
JP3003908B2 (en) Optically coupled semiconductor relay
CN113811998B (en) Flat panel detector substrate, manufacturing method thereof and flat panel detector
JPH01235282A (en) Semiconductor device
JP2770810B2 (en) Light receiving element
JPH03101173A (en) Photocoupler
JPH0536280Y2 (en)
JP3047535B2 (en) Charge transfer device and method of manufacturing the same
JPH04323879A (en) Semiconductor device and manufacture thereof
JP2000236064A (en) Junction capacitance for light receiving element
US20080042080A1 (en) Multi-channel photocoupling device and producing method thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees