JPH11220407A

JPH11220407A - ビタビ復号方法

Info

Publication number: JPH11220407A
Application number: JP10325580A
Authority: JP
Inventors: Richard Adam Cesari; アダムセサリリチャード; Sivanand Simanapalli; シマナパッリシヴァナンド
Original assignee: Lucent Technologies Inc
Current assignee: Nokia of America Corp
Priority date: 1997-11-21
Filing date: 1998-11-16
Publication date: 1999-08-10
Anticipated expiration: 2018-11-16
Also published as: US5912908A; JP3281868B2

Abstract

(57)【要約】【課題】ビタビ復号において、完全枝メトリックセッ
トを計算するのに必要なサイクル数と、あらかじめ定義
された枝メトリック値を格納するのに必要な記憶領域を
削減する。【解決手段】制約長Ｋの符号器に対して、２^K個のメ
トリックのセット全体ではなく、枝メトリックの縮小セ
ットを生成するように受信データシンボルを処理し、ビ
タビ処理で使用するためにその縮小セットをメモリに格
納する。縮小メトリックセットは、完全メトリックセッ
ト内に存在する現データ入力シンボルに対する固有のメ
トリック値の核からなる。Ｋ個の基本データ変換の列
が、畳込み符号器の物理的構造に従って定義され、完全
メトリックセットにおける冗長性を消去するために用い
られる。これらの変換を核メトリック値に適用すること
によって、２^K個のすべてのメトリック値を補外（外
挿）することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、汎用ディジタル信
号プロセッサ上でのビタビアルゴリズムにおける枝メト
リック計算に関する。

【０００２】

【従来の技術】無線および有線のアプリケーション、特
に、大きなシンボル間干渉のあるアプリケーションで
は、畳込み符号化およびビタビ復号を用いてデータ誤り
の検出および訂正が実行される。畳込み符号化は、ハー
ドウェアあるいはソフトウェア符号器へのデータ入力ビ
ットと、１個以上の以前の入力ビットとの畳込みをとる
ことによって実行される。従来のＩＳ−９５レート１／
２、制約長９の畳込み符号器１０の例を図１に示す。情
報ビットは、複数の点で分岐（タップ）するシフトレジ
スタのような一連の遅延要素１２に入力される。分岐さ
れた値は、ＸＯＲ機能１４によって結合されて符号化デ
ータシンボルを生成する。例示した符号器１０では、２
個の出力ビットｃ₀およびｃ₁が、各入力ビットごとに生
成される。従って、この符号器のレートは１／２であ
る。制約長は、符号器によって使用される値の全スパン
を表し、記号Ｋで表す。制約長Ｋ＝９とは、（９番目の
ビットは入力ビットなので）２^(9-1)＝２５６個の符号
器状態があることを意味する。これらの状態は、状態Ｓ
₀（１０進０、２進００００００００）〜Ｓ₂₅₅（１０進
２５５、２進１１１１１１１１）と表される。

【０００３】図２に、畳込み符号化およびビタビ復号を
用いた代表的なアプリケーション環境を示す。ソースデ
ータ５が畳込み符号器１０に入力される。符号化された
データは、適当にフォーマットされたデータシンボル２
０の列として出力され、通信リンク２２を通じて伝送さ
れる。通信リンク２２は、データ信号にノイズを導入す
るため、伝送されたデータシンボルは、デスティネーシ
ョンに到達するときまでに破損することがある。受信し
た（そしておそらくは破損した）各データシンボル２４
は、畳込み復号器２６によって処理され、最も確からし
いソースデータ５の列に対応する復号データ２８を生成
する。

【０００４】受信したデータ信号２４は、ビタビアルゴ
リズムに従って処理される。ビタビアルゴリズムの基本
は、与えられたデータ状態の過去のデータに対する依存
性に基づいて、与えられた状態から次の状態への可能な
符号器状態遷移の知識を用いることにより、畳込み符号
化されたデータシンボルを復号することである。許容さ
れる状態遷移は一般にトレリス線図によって表される。
ビタビアルゴリズムは、受信したデータ列に基づいて、
トレリスを通る状態パスを、送信されたデータ列に一致
する可能性が最も高いパスに制限することによってパス
の数を最小化する方法を提供する。

【０００５】図３は、基本的なビタビアルゴリズムバタ
フライ計算の説明図である。現状態（ＰＳ(present sta
te)）から次状態（ＮＳ(next state)）への４個の可能
な符号器遷移が示されている。現状態は、符号器１０の
Ｋ−１個の遅延要素１２に格納されているデータの数値
と等価である。１ビットが符号器に入力されると、その
２進値が右にシフトされ、入力ビットは最上位ビット位
置（次状態の太字で示す。）に移動する。図示のよう
に、ＮＳ₀には、入力ビット０によりＰＳ₀またはＰＳ₁
のいずれかから到達可能である。同様に、ＮＳ₁₂₈に
は、入力ビット１によりＰＳ₀またはＰＳ₁のいずれかか
ら到達可能である。ビタビアルゴリズムは、２つの可能
な遷移パスのうち最も確からしいほうを判定して「生き
残り」パスを選択するプロセスを提供する。生き残りパ
スの列が判定されると、最も確からしいデータ入力列を
復元し、畳込み符号化されたデータを復号することがで
きる。

【０００６】この判定は、３つの基本的ステップからな
る。第１ステップでは、受信したデータシンボル（一般
に、入力信号の電圧または電流の振幅を表す８または１
６ビットのディジタル値）を処理して、受信データシン
ボルと、現状態から次状態への状態遷移から生じる（ノ
イズによって破損されていない）すべての可能な実際の
データシンボルの間のユークリッド距離を判定する。こ
れは、枝メトリック計算として知られており、その結果
は、次のステップで用いるためにメモリに格納される。
枝メトリック計算は、現状態から次状態への与えられた
パスが正しいことの可能性の尺度を与える。時点ｋにお
ける現状態ｉから次状態ｊへの遷移の枝メトリックｍは
次式で表現される。

【数１】ただし、ｘ_n（ｋ）は受信したｎ番目のデータシンボル
であり、ｃ_n,ijは、伝送ノイズがない場合にｉからｊへ
の状態遷移から生じる実際のデータシンボル（これは、
畳込み符号器の構造から決定される。）であり、レート
は１／Ｒである。レート１／Ｒ符号器の場合、２つの可
能な符号器状態遷移があるため、２つの枝メトリックを
各次状態ごとに計算しなければならない。ビタビ復号で
は枝メトリックの相対的大きさのみが重要である。同じ
入力データシンボルが各枝メトリックで処理されるた
め、項Σｘ_n ²はすべての状態ｉおよびｊに対して同一で
あって、除くことができる。さらに、Σｃ_n,ij ²は、極
表現を用いれば（すなわち、ｃ_n _,ij＝０または１の値は
それぞれ−１または１に対応する。）、一定である。こ
れらの項（および係数の値の−２）を除くと、次の簡約
ユークリッド枝メトリックが得られる。

【数２】こうして、レート１／Ｒ、制約長Ｋの畳込み符号器から
のデータ信号を復号するには、各データ入力シンボルご
とに全部で２^K個のメトリック値を求めることが必要と
なる。ここで、この２^K個のメトリック値のセットは、
１つのデータ入力シンボルに対する完全な枝メトリック
セットとして定義される。

【０００７】一般に用いられている畳込み符号器のクラ
スの１つの重要な性質は、後半の枝メトリック値が前半
と逆符号であることである。すなわち、図３で、ｍ
_0,128＝−ｍ_0,0、ｍ_1,128＝−ｍ_1,0である。従って、ビ
タビ復号の間、復号器で明示的に計算しなければならな
いのは、与えられたデータ入力シンボルに対する枝メト
リックセットの半分のみである。

【０００８】第２のステップでは、すべての可能な状態
遷移に対する以前に格納された枝メトリック値を処理し
て、各入力パスに対する「累積距離」を求める。その
後、最小距離（すなわち、最大確率）のパスを生き残り
パスとして選択する。このステップは、加算比較選択
（ＡＣＳ(Add-Compare-Select)）として知られている。
ＡＣＳ演算は、（１）加算、すなわち、パスメトリック
計算と、（２）比較選択演算、という２つの演算に分解
することができる。パスメトリック加算は、現状態コス
ト（ビタビ処理のはじめにユーザによって初期化される
値）と、受信データ入力シンボルの枝メトリック値との
累算である。図３に示されるように、次状態０００００
０００に対するの２つのパスメトリック演算は、ＰＳ₀＋ｍ_0,0 およびＰＳ₁＋ｍ_1,0 （３）である。次状態１０００００００に対するパスメトリッ
ク演算は、後半のメトリックは前半の逆符号であるた
め、次のように書くことができる。ＰＳ₀−ｍ_0,0 およびＰＳ₁−ｍ_1,0 （４）復号器は、加算の結果の２つの値を比較して、最小値
（または、実装に応じて、最大値）を求め、選択される
生き残りパスを示す１個以上の「トレースバックビッ
ト」を格納する。

【０００９】第３のステップはトレースバックとして知
られている。このステップは、状態遷移のトレリスを通
って、はじめの２つのステップによって決定された最尤
パスをたどり、トレリスを通る最尤パスを再構成して、
符号器に入力されたもとのデータを抽出する。この例で
は、生き残りパスは、現状態の最下位ビット、すなわ
ち、トレースバックビット（図３では太字で示す。）に
よって表される。例えば、現状態Ｓ₀からのパスではな
く現状態Ｓ₁からのパスが選ばれる場合、トレースバッ
クビットは１である。トレースバックデータを処理して
符号器に入力されたもとのデータを判定するさまざまな
方法が当業者に周知である。

【００１０】

【発明が解決しようとする課題】ビタビ復号はディジタ
ル信号処理アプリケーションにおいて非常に広まってい
るため、畳込み復号器がビタビアルゴリズムを高速かつ
効率的に処理することができることは重要である。従来
の実装は、プログラム可能なディジタル信号プロセッサ
および復号器アルゴリズムを含み、この復号器アルゴリ
ズムは、復号プロセスのはじめに、与えられたデータ入
力シンボル２４に対する２^K個のすべてのメトリックを
計算し、枝メトリックセット全体をメモリに格納すると
いうものである。しかし、この力任せの方法は、最低２
^K回の計算を必要とするため、比較的多数のマシンサイ
クルを消費する可能性がある。さらに、テーブル全体を
格納することは、比較的大量のメモリを消費する可能性
がある。従来技術は、枝メトリック値の後半は前半の単
なる逆符号であることにより前半のみを格納することに
よって多少の削減を達成しているが、メトリックデータ
には依然として多くの冗長性があり、記憶領域を浪費し
ている。

【００１１】

【課題を解決するための手段】本発明によれば、ビタビ
畳込み復号器のための効率的な枝メトリック計算は、制
約長Ｋの符号器に対して、２^K個のメトリックのセット
全体ではなく、枝メトリックの縮小セットを生成するよ
うに受信データシンボルを処理し、ビタビ処理で使用す
るためにその縮小セットをメモリに格納することによっ
て、行われる。縮小メトリックセットは、完全メトリッ
クセット内に存在する現データ入力シンボルに対する固
有のメトリック値の核からなる。また、縮小メトリック
セットは、完全セットから事前に計算されたメトリック
値のサブセットを含むことも可能である。Ｋ個の基本デ
ータ変換の列が、畳込み符号器の物理的構造に従って定
義され、完全メトリックセットにおける冗長性を消去す
るために用いられる。これらの変換を核メトリック値に
適用することによって、２^K個のすべてのメトリック値
を補外（外挿）することができる。

【００１２】データ入力シンボルの縮小メトリック列
は、１つ以上の縮小基底セットのメトリック値と、ビタ
ビ処理の加算比較選択（ＡＣＳ）中に用いられる基底セ
ットと極性の対応の列として、メモリに格納される。Ａ
ＣＳ演算のあいだ、各状態計算に必要な枝メトリック値
は、対応する基底セットから取得され、特定のパスメト
リック演算のセットが選択されるか、あるいは、取得さ
れた枝メトリック値の符号が、対応する極性に従って補
正される。各データ入力シンボルごとに計算し格納しな
ければならない枝メトリック数を少なくするこのような
方法により、完全枝メトリックセットを計算するのに必
要なサイクル数と、あらかじめ定義された枝メトリック
値を格納するのに必要な記憶領域は大幅に削減される。

【００１３】

【発明の実施の形態】本発明によれば、ビタビ畳込み復
号器２６の効率的な枝メトリック計算は、まず、畳込み
符号器１０の物理的構造に基づいてデータ変換のセット
を導出することによって達成される。これらの変換は、
与えられたデータ入力シンボルを処理するのに必要な枝
メトリック値の完全セットを、完全枝メトリックセット
のサブセットを収容する少数の基底セットと、この基底
セットに格納された枝メトリックデータをビタビアルゴ
リズムの加算比較選択シーケンス中にどのように使用す
るかを制御するＡＣＳ対応の列へと縮小するために用い
られる。

【００１４】本発明に従って枝メトリックセットを縮小
する最初のステップは、制約長Ｋの畳込み符号器１０に
対するＫ個のデータ変換を生成することである。これら
の変換（および後述の対応）は、符号化の前にデータ信
号の桁位置に作用する畳込み符号器内の遅延オペレータ
の有無と、符号器から出力される畳込み符号化データに
対するこれらの遅延オペレータの効果に従って導出され
る。

【００１５】畳込み符号器１０の物理的または論理的遅
延および出力構造は、１個以上の多項式によって記述さ
れる。図１の符号器の場合、表現する多項式は次の通り
である。ｇ₀＝１＋ｄ＋ｄ²＋ｄ³＋ｄ⁵＋ｄ⁷＋ｄ⁸ （５）ｇ₁＝１＋ｄ²＋ｄ³＋ｄ⁴＋ｄ⁸ （６）ただし、各遅延オペレータｄは、符号化されるべきデー
タの歴史的な桁に作用し、シフト演算によって、あるい
は、ソフトウェアにより実装される。従来の制約長Ｋの
１／Ｒ符号器の入力ビットおよび最終遅延状態は常に出
力ＸＯＲ機能に接続される。従って、表現多項式は常に
ｇ＝１＋・・・＋ｄ^K-1の形となる。ただし、ｄ^K-1は、
シフトレジスタ内の最終遅延状態の出力である。

【００１６】符号器１０を通ってシフトされる入力デー
タは、遅延要素１２内の入力データの値（すなわち、２
進データの場合「０」または「１」）と、いずれの遅延
要素１２が実際に分岐されて出力１４を生成するかの両
方に依存する。符号器１０の出力２０が０および１の両
方の入力ビットで各符号器状態ごとに順に評価されるよ
うな（人工的な）状況において、遅延要素１２は、
「１」のデータ値が遅延要素１２に格納されるまでは出
力に影響を与えない。従って、例えば、図１の最終遅延
要素１２すなわち要素ｄ⁸は、ビット０がハイであるた
め、符号器状態１から開始する効果を有する。遅延要素
ｄ⁷の効果は、ビット１がハイのとき、符号器状態２か
ら開始し、そのときビット１はハイであり、これは、符
号器状態４まで効果を有する最高次の遅延状態であり、
符号器状態４のとき、ビット２がハイであるため、遅延
要素ｄ⁶の効果が導入される。遅延要素ｄ⁶は、状態４〜
７に対する最高次遅延状態である、などとなる。

【００１７】符号器状態の与えられたビットが出力に影
響を与える最高次状態である間の連続する符号器状態の
セットを符号器の「ステージ」と定義する。従って、ス
テージ２は符号器状態４〜７に対応する。その理由は、
これらの符号器状態に対してビット２が最高次ビットで
あるからである。符号器状態の２進表現における低次ビ
ットの列は、各高次ビットがセットされるごとに繰り返
すため、各ステージごとの出力ビットのパターンは、与
えられたステージの遅延要素がどのようにが符号化デー
タ出力に影響を与えるかに従って、前の出力ビットのパ
ターンを変換することによって求められる。

【００１８】符号器が入力０で状態０に初期化される
と、すべての出力演算に対して、初期出力は常に０とな
る。各ステージｋにおいて、そのステージ内の２^K-1-k
個の後続の状態における各多項式に対する出力ビットの
パターンは次の通りである。

【００１９】（ａ）そのステージにおける演算のＸＯＲ
ゲートへの接続がない（すなわち、遅延項ｄ^kが表現多
項式にない）場合、出力ビット列は前の２^K-1-k個の連
続する状態と同一である。

【００２０】（ｂ）そのステージにおける演算のＸＯＲ
ゲートへの接続がある（すなわち、遅延項ｄ^kが多項式
にある）場合、出力ビット列は前の２^K-1-k個の連続す
る状態の補数である。

【００２１】このパターンを用いて、与えられた受信デ
ータシンボル２４に対するメトリックの縮小サブセット
に適用される簡潔なデータ変換の列を生成することによ
り、データシンボル２４を処理するために要求される完
全な２^K個の枝メトリックセットを生成する。

【００２２】データ変換の生成について説明するため、
レート１／２の符号器に対する式２（上記）を展開する
と有用である。その結果は、ビタビ復号器２６における
データシンボル２４の処理中に用いられる次の基本的な
枝メトリックの式である。ｍ＝ｘ₀ｃ₀＋ｘ₁ｃ₁ （７）極形式では、ｃ₀およびｃ₁の値は−１（値「０」に対応
する。）または＋１（値「１」に対応する。）のいずれ
かである。従って、可能な枝メトリック値は４個だけで
あり、そのうちの２個は他の２個の補数である。すなわ
ち、１個の入力シンボルに対して求めなければならない
のは２個の固有メトリック値（以下Ｍ₀およびＭ₁で表
す。）のみである。簡単のため、Ｍ₀は−ｘ₀−ｘ₁に等
しいと定義し、Ｍ₁はｘ₀−ｘ₁に等しいと定義する。理
解されるように、これらの定義はある程度任意であり、
他の定義も可能である。例えば、Ｍ₁は−ｘ₀＋ｘ₁に等
しいと定義することも可能である。固有メトリック値
（ここではＭ₀およびＭ₁）は、枝メトリック値の完全セ
ットの核からなる。

【００２３】次に、この解析を、式７の枝メトリック
で、図１の符号器に適用する。状態０で入力ビット０
（すなわち、シフトレジスタのすべてのステージ１２が
「０」）の場合、出力は００であるため、（極表示を用
いると）枝メトリック値はＭ₀である。（この定義は、
このクラスのすべての符号器について正しい。その理由
は、この状態では、入力０に対する初期出力ビットは常
に００であるからである。）ステージ０（すなわち、符
号器状態２⁰＝１）では、出力ビットは１１、すなわ
ち、前の状態２⁰＝１の両方のビットの補数である。そ
の理由は、最下位ビットにおいて、ｇ₀およびｇ₁に対し
てＸＯＲゲートへの接続があるためである。換言すれ
ば、ｇ₀およびｇ₁に対する式５および式６の多項式はい
ずれも、符号器状態のビット０に対応するｄ⁸項を含
む。これは、このクラスのあらゆる符号器について正し
い。その理由は、ｄ^K-1項が常にあるからである。この
値は前の値の補数であるので、枝メトリックは−Ｍ₀で
ある。

【００２４】次の２¹個の状態（すなわち、状態２〜
３）をカバーするステージ１に対する出力ビットは、７
番目の遅延要素（すなわち、多項式のｄ⁷項）への接続
を調べることによって同様に生成される。この項はｇ₀
の式にのみ存在するため、７番目の遅延状態はｃ₀出力
ビットのみに影響を与える。従って、ステージ１に対す
るデータ変換は、状態２および３に対する出力は状態０
および１に対する出力で第１ビットの補数をとったもの
に等しい、というものである。残りの状態に対する変換
も同様に生成される。図１の畳込み符号器に対するＫ個
のデータ変換を図４の表にまとめる。これらの変換を、
図１の符号器の最初の１６個の出力に適用した結果、お
よび、対応する枝メトリック値を図５の表にまとめる。

【００２５】与えられた畳込み符号器に対するデータ変
換のセットが導出されると、それらを用いて、入力デー
タシンボルおよびＡＣＳ対応の列から導出されるメトリ
ック値の１つ以上の基底セットを含む、枝メトリック値
の大幅に縮小されたデータセットを生成することができ
る。ビタビアルゴリズムの加算比較選択演算中に必要な
２^K-1個の各状態に対するあらゆる枝メトリック値が、
最小の計算コストで、この基底セットから取得される。
レート１／２符号器の場合、要求される基底セットは１
個だけであるが、２個の基底セットを用いるのが好まし
い。

【００２６】本発明の方法によれば、縮小された１つ以
上の枝メトリック基底セットの所望の長さ（セットサイ
ズ）Ｌを選択しなければならない。セットサイズＬは、
２の累乗の長さとすべきであり、最小の長さは１であり
（複数のセットを用いる場合）、ただ１つのセットのみ
を利用する場合は最小の長さは２であり、最大の長さ
は、枝メトリックセット内の要素の数すなわち２^Kに等
しい。各基底セットは同じ長さであることが好ましい。
セットサイズが小さいほど、メモリに格納しなければな
らない枝メトリック値は少なくなるが、必要なＡＣＳ対
応の数は多くなる。しかし、以下で説明するように、Ａ
ＣＳ対応の数が多くなると、プログラムの複雑さは増大
するが、ビタビＡＣＳ演算の実行時間は増大しない。プ
ログラミングを簡単にするために、セット長Ｌは、ＡＣ
Ｓ中に生成されるトレースバックビットを格納するのに
用いられるレジスタの長さに等しいのが好ましい。実施
例では、トレースバックレジスタの長さは１６ビットで
あるため、縮小セットサイズＬも１６である。実施例で
は、２つの基底セットが用いられ、完全セットのうち、
１個の入力シンボルに対して生成しなければならないメ
トリック値は３２個だけである。

【００２７】基底データセットの長さＬが選択される
と、基底データセット内に格納される核メトリック値の
列および符号が生成される。本発明による方法が実行さ
れると、基底セットは、１個の入力データシンボル２４
を処理することによって生成される実際の枝メトリック
値で埋められる。これについて以下で説明する。

【００２８】第１の基底データセットは、２Ｌ個の状態
メトリックのセットに対応する順序づけられた枝メトリ
ック値の列で埋められる。実施例では、最初のＬ個の偶
状態メトリックが選択される。この列を生成する１つの
方法は、畳込み符号器１０に対して導出される最初のｌ
ｏｇ₂（Ｌ）−１個のデータ変換を適用するものであ
る。基底セットサイズＬ＝１６の場合、最初の３２個の
メトリックは、すべて０という初期状態から開始して、
最初の５個の変換（２⁵＝３２であるため）を適用する
ことによって計算される。図４および図５に示した変換
に対して、基底セット１の枝メトリック値の列は次のよ
うになる。Ｍ₀，Ｍ₁，Ｍ₀，Ｍ₁，Ｍ₁，Ｍ₀，Ｍ₁，Ｍ₀，−Ｍ₁，−
Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁ このクラスの符号器の場合、奇状態メトリックは常に、
直前の偶状態メトリックの逆である（例えば、図５に示
すように、ｍ_1,0＝−ｍ_0,0）ため、基底セット１内のメ
トリックの列は、最初の２Ｌ個の枝メトリック値の列を
完全に記述する。順序づけられた状態メトリックの他の
セット（例えば、最後のＬ個の奇メトリック）も同様に
選択される。

【００２９】２個の基底セットが用いられるとき、第２
のデータセット（すなわち、基底セット２）の内容は、
＋Ｍ₀のセットエントリを＋Ｍ₁で、および、−Ｍ₀のセ
ットエントリを−Ｍ₁で置き換えることによって、第１
のデータセットから導出される。従って、実施例の基底
セット２は、次の列内のメトリック値を含むことにな
る。Ｍ₁，Ｍ₀，Ｍ₁，Ｍ₀，Ｍ₀，Ｍ₁，Ｍ₀，Ｍ₁，−Ｍ₀，−
Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀

【００３０】１／２符号器の２個の出力ビットＣ₀，Ｃ₁
に対して可能な変換は４個しかない（Ｃ₀の補数、Ｃ₁の
補数、Ｃ₀およびＣ₁の両方の補数、または何もしない）
ため、このようにして基底セット２は導出される。これ
らの変換は、ｇ₀およびｇ₁を定義する符号器内の物理的
接続に対応する。図５に示されるように、Ｃ₀およびＣ₁
の両方の補数がとられる場合、結果として得られるメト
リック値は単にもとの逆である。例えば、Ｃ₀Ｃ₁＝００
はメトリックＭ₀である。両方のビットを反転させるこ
とによりＣ₀Ｃ₁＝１１が得られるが、これはメトリック
−Ｍ₀に等しい。こうして、この変換を適用すること
は、Ｍ₀、Ｍ₁の特定の列を変更せず、メトリック値の符
号を変えるのみである。しかし、データ変換が、第１ビ
ットのみの補数をとる場合、＋Ｍ₀エントリは＋Ｍ₁で置
き換えられ、−Ｍ₀エントリは−Ｍ₁となる。第２ビット
のみの補数がとられる場合、＋Ｍ₀エントリは−Ｍ₁とな
り、−Ｍ₀エントリは＋Ｍ₁となる。こうして、基底セッ
ト１および基底セット２を組み合わせたデータ列は、メ
トリック値の符号のみが異なることはあるが、セット全
体における２Ｌ個のメトリックのあらゆる列に対するＭ
₀、Ｍ₁のメトリックエントリの正しいパターンを与え
る。

【００３１】ここで、基底セット２は、基底セット１の
枝メトリックの補数であると定義する。当業者には明ら
かなように、１／２以外のレートの符号器に対しても、
同様の枝メトリック補数関係を導出することができる。
Ｃ₀およびＣ₁の値ならびに基底セット１および２の対応
するメトリックの列をそれぞれ図６および図７にまとめ
る。実施例によれば、復号プロセス（後述）中に使用し
なければならないポインタレジスタの数を制限するため
に、相補的な（補数関係にある）２個の枝メトリック基
底セットが利用される。しかし、当業者には明らかなよ
うに、本発明による方法は、プログラムの複雑さやハー
ドウェア条件の少しの増大で、単一の基底セットのみで
実施することも可能である。

【００３２】本発明によれば、基底セットが基底の列内
の実際の枝メトリック値で埋められると、任意の状態に
対する正しいメトリック値は、１個または複数の基底セ
ット内の適当なエントリを選択し、そのメトリック値の
符号を適当に調整することによって求められる。使用す
べき適当なセットと、特定の符号器状態に対して適用す
べき符号は、その状態に対するＡＣＳ対応によって判定
される。その生成に付いて以下で説明する。

【００３３】ＡＣＳ処理中、復号器２６によって、演算
ＰＳ₀＋ｍ_0,0およびＰＳ₁＋ｍ_1,0を評価しなければなら
ない。奇状態メトリックは直前の偶状態メトリックの逆
である（例えば、図５に示すように、ｍ_1,0＝−ｍ_0,0）
ため、これらの２つのＡＣＳ加算は次のものに還元する
ことができる。ＰＳ₀＋ｍおよびＰＳ₁−ｍ（８）ただし、ｍは、使用すべき枝メトリックの適当な値であ
る。ＡＣＳ対応は、与えられた状態を、メトリック値ｍ
を取り出すべき基底セットおよび加算の極性（すなわ
ち、取り出したｍの符号をそのままにすべきかそれとも
反転すべきか）に結び付ける。

【００３４】ここで、式８の２つの演算を、正極性のＡ
ＣＳ加算グループと定義する。負極性のグループは、取
り出されたメトリックｍの符号を反転するものである。
これは、ｍの符号を変えることによってではなく、正極
性グループ内のＡＣＳ加算を反転して次の演算を含む負
極性ＡＣＳ加算グループを形成することによって行うこ
とが好ましい。ＰＳ₀−ｍおよびＰＳ₁＋ｍ（９）当業者には認識されるように、１／２以外の符号器レー
トの場合には、２個より多くのＡＣＳ加算グループが要
求されるか、あるいはその代わりに、ただ１つのＡＣＳ
加算グループのみを用い、取り出されたメトリックｍの
符号を変えることが生じる。相異なるＡＣＳ加算グルー
プどうしを区別する「正」および「負」という用語の使
用は単に便宜上のものであり、異なるレートの符号器で
用いられる可能なグループの数を制限することを意味す
るものではない。

【００３５】ＡＣＳ対応は、完全な枝メトリックセット
を長さ２Ｌのセグメントに分割することによって導出さ
れる。次に、初期対応を定義し、最後のＫ−ｌｏｇ
₂（Ｌ）−１個の変換（すなわち、基底セットを導出す
るのに用いられなかったもの）を評価して、それらのデ
ータ変換が適用されるときに最初の２Ｌ個のメトリック
（例えば、基底セット１によって表されるもの）をどの
ように修正するかを再帰的に求める。このプロセスは、
２^K／２Ｌ個のセグメントのそれぞれを１個の基底セッ
トおよび１つの極性に対応づける。

【００３６】２個の基底セットが定義されたレート１／
２符号器に対する第１のＡＣＳ対応は、セグメント１
（すなわち、最初の２Ｌ個のメトリック）をカバーす
る。デフォルトで、このセグメントは正極性の基底セッ
ト１に対応づけられる。その理由は、最初の２Ｌ個のメ
トリックは基底セット１において直接符号化されてお
り、正しい符号を有するからである。この対応を「セッ
ト１／正」と呼ぶ。残りの各ＡＣＳ対応は、問題として
いるセグメントに適用されるデータ変換によってＣ₀お
よびＣ₁がどのように修正されるかに従って、前の対応
から再帰的に導出される。

【００３７】第２のＡＣＳ対応（セグメント２をカバー
する）は、２番目の２Ｌ個のメトリック値を生成するの
に用いられるデータ変換から導出される。Ｃ₀およびＣ₁
がいずれも補数をとられる場合、基底セット対応は同じ
ままであるが、評価すべきＡＣＳ加算グループの極性
は、基底セット列の導出に関する上記の理由によって切
り替わる。Ｃ₀のみ補数がとられる場合、対応する基底
セットは切り替わるが、極性は同じままである。Ｃ₁の
み補数がとられる場合、基底セット対応および極性はい
ずれも切り替わる。最後に、図４および図５の状態４〜
７の場合のように、変換がない場合、そのセグメントに
対するＡＣＳ対応は変化しない。データ変換の再帰的お
よび指数関数的性質のため、次の対応のセットを生成す
るには、各変換を、先行するすべてのＡＣＳ対応に適用
しなければならない。

【００３８】以下、図１の符号器に対するサイズＬ＝１
６の２個の基底セットの実施例の場合のＡＣＳ対応を導
出する。この対応を図８にまとめる。上記のように、基
底セット１はメトリック０〜３１をカバーし、セグメン
ト１に対する第１のＡＣＳ（デフォルト）対応は「セッ
ト１／正」である。次の２Ｌ個のメトリック（番号３２
〜６３）に対するデータ変換は、両方の出力ビットの補
数をとる。従って、セグメント２に対するＡＣＳ対応は
「セット１／負」である。第３のデータ変換もまた両方
のビットの補数をとるが、２Ｌ個のメトリックからなる
次の２個のセグメント（番号６４〜１２７）のそれぞれ
に適用されるため、第１および第２のセグメントに対す
るＡＣＳ対応に再帰的に適用されて、第３および第４の
セグメントに対するＡＣＳ対応を生成する。この変換を
第１のＡＣＳ対応に適用することにより「セット１／
負」が第３のＡＣＳ対応として得られる。この変換を第
２のＡＣＳ対応に適用することにより「セット１／正」
が第４のＡＣＳ対応として得られる。メトリック１２８
〜２５５に対するデータ変換はＣ₀の補数をとる。従っ
て、次のＡＣＳ対応のセットは、第１のＡＣＳ対応にお
いて基底セットを切り替え極性は同じにしたものとな
る。最後に、後半の変換（入力１で、メトリック０〜２
５５に対するもの）は、Ｃ₀およびＣ₁の両方の補数をと
る。従って、後半の８個のＡＣＳ対応は、前半の８個に
おいて極性を逆にしたものとなる。

【００３９】本発明によれば、図６および図７に示され
る基底セット列および尾図８に示されるＡＣＳ対応を用
いて、任意の符号器状態に対する正しい枝メトリック値
を導出することができる。与えられた符号器状態に対す
るメトリック値を抽出するためにに、その状態を含むセ
グメントおよびそのセグメントにおけるその状態の位置
を判定する。これを行う１つの方法は、Ｌを法とする演
算によるものである。あるいは、この値は、直接にコー
ディングされることも、ルックアップテーブルから取得
されることも可能である。その状態があるセグメント
は、ＡＣＳ対応によって定義される基底セットおよび極
性を決定する。セグメント内の位置は、対応する基底セ
ット内のＬ個の値のうちのいずれを抽出すべきかを決定
する。

【００４０】例えば、状態８はセグメント１にある。セ
グメント１は基底セット１に対応づけられている。従っ
て、基底セット１内の第９エントリである−Ｍ₁が、状
態８のメトリック値である。（基底セット内の状態の番
号は０から始まる。）この状態の極性は正であるため、
取得されたメトリック値の符号は正しい。状態８８はセ
グメント６にある。このセグメントのＡＣＳ対応は「セ
ット２／負」である。従って、基底セット２の第９エン
トリが使用される。その値は−Ｍ₀である。しかし、対
応する極性は負であるため、取得された値の符号を反転
しなければならない。これは、負のＡＣＳ加算グループ
を用いることによって行うことが好ましい。異なる極性
のＡＣＳ加算グループのセットを用意し、極性対応に従
って特定のＡＣＳ加算グループを選択する代わりに、取
得された枝メトリック値の符号は、対応する極性が負の
ときには明示的に符号を変更することによって補正する
ことも可能である。この代替実施例では、必要なパスメ
トリック演算セットは１個だけ（例えば、式８）であ
る。

【００４１】本発明による枝メトリック削減およびビタ
ビ処理の方法を、図９および図１０の流れ図にまとめ
る。本発明による最初のステップは、制約長Ｋの畳込み
符号器に対するＫ個のデータ変換を、出力と遅延要素の
間の接続に従って生成することである（図９、ステップ
１００）。与えられた畳込み符号器１０に対するデータ
変換が導出された後、それらの変換を用いて、計算され
るメトリック値の１個または複数の基底セットおよびＡ
ＣＳ対応に枝メトリック値が格納される縮小データセッ
トパターンを生成する。１個または複数の枝メトリック
基底セットの所望の長さＬを選択し（ステップ１０
２）、第１の基底セット内に格納されるデータの列を生
成する（ステップ１０３）。複数の基底セットを使用す
る場合、残りの基底セットに対するデータの列も生成す
る。２個の基底セットを使用する場合、第２の基底セッ
トは、第１の基底セットの補数の枝メトリックの列を有
する（ステップ１０４）。基底セットデータの列が設定
された後、符号器状態と、基底セットおよびメトリック
極性の間のＡＣＳ対応を設定する（ステップ１０５）。

【００４２】デフォルトとして、初期対応は「セット１
／正」である（ステップ１０６）。残りの対応は、以前
に定義された対応にデータ変換を適用することによって
定義されて、次の対応のセットが生成される。変換を適
用して上記のような正しい対応を決定する方法はステッ
プ２００〜２１４にまとめられている。

【００４３】本発明によれば、ビタビ枝メトリック計算
は、与えられたデータ入力シンボルに関連する核メトリ
ック値Ｍ₀およびＭ₁を決定する（ステップ１１０）こと
を含む。その後、これらの値を用いて、メモリに格納さ
れている以前に定義された枝メトリック列に従ってデー
タの列を生成して、基底セットを形成する（ステップ１
１２）。

【００４４】ビタビアルゴリズムの枝メトリック計算が
完了した後、入力データシンボルに対するＡＣＳ手順を
実行しなければならない。本発明によれば、状態０〜２
^K-1−１に対するビタビＡＣＳ手順中に復号器２６によ
って処理されなければならない２^K個のすべてのメトリ
ック値は、基底セットに格納されたメトリック値および
そのＡＣＳ対応のみを使用することによって決定され
る。図１０に、ビタビアルゴリズムのＡＣＳ部分の間に
基底セットから正しい枝メトリック値を抽出する手順を
示す。この手順は、ここでは、２つのネストしたループ
として記述されている。しかし、この表現は便宜上のも
のであり、以下で説明するように、ネストしたループを
使用しない他の実現も可能である。

【００４５】外側のループ（ステップ１２０からステッ
プ１４４まで）は、各セグメントＳを順に通る。各セグ
メントごとに、正しい基底セットおよび極性が、対応す
るＡＣＳ対応から決定される（ステップ１２２）。極性
を検査し（ステップ１２４）、その結果（すなわち、正
極性（ステップ１２６）または負極性（ステップ１２
８）（それぞれ式８および９））を用いて、評価すべき
正しいＡＣＳ加算グループを選択する。

【００４６】内側のループ（ステップ１３２からステッ
プ１４２まで）は、選択されたＡＣＳ加算グループを用
いて、現在のセグメントＳにおける２Ｌ個のメトリック
に対応するＬ個のＡＣＳ状態のそれぞれに対してビタビ
アルゴリズムのＡＣＳ演算を実行する。本発明によれ
ば、現在のセグメントに対する内側ループの最初の実行
中に、選択されたＡＣＳ加算グループを評価する際に用
いる適当な枝メトリックｍの値は、適当な基底セットに
おける最初のメトリック値である。この値は、内側ルー
プに入ったときにセット１または２の基底アドレスに初
期化されたポインタ（ステップ１３４）によって選択さ
れることが好ましい（ステップ１３０）。代替実施例と
して、取得された枝メトリック値は、極性を用いてＡＣ
Ｓ加算グループのうちの１つを選択する代わりに、極性
に従って補正される（図示せず）。

【００４７】次に、選択されたグループに対するＡＣＳ
加算は、取得されたｍの値を用いて評価される（ステッ
プ１３６）。次に、ＡＣＳ演算のうちの残りの比較およ
び選択の演算を従来技術を用いて実行し、トレースバッ
クビットを求めて格納する（ステップ１３８）。次に、
基底セットポインタをインクリメントし（ステップ１４
０）、適当な基底セット内の各エントリを順に使用し
て、内側ループを繰り返す（ステップ１４２）。当業者
には認識されるように、ポインタ値は、メトリックｍが
基底セットから抽出された後の任意の時点で更新するこ
とが可能である。

【００４８】内側ループが、特定のセグメントに対する
Ｌ個のすべてのＡＣＳ状態を評価した後、プログラム
は、すべてのセグメントが処理されたかどうかを判定す
る（ステップ１４４）。すべてのセグメントが処理され
ていない場合、次のセグメントＳを選択し（ステップ１
４６）、外側ループを繰り返す（ステップ１２２）。す
べてのセグメントに対するＡＣＳ手順を実行した後、格
納されているトレースバックデータを用いて、当業者に
周知のさまざまな技術に従って、復号されたデータを抽
出することができる。

【００４９】当業者には認識されるように、図１０に例
示したＡＣＳ法は多くの異なる方法で実現することが可
能である。特に、適当な基底セットの選択、および、Ａ
ＣＳ対応によるＡＣＳ加算グループの選択は、実行時に
行うことも可能である。あるいは、適当な基底セットお
よび加算グループ対応を、いくつかのセグメント固有の
「内側」ループに直接にコーディングすることによっ
て、外側および内側のループを「マージ」することも可
能である。実施例では、適当なＡＣＳ対応は事前に決定
され、２^K／２Ｌ個の各セグメントごとに１つずつ、２^K
／２Ｌ個の内側ループに明示的にコーディングされる。
段落番号００５２に、実施例のビタビアルゴリズムに対
する擬似コードのリストを示す。このアルゴリズムは、
図６、図７、および図８で定義される基底セット列およ
びＡＣＳ対応を含む。

【００５０】当業者には認識されるように、演算の正確
な手順およびコーディングの方法は、本発明の技術思想
および技術的範囲から離れることなく、変更可能であ
る。さらに、本発明のビタビ畳込み復号に対する効率的
な枝メトリック計算の方法は、ＩＳ−９５のレート１／
２、制約長９の畳込み符号器に関して説明したが、本発
明の方法は、他の１／２畳込み符号器にも等しく適用可
能である。また、当業者には認識されるように、本発明
は、２^N-1個の固有の核メトリックを適当に定義し、必
要に応じて基底セット定義およびＡＣＳ対応を調整する
ことによって、レート１／Ｎの一般的な畳込み符号器に
も適用可能である。また、本発明の方法は、符号器を、
並列に動作するＭ個の１／Ｎ符号器として取り扱うこと
によって、一般的なＭ／Ｎ畳込み符号器にも適用可能で
ある。

【００５１】

【発明の効果】以上述べたごとく、本発明によれば、ビ
タビ復号において、完全枝メトリックセットを計算する
のに必要なサイクル数と、あらかじめ定義された枝メト
リック値を格納するのに必要な記憶領域は大幅に削減さ
れる。

【００５２】［本発明による効率的な枝メトリック計算
方法を用いたビタビアルゴリズムの実装の擬似コードリ
スト］受信データシンボルに従って核メトリック値M0お
よびM1を計算する /* メトリック値を基底セットに所定の順序で格納 */ set1 = M0, M1, M0, M1, M1, M0, M1, M0, -M1, -M0, -M1, -M0, -M0, -M1, -M0 , -M1 set2 = M1, M0, M1, M0, M0, M1, M0, M1, -M0, -M1, -M0, -M1, -M1, -M0, -M1 , -M0 /* ACSを実行 */ /* 状態0〜15に対するACS */ pointer = 0 do 16 { m = set1(pointer++) /* set1からメトリックを抽出 */ a0 = PS0 + m; a1 = PS0 - m /* 正極性加算 */ 比較(a0, a1) トレースバックビットを決定し格納 } /* 状態16〜31に対するACS */ pointer = 0 do 16 { m = set1(pointer++) /* set1からメトリックを抽出 */ a0 = PS0 - m; a1 = PS0 + m /* 負極性加算 */ 比較(a0, a1) トレースバックビットを決定し格納 } /* 状態32〜47に対するACS */ pointer = 0 do 16 { m = set1(pointer++) /* set1からメトリックを抽出 */ a0 = PS0 - m; a1 = PS0 + m /* 負極性加算 */ 比較(a0, a1) トレースバックビットを決定し格納 } /* 状態48〜63に対するACS */ pointer = 0 do 16 { m = set1(pointer++) /* set1からメトリックを抽出 */ a0 = PS0 + m; a1 = PS0 - m /* 正極性加算 */ 比較(a0, a1) トレースバックビットを決定し格納 } /* 状態64〜79に対するACS */ pointer = 0 do 16 { m = set2(pointer++) /* set2からメトリックを抽出 */ a0 = PS0 + m; a1 = PS0 - m /* 正極性加算 */ 比較(a0, a1) トレースバックビットを決定し格納 } ・・・ /* 状態240〜255に対するACS */ pointer = 0 do 16 { m = set2(pointer++) /* set2からメトリックを抽出 */ a0 = PS0 - m; a1 = PS0 + m /* 負極性加算 */ 比較(a0, a1) トレースバックビットを決定し格納 } トレースバック演算を実行

【図面の簡単な説明】

【図１】従来のＩＳ−９５、レート１／２、制約長９の
畳込み符号器の図である。

【図２】畳込み符号化およびビタビ復号を用いた代表的
なアプリケーション環境の図である。

【図３】従来の基本ビタビバタフライ計算の説明図であ
る。

【図４】図１の畳込み符号器に対して導出されるデータ
変換の表の図である。

【図５】図４のデータ変換を用いることによって生成さ
れる枝メトリック値を示す表の図である。

【図６】図１の符号器に対して本発明によるビタビ加算
比較選択中に用いられる基底セットを示す表の図であ
る。

【図７】図１の符号器に対して本発明によるビタビ加算
比較選択中に用いられる基底セットを示す表の図であ
る。

【図８】図１の符号器に対して本発明によるビタビ加算
比較選択中に用いられるＡＣＳ対応を示す表の図であ
る。

【図９】本発明に従って基底セット列およびＡＣＳ対応
を生成する方法の流れ図である。

【図１０】本発明に従って、図６および図７の基底セッ
トおよびＡＣＳ対応を用いてビタビＡＣＳ中に枝メトリ
ック値を抽出する方法の流れ図である。

【符号の説明】

５ソースデータ１０畳込み符号器１２遅延要素１４ＸＯＲ機能２０データシンボル２２通信リンク２４データシンボル２６畳込み復号器２８復号データ

───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 ＭｏｕｎｔａｉｎＡｖｅｎｕｅ, ＭｕｒｒａｙＨｉｌｌ，ＮｅｗＪｅｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者シヴァナンドシマナパッリアメリカ合衆国，18103 ペンシルヴァニア，アレンタウン，ファーナーストリート 2908，アパートメントナンバーエー −16

Claims

【特許請求の範囲】

【請求項１】畳込み符号化されたデータ信号を復号す
るためにビタビプロセッサを初期化する方法において、
該方法は、制約長Ｋの畳込み符号器から生成された符号化データシ
ンボルを含む入力信号を処理して、該畳込み符号器およ
び該入力信号に対する枝メトリックの完全セットから固
有の核枝メトリック値を決定するステップと、Ｌを１から２^Kまでの２の累乗として、前記核枝メトリ
ック値に関連しかつ前記畳込み符号器に対するＬ個の順
序づけられた枝メトリック値のセットに対応する枝メト
リック値の列を、長さＬの少なくとも１つの基底セット
に格納する格納ステップとからなり、前記符号器の各状態は、前記少なくとも１つの基底セッ
トのうちの１つおよび極性の異なる複数のＡＣＳ加算グ
ループのうちの１つに対応づけられ、各グループは複数
のビタビパスメトリック演算を含み、前記対応づけは、
符号化前の前記データ信号の複数の桁位置に作用する前
記畳込み符号器内の遅延オペレータの有無と、順次符号
器出力ステージにおいて前記畳込み符号器から出力され
る畳込み符号化されたデータに対する前記遅延オペレー
タの効果とに基づいており、前記入力信号および前記符号器の特定の状態に対するビ
タビ加算比較選択手順は、該特定状態に対応づけられた
前記基底セットから枝メトリック値を取得するステップ
と、該取得された枝メトリック値を用いて該特定状態に
対応づけられたＡＣＳ加算グループ内のパスメトリック
演算を実行するステップとからなることを特徴とする、
ビタビプロセッサの初期化方法。
【請求項２】Ｌは１より大きく、前記格納ステップ
は、前記枝メトリック値の完全セット内の最初のＬ個の
メトリック値に対応する第１枝メトリック値列を第１基
底セットに格納するステップと、前記第１枝メトリック
値列の枝メトリック補数に対応する第２枝メトリック値
列を第２基底セットに格納するステップとを有すること
を特徴とする請求項１に記載の方法。
【請求項３】前記畳込み符号器は、制約長Ｋが９のＩ
Ｓ−９５レート１／２符号器であり、前記基底セットの長さＬは１６であり、前記第１枝メトリック値列は、Ｍ₀，Ｍ₁，Ｍ₀，Ｍ₁，Ｍ
₁，Ｍ₀，Ｍ₁，Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ
₀，−Ｍ₁，−Ｍ₀，−Ｍ₁に対応し、前記第２枝メトリック値列は、Ｍ₁，Ｍ₀，Ｍ₁，Ｍ₀，Ｍ
₀，Ｍ₁，Ｍ₀，Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ
₁，−Ｍ₀，−Ｍ₁，−Ｍ₀に対応し、Ｍ₀およびＭ₁は前記核枝メトリック値であることを特徴
とする請求項２に記載の方法。
【請求項４】前記複数のＡＣＳ加算グループは、ＰＳ
_x＋ｍおよびＰＳ_y−ｍのパスメトリック演算からなる正
極性ＡＣＳ加算グループと、ＰＳ_x−ｍおよびＰＳ_y＋ｍ
のパスメトリック演算からなる負極性ＡＣＳ加算グルー
プとを含み、ＰＳ_xおよびＰＳ_yは、現状態ｘおよび現状
態ｙから共通の次の符号器状態への符号器状態遷移に対
応し、ｍは該遷移に対応する枝メトリック値であり、前
記符号器状態のそれぞれと、前記基底セットおよびＡＣ
Ｓ加算グループとの間の前記対応付けは以下の通りであ
り、各セグメントＳは、状態（Ｓ−１）×Ｌから始まるＬ個
の順序づけられた符号器状態を表すことを特徴とする請
求項３に記載の方法。
【請求項５】畳込み符号化されたデータ信号をビタビ
畳込み復号器で復号する方法において、該方法は、制約長Ｋの畳込み符号器から生成された符号化データシ
ンボルを含む入力信号を処理して、該畳込み符号器およ
び該入力信号に対する枝メトリックの完全セットから固
有の核枝メトリック値を決定するステップと、Ｌを１から２^Kまでの２の累乗として、前記核枝メトリ
ック値に関連しかつ前記畳込み符号器に対するＬ個の順
序づけられた枝メトリック値のセットに対応する枝メト
リック値の列を、長さＬの少なくとも１つの基底セット
に格納する格納ステップと、前記復号器において、前記入力信号および複数の可能な
符号器状態に対するビタビ加算比較選択プロセスを実行
してトレースバックデータを生成し格納するステップ
と、前記トレースバックデータを処理して復号データを生成
するステップとからなり、前記加算比較選択プロセスは、ａ．符号化前の前記データ信号の複数の桁位置に作用す
る前記畳込み符号器内の遅延オペレータの有無と、順次
符号器出力ステージにおいて前記畳込み符号器から出力
される畳込み符号化されたデータに対する前記遅延オペ
レータの効果とに基づく、前記可能な符号器状態のそれ
ぞれと前記少なくとも１つの基底セットとの間のあらか
じめ定義された対応づけに従って前記少なくとも１つの
基底セットから前記複数の可能な符号器状態のうちの特
定の符号器状態に対する１つの基底セットを選択するス
テップと、ｂ．符号化前の前記データ信号の前記複数の桁位置に作
用する前記畳込み符号器内の前記遅延オペレータの有無
と、順次符号器出力ステージにおいて前記畳込み符号器
から出力される畳込み符号化されたデータに対する前記
遅延オペレータの効果とに基づく、前記可能な符号器状
態のそれぞれと極性の異なる複数のＡＣＳ加算グループ
との間のあらかじめ定義された対応づけに従って該複数
のＡＣＳ加算グループから前記特定の符号器状態に対す
るＡＣＳ加算グループを選択するステップと、ｃ．選択された基底セットから枝メトリック値を取得す
るステップと、ｄ．取得された枝メトリック値を用いて、選択されたＡ
ＣＳ加算グループ内の複数のパスメトリック演算を評価
するステップと、ｅ．評価されたパスメトリック演算の最小値または最大
値のうちのいずれかを生き残りパスとして選択するステ
ップと、ｆ．選択された生き残りパスを示すトレースバックデー
タを格納するステップとからなることを特徴とするビタ
ビ復号方法。
【請求項６】Ｌは１より大きく、前記格納ステップ
は、前記枝メトリック値の完全セット内の最初のＬ個の
メトリック値に対応する第１枝メトリック値列を第１基
底セットに格納するステップと、前記第１枝メトリック
値列の枝メトリック補数に対応する第２枝メトリック値
列を第２基底セットに格納するステップとを有すること
を特徴とする請求項５に記載の方法。
【請求項７】前記畳込み符号器は、制約長Ｋが９のＩ
Ｓ−９５レート１／２符号器であり、前記基底セットの長さＬは１６であり、前記第１枝メトリック値列は、Ｍ₀，Ｍ₁，Ｍ₀，Ｍ₁，Ｍ
₁，Ｍ₀，Ｍ₁，Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ
₀，−Ｍ₁，−Ｍ₀，−Ｍ₁に対応し、前記第２枝メトリック値列は、Ｍ₁，Ｍ₀，Ｍ₁，Ｍ₀，Ｍ
₀，Ｍ₁，Ｍ₀，Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ
₁，−Ｍ₀，−Ｍ₁，−Ｍ₀に対応し、Ｍ₀およびＭ₁は前記核枝メトリック値であることを特徴
とする請求項６に記載の方法。
【請求項８】前記複数のＡＣＳ加算グループは、ＰＳ
_x＋ｍおよびＰＳ_y−ｍのパスメトリック演算からなる正
極性ＡＣＳ加算グループと、ＰＳ_x−ｍおよびＰＳ_y＋ｍ
のパスメトリック演算からなる負極性ＡＣＳ加算グルー
プとを含み、ＰＳ_xおよびＰＳ_yは、現状態ｘおよび現状
態ｙから共通の次の符号器状態への符号器状態遷移に対
応し、ｍは該遷移に対応する枝メトリック値であり、前記符号器状態のそれぞれと、前記基底セットおよびＡ
ＣＳ加算グループとの間の前記対応付けは以下の通りで
あり、各セグメントＳは、状態（Ｓ−１）×Ｌから始まるＬ個
の順序づけられた符号器状態を表すことを特徴とする請
求項７に記載の方法。
【請求項９】畳込み符号化されたデータ信号をビタビ
畳込み復号器で復号する方法において、該方法は、制約長Ｋの畳込み符号器から生成された符号化データシ
ンボルを含む入力信号を処理して、該畳込み符号器およ
び該入力信号に対する枝メトリックの完全セットから固
有の核枝メトリック値を決定するステップと、Ｌを１から２^Kまでの２の累乗として、前記核枝メトリ
ック値に関連しかつ前記畳込み符号器に対するＬ個の順
序づけられた枝メトリック値のセットに対応する枝メト
リック値の列を、長さＬの少なくとも１つの基底セット
に格納する格納ステップと、前記復号器において、前記入力信号および複数の可能な
符号器状態に対するビタビ加算比較選択プロセスを実行
してトレースバックデータを生成し格納するステップ
と、前記トレースバックデータを処理して復号データを生成
するステップとからなり、前記加算比較選択プロセスは、ａ．符号化前の前記データ信号の複数の桁位置に作用す
る前記畳込み符号器内の遅延オペレータの有無と、順次
符号器出力ステージにおいて前記畳込み符号器から出力
される畳込み符号化されたデータに対する前記遅延オペ
レータの効果とに基づく、前記可能な符号器状態のそれ
ぞれと前記少なくとも１つの基底セットとの間のあらか
じめ定義された対応づけに従って前記少なくとも１つの
基底セットから前記複数の可能な符号器状態のうちの特
定の符号器状態に対する１つの基底セットを選択するス
テップと、ｂ．選択された基底セットから枝メトリック値を取得す
るステップと、ｃ．符号化前の前記データ信号の前記複数の桁位置に作
用する前記畳込み符号器内の前記遅延オペレータの有無
と、順次符号器出力ステージにおいて前記畳込み符号器
から出力される畳込み符号化されたデータに対する前記
遅延オペレータの効果とに基づいて、前記特定の符号器
状態に対応する極性定義に従って、取得された枝メトリ
ック値の符号を補正するステップと、ｄ．補正された枝メトリック値を用いて、選択されたＡ
ＣＳ加算グループ内の複数のパスメトリック演算を評価
するステップと、ｅ．評価されたパスメトリック演算の最小値または最大
値のうちのいずれかを生き残りパスとして選択するステ
ップと、ｆ．選択された生き残りパスを示すトレースバックデー
タを格納するステップとからなることを特徴とするビタ
ビ復号方法。
【請求項１０】Ｌは１より大きく、前記格納ステップ
は、前記枝メトリック値の完全セット内の最初のＬ個の
メトリック値に対応する第１枝メトリック値列を第１基
底セットに格納するステップと、前記第１枝メトリック
値列の枝メトリック補数に対応する第２枝メトリック値
列を第２基底セットに格納するステップとを有すること
を特徴とする請求項９に記載の方法。
【請求項１１】前記畳込み符号器は、制約長Ｋが９の
ＩＳ−９５レート１／２符号器であり、前記基底セットの長さＬは１６であり、前記第１枝メトリック値列は、Ｍ₀，Ｍ₁，Ｍ₀，Ｍ₁，Ｍ
₁，Ｍ₀，Ｍ₁，Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ
₀，−Ｍ₁，−Ｍ₀，−Ｍ₁に対応し、前記第２枝メトリック値列は、Ｍ₁，Ｍ₀，Ｍ₁，Ｍ₀，Ｍ
₀，Ｍ₁，Ｍ₀，Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ₀，−Ｍ₁，−Ｍ
₁，−Ｍ₀，−Ｍ₁，−Ｍ₀に対応し、Ｍ₀およびＭ₁は前記核枝メトリック値であることを特徴
とする請求項１０に記載の方法。
【請求項１２】前記符号器状態のそれぞれと、前記補
正の極性との間の前記対応付けは以下の通りであり、各セグメントＳは、状態（Ｓ−１）×Ｌから始まるＬ個
の順序づけられた符号器状態を表すことを特徴とする請
求項１１に記載の方法。