JPH11220137A - Semiconductor pressure sensor and manufacture thereof - Google Patents

Semiconductor pressure sensor and manufacture thereof

Info

Publication number
JPH11220137A
JPH11220137A JP2079798A JP2079798A JPH11220137A JP H11220137 A JPH11220137 A JP H11220137A JP 2079798 A JP2079798 A JP 2079798A JP 2079798 A JP2079798 A JP 2079798A JP H11220137 A JPH11220137 A JP H11220137A
Authority
JP
Japan
Prior art keywords
trench
diaphragm
thin film
impurity
fixed electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2079798A
Other languages
Japanese (ja)
Inventor
Mineichi Sakai
峰一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2079798A priority Critical patent/JPH11220137A/en
Publication of JPH11220137A publication Critical patent/JPH11220137A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a compact configuration of an overall body and to enable easy manufacture of sensors having different detecting sensitivities. SOLUTION: In an element forming thin film 4, which is provided on a supporting substrate 2 via an insulating separation film 3, a first trench 5 and a second trench 6 which are parallel with each other are formed. A part, which is held with these trenches 5 and 6, is provided as a diaphragm 7, which is elastically deformable in approximately parallel direction with the upper surface of a sensor chip 1. In this diaphragm 7, impurities are introduced in high concentration. In the element forming thin film 4, a fixed electrode part 9, wherein the impurities are introduced at high concentration is formed at a position facing opposite through the diaphragm 7 and the first trench 5. Thus, the capacitor, whose capacitance is changed in accordance with the deformation of the diaphragm, is formed between the diaphragm 7 and the fixed electrode part 9. The first trench 5 is sealed airtightly by a sealing film 10, and this sealing space part functions as a pressure reference chamber 11.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ダイヤフラムに作
用する圧力を当該ダイヤフラムと固定電極部との間の静
電容量の変化に基づいて検出するようにした容量式の半
導体圧力センサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitive semiconductor pressure sensor for detecting a pressure acting on a diaphragm based on a change in capacitance between the diaphragm and a fixed electrode.

【0002】[0002]

【従来の技術】この種の半導体圧力センサとしては、例
えば特開昭57−64978号公報に示されたものがあ
る。このものは、不純物高濃度層を埋め込み層として形
成したシリコン基板を、その埋め込み層が露出するまで
表面及び裏面側からエッチングすることにより上下方向
(基板に対し直交した方向)へ弾性変形可能なダイヤフ
ラムを形成すると共に、このダイヤフラム上に基準圧力
が印加される空洞部を存した状態で金属層を配置した構
成となっており、ダイヤフラムに作用する圧力を当該ダ
イヤフラム及び金属層間の静電容量の変化として取り出
すようになっている。また、このものでは、上記ダイヤ
フラム及び金属層を備えたセンサチップ上に、信号取出
用の配線パターンを形成するようになっている。
2. Description of the Related Art A semiconductor pressure sensor of this type is disclosed, for example, in JP-A-57-64978. This is a diaphragm which can be elastically deformed in a vertical direction (a direction perpendicular to the substrate) by etching a silicon substrate formed with a high impurity concentration layer as a buried layer from the front and back sides until the buried layer is exposed. And a metal layer is arranged in a state where a cavity to which a reference pressure is applied is present on the diaphragm, and the pressure acting on the diaphragm changes the capacitance between the diaphragm and the metal layer. To be taken out. In this case, a wiring pattern for signal extraction is formed on a sensor chip having the diaphragm and the metal layer.

【0003】[0003]

【発明が解決しようとする課題】上記のような半導体圧
力センサでは、ダイヤフラムの変位方向がセンサチップ
表面と直交した方向となる関係上、チップ面積中に占め
るダイヤフラムの占有率が大きくならざるを得ず、この
ためチップサイズの小形化ひいては全体の小形化が困難
になるという事情があった。また、圧力検出感度は、ダ
イヤフラムの大きさに比例することになるため、感度が
異なる圧力センサを製造する場合には、ダイヤフラムの
有効面積を変更することになる。ところが、従来構成で
は、上述したようにダイヤフラムの面積占有率が大きい
ため、ダイヤフラムの有効面積を変える場合にはセンサ
チップ上の配線パターンの位置を変更せざるを得ず、そ
の変更のための作業が面倒になるという事情もあった。
特に、信号処理用回路と共に集積回路化する場合には、
このような位置変更のための作業がさらに面倒になるも
のであった。
In the above-described semiconductor pressure sensor, since the displacement direction of the diaphragm is perpendicular to the sensor chip surface, the occupation rate of the diaphragm in the chip area must be large. For this reason, it has been difficult to reduce the chip size and thus the overall size. Further, since the pressure detection sensitivity is proportional to the size of the diaphragm, when manufacturing pressure sensors having different sensitivities, the effective area of the diaphragm is changed. However, in the conventional configuration, since the area occupation ratio of the diaphragm is large as described above, when changing the effective area of the diaphragm, the position of the wiring pattern on the sensor chip must be changed. There was a situation that was troublesome.
In particular, when integrated with a signal processing circuit,
The work for such a position change was further complicated.

【0004】本発明は上記のような事情に鑑みてなされ
たものであり、第1の目的は、全体の小形化を実現でき
ると共に、圧力検出感度が異なるものを容易に製造可能
となる半導体圧力センサを提供することにあり、第2の
目的は、このような効果を奏する半導体圧力センサの製
造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and a first object of the present invention is to provide a semiconductor pressure sensor which can realize a small size as a whole and which can easily manufacture products having different pressure detection sensitivities. A second object is to provide a method of manufacturing a semiconductor pressure sensor having such an effect.

【0005】[0005]

【課題を解決するための手段】上記第1の目的を達成す
るために請求項1に記載した手段を採用できる。この手
段によれば、圧力検出のために設けられるダイヤフラム
が、支持基板の上面とほぼ平行した方向へ変形する構成
となっているから、支持基板の上面におけるダイヤフラ
ムの占有面積を小さくできるものであり、これにより全
体の小形化を図り得るようになる。また、ダイヤフラム
の有効面積は、基板に対し垂直な面の面積であるから、
その有効面積を変化させた場合でも、支持基板の上面に
おける占有面積が変化することがない。このため、ダイ
ヤフラム面積を拡大した場合でも、支持基板上に設けら
れる他の構成要素(例えば信号取出用の配線パターン或
いは信号処理用集積回路など)の配置に影響を及ぼす事
態を未然に防止できるものである。従って、ダイヤフラ
ムの有効面積を変更することによって圧力検出感度が異
なるものを製造する際に、他の構成要素の配置を変更す
る必要がなくなってその製造が容易になるという利点が
出てくる。
To achieve the first object, the means described in claim 1 can be adopted. According to this means, since the diaphragm provided for pressure detection is deformed in a direction substantially parallel to the upper surface of the support substrate, the area occupied by the diaphragm on the upper surface of the support substrate can be reduced. This makes it possible to reduce the overall size. Also, since the effective area of the diaphragm is the area of the surface perpendicular to the substrate,
Even when the effective area is changed, the occupied area on the upper surface of the support substrate does not change. For this reason, even if the diaphragm area is enlarged, it is possible to prevent a situation that affects the arrangement of other components (for example, a signal extraction wiring pattern or a signal processing integrated circuit) provided on the support substrate. It is. Therefore, when manufacturing a diaphragm having a different pressure detection sensitivity by changing the effective area of the diaphragm, there is an advantage that it is not necessary to change the arrangement of other components, and the manufacture is facilitated.

【0006】前記第2の目的を達成するために、請求項
3に記載したような製造方法或いは請求項4に記載した
ような製造方法を採用できる。これらの製造方法によれ
ば、支持基板上に当該支持基板と絶縁した状態で形成さ
れた半導体薄膜に対して、不純物を導入し、第1及び第
2のトレンチを形成し、第1のトレンチを封止部材によ
り気密に封止するという各工程を所定の順序で行うだけ
で、前述したような効果を奏する半導体圧力センサを製
造できることになる。
In order to achieve the second object, a manufacturing method as set forth in claim 3 or a manufacturing method as set forth in claim 4 can be adopted. According to these manufacturing methods, an impurity is introduced into a semiconductor thin film formed on a support substrate in a state insulated from the support substrate, and first and second trenches are formed, and the first trench is formed. The semiconductor pressure sensor having the above-described effects can be manufactured only by performing the respective steps of hermetically sealing with a sealing member in a predetermined order.

【0007】[0007]

【発明の実施の形態】(第1の実施の形態)以下、本発
明の第1実施例について図1ないし図4を参照しながら
説明する。図1には全体の平面構造が示され、図2には
図1中のA−A線に沿った断面構造が摸式的に示され、
図3には図1中のB−B線に沿った断面構造が摸式的に
示されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. FIG. 1 shows the entire plane structure, FIG. 2 schematically shows a cross-sectional structure along the line AA in FIG.
FIG. 3 schematically shows a cross-sectional structure along the line BB in FIG.

【0008】図1ないし図3において、矩形状のセンサ
チップ1(本発明でいう半導体圧力センサに相当)は、
例えばSOIウェハから構成されるもので、特には図2
及び図3に示すように、単結晶シリコンより成る支持基
板2上に、シリコン酸化膜より成る絶縁分離膜3及び単
結晶シリコン薄膜より成る素子形成用薄膜4(本発明で
いう半導体薄膜に相当)を積層した構成となっており、
素子形成用薄膜4上には、シリコンの熱酸化膜より成る
保護膜4aが形成されている。
In FIGS. 1 to 3, a rectangular sensor chip 1 (corresponding to a semiconductor pressure sensor according to the present invention) comprises:
For example, it is composed of an SOI wafer.
As shown in FIG. 3, an insulating isolation film 3 made of a silicon oxide film and a device forming thin film 4 made of a single crystal silicon thin film (corresponding to a semiconductor thin film in the present invention) on a support substrate 2 made of single crystal silicon. It is a configuration in which
On the element forming thin film 4, a protective film 4a made of a silicon thermal oxide film is formed.

【0009】上記素子形成用薄膜4には、幅狭な細長矩
形状をなす第1のトレンチ5及び第2のトレンチ6が、
互いに平行し且つ当該素子形成用薄膜4の対向辺部とも
平行した状態で形成されている。尚、これら各トレンチ
5及び6は、絶縁分離膜3まで到達するように構成され
ている。
In the element forming thin film 4, a first trench 5 and a second trench 6 each having a narrow and narrow rectangular shape are provided.
They are formed in parallel with each other and with the opposite sides of the element forming thin film 4. These trenches 5 and 6 are configured to reach the insulating isolation film 3.

【0010】この場合、素子形成用薄膜4における第1
のトレンチ5及び第2のトレンチ6に挟まれた部位は、
支持基板2の上面(センサチップ1の上面)とほぼ平行
した方向へ弾性変形可能なダイヤフラム7として機能す
るものであり、素子形成用薄膜4には、ダイヤフラム7
と対応した領域にリンなどのN型不純物を導入した不純
物高濃度領域8a(図1では斜線帯で示す)が形成され
ている。
In this case, the first thin film 4 in the element forming thin film 4 is formed.
The portion sandwiched between the trench 5 and the second trench 6
The diaphragm 7 functions as a diaphragm 7 that can be elastically deformed in a direction substantially parallel to the upper surface of the support substrate 2 (the upper surface of the sensor chip 1).
A high impurity concentration region 8a (shown by a hatched band in FIG. 1) in which an N-type impurity such as phosphorus is introduced is formed in a region corresponding to.

【0011】また、素子形成用薄膜4における第1のト
レンチ5に臨む領域にも、N型不純物を導入した不純物
高濃度領域8b(図1では斜線帯で示す)が形成されて
おり、この不純物高濃度領域8bにおける前記ダイヤフ
ラム7との対向部分が固定電極部9として機能するよう
に構成されている。この場合、ダイヤフラム7及び固定
電極部9の間隔(第1のトレンチ5の幅寸法に相当)
は、例えば0.5〜5μm程度に設定される。尚、上記
各不純物高濃度領域8a、8bの不純物濃度は、例えば
1018〜1020cm−3程度に設定される。
Further, a high impurity concentration region 8b (indicated by a hatched area in FIG. 1) into which an N-type impurity is introduced is also formed in a region of the element forming thin film 4 which faces the first trench 5. The portion of the high-concentration region 8b facing the diaphragm 7 functions as the fixed electrode portion 9. In this case, the distance between the diaphragm 7 and the fixed electrode portion 9 (corresponding to the width of the first trench 5)
Is set, for example, to about 0.5 to 5 μm. The impurity concentration of each of the high impurity concentration regions 8a and 8b is set to, for example, about 10 18 to 10 20 cm −3 .

【0012】上記ダイヤフラム7及び固定電極部9間に
存する空間部分つまり第1のトレンチ5は、例えばシリ
コン窒化膜より成る封止膜10(本発明でいう封止部材
に相当)により気密に封止されており、このように封止
された空間部が圧力基準室11として機能するように構
成されている。
The space existing between the diaphragm 7 and the fixed electrode portion 9, that is, the first trench 5, is hermetically sealed by a sealing film 10 (corresponding to a sealing member in the present invention) made of, for example, a silicon nitride film. The sealed space is configured to function as the pressure reference chamber 11.

【0013】保護膜4a上には、信号取出用のボンディ
ングパッド12a及び13aを備えた配線パターン12
及び13が形成されており、これら配線パターン12及
び13の各基端側は、保護膜4aを貫通したコンタクト
部分(図3参照)を介して前記不純物高濃度領域8a及
び8bにそれぞれ接合されている。
On the protective film 4a, a wiring pattern 12 having bonding pads 12a and 13a for taking out signals is provided.
And 13 are formed, and the base end sides of these wiring patterns 12 and 13 are respectively joined to the high impurity concentration regions 8a and 8b via contact portions (see FIG. 3) penetrating the protective film 4a. I have.

【0014】上記のように構成されたセンサチップ1に
あっては、ダイヤフラム7及び固定電極部9間に、ボン
ディングパッド12a及び13aを端子としたコンデン
サが形成されるものである。この場合、ダイヤフラム7
に対し第2のトレンチ6を通じて圧力が印加されたとき
には、そのダイヤフラム7がセンサチップ1の上面とほ
ぼ平行した方向へ撓み変形(弾性変形)して上記コンデ
ンサの静電容量が変化するものであり、斯様な静電容量
の変化をボンディングパッド12a及び13aを通じて
取り出すことにより、印加圧力を検出できることにな
る。
In the sensor chip 1 configured as described above, a capacitor having the bonding pads 12a and 13a as terminals is formed between the diaphragm 7 and the fixed electrode portion 9. In this case, the diaphragm 7
In contrast, when pressure is applied through the second trench 6, the diaphragm 7 bends (resiliently deforms) in a direction substantially parallel to the upper surface of the sensor chip 1, and the capacitance of the capacitor changes. By extracting such a change in capacitance through the bonding pads 12a and 13a, the applied pressure can be detected.

【0015】尚、このようなセンサチップ1による圧力
検出範囲は、ダイヤフラム7の有効面積などを変更する
ことにより、例えば1〜10000KPaの範囲に設定
することが可能となる。また、ダイヤフラム7は、その
下面部及び両端部が固定された状態となっているから、
これに応じた撓み変形モード(上縁部及び中央部が大き
く変形する)となるものであり、その撓み変形時には封
止膜10が圧縮または伸張変形されることになる。
The range of pressure detection by the sensor chip 1 can be set to a range of, for example, 1 to 10000 KPa by changing the effective area of the diaphragm 7 and the like. Also, since the diaphragm 7 is in a state where its lower surface and both ends are fixed,
This corresponds to a bending deformation mode (the upper edge portion and the central portion are largely deformed), and the sealing film 10 is compressed or expanded during the bending deformation.

【0016】上記した本実施例によるセンサチップ1に
あっては、支持基板2上に絶縁分離膜3を介して支持さ
れたダイヤフラム7が、センサチップ1の上面とほぼ平
行した方向へ変形する構成となっているから、そのセン
サチップ1の上面におけるダイヤフラム7の占有面積を
小さくできるものであり、これによりセンサチップ1全
体の小形化を図り得るようになる。具体的には、センサ
チップ1の上面におけるダイヤフラム7の占有面積は、
長さ寸法×厚み寸法となるが、実際には、ダイヤフラム
7の長さ寸法は0.1〜2mm程度、厚み寸法は0.00
1〜0.1mm程度に設定されるものであって極めて小さ
く、また、第1及び第2のトレンチ5及び6の幅寸法も
極めて小さくて済むものであるから、センサチップ1全
体の小形化を確実に実現できることになる。
In the above-described sensor chip 1 according to the present embodiment, the diaphragm 7 supported on the supporting substrate 2 via the insulating separation film 3 is deformed in a direction substantially parallel to the upper surface of the sensor chip 1. Therefore, the area occupied by the diaphragm 7 on the upper surface of the sensor chip 1 can be reduced, and the entire sensor chip 1 can be reduced in size. Specifically, the area occupied by the diaphragm 7 on the upper surface of the sensor chip 1 is:
In practice, the length of the diaphragm 7 is about 0.1 to 2 mm, and the thickness is 0.00.
The width is set to about 1 to 0.1 mm, which is extremely small, and the width of the first and second trenches 5 and 6 can be extremely small. It can be realized.

【0017】また、ダイヤフラム7の有効面積は、セン
サチップ1に対し垂直な面の面積であるから、その有効
面積を変化させた場合(実際には、素子形成用薄膜4の
膜厚を大きくすることになる)でも、センサチップ1の
上面における占有面積が変化することがない。このた
め、ダイヤフラム7の有効面積を拡大した場合でも、セ
ンサチップ1上に設けられる他の構成要素である信号取
出用配線パターン12及び13(場合によっては、信号
処理用集積回路など)の配置に影響を及ぼす事態を未然
に防止できるものである。従って、ダイヤフラム7の有
効面積を変更することによって圧力検出感度が異なるも
のを製造する際に、他の構成要素の配置を変更する必要
がなくなってその製造が容易になるという利点も出てく
る。
Since the effective area of the diaphragm 7 is the area of the surface perpendicular to the sensor chip 1, when the effective area is changed (actually, the film thickness of the element forming thin film 4 is increased. However, the occupied area on the upper surface of the sensor chip 1 does not change. For this reason, even when the effective area of the diaphragm 7 is enlarged, the arrangement of the signal extraction wiring patterns 12 and 13 (in some cases, a signal processing integrated circuit or the like), which are other components provided on the sensor chip 1, is performed. Influence can be prevented beforehand. Therefore, there is an advantage in that, when manufacturing the one having a different pressure detection sensitivity by changing the effective area of the diaphragm 7, it is not necessary to change the arrangement of other components, and the manufacturing becomes easier.

【0018】図4には、上記のような効果を奏するセン
サチップ1の製造工程例が摸式的な断面図により示され
ており、以下これについて説明する。まず、図4(a)
に示すように、SOIウェハ14を用意し、その表面に
0.1〜1μm程度の膜厚の熱酸化膜15を成膜する。
この熱酸化膜15が、最終的にセンサチップ1の保護膜
4aとなる。また、SOIウェハ14のベースとなる単
結晶シリコン基板14aが、最終的にセンサチップ1の
支持基板2となり、シリコン酸化膜14b及び単結晶シ
リコン薄膜14cが、それぞれ最終的にセンサチップ1
の絶縁分離膜3及び素子形成用薄膜4となる。この場
合、単結晶シリコン薄膜14cの伝導型は例えばN型で
あるが、単結晶シリコン基板14aの伝導型はN型、P
型の何れでも良い。尚、単結晶シリコン薄膜14cの膜
厚は、5〜50μm程度に設定される。
FIG. 4 is a schematic cross-sectional view showing an example of a manufacturing process of the sensor chip 1 having the above-mentioned effects, which will be described below. First, FIG.
As shown in (1), an SOI wafer 14 is prepared, and a thermal oxide film 15 having a thickness of about 0.1 to 1 μm is formed on the surface thereof.
This thermal oxide film 15 finally becomes the protective film 4a of the sensor chip 1. The single-crystal silicon substrate 14a serving as the base of the SOI wafer 14 finally becomes the support substrate 2 for the sensor chip 1, and the silicon oxide film 14b and the single-crystal silicon thin film 14c finally become the sensor chip 1 respectively.
Of the insulating isolation film 3 and the thin film 4 for element formation. In this case, the conductivity type of the single-crystal silicon thin film 14c is, for example, N-type, while the conductivity type of the single-crystal silicon substrate 14a is N-type, P-type.
Any type may be used. Note that the thickness of the single-crystal silicon thin film 14c is set to about 5 to 50 μm.

【0019】次に、図4(b)に示す不純物導入工程を
実行する。この工程では、熱酸化膜15における前記不
純物高濃度領域8a及び8bに対応した各領域に、例え
ばフッ酸系のエッチング液を使用して開口部15a、1
5bを形成し、単結晶シリコン薄膜14c内に、それら
開口部15a、15bを通じてリンなどのN型不純物を
拡散する。この後、800〜1200℃程度の熱処理を
施すことにより、不純物を拡散して不純物高濃度領域8
a及び8bを形成する。このときの熱処理条件は、不純
物高濃度領域8a及び8bがシリコン酸化膜14bに到
達するように設定される。また、不純物濃度は1018
〜1020cm−3程度に設定される。
Next, an impurity introduction step shown in FIG. In this step, the openings 15a, 1b are formed in the respective regions of the thermal oxide film 15 corresponding to the high impurity concentration regions 8a and 8b using, for example, a hydrofluoric acid-based etchant.
5b is formed, and an N-type impurity such as phosphorus is diffused into the single-crystal silicon thin film 14c through the openings 15a and 15b. Thereafter, a heat treatment at about 800 to 1200 ° C. is performed to diffuse the impurities, thereby forming a high impurity concentration region 8.
a and 8b are formed. The heat treatment conditions at this time are set so that the high impurity concentration regions 8a and 8b reach the silicon oxide film 14b. The impurity concentration is 10 18
It is set to about 10-20 cm- 3 .

【0020】次に、図4(c)に示す第1のトレンチ加
工工程を実行する。この工程では、単結晶シリコン薄膜
14c上に熱酸化膜15を再成膜した後に、例えばドラ
イエッチングを行うことによって、単結晶シリコン薄膜
14cにおける不純物導入領域を前記不純物高濃度領域
8a及び8bの二つに分断した状態の第1のトレンチ5
を形成する。これにより、不純物高濃度領域8bにおけ
る上記第1のトレンチ5に臨んだ部分を前記固定電極部
9として機能させる。尚、第1のトレンチ5は、シリコ
ン酸化膜14bに到達した状態(単結晶シリコン薄膜1
4cを全部除去した状態)とされるものであり、その幅
寸法は、例えば0.5〜5μm程度に設定される。
Next, a first trench processing step shown in FIG. 4C is performed. In this step, after the thermal oxide film 15 is re-deposited on the single-crystal silicon thin film 14c, the impurity introduction region in the single-crystal silicon thin film 14c is made to correspond to the impurity-doped regions 8a and 8b. First trench 5 divided into two
To form Thereby, the portion of the high impurity concentration region 8b facing the first trench 5 functions as the fixed electrode portion 9. The first trench 5 has reached the silicon oxide film 14b (the single-crystal silicon thin film 1).
4c is completely removed), and its width dimension is set to, for example, about 0.5 to 5 μm.

【0021】次に、図4(d)に示す封止工程を実行す
る。この工程では、例えばプラズマCVD装置を利用す
ることにより、減圧下において熱酸化膜15上にシリコ
ン窒化膜を堆積し、以て前記第1のトレンチ5を気密に
封止して圧力基準室11を形成すると共に、そのシリコ
ン窒化膜をパターニングすることによって、前記封止膜
10を形成する。尚、第1のトレンチ5は、その幅寸法
が極めて小さいので、封止工程で堆積されるシリコン窒
化膜は、当該第1のトレンチ5の開口部を塞いだブリッ
ジ状態に形成されることになる。
Next, a sealing step shown in FIG. In this step, a silicon nitride film is deposited on the thermal oxide film 15 under reduced pressure by using, for example, a plasma CVD apparatus, so that the first trench 5 is hermetically sealed to form the pressure reference chamber 11. At the same time, the sealing film 10 is formed by patterning the silicon nitride film. Since the width of the first trench 5 is extremely small, the silicon nitride film deposited in the sealing step is formed in a bridge state in which the opening of the first trench 5 is closed. .

【0022】この後には、図4(e)に示す第2のトレ
ンチ加工工程を実行する。この工程では、例えばドライ
エッチングを行うことによって、単結晶シリコン14c
に対し前記第1のトレンチ5と平行した状態の第2のト
レンチ6を形成する。これにより、前記不純物導入領域
8aに対応した部分を、それら第1のトレンチ5及び第
2のトレンチ6に挟まれた形態のダイヤフラム7として
機能させる。
Thereafter, a second trench processing step shown in FIG. In this step, for example, by performing dry etching, the single crystal silicon 14c
Then, a second trench 6 in parallel with the first trench 5 is formed. Thus, the portion corresponding to the impurity introduction region 8a functions as the diaphragm 7 sandwiched between the first trench 5 and the second trench 6.

【0023】この後には、具体的に図示しないが、前記
配線パターン12、13を形成する工程(不純物高濃度
領域8a及び8bとのコンタクト部分を形成する工程も
含む)、SOIウェハ14をダイシングする工程などを
順次行うことにより、図1ないし図3に示すような構成
のセンサチップ1を完成させる。
Thereafter, although not specifically shown, a step of forming the wiring patterns 12 and 13 (including a step of forming contact portions with the high impurity concentration regions 8a and 8b) and dicing of the SOI wafer 14 are performed. By sequentially performing the steps and the like, the sensor chip 1 having the configuration shown in FIGS. 1 to 3 is completed.

【0024】このような製造方法によれば、SOIウェ
ハ14の単結晶シリコン薄膜14cに対して、不純物導
入工程、第1のトレンチ加工工程、封止工程及び第2の
トレンチ加工工程などを順次行うだけで、前述したよう
な効果を奏するセンサチップ1を容易且つ確実に製造で
きることになる。この場合、ダイヤフラム7の有効面積
を変更するためには、SOIウェハ14の単結晶シリコ
ン薄膜14cの膜厚を変えるだけで済み、また、ダイヤ
フラム7の厚み寸法を変更するためには、第2のトレン
チ6の形成位置を変えるだけで済むものであり、検出感
度の異なるセンサチップ1を容易に製造できるようにな
る。
According to such a manufacturing method, an impurity introduction step, a first trench processing step, a sealing step, a second trench processing step, and the like are sequentially performed on the single crystal silicon thin film 14c of the SOI wafer 14. Only by this, the sensor chip 1 having the above-described effects can be easily and reliably manufactured. In this case, in order to change the effective area of the diaphragm 7, only the thickness of the single crystal silicon thin film 14c of the SOI wafer 14 needs to be changed, and in order to change the thickness of the diaphragm 7, the second It is only necessary to change the formation position of the trench 6, and the sensor chips 1 having different detection sensitivities can be easily manufactured.

【0025】(第2の実施の形態)図5には、本発明の
第2実施例によるセンサチップ1の製造方法が摸式的な
断面図により示されており、以下これについて前記第1
実施例と異なる部分のみ説明する。まず、図5(a)に
示すように、SOIウェハ14を用意し、その表面に
0.1〜1μm程度の膜厚の熱酸化膜15を成膜した上
で、図5(b)に示す第1のトレンチ加工工程を実行す
る。この工程では、例えばドライエッチングを行うこと
によって、単結晶シリコン薄膜14cに第1のトレンチ
5を形成する。
(Second Embodiment) FIG. 5 is a schematic sectional view showing a method of manufacturing a sensor chip 1 according to a second embodiment of the present invention.
Only parts different from the embodiment will be described. First, as shown in FIG. 5A, an SOI wafer 14 is prepared, a thermal oxide film 15 having a thickness of about 0.1 to 1 μm is formed on the surface thereof, and then, as shown in FIG. A first trench processing step is performed. In this step, the first trench 5 is formed in the single-crystal silicon thin film 14c, for example, by performing dry etching.

【0026】次いで、図5(c)に示す不純物導入工程
を実行する。この工程では、単結晶シリコン薄膜14c
における前記第1のトレンチ5の両側領域にそれぞれN
型不純物を導入することにより、当該第1のトレンチ5
により分断された状態の不純物導入領域である不純物高
濃度領域8a、8bを形成すると共に、一方の不純物高
濃度領域8bを上記第1のトレンチ5に臨んだ状態の固
定電極部9として形成する。
Next, an impurity introduction step shown in FIG. In this step, the single-crystal silicon thin film 14c
At both sides of the first trench 5
By introducing a type impurity, the first trench 5
The impurity-doped regions 8a and 8b, which are the impurity-introduced regions separated by the above, are formed, and one of the impurity-doped regions 8b is formed as the fixed electrode portion 9 facing the first trench 5.

【0027】次に、図5(d)に示す封止工程を実行す
る。この工程では、例えばプラズマCVD装置を利用す
ることにより、減圧下において熱酸化膜15上にシリコ
ン窒化膜を堆積し、以て前記第1のトレンチ5を気密に
封止して圧力基準室11を形成すると共に、そのシリコ
ン窒化膜をパターニングすることによって、前記封止膜
10を形成する。
Next, a sealing step shown in FIG. In this step, a silicon nitride film is deposited on the thermal oxide film 15 under reduced pressure by using, for example, a plasma CVD apparatus, so that the first trench 5 is hermetically sealed to form the pressure reference chamber 11. At the same time, the sealing film 10 is formed by patterning the silicon nitride film.

【0028】この後には、図5(e)に示す第2のトレ
ンチ加工工程を前記第1実施例と同様に行うことによ
り、前記不純物導入領域8aに対応した部分を、第1の
トレンチ5及び第2のトレンチ6に挟まれた形態のダイ
ヤフラム7として機能させ、さらに、配線パターン1
2、13を形成する工程、SOIウェハ14をダイシン
グする工程など(何れも図示せず)を順次行うことによ
り、最終的にセンサチップ1(図1ないし図3参照)を
完成させる。
Thereafter, the second trench processing step shown in FIG. 5E is performed in the same manner as in the first embodiment, so that the portion corresponding to the impurity-doped region 8a is removed from the first trench 5 and the first trench 5. It functions as a diaphragm 7 sandwiched between the second trenches 6, and further has a wiring pattern 1.
The process of forming the semiconductor chips 2 and 13 and the process of dicing the SOI wafer 14 and the like (both not shown) are sequentially performed to finally complete the sensor chip 1 (see FIGS. 1 to 3).

【0029】(その他の実施の形態)尚、本発明は上記
した実施例に限定されるものではなく、次のような変形
または拡張が可能である。第1実施例では、不純物導入
工程において、不純物高濃度領域8a及び8bに対応し
た各領域に、それぞれ予め分離された状態で不純物を拡
散する構成としたが、上記不純物高濃度領域8a、8b
並びにこれらに挟まれた部分(第1のトレンチ5を形成
する部分)も含めて不純物を拡散し、第1のトレンチ5
の形成に応じて互いに分離された状態の不純物高濃度領
域8a及び8bを形成する構成とすることもできる。
(Other Embodiments) The present invention is not limited to the above-described embodiment, but can be modified or expanded as follows. In the first embodiment, in the impurity introducing step, the impurity is diffused into the respective regions corresponding to the high impurity concentration regions 8a and 8b in a state where they are respectively separated in advance, but the high impurity concentration regions 8a and 8b
In addition, the impurity is diffused including the portion sandwiched between them (the portion forming the first trench 5), and the first trench 5 is diffused.
, The high impurity concentration regions 8a and 8b separated from each other may be formed.

【0030】支持基板2の材料としては、SOIウェハ
14のベースである単結晶シリコン基板14aに限ら
ず、他の半導体基板或いは絶縁性を有するセラミック基
板やガラス基板などを用いることができる。この場合、
支持基板の材料そのものが絶縁性を有するものであれ
ば、SOIウェハ14を使用する必要がなくなる。
The material of the support substrate 2 is not limited to the single crystal silicon substrate 14a which is the base of the SOI wafer 14, but may be another semiconductor substrate, a ceramic substrate having insulating properties, a glass substrate, or the like. in this case,
If the material of the supporting substrate itself has insulating properties, it is not necessary to use the SOI wafer 14.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示すセンサチップの平面
FIG. 1 is a plan view of a sensor chip showing a first embodiment of the present invention.

【図2】図1中のA−A線に沿った摸式的な断面図FIG. 2 is a schematic sectional view taken along line AA in FIG.

【図3】図1中のB−B線に沿った摸式的な断面図FIG. 3 is a schematic sectional view taken along line BB in FIG.

【図4】製造工程を示す摸式的な断面図FIG. 4 is a schematic sectional view showing a manufacturing process.

【図5】本発明の第2実施例による製造工程を示す摸式
的な断面図
FIG. 5 is a schematic sectional view showing a manufacturing process according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1はセンサチップ(半導体圧力センサ)、2は支持基
板、4は素子形成用薄膜(半導体薄膜)、5は第1のト
レンチ、6は第2のトレンチ、7はダイヤフラム、8
a、8bは不純物高濃度領域、9は固定電極部、10は
封止膜(封止部材)、11は圧力基準室、12、13は
配線パターン、14はSOIウェハ、14aは単結晶シ
リコン基板(支持基板)、14cは単結晶シリコン薄膜
(半導体薄膜)を示す。
1 is a sensor chip (semiconductor pressure sensor), 2 is a support substrate, 4 is an element forming thin film (semiconductor thin film), 5 is a first trench, 6 is a second trench, 7 is a diaphragm, 8
Reference numerals a and 8b denote high impurity concentration regions, 9 a fixed electrode portion, 10 a sealing film (sealing member), 11 a pressure reference chamber, 12 and 13 wiring patterns, 14 an SOI wafer, and 14a a single crystal silicon substrate. (Supporting substrate), 14c denotes a single crystal silicon thin film (semiconductor thin film).

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 支持基板上に支持され、当該支持基板の
上面とほぼ平行した方向へ弾性変形するように構成され
た半導体材料製のダイヤフラムと、 前記支持基板上に前記ダイヤフラムと所定間隔を存して
対向するように支持され、そのダイヤフラムの変形に応
じて当該ダイヤフラムとの間の静電容量が変化するよう
に構成された半導体材料製の固定電極部と、 前記ダイヤフラム及び固定電極部間に存する空間部分を
気密に封止することにより形成された基準圧力室とを備
えたことを特徴とする半導体圧力センサ。
A diaphragm made of a semiconductor material supported on a supporting substrate and configured to elastically deform in a direction substantially parallel to an upper surface of the supporting substrate; and a predetermined distance from the diaphragm on the supporting substrate. And a fixed electrode portion made of a semiconductor material configured so that the capacitance between the diaphragm and the fixed electrode portion changes according to the deformation of the diaphragm, between the diaphragm and the fixed electrode portion. A reference pressure chamber formed by hermetically sealing an existing space portion.
【請求項2】 前記支持基板上に当該支持基板と絶縁し
た状態で設けられると共に互いに平行する第1及び第2
のトレンチが形成された半導体薄膜を備え、 前記ダイヤフラムは、前記半導体薄膜における前記第1
及び第2のトレンチに挟まれた部位に不純物を導入する
ことにより形成され、 前記固定電極部は、前記半導体薄膜における前記第1の
トレンチに臨む部位に不純物を導入することにより形成
され、 前記基準圧力室は、前記第1のトレンチを封止部材によ
り気密に封止することにより形成されることを特徴とす
る請求項1記載の半導体圧力センサ。
2. A first and a second, which are provided on the support substrate in an insulated state from the support substrate and are parallel to each other.
A semiconductor thin film having a trench formed therein, wherein the diaphragm is provided in the first portion of the semiconductor thin film.
And the fixed electrode portion is formed by introducing an impurity into a portion of the semiconductor thin film facing the first trench, and the fixed electrode portion is formed by introducing an impurity into a portion sandwiched between the second trenches. The semiconductor pressure sensor according to claim 1, wherein the pressure chamber is formed by hermetically sealing the first trench with a sealing member.
【請求項3】 支持基板上に当該支持基板と絶縁した状
態で形成された半導体薄膜の所定領域に不純物を導入す
る不純物導入工程と、 前記半導体薄膜における前記不純物導入領域を二つに分
断した状態の第1のトレンチを形成することにより、分
断された不純物導入領域の一方を上記第1のトレンチに
臨んだ状態の固定電極部として機能させる第1のトレン
チ加工工程と、 前記第1のトレンチを封止部材により気密に封止して圧
力基準室を形成する封止工程と、 前記半導体薄膜に前記第1のトレンチと平行した状態の
第2のトレンチを形成することにより、前記分断された
不純物導入領域の他方を、それら第1及び第2のトレン
チに挟まれた形態のダイヤフラムとして機能させる第2
のトレンチ加工工程とを実行することを特徴とする半導
体圧力センサの製造方法。
3. An impurity introducing step of introducing an impurity into a predetermined region of a semiconductor thin film formed on a supporting substrate while being insulated from the supporting substrate; and a state in which the impurity introducing region in the semiconductor thin film is divided into two. A first trench processing step of forming one of the divided impurity-introduced regions as a fixed electrode portion facing the first trench by forming the first trench of the first trench. A sealing step of hermetically sealing with a sealing member to form a pressure reference chamber; and forming a second trench in the semiconductor thin film in a state parallel to the first trench, thereby forming the divided impurities. The other of the introduction regions is to function as a diaphragm sandwiched between the first and second trenches.
And a trench processing step.
【請求項4】 支持基板上に当該支持基板と絶縁した状
態で形成された半導体薄膜に第1のトレンチを形成する
形成する第1のトレンチ加工工程と、 前記半導体薄膜における前記第1のトレンチの両側領域
にそれぞれ不純物を導入することにより当該第1のトレ
ンチにより分断された状態の不純物導入領域を形成する
と共に、その不純物導入領域の一方を上記第1のトレン
チに臨んだ状態の固定電極部として形成する不純物導入
工程と、 前記第1のトレンチを封止部材により気密に封止して圧
力基準室を形成する封止工程と、 前記半導体薄膜に前記第1のトレンチと平行した状態の
第2のトレンチを形成することにより、前記分断された
不純物導入領域の他方を、それら第1及び第2のトレン
チに挟まれた形態のダイヤフラムとして機能させる第2
のトレンチ加工工程とを実行することを特徴とする半導
体圧力センサの製造方法。
4. A first trench processing step of forming a first trench in a semiconductor thin film formed on a support substrate in a state insulated from the support substrate, and forming a first trench in the semiconductor thin film. By introducing an impurity into each of the two side regions, an impurity introduction region divided by the first trench is formed, and one of the impurity introduction regions is formed as a fixed electrode portion facing the first trench. An impurity introducing step of forming; a sealing step of forming a pressure reference chamber by hermetically sealing the first trench with a sealing member; and a second step of forming a pressure reference chamber in parallel with the first trench in the semiconductor thin film. The other of the divided impurity-introduced regions is made to function as a diaphragm sandwiched between the first and second trenches. Second
And a trench processing step.
JP2079798A 1998-02-02 1998-02-02 Semiconductor pressure sensor and manufacture thereof Pending JPH11220137A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2079798A JPH11220137A (en) 1998-02-02 1998-02-02 Semiconductor pressure sensor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2079798A JPH11220137A (en) 1998-02-02 1998-02-02 Semiconductor pressure sensor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH11220137A true JPH11220137A (en) 1999-08-10

Family

ID=12037065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2079798A Pending JPH11220137A (en) 1998-02-02 1998-02-02 Semiconductor pressure sensor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH11220137A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609134B1 (en) 2005-07-06 2006-08-08 매그나칩 반도체 유한회사 Pressure sensor and method for manufacturing the same
JP2007101285A (en) * 2005-10-03 2007-04-19 Hitachi Ltd Wireless ic tag and its manufacturing method
KR100759253B1 (en) * 2004-12-31 2007-09-17 매그나칩 반도체 유한회사 Method for menufacturing pressure sensor
JP2011220885A (en) * 2010-04-12 2011-11-04 Denso Corp Mechanical quantity detection device and method of manufacturing the same
JP2012027026A (en) * 2010-07-22 2012-02-09 Commissariat A L'energie Atomique & Aux Energies Alternatives Mems dynamic pressure sensor to be applied especially to microphone manufacturing
JP2013011587A (en) * 2011-05-27 2013-01-17 Denso Corp Dynamic quantity sensor device and method for manufacturing the same
WO2013115270A1 (en) * 2012-01-30 2013-08-08 Hosaka Takashi Semiconductor sensor/device and method for producing same
JP2013253879A (en) * 2012-06-07 2013-12-19 Rohm Co Ltd Capacitance type pressure sensor, method of manufacturing the same, and pressure sensor package

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759253B1 (en) * 2004-12-31 2007-09-17 매그나칩 반도체 유한회사 Method for menufacturing pressure sensor
KR100609134B1 (en) 2005-07-06 2006-08-08 매그나칩 반도체 유한회사 Pressure sensor and method for manufacturing the same
JP2007101285A (en) * 2005-10-03 2007-04-19 Hitachi Ltd Wireless ic tag and its manufacturing method
JP4528239B2 (en) * 2005-10-03 2010-08-18 株式会社日立製作所 Wireless IC tag
JP2011220885A (en) * 2010-04-12 2011-11-04 Denso Corp Mechanical quantity detection device and method of manufacturing the same
DE102011007217A1 (en) 2010-04-12 2011-12-15 Denso Corporation A physical quantity detection device and method of manufacturing the same
US8604565B2 (en) 2010-04-12 2013-12-10 Denso Corporation Physical quantity detection device and method for manufacturing the same
JP2012027026A (en) * 2010-07-22 2012-02-09 Commissariat A L'energie Atomique & Aux Energies Alternatives Mems dynamic pressure sensor to be applied especially to microphone manufacturing
JP2013011587A (en) * 2011-05-27 2013-01-17 Denso Corp Dynamic quantity sensor device and method for manufacturing the same
WO2013115270A1 (en) * 2012-01-30 2013-08-08 Hosaka Takashi Semiconductor sensor/device and method for producing same
JP2013156102A (en) * 2012-01-30 2013-08-15 Shun Hosaka Semiconductor sensor device and method of manufacturing the same
JP2013253879A (en) * 2012-06-07 2013-12-19 Rohm Co Ltd Capacitance type pressure sensor, method of manufacturing the same, and pressure sensor package

Similar Documents

Publication Publication Date Title
US5719069A (en) One-chip integrated sensor process
JPH0750789B2 (en) Method for manufacturing semiconductor pressure converter
JPH05304303A (en) Acceleration sensor and manufacture thereof
US5840597A (en) Method of making a semiconductor device force and/or acceleration sensor
US6518084B1 (en) Method of producing a micromechanical structure for a micro-electromechanical element
US5172205A (en) Piezoresistive semiconductor device suitable for use in a pressure sensor
JP2002250665A (en) Capacitance-type sensor and its manufacturing method
JPH049727A (en) Capacity type pressure sensor
JPH11220137A (en) Semiconductor pressure sensor and manufacture thereof
KR100904994B1 (en) Method for fabricating pressure sensor and structure of the same
JP2000155030A (en) Manufacture of angular velocity sensor
JPH04299871A (en) Semiconductor pressure sensor and its manufacture
JP3633555B2 (en) Semiconductor dynamic quantity sensor
JP2002005763A (en) Semiconductor sensor and its manufacturing method
JPH10300605A (en) Method for manufacturing semiconductor pressure sensor and sensor chip
JPH11201984A (en) Semiconductor dynamic quantity sensor and manufacture therefor
JP4396009B2 (en) Integrated sensor
JPH0831608B2 (en) Method for manufacturing semiconductor pressure sensor
JPH06213747A (en) Capacitive semiconductor sensor
JP2519393B2 (en) Method for manufacturing semiconductor dynamic quantity sensor
JPS63175482A (en) Pressure sensor
JPH11186566A (en) Manufacture of fine device
JP3055508B2 (en) Manufacturing method of pressure detector
JP2894478B2 (en) Capacitive pressure sensor and method of manufacturing the same
JPH0337534A (en) Semiconductor strain detecting apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115