KR100759253B1 - Method for menufacturing pressure sensor - Google Patents

Method for menufacturing pressure sensor Download PDF

Info

Publication number
KR100759253B1
KR100759253B1 KR1020040117987A KR20040117987A KR100759253B1 KR 100759253 B1 KR100759253 B1 KR 100759253B1 KR 1020040117987 A KR1020040117987 A KR 1020040117987A KR 20040117987 A KR20040117987 A KR 20040117987A KR 100759253 B1 KR100759253 B1 KR 100759253B1
Authority
KR
South Korea
Prior art keywords
layer
pressure sensor
forming
tin
etching
Prior art date
Application number
KR1020040117987A
Other languages
Korean (ko)
Other versions
KR20060078382A (en
Inventor
조진연
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040117987A priority Critical patent/KR100759253B1/en
Publication of KR20060078382A publication Critical patent/KR20060078382A/en
Application granted granted Critical
Publication of KR100759253B1 publication Critical patent/KR100759253B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60YINDEXING SCHEME RELATING TO ASPECTS CROSS-CUTTING VEHICLE TECHNOLOGY
    • B60Y2400/00Special features of vehicle units
    • B60Y2400/30Sensors
    • B60Y2400/306Pressure sensors

Abstract

본 발명은, 하부 금속 배선의 상부에 반사 방지막, 제 1 절연층 및 제 1 TiN층을 차례로 형성하는 단계; 제 1 TiN층을 패터닝하여 MIM 커패시터 예정 영역과 압력 센서 예정 영역에 각각 제 1 TiN층 패턴을 형성하는 단계; 압력 센서 예정 영역의 제 1 TiN층 패턴을 덮는 폴리이미드층, 하드 마스크층 및 제 2 절연층과, MIM 커패시터 예정 영역의 제 1 TiN층 패턴과 제 2 절연층 일부를 덮는 제 2 TiN층 패턴을 각각 형성하는 단계; 압력 센서 예정 영역 표면을 덮는 제 3 절연층을 형성하는 단계; 제 1 절연층과 그 하부의 반사 방지막과 하부 금속 배선을 식각하여 MIM 커패시터 예정 영역과 압력 센서 예정 영역의 하부 금속 배선을 분리시키는 단계; 전표면에 층간 절연막을 형성하고 폴리이미드층과 MIM 커패시터 예정 영역의 제 2 TiN층 패턴을 각각 노출시키는 제 1 및 제 2 비아홀을 형성하며 제 2 비아홀을 통해 폴리이미드층을 제거하는 단계; 제 1 및 제 2 비아홀에 제 1 및 제 2 금속 플러그를 각각 형성하고 제 1 금속 플러그와 접속된 상부 금속 배선을 형성하는 단계; 및 전표면에 보호층을 형성한 후 보호층을 식각하여 압력 센서 영역의 상부와 상부 금속 배선을 노출시키는 단계를 포함한 압력 센서의 제조 방법을 제공한다.The present invention comprises the steps of sequentially forming an anti-reflection film, a first insulating layer and a first TiN layer on the lower metal wiring; Patterning the first TiN layer to form a first TiN layer pattern in the MIM capacitor predetermined region and the pressure sensor predetermined region, respectively; A polyimide layer, a hard mask layer, and a second insulating layer covering the first TiN layer pattern of the pressure sensor predetermined region, and a second TiN layer pattern covering a portion of the first TiN layer pattern and the second insulating layer of the MIM capacitor predetermined region. Forming each; Forming a third insulating layer covering the pressure sensor predetermined region surface; Etching the first insulating layer, the anti-reflection film below the lower metal wiring, and separating the lower metal wiring of the MIM capacitor predetermined region and the pressure sensor predetermined region; Forming an interlayer insulating film on the entire surface, forming first and second via holes exposing the polyimide layer and the second TiN layer pattern of the predetermined region of the MIM capacitor, respectively, and removing the polyimide layer through the second via holes; Forming first and second metal plugs in the first and second via holes, respectively, and forming upper metal wires connected to the first metal plugs; And forming a protective layer on the entire surface and then etching the protective layer to expose the upper portion and the upper metal wiring of the pressure sensor region.

폴리이미드층, 압력 센서, MIM 커패시터Polyimide Layer, Pressure Sensor, MIM Capacitor

Description

압력 센서의 제조 방법{METHOD FOR MENUFACTURING PRESSURE SENSOR}Manufacturing method of pressure sensor {METHOD FOR MENUFACTURING PRESSURE SENSOR}

도 1a 내지 도 1l 은 본 발명에 따른 압력 센서의 제조 방법을 나타내는 단면도.1A to 1L are cross-sectional views illustrating a method of manufacturing a pressure sensor according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 서브 레이어 105: 하부 금속 배선100: sublayer 105: lower metal wiring

110: 반사 방지막 120: 제 1 절연층110: antireflection film 120: first insulating layer

130: 제 1 TiN층 130a, 130b: 제 1 TiN층 패턴130: first TiN layer 130a, 130b: first TiN layer pattern

140: 폴리이미드층 150: 하드 마스크층140: polyimide layer 150: hard mask layer

160: 제 2 절연층 170a, 170b: 제 2 TiN층 패턴160: second insulating layer 170a, 170b: second TiN layer pattern

180: 제 3 절연층 190: 층간 절연막180: third insulating layer 190: interlayer insulating film

200: 제 1 금속 플러그 210: 제 2 금속 플러그200: first metal plug 210: second metal plug

220: 상부 금속 배선 230: 제 1 보호층220: upper metal wiring 230: first protective layer

240: 제 2 보호층 310: 제 1 비아홀240: second protective layer 310: first via hole

320: 제 2 비아홀 400a: MIM 커패시터 예정 영역320: second via hole 400a: MIM capacitor predetermined region

400b: 압력 센서 예정 영역400b: pressure sensor expected area

본 발명은 압력 센서의 제조 방법에 관한 것으로, 더욱 상세하게는, CMOS IC 로직 공정의 상부 금속 배선 하부에 압력 센서 및 아날로그용 MIM 커패시터를 동시에 구현함으로써 센서 모듈과 신호처리 모듈을 원칩화할 수 있는 압력 센서의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a pressure sensor, and more particularly, a pressure capable of one-chip sensor module and signal processing module by simultaneously implementing a pressure sensor and an analog MIM capacitor under the upper metal wiring of a CMOS IC logic process It relates to a method for manufacturing a sensor.

종래의 차량용 압력 센서의 경우, 외부로부터의 입력 신호를 감지하는 센서 모듈과 센서 모듈로부터 나온 신호를 구체적인 데이터로 처리하기 위한 신호처리 모듈을 별도로 포함한다. 따라서, 양 모듈 중 어느 한쪽이 정상적으로 동작하지 않을 경우 비정상적으로 구동할 뿐만 아니라, 많은 공간을 필요로 한다.In the case of a conventional vehicle pressure sensor, a sensor module for detecting an input signal from the outside and a signal processing module for processing a signal from the sensor module to specific data separately. Therefore, when either of the modules does not operate normally, not only does it drive abnormally, but also requires a lot of space.

이와 같은 종래의 압력 센서의 문제점을 개선하기 위해서는 종래의 CMOS 집적 과정에서 센서 모듈 제조 공정을 포함시킴으로써 원칩(One-chip)화할 필요가 있다.In order to improve the problem of the conventional pressure sensor, it is necessary to make one-chip by including a sensor module manufacturing process in the conventional CMOS integration process.

본 발명은, 상술한 문제점을 감안하여 이루어진 것으로, 센서 모듈과 신호처리 모듈을 원칩화할 수 있는 압력 센서의 제조 방법을 제공하는 것을 목적으로 한다.This invention is made | formed in view of the above-mentioned problem, and an object of this invention is to provide the manufacturing method of the pressure sensor which can make the sensor module and the signal processing module one chip.

상기 목적을 달성하기 위해, 본 발명에 따른 압력 센서의 제조 방법은, 하부 금속 배선의 상부에 반사 방지막, 제 1 절연층 및 제 1 TiN층을 순차적으로 형성하는 단계; 상기 제 1 TiN층을 패터닝하여, MIM 커패시터 예정 영역 및 압력 센서 예정 영역에 제 1 TiN층 패턴을 각각 형성하는 단계; 상기 압력 센서 예정 영역의 제 1 TiN층 패턴의 상부와 측벽을 덮는 폴리이미드층, 하드 마스크층 및 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 표면의 일부와 상기 MIM 커패시터 예정 영역의 제 1 TiN층 패턴을 덮는 제 2 TiN층 패턴을 각각 형성하는 단계; 상기 압력 센서 예정 영역의 상부 표면을 덮는 제 3 절연층을 형성하는 단계; 상기 MIM 커패시터 예정 영역 및 압력 센서 예정 영역 사이의 노출된 상기 제 1 절연층 및 그 하부의 상기 반사 방지막과 하부 금속 배선을 식각하여, MIM 커패시터 예정 영역 및 압력 센서 예정 영역의 하부 금속 배선을 전기적으로 분리시키는 단계; 전체 표면 상부에 층간 절연막을 형성하고, 상기 층간 절연막을 식각하여 상기 폴리이미드층과 상기 MIM 커패시터 예정 영역의 제 2 TiN층 패턴을 각각 노출시키는 제 1 및 제 2 비아홀을 형성한 후, 상기 제 2 비아홀을 통하여 상기 폴리이미드층을 제거하는 단계; 상기 제 1 및 제 2 비아홀을 매립하는 제 1 및 제 2 금속 플러그를 각각 형성하고, 상기 제 1 금속 플러그와 접속되는 상부 금속 배선을 형성하는 단계; 및 전체 표면 상부에 보호층을 형성한 후, 상기 보호층을 식각하여 상기 압력 센서 영역과 상기 상부 금속 배선을 노출시키는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the manufacturing method of the pressure sensor according to the present invention comprises the steps of sequentially forming an anti-reflection film, the first insulating layer and the first TiN layer on the upper metal wiring; Patterning the first TiN layer to form a first TiN layer pattern in a MIM capacitor predetermined region and a pressure sensor predetermined region, respectively; Forming a polyimide layer, a hard mask layer, and a second insulating layer covering the top and sidewalls of the first TiN layer pattern of the pressure sensor predetermined region; Forming a second TiN layer pattern covering a portion of a surface of the second insulating layer and a first TiN layer pattern of a predetermined region of the MIM capacitor; Forming a third insulating layer covering an upper surface of the pressure sensor predetermined region; The exposed first insulating layer between the MIM capacitor predetermined region and the pressure sensor predetermined region and the anti-reflection film and the lower metal wiring exposed therefrom are etched to electrically connect the lower metal wiring of the MIM capacitor predetermined region and the pressure sensor predetermined region. Separating; An interlayer insulating layer is formed over the entire surface, and the first and second via holes exposing the second TiN layer pattern of the predetermined region of the polyimide layer and the MIM capacitor are formed by etching the interlayer insulating layer; Removing the polyimide layer through via holes; Forming first and second metal plugs respectively filling the first and second via holes, and forming upper metal wires connected to the first metal plugs; And forming a protective layer over the entire surface, and then etching the protective layer to expose the pressure sensor region and the upper metal wiring.

이하, 본 발명의 바람직한 실시형태를 첨부도면을 참조하여 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, preferred embodiment of this invention is described in detail with reference to an accompanying drawing.

우선, 도 1a 를 참조하면, 서브 레이어(100), 하부 금속 배선(105), 반사 방지막(110), 제 1 절연층(120) 및 제 1 TiN층(130)을 순차적으로 형성한다. 이 경 우, 예를 들면, 하부 금속 배선(105)은 PVD법을 이용하여 Al 로 형성하고, 반사 방지막(110)은 PVD법을 이용하여 TiN 으로 형성한다. 또한, 제 1 절연층(120)은 PE-CVD법을 이용하여 질화물로 형성하면 된다.First, referring to FIG. 1A, the sub layer 100, the lower metal wiring 105, the antireflection film 110, the first insulating layer 120, and the first TiN layer 130 are sequentially formed. In this case, for example, the lower metal wiring 105 is formed of Al using the PVD method, and the antireflection film 110 is formed of TiN using the PVD method. In addition, the first insulating layer 120 may be formed of nitride using PE-CVD.

도 1b 를 참조하면, 제 1 TiN층(130)의 패터닝을 위한 마스크를 형성한 후 제 1 TiN층(130)을 패터닝하여, 커패시터 예정 영역(400a) 및 압력 센서 예정 영역(400b)에 제 1 TiN층 패턴(130a, 130b)을 각각 형성한다. 제 1 TiN층(130)의 패터닝을 위한 마스크 공정은 높은 정밀도를 요구하지 않으므로, i-line 공정을 이용하는 것이 가능하며, TiN 식각 시에는 Cl2/BCl3 의 가스 조합을 이용한다.Referring to FIG. 1B, after forming a mask for patterning the first TiN layer 130, the first TiN layer 130 is patterned to form a first in the capacitor predetermined region 400a and the pressure sensor predetermined region 400b. TiN layer patterns 130a and 130b are formed, respectively. Since the mask process for patterning the first TiN layer 130 does not require high precision, it is possible to use an i-line process, and a gas combination of Cl 2 / BCl 3 is used for the TiN etching.

도 1c 를 참조하면, 압력 센서 예정 영역(400b)의 제 1 TiN층 패턴(130b)의 상부와 측벽을 덮는 폴리이미드층(140) 및 하드 마스크층(150)을 형성한다. 여기서, 폴리이미드층(140)의 두께는 5000Å 내지 10000Å 정도로 한다. 또한, 폴리이미드층(140)은, 2000rpm 내지 7000rpm 의 스핀 코팅 속도로 도포하여 형성하고, 50℃ 내지 120℃ 의 온도 및 1분 내지 5분 동안의 소프트 베이킹과 150℃ 내지 210℃ 의 온도 및 1분 내지 2분 동안의 하드 베이킹을 실시하여 그 내부의 솔벤트(Solvent)를 제거하는 것이 바람직하다. 이 경우, 폴리이미드층(140)의 안정화를 위하여 N2 가스에 노출된 상태 및 400℃ 의 온도에서 폴리이미드층(140)의 경화 과정을 실시하는 것이 더욱 바람직하다. 폴리이미드층(140)의 상부에 하드 마스크층(150)을 형성하는 것은, 폴리이미드 패터닝 후 포토 레지스트(미도시)를 스트립할 때 폴리이미드층까지 함께 제거되는 것을 방지하기 위함이므로, 하드 마스크층(150)을 먼저 형성한 다음에 마스크 작업을 하는 것이 좋다. 또한, 제 1 TiN층 패턴(130b)을 둘러싸는 형태의 층을 형성하기 위한 식각 공정 시, 하드 마스크층(150)은 CHF3/O2/Ar 또는 CHF3/CF4/O2/Ar 을 이용하여 식각하면 되고, 폴리이미드층(140)은 O2 를 이용하여 식각하면 되는데, 다만 폴리이미드층(140)의 식각 시에는 이방성 에칭을 위해 O2 유량을 수십 sccm 정도로 낮추고 바이어스 전력을 거는 것이 바람직하다.Referring to FIG. 1C, a polyimide layer 140 and a hard mask layer 150 covering upper and sidewalls of the first TiN layer pattern 130b of the predetermined pressure sensor region 400b are formed. Here, the thickness of the polyimide layer 140 is about 5000 kPa to 10000 kPa. In addition, the polyimide layer 140 is formed by coating at a spin coating speed of 2000 rpm to 7000 rpm, is formed at a temperature of 50 ° C. to 120 ° C. and soft baking for 1 minute to 5 minutes, and a temperature of 150 ° C. to 210 ° C. It is desirable to perform a hard baking for minutes to 2 minutes to remove the solvent therein. In this case, in order to stabilize the polyimide layer 140, it is more preferable to perform the curing process of the polyimide layer 140 at a temperature of 400 ° C. and exposed to N 2 gas. Forming the hard mask layer 150 on top of the polyimide layer 140 is intended to prevent the removal of the photoresist (not shown) together with the polyimide layer after the polyimide patterning. (150) is formed first, and then mask work is good. In addition, during the etching process for forming the layer surrounding the first TiN layer pattern 130b, the hard mask layer 150 may include CHF 3 / O 2 / Ar or CHF 3 / CF 4 / O 2 / Ar. The polyimide layer 140 may be etched using O 2. However, when the polyimide layer 140 is etched, the O 2 flow rate may be reduced to about several tens of sccm for anisotropic etching, and a bias power may be applied. desirable.

도 1d 를 참조하면, 폴리이미드층(140) 및 하드 마스크층(150)의 상부와 측벽을 덮는 제 2 절연층(160)을 형성한다. 제 2 절연층(160)은 PE-CVD법으로 산화막을 증착한 후 i-line 공정을 이용하여 제 2 절연층(160)의 형성을 위한 마스크를 형성한 뒤 산화막 식각을 실시하여 형성하면 된다. 이 경우, 바람직하게는, 압력 센서 예정 영역(400b)을 제외한 영역에는 마스크를 형성시키지 않아 산화막이 식각되도록 하며, 산화막의 식각 조건은 질화물로 이루어진 제 1 절연층(120)이 제거되지 않도록 산화물에 대한 식각 선택비가 높은 조건으로 한다. 산화막에 대한 선택비가 높은 산화막 식각 조건은, 보다 구체적으로는, CxFy(x, y 는 자연수)/O2/Ar 의 가스 조합에서 x/y 가 크거나 O2 유량이 낮도록 한다.Referring to FIG. 1D, a second insulating layer 160 covering upper and sidewalls of the polyimide layer 140 and the hard mask layer 150 is formed. The second insulating layer 160 may be formed by depositing an oxide film by PE-CVD and forming a mask for forming the second insulating layer 160 using an i-line process and then etching the oxide film. In this case, preferably, the oxide film is etched by not forming a mask in a region other than the predetermined region of the pressure sensor 400b, and the etching condition of the oxide film is applied to the oxide so that the first insulating layer 120 made of nitride is not removed. The etching selectivity ratio is high. Oxide film etching conditions with a high selectivity to the oxide film are more specifically such that x / y is large or the O 2 flow rate is low in the gas combination of C x F y (x and y are natural water) / O 2 / Ar.

도 1e 를 참조하면, 제 2 절연층(160) 표면의 일부와 MIM 커패시터 예정 영역(400a)의 제 1 TiN층 패턴(130a)을 덮는 제 2 TiN층 패턴(170a, 170b)을 각각 형성한다. 제 2 TiN층 패턴(170a, 170b)은 PVD법을 이용하여 TiN 을 증착하고, i-line 공정을 이용하여 마스크를 형성시킨 후, Cl2/BCl3 의 가스 조합을 이용하여 패터닝함으로써 각각 형성한다.Referring to FIG. 1E, second TiN layer patterns 170a and 170b may be formed to cover a portion of the surface of the second insulating layer 160 and the first TiN layer pattern 130a of the MIM capacitor predetermined region 400a, respectively. The second TiN layer patterns 170a and 170b are formed by depositing TiN using a PVD method, forming a mask using an i-line process, and patterning each using a gas combination of Cl 2 / BCl 3 . .

도 1f 를 참조하면, 압력 센서 예정 영역(400b)의 상부 표면을 덮는 제 3 절연층(180)을 형성한다. 제 3 절연층(180)은, 예를 들면, PE-CVD법으로 산화막을 증착하고, i-line 공정으로 마스크를 형성한 다음 산화막을 식각하여 형성한다. 상기 산화막의 바람직한 식각 조건은 제 2 절연층(160)의 경우와 동일하므로 자세한 설명은 생략한다.Referring to FIG. 1F, a third insulating layer 180 covering the upper surface of the pressure sensor predetermined region 400b is formed. The third insulating layer 180 is formed by, for example, depositing an oxide film by PE-CVD, forming a mask by an i-line process, and then etching the oxide film. Preferred etching conditions of the oxide film are the same as those of the second insulating layer 160, and thus, detailed description thereof will be omitted.

도 1g 를 참조하면, MIM 커패시터 예정 영역(400a) 및 압력 센서 예정 영역(400b) 사이의 노출된 제 1 절연층(120) 및 그 하부의 반사 방지막(110)과 하부 금속 배선(105)을 식각하여, MIM 커패시터 예정 영역(400a) 및 압력 센서 예정 영역(400b)의 하부 금속 배선(105)을 전기적으로 분리시킨다. 이 경우, 식각을 위한 마스크를 먼저 형성하는데, 이 때 이용하는 마스크는 비교적 높은 정밀도를 요구하므로 KrF 나 ArF용 포토 레지스트(미도시)를 이용하는 것이 바람직하다. 또한, 예를 들면, 질화물로 이루어진 제 1 절연층(120)의 식각에는 CHF3/O2/Ar 이나 CHF3/CF4/O2/Ar 의 가스 조합을 이용하고, Al 로 이루어진 하부 금속 배선(105)의 식각에는 Cl2/BCl3 의 가스 조합을 이용할 수 있다. 다만, Cl 계열의 식각제를 사용할 경우에는 대기와의 접촉으로 인한 연속적인 부식 반응을 막기 위해 식각 공정이 완료된 후에는 대기 중에 노출시키지 않은 상태로 포토 레지스트 스트립 공정 및 습식 세정(Wet Cleaning) 공정을 실시하는 것이 바람직하다.Referring to FIG. 1G, the exposed first insulating layer 120 between the MIM capacitor predetermined region 400a and the pressure sensor predetermined region 400b and the anti-reflection film 110 and the lower metal wiring 105 below are etched. Thus, the lower metal wiring 105 of the MIM capacitor predetermined region 400a and the pressure sensor predetermined region 400b is electrically disconnected. In this case, a mask for etching is first formed. Since the mask used at this time requires relatively high precision, it is preferable to use a photoresist for KrF or ArF (not shown). In addition, for example, a metal combination of CHF 3 / O 2 / Ar or CHF 3 / CF 4 / O 2 / Ar is used for etching the first insulating layer 120 made of nitride, and the lower metal wiring made of Al is used. For etching 105, a gas combination of Cl 2 / BCl 3 can be used. However, in the case of using Cl-based etchant, after the etching process is completed, the photoresist strip process and the wet cleaning process are performed without exposure to the air to prevent continuous corrosion reaction due to contact with the atmosphere. It is preferable to carry out.

도 1h 를 참조하면, 전체 표면 상부에 층간 절연막(190)을 형성하고, 폴리이미드층(140)과 MIM 커패시터 예정 영역(400a)의 제 2 TiN층 패턴(170a)을 각각 노출시키도록 제 1 및 제 2 비아홀(310, 320)을 식각 형성한 후, 제 2 비아홀(320)을 통하여 폴리이미드층(140)을 제거한다. 비아홀(310, 320)의 형성을 위한 마스크는 Al 식각용 마스크와 마찬가지로 높은 정밀도를 요구하므로, KrF 나 ArF용 포토 레지스트(미도시)를 이용하는 것이 바람직하다. 또한, 비아 식각 공정 시에는, CxHyFz(x, y 는 음이 아닌 양의 정수)/O2/Ar 을 이용하면 좋다. 비아 식각 공정이 완료된 후에는 비아 마스크용 포토 레지스트(미도시)를 제거하는데, 이 때 O2 유량을 100sccm 내지 2000sccm 까지 충분히 흘려서 폴리이미드층(140)도 동시에 제거하도록 한다.Referring to FIG. 1H, an interlayer insulating layer 190 is formed over the entire surface, and the first and second TiN layer patterns 170a of the polyimide layer 140 and the MIM capacitor predetermined region 400a are respectively exposed. After etching the second via holes 310 and 320, the polyimide layer 140 is removed through the second via holes 320. Since the mask for forming the via holes 310 and 320 requires high precision like the Al etching mask, it is preferable to use a photoresist for KrF or ArF (not shown). In the via etching step, C x H y F z (x, y are non-negative positive integers) / O 2 / Ar may be used. After the via etching process is completed, the via mask photoresist (not shown) is removed. At this time, the O 2 flow rate is sufficiently flowed from 100 sccm to 2000 sccm to simultaneously remove the polyimide layer 140.

도 1i 를 참조하면, 제 1 및 제 2 비아홀(310, 320)을, 예를 들면 CVD법에 의해 텅스텐으로 매립하여, 제 1 및 제 2 금속 플러그(200, 210)를 각각 형성한다. 이 경우, 텅스텐의 원활한 매립을 위해, PVD법으로 30Å 내지 200Å 두께의 Ti/TiN 배리어 금속층(미도시)을 먼저 증착해 두는 것이 바람직하다. 또한, 텅스텐의 매립이 끝나면, 플러그 간의 격리를 위해 전체 표면 상부를 CMP 공정으로 마무리하는 것이 좋다.Referring to FIG. 1I, the first and second via holes 310 and 320 are buried in tungsten, for example, by CVD to form the first and second metal plugs 200 and 210, respectively. In this case, in order to smoothly embed tungsten, it is preferable to deposit a Ti / TiN barrier metal layer (not shown) having a thickness of 30 kPa to 200 kPa by PVD method first. In addition, when the tungsten is buried, it is advisable to finish the entire surface by the CMP process for isolation between the plugs.

도 1j 를 참조하면, 제 1 금속 플러그(200)와 접속되는 상부 금속 배선(220)을 형성한다. 이 경우, 예를 들면, 우선 Al 증착을 하고, 바크(BARC)나 옥시나이트라이드(Oxynitride)를 반사 방지막으로서 적용하고 마스크를 형성시킨 후, Cl2/BCl3 의 가스 조합으로 Al 식각을 함으로써, Al 로 이루어진 상부 금속 배선(220)을 형 성한다.Referring to FIG. 1J, an upper metal line 220 connected to the first metal plug 200 is formed. In this case, for example, Al deposition is first performed, BARC or Oxynitride is applied as an antireflection film, a mask is formed, and Al is then etched by a gas combination of Cl 2 / BCl 3 . An upper metal wiring 220 made of Al is formed.

도 1k 를 참조하면, 전체 표면 상부에 보호층을 형성한다. 보호층은 질화물로부터의 스트레스를 완충시켜주는 역할을 하는 제 1 보호층(230)과 최종 보호막으로서 조직이 치밀하고 경도가 높아 외부 불순물의 침투를 막아주는 역할을 하는 제 2 보호층(240)의 2 중 구조를 갖도록 하는 것이 바람직하다. 이 경우, 예를 들면, 제 1 보호층(230)은 PE-CVE법을 이용하여 산화막으로 형성하고, 제 2 보호층(240)은 외부 불순물 방호 효과가 뛰어난 PE-질화막으로 형성하는 것이 좋다.Referring to FIG. 1K, a protective layer is formed on the entire surface. The protective layer includes a first protective layer 230 that buffers stress from the nitride and a second protective layer 240 that serves to prevent infiltration of external impurities due to its high density and hardness as a final protective layer. It is preferable to have a double structure. In this case, for example, the first protective layer 230 may be formed of an oxide film using the PE-CVE method, and the second protective layer 240 may be formed of a PE-nitride film having excellent external impurity protection effect.

도 1l 을 참조하면, 보호층(230, 240)을 식각하여 압력 센서 영역(400b)과 상부 금속 배선(220)을 노출시킨다. 압력 센서 영역(400b)의 상부를 노출시키는 것은 압력 센서가 외압을 측정할 수 있도록 하기 위함이며, 상부 금속 배선(220)을 노출시키는 것은 상부 금속 배선(220)과 접속되는 금속 패드(미도시)를 그 위에 형성하기 위함이다. 보호층(230 및 240)의 식각 시에는, CxHyFz(x, y, z 는 음이 아닌 양의 정수)/O2/Ar 의 가스 조합을 이용하며, O2 플라즈마나 오존을 이용하여 마스크로 사용된 포토 레지스트를 제거한 후 습식 세정을 실시한다.Referring to FIG. 1L, the protective layers 230 and 240 are etched to expose the pressure sensor region 400b and the upper metal wiring 220. Exposing the upper portion of the pressure sensor region 400b may allow the pressure sensor to measure external pressure, and exposing the upper metal wiring 220 may include a metal pad connected to the upper metal wiring 220. To form on top of it. At the time of etching of the protective layer 230 and 240, and using a gas combination of the C x H y F z (x, y, z is a positive non-negative integer) / O 2 / Ar, O 2 plasma or ozone Wet cleaning is performed after removing the photoresist used as a mask.

본 발명에 따른 압력 센서의 제조 방법에 의하면, CMOS IC 로직 공정의 상부 금속 배선 하부에 압력 센서 및 아날로그 MIM 커패시터를 동시에 구현함으로써 센서 모듈과 신호처리 모듈을 원칩화할 수 있으며, 이로써 칩 사이즈를 대폭 줄이고 제조 원가를 크게 낮출 수 있다. 뿐만 아니라, 압력 센서 제조 공정의 단순화를 통 하여 소자 신뢰성을 향상시킬 수 있다.According to the method of manufacturing a pressure sensor according to the present invention, the sensor module and the signal processing module can be one-chip by simultaneously implementing the pressure sensor and the analog MIM capacitor under the upper metal wiring of the CMOS IC logic process, thereby greatly reducing the chip size. Manufacturing costs can be significantly lowered. In addition, device reliability can be improved by simplifying the pressure sensor manufacturing process.

Claims (11)

하부 금속 배선의 상부에 반사 방지막, 제 1 절연층 및 제 1 TiN층을 순차적으로 형성하는 단계;Sequentially forming an anti-reflection film, a first insulating layer, and a first TiN layer on the lower metal wiring; 상기 제1 TiN층을 패터닝하여, MIM 커패시터로 사용될 MIM 커패시터 영역 및 압력 센서로 사용될 압력 센서 영역에 각각 패터닝된 제1 TiN층 패턴을 형성하는 단계;Patterning the first TiN layer to form a patterned first TiN layer pattern in a MIM capacitor region to be used as a MIM capacitor and a pressure sensor region to be used as a pressure sensor, respectively; 상기 압력 센서 영역에 패터닝된 제 1 TiN층 패턴의 상부를 덮는 폴리이미드층을 형성하고, 상기 폴리이미드층의 상부를 덮는 하드 마스크층을 형성하며, 상기 하드 마스크층의 상부를 덮는 제 2 절연층을 형성하는 단계;Forming a polyimide layer covering the upper portion of the patterned first TiN layer pattern on the pressure sensor region, forming a hard mask layer covering the upper portion of the polyimide layer, and a second insulating layer covering the upper portion of the hard mask layer Forming a; 상기 제 2 절연층 표면의 일부와 상기 MIM 커패시터 영역의 제 1 TiN층 패턴을 덮는 제 2 TiN층 패턴을 각각 형성하는 단계;Forming a second TiN layer pattern respectively covering a portion of the second insulating layer surface and the first TiN layer pattern of the MIM capacitor region; 상기 압력 센서 영역의 상부 표면을 덮는 제 3 절연층을 형성하는 단계;Forming a third insulating layer covering an upper surface of the pressure sensor region; 상기 MIM 커패시터 영역 및 압력 센서 영역 사이의 노출된 상기 제 1 절연층 및 그 하부의 상기 반사 방지막과 하부 금속 배선을 식각하여, MIM 커패시터 영역 및 압력 센서 영역의 하부 금속 배선을 전기적으로 분리시키는 단계;Etching the exposed first insulating layer between the MIM capacitor region and the pressure sensor region and the bottom anti-reflection film and the lower metal wiring to electrically separate the lower metal wiring of the MIM capacitor region and the pressure sensor region; 전체 표면 상부에 층간 절연막을 형성하고, 상기 MIM 커패시터 영역의 제 2 TiN층 패턴이 상기 층간 절연막의 상부 외측으로 노출되도록 제 1 비아홀을 식각 형성하고, 상기 폴리이미드층이 상기 층간 절연막의 상부 외측으로 노출되도록 제 2 비아홀을 식각 형성한 후, 상기 제 2 비아홀을 통하여 상기 폴리이미드층을 제거하는 단계;An interlayer insulating film is formed over the entire surface, a first via hole is etched to expose the second TiN layer pattern of the MIM capacitor region to the outside of the top of the interlayer insulating film, and the polyimide layer is formed on the upper outside of the interlayer insulating film. Etching the second via hole to expose the second via hole, and then removing the polyimide layer through the second via hole; 상기 제 1 및 제 2 비아홀을 매립하는 제 1 및 제 2 금속 플러그를 각각 형성하고, 상기 제 1 금속 플러그와 접속되는 상부 금속 배선을 형성하는 단계; 및Forming first and second metal plugs respectively filling the first and second via holes, and forming upper metal wires connected to the first metal plugs; And 전체 표면 상부에 보호층을 형성한 후, 상기 보호층을 식각하여 상기 압력 센서 영역과 상기 상부 금속 배선을 노출시키는 단계를 포함하는 것을 특징으로 하는 압력 센서의 제조 방법.After forming a protective layer over the entire surface, etching the protective layer to expose the pressure sensor region and the upper metal wiring. 제 1 항에 있어서,The method of claim 1, 상기 하부 금속 배선의 식각 공정은 Cl2/BCl3 의 가스 조합을 이용하여 이루어지는 것을 특징으로 하는 압력 센서의 제조 방법.The etching process of the lower metal wiring is performed using a gas combination of Cl 2 / BCl 3 manufacturing method of a pressure sensor. 제 1 항에 있어서,The method of claim 1, 상기 제 1 및 제 2 금속 플러그를 형성하는 공정은,Forming the first and second metal plugs, PVD법으로 30Å 내지 200Å 두께의 Ti/TiN 배리어 금속층을 증착하는 공정;Depositing a Ti / TiN barrier metal layer having a thickness of 30 GPa to 200 GPa by PVD; 전체 표면 상부에 상기 제 1 및 제 2 비아홀을 매립하는 텅스텐층을 형성하는 공정; 및Forming a tungsten layer filling the first and second via holes over the entire surface; And 상기 텅스텐층을 CMP 공정으로 평탄화 식각하는 공정을 포함하는 것을 특징으로 하는 압력 센서의 제조 방법.And a step of flattening and etching the tungsten layer by a CMP process. 제 1 항에 있어서,The method of claim 1, 상기 보호층을 형성하는 공정은,The step of forming the protective layer, PE-CVE법을 이용하여 산화막으로 제 1 보호층을 형성하는 공정; 및Forming a first protective layer from an oxide film using a PE-CVE method; And PE-질화막으로 제 2 보호층을 형성하는 공정을 포함하는 것을 특징으로 하는 압력 센서의 제조 방법.A method of manufacturing a pressure sensor, comprising the step of forming a second protective layer with a PE-nitride film. 제 4 항에 있어서,The method of claim 4, wherein 상기 보호층의 식각 공정과 상기 제 1 및 제 2 비아홀의 식각 공정은, CxHyFz(x, y, z 는 음이 아닌 양의 정수)/O2/Ar 의 가스 조합을 이용하여 수행되는 것을 특징으로 하는 압력 센서의 제조 방법.The etching process of the protective layer and the etching process of the first and second via holes may be performed using a gas combination of C x H y F z (x, y, z are non-negative positive integers) / O 2 / Ar. Method of producing a pressure sensor, characterized in that carried out. 제 1 항에 있어서,The method of claim 1, 상기 하부 금속 배선의 식각 공정과 상기 제 1 및 제 2 비아홀의 식각 공정에 있어서, 식각 마스크는 KrF 나 ArF용 포토 레지스트인 것을 특징으로 하는 압력 센서의 제조 방법.In the etching process of the lower metal wiring and the etching process of the first and second via holes, the etching mask is a KrF or ArF photoresist. 제 1 항에 있어서,The method of claim 1, 상기 제 1 절연층은 PE-CVD법으로 질화물을 증착하여 형성하고,The first insulating layer is formed by depositing nitride by PE-CVD, 상기 제 2 및 제 3 절연층은 PE-CVD법을 이용하여 산화막으로 형성하는 것을 특징으로 하는 압력 센서의 제조 방법.And the second and third insulating layers are formed of an oxide film using PE-CVD. 제 1 항에 있어서,The method of claim 1, 상기 폴리이미드층의 두께는 5000Å 내지 10000Å 인 것을 특징으로 하는 압력 센서의 제조 방법.The polyimide layer has a thickness of 5000 kPa to 10,000 kPa. 제 1 항에 있어서,The method of claim 1, 상기 폴리이미드층은, 2000rpm 내지 7000rpm 의 회전 속도로 스핀 코팅하고, 50℃ 내지 120℃ 의 온도 및 1분 내지 5분 동안의 소프트 베이킹과 150℃ 내지 210℃ 의 온도 및 1분 내지 2분 동안의 하드 베이킹을 실시한 것임을 특징으로 하는 압력 센서의 제조 방법.The polyimide layer was spin-coated at a rotational speed of 2000 rpm to 7000 rpm and subjected to soft baking at a temperature of 50 ° C. to 120 ° C. for 1 minute to 5 minutes and a temperature of 150 ° to 210 ° C. for 1 minute to 2 minutes. Hard baking was performed, The manufacturing method of the pressure sensor characterized by the above-mentioned. 제 9 항에 있어서,The method of claim 9, 상기 폴리이미드층은 N2 가스에 노출된 상태 및 400℃ 의 온도에서 경화되는 것임을 특징으로 하는 압력 센서의 제조 방법.The polyimide layer is a method of manufacturing a pressure sensor, characterized in that the hardened at a temperature of 400 ℃ and the state exposed to the N 2 gas. 제 1 항에 있어서,The method of claim 1, 상기 폴리이미드층의 제거 공정은, 유량이 100sccm 내지 2000sccm 인 O2 플라즈마를 이용하여 수행되는 것을 특징으로 하는 압력 센서의 제조 방법.Removing the polyimide layer, the pressure sensor manufacturing method characterized in that it is carried out using an O 2 plasma flow rate of 100sccm to 2000sccm.
KR1020040117987A 2004-12-31 2004-12-31 Method for menufacturing pressure sensor KR100759253B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117987A KR100759253B1 (en) 2004-12-31 2004-12-31 Method for menufacturing pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117987A KR100759253B1 (en) 2004-12-31 2004-12-31 Method for menufacturing pressure sensor

Publications (2)

Publication Number Publication Date
KR20060078382A KR20060078382A (en) 2006-07-05
KR100759253B1 true KR100759253B1 (en) 2007-09-17

Family

ID=37170295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117987A KR100759253B1 (en) 2004-12-31 2004-12-31 Method for menufacturing pressure sensor

Country Status (1)

Country Link
KR (1) KR100759253B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083987B1 (en) 2013-06-20 2020-03-04 삼성디스플레이 주식회사 Back palne of flat panel display and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220137A (en) * 1998-02-02 1999-08-10 Denso Corp Semiconductor pressure sensor and manufacture thereof
JPH11284204A (en) * 1998-03-31 1999-10-15 Hitachi Ltd Semiconductor type pressure sensor and manufacture thereof
JP2004194158A (en) * 2002-12-13 2004-07-08 Canon Inc Monitoring system
JP2004245753A (en) * 2003-02-17 2004-09-02 Anelva Corp Capacitance type pressure sensor and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11220137A (en) * 1998-02-02 1999-08-10 Denso Corp Semiconductor pressure sensor and manufacture thereof
JPH11284204A (en) * 1998-03-31 1999-10-15 Hitachi Ltd Semiconductor type pressure sensor and manufacture thereof
JP2004194158A (en) * 2002-12-13 2004-07-08 Canon Inc Monitoring system
JP2004245753A (en) * 2003-02-17 2004-09-02 Anelva Corp Capacitance type pressure sensor and method of manufacturing the same

Also Published As

Publication number Publication date
KR20060078382A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US6040243A (en) Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
US6140224A (en) Method of forming a tungsten plug
US7803713B2 (en) Method for fabricating air gap for semiconductor device
US5668052A (en) Method of manufacturing semiconductor device
US5795811A (en) Method for forming insulating films in semiconductor devices
KR100588373B1 (en) Method for forming semiconductor device
US7157366B2 (en) Method of forming metal interconnection layer of semiconductor device
CN108074861B (en) Semiconductor structure and manufacturing method thereof
JP2739853B2 (en) Semiconductor device manufacturing method and etching method
JPH09246242A (en) Semiconductor device and manufacture of the same
JP2000058536A (en) Semiconductor device and its manufacture
JPH0642482B2 (en) Method for manufacturing semiconductor device
US20010021581A1 (en) Patterning conductive lines in circuit structures
JP4677407B2 (en) Method for manufacturing semiconductor device having organic antireflection film (ARC)
US20160218062A1 (en) Thin film resistor integration in copper damascene metallization
CN104183536A (en) Method of manufacturing semiconductor device
US20100240220A1 (en) Process for stripping photoresist and removing dielectric liner
KR20080024066A (en) Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
US7384823B2 (en) Method for manufacturing a semiconductor device having a stabilized contact resistance
KR100759253B1 (en) Method for menufacturing pressure sensor
US20030087514A1 (en) Hard mask damascene process used to form a semiconductor device
KR100576463B1 (en) A method for forming a contact of a semiconductor device
US6706635B2 (en) Innovative method to build a high precision analog capacitor with low voltage coefficient and hysteresis
JP3000935B2 (en) Method for manufacturing semiconductor device
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 12