JPH0831608B2 - Method for manufacturing semiconductor pressure sensor - Google Patents
Method for manufacturing semiconductor pressure sensorInfo
- Publication number
- JPH0831608B2 JPH0831608B2 JP62072078A JP7207887A JPH0831608B2 JP H0831608 B2 JPH0831608 B2 JP H0831608B2 JP 62072078 A JP62072078 A JP 62072078A JP 7207887 A JP7207887 A JP 7207887A JP H0831608 B2 JPH0831608 B2 JP H0831608B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- main surface
- forming
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体圧力センサの製造方法に係り、詳しく
は高温においても好適な小型半導体圧力センサの製造方
法に関するものである。TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor pressure sensor, and more particularly to a method for manufacturing a small semiconductor pressure sensor that is suitable even at high temperatures.
（従来の技術） 機械的応力を加える事によってピエゾ抵抗効果により
その抵抗値が変化することを利用して、単結晶シリコン
基板の一部の肉厚を薄くしダイヤフラムを形成し、その
ダイヤフラムに歪ゲージを拡散層等で形成して、ダイヤ
フラムに加わる圧力により歪ゲージを変形させ、ピエゾ
抵抗効果による抵抗値の変化を検出して圧力を測定する
半導体圧力センサが用いられている。(Prior art) By utilizing the fact that the resistance value changes due to the piezoresistive effect by applying mechanical stress, a part of the single crystal silicon substrate is thinned to form a diaphragm, and the diaphragm is strained. A semiconductor pressure sensor is used in which a gauge is formed of a diffusion layer or the like, a strain gauge is deformed by pressure applied to a diaphragm, and a change in resistance value due to a piezoresistive effect is detected to measure the pressure.
（発明が解決しようとする問題点） 上記のような半導体圧力センサにおいて、ダイヤフラ
ムに圧力を導入するための貫通孔が基板に形成されてい
るタイプのものがある。しかしながら、半導体圧力セン
サの製造工程中において貫通孔を基板に対して早い段階
で形成した場合、その後の工程中において、貫通孔にゴ
ミ、不純物、洗浄液等が入り込み、残留する虞があり、
その結果、歩留まりが悪くなる問題がある。(Problems to be Solved by the Invention) In the semiconductor pressure sensor as described above, there is a type in which a through hole for introducing pressure to the diaphragm is formed in the substrate. However, when the through hole is formed at an early stage with respect to the substrate in the manufacturing process of the semiconductor pressure sensor, dust, impurities, cleaning liquid, etc. may enter the through hole and remain in the through hole in the subsequent process,
As a result, there is a problem that the yield is deteriorated.
（発明の目的） この発明の目的は、圧力導入用の貫通孔にゴミ、不純
物、洗浄液等が入り込み、残留する虞がない半導体圧力
センサの製造方法を提供することにある。(Object of the Invention) An object of the present invention is to provide a method for manufacturing a semiconductor pressure sensor in which dust, impurities, cleaning liquid, etc. do not enter and remain in a through hole for pressure introduction.
（問題点を解決するための手段） この発明は上記目的を達成するためになされたもので
あり、下記の工程を含むことを特徴とする半導体圧力セ
ンサの製造方法を要旨としている。(Means for Solving Problems) The present invention has been made in order to achieve the above object, and has as its gist a method for manufacturing a semiconductor pressure sensor characterized by including the following steps.
（ａ） 第１の基板の第１の主表面に凹部を作る工程。(A) A step of forming a recess in the first main surface of the first substrate.
（ｂ） 第１の基板の前記第１の主表面以外の第２の主
表面から、前記第１の主表面に形成された凹部まで延び
る貫通孔を形成する工程であって、この貫通孔を形成す
る工程は、 第１の部分を残して部分的な穴を形成するために前記
第１の基板に対して途中まで穴を形成する工程に係る、
第１の除去工程と、 貫通孔を形成するためのウエーハの形成工程の最終的
な段階で前記第１の部分を除去する工程に係る、第２の
除去工程とからなる。(B) A step of forming a through hole extending from a second main surface other than the first main surface of the first substrate to a recess formed in the first main surface, wherein the through hole is formed. The forming step relates to a step of forming a hole halfway in the first substrate in order to form a partial hole leaving the first portion,
It comprises a first removing step and a second removing step relating to the step of removing the first portion at the final stage of the wafer forming step for forming the through hole.
（ｃ） 第２の基板の所定領域に対してピエゾ抵抗層を
形成するために第２の基板の主表面から不純物をドープ
する工程。(C) A step of doping impurities from the main surface of the second substrate to form a piezoresistive layer on a predetermined region of the second substrate.
（ｄ） 第２の基板の主表面にダイヤフラム層を形成す
る工程。(D) A step of forming a diaphragm layer on the main surface of the second substrate.
（ｅ） 前記ピエゾ抵抗層を少なくとも前記凹部の上に
部分的に位置させるように、第１の基板の第１の主表面
に対して第２の基板のダイヤフラム層を接合する工程。(E) Bonding the diaphragm layer of the second substrate to the first main surface of the first substrate so that the piezoresistive layer is located at least partially on the recess.
（ｆ） 前記ダイヤフラム層上のピエゾ抵抗層を残し
て、センサのダイヤフラムとするために、少なくともダ
イヤフラム層を残すように第２の基板の部分を少なくと
も取り去るエッチング工程。(F) An etching step of removing at least a portion of the second substrate so as to leave at least the diaphragm layer in order to leave the piezoresistive layer on the diaphragm layer and use it as a sensor diaphragm.
（実施例） 以下、この発明を具体化した一実施例を図面に従って
説明する。(Embodiment) An embodiment of the present invention will be described below with reference to the drawings.
第１図（ａ）〜（ｇ）は本発明の実施例を示す断面図
であって、その製造工程を順に説明する。1 (a) to 1 (g) are sectional views showing an embodiment of the present invention, and the manufacturing steps will be described in order.
まず、第１図（ａ）において、１は（100）面の第１
の基板としての第１の単結晶シリコン基板であり、２は
第１の単結晶シリコン基板１の第１の主表面上の所定領
域に形成するシリコン酸化膜（SiO2）である。このシリ
コン酸化膜２をマスクとして水酸化カリウム（KOH）等
による異方性のエッチング液を用いてエッチングし、同
図（ｂ）に示すような凹部３を形成する。次に、凹部３
内にレーザビームによって20〜50μｍ径の穴4aを形成し
て貫通させず、第１の部分としての残し部分22を形成し
ておく。尚、ここで用いる基板としてはその結晶面は
（110）でもよく、又、パイレックスガラス、サファイ
ア等に凹部及び貫通孔を形成したものであってもよい。First, in FIG. 1 (a), 1 is the first of the (100) plane.
Is a first single crystal silicon substrate, and 2 is a silicon oxide film (SiO 2 ) formed in a predetermined region on the first main surface of the first single crystal silicon substrate 1. Using the silicon oxide film 2 as a mask, etching is performed using an anisotropic etchant such as potassium hydroxide (KOH) to form a concave portion 3 as shown in FIG. Next, the recess 3
A hole 4a having a diameter of 20 to 50 .mu.m is formed in the inside of the hole 4a so as not to penetrate the hole 4a, and a remaining portion 22 as a first portion is formed. The substrate used here may have a crystal plane of (110), or may be Pyrex glass, sapphire, or the like having recesses and through holes formed therein.
一方、同図（ｃ）に示すように、例えば、その比抵抗
が３〜５ΩcmのＮ型導電型であって、結晶面が（100）
あるいは（110）の第２の基板としての第２の単結晶シ
リコン基板５の主表面上の所定領域に、シリコン酸化膜
６を形成し、そのシリコン酸化膜６をマスクとしてボロ
ン（Ｂ）等のＰ型不純物を高濃度に拡散しピエゾ抵抗層
７を、〈110〉方向に形成する。引き続き、シリコン酸
化膜６を除去した後に、同図（ｄ）に示すように第２の
単結晶シリコン基板５の主表面上の全面にLPCVD法又は
プラズマCVD法により膜厚が0.1〜2.0μｍのシリコン窒
化膜（Si3Ｎ4）８を形成し、さらにこのシリコン窒化膜
８上にBPSG膜９を形成する。尚、この時、BPSG膜９の表
面はほぼ平滑な状態となっている。前記シリコン窒化膜
８及びBPSG膜９とによりダイヤフラム層が形成されてい
る。On the other hand, as shown in FIG. 3C, for example, the specific resistance is 3 to 5 Ωcm and the crystal plane is (100).
Alternatively, a silicon oxide film 6 is formed in a predetermined region on the main surface of a second single crystal silicon substrate 5 serving as the second substrate of (110), and the silicon oxide film 6 is used as a mask for boron (B) or the like. P-type impurities are diffused in high concentration to form the piezoresistive layer 7 in the <110> direction. Then, after the silicon oxide film 6 is removed, as shown in FIG. 3D, a film having a thickness of 0.1 to 2.0 μm is formed on the entire main surface of the second single crystal silicon substrate 5 by LPCVD or plasma CVD. A silicon nitride film (Si 3 N 4 ) 8 is formed, and a BPSG film 9 is further formed on this silicon nitride film 8. At this time, the surface of the BPSG film 9 is in a substantially smooth state. The silicon nitride film 8 and the BPSG film 9 form a diaphragm layer.
そして、同図（ｅ）に示すように、第１の単結晶シリ
コン基板１の主表面上に、上下のパターンが設定通り重
なるように例えば赤外顕微鏡で位置合せを行い第２の単
結晶シリコン基板５に形成されたBPSG膜９を配置する。Then, as shown in (e) of the figure, the second single crystal silicon is aligned by, for example, an infrared microscope so that the upper and lower patterns are superposed as set on the main surface of the first single crystal silicon substrate 1. The BPSG film 9 formed on the substrate 5 is arranged.
ここで、本実施例においては第1,第２の単結晶シリコ
ン基板1,5（あるいはそれらのウエハ）の周辺部を真空
中でレーザにより溶融接着して仮止めを行う。しかる後
に真空炉内に入れ約1000℃〜1100℃に加熱し、BPSG膜９
を溶融し第1,第２の単結晶シリコン基板1,5の両者の接
着を行う。又、接着が完全に行われるように基板上に重
しを乗せて行っている。Here, in this embodiment, the peripheral portions of the first and second single crystal silicon substrates 1 and 5 (or their wafers) are melt-bonded by a laser in a vacuum and temporarily fixed. Then, put it in a vacuum furnace and heat it to about 1000 ° C to 1100 ° C.
Is melted to bond both the first and second single crystal silicon substrates 1 and 5. In addition, a weight is placed on the substrate so that the bonding is completely performed.
尚、両者の接着を行う為の接着（接合）層としてBPSG
膜９を用いているが、他の低融点ガラス等を用いてもよ
く、又、その両者の接合は低融点ガラスの溶融接着に限
定されることなく、例えば第１の単結晶シリコン基板１
上のシリコン酸化膜２を除去して、いわゆる陽極接合
（アノーディックボンディング）により接合してもよ
く、又、高温炉内でSiとSiO2等間の、いわゆる直接接合
を利用してもよい。It should be noted that BPSG is used as an adhesion (bonding) layer for bonding the both.
Although the film 9 is used, another low melting point glass or the like may be used, and the bonding of the two is not limited to the melt adhesion of the low melting point glass, and for example, the first single crystal silicon substrate 1 may be used.
The upper silicon oxide film 2 may be removed and bonding may be performed by so-called anodic bonding (anodic bonding), or so-called direct bonding between Si and SiO 2 in a high temperature furnace may be used.
又、接着用のBPSG膜９はシリコン窒化膜８上の全面に
形成することなく接着部分のみに部分的に形成してもよ
い。又、絶縁膜としてのシリコン窒化膜８はシリコン酸
化膜等の他の絶縁膜であってもよい。The BPSG film 9 for adhesion may be partially formed only on the adhesion part without being formed on the entire surface of the silicon nitride film 8. The silicon nitride film 8 as an insulating film may be another insulating film such as a silicon oxide film.
そして、同図（ｆ）に示すように、第１の単結晶シリ
コン基板１の他主面（裏面）をワックス等で覆い（図示
はしない）、第２の単結晶シリコン基板５の他主面（裏
面）側より、例えばエチレンジアミン（260ml）、ピロ
カテコール（45g）、水（120ml）を主成分とする異方性
エッチング液により第２の単結晶シリコン基板５をエッ
チング除去する。この際、エッチングはＮ型導電型であ
る領域を選択的に進行し、高濃度にボロンを拡散したピ
エゾ抵抗層７部分及びシリコン窒化膜８はほとんどエッ
チングされずに残る。このようにして絶縁膜としてのシ
リコン窒化膜８上に単結晶のピエゾ抵抗層７が形成され
る。そして、同図（ｇ）に示すように、表面保護膜10、
及びAl等から成る配線層11を形成し、その後、裏面斜め
方向からレーザビームLbの照射により、穴4aを貫通して
貫通孔４を形成し、本実施例の半導体圧力センサを構成
する。Then, as shown in FIG. 2F, the other main surface (back surface) of the first single crystal silicon substrate 1 is covered with wax or the like (not shown), and the other main surface of the second single crystal silicon substrate 5 is covered. From the (back) side, the second single crystal silicon substrate 5 is removed by etching with an anisotropic etching solution containing ethylenediamine (260 ml), pyrocatechol (45 g) and water (120 ml) as main components. At this time, the etching selectively progresses in an N-type conductivity region, and the portion of the piezoresistive layer 7 and the silicon nitride film 8 in which boron is diffused at a high concentration is left without being etched. Thus, the single crystal piezoresistive layer 7 is formed on the silicon nitride film 8 as an insulating film. Then, as shown in FIG.
Then, the wiring layer 11 made of Al or the like is formed, and then the through hole 4 is formed by penetrating the hole 4a by irradiating the laser beam Lb from the oblique direction of the back surface, thereby forming the semiconductor pressure sensor of the present embodiment.
そこで本実施例によると、ピエゾ抵抗層７はシリコン
窒化膜８等により第１の単結晶シリコン基板１と電気的
に完全に分離でき、高温において使用してもその特性は
安定となる。しかも、本実施例においては、シリコン窒
化膜８上に単結晶のピエゾ抵抗層７が形成されるので、
従来の多結晶のピエゾ抵抗層と比較して感度を高く、ば
らつきを小さくできる。Therefore, according to the present embodiment, the piezoresistive layer 7 can be completely electrically separated from the first single crystal silicon substrate 1 by the silicon nitride film 8 and the like, and its characteristics are stable even when used at high temperature. Moreover, in this embodiment, since the single crystal piezoresistive layer 7 is formed on the silicon nitride film 8,
Compared with the conventional polycrystalline piezoresistive layer, the sensitivity is high and the variation can be reduced.
又、従来、絶縁膜上に多結晶のシリコンを形成し、そ
れを再結晶化してピエゾ抵抗層を形成するものがある
が、そのようなピエゾ抵抗層と比較しても特性のばらつ
きを小さくでき、製造コストを低くできるという点で本
実施例の半導体圧力センサは有効である。Conventionally, there is a method in which polycrystalline silicon is formed on an insulating film and recrystallized to form a piezoresistive layer, but it is possible to reduce variations in characteristics even when compared with such a piezoresistive layer. The semiconductor pressure sensor of this embodiment is effective in that the manufacturing cost can be reduced.
さらに、本実施例によると、第１の単結晶シリコン基
板１のピエゾ抵抗層７側にあたる表面（主表面）に凹部
３が形成されており、凹部３を形成するのにエッチング
される体積は比較的小さくなっており、その分、第１の
単結晶シリコン基板１を有効に使用することができ、第
１の単結晶シリコン基板１内に半導体圧力センサからの
信号を処理する回路を形成する場合、全体として小型に
することができる。又、本実施例の場合、シリコン窒化
膜８とBPSG膜９とで構成されるダイヤフラムは、凹部３
の上部、及び凹部３の周辺である第１の単結晶シリコン
基板１上にわたってほぼ平滑に形成されており、従来の
圧力センサにおいて空洞部を封止するために形成される
エッチング孔は存在することがなく、従来そのエッチン
グ孔により機械的応力が弱くなっていたが本センサは機
械的応力に対してその分強く、又、出力特性もその分安
定である。Further, according to the present embodiment, the concave portion 3 is formed on the surface (main surface) of the first single crystal silicon substrate 1 which is on the piezoresistive layer 7 side, and the volume etched to form the concave portion 3 is comparative. When the circuit for processing the signal from the semiconductor pressure sensor is formed in the first single crystal silicon substrate 1, the first single crystal silicon substrate 1 can be effectively used. , Can be downsized as a whole. Further, in the case of this embodiment, the diaphragm composed of the silicon nitride film 8 and the BPSG film 9 has the recess 3
Of the first single crystal silicon substrate 1 that is the upper part of the substrate 1 and the periphery of the recess 3 and is substantially smooth, and there is an etching hole formed to seal the cavity in the conventional pressure sensor. In the past, the mechanical stress was weakened by the etching holes, but this sensor is stronger against the mechanical stress and the output characteristics are stable accordingly.
しかも、従来の方法では貫通孔を形成させる際には、
エッチングによる貫通孔を形成していたので末広がりと
なりセンサの小形化を行なう上での障害となっていた
が、上記実施例においては直線的な貫通孔４を形成でき
センサを小形化することができる。Moreover, when the through hole is formed by the conventional method,
Since the through hole was formed by etching, it spreads to the end and becomes an obstacle to the miniaturization of the sensor, but in the above embodiment, the linear through hole 4 can be formed and the sensor can be miniaturized. .
又、従来の圧力センサ、例えば素子形成面に圧力を加
える雰囲気を直接接触させないものの例を第９図，第10
図に示し、そのセンサチップ101の概略の寸法は第10図
に示すように厚さ方向に対して横（平面）の寸法が大き
くセンサチップ101とパッケージ等の熱膨張係数の差が
ピエゾ抵抗に影響を及ぼし特性面の安定性に欠け、その
対策として、センサチップ101と熱膨張係数の等しい
（又は、ほぼ同じ）Si又はパイレックスの台座102を当
てがい高さ方向を大きくしてその影響を除いている。本
実施例のセンサチップ12の寸法関係は第２図，第３図に
示すようなものであり、第３図に示すようにダイヤフラ
ム部の平面寸法に比較して高さ方向は十分な余裕があり
台座等の対策は一切必要としない。よって、コスト面だ
けでなく接着部を減らすことが可能であり信頼性の向上
につながる。Also, an example of a conventional pressure sensor, for example, one in which the atmosphere for applying pressure is not brought into direct contact with the element formation surface is shown in FIGS.
As shown in FIG. 10, the sensor chip 101 has a schematic dimension whose lateral (planar) dimension is large with respect to the thickness direction as shown in FIG. 10, and the difference in coefficient of thermal expansion between the sensor chip 101 and the package causes piezoresistance. The influence is exerted and the stability of the characteristic surface is lacking. As a countermeasure, the influence is eliminated by applying the Si or Pyrex pedestal 102 having the same (or almost the same) thermal expansion coefficient as the sensor chip 101 in the height direction. ing. The dimensional relationship of the sensor chip 12 of this embodiment is as shown in FIGS. 2 and 3, and as shown in FIG. 3, there is a sufficient margin in the height direction as compared with the plane dimension of the diaphragm portion. There is no need for any measures such as a pedestal. Therefore, not only the cost but also the number of bonded parts can be reduced, which leads to improvement in reliability.
又、この実施例では、ウエハ形成工程中では貫通孔４
を貫通していないため、貫通孔４へゴミ、不純物、洗浄
液等が残留せずきれいな状態で保つことができる。又、
裏面斜め方向からレーザビームLbの照射を行うため、ダ
イヤフラム面に直接レーザビームLbが当たることがな
く、ダメージを引き起こさない。Further, in this embodiment, the through hole 4 is formed during the wafer forming process.
Since it does not penetrate through, the through hole 4 can be kept in a clean state without dust, impurities, cleaning liquid, etc. remaining. or,
Since the laser beam Lb is irradiated from the oblique direction of the back surface, the laser beam Lb does not directly hit the diaphragm surface and damage is not caused.
尚、この発明は上記実施例に限定されるものでなく、
例えば、上記実施例ではダイヤフラムの厚さはシリコン
窒化膜８の膜厚によって調整されるが、接着前の第２の
単結晶シリコン基板５を、第４図に示すように、シリコ
ン窒化膜８上に適当な熱膨張係数を有する多結晶シリコ
ン層あるいは再結晶化した単結晶シリコン層13を形成
し、その上にBPSG膜９を形成する構成とし、ダイヤフラ
ムの厚さを例えば多結晶シリコン層13の厚さにより任意
に調整してもよい。The present invention is not limited to the above embodiment,
For example, although the thickness of the diaphragm is adjusted by the film thickness of the silicon nitride film 8 in the above-mentioned embodiment, the second single crystal silicon substrate 5 before adhesion is formed on the silicon nitride film 8 as shown in FIG. A polycrystalline silicon layer having a suitable coefficient of thermal expansion or a recrystallized single crystal silicon layer 13 is formed on top of which a BPSG film 9 is formed, and the thickness of the diaphragm is, for example, that of the polycrystalline silicon layer 13. It may be arbitrarily adjusted depending on the thickness.
又、上記実施例ではピエゾ抵抗層７のパターンは予め
形成されているが、第２の単結晶シリコン基板５内に主
表面側より所定の厚みをもって全面にＰ型不純物を拡散
し、第２の単結晶シリコン基板５のエッチング後に所定
のパターンを形成してもよい。Further, although the pattern of the piezoresistive layer 7 is formed in advance in the above-mentioned embodiment, the P-type impurity is diffused into the second single crystal silicon substrate 5 from the main surface side to a predetermined thickness over the entire surface to form the second single crystal silicon substrate 5. A predetermined pattern may be formed after etching the single crystal silicon substrate 5.
さらに、上記実施例の説明では簡単の為に省略した
が、半導体圧力センサの出力を処理する回路を第１の単
結晶シリコン基板１内に形成してもよい。そして、例え
ば、第５図は出力処理回路の構成要素として、MOSFETを
表わす断面図であり、同図において、14は第１の単結晶
シリコン基板１内に形成されるＰ-ウェル領域、15,16は
Ｐ-ウェル領域13内に形成されるそれぞれＮ+ソース拡散
領域，ドレイン拡散領域、17はフィールド絶縁膜、18,1
9はそれぞれソース電極，ドレイン電極、20はゲート電
極、21は絶縁膜であり、その各々は公知の半導体加工技
術により形成される。Further, although omitted in the description of the above embodiment for the sake of simplicity, a circuit for processing the output of the semiconductor pressure sensor may be formed in the first single crystal silicon substrate 1. Then, for example, FIG. 5 is a cross-sectional view showing a MOSFET as a constituent element of the output processing circuit. In FIG. 5, 14 is a P − well region formed in the first single crystal silicon substrate 1, 15, 16 is an N + source diffusion region and a drain diffusion region formed in the P − well region 13, 17 is a field insulating film, 18, 1
Reference numeral 9 is a source electrode and drain electrode, 20 is a gate electrode, and 21 is an insulating film, each of which is formed by a known semiconductor processing technique.
さらに、又、上記実施例においては貫通孔４の形成は
ウェハ面に垂直に１本の孔をあけた例で示したが、これ
に限定されない。例えば、第６図（ａ）に示すように斜
め方向に貫通孔４を形成したり、第６図（ｂ）に示すよ
うにウェハの上面及び下面方向から別々の角度でもって
形成してもよい。このように、斜め方向に角度をもって
形成すると急激な圧力の変化、及び粒子等が圧力導入孔
としてのこの貫通孔４に飛び込んだ場合にも直接ダイヤ
フラム面にあたることなく緩和される。又、第６図
（ｃ）は複数個の貫通孔４を設けた場合の例であり、ダ
イヤフラム形成後の洗浄等において効果が大きく、さら
にゴミ等による貫通孔４のふさがりに対しても効果があ
る。Furthermore, in the above embodiment, the through hole 4 is formed by forming one hole perpendicular to the wafer surface, but the present invention is not limited to this. For example, as shown in FIG. 6 (a), the through holes 4 may be formed in an oblique direction, or as shown in FIG. 6 (b), the through holes 4 may be formed at different angles from the upper and lower surfaces of the wafer. . As described above, when the film is formed at an angle in the oblique direction, a sudden pressure change and even when particles or the like jump into the through hole 4 as a pressure introducing hole, the pressure is relieved without directly hitting the diaphragm surface. Further, FIG. 6 (c) is an example in the case where a plurality of through holes 4 are provided, and the effect is great in cleaning after the diaphragm is formed, and also effective in blocking the through holes 4 due to dust or the like. is there.
尚、第６図（ａ）〜（ｃ）はそれぞれ組み合わせて使
用することが可能なことはいうまでもない。It goes without saying that FIGS. 6A to 6C can be used in combination.
又、本実施例ではレーザビームにより貫通孔４を形成
したが第７図に示すようにシリコンの（110）面を用い
て第８図に示す方位に貫通孔パターンを形成して、KOH
溶液等の異方性エッチングを行なえば（111）面を側壁
としてシリコン基板１に貫通孔４を形成できる。また
（110）面の方位を傾けることにより、斜め方向に貫通
孔を形成することも可能である。Further, in the present embodiment, the through hole 4 was formed by the laser beam, but as shown in FIG. 7, a through hole pattern was formed in the orientation shown in FIG.
Through anisotropic etching of a solution or the like, the through hole 4 can be formed in the silicon substrate 1 with the (111) plane as a side wall. It is also possible to form the through holes in an oblique direction by inclining the orientation of the (110) plane.
発明の効果 以上述べたように本発明によると、ウエハ形成工程中
では貫通孔を貫通していないため、貫通孔へゴミ、不純
物、洗浄液等が残留せずきれいな状態で保つことがで
き、歩留まりを向上することができる効果を奏する。EFFECTS OF THE INVENTION As described above, according to the present invention, since the through holes are not penetrated during the wafer forming process, it is possible to keep dust, impurities, cleaning liquid, etc. in the through holes in a clean state, and to improve the yield. There is an effect that can be improved.
第１図（ａ）〜（ｈ）はこの発明の実施例を示す図、第
２図は本発明の半導体圧力センサの全体図、第３図は本
発明の圧力センサの一部拡大図、第４図は別例を示す
図、第５図は他の別例を示す図、第６図（ａ）〜（ｃ）
は他の別例を示す図、第７図及び第８図は別例を説明す
るための図、第９図は従来の半導体圧力センサの全体
図、第10図は従来の半導体圧力センサの要部拡大図であ
る。 図中、１は第１の単結晶シリコン基板、３は凹部、４は
貫通孔、５は第２の単結晶シリコン基板、７はピエゾ抵
抗層、８はシリコン窒化膜、９はBPSG膜である。1 (a) to 1 (h) are views showing an embodiment of the present invention, FIG. 2 is an overall view of a semiconductor pressure sensor of the present invention, and FIG. 3 is a partially enlarged view of the pressure sensor of the present invention. FIG. 4 is a diagram showing another example, FIG. 5 is a diagram showing another example, and FIGS. 6 (a) to 6 (c).
Shows another example, FIG. 7 and FIG. 8 are diagrams for explaining another example, FIG. 9 is an overall view of a conventional semiconductor pressure sensor, and FIG. 10 is a diagram of a conventional semiconductor pressure sensor. FIG. In the figure, 1 is a first single crystal silicon substrate, 3 is a recess, 4 is a through hole, 5 is a second single crystal silicon substrate, 7 is a piezoresistive layer, 8 is a silicon nitride film, and 9 is a BPSG film. .
───────────────────────────────────────────────────── フロントページの続き (72)発明者 黒柳 晃 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 吉原 晋二 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (72)発明者 舟橋 知弘 愛知県刈谷市昭和町１丁目１番地 日本電 装株式会社内 (56)参考文献 特開 昭55−162272（ＪＰ，Ａ) 特開 昭63−155675（ＪＰ，Ａ) 特開 昭54−127690（ＪＰ，Ａ) 実開 昭60−7044（ＪＰ，Ｕ) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Akira Kuroyanagi 1-1, Showa-cho, Kariya city, Aichi Prefecture, Nihon Denso Co., Ltd. (72) Inventor Shinji Yoshihara, 1-1, Showa-cho, Kariya city, Aichi prefecture Incorporated company (72) Inventor Tomohiro Funahashi 1-1, Showa-cho, Kariya city, Aichi Nihon Denso Co., Ltd. (56) Reference JP-A-55-162272 (JP, A) JP-A-63-155675 (JP , A) Japanese Unexamined Patent Publication No. 54-127690 (JP, A) Actually developed 60-7044 (JP, U)
Claims (1)
圧力センサの製造方法。 （ａ） 第１の基板の第１の主表面に凹部を作る工程。 （ｂ） 第１の基板の前記第１の主表面以外の第２の主
表面から、前記第１の主表面に形成された凹部まで延び
る貫通孔を形成する工程であって、この貫通孔を形成す
る工程は、 第１の部分を残して部分的な穴を形成するために前記第
１の基板に対して途中まで穴を形成する工程に係る、第
１の除去工程と、 貫通孔を形成するためのウエーハの形成工程の最終的な
段階で前記第１の部分を除去する工程に係る第２の除去
工程とからなる。 （ｃ） 第２の基板の所定領域に対してピエゾ抵抗層を
形成するために第２の半導体基板の主表面から不純物を
ドープする工程。 （ｄ） 第２の基板の主表面にダイヤフラム層を形成す
る工程。 （ｅ） 前記ピエゾ抵抗層を少なくとも前記凹部の上に
部分的に位置させるように、第１の基板の第１の主表面
に対して第２の基板のダイヤフラム層を接合する工程。 （ｆ） 前記ダイヤフラム層上のピエゾ抵抗層を残し
て、センサのダイヤフラムとするために、少なくともダ
イヤフラム層を残すように第２の基板の部分を少なくと
も取り去るエッチング工程。1. A method of manufacturing a semiconductor pressure sensor, comprising the following steps. (A) A step of forming a recess on the first main surface of the first substrate. (B) A step of forming a through hole extending from a second main surface other than the first main surface of the first substrate to a recess formed in the first main surface, wherein the through hole is formed. The forming step is a step of forming a hole halfway in the first substrate to form a partial hole leaving the first portion, and a first removing step and forming a through hole And a second removing step relating to the step of removing the first portion at the final stage of the wafer forming step. (C) A step of doping impurities from the main surface of the second semiconductor substrate to form a piezoresistive layer on a predetermined region of the second substrate. (D) A step of forming a diaphragm layer on the main surface of the second substrate. (E) Bonding the diaphragm layer of the second substrate to the first main surface of the first substrate so that the piezoresistive layer is located at least partially on the recess. (F) An etching step of removing at least a portion of the second substrate so as to leave at least the diaphragm layer in order to leave the piezoresistive layer on the diaphragm layer and use it as a sensor diaphragm.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072078A JPH0831608B2 (en) | 1987-03-25 | 1987-03-25 | Method for manufacturing semiconductor pressure sensor |
| US07/132,573 US4975390A (en) | 1986-12-18 | 1987-12-08 | Method of fabricating a semiconductor pressure sensor |
| DE3743080A DE3743080C2 (en) | 1986-12-18 | 1987-12-18 | Method of manufacturing a semiconductor pressure sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62072078A JPH0831608B2 (en) | 1987-03-25 | 1987-03-25 | Method for manufacturing semiconductor pressure sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237482A JPS63237482A (en) | 1988-10-03 |
| JPH0831608B2 true JPH0831608B2 (en) | 1996-03-27 |
Family
ID=13479013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62072078A Expired - Lifetime JPH0831608B2 (en) | 1986-12-18 | 1987-03-25 | Method for manufacturing semiconductor pressure sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831608B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2746919B1 (en) * | 1996-03-28 | 1998-04-24 | Commissariat Energie Atomique | CONSTRAINED GAUGE SENSOR USING THE PIEZORESISTIVE EFFECT AND ITS MANUFACTURING METHOD |
| KR20070071965A (en) * | 2005-12-30 | 2007-07-04 | 삼성전자주식회사 | Silicon direct bonding method |
| JP2010181372A (en) * | 2009-02-09 | 2010-08-19 | Fujikura Ltd | Method of manufacturing pressure sensor and pressure sensor |
| JP2015168143A (en) * | 2014-03-06 | 2015-09-28 | セイコーエプソン株式会社 | Formation method of through-hole, member, inkjet head, inkjet head unit and inkjet type recording apparatus |
| JP7298092B2 (en) * | 2019-01-30 | 2023-06-27 | ミネベアミツミ株式会社 | sensor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162272A (en) * | 1979-06-05 | 1980-12-17 | Mitsubishi Electric Corp | Semiconductor pressure converter |
| JPS607044U (en) * | 1983-06-28 | 1985-01-18 | 株式会社フジクラ | semiconductor pressure sensor |
-
1987
- 1987-03-25 JP JP62072078A patent/JPH0831608B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63237482A (en) | 1988-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3367113B2 (en) | Acceleration sensor | |
| US5320705A (en) | Method of manufacturing a semiconductor pressure sensor | |
| US6629465B1 (en) | Miniature gauge pressure sensor using silicon fusion bonding and back etching | |
| JP3489309B2 (en) | Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask | |
| JP3506932B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| JPH09320996A (en) | Manufacturing method for semiconductor device | |
| US5095349A (en) | Semiconductor pressure sensor and method of manufacturing same | |
| USRE34893E (en) | Semiconductor pressure sensor and method of manufacturing same | |
| JPH0831608B2 (en) | Method for manufacturing semiconductor pressure sensor | |
| JP2000155030A (en) | Manufacture of angular velocity sensor | |
| JP3290047B2 (en) | Acceleration sensor and method of manufacturing the same | |
| JPH11220137A (en) | Semiconductor pressure sensor and manufacture thereof | |
| JP2001358345A (en) | Manufacturing method of semiconductor pressure sensor | |
| JPH10300605A (en) | Method for manufacturing semiconductor pressure sensor and sensor chip | |
| JPH02218172A (en) | Manufacture of semiconductor acceleration sensor | |
| KR940010492B1 (en) | Silicon structure for sensor and manufacturing method thereof | |
| JP2876617B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| JP3173256B2 (en) | Semiconductor acceleration sensor and method of manufacturing the same | |
| JPS63156365A (en) | Manufacture of semiconductor pressure sensor | |
| JPH06260660A (en) | Semiconductor distortion sensor | |
| JPH05251715A (en) | Semiconductor pressure sensor and its manufacture | |
| JPH1168120A (en) | Semiconductor pressure sensor and its production | |
| JP2638824B2 (en) | Semiconductor pressure sensor and method of manufacturing the same | |
| JP2000055759A (en) | Manufacture of semiconductor pressure sensor | |
| JP2570712B2 (en) | Semiconductor pressure sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |