JPH11220057A - Bga package and temperature measuring method of semiconductor chip in package - Google Patents

Bga package and temperature measuring method of semiconductor chip in package

Info

Publication number
JPH11220057A
JPH11220057A JP1967398A JP1967398A JPH11220057A JP H11220057 A JPH11220057 A JP H11220057A JP 1967398 A JP1967398 A JP 1967398A JP 1967398 A JP1967398 A JP 1967398A JP H11220057 A JPH11220057 A JP H11220057A
Authority
JP
Japan
Prior art keywords
semiconductor chip
package
circuit board
cover plate
fixing plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1967398A
Other languages
Japanese (ja)
Inventor
Takayuki Ishii
貴之 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1967398A priority Critical patent/JPH11220057A/en
Publication of JPH11220057A publication Critical patent/JPH11220057A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to perform the electric measurement at an arbitrary position on a circuit substrate, by providing through holes reaching the conducting part of the circuit substrate through a fixing member from a cover plate. SOLUTION: A stiffener 19 is bonded to the upper surface of a polyimide tape at the surrounding part of a semiconductor chip 16 by insulating adhesive agent 18. Furthermore, a cover plate 21 is bonded on the upper surface of the stiffener 19 and the semiconductor chip 16e by insulating adhesive agent 20. Then, through holes 22 and 23 reaching a copper foil 14 of the stiffener 19 are formed on both sides of the semiconductor chip 16 through the stiffener 19 from the semiconductor chip 16s. In the TBGA package in this structure, contact is performed for parts P1 and P2 of the copper foil 14 of a polyimide tape 10, which is electrically connected to the semiconductor chip 16, by way of the through holes 22 and 23 with a needle-shaped measuring terminal from the upper side of the package. The potential measurement and the like of the arbitrary copper foil 14 on the polyimide tape 10 can be performed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半田ボールを介し
てPCB基板等に接続されるBGAパッケージ、及びI
Cパッケージ内のチップ温度を測定するパッケージ内半
導体チップの温度測定方法に関する。
The present invention relates to a BGA package connected to a PCB substrate or the like via solder balls,
The present invention relates to a method for measuring a temperature of a semiconductor chip in a package for measuring a temperature of a chip in a C package.

【0002】[0002]

【従来の技術】従来より、代表的な表面実装型パッケー
ジとしては、QFP(Quad Flat Packa
ge)等があり、近年の低価格化、小型・薄型化、多ピ
ン化、高放熱化の要求により、パッケージのリードのフ
ァインピッチ化が進められてきた。しかし、ファインピ
ッチQFPの実装は難しく、そのため実装性の容易なB
GA(Ball Grid Array)パッケージの
要求が高まっている。
2. Description of the Related Art Conventionally, as a typical surface mount type package, a QFP (Quad Flat Packa) has been used.
ge) and the like, and in recent years, demands for lower price, smaller size and thinner, more pins, and higher heat radiation have led to fine pitch of package leads. However, it is difficult to mount a fine pitch QFP, and
The demand for a GA (Ball Grid Array) package is increasing.

【0003】BGAパッケージの実装のし易さは、パッ
ケージとPCB基板が多少ずれた状態にあっても、実装
時に熱を加えて半田ボールが溶けると正しい位置へ自動
的に移動する(セルフ・アライメント:Self Al
ignment)点にある。
[0003] The ease of mounting a BGA package is such that even if the package and the PCB board are slightly displaced, the package is automatically moved to the correct position if the solder balls are melted by applying heat during mounting (self-alignment). : Self Al
ignition) point.

【0004】このBGAパッケージは、その構造や材質
の違いにより、PBGA(プラスチックBGA)、CB
GA(セラミックBGA)、及びTBGA(テープBG
A)等に分類されている。このうち、PBGAやCBG
Aは、ワイヤボンディグ技術を用いてICチップとPC
B基板またはセラミック基板を接続するのに対し、TB
GAは、TAB(Tape Automated Bo
nding)技術を使用している。TBGAは、TAB
技術を使用することにより、チップから引き出す配線間
隔を狭くすることができ、小チップサイズ/多ピンパッ
ケージを実現することができ、小チップ化によるコスト
メリットを受ける。
[0004] The BGA package is made up of PBGA (plastic BGA), CB
GA (ceramic BGA) and TBGA (tape BG
A) and so on. Of these, PBGA and CBG
A is an IC chip and PC using wire bonding technology.
While connecting the B board or the ceramic board, TB
GA is TAB (Tape Automated Bo)
nding) technology. TBGA is TAB
By using the technology, it is possible to narrow a wiring interval drawn from a chip, to realize a small chip size and a multi-pin package, and to obtain a cost advantage by downsizing the chip.

【0005】図8(a),(b),(c)は、従来のT
BGAパッケージの構造を示す図であり、同図(a)は
その断面図、同図(b)及び同図(c)はその要部上面
図である。
FIGS. 8 (a), 8 (b) and 8 (c) show a conventional T
FIGS. 3A and 3B are diagrams showing the structure of a BGA package, wherein FIG. 3A is a cross-sectional view thereof, and FIGS.

【0006】図8(a)に示すように、ポリイミドテー
プ110は、両面に銅箔114がパターン形成されたテ
ープ本体111と、レジスト112,113とから成
り、ポリイミドテープ110の底面には半田ボール11
5が取り付けられている。ポリイミドテープ110の上
面中央部には半導体チップ116が搭載されている。さ
らに、半導体チップ116がポリイミドテープ110の
底面側において樹脂117でモールドされている。
As shown in FIG. 8A, a polyimide tape 110 is composed of a tape body 111 having copper foils 114 formed on both sides in a pattern, and resists 112 and 113. Solder balls are provided on the bottom surface of the polyimide tape 110. 11
5 is attached. A semiconductor chip 116 is mounted at the center of the upper surface of the polyimide tape 110. Further, a semiconductor chip 116 is molded with a resin 117 on the bottom surface side of the polyimide tape 110.

【0007】また、半導体チップ116の周囲部のポリ
イミドテープ110上面には接着剤118によってステ
ィフナ119が接着され、さらにスティフナ119と半
導体チップ116の上面に接着剤120によってカバー
プレート121が接着されている。
A stiffener 119 is adhered to the upper surface of the polyimide tape 110 around the semiconductor chip 116 by an adhesive 118, and a cover plate 121 is adhered to the stiffener 119 and the upper surface of the semiconductor chip 116 by an adhesive 120. .

【0008】[0008]

【発明が解決しようとする課題】上記従来のBGAパッ
ケージには次のような問題点があった。
The above-mentioned conventional BGA package has the following problems.

【0009】(1)TBGAパッケージの構造は、それ
ぞれ1つのカバープレート121、スティフナ119が
絶縁性の接着剤120,118で接続されているだけな
ので、このカバープレート121及びスティフナ119
はフローティングの状態となっている。そのため、シー
ルド効果やパッケージの特性インピーダンスの調整など
が困難である。
(1) In the structure of the TBGA package, only one cover plate 121 and one stiffener 119 are connected with insulating adhesives 120 and 118, respectively.
Is in a floating state. Therefore, it is difficult to adjust the shielding effect and the characteristic impedance of the package.

【0010】(2)ICチップ116と電気的に接続さ
れている部位にパッケージ上方より接触を図ることがで
きないため、電気的な測定が困難である。
(2) It is difficult to make electrical measurement because it is not possible to contact a portion electrically connected to the IC chip 116 from above the package.

【0011】(3)半田ボール115がすべてパッケー
ジ底面に配置されているため、実装後QFPの様にパッ
ケージのピンに接触することができず電位の測定が困難
である。
(3) Since all the solder balls 115 are arranged on the bottom surface of the package, they cannot contact the pins of the package like QFP after mounting, and it is difficult to measure the potential.

【0012】また、BGAパッケージを含めた従来のI
Cパッケージでは、パッケージ内のチップ温度を直接測
定する有効な方法は存在しなかった。
In addition, the conventional IGA including the BGA package
For the C package, there was no effective way to directly measure the chip temperature inside the package.

【0013】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、回路基板上の
任意の部位の電気的測定を可能にするBGAパッケージ
を提供することである。またその他の目的は、パッケー
ジ上方より回路基板上の任意の部位に接触して、シール
ド効果や特性インピーダンスの調整等を容易に行えるB
GAパッケージを提供することである。さらにその他の
目的は、ICパッケージ内の半導体チップの温度を実装
後でも簡単に測定することできるパッケージ内半導体チ
ップの温度測定方法を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a BGA package which enables electrical measurement of an arbitrary portion on a circuit board. is there. Another object is to make it easy to adjust the shielding effect and characteristic impedance by contacting an arbitrary part on the circuit board from above the package.
To provide a GA package. Still another object is to provide a method of measuring the temperature of a semiconductor chip in a package that can easily measure the temperature of the semiconductor chip in the IC package even after mounting.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、第1の発明であるBGAパッケージの特徴は、外部
回路と接続するために取り付けられた半田ボールと該半
田ボールの取り付け面の反対側に載置された半導体チッ
プとを電気的に接続する回路基板と、前記回路基板上に
絶縁性の接着剤で接着されて前記回路基板を固定する固
定用板部材と、前記半導体チップ及び前記固定用板部材
の面に絶縁性接着剤で接着されたカバープレートとを有
し、前記カバープレートの反対側で前記半導体チップを
樹脂封止したBGAパッケージにおいて、前記カバープ
レートから前記固定用板部材を介して前記回路基板の導
電部に達する貫通孔を1つまたは複数設けたことにあ
る。
In order to achieve the above object, the first aspect of the BGA package according to the present invention is characterized in that a solder ball mounted for connection to an external circuit and a mounting surface of the solder ball opposite to the solder ball are provided. A circuit board for electrically connecting the semiconductor chip mounted on the side, a fixing plate member for fixing the circuit board by being adhered to the circuit board with an insulating adhesive, the semiconductor chip and the A cover plate adhered to the surface of the fixing plate member with an insulating adhesive, and the semiconductor chip is resin-sealed on the opposite side of the cover plate. And one or more through-holes reaching the conductive portion of the circuit board through the hole.

【0015】この第1の発明によれば、半導体チップと
電気的に接続された回路基板上の導電部にパッケージ上
方より貫通孔を通して接触を図ることができる。
According to the first aspect, it is possible to make contact with the conductive portion on the circuit board electrically connected to the semiconductor chip through the through hole from above the package.

【0016】第2の発明であるBGAパッケージの特徴
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する導電性の固定用板部材と、前記半導体チップ及び
前記固定用板部材の面に絶縁性接着剤で接着されたカバ
ープレートとを有し、前記カバープレートの反対側で前
記半導体チップを樹脂封止したBGAパッケージにおい
て、前記カバープレートに前記固定用板部材まで達する
穴を設けると共に、前記固定用板部材には前記回路基板
の導電部に当接する凸部を設けたことにある。
A feature of the BGA package according to the second invention is that a solder ball mounted for connection to an external circuit is electrically connected to a semiconductor chip mounted on a side opposite to a mounting surface of the solder ball. A circuit board to be fixed, a conductive fixing plate member bonded to the circuit board with an insulating adhesive to fix the circuit board, and an insulating adhesive on surfaces of the semiconductor chip and the fixing plate member. A BGA package in which the semiconductor chip is resin-sealed on the side opposite to the cover plate, wherein a hole reaching the fixing plate member is provided on the cover plate, and the fixing plate The member is provided with a convex portion that contacts the conductive portion of the circuit board.

【0017】この第2の発明によれば、回路基板上の導
電部と電気的に接続された固定用板部材を独立した電極
として機能させ、パッケージ上方より固定用板部材に接
触を図ることができる。
According to the second aspect, the fixing plate member electrically connected to the conductive portion on the circuit board functions as an independent electrode, and the fixing plate member comes into contact with the fixing plate member from above the package. it can.

【0018】第3の発明であるBGAパッケージの特徴
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する導電性の固定用板部材と、前記半導体チップ及び
前記固定用板部材の面に絶縁性接着剤で接着された導電
性のカバープレートとを有し、前記カバープレートの反
対側で前記半導体チップを樹脂封止したBGAパッケー
ジにおいて、前記カバープレートには前記固定用板に当
接する凸部を設けると共に、前記固定用板には前記回路
基板の導電部に当接する凸部を設けたことにある。
A feature of the BGA package according to the third invention is that a solder ball mounted for connection to an external circuit is electrically connected to a semiconductor chip mounted on a side opposite to a mounting surface of the solder ball. A circuit board to be fixed, a conductive fixing plate member bonded to the circuit board with an insulating adhesive to fix the circuit board, and an insulating adhesive on surfaces of the semiconductor chip and the fixing plate member. In a BGA package having a conductive cover plate adhered in the above, and the semiconductor chip is resin-sealed on the opposite side of the cover plate, the cover plate is provided with a convex portion abutting on the fixing plate. According to another aspect of the present invention, the fixing plate is provided with a convex portion that comes into contact with a conductive portion of the circuit board.

【0019】この第3の発明によれば、回路基板上の導
電部と電気的に接続されたカバープレートを独立した電
極として機能させ、パッケージ上方よりカバープレート
に接触を図ることができる。
According to the third aspect, the cover plate electrically connected to the conductive portion on the circuit board can function as an independent electrode, and can contact the cover plate from above the package.

【0020】第4の発明であるBGAパッケージの特徴
は、外部回路と接続するために取り付けられた半田ボー
ルと該半田ボールの取り付け面の反対側に載置された半
導体チップとを電気的に接続する回路基板と、前記回路
基板上に絶縁性の接着剤で接着されて前記回路基板を固
定する固定用板部材と、前記半導体チップ及び前記固定
用板部材の面に絶縁性接着剤で接着された導電性のカバ
ープレートとを有し、前記カバープレートの反対側で前
記半導体チップを樹脂封止したBGAパッケージにおい
て、前記固定用板部材には貫通孔を設けると共に、前記
カバープレートには前記貫通孔を通り抜けて前記回路基
板の導電部に直接当接する凸部を設けたことにある。
A feature of the BGA package according to the fourth invention is that a solder ball mounted for connection to an external circuit is electrically connected to a semiconductor chip mounted on a side opposite to a mounting surface of the solder ball. A circuit board to be fixed, a fixing plate member that is bonded on the circuit board with an insulating adhesive to fix the circuit board, and a semiconductor chip and a surface of the fixing plate member that are bonded to each other with an insulating adhesive. A BGA package in which the semiconductor chip is resin-sealed on the opposite side of the cover plate, wherein the fixing plate member has a through hole, and the cover plate has the through hole. There is provided a convex portion which passes through the hole and directly contacts the conductive portion of the circuit board.

【0021】この第4の発明によれば、回路基板上の導
電部と電気的に接続されたカバープレートを独立した電
極として機能させ、パッケージ上方よりカバープレート
に接触を図ることができる。
According to the fourth aspect, the cover plate electrically connected to the conductive portion on the circuit board can function as an independent electrode, and can contact the cover plate from above the package.

【0022】第5の発明であるパッケージ内半導体チッ
プの温度測定方法の特徴は、回路基板上の半導体チップ
を封止するICパッケージに対し、前記半導体チップに
温度測定用の半導体素子を組み込むと共に、ICパッケ
ージの上方から前記回路基板上の導電部に電気的に接続
するための接続手段を2つ以上設け、さらに周囲温度と
前記半導体素子の電気抵抗値の関係を設定しておき、前
記半導体チップを動作させた状態で前記接続手段を介し
て前記半導体素子の電気抵抗値を測定することにある。
A fifth aspect of the present invention is a method for measuring the temperature of a semiconductor chip in a package, wherein an IC package for sealing a semiconductor chip on a circuit board includes a semiconductor element for temperature measurement incorporated in the semiconductor chip. Providing at least two connection means for electrically connecting to a conductive portion on the circuit board from above the IC package, further setting a relationship between an ambient temperature and an electric resistance value of the semiconductor element, And measuring the electrical resistance of the semiconductor element via the connection means in a state where the device is operated.

【0023】この第5の発明によれば、ICパッケージ
の上方から接続手段を介して回路基板上の導電部に電気
的に接続して、温度測定用の半導体素子の電気抵抗値を
測定することにより、信号用ピンや半田ボールを使用せ
ずに、ICパッケージ内の半導体チップの温度を的確に
測定することができる。
According to the fifth aspect, the electric resistance of the semiconductor element for temperature measurement is measured by electrically connecting to the conductive portion on the circuit board from above the IC package via the connecting means. Accordingly, the temperature of the semiconductor chip in the IC package can be accurately measured without using signal pins or solder balls.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1(a),(b),(c)は、本
発明の第1実施形態に係るTBGAパッケージの構造図
であり、同図(a)は断面図、同図(b)及び(c)は
その要部上面図である。
Embodiments of the present invention will be described below with reference to the drawings. 1A, 1B, and 1C are structural views of a TBGA package according to a first embodiment of the present invention. FIG. 1A is a sectional view, and FIGS. FIG.

【0025】図1(a)に示すように、ポリイミドテー
プ10は、両面に銅箔14がパターン形成されたテープ
本体11と、このテープ本体11及び銅箔14を覆うレ
ジスト12,13とから成り、ポリイミドテープ10の
底面には半田ボール15が取り付けられている。このポ
リイミドテープ10の上面中央部には半導体チップ16
がフェースダウンで搭載され、所定電気回路を構成すべ
く半導体チップ16の各電極がテープ本体11に接続さ
れている。さらに半導体チップ16がポリイミドテープ
10の底面側において樹脂17でモールドされている。
As shown in FIG. 1A, the polyimide tape 10 includes a tape body 11 having copper foils 14 formed on both sides in a pattern, and resists 12 and 13 covering the tape body 11 and the copper foil 14. On the bottom surface of the polyimide tape 10, a solder ball 15 is attached. A semiconductor chip 16 is provided at the center of the upper surface of the polyimide tape 10.
Are mounted face down, and each electrode of the semiconductor chip 16 is connected to the tape body 11 so as to form a predetermined electric circuit. Further, a semiconductor chip 16 is molded with a resin 17 on the bottom surface side of the polyimide tape 10.

【0026】また、半導体チップ16の周囲部のポリイ
ミドテープ10上面には絶縁性接着剤18によってステ
ィフナ19が接着され、さらにスティフナ19と半導体
チップ16の上面に絶縁性接着剤20によってカバープ
レート21が接着されている。なお、図中16Aは、半
導体チップ16、スティフナ19及びカバープレート2
1によって形成された空隙である。そして、半導体チッ
プ16からスティフナ19を介してスティフナ19の銅
箔14に達する貫通孔22,23が半導体チップ16の
両サイドに形成されている。
A stiffener 19 is adhered to the upper surface of the polyimide tape 10 around the semiconductor chip 16 with an insulating adhesive 18. Further, a cover plate 21 is attached to the stiffener 19 and the upper surface of the semiconductor chip 16 with an insulating adhesive 20. Glued. In the figure, 16A is the semiconductor chip 16, the stiffener 19 and the cover plate 2.
1 is a void formed by Through holes 22 and 23 are formed on both sides of the semiconductor chip 16 from the semiconductor chip 16 to the copper foil 14 of the stiffener 19 via the stiffener 19.

【0027】このような構造のTBGAパッケージの組
み立て工程を図2(a)〜(e)に示す。
FIGS. 2A to 2E show the steps of assembling the TBGA package having such a structure.

【0028】予め、図1(b),(c)に示すように、
スティフナ19とカバープレート21の同位置に同サイ
ズの孔22,23を設けておく。
As shown in FIGS. 1B and 1C,
Holes 22 and 23 of the same size are provided at the same position on the stiffener 19 and the cover plate 21.

【0029】まず、フェースダウンの半導体チップ16
をポリイミドテープ10に圧着した後(図2(a))、
半導体チップ16をポリイミドテープ10の底面側にお
いて樹脂17でモールドする(図2(b))。次いで、
孔22,23が設けられたスティフナ19を接着剤18
でポリイミドテープ10上面に接着し(図2(c))、
さらに孔22,23が設けられたカバープレート21を
接着剤20によってスティフナ19の上面に接着する
(図2(d))。このとき、スティフナ19とカバープ
レート21の孔22,23が重なるように位置合わせす
る。
First, the face-down semiconductor chip 16
Is pressed onto the polyimide tape 10 (FIG. 2A),
The semiconductor chip 16 is molded with a resin 17 on the bottom side of the polyimide tape 10 (FIG. 2B). Then
The stiffener 19 provided with the holes 22 and 23 is
To adhere to the upper surface of the polyimide tape 10 (FIG. 2 (c)),
Further, the cover plate 21 provided with the holes 22 and 23 is bonded to the upper surface of the stiffener 19 with an adhesive 20 (FIG. 2D). At this time, positioning is performed so that the stiffener 19 and the holes 22 and 23 of the cover plate 21 overlap.

【0030】最後に、ポリイミドテープ10の底面に半
田ボール15を取り付ければ、図1に示す構造のTBG
Aパッケージが得られる(図2(e))。
Finally, if the solder balls 15 are attached to the bottom surface of the polyimide tape 10, the TBG having the structure shown in FIG.
An A package is obtained (FIG. 2E).

【0031】上記構造のTBGAパッケージによれば、
半導体チップ16と電気的に接続されたポリイミドテー
プ10の銅箔14の部位P1,P2に対し、貫通孔2
2,23を通して、針状の測定用端子でパッケージ上方
より接触を図ることができる。これにより、本実施形態
では次のような利点がある。
According to the TBGA package having the above structure,
The through holes 2 are formed in portions P1 and P2 of the copper foil 14 of the polyimide tape 10 electrically connected to the semiconductor chip 16.
Through the needles 2 and 23, the needle-like measuring terminal can make contact from above the package. Thus, the present embodiment has the following advantages.

【0032】(1)ポリイミドテープ10上の任意の銅
箔14の電位測定等の電気的測定が可能である。これ
は、パッケージをPCB基板等に実装した後も可能であ
る。
(1) Electrical measurement such as potential measurement of an arbitrary copper foil 14 on the polyimide tape 10 is possible. This is possible even after the package is mounted on a PCB substrate or the like.

【0033】(2)信号ピンに接触する必要がないの
で、半導体チップ16上の信号ピンに接続していない端
子の電位をポリイミドテープ10、スティフナ19及び
カバープレート21上で測定することができ、ICに本
来要求されている機能以外の要素に関する測定用あるい
はテスト用端子を、信号ピンを使用せずに複数個設ける
ことができる。
(2) Since it is not necessary to contact the signal pins, the potentials of the terminals not connected to the signal pins on the semiconductor chip 16 can be measured on the polyimide tape 10, the stiffener 19 and the cover plate 21, A plurality of measurement or test terminals for elements other than the functions originally required of the IC can be provided without using signal pins.

【0034】(3)電極が少なくとも2つあれば、半導
体チップ16上の素子を利用して実装後でも半導体チッ
プ16の温度を簡単に測定することが可能である。
(3) If there are at least two electrodes, it is possible to easily measure the temperature of the semiconductor chip 16 even after mounting using elements on the semiconductor chip 16.

【0035】この(3)の利点について具体例(A),
(B)を説明する。
With respect to the advantage of (3), specific examples (A),
(B) will be described.

【0036】(A)温度測定に使用する目的で半導体チ
ップ16上にダイオード等の半導体素子を作り込んでお
く。さらに、周囲温度とその半導体素子の電気抵抗値の
関係を予め記録しておくこのとき、周囲温度を変化させ
た時は電気抵抗値を記録するまでに十分時間をおき、チ
ップ温度=周囲温度になるようにしてから、電気抵抗値
を記録するように注意する。実際に、そのICを動作さ
せた状態で当該半導体素子の電気抵抗を測定すれば、半
導体チップ16の温度を知ることができる。
(A) A semiconductor device such as a diode is formed on a semiconductor chip 16 for use in temperature measurement. Furthermore, the relationship between the ambient temperature and the electric resistance of the semiconductor element is recorded in advance.If the ambient temperature is changed, allow sufficient time for the electric resistance to be recorded. Be careful to record the electrical resistance value. Actually, the temperature of the semiconductor chip 16 can be known by measuring the electric resistance of the semiconductor element while the IC is operated.

【0037】(B)半導体チップ16上に予め熱電対素
子を作り込んでおき、温度を測定する。
(B) A thermocouple element is formed on the semiconductor chip 16 in advance, and the temperature is measured.

【0038】いずれの場合にも、温度を電気的に測定す
るためにパッケージ外部に2つ以上の測定用端子を必要
とする。
In any case, two or more measuring terminals are required outside the package to electrically measure the temperature.

【0039】ICパッケージのボールやピンを温度測定
用端子に使用すると、数ボール/リードを無駄にするこ
とになる。また、ICパッケージの実装後において、そ
のボール/リードに針状の測定用端子で接触を図ること
は困難(QFPのリードは細く、リードピッチも狭
い)、あるいは不可能(BGAのボールはパッケージと
PCB基板間に存在する)であるため、ICパッケージ
を実装する基板上に温度測定用配線や端子等を用意する
必要がある。
If balls or pins of the IC package are used as terminals for temperature measurement, several balls / lead are wasted. Also, after mounting the IC package, it is difficult or impossible to contact the ball / lead with a needle-like measuring terminal (the lead of the QFP is thin and the lead pitch is narrow). Therefore, it is necessary to prepare temperature measurement wiring and terminals on the substrate on which the IC package is mounted.

【0040】本発明では、パッケージ上方から測定用端
子に接触することができるので、ボール(BGA)や信
号用ピン(QFP)を使用せずに、この種の温度測定を
容易に行うことができる。
In the present invention, since the measurement terminals can be contacted from above the package, this type of temperature measurement can be easily performed without using a ball (BGA) or a signal pin (QFP). .

【0041】次に、本発明の第2実施形態を説明する。Next, a second embodiment of the present invention will be described.

【0042】図3(a),(b),(c)は、本発明の
第2実施形態に係るTBGAパッケージの構造図であ
り、同図(a)は断面図、同図(b)はスティフナの上
面図、同図(c)はカバープレートの上面図であり、図
1と共通の要素には同一の符号を付してその説明を省略
する。
FIGS. 3A, 3B and 3C are structural views of a TBGA package according to a second embodiment of the present invention. FIG. 3A is a sectional view, and FIG. 1C is a top view of the cover plate, and the same elements as those in FIG. 1 are denoted by the same reference numerals and description thereof will be omitted.

【0043】本実施形態では、複数個に分割させたステ
ィフナ19Aの形状にそれぞれ凸型部19a,19bを
設け、カバープレート21には予めスティフナ19Aの
凸型部19a,19bの上部に当たる位置に孔22,2
3を設ける。
In this embodiment, a plurality of divided stiffeners 19A are provided with convex portions 19a and 19b, respectively, and the cover plate 21 is provided with holes at positions corresponding to the upper portions of the convex portions 19a and 19b of the stiffener 19A in advance. 22,2
3 is provided.

【0044】圧着による組み立ての際に、スティフナ1
9Aの凸型部19a,19bがポリイミドテープ10と
スティフナ19とを接続する接着剤18を突き破り、半
導体チップ16と電気的に接続されたポリイミドテープ
10の部位P1,P2に接触する。これにより、ポリイ
ミドテープ10の部位P1に電気的に接続されたスティ
フナ19Aを独立した複数個の電極として機能させ、パ
ッケージ上方よりスティフナ19Aに接触を図ることが
できる。
When assembling by crimping, the stiffener 1
The convex portions 19a and 19b of 9A break through the adhesive 18 connecting the polyimide tape 10 and the stiffener 19, and come into contact with the portions P1 and P2 of the polyimide tape 10 electrically connected to the semiconductor chip 16. Accordingly, the stiffener 19A electrically connected to the portion P1 of the polyimide tape 10 can function as a plurality of independent electrodes, and can contact the stiffener 19A from above the package.

【0045】本実施形態でも、上記第1実施形態と同様
の利点を有するほか、シールド効果やパッケージの特性
インピーダンスの調整なども容易に可能になる。
This embodiment has the same advantages as the first embodiment, and also facilitates the adjustment of the shielding effect and the characteristic impedance of the package.

【0046】次に、本発明の第3実施形態を説明する。Next, a third embodiment of the present invention will be described.

【0047】図4(a),(b),(c)は、本発明の
第3実施形態に係るTBGAパッケージの構造図であ
り、同図(a)は断面図、同図(b)はスティフナの上
面図、同図(c)はカバープレートの上面図であり、図
1と共通の要素には同一の符号を付してその説明を省略
する。
FIGS. 4A, 4B, and 4C are structural views of a TBGA package according to a third embodiment of the present invention. FIG. 4A is a sectional view, and FIG. 1C is a top view of the cover plate, and the same elements as those in FIG. 1 are denoted by the same reference numerals and description thereof will be omitted.

【0048】本実施形態では、複数個に分割されたステ
ィフナ19A及び複数個に分割されたカバープレート2
1Aの形状にそれぞれ凸型部19a,19b、21a,
21bを設ける。
In the present embodiment, the divided stiffener 19A and the divided cover plate 2
Each of the convex portions 19a, 19b, 21a,
21b is provided.

【0049】圧着による組み立ての際に、カバープレー
ト21Aの凸型部21a,21bがスティフナ19Aと
カバープレート21Aとを接続する接着剤20を突き破
りスティフナ19Aに接触し、同様にスティフナ19A
の凸型部19a,19bがポリイミドテープ10とステ
ィフナ19Aとを接続する接着剤18を突き破り、半導
体チップ16と電気的に接続されたポリイミドテープ1
0上の導電部に接触する。これにより、ポリイミドテー
プ10の導電部と電気的に接続されたカバープレート2
1Aを独立した複数個の電極として機能させ、パッケー
ジ上方よりカバープレート21Aに接触を図ることがで
きる。
At the time of assembly by crimping, the convex portions 21a and 21b of the cover plate 21A break through the adhesive 20 connecting the stiffener 19A and the cover plate 21A and come into contact with the stiffener 19A.
Of the polyimide tape 1 electrically connected to the semiconductor chip 16 by breaking through the adhesive 18 connecting the polyimide tape 10 and the stiffener 19A.
Touch the conductive part on 0. Thereby, the cover plate 2 electrically connected to the conductive portion of the polyimide tape 10
1A can function as a plurality of independent electrodes, and can contact the cover plate 21A from above the package.

【0050】本実施形態でも、上記第2実施形態と同様
の利点を有する。
This embodiment has the same advantages as the second embodiment.

【0051】次に、本発明の第4実施形態を説明する。Next, a fourth embodiment of the present invention will be described.

【0052】図5は、本発明の第4実施形態に係るTB
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
FIG. 5 shows a TB according to a fourth embodiment of the present invention.
FIG. 2 is a structural diagram of a GA package, in which components common to FIG. 1 are denoted by the same reference numerals and description thereof is omitted.

【0053】本実施形態では、上記第3実施形態と同様
に、複数個に分割されたスティフナ19A及び複数個に
分割されたカバープレート21Bの形状にそれぞれ凸型
部19a,19b、21c,21dを設ける。組み立て
後のカバープレート21Bの形状は、上記第3実施形態
のカバープレートとは異なり、凸型部21c,21d
に、それぞれスティフナ19Aまで達する孔21e,2
1fが形成されている。
In this embodiment, similarly to the third embodiment, the convex portions 19a, 19b, 21c, and 21d are formed in the shapes of the divided stiffener 19A and the divided cover plate 21B, respectively. Provide. The shape of the cover plate 21B after assembly is different from the cover plate of the third embodiment, and the convex portions 21c and 21d are different.
Holes 21e and 2e reaching the stiffener 19A, respectively.
1f is formed.

【0054】圧着による組み立ての際に、カバープレー
ト21Bの凸型部21c,21dがスティフナ19Aと
カバープレート21Bとを接続する接着剤20を突き破
りスティフナ19Aに接触し、同様にスティフナ19A
の凸型部19a,19bがポリイミドテープ10とステ
ィフナ19Aとを接続する接着剤18を突き破り、半導
体チップ16と電気的に接続されたポリイミドテープ1
0上の導電部に接触する。これにより、半導体チップ1
6と電気的に接続されたカバープレート21Bを独立し
た複数個の電極として機能させ、パッケージ上方よりカ
バープレート21Bに接触を図ることができる。
At the time of assembly by crimping, the convex portions 21c and 21d of the cover plate 21B break through the adhesive 20 connecting the stiffener 19A and the cover plate 21B and come into contact with the stiffener 19A.
Of the polyimide tape 1 electrically connected to the semiconductor chip 16 by breaking through the adhesive 18 connecting the polyimide tape 10 and the stiffener 19A.
Touch the conductive part on 0. Thereby, the semiconductor chip 1
The cover plate 21B electrically connected to the cover 6 functions as a plurality of independent electrodes, and can contact the cover plate 21B from above the package.

【0055】本実施形態でも、上記第1実施形態と同様
の利点を有する。
This embodiment also has the same advantages as the first embodiment.

【0056】次に、本発明の第5実施形態を説明する。Next, a fifth embodiment of the present invention will be described.

【0057】図6は、本発明の第5実施形態に係るTB
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
FIG. 6 shows a TB according to a fifth embodiment of the present invention.
FIG. 2 is a structural diagram of a GA package, in which components common to FIG. 1 are denoted by the same reference numerals and description thereof is omitted.

【0058】本実施形態では、複数個に分割されたカバ
ープレート21Cの形状にそれぞれ凸型部21g,21
hを設け、スティフナ19Aには予めカバープレート2
1Cの凸型部21g,21hが通り抜けるように孔19
c,19dを設ける。
In this embodiment, the shape of the cover plate 21C divided into a plurality of portions is different from that of the convex portions 21g and 21g.
h, the stiffener 19A has a cover plate 2 in advance.
Holes 19 are formed so that convex portions 21g and 21h of 1C pass through.
c and 19d are provided.

【0059】圧着による組み立ての際に、カバープレー
ト21Cの凸型部21g,21hがスティフナ19Aの
孔19c,19dを通り抜け、半導体チップ16と電気
的に接続されたポリイミドテープ10上の導電部に接触
する。これにより、カバープレート21Cを独立した複
数個の電極として機能させ、パッケージ上方よりカバー
プレート21Cに接触を図ることができる。
At the time of assembling by crimping, the convex portions 21g and 21h of the cover plate 21C pass through the holes 19c and 19d of the stiffener 19A and come into contact with the conductive portion on the polyimide tape 10 electrically connected to the semiconductor chip 16. I do. Thus, the cover plate 21C can function as a plurality of independent electrodes, and can contact the cover plate 21C from above the package.

【0060】本実施形態でも、上記第2実施形態と同様
の利点を有する。
This embodiment has the same advantages as the second embodiment.

【0061】次に、本発明の第6実施形態を説明する。Next, a sixth embodiment of the present invention will be described.

【0062】図7は、本発明の第6実施形態に係るTB
GAパッケージの構造図であり、図1と共通の要素には
同一の符号を付してその説明を省略する。
FIG. 7 shows a TB according to a sixth embodiment of the present invention.
FIG. 2 is a structural diagram of a GA package, in which components common to FIG. 1 are denoted by the same reference numerals and description thereof is omitted.

【0063】本実施形態では、上記第5実施形態と同様
に、複数個に分割されたカバープレート21Cの形状に
それぞれ凸型部21g,21hを設け、スティフナ19
Aには予めカバープレート21Cの凸型部21g,21
hが通り抜けるように孔19c,19dを設ける。組み
立て後のカバープレート21Cの形状は、上記第5実施
形態のカバープレートとは異なり、凸型部21g,21
hに、それぞれスティフナ19Aまで達する孔が形成さ
れている。
In the present embodiment, similarly to the fifth embodiment, the cover plate 21C divided into a plurality of parts is provided with convex portions 21g and 21h, respectively, and the stiffener 19 is provided.
In A, the convex portions 21g and 21g of the cover plate 21C are previously set.
Holes 19c and 19d are provided so that h can pass through. The shape of the assembling cover plate 21C is different from the cover plate of the fifth embodiment described above, and the convex portions 21g, 21
In h, holes each reaching the stiffener 19A are formed.

【0064】圧着による組み立ての際に、カバープレー
ト21Cの凸型部がスティフナ19Aの孔19c,19
dを通り抜け、半導体チップ16に電気的に接続された
ポリイミドテープ10上の導電部に接触する。これによ
り、カバープレート21Cを独立した複数個の電極とし
て機能させ、パッケージ上方よりカバープレート21C
に接触を図ることができる。
When assembling by crimping, the convex portions of the cover plate 21C are inserted into the holes 19c, 19c of the stiffener 19A.
d, and comes into contact with the conductive portion on the polyimide tape 10 electrically connected to the semiconductor chip 16. As a result, the cover plate 21C functions as a plurality of independent electrodes, and the cover plate 21C
Can be contacted.

【0065】本実施形態でも、上記第2実施形態と同様
の利点を有する。
This embodiment has the same advantages as the second embodiment.

【0066】[0066]

【発明の効果】以上詳細に説明したように、第1の発明
であるBGAパッケージによれば、カバープレートから
固定用板部材を介して回路基板の導電部に達する貫通孔
を1つまたは複数設けたので、次のような効果を得るこ
とができる。
As described above in detail, according to the BGA package of the first invention, one or a plurality of through holes are provided from the cover plate to the conductive portion of the circuit board via the fixing plate member. Therefore, the following effects can be obtained.

【0067】(1)半導体チップと電気的に接続されて
いる回路基板上の任意の導電部に、パッケージ上方より
接触を図ることができるため、回路基板上の任意の導電
部の電位測定等の電気的測定が可能である。これは、パ
ッケージの実装後も可能な効果である。
(1) Since any conductive portion on the circuit board electrically connected to the semiconductor chip can be contacted from above the package, it is possible to measure the potential of any conductive portion on the circuit board. Electrical measurements are possible. This is an effect that can be obtained even after the package is mounted.

【0068】(2)信号ピンに接触する必要がないの
で、半導体チップ上の信号ピンに接続していない端子の
電位を回路基板、固定用板部材及びカバープレート上で
測定することができ、半導体チップに本来要求されてい
る機能以外の、測定用あるいはテスト用端子を信号ピン
を使用せずに複数個設けることができる。
(2) Since it is not necessary to make contact with the signal pins, the potentials of the terminals not connected to the signal pins on the semiconductor chip can be measured on the circuit board, the fixing plate member and the cover plate. A plurality of measurement or test terminals other than those originally required for the chip can be provided without using signal pins.

【0069】第2の発明であるBGAパッケージによれ
ば、カバープレートに固定用板部材まで達する穴を設け
ると共に、固定用板部材には回路基板の導電部に当接す
る凸部を設けたので、上記第1の発明と同等の効果を奏
するほか、パッケージ上方より接触を図ることができる
独立した複数個の電極を設けることができ、この電極の
電位測定等の電気的測定が可能になる。また、シールド
効果やパッケージの特性インピーダンスの調整なども容
易に可能となる。
According to the BGA package of the second invention, the cover plate is provided with the hole reaching the fixing plate member, and the fixing plate member is provided with the convex portion which comes into contact with the conductive portion of the circuit board. In addition to providing the same effects as the first aspect of the invention, a plurality of independent electrodes can be provided which can be contacted from above the package, and electrical measurement such as potential measurement of the electrodes can be performed. Further, it is possible to easily adjust the shielding effect and the characteristic impedance of the package.

【0070】第3の発明であるBGAパッケージによれ
ば、カバープレートには固定用板に当接する凸部を設け
ると共に、固定用板には回路基板の導電部に当接する凸
部を設けたので、上記第1及び第2の発明と同等の効果
を奏する。
According to the BGA package of the third invention, the cover plate is provided with the convex portion abutting on the fixing plate, and the fixing plate is provided with the convex portion abutting on the conductive portion of the circuit board. The same effects as those of the first and second inventions are provided.

【0071】第4の発明であるBGAパッケージによれ
ば、固定用板部材には貫通孔を設けると共に、カバープ
レートには貫通孔を通り抜けて回路基板の導電部に直接
当接する凸部を設けたので、上記第1及び第2の発明と
同等の効果を奏する。
According to the BGA package of the fourth invention, the fixing plate member is provided with the through hole, and the cover plate is provided with the convex portion which passes through the through hole and directly contacts the conductive portion of the circuit board. Therefore, the same effects as those of the first and second inventions are provided.

【0072】第5の発明であるパッケージ内半導体チッ
プの温度測定方法によれば、半導体チップに温度測定用
の半導体素子を組み込むと共に、ICパッケージの上方
から回路基板上の導電部に電気的に接続するための接続
手段を設け、さらに周囲温度と前記半導体素子の電気抵
抗値の関係を設定しておき、前記半導体チップを動作さ
せた状態で前記接続手段を介して半導体素子の電気抵抗
値を測定するようにしたので、半導体チップ上の半導体
素子を利用して、ICパッケージ内の該半導体チップの
温度を実装後でも簡単に測定することが可能になる。
According to the method for measuring the temperature of a semiconductor chip in a package according to a fifth aspect of the present invention, a semiconductor element for temperature measurement is incorporated in the semiconductor chip and electrically connected to a conductive portion on a circuit board from above the IC package. Connection means for setting the electrical resistance of the semiconductor element, and setting the relationship between the ambient temperature and the electric resistance of the semiconductor element, and measuring the electric resistance of the semiconductor element via the connection means while the semiconductor chip is operating. Therefore, it is possible to easily measure the temperature of the semiconductor chip in the IC package even after the semiconductor chip is mounted by using the semiconductor element on the semiconductor chip.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係るTBGAパッケー
ジの構造図である。
FIG. 1 is a structural diagram of a TBGA package according to a first embodiment of the present invention.

【図2】図1に示したTBGAパッケージの組み立て工
程図である。
FIG. 2 is an assembly process diagram of the TBGA package shown in FIG. 1;

【図3】本発明の第2実施形態に係るTBGAパッケー
ジの構造図である。
FIG. 3 is a structural diagram of a TBGA package according to a second embodiment of the present invention.

【図4】本発明の第3実施形態に係るTBGAパッケー
ジの構造図である。
FIG. 4 is a structural diagram of a TBGA package according to a third embodiment of the present invention.

【図5】本発明の第4実施形態に係るTBGAパッケー
ジの構造図である。
FIG. 5 is a structural diagram of a TBGA package according to a fourth embodiment of the present invention.

【図6】本発明の第5実施形態に係るTBGAパッケー
ジの構造図である。
FIG. 6 is a structural diagram of a TBGA package according to a fifth embodiment of the present invention.

【図7】本発明の第6実施形態に係るTBGAパッケー
ジの構造図である。
FIG. 7 is a structural diagram of a TBGA package according to a sixth embodiment of the present invention.

【図8】従来のTBGAパッケージの構造を示す図であ
る。
FIG. 8 is a diagram showing a structure of a conventional TBGA package.

【符号の説明】[Explanation of symbols]

10 ポリイミドテープ 11 テープ本体 12,13 レジスト 14 銅箔 15 半田ボール 16 半導体チップ 17 樹脂 18 接着剤 19 スティフナ 19A スティフナ 19a,19b スティフナの凸型部 20 接着剤 21,21A,21B,21C カバープレート 21a,21b,21c,21d,21g,21h カ
バープレートの凸型部 22,23 貫通孔
DESCRIPTION OF SYMBOLS 10 Polyimide tape 11 Tape body 12, 13 Resist 14 Copper foil 15 Solder ball 16 Semiconductor chip 17 Resin 18 Adhesive 19 Stiffener 19A Stiffener 19a, 19b Convex part of stiffener 20 Adhesive 21, 21A, 21B, 21C Cover plate 21a, 21b, 21c, 21d, 21g, 21h Convex portion of cover plate 22, 23 Through hole

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する固定用板部材と、前記半導体チップ
及び前記固定用板部材の面に絶縁性接着剤で接着された
カバープレートとを有し、前記カバープレートの反対側
で前記半導体チップを樹脂封止したBGAパッケージに
おいて、 前記カバープレートから前記固定用板部材を介して前記
回路基板の導電部に達する貫通孔を1つまたは複数設け
たことを特徴とするBGAパッケージ。
A circuit board for electrically connecting a solder ball mounted for connection to an external circuit and a semiconductor chip mounted on a side opposite to a mounting surface of the solder ball; A fixing plate member fixed to the circuit board by bonding with an insulating adhesive, and a cover plate bonded to the surface of the semiconductor chip and the fixing plate member with an insulating adhesive; In a BGA package in which the semiconductor chip is resin-sealed on a side opposite to a plate, one or a plurality of through holes are provided from the cover plate to the conductive portion of the circuit board via the fixing plate member. BGA package.
【請求項2】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する導電性の固定用板部材と、前記半導
体チップ及び前記固定用板部材の面に絶縁性接着剤で接
着されたカバープレートとを有し、前記カバープレート
の反対側で前記半導体チップを樹脂封止したBGAパッ
ケージにおいて、 前記カバープレートに前記固定用板部材まで達する穴を
設けると共に、前記固定用板部材には前記回路基板の導
電部に当接する凸部を設けたことを特徴とするBGAパ
ッケージ。
2. A circuit board for electrically connecting a solder ball mounted for connection to an external circuit and a semiconductor chip mounted on a side opposite to a surface on which the solder ball is mounted, and on the circuit board. A conductive fixing plate member fixed to the circuit board by bonding with an insulating adhesive, and a cover plate bonded to the surface of the semiconductor chip and the fixing plate member with an insulating adhesive. In a BGA package in which the semiconductor chip is resin-sealed on the opposite side of the cover plate, a hole reaching the fixing plate member is provided in the cover plate, and the fixing plate member is provided in a conductive portion of the circuit board. A BGA package characterized by providing a contacting projection.
【請求項3】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する導電性の固定用板部材と、前記半導
体チップ及び前記固定用板部材の面に絶縁性接着剤で接
着された導電性のカバープレートとを有し、前記カバー
プレートの反対側で前記半導体チップを樹脂封止したB
GAパッケージにおいて、 前記カバープレートには前記固定用板に当接する凸部を
設けると共に、前記固定用板には前記回路基板の導電部
に当接する凸部を設けたことを特徴するBGAパッケー
ジ。
3. A circuit board for electrically connecting a solder ball mounted for connection to an external circuit and a semiconductor chip mounted on a side opposite to a surface on which the solder ball is mounted, and on the circuit board. A conductive fixing plate member fixed to the circuit board by bonding with an insulating adhesive; and a conductive cover plate bonded to the surface of the semiconductor chip and the fixing plate member with an insulating adhesive. B in which the semiconductor chip is resin-sealed on the opposite side of the cover plate.
In the GA package, a BGA package is provided, wherein the cover plate has a convex portion that contacts the fixing plate, and the fixing plate has a convex portion that contacts the conductive portion of the circuit board.
【請求項4】 外部回路と接続するために取り付けられ
た半田ボールと該半田ボールの取り付け面の反対側に載
置された半導体チップとを電気的に接続する回路基板
と、前記回路基板上に絶縁性の接着剤で接着されて前記
回路基板を固定する固定用板部材と、前記半導体チップ
及び前記固定用板部材の面に絶縁性接着剤で接着された
導電性のカバープレートとを有し、前記カバープレート
の反対側で前記半導体チップを樹脂封止したBGAパッ
ケージにおいて、 前記固定用板部材には貫通孔を設けると共に、前記カバ
ープレートには前記貫通孔を通り抜けて前記回路基板の
導電部に直接当接する凸部を設けたことを特徴するBG
Aパッケージ。
4. A circuit board for electrically connecting a solder ball mounted for connection to an external circuit and a semiconductor chip mounted on a side opposite to the surface on which the solder ball is mounted, and on the circuit board. A fixing plate member fixed to the circuit board by bonding with an insulating adhesive, and a conductive cover plate bonded to the surface of the semiconductor chip and the fixing plate member with an insulating adhesive. In a BGA package in which the semiconductor chip is resin-sealed on the opposite side of the cover plate, a through hole is provided in the fixing plate member, and the cover plate passes through the through hole and a conductive portion of the circuit board is provided. Characterized in that a convex portion is provided which directly abuts on the BG
A package.
【請求項5】 回路基板上の半導体チップを封止するI
Cパッケージに対し、 前記半導体チップに温度測定用
の半導体素子を組み込むと共に、ICパッケージの上方
から前記回路基板上の導電部に電気的に接続するための
接続手段を2つ以上設け、さらに周囲温度と前記半導体
素子の電気抵抗値の関係を設定しておき、 前記半導体
チップを動作させた状態で前記接続手段を介して前記半
導体素子の電気抵抗値を測定することを特徴とすること
を特徴とするパッケージ内半導体チップの温度測定方
法。
5. An I for sealing a semiconductor chip on a circuit board.
For the C package, a semiconductor element for temperature measurement is incorporated in the semiconductor chip, and two or more connection means for electrically connecting the conductive element on the circuit board from above the IC package are provided. And setting the electrical resistance value of the semiconductor element, and measuring the electrical resistance value of the semiconductor element via the connection means while the semiconductor chip is operating. To measure the temperature of semiconductor chips in packages.
JP1967398A 1998-01-30 1998-01-30 Bga package and temperature measuring method of semiconductor chip in package Pending JPH11220057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1967398A JPH11220057A (en) 1998-01-30 1998-01-30 Bga package and temperature measuring method of semiconductor chip in package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1967398A JPH11220057A (en) 1998-01-30 1998-01-30 Bga package and temperature measuring method of semiconductor chip in package

Publications (1)

Publication Number Publication Date
JPH11220057A true JPH11220057A (en) 1999-08-10

Family

ID=12005768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1967398A Pending JPH11220057A (en) 1998-01-30 1998-01-30 Bga package and temperature measuring method of semiconductor chip in package

Country Status (1)

Country Link
JP (1) JPH11220057A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294724A (en) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd Multilayer circuit wiring substrate and semiconductor device
JP2011103479A (en) * 2011-01-04 2011-05-26 Nec Corp Semiconductor package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294724A (en) * 2006-04-26 2007-11-08 Toppan Printing Co Ltd Multilayer circuit wiring substrate and semiconductor device
JP2011103479A (en) * 2011-01-04 2011-05-26 Nec Corp Semiconductor package

Similar Documents

Publication Publication Date Title
JP2819285B2 (en) Stacked bottom lead semiconductor package
KR100223727B1 (en) Semiconductor device
US6087716A (en) Semiconductor device package having a connection substrate with turned back leads and method thereof
JP2763020B2 (en) Semiconductor package and semiconductor device
US20030116863A1 (en) Semiconductor chip-mounting board
JPH11135682A (en) Resin encapsulated semiconductor device and its manufacture
JPH09246426A (en) Surface mounted type electronic component, wiring board, mounting board and mounting method
JPH11220057A (en) Bga package and temperature measuring method of semiconductor chip in package
US6628136B2 (en) Method and apparatus for testing a semiconductor package
JP2885202B2 (en) Inspection jig for semiconductor package
JPH11176849A (en) Manufacture of semiconductor device
JPH08279570A (en) Semiconductor device
JP2001284394A (en) Semiconductor element
JPH05160215A (en) Evaluation tool for semiconductor device
JP2652222B2 (en) Substrate for mounting electronic components
JPH11297882A (en) Semiconductor device, manufacture thereof, electronic device and manufacture thereof
JP3485424B2 (en) IC package
KR100199854B1 (en) Leadframes for chip scale package and chip scale package using them
JPH03228356A (en) Ic package
JPH10335520A (en) Surface mounting type electronic part, wiring board, mounting board, and mounting method
JP3024046B2 (en) Semiconductor package
JP3172292B2 (en) Hybrid integrated circuit device
JP3632883B2 (en) Semiconductor device
JPH08220188A (en) Socket for semiconductor device
JPH10173084A (en) Semiconductor device and its manufacturing method