JPH11214564A - Method for preparing plate with built-in electrode terminal - Google Patents
Method for preparing plate with built-in electrode terminalInfo
- Publication number
- JPH11214564A JPH11214564A JP1004298A JP1004298A JPH11214564A JP H11214564 A JPH11214564 A JP H11214564A JP 1004298 A JP1004298 A JP 1004298A JP 1004298 A JP1004298 A JP 1004298A JP H11214564 A JPH11214564 A JP H11214564A
- Authority
- JP
- Japan
- Prior art keywords
- electrode terminal
- cut
- plate
- metal film
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Connecting Device With Holders (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、互いに微細ピッチ
でマトリクス状に分散配置される多数の微細電極端子を
機械的及び電気的に絶縁構造で内蔵したプレートの作成
方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a plate in which a large number of fine electrode terminals are arranged in a matrix at a fine pitch with a mechanically and electrically insulating structure.
【0002】[0002]
【従来の技術】従来より、例えばチップ状に形成された
半導体パッケージ(CSP;チップサイズパッケージ
等)の適正試験を行う場合には、この半導体パッケージ
を試験用の配線基板に実装するためのソケット(CSP
ソケット等)を用意し、このソケットに半導体パッケー
ジを装着し、配線基板を介して各種の試験を行うように
している。この場合、ソケットは、半導体パッケージの
電極端子に対応してソケット側の電極端子を位置決め配
置する構造を有し、これによりソケット側の各電極端子
を互いに絶縁状態で位置決め配置し、ソケットに装着さ
れた半導体パッケージの各電極端子に当接させるように
なっている。2. Description of the Related Art Conventionally, for example, when an appropriate test of a semiconductor package (CSP; chip size package, etc.) formed in a chip shape is performed, a socket (for mounting the semiconductor package on a test wiring board) is used. CSP
Socket), a semiconductor package is mounted in the socket, and various tests are performed via a wiring board. In this case, the socket has a structure in which the electrode terminals on the socket side are positioned and arranged corresponding to the electrode terminals of the semiconductor package, whereby the electrode terminals on the socket side are positioned and arranged in an insulated state from each other, and mounted on the socket. The semiconductor device is brought into contact with each electrode terminal of the semiconductor package.
【0003】図5は、このような従来のソケットに設け
られる電極フィルムを示す部分側断面図である。半導体
パッケージ10は、下面に複数の電極端子12を有し、
ソケット20上に図示しない位置決め部によって位置決
めされた状態で装着されている。また、ソケット20
は、半導体パッケージ10の下面に配置される接続用電
極フィルム22を有する。FIG. 5 is a partial sectional side view showing an electrode film provided on such a conventional socket. The semiconductor package 10 has a plurality of electrode terminals 12 on the lower surface,
It is mounted on the socket 20 while being positioned by a positioning portion (not shown). The socket 20
Has a connection electrode film 22 disposed on the lower surface of the semiconductor package 10.
【0004】この電極フィルム22(商品名;アズマッ
ト)は、例えばポリイミド製のものであり、複数の孔2
4に電極端子26を装着したものである。各電極端子2
6は、リベット状の金属片より形成され、上述した半導
体パッケージ10の電極端子12に対応して配置されて
いる。図6は、電極フィルム22に設けられる電極端子
26の配置を示す平面図である。図示のように、各電極
端子26は、半導体パッケージ10の電極端子12に対
応して上下左右に等間隔でマトリクス状に形成されてい
る。また、本例のように樹脂フィルムの代わりに、絶縁
性のプレートにマトリクス状に多数の孔を形成し、各孔
に電極端子を設けるものも提供されている。The electrode film 22 (trade name: Asmat) is made of, for example, polyimide and has a plurality of holes 2.
4 has an electrode terminal 26 attached thereto. Each electrode terminal 2
Numeral 6 is formed from a rivet-shaped metal piece, and is arranged corresponding to the electrode terminal 12 of the semiconductor package 10 described above. FIG. 6 is a plan view showing the arrangement of the electrode terminals 26 provided on the electrode film 22. As shown in the figure, each electrode terminal 26 is formed in a matrix at equal intervals in the vertical, horizontal, and vertical directions corresponding to the electrode terminals 12 of the semiconductor package 10. Further, there is also provided one in which a large number of holes are formed in a matrix on an insulating plate instead of a resin film as in this example, and electrode terminals are provided in each hole.
【0005】[0005]
【発明が解決しようとする課題】ところで、半導体パッ
ケージの小型化、多機能化に伴い、上述したソケットの
形状も微細化が要求されている。例えば、数10個から
数100個の電極端子を10μ〜100μの微細ピッチ
でマトリクス状に配列することが必要となる。By the way, with the miniaturization and multifunctionality of the semiconductor package, the above-mentioned socket is also required to be miniaturized. For example, it is necessary to arrange tens to hundreds of electrode terminals in a matrix at a fine pitch of 10 μ to 100 μ.
【0006】一方、上述したソケット側の電極フィルム
やプレートに金属電極を設ける方法として、従来は以下
のようなものがある。 プリント基板のスルーホールを利用する。 スルーホールピンを利用する。 リベットを利用する。 樹脂フィルムへの金属蒸着等を利用する。 しかしながら、以上の方法は、いずれも加工の容易性、
微細化、コスト、品質、寸法精度、耐久性、耐熱性、信
頼性等において問題がある。On the other hand, as a method of providing a metal electrode on the above-mentioned electrode film or plate on the socket side, there is a conventional method as follows. Utilizes through holes in printed circuit boards. Use through-hole pins. Use rivets. Utilization of metal deposition on resin film, etc. However, all of the above methods are easy to process,
There are problems in miniaturization, cost, quality, dimensional accuracy, durability, heat resistance, reliability, and the like.
【0007】そこで本発明の目的は、互いに微細ピッチ
でマトリクス状に分散して配置される多数の微細電極端
子を機械的及び電気的に絶縁構造で内蔵したプレートの
作成方法を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a method for producing a plate in which a large number of fine electrode terminals arranged in a matrix at a fine pitch are built in a mechanically and electrically insulating structure. .
【0008】[0008]
【課題を解決するための手段】本発明は前記目的を達成
するため、マトリクス状に分散して配置される電極端子
を機械的及び電気的に絶縁構造で内蔵したプレートの作
成方法において、絶縁性基板と金属膜とを交互に積層し
た多層基板をその板厚方向に所定の間隔で裁断する裁断
工程と、前記裁断工程によって得られた多層基板の裁断
片の裁断面に対し、前記電極端子に対応する領域をマス
クして、それ以外の金属膜をエッチングにより除去する
ことにより、前記絶縁性基板の間に所定ピッチで金属膜
片を残存させる金属膜除去工程とを有することを特徴と
する。According to the present invention, there is provided a method for producing a plate in which electrode terminals dispersed and arranged in a matrix are mechanically and electrically incorporated in an insulating structure. A cutting step of cutting a multilayer substrate obtained by alternately laminating a substrate and a metal film at predetermined intervals in the thickness direction thereof, and a cutting section of a cut piece of the multilayer substrate obtained by the cutting step, wherein the electrode terminals A metal film removing step of removing a metal film piece at a predetermined pitch between the insulating substrates by masking a corresponding region and removing the other metal film by etching.
【0009】本発明の電極端子の内蔵プレート作成方法
では、まず、裁断工程において、絶縁性基板と金属膜と
を交互に積層した多層基板をその板厚方向に所定の間隔
で裁断する。これにより、絶縁性基板と金属膜とを交互
に積層した多層基板の裁断片が形成される。In the method for producing a built-in plate for electrode terminals according to the present invention, first, in a cutting step, a multilayer substrate in which insulating substrates and metal films are alternately laminated is cut at predetermined intervals in the plate thickness direction. As a result, a cut piece of the multilayer substrate in which the insulating substrate and the metal film are alternately laminated is formed.
【0010】次に、金属膜除去工程では、裁断工程によ
って得られた多層基板の裁断片の裁断面に対し、前記電
極端子に対応する領域をマスクして、それ以外の金属膜
をエッチングにより除去する。これにより、絶縁性基板
の間に所定ピッチで金属膜片を残存される。この結果、
互いに微細ピッチでマトリクス状に分散して配置される
多数の微細電極端子を機械的及び電気的に絶縁構造で内
蔵したプレートを容易に作成できる。Next, in the metal film removing step, a region corresponding to the electrode terminal is masked on the cut surface of the cut piece of the multilayer substrate obtained in the cutting step, and the other metal films are removed by etching. I do. Thereby, the metal film pieces are left at a predetermined pitch between the insulating substrates. As a result,
A plate in which a large number of fine electrode terminals dispersed and arranged in a matrix at a fine pitch with respect to each other can be easily formed mechanically and electrically in a built-in insulating structure.
【0011】[0011]
【発明の実施の形態】以下、本発明による微細電極端子
の内蔵プレート作成方法の実施の形態について説明す
る。図1は、本実施の形態による微細電極端子の内蔵プ
レート作成方法の具体例を示す図であり、(A)は本実
施の形態の裁断工程を概念的に示す斜視図であり、
(B)は本実施の形態の金属膜除去工程の各工程を示す
側断面図である。また、図2は、本実施の形態の裁断工
程によって裁断された裁断片の裁断面を示す拡大部分断
面図である。さらに、図3は、図1に示す作成方法によ
って作成されたプレートを示す図であり、(A)は平面
図、(B)は側断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an embodiment of a method for producing a built-in plate of a fine electrode terminal according to the present invention will be described. FIG. 1 is a diagram showing a specific example of a method for producing a built-in plate of a fine electrode terminal according to the present embodiment, and FIG. 1 (A) is a perspective view conceptually showing a cutting step of the present embodiment;
(B) is a side sectional view showing each step of the metal film removing step of the present embodiment. FIG. 2 is an enlarged partial cross-sectional view showing a cut section of a cut piece cut in the cutting step of the present embodiment. Further, FIG. 3 is a view showing a plate prepared by the preparation method shown in FIG. 1, (A) is a plan view, and (B) is a side sectional view.
【0012】図1(A)に示すように、本実施の形態に
おける裁断工程では、絶縁性基板と金属膜とを交互に積
層した多層プリント配線基板100を板厚方向に裁断
し、薄板短冊状の裁断片200を形成する。ここで用い
る多層プリント配線基板100は、例えばエポキシ系の
合成樹脂よりなる数10〜数100μの板厚を有する絶
縁性基板と、この絶縁性基板の全面に例えば数10μ〜
数100μの膜厚で形成された銅箔等の金属膜とを、多
層に積層したものである。As shown in FIG. 1A, in a cutting step in the present embodiment, a multilayer printed wiring board 100 in which insulating substrates and metal films are alternately laminated is cut in the thickness direction to form a thin strip shape. Is formed. The multilayer printed wiring board 100 used here is composed of, for example, an insulating substrate made of an epoxy-based synthetic resin and having a thickness of several tens to several hundreds μ, and an entire surface of the insulating substrate having a thickness of, for example, several tens μm.
It is obtained by laminating a metal film such as a copper foil having a thickness of several hundreds of micrometers in multiple layers.
【0013】すなわち、絶縁性基板の板厚と金属膜の膜
厚は、本例のプレートが利用されるマトリクス配置の電
極端子の配列ピッチと電極端子の太さに応じて設定され
ている。また、多層プリント配線基板100における積
層数も、本例のプレートが利用されるマトリクス配置の
電極端子の行方向及び列方向の電極端子の数に応じて設
定されている。そして、図1(A)に示す裁断工程によ
る裁断片200は、図2に示すように、絶縁性基板21
0と金属膜220とが多層に積層された裁断面200A
を有するものとなる。That is, the thickness of the insulating substrate and the thickness of the metal film are set according to the arrangement pitch and the thickness of the electrode terminals in a matrix arrangement using the plate of this embodiment. Further, the number of layers in the multilayer printed wiring board 100 is also set according to the number of electrode terminals in the row and column directions of the electrode arrangement in a matrix using the plate of this example. Then, as shown in FIG. 2, the cut pieces 200 obtained by the cutting process shown in FIG.
0A and metal film 220 are laminated in multiple layers.
It becomes what has.
【0014】次に、この裁断片200を必要な長さに切
断する。なお、予め多層プリント配線基板100の幅が
必要なプレートの長さに合致している場合には、この切
断工程は不要である。次に、この切断後の裁断片200
に対し、図1(B)に示す金属膜除去工程により、各絶
縁性基板間に電極端子としての金属膜を所定ピッチ間隔
で間欠的に形成する処理を行う。なお、図1(B)の各
工程図は、裁断片200の積層方向を紙面方向に向けた
状態を示しており、図1(B)の〜の各断面は、裁
断片200の1つの金属膜220の断面が露呈した状態
を示している。Next, the cut pieces 200 are cut to a required length. If the width of the multilayer printed wiring board 100 matches the required plate length in advance, this cutting step is unnecessary. Next, the cut piece 200 after this cutting is used.
On the other hand, in the metal film removing step shown in FIG. 1B, a process of intermittently forming a metal film as an electrode terminal at a predetermined pitch interval between the insulating substrates is performed. 1B shows a state in which the stacking direction of the cut pieces 200 is oriented in the direction of the paper surface, and each cross-section of FIG. The state in which the cross section of the film 220 is exposed is shown.
【0015】本例の金属膜除去工程では、まず、図1
(B)のにおいて、裁断片200の一方の裁断面20
0Aの全面にホトレジスト溶液を塗布し、乾燥させてレ
ジスト膜230を形成する。次いで裁断片200の裁断
面200Aに所定パターンのマスクを配置し、露光を行
う。ここで、マスクのパターンとしては、金属膜220
の膜厚方向に平行な複数のストライプ状のマスク領域と
露光領域を設けたものであり、マスク領域と露光領域の
間隔は、上述した電極端子の幅及びピッチに対応するも
のである。そして、以上のような露光によって固化した
レジスト膜を残して、マスク領域に対応するレジスト膜
を除去し、図1(B)のに示すように、レジストパタ
ーン232の現像を行う。In the metal film removing step of this embodiment, first, FIG.
In (B), one cut surface 20 of the cut piece 200 is shown.
A photoresist solution is applied to the entire surface of 0A and dried to form a resist film 230. Next, a mask having a predetermined pattern is arranged on the cutting section 200A of the cutting piece 200, and exposure is performed. Here, the metal film 220 is used as a mask pattern.
A plurality of stripe-shaped mask regions and exposure regions are provided in parallel with the film thickness direction, and the distance between the mask regions and the exposure regions corresponds to the width and pitch of the electrode terminals described above. Then, the resist film corresponding to the mask region is removed while leaving the resist film solidified by the above exposure, and the resist pattern 232 is developed as shown in FIG. 1B.
【0016】次に、エッチングを行い、レジスト膜のな
い領域の金属膜220を除去する。そして、このエッチ
ングの後に、不要となったレジストパターン232を除
去する。これにより、図1(B)のに示すように、エ
ッチングで残存した部分的な金属膜220が電極端子2
22として形成され、各電極端子222の間にエッチン
グによる空隙部226が形成される。この後、図1
(B)のに示すように、裁断片200の両裁断面に臨
む各電極端子222の両端部に例えば金メッキ等の金属
メッキ膜224を施す。以上のようにして、図3に示す
ように、ほぼ矩形柱状の電極端子をマトリクス状に配置
したプレートを完成することができる。Next, etching is performed to remove the metal film 220 in a region where there is no resist film. Then, after this etching, the unnecessary resist pattern 232 is removed. As a result, as shown in FIG. 1B, the partial metal film 220 remaining by the etching becomes the electrode terminal 2.
The gap portion 226 is formed between the electrode terminals 222 by etching. After this, FIG.
As shown in (B), a metal plating film 224 such as a gold plating is applied to both end portions of each electrode terminal 222 facing the cutting section of the cutting piece 200. As described above, as shown in FIG. 3, it is possible to complete a plate having substantially rectangular columnar electrode terminals arranged in a matrix.
【0017】以上のような微細電極端子の内蔵プレート
作成方法では、プレート内に微細ピッチでマトリクス状
に配置された微細寸法の電極端子を低コストで容易に作
成できる。また、上述のように作成した電極端子の内蔵
プレートは、量産性、耐久性、耐熱性に優れ、電気的信
頼性の高いものである。また、樹脂製の絶縁性基板21
0の間に矩形柱状の電極端子222が保持され、また、
多数の電極端子222によって各絶縁性基板210が接
合された構造であるため、機械的にも高い信頼性を有す
るものである。さらに、用途に合わせて、各電極端子2
22の配置や数、大きさやピッチをマスクの選択によっ
て容易に変更でき、作成時における高い自由度を得るこ
とができる。According to the above-described method for preparing a built-in plate of fine electrode terminals, it is possible to easily produce low-cost electrode terminals arranged in a matrix at a fine pitch in the plate. Further, the built-in plate of the electrode terminal prepared as described above has excellent mass productivity, durability, heat resistance, and high electrical reliability. In addition, the resinous insulating substrate 21
0, a rectangular columnar electrode terminal 222 is held,
Since the insulating substrate 210 has a structure in which the plurality of electrode terminals 222 are joined to each other, it has high mechanical reliability. Further, according to the application, each electrode terminal 2
The arrangement, the number, the size, and the pitch of the 22 can be easily changed by selecting a mask, and a high degree of freedom at the time of creation can be obtained.
【0018】図4は、以上のように作成したプレートを
用いてCSP半導体(チップサイズパッケージ)チップ
310を装着するためのCSPソケット320を構成し
た場合の概要を示す側断面図である。図示のように、C
SP半導体チップ310の下面には、複数の電極端子3
12が所定のピッチでマトリクス状に設けられており、
CSP半導体チップ310は図示しないCSPソケット
320の位置決め部によって位置決め状態で装着されて
いる。FIG. 4 is a side sectional view showing an outline of a case where a CSP socket 320 for mounting a CSP semiconductor (chip size package) chip 310 is formed using the plate prepared as described above. As shown, C
A plurality of electrode terminals 3 are provided on the lower surface of the SP semiconductor chip 310.
12 are provided in a matrix at a predetermined pitch,
The CSP semiconductor chip 310 is mounted in a positioning state by a positioning portion of a CSP socket 320 (not shown).
【0019】そして、CSP半導体チップ310の下面
に本例のプレート330が設けられ、CSP半導体チッ
プ310の電極端子312の位置に対応して上述した電
極端子222が配置されている。また、プレート330
の下面には異方性導電ゴム340を介してプリント配線
基板350が設けられている。そして、CSP半導体チ
ップ310の電極端子312は、電極端子222及び異
方性導電ゴム340を介してプリント配線基板350の
銅箔パターン配線に接続されている。The plate 330 of the present embodiment is provided on the lower surface of the CSP semiconductor chip 310, and the above-mentioned electrode terminals 222 are arranged corresponding to the positions of the electrode terminals 312 of the CSP semiconductor chip 310. Also, plate 330
A printed wiring board 350 is provided on the lower surface of the device via an anisotropic conductive rubber 340. The electrode terminal 312 of the CSP semiconductor chip 310 is connected to the copper foil pattern wiring of the printed wiring board 350 via the electrode terminal 222 and the anisotropic conductive rubber 340.
【0020】なお、本例のプレート330は、以上のよ
うなCSPソケット320に限らず、互いに微細ピッチ
でマトリクス状に分散配置される多数の微細電極端子を
機械的及び電気的に絶縁構造で位置決め配置するための
プレートとして広く応用し得るものである。The plate 330 of the present embodiment is not limited to the CSP socket 320 as described above, and a large number of fine electrode terminals dispersed and arranged in a matrix at a fine pitch are positioned mechanically and electrically with an insulating structure. It can be widely applied as a plate for arrangement.
【0021】[0021]
【発明の効果】以上説明したように本発明の電極端子の
内蔵プレート作成方法では、絶縁性基板と金属膜とを交
互に積層した多層基板をその板厚方向に所定の間隔で裁
断し、この裁断片の裁断面に対し、電極端子に対応する
領域をマスクして、それ以外の金属膜をエッチングによ
り除去することにより、絶縁性基板の間に所定ピッチで
金属膜片を残存させるようにいた。したがって、互いに
微細ピッチでマトリクス状に分散して配置される多数の
微細電極端子を機械的及び電気的に絶縁構造で内蔵した
プレートを容易に作成できる効果がある。As described above, in the method for preparing a built-in electrode terminal plate according to the present invention, a multilayer substrate in which insulating substrates and metal films are alternately laminated is cut at predetermined intervals in the thickness direction. By masking a region corresponding to the electrode terminal with respect to the cut surface of the cut piece and removing the other metal film by etching, metal film pieces are left at a predetermined pitch between the insulating substrates. . Accordingly, there is an effect that a plate in which a large number of fine electrode terminals arranged in a matrix at a fine pitch are mechanically and electrically incorporated in an insulating structure can be easily formed.
【図1】本発明の実施の形態による微細電極端子の内蔵
プレート作成方法の具体例を示す図であり、(A)は裁
断工程を概念的に示す斜視図、(B)は金属膜除去工程
の各工程を示す側断面図である。1A and 1B are views showing a specific example of a method for producing a built-in plate of a fine electrode terminal according to an embodiment of the present invention, wherein FIG. 1A is a perspective view conceptually showing a cutting step, and FIG. It is a sectional side view which shows each process of.
【図2】図1に示す裁断工程によって裁断された裁断片
の裁断面を示す拡大部分断面図である。FIG. 2 is an enlarged partial sectional view showing a cut section of a cut piece cut by the cutting step shown in FIG. 1;
【図3】図1に示す作成方法によって作成されたプレー
トを示す図であり、(A)は平面図、(B)は側断面図
である。3A and 3B are views showing a plate prepared by the preparation method shown in FIG. 1, wherein FIG. 3A is a plan view and FIG. 3B is a side sectional view.
【図4】本例の絶縁ガイドプレートを用いて構成したC
SPソケットの概要を示す側断面図である。FIG. 4 is a diagram showing a C formed using the insulating guide plate of the present embodiment.
It is a sectional side view which shows the outline of SP socket.
【図5】従来のソケットに設けられる電極フィルムを示
す部分側断面図である。FIG. 5 is a partial side sectional view showing an electrode film provided in a conventional socket.
【図6】図5に示す電極フィルムに設けられる電極端子
の配置を示す平面図である。6 is a plan view showing an arrangement of electrode terminals provided on the electrode film shown in FIG.
100……多層プリント配線基板、200……裁断片、
200A……裁断面、210……絶縁性基板、220…
…金属膜、222……電極端子、224……金属メッキ
膜、230……レジスト膜、232……レジストパター
ン。100: multilayer printed wiring board, 200: cut piece,
200A ... cut surface, 210 ... insulating substrate, 220 ...
... metal film, 222 ... electrode terminal, 224 ... metal plating film, 230 ... resist film, 232 ... resist pattern.
Claims (7)
端子を機械的及び電気的に絶縁構造で内蔵したプレート
の作成方法において、 絶縁性基板と金属膜とを交互に積層した多層基板をその
板厚方向に所定の間隔で裁断する裁断工程と、 前記裁断工程によって得られた多層基板の裁断片の裁断
面に対し、前記電極端子に対応する領域をマスクして、
それ以外の金属膜をエッチングにより除去することによ
り、前記絶縁性基板の間に所定ピッチで金属膜片を残存
させる金属膜除去工程と、 を有することを特徴とする電極端子の内蔵プレート作成
方法。1. A method of producing a plate in which electrode terminals dispersed and arranged in a matrix are mechanically and electrically incorporated in an insulating structure, wherein a multi-layer substrate in which insulating substrates and metal films are alternately laminated is formed. A cutting step of cutting at a predetermined interval in the plate thickness direction, for a cut surface of the cut piece of the multilayer substrate obtained by the cutting step, by masking a region corresponding to the electrode terminal,
A metal film removing step of removing metal film pieces at a predetermined pitch between the insulating substrates by removing other metal films by etching.
板の間に残存した金属膜片の前記裁断面に臨む端面に金
属メッキを施すことを特徴とする請求項1記載の電極端
子の内蔵プレート作成方法。2. A built-in plate for an electrode terminal according to claim 1, wherein metal plating is applied to an end face facing the cut surface of the metal film piece remaining between the insulating substrates in the metal film removing step. How to make.
断面にレジスト膜を成膜するレジスト成膜工程と、 前記レジスト膜を前記電極端子に対応するパターンのマ
スクを介して露光することにより選択的に固化する露光
工程と、 前記露光工程によって露光されないレジスト膜を除去す
る現像工程と、 前記現像工程を経た裁断片の裁断面にエッチングを行う
エッチング工程と、 前記エッチング工程を経た裁断片の裁断面の残留レジス
ト膜を除去するレジスト除去工程と、 を有することを特徴とする請求項1記載の電極端子の内
蔵プレート作成方法。3. The metal film removing step includes: forming a resist film on a cut surface of the cut piece; exposing the resist film through a mask having a pattern corresponding to the electrode terminal. An exposing step of selectively solidifying according to: a developing step of removing a resist film that is not exposed by the exposing step; an etching step of etching a cut surface of the cut piece that has undergone the developing step; and a cutting piece that has passed through the etching step 2. The method according to claim 1, further comprising the step of removing a residual resist film on the cut surface.
の裁断片を所定の長さに切断した後、前記金属膜除去工
程を行うことを特徴とする請求項1記載の電極端子の内
蔵プレート作成方法。4. The method according to claim 1, wherein the metal film removing step is performed after cutting the cut piece of the multilayer substrate obtained by the cutting step into a predetermined length. Method.
であることを特徴とする請求項1記載の電極端子の内蔵
プレート作成方法。5. The method according to claim 1, wherein the multilayer board is a multilayer printed wiring board.
に装着されるソケットにおいて、前記半導体パッケージ
の電極端子と前記ソケットの配線基板とを接続するため
の電極端子として用いられることを特徴とする請求項1
記載の電極端子の内蔵プレート作成方法。6. The semiconductor device according to claim 1, wherein the fine electrode terminal is used as an electrode terminal for connecting an electrode terminal of the semiconductor package and a wiring board of the socket in a socket mounted on the semiconductor package. 1
How to make a built-in electrode terminal plate as described.
の適正試験を行うためのソケットであることを特徴とす
る請求項6記載の電極端子の内蔵プレート作成方法。7. The method according to claim 6, wherein the socket is a socket for performing a proper test of the semiconductor package.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1004298A JPH11214564A (en) | 1998-01-22 | 1998-01-22 | Method for preparing plate with built-in electrode terminal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1004298A JPH11214564A (en) | 1998-01-22 | 1998-01-22 | Method for preparing plate with built-in electrode terminal |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11214564A true JPH11214564A (en) | 1999-08-06 |
Family
ID=11739348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1004298A Pending JPH11214564A (en) | 1998-01-22 | 1998-01-22 | Method for preparing plate with built-in electrode terminal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11214564A (en) |
-
1998
- 1998-01-22 JP JP1004298A patent/JPH11214564A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666955B2 (en) | Method for manufacturing flexible circuit board | |
JPH08111583A (en) | Manufacture of mounting printed wiring board | |
JP3840180B2 (en) | Flexible printed wiring board | |
US20070163111A1 (en) | Method for manufacturing a multilayer flexible wiring board | |
EP1942711B1 (en) | Method of manufacturing a wiring board including electroplating | |
CN101562953B (en) | Multilayer board and its manufacturing method | |
JP3908610B2 (en) | Manufacturing method of multilayer wiring board | |
KR20040078558A (en) | Flexible wired circuit board | |
JPH11214564A (en) | Method for preparing plate with built-in electrode terminal | |
JP2740028B2 (en) | Multilayer printed wiring board | |
JP3572271B2 (en) | Method for manufacturing multilayer printed wiring board | |
JP2003057266A (en) | Contact probe and manufacturing method therefor | |
JPH11121930A (en) | Manufacture of multilayered printed wiring board | |
JP4455935B2 (en) | Wiring board manufacturing method | |
JPH10135599A (en) | Method of manufacturing flexible printed wiring board | |
JPH11214565A (en) | Method for preparing insulating guide plate of electrode terminal | |
JP3648753B2 (en) | Wiring board manufacturing method | |
JP3572272B2 (en) | Method for manufacturing multilayer printed wiring board | |
JPH0712849A (en) | Wiring board for electrical test and production thereof | |
JPH1140921A (en) | Manufacture of printed wiring board and manufacture of multilayered printed wiring board | |
JPH0567871A (en) | Printed-wiring board and manufacture thereof | |
JPH09214134A (en) | Manufacture of printed wiring board | |
JPH10335786A (en) | Manufacture of high-density printed wiring board | |
JPS63228798A (en) | Manufacture of double-sided circuit board | |
KR20080113713A (en) | Circuit substrate and method of manufacturing thereof |