JPH11213084A - 微分回路 - Google Patents
微分回路Info
- Publication number
- JPH11213084A JPH11213084A JP10018581A JP1858198A JPH11213084A JP H11213084 A JPH11213084 A JP H11213084A JP 10018581 A JP10018581 A JP 10018581A JP 1858198 A JP1858198 A JP 1858198A JP H11213084 A JPH11213084 A JP H11213084A
- Authority
- JP
- Japan
- Prior art keywords
- sampling pulse
- pulse train
- sampling
- voltage
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 低周波から高周波までの信号処理の場合、信
号に含まれるＤＣ変動成分を除去した信号出力を得るこ
とを目的とする。 【解決手段】 ディジタルＰＬＬ回路１０からの第１の
サンプリングパルス列でアナログ入力信号波形をサンプ
リングホールドして第１のホールド電圧を得る第１のサ
ンプルホールド回路３と、第１のサンプリングパルス列
と一定の位相差と同じ周波数を有する第２のサンプリン
グパルス列で上記アナログ入力信号をサンプリングホー
ルドして第２のホールド電圧を得る第２のサンプルホー
ルド回路７と、第１，第２のホールド電圧を第１，第２
のサンプリングパルス列と一定の位相差で同じ周波数の
第３サンプリングパルス列のタイミングでサンプルホー
ルドして差電圧増幅する差動増幅器５を備えたことを特
徴とする。
号に含まれるＤＣ変動成分を除去した信号出力を得るこ
とを目的とする。 【解決手段】 ディジタルＰＬＬ回路１０からの第１の
サンプリングパルス列でアナログ入力信号波形をサンプ
リングホールドして第１のホールド電圧を得る第１のサ
ンプルホールド回路３と、第１のサンプリングパルス列
と一定の位相差と同じ周波数を有する第２のサンプリン
グパルス列で上記アナログ入力信号をサンプリングホー
ルドして第２のホールド電圧を得る第２のサンプルホー
ルド回路７と、第１，第２のホールド電圧を第１，第２
のサンプリングパルス列と一定の位相差で同じ周波数の
第３サンプリングパルス列のタイミングでサンプルホー
ルドして差電圧増幅する差動増幅器５を備えたことを特
徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は発振器の発振周波
数、ＤＣモータのＦＧ信号等の処理に適合する微分回路
に関する。
数、ＤＣモータのＦＧ信号等の処理に適合する微分回路
に関する。
【０００２】
【従来の技術】従来、発振信号、ＦＧ検出信号等の信号
処理回路に含まれる回路素子のバラツキ、温度ドリフ
ト、経時変化によって発生するＤＣ変動成分を除去する
回路として、図８に示すコンデンサＣと抵抗ＲによるＣ
Ｒ微分回路がよく知られている。これは、いわゆるハイ
パスフィルターと言われ、カットオフ周波数ｆ0＝１／
２πＲＣ以下の周波数を６ｄＢ／ｏｃｔで減衰させ、Ｄ
Ｃ成分を除去し、交流成分のみを通過させる簡便な方法
である。
処理回路に含まれる回路素子のバラツキ、温度ドリフ
ト、経時変化によって発生するＤＣ変動成分を除去する
回路として、図８に示すコンデンサＣと抵抗ＲによるＣ
Ｒ微分回路がよく知られている。これは、いわゆるハイ
パスフィルターと言われ、カットオフ周波数ｆ0＝１／
２πＲＣ以下の周波数を６ｄＢ／ｏｃｔで減衰させ、Ｄ
Ｃ成分を除去し、交流成分のみを通過させる簡便な方法
である。
【０００３】
【発明が解決しようとする課題】この微分回路において
は、回路素子のバラツキ、温度ドリフト、経時変化によ
って発生するＤＣ変動成分を除去することが要求されて
いる。特に、従来のＣＲ微分回路では、周波数特性的に
はカットオフ周波数ｆ0＝１／２πＲＣ以下の周波数を
減衰してしまうので、低い周波数信号を処理する場合は
抵抗とコンデンサに大きな値を使用する必要がある事、
また、温度によって、Ｒ値、Ｃ値が変動するために、カ
ットオフ周波数が変化する事のために低周波信号でのＤ
Ｃ変動成分の除去は困難を伴っていた。
は、回路素子のバラツキ、温度ドリフト、経時変化によ
って発生するＤＣ変動成分を除去することが要求されて
いる。特に、従来のＣＲ微分回路では、周波数特性的に
はカットオフ周波数ｆ0＝１／２πＲＣ以下の周波数を
減衰してしまうので、低い周波数信号を処理する場合は
抵抗とコンデンサに大きな値を使用する必要がある事、
また、温度によって、Ｒ値、Ｃ値が変動するために、カ
ットオフ周波数が変化する事のために低周波信号でのＤ
Ｃ変動成分の除去は困難を伴っていた。
【０００４】本発明は、低周波から高周波までの信号を
処理する場合、信号に含まれる回路素子のバラツキ、温
度ドリフト、経時変化等によるＤＣ変動成分を除去した
信号出力を得ることを目的とする。
処理する場合、信号に含まれる回路素子のバラツキ、温
度ドリフト、経時変化等によるＤＣ変動成分を除去した
信号出力を得ることを目的とする。
【０００５】
【課題を解決するための手段】この課題を解決するため
に本発明は、ディジタルＰＬＬ回路を用いて、一定の周
波数を有する矩形波発振器の発振周波数を、正弦波状ま
たは余弦波状のアナログ入力信号波形を一定の大きさに
増幅整形した波形の周波数に追随して分周した矩形波を
サンプリングパルスとする第１のサンプリングパルス列
で増幅したアナログ入力信号波形をサンプリングホール
ドして、第１のホールド電圧を得ると共に、第１のサン
プリングパルス列と一定の位相差と同じ周波数を有する
第２のサンプリングパルス列で増幅したアナログ入力信
号波形をサンプリングホールドして、第２のホールド電
圧を得、第１，第２のサンプリングパルス列と一定の位
相差と同じ周波数を有する第３のサンプリングパルス列
で第１，第２のホールド電圧を更にサンプリングホール
ドして、第１，第２のホールド電圧の差電圧増幅を行
い、アナログ入力信号波形の傾斜の大きさに比例した階
段状の差電圧増幅出力をフィルター回路でアナログ信号
出力に変換し、ＤＣ成分を除去したアナログ信号出力を
得るように構成したものである。これにより、超低周波
から高周波までの増幅した入力信号にある回路素子のバ
ラツキ、温度ドリフト、経時変化等によるＤＣ変動成分
を除去した正弦波状または余弦波状の信号出力が得られ
る。信号波形の急峻な所では本微分回路での絶対値出力
は高く、変化の少ない所（波形の最大、最小点）では本
微分回路出力は零となる。
に本発明は、ディジタルＰＬＬ回路を用いて、一定の周
波数を有する矩形波発振器の発振周波数を、正弦波状ま
たは余弦波状のアナログ入力信号波形を一定の大きさに
増幅整形した波形の周波数に追随して分周した矩形波を
サンプリングパルスとする第１のサンプリングパルス列
で増幅したアナログ入力信号波形をサンプリングホール
ドして、第１のホールド電圧を得ると共に、第１のサン
プリングパルス列と一定の位相差と同じ周波数を有する
第２のサンプリングパルス列で増幅したアナログ入力信
号波形をサンプリングホールドして、第２のホールド電
圧を得、第１，第２のサンプリングパルス列と一定の位
相差と同じ周波数を有する第３のサンプリングパルス列
で第１，第２のホールド電圧を更にサンプリングホール
ドして、第１，第２のホールド電圧の差電圧増幅を行
い、アナログ入力信号波形の傾斜の大きさに比例した階
段状の差電圧増幅出力をフィルター回路でアナログ信号
出力に変換し、ＤＣ成分を除去したアナログ信号出力を
得るように構成したものである。これにより、超低周波
から高周波までの増幅した入力信号にある回路素子のバ
ラツキ、温度ドリフト、経時変化等によるＤＣ変動成分
を除去した正弦波状または余弦波状の信号出力が得られ
る。信号波形の急峻な所では本微分回路での絶対値出力
は高く、変化の少ない所（波形の最大、最小点）では本
微分回路出力は零となる。
【０００６】以下、このことを原理的に説明する。正弦
波状（または余弦波状）信号を Ｙ＝Ａ・ｓｉｎθ＋Ｂ と置く。但し、ＢはＤＣ変動成分を含む信号波形の中心
電圧である。この入力波形の微分は ｄＹ／ｄθ＝Ａ・ｃｏｓθ となり、入力信号の微分波形はＤＣ変動成分を含まない
波形となる。
波状（または余弦波状）信号を Ｙ＝Ａ・ｓｉｎθ＋Ｂ と置く。但し、ＢはＤＣ変動成分を含む信号波形の中心
電圧である。この入力波形の微分は ｄＹ／ｄθ＝Ａ・ｃｏｓθ となり、入力信号の微分波形はＤＣ変動成分を含まない
波形となる。
【０００７】また、微分波形は（数１）として表わされ
る。
る。
【０００８】
【数１】
【０００９】差動増幅後の出力はＫ・ｃｏｓ（θ＋ｄθ
／２）となり、入力信号波形よりも（π／２＋ｄθ／
２）位相進みの波形となる。ｄθはサンプリングパルス
周期で決まるから入力信号の周期に対して、十分に小さ
い周期に設定すれば、ｄθ／２はほとんど０と考えられ
るから、出力信号は入力信号に対して、π／２の進み位
相を持った、ＤＣ変動成分のない波形となる。また、第
１のサンプリングパルス列と第２のサンプリングパルス
列との位相関係を反転すれば、出力信号は入力信号に対
してπ／２の遅れ位相を持った、ＤＣ変動成分のない波
形となる。
／２）となり、入力信号波形よりも（π／２＋ｄθ／
２）位相進みの波形となる。ｄθはサンプリングパルス
周期で決まるから入力信号の周期に対して、十分に小さ
い周期に設定すれば、ｄθ／２はほとんど０と考えられ
るから、出力信号は入力信号に対して、π／２の進み位
相を持った、ＤＣ変動成分のない波形となる。また、第
１のサンプリングパルス列と第２のサンプリングパルス
列との位相関係を反転すれば、出力信号は入力信号に対
してπ／２の遅れ位相を持った、ＤＣ変動成分のない波
形となる。
【００１０】
【発明の実施の形態】本発明の請求項１に記載の発明
は、ディジタルＰＬＬ回路を用いて、一定の周波数を有
する矩形波発振器の発振周波数を、正弦波状または余弦
波状のアナログ入力信号波形を一定の大きさに増幅整形
した波形の周波数に追随して分周した矩形波をサンプリ
ングパルスとする第１のサンプリングパルス列で増幅し
たアナログ入力信号波形をサンプリングホールドして、
第１のホールド電圧を得ると共に、第１のサンプリング
パルス列と一定の位相差と同じ周波数を有する第２のサ
ンプリングパルス列で増幅したアナログ入力信号波形を
サンプリングホールドして、第２のホールド電圧を得、
第１，第２のサンプリングパルス列と一定の位相差と同
じ周波数を有する第３のサンプリングパルス列で第１，
第２のホールド電圧を更にサンプリングホールドして、
第１，第２のホールド電圧の差電圧増幅を行い、アナロ
グ入力信号波形の傾斜の大きさに比例した階段状の差電
圧増幅出力をフィルター回路でアナログ信号出力に変換
し、ＤＣ成分を除去したアナログ信号出力を得ると言う
作用を有する。
は、ディジタルＰＬＬ回路を用いて、一定の周波数を有
する矩形波発振器の発振周波数を、正弦波状または余弦
波状のアナログ入力信号波形を一定の大きさに増幅整形
した波形の周波数に追随して分周した矩形波をサンプリ
ングパルスとする第１のサンプリングパルス列で増幅し
たアナログ入力信号波形をサンプリングホールドして、
第１のホールド電圧を得ると共に、第１のサンプリング
パルス列と一定の位相差と同じ周波数を有する第２のサ
ンプリングパルス列で増幅したアナログ入力信号波形を
サンプリングホールドして、第２のホールド電圧を得、
第１，第２のサンプリングパルス列と一定の位相差と同
じ周波数を有する第３のサンプリングパルス列で第１，
第２のホールド電圧を更にサンプリングホールドして、
第１，第２のホールド電圧の差電圧増幅を行い、アナロ
グ入力信号波形の傾斜の大きさに比例した階段状の差電
圧増幅出力をフィルター回路でアナログ信号出力に変換
し、ＤＣ成分を除去したアナログ信号出力を得ると言う
作用を有する。
【００１１】また、ＰＬＬ回路においては、クロックパ
ルスを固定すると、微分動作を行う入力信号周波数範囲
が狭い範囲に限定されるが、ディジタルＰＬＬ回路を用
いることによって、固定矩形波発振周波数を入力信号周
波に応じて瞬時に分割し、入力信号波形に応じたクロッ
クパルスを作り、クロックパルスを入力周波数に追随し
て変化することにより、低い周波数から高い周波数の範
囲まで瞬時に微分動作を行い、入力信号に含まれるＤＣ
変動成分を除去した信号波範囲まで瞬時に微分動作を行
い、入力信号に含まれるＤＣ変動成分を除去した信号波
形を得ることが出来ると言う作用を有する。
ルスを固定すると、微分動作を行う入力信号周波数範囲
が狭い範囲に限定されるが、ディジタルＰＬＬ回路を用
いることによって、固定矩形波発振周波数を入力信号周
波に応じて瞬時に分割し、入力信号波形に応じたクロッ
クパルスを作り、クロックパルスを入力周波数に追随し
て変化することにより、低い周波数から高い周波数の範
囲まで瞬時に微分動作を行い、入力信号に含まれるＤＣ
変動成分を除去した信号波範囲まで瞬時に微分動作を行
い、入力信号に含まれるＤＣ変動成分を除去した信号波
形を得ることが出来ると言う作用を有する。
【００１２】請求項２に記載の発明は、ディジタルＰＬ
Ｌ回路を用いて、一定の周波数を有する矩形波発振器の
発振周波数を、正弦波状または余弦波状のアナログ入力
信号波形を一定の大きさに増幅整形した波形の周波数に
追随して分周した矩形波をサンプリングパルスとする第
１のサンプリングパルス列で増幅したアナログ入力信号
波形をサンプリングホールドして第１のホールド電圧を
得ると共に、第１のサンプリングパルス列と同じ周波数
でかつ第１のサンプリングパルス列に比し位相進みまた
は位相遅れを有する第２のサンプリングパルス列で増幅
したアナログ入力信号波形をサンプリングホールドして
第２のホールド電圧を得、第１，第２のサンプリングパ
ルス列と一定の位相差と同じ周波数を有する第３のサン
プリングパルス列のタイミングで第１，第２のホールド
電圧の差電圧増幅を行い、アナログ入力信号波形の傾斜
の大きさに比例した階段状の差電圧増幅出力をフィルタ
ー回路でアナログ信号出力に変換し、ＤＣ成分を除去し
たアナログ信号出力を得、かつ、このアナログ信号出力
波形を第１，第２のサンプリングパルス列と同じ周波数
で位相関係が逆転関係にある第４，第５のサンプリング
パルス列でサンプリングホールドして得た第３，第４の
ホールド電圧を、第３のサンプリングパルス列と同じ周
波数と位相関係にある第６のサンプリングパルス列のタ
イミングで差電圧増幅を行い、アナログ信号出力波形の
大きさに比例した階段状の差電圧出力をフィルター回路
で変換してアナログ入力信号波形に対して位相差のない
アナログ信号出力を得るように構成した微分回路であ
り、低い周波数から高い周波数もつ入力信号に対して、
回路素子のバラツキ、温度ドリフト、経時変化によるＤ
Ｃ変動成分を除去した信号出力を得ると言う作用を有す
る。
Ｌ回路を用いて、一定の周波数を有する矩形波発振器の
発振周波数を、正弦波状または余弦波状のアナログ入力
信号波形を一定の大きさに増幅整形した波形の周波数に
追随して分周した矩形波をサンプリングパルスとする第
１のサンプリングパルス列で増幅したアナログ入力信号
波形をサンプリングホールドして第１のホールド電圧を
得ると共に、第１のサンプリングパルス列と同じ周波数
でかつ第１のサンプリングパルス列に比し位相進みまた
は位相遅れを有する第２のサンプリングパルス列で増幅
したアナログ入力信号波形をサンプリングホールドして
第２のホールド電圧を得、第１，第２のサンプリングパ
ルス列と一定の位相差と同じ周波数を有する第３のサン
プリングパルス列のタイミングで第１，第２のホールド
電圧の差電圧増幅を行い、アナログ入力信号波形の傾斜
の大きさに比例した階段状の差電圧増幅出力をフィルタ
ー回路でアナログ信号出力に変換し、ＤＣ成分を除去し
たアナログ信号出力を得、かつ、このアナログ信号出力
波形を第１，第２のサンプリングパルス列と同じ周波数
で位相関係が逆転関係にある第４，第５のサンプリング
パルス列でサンプリングホールドして得た第３，第４の
ホールド電圧を、第３のサンプリングパルス列と同じ周
波数と位相関係にある第６のサンプリングパルス列のタ
イミングで差電圧増幅を行い、アナログ信号出力波形の
大きさに比例した階段状の差電圧出力をフィルター回路
で変換してアナログ入力信号波形に対して位相差のない
アナログ信号出力を得るように構成した微分回路であ
り、低い周波数から高い周波数もつ入力信号に対して、
回路素子のバラツキ、温度ドリフト、経時変化によるＤ
Ｃ変動成分を除去した信号出力を得ると言う作用を有す
る。
【００１３】請求項３に記載の発明は、ディジタルＰＬ
Ｌ回路を用いて、一定の周波数を有する矩形波発振器の
発振周波数を、正弦波状または余弦波状のアナログ入力
信号波形を一定の大きさに増幅整形した波形の周波数に
追随して分周した矩形波をサンプリングパルスとする第
１のサンプリングパルス列で、増幅したアナログ入力信
号波形をサンプリングホールドして第１のホールド電圧
を得ると共に、第１のサンプリングパルス列と同じ周波
数で、かつ、第１のサンプリングパルス列に比し、位相
進みまたは位相遅れを有する第２のサンプリングパルス
列で、増幅したアナログ入力信号波形をサンプリングホ
ールドして第２のホールド電圧を得、第１，第２のサン
プリングパルス列と一定の位相差と同じ周波数を有する
第３のサンプリングパルス列のタイミングで、第１，第
２のホールド電圧の差電圧増幅を行い、アナログ入力信
号波形の傾斜の大きさに比例した階段状の差電圧増幅出
力をフィルター回路でアナログ信号出力に変換し、ＤＣ
成分を除去したアナログ信号出力を得、かつ、このアナ
ログ信号出力波形を第１，第２のサンプリングパルス列
と同じ周波数で位相関係が逆転関係にある第４，第５の
サンプリングパルス列でサンプリングホールドして得た
第３，第４のホールド電圧を第３のサンプリングパルス
列と周波数と位相関係にある第６のサンプリングパルス
列のタイミングで差電圧増幅を行い、アナログ信号出力
をフィルター回路で変換してアナログ入力信号波形に対
して位相差のないアナログ信号出力を得るように構成し
た微分回路であり、回路素子のバラツキ、温度ドリフ
ト、経時変化によるＤＣ変動成分を除去し、かつアナロ
グ入力信号波に対して位相差のない出力信号を得ること
ができると言う作用を有する。
Ｌ回路を用いて、一定の周波数を有する矩形波発振器の
発振周波数を、正弦波状または余弦波状のアナログ入力
信号波形を一定の大きさに増幅整形した波形の周波数に
追随して分周した矩形波をサンプリングパルスとする第
１のサンプリングパルス列で、増幅したアナログ入力信
号波形をサンプリングホールドして第１のホールド電圧
を得ると共に、第１のサンプリングパルス列と同じ周波
数で、かつ、第１のサンプリングパルス列に比し、位相
進みまたは位相遅れを有する第２のサンプリングパルス
列で、増幅したアナログ入力信号波形をサンプリングホ
ールドして第２のホールド電圧を得、第１，第２のサン
プリングパルス列と一定の位相差と同じ周波数を有する
第３のサンプリングパルス列のタイミングで、第１，第
２のホールド電圧の差電圧増幅を行い、アナログ入力信
号波形の傾斜の大きさに比例した階段状の差電圧増幅出
力をフィルター回路でアナログ信号出力に変換し、ＤＣ
成分を除去したアナログ信号出力を得、かつ、このアナ
ログ信号出力波形を第１，第２のサンプリングパルス列
と同じ周波数で位相関係が逆転関係にある第４，第５の
サンプリングパルス列でサンプリングホールドして得た
第３，第４のホールド電圧を第３のサンプリングパルス
列と周波数と位相関係にある第６のサンプリングパルス
列のタイミングで差電圧増幅を行い、アナログ信号出力
をフィルター回路で変換してアナログ入力信号波形に対
して位相差のないアナログ信号出力を得るように構成し
た微分回路であり、回路素子のバラツキ、温度ドリフ
ト、経時変化によるＤＣ変動成分を除去し、かつアナロ
グ入力信号波に対して位相差のない出力信号を得ること
ができると言う作用を有する。
【００１４】また、請求項４に記載の発明は、ディジタ
ルＰＬＬ回路を用いて、一定の周波数を有する矩形波発
振器の発振周波数を、正弦波状または余弦波状のアナロ
グ入力信号波形を一定の大きさに増幅整形した波形の周
波数に追随して分周した矩形波をサンプリングパルスと
する第１のサンプリングパルス列で増幅したアナログ入
力信号波形をサンプリングホールドして第１のホールド
電圧を得ると共に、第１のサンプリングパルス列と同じ
周波数でかつ第１のサンプリングパルス列に比し、位相
進みまたは位相遅れを有する第２のサンプリングパルス
列で増幅したアナログ入力信号波形をサンプリングホー
ルドして第２のホールド電圧を得、第１，第２のサンプ
リングパルス列と一定の位相差と同じ周波数を有する第
３のサンプリングパルス列のタイミングで第１，第２の
ホールド電圧の差電圧増幅を行い、アナログ入力信号波
形の傾斜の大きさに比例した階段状の差電圧増幅出力を
フィルター回路でアナログ信号出力に変換し、ＤＣ成分
を除去したアナログ信号出力を得、かつ、このアナログ
信号出力波形を第１，第２のサンプリングパルス列と同
じ周波数で位相関係が逆転関係にある第４，第５のサン
プリングパルス列でサンプリングホールドして得た第
３，第４のホールド電圧を第３のサンプリングパルス列
と周波数と位相関係にある第６のサンプリングパルス列
のタイミングで差電圧増幅を行い、アナログ信号出力を
フィルター回路で変換してアナログ入力信号波形に対し
て位相差のないアナログ信号出力を得るように構成した
微分回路であり、低い周波数から高い周波数をもつ入力
信号に対して、回路素子のバラツキ、温度ドリフト、経
時変動等に対して位相差のない出力信号を得る事が出来
ると言う作用を有する。
ルＰＬＬ回路を用いて、一定の周波数を有する矩形波発
振器の発振周波数を、正弦波状または余弦波状のアナロ
グ入力信号波形を一定の大きさに増幅整形した波形の周
波数に追随して分周した矩形波をサンプリングパルスと
する第１のサンプリングパルス列で増幅したアナログ入
力信号波形をサンプリングホールドして第１のホールド
電圧を得ると共に、第１のサンプリングパルス列と同じ
周波数でかつ第１のサンプリングパルス列に比し、位相
進みまたは位相遅れを有する第２のサンプリングパルス
列で増幅したアナログ入力信号波形をサンプリングホー
ルドして第２のホールド電圧を得、第１，第２のサンプ
リングパルス列と一定の位相差と同じ周波数を有する第
３のサンプリングパルス列のタイミングで第１，第２の
ホールド電圧の差電圧増幅を行い、アナログ入力信号波
形の傾斜の大きさに比例した階段状の差電圧増幅出力を
フィルター回路でアナログ信号出力に変換し、ＤＣ成分
を除去したアナログ信号出力を得、かつ、このアナログ
信号出力波形を第１，第２のサンプリングパルス列と同
じ周波数で位相関係が逆転関係にある第４，第５のサン
プリングパルス列でサンプリングホールドして得た第
３，第４のホールド電圧を第３のサンプリングパルス列
と周波数と位相関係にある第６のサンプリングパルス列
のタイミングで差電圧増幅を行い、アナログ信号出力を
フィルター回路で変換してアナログ入力信号波形に対し
て位相差のないアナログ信号出力を得るように構成した
微分回路であり、低い周波数から高い周波数をもつ入力
信号に対して、回路素子のバラツキ、温度ドリフト、経
時変動等に対して位相差のない出力信号を得る事が出来
ると言う作用を有する。
【００１５】請求項５に記載の発明は、請求項１〜４の
いずれかに記載の発明において、アナログ信号出力を、
０ボルトから電源電圧の間の任意のＤＣ電圧に重畳する
回路を付設した微分回路としたものであり、出力信号の
中心電圧値を０ボルトから電源電圧の間の任意の値に設
定出来ると言う作用を有する。
いずれかに記載の発明において、アナログ信号出力を、
０ボルトから電源電圧の間の任意のＤＣ電圧に重畳する
回路を付設した微分回路としたものであり、出力信号の
中心電圧値を０ボルトから電源電圧の間の任意の値に設
定出来ると言う作用を有する。
【００１６】以下、本発明の微分回路の実施の形態につ
いて図を用いて説明する。 （実施の形態１）図１は、本発明の実施の形態１におけ
る微分回路のブロック図、図２は、同回路の具体回路結
線図、図３は同回路の要部の信号波形図である。図１な
いし図２に於いて、１は、モータの回転検出等のための
多極着磁磁石の回転検出用としての２つの磁気検知素子
Ｒ1，Ｒ2の中点出力Ｖinを入力信号とし、その入力信号
を増幅する増幅器であり、反転アンプＩＣ1、入力抵抗
Ｒ3、帰還抵抗Ｒ4、分割抵抗Ｒ5、Ｒ6から構成されてい
る。２は、上記増幅器１からの信号出力に含まれたノイ
ズを低減する低域フィルター回路であり、電圧フォロワ
ＩＣ2、抵抗Ｒ7、Ｒ 8及びコンデンサＣ1、Ｃ2より構成
されている。３は、上記フィルター回路２を通し増幅さ
れた信号を第１のサンプリングパルス列φ1でサンプリ
ングし、ホールドする第１のサンプルホールド回路であ
り、電子スイッチＳＷ1、電圧フォロワＩＣ3、抵抗Ｒ9
及びコンデンサＣ3より構成されている。７は、同じく
上記低域フィルター回路２を通し増幅された入力信号を
第２のサンプリングパルス列φ 2でサンプリングし、ホ
ールドする第２のサンプルホールド回路であり、電子Ｓ
Ｗ2、電圧フォロワＩＣ4、抵抗Ｒ26及びコンデンサＣ8
より構成されている。４は上記第１のサンプルホールド
回路３からのホールド電圧をさらに第３のサンプリング
パルス列φ3でサンプリングし、ホールドする第３のサ
ンプルホールド回路であり、電子スイッチＳＷ3、アン
プＩＣ5、抵抗Ｒ10、Ｒ11およびコンデンサＣ4より構成
されている。８は上記第２のサンプルホールド回路７か
らのホールド電圧を更に第３のサンプリングパルス列φ
3でサンプリングし、ホールドする第４のサンプルホー
ルド回路であり、電子スイッチＳＷ4、アンプＩＣ6、抵
抗Ｒ 16、Ｒ17およびコンデンサＣ6より構成されてい
る。５は上記第３，第４のサンプルホールド回路４，８
からのホールド電圧の差電圧を増幅する差動増幅器であ
り、電圧フォロワＩＣ7および抵抗Ｒ12、Ｒ13、Ｒ14、
Ｒ15、Ｒ18、Ｒ19、Ｒ20より構成されており、上記電圧
フォロワＩＣ7の非反転入力側に設けた分圧抵抗Ｒ22、
Ｒ23による電圧により、上記電圧フォロワＩＣ7の差動
出力の中心電圧を零から電源電圧の範囲で任意に設定で
きるように構成されている。６は上記差動増幅器５から
の出力信号を整形する低域フィルター回路であり、抵抗
Ｒ21およびコンデンサＣ5より構成されている。１１は
発振回路、１０はディジタルＰＬＬ回路、９は論理回路
であり、サンプリングパルス列の生成手段を構成してお
り、抵抗Ｒ24、Ｒ25、コンデンサＣ7、インバータＢ1〜
Ｂ5、フリップフロップＦＦ、アンド回路ＡＮＤ1〜ＡＮ
Ｄ3より構成されている。このサンプリングパルス列の
生成手段の第１，第２，第３のサンプリングパルス列φ
1、φ2、φ3は、磁気検知素子の中点に得られる正弦波
または余弦波である検知信号より小さい周期で、同じ周
波数を有する。そして、第１のサンプリングパルス列φ
1に対して第２のサンプリングパルス列φ2はある一定の
位相差を有し、第３のサンプリングパルス列φ3は第
１，第２のサンプリングパルス列φ1、φ2に対してある
一定の位相差を有する。
いて図を用いて説明する。 （実施の形態１）図１は、本発明の実施の形態１におけ
る微分回路のブロック図、図２は、同回路の具体回路結
線図、図３は同回路の要部の信号波形図である。図１な
いし図２に於いて、１は、モータの回転検出等のための
多極着磁磁石の回転検出用としての２つの磁気検知素子
Ｒ1，Ｒ2の中点出力Ｖinを入力信号とし、その入力信号
を増幅する増幅器であり、反転アンプＩＣ1、入力抵抗
Ｒ3、帰還抵抗Ｒ4、分割抵抗Ｒ5、Ｒ6から構成されてい
る。２は、上記増幅器１からの信号出力に含まれたノイ
ズを低減する低域フィルター回路であり、電圧フォロワ
ＩＣ2、抵抗Ｒ7、Ｒ 8及びコンデンサＣ1、Ｃ2より構成
されている。３は、上記フィルター回路２を通し増幅さ
れた信号を第１のサンプリングパルス列φ1でサンプリ
ングし、ホールドする第１のサンプルホールド回路であ
り、電子スイッチＳＷ1、電圧フォロワＩＣ3、抵抗Ｒ9
及びコンデンサＣ3より構成されている。７は、同じく
上記低域フィルター回路２を通し増幅された入力信号を
第２のサンプリングパルス列φ 2でサンプリングし、ホ
ールドする第２のサンプルホールド回路であり、電子Ｓ
Ｗ2、電圧フォロワＩＣ4、抵抗Ｒ26及びコンデンサＣ8
より構成されている。４は上記第１のサンプルホールド
回路３からのホールド電圧をさらに第３のサンプリング
パルス列φ3でサンプリングし、ホールドする第３のサ
ンプルホールド回路であり、電子スイッチＳＷ3、アン
プＩＣ5、抵抗Ｒ10、Ｒ11およびコンデンサＣ4より構成
されている。８は上記第２のサンプルホールド回路７か
らのホールド電圧を更に第３のサンプリングパルス列φ
3でサンプリングし、ホールドする第４のサンプルホー
ルド回路であり、電子スイッチＳＷ4、アンプＩＣ6、抵
抗Ｒ 16、Ｒ17およびコンデンサＣ6より構成されてい
る。５は上記第３，第４のサンプルホールド回路４，８
からのホールド電圧の差電圧を増幅する差動増幅器であ
り、電圧フォロワＩＣ7および抵抗Ｒ12、Ｒ13、Ｒ14、
Ｒ15、Ｒ18、Ｒ19、Ｒ20より構成されており、上記電圧
フォロワＩＣ7の非反転入力側に設けた分圧抵抗Ｒ22、
Ｒ23による電圧により、上記電圧フォロワＩＣ7の差動
出力の中心電圧を零から電源電圧の範囲で任意に設定で
きるように構成されている。６は上記差動増幅器５から
の出力信号を整形する低域フィルター回路であり、抵抗
Ｒ21およびコンデンサＣ5より構成されている。１１は
発振回路、１０はディジタルＰＬＬ回路、９は論理回路
であり、サンプリングパルス列の生成手段を構成してお
り、抵抗Ｒ24、Ｒ25、コンデンサＣ7、インバータＢ1〜
Ｂ5、フリップフロップＦＦ、アンド回路ＡＮＤ1〜ＡＮ
Ｄ3より構成されている。このサンプリングパルス列の
生成手段の第１，第２，第３のサンプリングパルス列φ
1、φ2、φ3は、磁気検知素子の中点に得られる正弦波
または余弦波である検知信号より小さい周期で、同じ周
波数を有する。そして、第１のサンプリングパルス列φ
1に対して第２のサンプリングパルス列φ2はある一定の
位相差を有し、第３のサンプリングパルス列φ3は第
１，第２のサンプリングパルス列φ1、φ2に対してある
一定の位相差を有する。
【００１７】モータ等の回転検知素子としては、磁石ま
たはギヤと組み合わせて、強磁性磁気抵抗素子、半導体
薄膜磁気抵抗素子、ホール素子等が使用される。
たはギヤと組み合わせて、強磁性磁気抵抗素子、半導体
薄膜磁気抵抗素子、ホール素子等が使用される。
【００１８】本実施の形態１において、図３（ａ）に示
すアナログ入力信号は増幅器１で増幅し、低域フィルタ
ー回路２により増幅後ノイズが低減されて第１，第２の
サンプリングホールド回路３，７のそれぞれに入力され
る。この第１，第２のサンプルホールド回路３，７では
図３（ａ）に示す入力信号波形を図３（ｆ）および図３
（ｇ）に示す第１，第２のサンプリングパルス列φ1、
φ2でサンプリングし、ホールドし、図３（ｂ）に示す
ホールド電圧Ａ，Ｂを第３，第４のサンプルホールド回
路４，８にそれぞれ出力する。この第３，第４のサンプ
ルホールド回路４，８では、上記ホールド電圧Ａ，Ｂを
更に図３（ｈ）に示す第３のサンプリングパルス列φ3
でサンプリングし、ホールドすることにより図３（ｃ）
に示すように２つのホールド電圧Ｃ，Ｄとしてそのタイ
ミングを揃える。次に、上記第３，第４のサンプルホー
ルド回路４，８からのホールド電圧Ｃ，Ｄは差動増幅器
５に加えられて差電圧増幅されることにより、図３
（ｄ）に示す階段状の出力電圧Ｅとして出力される。そ
して、上記出力電圧Ｅは低域フィルター回路６を通すこ
とにより、図３（ｄ）に示すアナログ信号出力Ｆが出力
電圧Ｖ0として出力される。
すアナログ入力信号は増幅器１で増幅し、低域フィルタ
ー回路２により増幅後ノイズが低減されて第１，第２の
サンプリングホールド回路３，７のそれぞれに入力され
る。この第１，第２のサンプルホールド回路３，７では
図３（ａ）に示す入力信号波形を図３（ｆ）および図３
（ｇ）に示す第１，第２のサンプリングパルス列φ1、
φ2でサンプリングし、ホールドし、図３（ｂ）に示す
ホールド電圧Ａ，Ｂを第３，第４のサンプルホールド回
路４，８にそれぞれ出力する。この第３，第４のサンプ
ルホールド回路４，８では、上記ホールド電圧Ａ，Ｂを
更に図３（ｈ）に示す第３のサンプリングパルス列φ3
でサンプリングし、ホールドすることにより図３（ｃ）
に示すように２つのホールド電圧Ｃ，Ｄとしてそのタイ
ミングを揃える。次に、上記第３，第４のサンプルホー
ルド回路４，８からのホールド電圧Ｃ，Ｄは差動増幅器
５に加えられて差電圧増幅されることにより、図３
（ｄ）に示す階段状の出力電圧Ｅとして出力される。そ
して、上記出力電圧Ｅは低域フィルター回路６を通すこ
とにより、図３（ｄ）に示すアナログ信号出力Ｆが出力
電圧Ｖ0として出力される。
【００１９】ディジタルＰＬＬ回路のブロック図を図４
（点線範囲内）に示す。１０−１はコンパレータで、低
域フィルター２の出力を矩形波に変換し、ＦＦ１０−２
で、データ入力とクロック入力との位相比較を行い、位
相差によるＡＮＤ回路１０−３のＵＰ、ＤＯＷＮ信号で
レジスタ１０−５に登録された初期値の＋、−カウント
をアップダウンカウンタ１０−６で行い、ダウンカウン
タ１０−４で発振器１１の発振周波数をカウント値で分
割して、本発明の微分回路のクロックパルスφ 1、φ2、
φ3用の矩形波信号を得る。１０−７は、ダウンカウン
タでクロックパルスを数十〜数百分割（任意の値に設
定）する。
（点線範囲内）に示す。１０−１はコンパレータで、低
域フィルター２の出力を矩形波に変換し、ＦＦ１０−２
で、データ入力とクロック入力との位相比較を行い、位
相差によるＡＮＤ回路１０−３のＵＰ、ＤＯＷＮ信号で
レジスタ１０−５に登録された初期値の＋、−カウント
をアップダウンカウンタ１０−６で行い、ダウンカウン
タ１０−４で発振器１１の発振周波数をカウント値で分
割して、本発明の微分回路のクロックパルスφ 1、φ2、
φ3用の矩形波信号を得る。１０−７は、ダウンカウン
タでクロックパルスを数十〜数百分割（任意の値に設
定）する。
【００２０】尚、本実施の形態においては、第３のサン
プリングパルス列φ3によりサンプルホールド回路４，
８を駆動し、そのタイミングを第３，第４のホールド電
圧Ｃ，Ｄとして揃えることにより差電圧増幅するように
したが、他に図５に示すように第１，第２のサンプルホ
ールド回路３，７の出力であるホールド電圧Ａ，Ｂを第
３のサンプリングパルス列φ3のタイミングで駆動され
る差動増幅器５にそれぞれ入力することによりタイミン
グを揃えたと同様の差動増幅を行い、その出力に階段状
の出力電圧Ｅを得ることができる。
プリングパルス列φ3によりサンプルホールド回路４，
８を駆動し、そのタイミングを第３，第４のホールド電
圧Ｃ，Ｄとして揃えることにより差電圧増幅するように
したが、他に図５に示すように第１，第２のサンプルホ
ールド回路３，７の出力であるホールド電圧Ａ，Ｂを第
３のサンプリングパルス列φ3のタイミングで駆動され
る差動増幅器５にそれぞれ入力することによりタイミン
グを揃えたと同様の差動増幅を行い、その出力に階段状
の出力電圧Ｅを得ることができる。
【００２１】（実施の形態２）図６は、本発明の実施の
形態２における微分回路のブロック図を示す。図６にお
いて、実施の形態１と同一構成要素には同一の符号を付
し、説明を省略する。図６に示すように微分回路として
のアナログ出力信号Ｖ01はアナログ入力信号Ｖ in2とし
て増幅器２１に入力されて増幅され、低域フィルター回
路２２によりノイズ成分が低減されて第５，第６のサン
プルホールド回路２３，２７に入力され、第４，第５の
サンプリングパルス列φ4、φ5によりサンプリングし、
ホールドされて第５，第６のホールド電圧を得る。ここ
で、第１，第２のサンプルホールド回路３，７に加えら
れる第１，第２のサンプリングパルス列φ1、φ2の関係
は同じ周波数で、かつ第１のサンプリングパルス列φ1
に対して第２のサンプリングパルス列φ2が位相遅れの
関係にあるが、第４，第５のサンプリングパルス列
φ4、φ5の関係は第１，第２のサンプリングパルス
φ1、φ2と同じ周波数で、かつ第４のサンプリングパル
ス列φ4に対し第５のサンプリングパルス列φ5が位相進
みの関係にあり、第１，第２のサンプリングパルス列φ
1、φ2に対して反転した関係にある。また、第５，第６
のサンプルホールド回路２３，２７からのホールド電圧
はそれぞれ第７，第８のサンプルホールド回路２４，２
８に入力され、第６のサンプリングパルス列φ6により
サンプリングし、ホールドされることにより、その出力
である第７，第８のホールド電圧のタイミングが揃えら
れる。第６のサンプリングパルス列φ6は第１，第２，
第３のサンプリングパルス列と同じ周波数で、かつ第
４，第５のサンプリングパルス列φ4、φ5と一定の位相
差を有する関係にある。上記第７，第８のサンプルホー
ルド回路２４，２８によりタイミングが揃えられた第
７，第８のホールド電圧は差動増幅器２５により差電圧
増幅され、その出力に表れる階段状の出力電圧は低域フ
ィルター回路２６により変換されることにより、アナロ
グ入力信号Ｖin1に対して位相差のない出力電圧Ｖ02と
して取り出される。したがって、本実施の形態２におけ
る微分回路は、アナログ入力信号Ｖin1に対して位相差
がなく、かつ回路素子のバラツキ、温度ドリフト、経時
変化等によるＣＤ変動成分を除去した出力電圧を得るこ
とができる。
形態２における微分回路のブロック図を示す。図６にお
いて、実施の形態１と同一構成要素には同一の符号を付
し、説明を省略する。図６に示すように微分回路として
のアナログ出力信号Ｖ01はアナログ入力信号Ｖ in2とし
て増幅器２１に入力されて増幅され、低域フィルター回
路２２によりノイズ成分が低減されて第５，第６のサン
プルホールド回路２３，２７に入力され、第４，第５の
サンプリングパルス列φ4、φ5によりサンプリングし、
ホールドされて第５，第６のホールド電圧を得る。ここ
で、第１，第２のサンプルホールド回路３，７に加えら
れる第１，第２のサンプリングパルス列φ1、φ2の関係
は同じ周波数で、かつ第１のサンプリングパルス列φ1
に対して第２のサンプリングパルス列φ2が位相遅れの
関係にあるが、第４，第５のサンプリングパルス列
φ4、φ5の関係は第１，第２のサンプリングパルス
φ1、φ2と同じ周波数で、かつ第４のサンプリングパル
ス列φ4に対し第５のサンプリングパルス列φ5が位相進
みの関係にあり、第１，第２のサンプリングパルス列φ
1、φ2に対して反転した関係にある。また、第５，第６
のサンプルホールド回路２３，２７からのホールド電圧
はそれぞれ第７，第８のサンプルホールド回路２４，２
８に入力され、第６のサンプリングパルス列φ6により
サンプリングし、ホールドされることにより、その出力
である第７，第８のホールド電圧のタイミングが揃えら
れる。第６のサンプリングパルス列φ6は第１，第２，
第３のサンプリングパルス列と同じ周波数で、かつ第
４，第５のサンプリングパルス列φ4、φ5と一定の位相
差を有する関係にある。上記第７，第８のサンプルホー
ルド回路２４，２８によりタイミングが揃えられた第
７，第８のホールド電圧は差動増幅器２５により差電圧
増幅され、その出力に表れる階段状の出力電圧は低域フ
ィルター回路２６により変換されることにより、アナロ
グ入力信号Ｖin1に対して位相差のない出力電圧Ｖ02と
して取り出される。したがって、本実施の形態２におけ
る微分回路は、アナログ入力信号Ｖin1に対して位相差
がなく、かつ回路素子のバラツキ、温度ドリフト、経時
変化等によるＣＤ変動成分を除去した出力電圧を得るこ
とができる。
【００２２】なお、本実施の形態２においては、第３，
第６のサンプリングパルスφ3、φ6により第３，第４お
よび第７，第８のサンプルホールド回路４，８および２
４，２８を駆動し、そのタイミングを第３，第４および
第７，第８のホールド電圧として揃えることにより差電
圧増幅するようにしたが、他に図７に示すように第１，
第２および第５，第６のサンプルホールド回路３，７お
よび２３，２７の出力であるホールド電圧を第３，第６
のサンプリングパルス列φ3、φ6のタイミングで駆動さ
れる差動増幅器５および２５にそれぞれ入力することに
よりタイミングを揃えたと同様の差電圧増幅を行い、そ
の出力電圧を得ることもできる。
第６のサンプリングパルスφ3、φ6により第３，第４お
よび第７，第８のサンプルホールド回路４，８および２
４，２８を駆動し、そのタイミングを第３，第４および
第７，第８のホールド電圧として揃えることにより差電
圧増幅するようにしたが、他に図７に示すように第１，
第２および第５，第６のサンプルホールド回路３，７お
よび２３，２７の出力であるホールド電圧を第３，第６
のサンプリングパルス列φ3、φ6のタイミングで駆動さ
れる差動増幅器５および２５にそれぞれ入力することに
よりタイミングを揃えたと同様の差電圧増幅を行い、そ
の出力電圧を得ることもできる。
【００２３】
【発明の効果】以上のように本発明によれば、アナログ
入力信号波形に正弦波または余弦波状のアナログ入力信
号周波数の任意倍数の周波数（数十から数百逓倍）のサ
ンプリングパルスを使用して、微分動作を行うことによ
って、超低周波から高い周波数に亙る入力信号波形に含
まれる回路素子のバラツキ、温度ドリフト、経時変化に
よるＤＣ変位成分を除去した正弦波または余弦波状の信
号波形が得られ、且つπ／２進み波形だけではなく、第
１，第２のサンプリングパルスのタイミングを反転させ
ることによりπ／２遅れの波形も得られることにより、
入力信号とは位相差のない出力信号が得られる。また、
出力信号の中心電圧も任意に設定出来、回路素子のバラ
ツキ、温度ドリフト、経時変化の影響が簡単な回路で構
成されているので、回路素子数も少なく、ＩＣ化する場
合でも容易に行える。
入力信号波形に正弦波または余弦波状のアナログ入力信
号周波数の任意倍数の周波数（数十から数百逓倍）のサ
ンプリングパルスを使用して、微分動作を行うことによ
って、超低周波から高い周波数に亙る入力信号波形に含
まれる回路素子のバラツキ、温度ドリフト、経時変化に
よるＤＣ変位成分を除去した正弦波または余弦波状の信
号波形が得られ、且つπ／２進み波形だけではなく、第
１，第２のサンプリングパルスのタイミングを反転させ
ることによりπ／２遅れの波形も得られることにより、
入力信号とは位相差のない出力信号が得られる。また、
出力信号の中心電圧も任意に設定出来、回路素子のバラ
ツキ、温度ドリフト、経時変化の影響が簡単な回路で構
成されているので、回路素子数も少なく、ＩＣ化する場
合でも容易に行える。
【図１】本発明の実施の形態１による微分回路を示すブ
ロック図
ロック図
【図２】同回路の具体回路結線図
【図３】同回路における各部の電圧波形図
【図４】同回路の要部のブロック図
【図５】同回路の他の例を示すブロック図
【図６】本発明の実施の形態２による微分回路を示すブ
ロック図
ロック図
【図７】同回路の他の例を示すブロック図
【図８】従来のＣＲ微分回路を示す回路図
１，２１ 増幅器 ２，２２ 低域フィルター回路 ３，４，７，８，２３，２４，２７，２８ サンプルホ
ールド回路 ５，２５ 差動増幅器 ６，２６ 低域フィルター回路 ９ 論理回路 １０ ディジタルＰＬＬ １０−１ コンパレータ １０−２ ＦＦ １０−３ ＡＮＤ回路 １０−４，１０−７ ダウンカウンタ １０−５ レジスタ １０−６ アップダウンカウンタ １１ 発振回路
ールド回路 ５，２５ 差動増幅器 ６，２６ 低域フィルター回路 ９ 論理回路 １０ ディジタルＰＬＬ １０−１ コンパレータ １０−２ ＦＦ １０−３ ＡＮＤ回路 １０−４，１０−７ ダウンカウンタ １０−５ レジスタ １０−６ アップダウンカウンタ １１ 発振回路
Claims (5)
- 【請求項１】 ディジタルＰＬＬ回路を用いて、一定の
周波数を有する矩形波発振器の発振周波数を、正弦波状
または余弦波状のアナログ入力信号波形を一定の大きさ
に増幅整形した波形の周波数に追随して分周した矩形波
をサンプリングパルスとする第１のサンプリングパルス
列で増幅したアナログ入力信号波形をサンプリングホー
ルドして、第１のホールド電圧を得ると共に、第１のサ
ンプリングパルス列と一定の位相差と同じ周波数を有す
る第２のサンプリングパルス列で増幅したアナログ入力
信号波形をサンプリングホールドして、第２のホールド
電圧を得、第１，第２のサンプリングパルス列と一定の
位相差と同じ周波数を有する第３のサンプリングパルス
列で第１，第２のホールド電圧を更にサンプリングホー
ルドして、第１，第２のホールド電圧の差電圧増幅を行
い、アナログ入力信号波形の傾斜の大きさに比例した階
段状の差電圧増幅出力をフィルター回路でアナログ信号
出力に変換し、ＤＣ成分を除去したアナログ信号出力を
得るように構成した微分回路。 - 【請求項２】 ディジタルＰＬＬ回路を用いて、一定の
周波数を有する矩形波発振器の発振周波数を、正弦波状
または余弦波状のアナログ入力信号波形を一定の大きさ
に増幅整形した波形の周波数に追随して分周した矩形波
をサンプリングパルスとする第１のサンプリングパルス
列で増幅したアナログ入力信号波形をサンプリングホー
ルドして第１のホールド電圧を得ると共に、第１のサン
プリングパルス列と同じ周波数でかつ第１のサンプリン
グパルス列に比し位相進みまたは位相遅れを有する第２
のサンプリングパルス列で増幅したアナログ入力信号波
形をサンプリングホールドして第２のホールド電圧を
得、第１，第２のサンプリングパルス列と一定の位相差
と同じ周波数を有する第３のサンプリングパルス列のタ
イミングで第１，第２のホールド電圧の差電圧増幅を行
い、アナログ入力信号波形の傾斜の大きさに比例した階
段状の差電圧増幅出力をフィルター回路でアナログ信号
出力に変換し、ＤＣ成分を除去したアナログ信号出力を
得、かつ、このアナログ信号出力波形を第１，第２のサ
ンプリングパルス列と同じ周波数で位相関係が逆転関係
にある第４，第５のサンプリングパルス列でサンプリン
グホールドして得た第３，第４のホールド電圧を、第３
のサンプリングパルス列と同じ周波数と位相関係にある
第６のサンプリングパルス列のタイミングで差電圧増幅
を行い、アナログ信号出力波形の大きさに比例した階段
状の差電圧出力をフィルター回路で変換してアナログ入
力信号波形に対して位相差のないアナログ信号出力を得
るように構成した微分回路。 - 【請求項３】 ディジタルＰＬＬ回路を用いて、一定の
周波数を有する矩形波発振器の発振周波数を、正弦波状
または余弦波状のアナログ入力信号波形を一定の大きさ
に増幅整形した波形の周波数に追随して分周した矩形波
をサンプリングパルスとする第１のサンプリングパルス
列で、増幅したアナログ入力信号波形をサンプリングホ
ールドして第１のホールド電圧を得ると共に、第１のサ
ンプリングパルス列と同じ周波数で、かつ、第１のサン
プリングパルス列に比し、位相進みまたは位相遅れを有
する第２のサンプリングパルス列で、増幅したアナログ
入力信号波形をサンプリングホールドして第２のホール
ド電圧を得、第１，第２のサンプリングパルス列と一定
の位相差と同じ周波数を有する第３のサンプリングパル
ス列のタイミングで、第１，第２のホールド電圧の差電
圧増幅を行い、アナログ入力信号波形の傾斜の大きさに
比例した階段状の差電圧増幅出力をフィルター回路でア
ナログ信号出力に変換し、ＤＣ成分を除去したアナログ
信号出力を得、かつ、このアナログ信号出力波形を第
１，第２のサンプリングパルス列と同じ周波数で位相関
係が逆転関係にある第４，第５のサンプリングパルス列
でサンプリングホールドして得た第３，第４のホールド
電圧を第３のサンプリングパルス列と周波数と位相関係
にある第６のサンプリングパルス列のタイミングで差電
圧増幅を行い、アナログ信号出力をフィルター回路で変
換してアナログ入力信号波形に対して位相差のないアナ
ログ信号出力を得るように構成した微分回路。 - 【請求項４】 ディジタルＰＬＬ回路を用いて、一定の
周波数を有する矩形波発振器の発振周波数を、正弦波状
または余弦波状のアナログ入力信号波形を一定の大きさ
に増幅整形した波形の周波数に追随して分周した矩形波
をサンプリングパルスとする第１のサンプリングパルス
列で増幅したアナログ入力信号波形をサンプリングホー
ルドして第１のホールド電圧を得ると共に、第１のサン
プリングパルス列と同じ周波数でかつ第１のサンプリン
グパルス列に比し、位相進みまたは位相遅れを有する第
２のサンプリングパルス列で増幅したアナログ入力信号
波形をサンプリングホールドして第２のホールド電圧を
得、第１，第２のサンプリングパルス列と一定の位相差
と同じ周波数を有する第３のサンプリングパルス列のタ
イミングで第１，第２のホールド電圧の差電圧増幅を行
い、アナログ入力信号波形の傾斜の大きさに比例した階
段状の差電圧増幅出力をフィルター回路でアナログ信号
出力に変換し、ＤＣ成分を除去したアナログ信号出力を
得、かつ、このアナログ信号出力波形を第１，第２のサ
ンプリングパルス列と同じ周波数で位相関係が逆転関係
にある第４，第５のサンプリングパルス列でサンプリン
グホールドして得た第３，第４のホールド電圧を第３の
サンプリングパルス列と周波数と位相関係にある第６の
サンプリングパルス列のタイミングで差電圧増幅を行
い、アナログ信号出力をフィルター回路で変換してアナ
ログ入力信号波形に対して位相差のないアナログ信号出
力を得るように構成した微分回路。 - 【請求項５】 アナログ信号出力を、０ボルトから電源
電圧の間に任意のＤＣ電圧に重畳する回路を付設した請
求項１ないし４のいずれかに記載の微分回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10018581A JPH11213084A (ja) | 1998-01-30 | 1998-01-30 | 微分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10018581A JPH11213084A (ja) | 1998-01-30 | 1998-01-30 | 微分回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11213084A true JPH11213084A (ja) | 1999-08-06 |
Family
ID=11975606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10018581A Pending JPH11213084A (ja) | 1998-01-30 | 1998-01-30 | 微分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11213084A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112816772A (zh) * | 2021-01-04 | 2021-05-18 | 北京全路通信信号研究设计院集团有限公司 | 一种安全型模拟电压采集实现电路 |
-
1998
- 1998-01-30 JP JP10018581A patent/JPH11213084A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112816772A (zh) * | 2021-01-04 | 2021-05-18 | 北京全路通信信号研究设计院集团有限公司 | 一种安全型模拟电压采集实现电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102954808B (zh) | 具有低电偏移的磁传感器 | |
| CA2273869C (en) | High dynamic range digital fluxgate magnetometer | |
| WO2013111521A1 (ja) | ホール起電力信号検出回路及びその電流センサ | |
| JP5695764B2 (ja) | 磁気検出装置及び磁気検出方法 | |
| KR20140106586A (ko) | 정전용량 센서 인터페이스 및 방법 | |
| CN106931995B (zh) | 一种基于电流输出模式的四相旋转电流电路和方法 | |
| CN110998348B (zh) | 用于抑制具有隧道磁阻的磁阻传感器的低频噪声的系统和方法 | |
| Ding et al. | A switch-bridge-based readout circuit for differential capacitance measurement in MEMS resonators | |
| CN114779132A (zh) | 一种数字式gmi传感器及其对信号的处理方法 | |
| JPH11213084A (ja) | 微分回路 | |
| US8737003B2 (en) | Offset-induced signal cancellation in an interleaved sampling system | |
| Chen et al. | A novel Hall dynamic offset cancellation circuit based on four-phase spinning current technique | |
| US6469488B1 (en) | Method of processing a high frequency signal containing multiple fundamental frequencies | |
| JPH117483A (ja) | 微分回路 | |
| JP2005140737A (ja) | 磁気式エンコーダ装置 | |
| JPH112548A (ja) | 変位量検出装置 | |
| JP2008157688A (ja) | 電流センサおよび電流センサのオフセット除去方法 | |
| JP5687223B2 (ja) | 信号処理装置、回転角度検出装置及び調整値設定装置 | |
| JP3048745B2 (ja) | アナログ入力装置 | |
| CN113049122B (zh) | 数字滤波器及包括该数字滤波器的温度传感器 | |
| Bartik et al. | Angle tracking observer for the velocity estimation with the filtered control variable | |
| RU2255343C2 (ru) | Измеритель группового времени запаздывания | |
| JP4590391B2 (ja) | 電流センサおよび電流センサのオフセット除去方法 | |
| US20160370410A1 (en) | Sensor device and sensing method using the same | |
| JP3945389B2 (ja) | 時間電圧変換器及び方法 |