JPH11212806A - 仮想マシン及びプログラム変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 データメモリへアクセスする命令を含むバイ
トコードプログラムサイズの短縮を可能とする仮想マシ
ンを提供する。 【解決手段】 命令解読部１１０でプログラムメモリ１
３１中のバイトコードを１バイトづつ読み込み、命令マ
ップ記憶部１１３に予め記憶している命令マップを参照
して、命令種別を判別し、命令が局所的メモリ領域中の
位置をメモリＩＤで特定するものである場合に、レジス
タ・メモリＩＤ読込部１１８によりプログラムメモリ１
３１から１バイト読み込み、当該１バイト中の所定ビッ
トによりメモリＩＤを判別し、命令実行部１２０は、前
記の局所的メモリ領域中の位置をメモリＩＤで指定する
命令について、メモリＩＤで特定されるメモリ位置へア
クセスする所定処理をマイクロプロセッサ上で実行す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、異なったアーキテ
クチャのマイクロプロセッサ上で動作する仮想マシン及
びプログラムを当該仮想マシンに好適なプログラムに変
換するプログラム変換装置に関する。

【０００２】

【従来の技術】近年、インターネットの利用が拡大し、
あるコンピュータ上で開発したプログラムをインターネ
ットを通じて配送し、他のコンピュータ上で実行させた
いという要求が高まってきている。このようなプログラ
ムの流通においては、プログラム開発側のコンピュータ
とプログラム実行側のコンピュータは必ずしも同一の機
種であるとは限らないため、コンピュータ間のアーキテ
クチャの違いを吸収する必要があり、このために仮想マ
シンなる技術が開発されている。

【０００３】ここで仮想マシンとは、仮想マシンコード
（バイトコード）を逐次解釈してそれぞれのコンピュー
タ上で実行するための制御を行うプログラムをいい、仮
想マシンのアーキテクチャは実行環境となるコンピュー
タのアーキテクチャに依存しない。従って、流通するプ
ログラムは、この仮想マシンコードで記述してあれば、
又は仮想マシンコードに翻訳してあれば、様々なコンピ
ュータの上で実行可能なものとなる。

【０００４】例えば、パーソナルコンピュータやワーク
ステーションの分野では、通信回線を通じて配送して他
のコンピュータ上で動作させるプログラムは、Ｊａｖａ
Ｓｏｆｔ社のＪａｖａを用いて開発されるのが一般的
であり、Ｊａｖａ言語で開発されたプログラムは、コン
パイラにより仮想マシンの動作を記述するバイトコード
で構成するプログラムに変換され、配送される。なお、
ＪａｖａにおけるバイトコードをＪａｖａＢｙｔｅＣｏ
ｄｅという。

【０００５】この場合、実行側コンピュータでは、Ｊａ
ｖａＢｙｔｅＣｏｄｅを解釈実行するＪａｖａ仮想マシ
ンが動作している。ＪａｖａＢｙｔｅＣｏｄｅはコンピ
ュータアーキテクチャに依存しないため、実行側コンピ
ュータが、Ｉｎｔｅｌ社のｘ８６、Ｍｏｔｏｒｏｌａ社
のＰｏｗｅｒＰＣ、ＳＵＮ Ｍｉｃｒｏｓｙｓｔｅｍｓ
社のＳＰＡＲＣ等のどのアーキテクチャに基づくパーソ
ナルコンピュータ或いはワークステーションであって
も、共通の動作を行なう。

【０００６】上述のＪａｖａ言語は、オブジェクト指向
言語であり、Ｊａｖａ言語で記述したプログラムでは、
全てのデータがいずれかのクラスのローカル変数とな
り、クラスメソッドを介してのみアクセス可能となる。
ここで、オブジェクト指向言語とは、取り扱う様々な対
象を共通の性質に着目してひとまとめにして取り扱うこ
とに適した言語であり、この言語で記述するプログラム
においては、様々な対象物それぞれを示すオブジェクト
をクラスとして定義する。クラスはオブジェクトを抽象
化した概念であり、実体であるオブジェクトのテンプレ
ートとなるものである。また、クラスの定義の中にはオ
ブジェクトを表す各種データだけでなく、処理手続きも
記述する。

【０００７】ここで、ローカル変数とは、オブジェクト
を表す各種データをいい、クラスメソッドとは前記の処
理手続きをいう。また、Ｊａｖａ言語で記述したプログ
ラムにおけるローカル変数は、ＪａｖａＢｙｔｅＣｏｄ
ｅでは、１６ビットのローカル変数用のＩＤを用いて特
定される。

【０００８】なお、Ｊａｖａに関しては、「Ｔｈｅ Ｊ
ａｖａ Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ Ｓｐｅｃｉ
ｆｉｃａｔｉｏｎ」（ｈｔｔｐ：／／ｊａｖａ．ｓｕ
ｎ．ｃｏｍ）に詳しい。

【０００９】

【発明が解決しようとする課題】ところで、最近、Ｔ
Ｖ、デジタルビデオ、ＤＶＤプレーヤー等の家電分野に
おいても、コンピュータの分野における場合と同様に、
インターネットやＩＥＥＥ１３９４規格に基づく配線等
を通じてプログラムを配送し、各家電製品間で協調動作
を行なわせたいという要求が出てきており、仮想マシン
が必要とされている。

【００１０】但し、コスト面等の諸事情からメモリ容量
の小さい家電製品の分野においては、バイトコードプロ
グラムのサイズを小さくすることが重大な課題となり、
仮想マシンには、バイトコードプログラムのサイズを短
縮化するための工夫が求められる。しかしながら、Ｊａ
ｖａ仮想マシンは、ローカル変数を扱うために、１６ビ
ットのローカル変数用のＩＤを用いて各種処理を指示す
る命令のみをサポートしているため、ローカル変数への
アクセスを多用するバイトコードプログラムについて
は、そのサイズが肥大化してしまう欠点を有する。

【００１１】また、Ｊａｖａ仮想マシンは、オブジェク
ト指向言語であるＪａｖａ言語から翻訳されたＪａｖａ
ＢｙｔｅＣｏｄｅを実行するための仮想マシンであるた
め、ローカル変数は扱えるが、クラス内に閉じていない
大域的なデータを扱うことができない。これは、オブジ
ェクト指向言語に限定せず一般の高級言語における概念
で言い換えれば、複数の局所的プログラムから直接的に
同一のメモリ領域をアクセスすることができないという
ことになる。以下、前記局所的プログラムを関数とい
う。

【００１２】このことは、プログラムの自由度を非常に
制限し、複数の関数から各種装置へのＩＯや画像用バッ
ファへのアクセス等を行うプログラム構造を採る場合の
多い家電製品における各種機能部分の制御処理プログラ
ムには適さない。そこで、本発明はかかる問題点に鑑み
てなされたものであり、データメモリへアクセスする命
令を含むバイトコードプログラムサイズの短縮を可能と
する仮想マシンを提供することを第１の目的とする。

【００１３】また、本発明は、大域的なデータを扱うこ
とができる仮想マシンを提供することを第２の目的とす
る。さらに、本発明に係る仮想マシンに対応して、バイ
トコードプログラムサイズを短縮化するためのプログラ
ム変換装置を提供することを第３の目的とする。

【００１４】

【課題を解決するための手段】上記課題を解決するため
に本発明に係る仮想マシンは、プログラム中での使用さ
れる回数の高いデータについては、当該データにアクセ
スする命令を短いバイトコードで記述できるように工夫
したものであり、マイクロプロセッサ配下で、プログラ
ムを構成するバイトコードを仮想的に逐次解読して実行
する仮想マシンであって、前記マイクロプロセッサを、
バイトコードを読み込む読込手段と、前記読込手段によ
り読み込んだ１バイトのバイトコードが、メモリ領域中
のある位置にアクセスする命令であって前記位置をメモ
リＩＤで特定するメモリＩＤ使用命令か否かを判別する
メモリＩＤ使用命令判別手段と、前記メモリＩＤ使用命
令判別手段により前記メモリＩＤ使用命令であると判別
されたバイトコードに連続する１バイトのバイトコード
を前記読込手段により取得し、当該１バイトのバイトコ
ード中の複数のビットデータにより前記メモリＩＤを判
別するメモリＩＤ判別手段と、前記メモリＩＤ使用命令
と判別されたバイトコードにつき、前記メモリＩＤ判別
手段により判別されたメモリＩＤで特定されるメモリ位
置にアクセスして当該バイトコードに応じた所定動作を
実行する実行手段として機能させることを特徴とする。

【００１５】これにより、メモリ領域中のある位置にア
クセスする命令を２バイトのバイトコードで表すことが
できるため、バイトコードプログラムサイズの短縮化を
図ることができ、上記第１の目的を達成する。ここで、
前記メモリ領域は、プログラム中のある局所的部分から
のみアクセス可能な局所的メモリ領域又は複数の局所的
部分からアクセス可能な大域的メモリ領域のいずれかで
あり、前記メモリＩＤは、局所的メモリ領域中の位置を
特定する局所的メモリＩＤ又は大域的メモリ領域中の位
置を特定する大域的メモリＩＤのいずれかであり、前記
メモリＩＤ使用命令は、局所的メモリＩＤを使用する局
所的メモリＩＤ使用命令又は大域的メモリＩＤを使用す
る大域的メモリＩＤ使用命令のいずれかであり、前記メ
モリＩＤ使用命令判別手段における前記判別は、前記読
込手段により読み込んだ１バイトのバイトコードが局所
的メモリ領域中のある位置にアクセスする命令であると
きは、局所的メモリ領域中の位置を局所的メモリＩＤで
特定する局所的メモリＩＤ使用命令か否かを判別し、前
記バイトコードが大域的メモリ領域中のある位置にアク
セスする命令であるときは、大域的メモリ領域中の位置
を大域的メモリＩＤで特定する大域的メモリＩＤ使用命
令か否かを判別することとすることもできる。

【００１６】これにより、局所的データ及び大域的なデ
ータのそれぞれにアクセスするプログラムを仮想マシン
に実行させることができるようになり、上記第２の目的
を達成する。また、本発明に係るプログラム変換装置
は、マイクロプロセッサ配下で、プログラムを構成する
バイトコードを仮想的に逐次解読して実行する仮想マシ
ンであって、前記マイクロプロセッサを、バイトコード
を読み込む読込手段と、前記読込手段により読み込んだ
１バイトのバイトコードが、メモリ領域中のある位置に
アクセスする命令であって前記位置をメモリＩＤで特定
するメモリＩＤ使用命令か否かを判別するメモリＩＤ使
用命令判別手段と、前記メモリＩＤ使用命令判別手段に
より前記メモリＩＤ使用命令であると判別されたバイト
コードに連続する１バイトのバイトコードを前記読込手
段により取得し、当該１バイトのバイトコード中の複数
のビットデータにより前記メモリＩＤを判別するメモリ
ＩＤ判別手段と、前記メモリＩＤ使用命令と判別された
バイトコードにつき、前記メモリＩＤ判別手段により判
別されたメモリＩＤで特定されるメモリ位置にアクセス
して当該バイトコードに応じた所定動作を実行する実行
手段と、命令の処理対象となる４本の汎用仮想レジスタ
を実現するための汎用仮想レジスタ手段と、前記読込手
段により読み込んだ１バイトのバイトコードが、メモリ
領域中のある位置にアクセスする命令であって前記位置
をアドレス値によって特定するアドレス使用命令か否か
を判別するアドレス使用命令判別手段と、前記アドレス
使用命令判別手段により前記アドレス使用命令と判別さ
れたバイトコードに連続する２バイト以上のバイトコー
ドを前記読込手段により取得し、当該２バイト以上のバ
イトコードにより前記アドレス値を判別するアドレス判
別手段として機能させ、前記メモリＩＤ使用命令は、１
本の汎用仮想レジスタをも処理対象とする命令であり、
前記メモリＩＤ判別手段は、判別対象の１バイトのバイ
トコード中の６ビットのビットデータにより前記メモリ
ＩＤを判別し、さらに他の２ビットにより１本の汎用仮
想レジスタを識別するためのレジスタＩＤを判別し、前
記実行手段が実行する前記所定動作は、前記メモリＩＤ
判別手段により判別されたレジスタＩＤで識別される汎
用仮想レジスタを処理対象とする動作であり、前記実行
手段はさらに、前記アドレス使用命令と判別されたバイ
トコードにつき、前記アドレス判別手段により判別され
たアドレス値で特定されるメモリ位置にアクセスして当
該バイトコードに応じた動作を実行することを特徴とす
る仮想マシンを対象とするアセンブラソースプログラム
中の一部の命令を他の命令に変換するプログラム変換装
置であって、アセンブラソースプログラムを記憶する記
憶手段と、前記アセンブラソースプログラムにおいて、
メモリ領域中の位置を特定するものであって２バイト以
上で表されるアドレス値のうち、使用されている回数が
最大のものから６４番目に大きいものまでを検出する多
使用アドレス検出手段と、前記多使用アドレス検出手段
により検出されたそれぞれのアドレス値と、メモリ領域
中の位置を特定するものであって１バイト以下で表され
るメモリＩＤとを対応づける対応づけ手段と、前記多使
用アドレス検出手段により検出されたアドレス値を使用
している命令を検出する命令検出手段と、前記命令検出
手段に検出された命令を、前記対応づけ手段により当該
命令が使用しているアドレス値と対応づけられているメ
モリＩＤを使用する所定の命令に変換する命令変換手段
とを備えることを特徴とする。

【００１７】即ち、仮想マシンを対象とするアセンブラ
ソースプログラム中に、メモリ領域中の位置を特定する
ためにアドレス値を使用する命令が含まれている場合に
は、この命令のうちある程度のものはメモリＩＤを使用
する命令に書き換えられる。アセンブラソースプログラ
ムがバイトコードプログラムに翻訳された場合に、オフ
セットアドレス値を使用する命令より、メモリＩＤを使
用する命令の方が短いバイトコードで表されるため、本
発明は、上記第３の目的を達成するものであるといえ
る。

【００１８】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。 ＜実施の形態１＞以下、本発明の実施の形態１における
仮想マシンについて説明する。 ＜構成＞図１は、本発明の実施の形態１における仮想マ
シンの位置づけに関する概念図である。

【００１９】仮想マシン１００は、マイクロプロセッサ
１４０上でＯＳ１４１の管理下において、仮想マシンの
命令体系に適合した機械語列で構成されるバイトコード
プログラム１３０の動作を実現するものであり、一種の
プログラムである。但し、仮想マシン１００は、プログ
ラムであるが、その名が示すように、マイクロプロセッ
サやＯＳをシミュレートしたものとしての特徴を有して
いる。即ち、独自の命令セットをもち、当該命令セット
の命令列からなるバイトコードを逐次解釈実行する。

【００２０】以下、仮想マシンの機能構造について説明
する。図２は、本発明の実施の形態１における仮想マシ
ンの機能ブロック図である。プログラムメモリ１３１
は、バイトコードプログラムを格納するメモリであり、
データメモリ１３２は、バイトコードプログラムの処理
対象となるデータを格納するメモリである。

【００２１】仮想マシン１００は、プログラムメモリ１
３１からバイトコードを読み込み解釈してマイクロプロ
セッサ１４０上で実行するためのプログラムであり、命
令解読部１１０と命令実行部１２０とからなる。命令解
読部１１０は、命令判別部１１１、命令読込部１１２、
命令マップ記憶部１１３、命令種別格納部１１４、処理
対象格納部１１５、レジスタ判別部１１７、レジスタ・
メモリＩＤ読込部１１８、オフセット読込部１１９を有
する。

【００２２】命令マップ記憶部１１３は、後述する命令
マップを記憶している。命令読込部１１２は、プログラ
ムメモリ１３１から１バイトのバイトコードを読み込み
命令判別部１１１に渡す。命令判別部１１１は、命令読
込部１１２から渡されたバイトコードがいかなる命令な
のかを命令マップ記憶部１１３に記憶している命令マッ
プを参照して判別し、命令に応じて命令種別を命令種別
格納部１１４に格納し、また、命令に応じてレジスタ判
別部１１７、レジスタ・メモリＩＤ読込部１１８、オフ
セット読込部１１９に実行指示を出す。

【００２３】レジスタ判別部１１７は、命令判別部１１
１からの実行指示を受けると、命令の中のレジスタ指定
ビットを参照して、どの汎用仮想レジスタを用いる命令
かを判別し、汎用仮想レジスタを識別するためのレジス
タＩＤを処理対象格納部１１５に格納する。また、レジ
スタ・メモリＩＤ読込部１１８は命令判別部１１１から
の実行指示を受けると、プログラムメモリ１３１から１
バイトのバイトコードを読み込み、レジスタ判別部１１
７にレジスタＩＤを判別させて処理対象格納部１１５に
格納させ、メモリＩＤを処理対象格納部１１５に格納す
る。

【００２４】ここでメモリＩＤとは、メモリ中の一部の
領域を特定するための識別子をいう。また、オフセット
読込部１１９は、命令判別部１１１からの実行指示を受
けると、プログラムメモリ１３１から２バイトのオフセ
ットアドレス値を読み込み、処理対象格納部１１５に格
納する。

【００２５】なお、命令解読部１１０は、上述の他の読
み出し部や命令解読制御部をも有するが、本発明の主た
る部分ではないため説明を省略する。命令実行部１２０
は、命令制御部１２１、仮想演算器１２２、メモリ制御
部１２３、汎用仮想レジスタ１２４を有する。命令制御
部１２１は、命令種別格納部１１４と処理対象格納部１
１５との内容に従って、仮想演算器１２２を用いて、汎
用仮想レジスタ１２４の値を変化させ、また、メモリ制
御部１２３を用いてデータメモリ１３２にアクセスす
る。

【００２６】また、汎用仮想レジスタ１２４は、Ｒ０か
らＲ３までの４本あり、処理の対象となる値を格納する
のに用いられる。例えば、命令種別格納部１１４に加算
命令である旨の「ａｄｄ」が格納され、処理対象格納部
１１５にレジスタＩＤが０と１のレジスタである旨の
「Ｒ０，Ｒ１」が格納された場合には、命令制御部１２
１がそれを、Ｒ１←Ｒ０＋Ｒ１として実行する。ここで
「←」は値の代入を意味する。

【００２７】即ち、命令制御部１２１は、プログラムメ
モリ１３１に格納されたバイトコードを解読する命令解
読部１１０の解読結果に基づき、プログラムをマイクロ
プロセッサ１４０上で実行する。なお、命令実行部１２
０は、上述の他の命令実行制御部をも有するが、本発明
の主たる部分ではないため説明を省略する。

【００２８】以下、命令マップ記憶部１１３が記憶する
命令マップについて説明する。図３及び図４は、命令マ
ップの内容のイメージを示す概念図である。この命令マ
ップは、仮想マシン１００の命令セットを示すものであ
り、横軸に１６進数の１の位を、縦軸に１６進数の１０
の位を取った表形式で示してある。図３は１の位が０〜
７の命令を、図４は１の位が８〜ｆの命令を示してい
る。

【００２９】図中では各命令につき、ニーモニックとオ
ペランドを空白で区切って示してあり、オペランドは１
つ、又は「，」で区切られた２つである。以下、命令マ
ップ中に示した主要な命令のニーモニックやオペランド
について説明する。Ｒｎ、Ｒｍは、４本の汎用仮想レジ
スタＲ０、Ｒ１、Ｒ２、Ｒ３のうちのいずれかである。

【００３０】ＰＤは、結果レジスタＩＤであり、このＰ
Ｄをオペランドに有する命令より前に実行される命令の
処理結果が格納される汎用仮想レジスタを指す。ＲＲ
は、読込アドレスであり、読み込み用のアドレスを格納
するための専用レジスタに格納されているアドレスを意
味する。ＷＲは、書込アドレスであり、書き込み用のア
ドレスを格納するための専用レジスタに格納されている
アドレスを意味する。

【００３１】ＳＰは、メモリ領域中の一部であって関数
内の局所的データが格納される局所的メモリ領域にアク
セスするために利用できるアドレスである。なお、各局
所的データは、ＳＰからの相対アドレスによって特定可
能となる。ｃｏｎｓｔ（８）等のように文字列（８）の
形式のものは８ビットの定数値であり、ｏｆｆｓｅｔ
（１６）等のように文字列（１６）の形式のものは１６
ビットの定数値であり、ａｄｄｒ（３２）等のように文
字列（３２）の形式のものは３２ビットの定数値であ
り、ＬＶａｌＩＤ（６）等のように文字列（６）の形式
のものは６ビットのメモリＩＤである。

【００３２】ｉｎｃは１増分、ｉｎｃ４は４増分、ｄｅ
ｃは１減算、ｄｅｃ４は４減算、ｂａｎｄはビット積、
ｂｏｒはビット和、ｍｕｌは乗算、ｓｈｌ２は４倍演
算、ｍｏｖは転送、ｍｏｖ４は４バイトの転送、ａｄｄ
は加算、ｓｕｂは減算、ｃｍｐは比較、ｊｓｒやｊｍｐ
等はジャンプ命令である。ａｄｄｒはメモリ領域中の特
定位置を指すアドレス値を意味し、ｏｆｆｓｅｔは、関
数内の局所的データが格納された一部の局所的メモリ領
域中の特定位置を指すためのオフセットアドレスを意味
する。

【００３３】ＬＶａｌＩＤは関数内の局所的データが格
納されている局所的メモリ領域中の位置を特定するため
のメモリＩＤを意味し、ＧＶａｌＩＤは大域的なデータ
が格納されいている大域的メモリ領域中の位置を特定す
るためのメモリＩＤを意味する。なお、メモリ領域中の
局所的メモリ領域と大域的メモリ領域とは独立してお
り、局所的データについてのメモリＩＤと大域的なデー
タについてのメモリＩＤは、互いに関連はない。

【００３４】ここで、局所的データや大域的データは、
予め値が定まっているとは限らないとし、以下、これら
のデータが格納されているメモリ領域中のある位置への
演算又はアクセスのことを、これらのデータへの演算又
はアクセスともいう。また、以下、局所的メモリ領域中
のある位置へアクセスする命令を局所的データを使用す
る命令ともいい、大域的メモリ領域中のある位置へアク
セスする命令を大域的データを使用する命令ともいう。

【００３５】ａｄｄｌｖやｍｏｖ４ｌｖ等のニーモニッ
ク中にｌｖを含む命令は、関数内の局所的なデータに対
する演算であることを意味し、ａｄｄｇｖやｍｏｖ４ｇ
ｖ等のｇｖを含む命令は、関数内の局所的なデータでは
なく大域的なデータに対する演算であることを意味す
る。なお、関数内の局所的データとは、複数関数から構
成されるプログラムにおいて、一の関数の実行にのみ必
要なデータであり、他の関数からアクセス不可能なもの
をいい、大域的なデータとは、複数の関数の実行に必要
なデータであり、全ての関数からアクセス可能なものを
いう。従って、関数内の局所的データは、他の関数内の
局所的データや大域的データとはメモリ内において論理
的に独立した領域に配置される。

【００３６】以下、命令を具体的な例に基づき説明す
る。例えば、バイトコード４０は、関数内の局所的デー
タが格納された一部のメモリ領域中の特定位置の４バイ
トのデータを仮想レジスタＲ０に格納する命令ｍｏｖ４
（ｏｆｆｓｅｔ（１６），ＳＰ），Ｒ０を意味するの
で、３バイトのバイトコード４０ ０１ ００は、ｍｏ
ｖ４ （１００，ＳＰ），Ｒ０に対応する。なお、命令
の説明に際して定数値は１６進数を用いている。

【００３７】また、２バイトのバイトコードｄ３ ０ａ
は、関数内の局所的データの格納されているメモリ領域
のうち０ａというメモリＩＤで特定される位置のもの
を、仮想レジスタＲ０に読み出す命令ｍｏｖ４ｌｖ ０
ａ，Ｒ０に対応する。また、３バイトのバイトコード４
８ ０２ ００は、アドレス２００に位置する大域的デ
ータを仮想レジスタＲ０に読み出す命令ｍｏｖ４ （２
００），Ｒ０に対応し、２バイトのバイトコードｄ７
０１は、大域的データの格納されているメモリ領域のう
ち１というメモリＩＤで特定される位置のものを、仮想
レジスタＲ０に読み出す命令ｍｏｖ４ｇｖ １，Ｒ０に
対応する。

【００３８】＜動作＞上記構成を備える実施の形態１に
おける仮想マシンの動作について、具体的なプログラム
を実行した場合の例に基づいて説明する。図５は、仮想
マシン１００に入力されるバイトコードプログラムを示
す図である。

【００３９】図５に示すプログラムは、プログラムメモ
リ１３１に格納されている。このプログラムは、１つの
関数内における部分的なプログラムであり、同図のプロ
グラムを含む関数や他の関数から構成されるプログラム
全体において大域的な値を格納しているメモリ領域のう
ち０ａというメモリＩＤで特定される位置のものを読み
出し、また、関数内に局所的な値のうちオフセットアド
レスが４００のものを読み出し、相互に入れ替えて書き
戻すプログラムである。

【００４０】なお、プログラムメモリ１３１に格納され
ているバイトコードについて、読み易さを考慮し、ここ
では命令形式で表記してある。図６は、命令解読部１１
０の動作を示すフローチャートである。同図に示すよう
に、命令解読部１１０の動作は、バイトコードの読み込
みステップＳ２１０と、命令マップを参照することによ
る命令種別判別ステップＳ２２０と、命令種別を命令種
別格納部１１４に格納し命令に応じて必要であれば処理
対象を処理対象格納部１１５に格納するステップＳ２３
０と、各命令対応の制御をするステップＳ２４０とから
なる。

【００４１】図７は、各命令対応の制御をする動作につ
いて詳細化したフローチャートである。同図は、図６の
フローチャート中のステップＳ２４０について詳細化し
たものであり、各命令対応の制御処理（Ｓ２４０）は、
命令にレジスタ指定のビットが含まれている場合の処理
（ステップＳ２４１、Ｓ２４２、Ｓ２４３）、レジスタ
・メモリＩＤを用いる命令である場合の処理（ステップ
Ｓ２４４、Ｓ２４５、Ｓ２４６、Ｓ２４７）、オフセッ
トを用いる命令である場合の処理（ステップＳ２４８、
Ｓ２４９）等からなる。なお、図７は、図５に示すプロ
グラムに対しての仮想マシン１００の動作説明に必要な
処理部分のみを示している。

【００４２】まず、命令解読部１１０は、命令読込部１
１２によりプログラムメモリ１３１に格納されているバ
イトコードを１バイト読み込む（ステップＳ２１０）。
命令判別部１１１は、命令読込部１１２からバイトコー
ドを取得して、命令マップ記憶部１１３に記憶している
命令マップを参照して、当該バイトコードがいかなる命
令であるか判別し（ステップＳ２２０）、それが大域的
メモリ領域中のメモリＩＤで特定される位置からの汎用
仮想レジスタへの読み出し命令ｍｏｖ４ｇｖ ＧＶａｌ
ＩＤ（６），Ｒｎであるので、命令種別格納部１１４
に、読み出しアドレスから汎用仮想レジスタへの読み出
し命令を格納し（ステップＳ２３０）、各命令対応の制
御を行う（ステップＳ２４０）。

【００４３】各命令対応の制御として、命令判別部１１
１は、ｍｏｖ４ｇｖ ＧＶａｌＩＤ（６），Ｒｎが、命
令種別を示す１バイト中にレジスタ指定ビットがある命
令ではないが（ステップＳ２４１）、レジスタ・メモリ
ＩＤを用いる命令であることを判別し（ステップＳ２４
４）、レジスタ・メモリＩＤ読込部１１８に実行指示を
出す。

【００４４】命令判別部１１１からの実行指示を受けた
レジスタ・メモリＩＤ読込部１１８は、プログラムメモ
リ１３１から１バイトのバイトコード「０ａ」を読み込
む（ステップＳ２４５）。バイトコードを読み込んだレ
ジスタ・メモリＩＤ読込部１１８は、レジスタ判別部１
１７にレジスタＩＤを判別させる（ステップＳ２４
６）。

【００４５】レジスタ判別部は、当該１バイトのバイト
コード中の上位２ビットを参照し、当該ビットが仮想レ
ジスタＲ０を示していることを判別して処理対象格納部
１１５に仮想レジスタＲ０のレジスタＩＤを格納し、レ
ジスタ・メモリＩＤ読込部１１８は、読み込んだ１バイ
トのバイトコード中の下位６ビットを参照し、メモリＩ
Ｄを処理対象格納部１１５に格納する（ステップＳ２４
７）。

【００４６】命令判別部１１１は、ｍｏｖ４ｇｖ ＧＶ
ａｌＩＤ（６），Ｒｎがオフセットを用いる命令でない
ことを判別し（ステップＳ２４８）、オフセットの読込
処理（ステップＳ２４９）はスキップする。こうして命
令解読部１１０にて１命令の解読がなされると、その結
果を受けて命令実行部１２０が命令を実行する。

【００４７】即ち、命令制御部１２１は、命令種別格納
部１１４及び処理対象格納部１１５の内容に従って、命
令種別が「大域的メモリ領域中のメモリＩＤで特定され
る位置からの汎用仮想レジスタへの読み出し命令」であ
り、処理対象が「仮想レジスタＲ０、メモリＩＤ０ａ」
であることを判断して、メモリ制御部１２３を介して、
データメモリ１３２内の大域的メモリ領域の０ａという
メモリＩＤで特定される位置からの４バイトのデータ
を、汎用仮想レジスタ１２４のうち仮想レジスタＲ０に
格納する。

【００４８】具体的には、命令制御部１２１は、Ｒ０←
ＧｌｏｂａｌＭｅｍｏｒｙ［０ａ＊４］を、マイクロプ
ロセッサ１４０上で実行する。ここで、ＧｌｏｂａｌＭ
ｅｍｏｒｙは、４バイトの大域的データの配列の先頭の
アドレスを意味する。このようにして仮想マシン１００
は、ｍｏｖ４ｇｖ ０ａ，Ｒ０である１バイトのバイト
コードを実行する。

【００４９】次に、命令解読部１１０は、命令読込部１
１２により次の１バイトを読み込む（ステップＳ２１
０）。命令判別部１１１は、命令読込部１１２からバイ
トコードを取得して、命令マップ記憶部１１３に記憶し
ている命令マップを参照して、当該バイトコードがいか
なる命令であるか判別し（ステップＳ２２０）、それが
関数内に局所的な値のうちオフセットアドレスが示すも
のを４バイト読み出して汎用仮想レジスタへ格納する命
令ｍｏｖ４ （ｏｆｆｓｅｔ（１６），ＳＰ），Ｒｎで
あるので、命令種別格納部１１４に、その旨の命令を格
納し（ステップＳ２３０）、その命令に対応する制御を
行う（ステップＳ２４０）。

【００５０】命令対応の制御として、命令判別部１１１
は、ｍｏｖ４ （ｏｆｆｓｅｔ（１６），ＳＰ），Ｒｎ
はレジスタ指定ビットのある命令であるため、レジスタ
判別部１１７に実行指示を出し、実行指示を受けたレジ
スタ判別部１１７は、命令中のレジスタを指定するビッ
トを参照し当該ビットが仮想レジスタＲ１を示している
ことを判別して（ステップＳ２４２）、処理対象格納部
１１５に仮想レジスタＲ１のレジスタＩＤを格納する
（ステップＳ２４３）。

【００５１】また、ｍｏｖ４ （ｏｆｆｓｅｔ（１
６），ＳＰ），Ｒｎは、レジスタ・メモリＩＤを用いる
命令ではないが（ステップＳ２４４）、オフセットを用
いる命令であるため（ステップＳ２４８）、命令判別部
１１１は、オフセット読込部１１９に実行指示を出し、
指示を受けたオフセット読込部１１９は、プログラムメ
モリ１３１から２バイトを読み込み、読み込んだ４００
というオフセットアドレス値を処理対象格納部１１５に
格納する（ステップＳ２４９）。

【００５２】こうして命令解読部１１０にて１命令の解
読がなされた後、命令実行部１２０が命令を実行する。
命令制御部１２１は、命令種別格納部１１４及び処理対
象格納部１１５の内容に従って、命令種別が「関数内に
局所的な値のうちオフセットアドレスが示すものを４バ
イト読み出して汎用仮想レジスタへ格納する命令」であ
り、処理対象が「仮想レジスタＲ１、オフセットアドレ
ス４００」であることを判断して、データメモリ１３２
中の関数内に局所的な値のうちオフセットアドレスが４
００の位置の４バイトを汎用仮想レジスタ１２４のうち
仮想レジスタＲ１に格納する。即ち、命令制御部１２１
は、Ｒ１←Ｓｔａｃｋ［０４００］を実行する。

【００５３】ここでＳｔａｃｋは関数内に局所的な領域
の先頭のアドレスを意味する。このようにして仮想マシ
ン１００が、ｍｏｖ４ （４００，ＳＰ），Ｒ１を実行
した後に、命令解読部１１０は、命令読込部１１２によ
り次の１バイトを読み込む（ステップＳ２１０）。命令
判別部１１１は、命令読込部１１２からバイトコードを
取得して、命令マップ記憶部１１３に記憶している命令
マップを参照して、当該バイトコードがいかなる命令で
あるか判別し（ステップＳ２２０）、それが汎用仮想レ
ジスタから４バイトのデータを関数内に局所的な値のう
ちオフセットアドレスが示すものに代入する命令ｍｏｖ
４ Ｒｎ，（ｏｆｆｓｅｔ（１６），ＳＰ）であるの
で、命令種別格納部１１４に、その旨の命令を格納し
（ステップＳ２３０）、当該命令に対応する制御を行う
（ステップＳ２４０）。

【００５４】ｍｏｖ４ Ｒｎ，（ｏｆｆｓｅｔ（１
６），ＳＰ）に対する制御として、命令判別部１１１
は、当該命令が汎用仮想レジスタを使用する命令である
ことを判断し（ステップＳ２４１）、レジスタ判別部１
１７に実行指示を出す。実行指示を受けたレジスタ判別
部１１７は、命令中のレジスタを指定するビットを参照
し当該ビットが仮想レジスタＲ０を示していることを判
別して（ステップＳ２４２）、処理対象格納部１１５に
仮想レジスタＲ０のレジスタＩＤを格納する（ステップ
Ｓ２４３）。

【００５５】また、命令判別部１１１は、ｍｏｖ４ Ｒ
ｎ，（ｏｆｆｓｅｔ（１６），ＳＰ）はレジスタ・メモ
リＩＤを用いる命令ではないが、オフセットを用いる命
令であることを判別し（ステップＳ２４４、Ｓ２４
８）、オフセット読込部１１９に実行指示を出す。実行
指示を受けたオフセット読込部１１９は、プログラムメ
モリ１３１から４００という値のオフセットアドレス値
を読み込み、それを処理対象格納部１１５に格納する
（ステップＳ２４９）。

【００５６】こうして命令解読部１１０にて１命令の解
読がなされた後、命令実行部１２０が命令を実行する。
命令制御部１２１は、命令種別格納部１１４及び処理対
象格納部１１５の内容に従って、命令種別が「汎用仮想
レジスタから４バイトのデータを関数内に局所的な値の
うちオフセットアドレスが示すものに代入する命令」で
あり、処理対象が「仮想レジスタＲ０、オフセットアド
レス４００」であることを判断して、汎用仮想レジスタ
１２４のうち仮想レジスタＲ０の内容を、メモリ制御部
１２３を介してデータメモリ中の局所的メモリ領域のオ
フセットアドレスが４００の位置に格納する。即ち、命
令制御部１２１は、Ｓｔａｃｋ［４００］←Ｒ０を実行
する。

【００５７】このようにして仮想マシン１００が、ｍｏ
ｖ４ Ｒ０，（４００，ＳＰ）を実行した後に、命令解
読部１１０は、命令読込部１１２により次の１バイトを
読み込む（ステップＳ２１０）。命令判別部１１１は、
命令読込部１１２からバイトコードを取得して、命令マ
ップ記憶部１１３に記憶している命令マップを参照し
て、当該バイトコードがいかなる命令であるか判別し
（ステップＳ２２０）、それが汎用仮想レジスタから大
域的メモリ領域中のメモリＩＤで特定される位置への書
込み命令ｍｏｖ４ｇｖＲｎ，ＧＶａｌＩＤ（６）である
ので、命令種別格納部１１４に、その旨の命令を格納し
（ステップＳ２３０）、当該命令に対応する制御を行う
（ステップＳ２４０）。

【００５８】各命令対応の制御として、命令判別部１１
１は、ｍｏｖ４ｇｖ Ｒｎ，ＧＶａｌＩＤ（６）が、命
令種別を示す１バイト中にレジスタ指定ビットがある命
令ではないが（ステップＳ２４１）、レジスタ・メモリ
ＩＤを用いる命令であることを判別し（ステップＳ２４
４）、レジスタ・メモリＩＤ読込部１１８に実行指示を
出す。

【００５９】命令判別部１１１からの実行指示を受けた
レジスタ・メモリＩＤ読込部１１８は、プログラムメモ
リ１３１から１バイトのバイトコード「４ａ」を読み込
む（ステップＳ２４５）。バイトコードを読み込んだレ
ジスタ・メモリＩＤ読込部１１８は、レジスタ判別部１
１７にレジスタＩＤを判別させる（ステップＳ２４
６）。

【００６０】レジスタ判別部は、当該１バイトのバイト
コード「４ａ」中の上位２ビットを参照し、当該ビット
が仮想レジスタＲ１を示していることを判別して処理対
象格納部１１５に仮想レジスタＲ１のレジスタＩＤを格
納し、レジスタ・メモリＩＤ読込部１１８は、読み込ん
だ１バイトのバイトコード「４ａ」中の下位６ビットを
参照し、メモリＩＤとして「０ａ」を処理対象格納部１
１５に格納する（ステップＳ２４７）。

【００６１】こうして命令解読部１１０にて１命令の解
読がなされた後、命令実行部１２０が命令を実行する。
命令制御部１２１は、命令種別格納部１１４及び処理対
象格納部１１５の内容に従って、命令種別が「汎用仮想
レジスタから大域的メモリ領域中のメモリＩＤで特定さ
れる位置への書込み命令」であり、処理対象が「仮想レ
ジスタＲ１、メモリＩＤ０ａ」であることを判断して、
汎用仮想レジスタ１２４のうち仮想レジスタＲ１の内容
を、メモリ制御部１２３を介してデータメモリ１３２中
の大域的メモリ領域中で０ａというメモリＩＤで特定さ
れる位置に書き込む。即ち、命令制御部１２１は、Ｇｌ
ｏｂａｌＭｅｍｏｒｙ［０ａ＊４]←Ｒ１を実行する。

【００６２】このようにして仮想マシン１００は、ｍｏ
ｖ４ｇｖ Ｒ１，０ａである１バイトのバイトコードを
実行し、図５に示すプログラムの実行は終了する。この
ように、実行されるべきバイトコードプログラムが、図
３及び図４に示す命令体系に則して構成されているなら
ば、マイクロプロセッサやＯＳといった実行環境に依存
することなく仮想マシン１００によって実行される。 ＜実施の形態２＞以下、本発明の実施の形態２における
プログラム変換装置について図を用いて説明する。

【００６３】＜構成＞図８は、本発明の実施の形態２に
おけるプログラム変換装置の機能ブロック図である。プ
ログラム変換装置は、コンパイラ４７０から出力された
アセンブラプログラムを、変換し、アセンブラ４８０に
出力する装置、いわゆるアセンブラオプティマイザであ
り、アセンブラ最適化部４１０と、変換前記憶部４２０
と、変換後記憶部４３０とからなる。

【００６４】ここで、コンパイラ４７０は、高級言語で
記述されたプログラムが入力されると、これを本発明に
係る仮想マシン（実施の形態１参照）に適合した命令列
からなるアセンブラプログラムに翻訳して出力する装置
であり、アセンブラ４８０は、アセンブラプログラムが
入力されると、これを本発明に係る仮想マシンに適合し
たバイトコードに変換する装置である。

【００６５】ここで、変換前記憶部４２０に格納された
アセンブラプログラムについて説明する。実施の形態１
で説明した本発明に係る仮想マシンは、例えば、ｍｏｖ
４ｌｖＬＶａｌＩＤ（６），Ｒｎやｍｏｖ４ｇｖ ＧＶ
ａｌＩＤ（６），Ｒｎ等の６ビットのメモリＩＤを使用
した命令をサポートしているが、メモリＩＤで特定でき
るメモリ位置の数は６ビットで表せる６４個に限定され
る。一方、高級言語で記述されたプログラムにおいて使
用する変数の数等は６４個に限定されるわけではない。
そこで、ここではコンパイラ４７０が、メモリＩＤを利
用せず、オフセットアドレス指定又はアドレス指定でメ
モリ領域中の位置を特定する命令を出力することとして
いる。

【００６６】従って、変換前記憶部４２０に格納された
アセンブラプログラムは、メモリＩＤ指定はしていな
い。このような場合において、プログラム変換装置は、
最終的に得られるバイトコードプログラムが小さいもの
となるように、オフセットアドレス指定による関数内で
利用するメモリ位置へのアクセスや、アドレス指定によ
る大域的メモリ領域中の特定位置へのアクセス等を行う
命令が記述されているアセンブラプログラムの一部を、
メモリＩＤ指定によるアクセスを行う命令に変換するも
のである。また、プログラム変換装置は、前記命令の変
換に付随して、アセンブラプログラム中の当該命令によ
るアクセス対象となるデータ定義の記述の位置変更をも
行う。

【００６７】変換前記憶部４２０及び変換後記憶部４３
０は、一次的な記憶領域であり、それぞれ本装置の変換
対象となるアセンブラプログラム、及び本プログラム変
換装置によって変換された結果のアセンブラプログラム
を格納するためのものである。アセンブラ最適化部４１
０は、初期化部４４０と、局所的メモリ特定部４５１
と、大域的メモリ特定部４５２と、局所的メモリ置換部
４６１と、大域的メモリ置換部４６２とを有する。

【００６８】初期化部４４０は、変換前記憶部４２０に
格納されたアセンブラプログラム全体をそのまま変換後
記憶部４３０にコピーすることによって変換後記憶部４
３０を初期化するものである。局所的メモリ特定部４５
１は、各関数について、使用される回数の高い局所的メ
モリ領域中の位置のうち、その関数中での命令の処理対
象としての使用回数が最大のものから６４番目に大きい
ものまでを求め、それぞれをメモリＩＤと対応づけて、
オフセットアドレスとメモリＩＤとの６４個の組を局所
的メモリ置換部４６１に通知するものである。

【００６９】大域的メモリ特定部４５２は、プログラム
中で、使用される回数の高い大域的メモリ領域中の位置
のうち、その使用回数が最大のものから６４番目に大き
いものまでを求め、それぞれを大域的なデータについて
のメモリＩＤと対応づけて、オフセットアドレスとメモ
リＩＤとの６４個の組を大域的メモリ置換部４６２に通
知するものである。

【００７０】局所的メモリ置換部４６１は、局所的メモ
リ特定部４５１からの通知に基づいて、変換後記憶部４
３０に格納されているプログラムのうち、通知を受けた
オフセットアドレスを用いて局所的なデータにアクセス
する命令を検出し、この命令を、この命令が用いるオフ
セットアドレスと対応づけられたメモリＩＤを用いた所
定の命令に書き換え、また、メモリＩＤで指定する局所
的なデータを局所的なデータの定義領域の先頭から６４
個に配置されるようにデータ定義記述を書き換え、さら
に、このデータ定義記述の書き換えによってデータ位置
が変動したデータについてオフセットアドレスを用いて
アクセスする命令を、位置変更後の新たなオフセットア
ドレス値を用いる命令に書き換えるものである。

【００７１】大域的メモリ置換部４６２は、大域的メモ
リ特定部４５２からの通知に基づいて、変換後記憶部４
３０に格納されているプログラムのうち、通知を受けた
アドレスを用いて大域的なデータにアクセスする命令を
検出し、この命令を、この命令が用いるアドレスと対応
づけられたメモリＩＤを用いた所定の命令に書き換え、
また、メモリＩＤで指定する大域的なデータを大域的な
データの定義領域の先頭から６４個に配置されるように
データ定義記述を書き換え、さらに、このデータ定義記
述の書き換えによってデータ位置が変動したデータにつ
いてアドレスを用いてアクセスする命令を、位置変更後
の新たなアドレス値を用いる命令に書き換えるものであ
る。

【００７２】＜動作＞上記構成を備える実施の形態２に
おけるプログラム変換装置の動作について、以下に説明
する。なお、命令マップは実施の形態１と同様であると
する（図３、図４参照）。図９は、プログラム変換装置
の動作を示すフローチャートである。

【００７３】同図に示すように、プログラム変換装置
は、初期化部４４０により変換前のプログラムをコピー
するステップＳ５０１と、局所的なデータについてアク
セスする命令とデータ位置の変換処理を行うステップＳ
５０２〜Ｓ５０６と、大域的なデータについてアクセス
する命令とデータ位置の変換処理を行うステップＳ５０
７〜Ｓ５１０とからなる動作を行う。

【００７４】局所的なデータについての処理は、局所的
メモリ特定部４５１により局所的メモリ領域中の位置を
特定するオフセットアドレス値のうちある関数内で命令
の処理対象として使用されている回数が最大のものから
６４番目に大きいものまでを求めて、それぞれをメモリ
ＩＤと対応づけるステップＳ５０２と、局所的メモリ特
定部４５１により求めたオフセットアドレス値とメモリ
ＩＤとの６４個の組の通知を受けて局所的メモリ置換部
４６１がオフセットアドレスを用いた命令記述をメモリ
ＩＤを使用する命令に書き換えるステップＳ５０３と、
メモリＩＤで指定されることになった局所的データのデ
ータ定義記述を、局所的データのうちメモリＩＤ×４で
示される相対位置に相当するデータの定義記述と交換す
るステップＳ５０４と、この交換によって局所的データ
の先頭から６４個より後に移されたデータ定義記述に相
当するオフセットアドレスを用いた命令のオフセットア
ドレス値の記述を、移された後の位置を示すオフセット
アドレスに変更するステップＳ５０５と、プログラム中
に未処理の関数がまだ残っているかどうかの判断ステッ
プＳ５０６とからなる。

【００７５】また、大域的なデータについての処理は、
大域的メモリ特定部４５２により大域的メモリ領域中の
位置を特定するアドレス値のうちプログラム全体で命令
の処理対象として使用されている回数が最大のものから
６４番目に大きいものまでを求めて、それぞれを大域的
データ用のメモリＩＤと対応づけるステップＳ５０７
と、大域的メモリ特定部４５２により求めたアドレス値
とメモリＩＤとの６４個の組の通知を受けて大域的メモ
リ置換部４６２がアドレスを用いた命令記述をメモリＩ
Ｄを使用する命令に書き換えるステップＳ５０８と、メ
モリＩＤで指定されることになった大域的データのデー
タ定義記述を、大域的データのうちメモリＩＤ×４で示
される相対位置に相当するデータ定義記述と交換するス
テップＳ５０９と、この交換によって大域的データの先
頭から６４個より後に移されたデータ定義記述に相当す
るアドレスを用いた命令のアドレス値の記述を、移され
た後の位置を示すアドレスに変更するステップＳ５１０
とからなる。

【００７６】まず、図８の例に基づいてプログラム変換
装置の動作を簡単に説明する。図８に示すように、変換
前記憶部４２０に、ｍｏｖ４ （４００，ＳＰ），Ｒ０
という命令記述とｍｏｖ４ （１００），Ｒ０という命
令記述とが含まれているアセンブラプログラムが格納さ
れているとする。初期化部４４０は、変換前記憶部４２
０から変換後記憶部４３０に前記アセンブラプログラム
をコピーする（ステップＳ５０１）。これにより、ｍｏ
ｖ４ （４００，ＳＰ），Ｒ０及びｍｏｖ４ （１０
０），Ｒ０なる命令記述は変換後記憶部４３０内に格納
される。

【００７７】前記のコピー後に、局所的メモリ特定部４
５１及び局所的メモリ置換部４６１は、ｍｏｖ４ （４
００、ＳＰ），Ｒ０を、オフセットアドレス値４００の
代わりに局所的メモリ領域中の位置を特定するメモリＩ
Ｄとして０が用いられたｍｏｖ４ｌｖ ０，Ｒ０に書き
換える（ステップＳ５０２、Ｓ５０３）。また、大域的
メモリ特定部４５２及び大域的メモリ置換部４６２は、
ｍｏｖ４（１００），Ｒ０を、アドレス値１００の代わ
りに大域的メモリ領域中の位置を特定するメモリＩＤと
して０が用いられたｍｏｖ４ｇｖ ０，Ｒ０に書き換え
る（ステップＳ５０７、Ｓ５０８）。

【００７８】このようにして、アセンブラプログラムは
メモリＩＤ指定の命令記述を用いたものに変換されるこ
とになる。以下、図１０に示す部分的なプログラムを含
むアセンブラプログラムが変換前記憶部４２０に格納さ
れているとして、実施の形態２におけるプログラム変換
装置の動作について詳細に説明する。

【００７９】図１０は、仮想マシンに対応する部分的な
アセンブラプログラムの例を示す図である。同図に示す
プログラムは、大域的な領域にあってアドレス１００に
位置するデータと、関数内の局所的な領域にあってオフ
セットアドレス１０に位置するデータとの加算結果を大
域的な領域のアドレス１０４の位置に格納するプログラ
ムであり、１つの関数に含まれる部分的なプログラムで
ある。

【００８０】まず、初期化部４４０は、変換前記憶部４
２０から変換後記憶部４３０にアセンブラプログラムを
コピーする（ステップＳ５０１）。これにより、ｍｏｖ
４（１００），Ｒ０等の命令記述は変換後記憶部４３０
内に格納される。次に、局所的メモリ特定部４５１は、
各関数について、命令の処理対象として使用されている
オフセットアドレス値のうち、その使用されている回数
が最大のものから６４番目までのものを求めて、使用回
数が多い順にメモリＩＤを０から昇順に対応させる（ス
テップＳ５０２）。従って、１つのオフセットアドレス
値に対し１つのメモリＩＤが対応づけられる。

【００８１】なお、図１０に示すアセンブラプログラム
については、オフセットアドレス値１０が使用回数最大
であるとする。また、関数内で使用されているオフセッ
トアドレス値が６４個もない場合には、全てがメモリＩ
Ｄ指定による命令記述への置換対象となる。オフセット
アドレス値１０が置換対象となることを求めた局所的メ
モリ特定部４５１は、それが０というメモリＩＤと対応
することを局所的メモリ置換部４６１に通知し、これを
受けて局所的メモリ置換部４６１は、通知されたオフセ
ットアドレス値を使用している命令の記述箇所を検出し
て、当該オフセットアドレスに対応するメモリＩＤを用
いる命令記述に置き換える（ステップＳ５０３）。図１
０において；；ｉｎ＿ｆｕｎｃのコメントで示した命令
の位置が検出されてメモリＩＤを用いた命令に置き換え
られることになる。

【００８２】同図において、オフセットアドレス値１０
を使用する命令記述は他にはないので、前記の１箇所の
命令記述が置き換えられる。この結果、図１０中のｍｏ
ｖ４ （１０，ＳＰ），Ｒ１なる命令は、ｍｏｖ４ｌｖ
０，Ｒ１に書き換えられることになる。ここで、ｍｏ
ｖ４ （１０，ＳＰ），Ｒ１はバイトコードに翻訳され
た場合には４１ ００ １０といった３バイトのバイト
コードになるものであるが、ｍｏｖ４ｌｖ ０，Ｒ１は
バイトコードに翻訳された場合にはｄ３ ４０といった
２バイトのバイトコードになるので（図３参照）、結果
的にバイトコードサイズの短縮化が図れることになる。

【００８３】局所的メモリ置換部４６１は、命令記述を
置き換えた後、通知されたオフセットアドレスで特定さ
れるデータ定義記述の位置を、当該オフセットアドレス
と対応づけられたメモリＩＤで示される位置のデータに
ついてのデータ定義記述と交換する（ステップＳ５０
４）。ここで、オフセットと対応づけられたメモリＩＤ
で示される位置とは、メモリＩＤの４倍をオフセットア
ドレスとして扱った位置をいう。

【００８４】即ち、使用される回数の高い６４個の局所
的なデータについては、局所的なデータの先頭に位置す
るように、データ定義記述の位置を変更する。従って、
オフセットアドレスが１０である位置のデータ定義記述
として、例えば、１２という４バイトのデータを局所的
メモリ領域中に配置する命令ＤＣ４１２が記述されてお
り、オフセットアドレスがメモリＩＤの４倍である０の
位置のデータ定義記述として、例えば、１３という４バ
イトのデータを局所的メモリ領域中に記憶する命令ＤＣ
４ １３が記述されていたとすれば、これらの記述を交
換する。なお、データ定義記述の命令は、仮想マシンの
命令セットでサポートされている命令ではなく、アセン
ブラに対してデータ格納位置を指定するための擬似的な
命令である。

【００８５】交換後は、局所的メモリ置換部４６１は、
交換によって先頭から６４個より以後に移されたデータ
定義記述、即ちオフセットアドレスで６４×４以後の位
置に移されたデータ定義記述が、最初にあった位置を示
すオフセットアドレスを用いた命令を検索して移された
後の位置を示すオフセットアドレスを用いた命令となる
ようにオフセットアドレス値を修正する（ステップＳ５
０５）。

【００８６】なお、局所的メモリ置換部４６１は、ステ
ップＳ５０４のデータ定義記述の交換の際には、交換す
るデータ定義記述の位置を一時的に記憶しておき、ステ
ップＳ５０５におけるデータ定義記述が最初にあった位
置を特定するのに用いる。このように１つの関数内につ
いてステップＳ５０２からＳ５０５までの処理を行った
後、他の関数についても同様の処理を行い（ステップＳ
５０６）、全ての関数について、局所的なデータへアク
セスする命令を置換し終えたら、大域的メモリ特定部４
５２は、プログラム全体における大域的なデータへアク
セスするために命令の処理対象とされているアドレス値
のうち使用されている回数が最大のものから６４番目ま
でのものを求めて、メモリＩＤと対応づける（ステップ
Ｓ５０７）。このメモリＩＤは、大域的なデータの特定
専用のものであり、局所的データについてステップＳ５
０２で用いたメモリＩＤとは関係しない。

【００８７】図１０のアセンブラプログラムにおいては
アドレス値１００と１０４とが置換対象として求められ
る。なお、複数の関数から使用される大域的なデータの
個数が６４個もない場合には、これらのデータを指し示
すアドレス値は、全てメモリＩＤ指定による命令記述へ
の置換対象となる。置換対象となるアドレス値を求めた
大域的メモリ特定部４５２は、それと対応づけたメモリ
ＩＤとを組にして大域的メモリ置換部４６２に通知し、
これを受けて大域的メモリ置換部４６２は、通知された
アドレス値を使用している命令の記述箇所を検出して、
当該命令を当該アドレスに対応するメモリＩＤを用いる
命令記述に置き換える（ステップＳ５０８）。図１０に
おいて；；ｅｘｔのコメントで示した命令の位置が検出
されてメモリＩＤを用いた命令に書き換えられることに
なる。

【００８８】このようにして、図１０に示すプログラム
は、図１１に示すプログラムに変換される。図１１は、
プログラム変換装置の変換結果であるプログラムの例を
示す図である。同図に示すように、図１０中のｍｏｖ４
（１００），Ｒ０の命令記述は、ｍｏｖ４ｇｖ ０，
Ｒ０というように０というメモリＩＤを用いた命令記述
に、ｍｏｖ４ Ｒ１，（１０４）の命令記述は、ｍｏｖ
４ｇｖ Ｒ１，１というように１というメモリＩＤを用
いた命令記述にそれぞれ変換されている。

【００８９】ここで、ｍｏｖ４ （１００），Ｒ０はバ
イトコードに翻訳された場合には４８ ０１ ００とい
った３バイトのバイトコードになるものであるが、プロ
グラム変換装置によって変換された後のｍｏｖ４ｇｖ
０，Ｒ０はバイトコードに翻訳された場合にｄ７ ００
といった２バイトのバイトコードになるものであるた
め、結果としてバイトコードプログラムのサイズが短縮
されることになる。

【００９０】大域的メモリ置換部４６２は、命令記述を
置き換えた後、通知されたアドレスで特定されるデータ
定義記述の位置を、当該アドレスと対応づけられたメモ
リＩＤで示される位置のデータについてのデータ定義記
述と交換する（ステップＳ５０９）。ここで、メモリＩ
Ｄで示される位置とは、メモリＩＤの４倍をアドレスと
した位置をいう。

【００９１】上述の局所的なデータについてのデータ定
義記述交換の処理と同様に、使用される回数の高い６４
個の大域的なデータについては、大域的なデータの先頭
に位置するように、データ定義記述の位置を変更する必
要があり、このために、上述のデータ定義記述の交換を
行っている。これは、メモリＩＤの値の４倍がアドレス
と等価であるものとして動作するとした実施の形態１に
おける仮想マシンへ適合させる処理である。

【００９２】交換後は、大域的メモリ置換部４６２は、
交換によって先頭から６４個より以後に移されたデータ
定義記述、即ちアドレスで６４×４以後の位置に移され
たデータ定義記述が、最初にあった位置を示すアドレス
を用いた命令を検索して移された後の位置を示すアドレ
スを用いた命令となるようにアドレス値を修正する（ス
テップＳ５１０）。

【００９３】なお、大域的メモリ置換部４６２は、ステ
ップＳ５０９のデータ定義記述の交換の際には、交換す
るデータ定義記述の位置を一時的に記憶しておき、ステ
ップＳ５１０におけるデータ定義記述が最初にあった位
置を特定するのに用いる。このようにプログラム変換装
置は、局所的データ、大域的なデータのうちそれぞれ使
用されている回数が高いものについて、アクセスする命
令をメモリＩＤを用いた命令記述に変換し、データが先
頭に配置されるようにデータ定義記述を変更するもので
あり、この出力を受けてアセンブラによって生成される
バイトコードは短縮されることとなる。

【００９４】以上、本発明に係る仮想マシン及びプログ
ラム変換装置について、実施形態に基づいて説明した
が、本発明はこれら実施形態に限られないことは勿論で
ある。即ち、 （１）両実施の形態では、仮想マシンの命令セットの一
部につき、図３及び図４に命令マップとして示したが、
この命令マップの命令配置や個々の命令の機能等につい
て限定されることはなく、局所的なデータにアクセスす
るためにメモリＩＤを用いる命令及び大域的なデータに
アクセスするためにメモリＩＤを用いる命令が含まれて
おり、その他使用頻度が高い命令を１バイトの命令語に
割り当ているならば、いかなる命令を盛り込んでいて
も、また、いかなる命令配置としてもよい。 （２）両実施の形態で用いた図３及び図４は、本発明に
係る仮想マシンの命令セットの一部の例を示すものであ
り、本発明に係る仮想マシンは、１バイト目をｅ０〜ｅ
ｆとする多くの拡張命令をも扱うことができる。 （３）実施の形態１では、大域的なデータにアクセスす
るためにメモリＩＤを用いる命令と、局所的なデータに
アクセスするためにオフセットアドレス値を用いる命令
とについてのみ説明したが、同様に、局所的なデータに
アクセスするためにメモリＩＤを用いる命令と、大域的
なデータにアクセスするためにアドレス値を用いる命令
についても同様である。即ち、本発明に係る仮想マシン
は、図３及び図４に示すように、ｍｏｖ４ （ａｄｄｒ
（１６）），Ｒｎやｍｏｖ４ｌｖＬＶａｌＩＤ（６），
Ｒｎ等の命令も扱える。なお、大域的なデータにアクセ
スするためにアドレス値を用いる命令についてアドレス
値を読み込むためには、図２中には示していないが、オ
フセット読込部１１９と同様な動作を行うアドレス読込
部が用いられる。なお、メモリＩＤでアクセスされる局
所的データは、大域的なデータの場合と同様に、データ
メモリ１３２中の局所的なデータが格納されている領域
の先頭からメモリＩＤの値の４倍の値が示す相対位置に
格納されているものである。従って、メモリＩＤによっ
て上述のＳＰが示す局所的メモリ領域の先頭を示すアド
レスからメモリＩＤの値の４倍の値が示す相対位置に格
納されているデータを特定することになる。 （４）実施の形態１では、局所的データにアクセスする
ためのオフセットアドレス値は、１６ビットとしていた
が、３２ビット等とすることも可能であり、その場合
は、仮想マシンに、オフセット読込部１１９のような動
作を行う４バイト読込機構を備えればよい。なお、１バ
イト目がｅ８である拡張命令の命令マップを図１２及び
図１３に示す。３２ビットのオフセットアドレス値等を
扱う命令等は、図１２及び図１３に示すように拡張命令
の形式でサポートすることも可能である。

【００９５】なお、これにより、従来技術として示した
Ｊａｖａ仮想マシンよりも非常に多くの局所的データを
扱うことが可能になり、この仮想マシンに対応するプロ
グラムの開発の自由度が増加する。 （５）実施の形態２では、変換前記憶部４２０と変換後
記憶部４３０の２つの記憶部を用いたが、これらは１つ
の記憶部としてもよい。 （６）実施の形態２では、メモリＩＤは使用される回数
が最も高いものから順に、０、１、２と定めることとし
たが、これに限定されることはなく、局所的データのう
ち使用される回数が高い６４個のものに対し１対１とな
るようにメモリＩＤを定めるのであればよく、また、大
域的なデータについても同様にメモリＩＤを定めるので
あればよい。 （７）実施の形態２では、プログラム変換装置がアドレ
ス指定による命令をメモリＩＤ指定による命令に変換し
た後、メモリＩＤで指定されるメモリ位置が、メモリＩ
Ｄ×４をアドレス値とした場合と同様になるように、デ
ータ定義記述の位置の交換等の処理を行うこととしたが
（ステップＳ５０４、Ｓ５０５、Ｓ５０９、Ｓ５１
０）、これに限定されることはなく、例えば、メモリ領
域内が使用される回数に応じてデータがならべられてい
るアセンブラソースプログラムをプログラム変換装置の
入力とするよう制限することや、初期処理として、使用
される回数に応じてデータをならべ替えた上でメモリ領
域中の個々のデータ位置を特定するアドレス値をも前記
ならべ替えに対応するように変更する処理を行う等によ
って、前記のデータ定義記述の位置の交換等の処理は省
略可能となる。 （８）実施の形態１における仮想マシンの処理手順（図
６、図７のフローチャートの手順等）又は実施の形態２
におけるプログラム変換装置の処理手順（図９のフロー
チャートの手順等）を機械語プログラムにより実現し、
これを記録媒体に記録して流通・販売の対象にしても良
い。このような記録媒体には、ＩＣカード、光ディス
ク、フレキシブルディスク、ＲＯＭ等があるが、これら
に記録された機械語プログラムは汎用のハードウェアに
インストールされることにより利用に供される。ここで
いう汎用ハードウェアは、一般のパーソナルコンピュー
タ、あるいはセットトップボックス、ＰＤＡ、デジタル
ＴＶ等のプログラム実行能力を有する家電機器等であ
り、インストールした上記機械語プログラムを逐次実行
して、実施の形態１に示した仮想マシン又は実施の形態
２に示したプログラム変換装置の機能を実現する。

【００９６】

【発明の効果】以上の説明から明らかなように、本発明
に係る仮想マシンは、マイクロプロセッサ配下で、プロ
グラムを構成するバイトコードを仮想的に逐次解読して
実行する仮想マシンであって、前記マイクロプロセッサ
を、バイトコードを読み込む読込手段と、前記読込手段
により読み込んだ１バイトのバイトコードが、メモリ領
域中のある位置にアクセスする命令であって前記位置を
メモリＩＤで特定するメモリＩＤ使用命令か否かを判別
するメモリＩＤ使用命令判別手段と、前記メモリＩＤ使
用命令判別手段により前記メモリＩＤ使用命令であると
判別されたバイトコードに連続する１バイトのバイトコ
ードを前記読込手段により取得し、当該１バイトのバイ
トコード中の複数のビットデータにより前記メモリＩＤ
を判別するメモリＩＤ判別手段と、前記メモリＩＤ使用
命令と判別されたバイトコードにつき、前記メモリＩＤ
判別手段により判別されたメモリＩＤで特定されるメモ
リ位置にアクセスして当該バイトコードに応じた所定動
作を実行する実行手段として機能させることを特徴とす
る。

【００９７】これにより、メモリ領域中のある位置にア
クセスする命令を２バイトのバイトコードで表すことが
できるため、バイトコードプログラムサイズの短縮化を
図ることができ、上記第１の目的を達成する。また、前
記仮想マシンはさらに、前記マイクロプロセッサを、命
令の処理対象となる４本の汎用仮想レジスタを実現する
ための汎用仮想レジスタ手段と、前記読込手段により読
み込んだ１バイトのバイトコードが、メモリ領域中のあ
る位置にアクセスする命令であって前記位置をアドレス
値によって特定するアドレス使用命令か否かを判別する
アドレス使用命令判別手段と、前記アドレス使用命令判
別手段により前記アドレス使用命令と判別されたバイト
コードに連続する２バイト以上のバイトコードを前記読
込手段により取得し、当該２バイト以上のバイトコード
により前記アドレス値を判別するアドレス判別手段とし
て機能させ、前記メモリＩＤ使用命令は、１本の汎用仮
想レジスタをも処理対象とする命令であり、前記メモリ
ＩＤ判別手段は、判別対象の１バイトのバイトコード中
の６ビットのビットデータにより前記メモリＩＤを判別
し、さらに他の２ビットにより１本の汎用仮想レジスタ
を識別するためのレジスタＩＤを判別し、前記実行手段
が実行する前記所定動作は、前記メモリＩＤ判別手段に
より判別されたレジスタＩＤで識別される汎用仮想レジ
スタを処理対象とする動作であり、前記実行手段はさら
に、前記アドレス使用命令と判別されたバイトコードに
つき、前記アドレス判別手段により判別されたアドレス
値で特定されるメモリ位置にアクセスして当該バイトコ
ードに応じた動作を実行することとすることもできる。

【００９８】これにより、メモリ領域中の６４箇所の位
置のうちいずれかと、４本の汎用仮想レジスタのうちい
ずれかとの間でデータのやりとりをするための命令を２
バイトのバイトコードで表すことができ、メモリ領域中
の前記６４箇所以外の位置についてアクセスする命令に
ついては、３バイトのバイトコードで表すことができ
る。

【００９９】このことは、使用頻度の高い６４個のデー
タにアクセスする命令を２バイトのバイトコードで表現
すれば、効果的にバイトコードプログラムのサイズを短
縮することができることを意味する。また、前記メモリ
領域は、プログラム中のある局所的部分からのみアクセ
ス可能な局所的メモリ領域又は複数の局所的部分からア
クセス可能な大域的メモリ領域のいずれかであり、前記
メモリＩＤは、局所的メモリ領域中の位置を特定する局
所的メモリＩＤ又は大域的メモリ領域中の位置を特定す
る大域的メモリＩＤのいずれかであり、前記メモリＩＤ
使用命令は、局所的メモリＩＤを使用する局所的メモリ
ＩＤ使用命令又は大域的メモリＩＤを使用する大域的メ
モリＩＤ使用命令のいずれかであり、前記メモリＩＤ使
用命令判別手段における前記判別は、前記読込手段によ
り読み込んだ１バイトのバイトコードが局所的メモリ領
域中のある位置にアクセスする命令であるときは、局所
的メモリ領域中の位置を局所的メモリＩＤで特定する局
所的メモリＩＤ使用命令か否かを判別し、前記バイトコ
ードが大域的メモリ領域中のある位置にアクセスする命
令であるときは、大域的メモリ領域中の位置を大域的メ
モリＩＤで特定する大域的メモリＩＤ使用命令か否かを
判別することとすることもできる。

【０１００】これにより、局所的データ及び大域的なデ
ータのそれぞれにアクセスするプログラムを仮想マシン
に実行させることができるようになるため、複数関数か
ら同一のデータをアクセスするような例えば制御系等の
プログラムを、マイクロプロセッサ、ＯＳ等のアーキテ
クチャの相違する環境下で実行させることができるよう
になる。

【０１０１】また、前記仮想マシンはさらに、前記マイ
クロプロセッサを、命令の処理対象となる４本の汎用仮
想レジスタを実現するための汎用仮想レジスタ手段と、
前記読込手段により読み込んだ１バイトのバイトコード
が、局所的メモリ領域中のある位置にアクセスする命令
であって前記局所的メモリ領域中の位置をオフセットア
ドレス値によって特定するオフセットアドレス使用命令
か否かを判別するオフセットアドレス使用命令判別手段
と、前記読込手段により読み込んだ１バイトのバイトコ
ードが、大域的メモリ領域中のある位置にアクセスする
命令であって前記大域的メモリ領域中の位置をアドレス
値によって特定するアドレス使用命令か否かを判別する
アドレス使用命令判別手段と、前記オフセットアドレス
使用命令判別手段により前記オフセットアドレス使用命
令と判別されたバイトコードに連続する２バイト以上の
バイトコードを前記読込手段により取得し、当該２バイ
ト以上のバイトコードにより前記オフセットアドレス値
を判別するオフセットアドレス判別手段と、前記アドレ
ス使用命令判別手段により前記アドレス使用命令と判別
されたバイトコードに連続する２バイト以上のバイトコ
ードを前記読込手段により取得し、当該２バイト以上の
バイトコードにより前記アドレス値を判別するアドレス
判別手段として機能させ、前記メモリＩＤ使用命令は、
１本の汎用仮想レジスタをも処理対象とする命令であ
り、前記メモリＩＤ判別手段は、判別対象の１バイトの
バイトコード中の６ビットのビットデータにより前記メ
モリＩＤを判別し、さらに他の２ビットにより１本の汎
用仮想レジスタを識別するためのレジスタＩＤを判別
し、前記実行手段が実行する前記所定動作は、前記メモ
リＩＤ判別手段により判別されたレジスタＩＤで識別さ
れる汎用仮想レジスタを処理対象とする動作であり、前
記実行手段はさらに、前記オフセットアドレス使用命令
と判別されたバイトコードにつき、前記オフセットアド
レス判別手段により判別されたオフセットアドレス値で
特定される局所的メモリ領域中の位置にアクセスして当
該バイトコードに応じた動作を実行し、前記アドレス使
用命令と判別されたバイトコードにつき、前記アドレス
判別手段により判別されたアドレス値で特定される大域
的メモリ領域中の位置にアクセスして当該バイトコード
に応じた動作を実行することとすることもできる。

【０１０２】これにより、局所的メモリ領域中の６４箇
所の位置のうちいずれかと、４本の汎用仮想レジスタの
うちいずれかとの間でデータのやりとりをするための命
令を２バイトのバイトコードで表すことができ、また、
大域的メモリ領域中の６４箇所の位置のうちいずれか
と、４本の汎用仮想レジスタのうちいずれかとの間でデ
ータのやりとりをするための命令を２バイトのバイトコ
ードで表すことができるため、バイトコードプログラム
サイズの短縮を可能にする。

【０１０３】また、本発明に係るプログラム変換装置
は、前記仮想マシンを対象とするアセンブラソースプロ
グラム中の一部の命令を他の命令に変換するプログラム
変換装置であって、アセンブラソースプログラムを記憶
する記憶手段と、前記アセンブラソースプログラムにお
いて、メモリ領域中の位置を特定するものであって２バ
イト以上で表されるアドレス値のうち、使用されている
回数が最大のものから６４番目に大きいものまでを検出
する多使用アドレス検出手段と、前記多使用アドレス検
出手段により検出されたそれぞれのアドレス値と、メモ
リ領域中の位置を特定するものであって１バイト以下で
表されるメモリＩＤとを対応づける対応づけ手段と、前
記多使用アドレス検出手段により検出されたアドレス値
を使用している命令を検出する命令検出手段と、前記命
令検出手段に検出された命令を、前記対応づけ手段によ
り当該命令が使用しているアドレス値と対応づけられて
いるメモリＩＤを使用する所定の命令に変換する命令変
換手段とを備えることを特徴とする。

【０１０４】これにより、仮想マシンを対象とするアセ
ンブラソースプログラム中での、使用頻度の高い６４個
のデータにアクセスする命令は、メモリＩＤを使用する
命令に書き換えられ、結果的にバイトコードプログラム
のサイズが短縮される。また、本発明に係るプログラム
変換装置は、関数を含み前記仮想マシンを対象とするア
センブラソースプログラム中の一部の命令を他の命令に
変換するプログラム変換装置であって、アセンブラソー
スプログラムを記憶する記憶手段と、前記アセンブラソ
ースプログラムにおいて、局所的メモリ領域中の位置を
特定するものであって２バイト以上で表されるオフセッ
トアドレス値のうち、使用されている回数が最大のもの
から６４番目に大きいものまでを検出する多使用オフセ
ットアドレス検出手段と、前記アセンブラソースプログ
ラムにおいて大域的メモリ領域中の位置を特定するもの
であって２バイト以上で表されるアドレス値のうち、使
用されている回数が最大のものから６４番目に大きいも
のまでを検出する多使用アドレス検出手段と、前記多使
用オフセットアドレス検出手段により検出されたそれぞ
れのオフセットアドレス値と、局所的メモリ領域中の位
置を特定するものであって１バイト以下で表される局所
的メモリＩＤとを対応づける局所的メモリＩＤ対応づけ
手段と、前記多使用アドレス検出手段により検出された
それぞれのアドレス値と、大域的メモリ領域中の位置を
特定するものであって１バイト以下で表される大域的メ
モリＩＤとを対応づける大域的メモリＩＤ対応づけ手段
と、前記多使用オフセットアドレス検出手段により検出
されたオフセットアドレス値を使用している命令を検出
する多使用オフセットアドレス使用命令検出手段と、前
記多使用アドレス検出手段により検出されたアドレス値
を使用している命令を検出する多使用アドレス使用命令
検出手段と、前記多使用オフセットアドレス使用命令検
出手段に検出された命令を、前記局所的メモリＩＤ対応
づけ手段により当該命令が使用しているオフセットアド
レス値と対応づけられている局所的メモリＩＤを使用す
る所定の命令に変換する局所的メモリアクセス命令変換
手段と、前記多使用アドレス使用命令検出手段に検出さ
れた命令を、前記大域的メモリＩＤ対応づけ手段により
当該命令が使用しているアドレス値と対応づけられてい
る大域的メモリＩＤを使用する所定の命令に変換する大
域的メモリアクセス命令変換手段とを備えることを特徴
とする。

【０１０５】これにより、仮想マシンを対象とするアセ
ンブラソースプログラム中での、使用頻度の高い６４個
の局所的データにアクセスする命令及び使用頻度の高い
６４個の大域的データにアクセスする命令は、メモリＩ
Ｄを使用する命令に書き換えられ、結果的にバイトコー
ドプログラムのサイズが短縮される。また、前記プログ
ラム変換装置はさらに、前記多使用オフセットアドレス
使用命令検出手段によって検出された命令であって一の
オフセットアドレス値を使用する命令がアクセス対象と
する局所的メモリ領域中の位置を、前記局所的メモリＩ
Ｄ対応づけ手段によって前記一のオフセットアドレス値
に対応づけられた局所的メモリＩＤにより特定される局
所的メモリ領域中の位置と一致させるように前記アセン
ブラソースプログラム中のデータ定義記述を変更する局
所的データ位置変更手段と、前記多使用アドレス使用命
令検出手段によって検出された命令であって一のアドレ
ス値を使用する命令がアクセス対象とする大域的メモリ
領域中の位置を、前記大域的メモリＩＤ対応づけ手段に
よって前記一のアドレス値に対応づけられた大域的メモ
リＩＤにより特定される大域的メモリ領域中の位置と一
致させるように前記アセンブラソースプログラム中のデ
ータ定義記述を変更する大域的データ位置変更手段とを
備えることとすることもできる。

【０１０６】これにより、仮想マシンを対象とするアセ
ンブラソースプログラムのデータ定義記述が、使用頻度
の高いものから順に並べられていない場合であっても、
プログラム変換装置は、使用頻度の高い６４個の局所的
データにアクセスする命令及び使用頻度の高い６４個の
大域的データにアクセスする命令をメモリＩＤを使用す
る命令に書き換えて、正しくデータアクセスできるよう
なプログラムを出力する。

【０１０７】このように、本発明に係る仮想マシン及び
プログラム変換装置は、マイクロプロセッサのアーキテ
クチャの相違を問わずプログラム流通を可能にする技術
として有用であり、特に家電製品へのプログラムの配送
に関する技術としてその実用的効果は多大である。

【図面の簡単な説明】

【図１】本発明の実施の形態１における仮想マシンの適
用図である。

【図２】本発明の実施の形態１における仮想マシンの機
能ブロック図である。

【図３】命令マップの内容のイメージを示す概念図であ
り、１６進数で１の位が０〜７の命令を示している。

【図４】命令マップの内容のイメージを示す概念図であ
り、１６進数で１の位が８〜ｆの命令を示している。

【図５】仮想マシン１００に入力されるバイトコードプ
ログラムを示す図である。

【図６】命令解読部１１０の動作を示すフローチャート
である。

【図７】各命令対応の制御をする動作について詳細化し
たフローチャートである。

【図８】本発明の実施の形態２におけるプログラム変換
装置の機能ブロック図である。

【図９】プログラム変換装置の動作を示すフローチャー
トである。

【図１０】プログラム変換装置に入力するプログラムの
例を示す図である。

【図１１】プログラム変換装置の変換結果であるプログ
ラムの例を示す図である。

【図１２】１バイト目がｅ８である拡張命令の命令マッ
プを示す図であり、１６進数で１の位が０〜７の命令を
示している。

【図１３】１バイト目がｅ８である拡張命令の命令マッ
プを示す図であり、１６進数で１の位が８〜ｆの命令を
示している。

【符号の説明】

１００ 仮想マシン １１０ 命令解読部 １１１ 命令判別部 １１２ 命令読込部 １１３ 命令マップ記憶部 １１４ 命令種別格納部 １１５ 処理対象格納部 １１７ レジスタ判別部 １１８ レジスタ・メモリＩＤ読込部 １１９ オフセット読込部 １２０ 命令実行部 １２１ 命令制御部 １２２ 仮想演算器 １２３ メモリ制御部 １２４ 汎用仮想レジスタ １３０ バイトコードプログラム １３１ プログラムメモリ １３２ データメモリ １４０ マイクロプロセッサ １４１ ＯＳ ４１０ アセンブラ最適化部 ４２０ 変換前記憶部 ４３０ 変換後記憶部 ４４０ 初期化部 ４５１ 局所的メモリ特定部 ４５２ 大域的メモリ特定部 ４６１ 局所的メモリ置換部 ４６２ 大域的メモリ置換部 ４７０ コンパイラ ４８０ アセンブラ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 マイクロプロセッサ配下で、プログラム
   を構成するバイトコードを仮想的に逐次解読して実行す
   る仮想マシンであって、 前記マイクロプロセッサを、 バイトコードを読み込む読込手段と、 前記読込手段により読み込んだ１バイトのバイトコード
   が、メモリ領域中のある位置にアクセスする命令であっ
   て前記位置をメモリＩＤで特定するメモリＩＤ使用命令
   か否かを判別するメモリＩＤ使用命令判別手段と、 前記メモリＩＤ使用命令判別手段により前記メモリＩＤ
   使用命令であると判別されたバイトコードに連続する１
   バイトのバイトコードを前記読込手段により取得し、当
   該１バイトのバイトコード中の複数のビットデータによ
   り前記メモリＩＤを判別するメモリＩＤ判別手段と、 前記メモリＩＤ使用命令と判別されたバイトコードにつ
   き、前記メモリＩＤ判別手段により判別されたメモリＩ
   Ｄで特定されるメモリ位置にアクセスして当該バイトコ
   ードに応じた所定動作を実行する実行手段として機能さ
   せることを特徴とする仮想マシン。
2. 【請求項２】 前記仮想マシンはさらに、 前記マイクロプロセッサを、 命令の処理対象となる４本の汎用仮想レジスタを実現す
   るための汎用仮想レジスタ手段と、 前記読込手段により読み込んだ１バイトのバイトコード
   が、メモリ領域中のある位置にアクセスする命令であっ
   て前記位置をアドレス値によって特定するアドレス使用
   命令か否かを判別するアドレス使用命令判別手段と、 前記アドレス使用命令判別手段により前記アドレス使用
   命令と判別されたバイトコードに連続する２バイト以上
   のバイトコードを前記読込手段により取得し、当該２バ
   イト以上のバイトコードにより前記アドレス値を判別す
   るアドレス判別手段として機能させ、 前記メモリＩＤ使用命令は、１本の汎用仮想レジスタを
   も処理対象とする命令であり、 前記メモリＩＤ判別手段は、判別対象の１バイトのバイ
   トコード中の６ビットのビットデータにより前記メモリ
   ＩＤを判別し、さらに他の２ビットにより１本の汎用仮
   想レジスタを識別するためのレジスタＩＤを判別し、 前記実行手段が実行する前記所定動作は、前記メモリＩ
   Ｄ判別手段により判別されたレジスタＩＤで識別される
   汎用仮想レジスタを処理対象とする動作であり、 前記実行手段はさらに、前記アドレス使用命令と判別さ
   れたバイトコードにつき、前記アドレス判別手段により
   判別されたアドレス値で特定されるメモリ位置にアクセ
   スして当該バイトコードに応じた動作を実行することを
   特徴とする請求項１記載の仮想マシン。
3. 【請求項３】 前記メモリ領域は、プログラム中のある
   局所的部分からのみアクセス可能な局所的メモリ領域又
   は複数の局所的部分からアクセス可能な大域的メモリ領
   域のいずれかであり、 前記メモリＩＤは、局所的メモリ領域中の位置を特定す
   る局所的メモリＩＤ又は大域的メモリ領域中の位置を特
   定する大域的メモリＩＤのいずれかであり、 前記メモリＩＤ使用命令は、局所的メモリＩＤを使用す
   る局所的メモリＩＤ使用命令又は大域的メモリＩＤを使
   用する大域的メモリＩＤ使用命令のいずれかであり、 前記メモリＩＤ使用命令判別手段における前記判別は、
   前記読込手段により読み込んだ１バイトのバイトコード
   が局所的メモリ領域中のある位置にアクセスする命令で
   あるときは、局所的メモリ領域中の位置を局所的メモリ
   ＩＤで特定する局所的メモリＩＤ使用命令か否かを判別
   し、前記バイトコードが大域的メモリ領域中のある位置
   にアクセスする命令であるときは、大域的メモリ領域中
   の位置を大域的メモリＩＤで特定する大域的メモリＩＤ
   使用命令か否かを判別することを特徴とする請求項１記
   載の仮想マシン。
4. 【請求項４】 前記仮想マシンはさらに、 前記マイクロプロセッサを、 命令の処理対象となる４本の汎用仮想レジスタを実現す
   るための汎用仮想レジスタ手段と、 前記読込手段により読み込んだ１バイトのバイトコード
   が、局所的メモリ領域中のある位置にアクセスする命令
   であって前記局所的メモリ領域中の位置をオフセットア
   ドレス値によって特定するオフセットアドレス使用命令
   か否かを判別するオフセットアドレス使用命令判別手段
   と、 前記読込手段により読み込んだ１バイトのバイトコード
   が、大域的メモリ領域中のある位置にアクセスする命令
   であって前記大域的メモリ領域中の位置をアドレス値に
   よって特定するアドレス使用命令か否かを判別するアド
   レス使用命令判別手段と、 前記オフセットアドレス使用命令判別手段により前記オ
   フセットアドレス使用命令と判別されたバイトコードに
   連続する２バイト以上のバイトコードを前記読込手段に
   より取得し、当該２バイト以上のバイトコードにより前
   記オフセットアドレス値を判別するオフセットアドレス
   判別手段と、 前記アドレス使用命令判別手段により前記アドレス使用
   命令と判別されたバイトコードに連続する２バイト以上
   のバイトコードを前記読込手段により取得し、当該２バ
   イト以上のバイトコードにより前記アドレス値を判別す
   るアドレス判別手段として機能させ、 前記メモリＩＤ使用命令は、１本の汎用仮想レジスタを
   も処理対象とする命令であり、 前記メモリＩＤ判別手段は、判別対象の１バイトのバイ
   トコード中の６ビットのビットデータにより前記メモリ
   ＩＤを判別し、さらに他の２ビットにより１本の汎用仮
   想レジスタを識別するためのレジスタＩＤを判別し、 前記実行手段が実行する前記所定動作は、前記メモリＩ
   Ｄ判別手段により判別されたレジスタＩＤで識別される
   汎用仮想レジスタを処理対象とする動作であり、 前記実行手段はさらに、 前記オフセットアドレス使用命令と判別されたバイトコ
   ードにつき、前記オフセットアドレス判別手段により判
   別されたオフセットアドレス値で特定される局所的メモ
   リ領域中の位置にアクセスして当該バイトコードに応じ
   た動作を実行し、 前記アドレス使用命令と判別されたバイトコードにつ
   き、前記アドレス判別手段により判別されたアドレス値
   で特定される大域的メモリ領域中の位置にアクセスして
   当該バイトコードに応じた動作を実行することを特徴と
   する請求項３記載の仮想マシン。
5. 【請求項５】 請求項２記載の仮想マシンを対象とする
   アセンブラソースプログラム中の一部の命令を他の命令
   に変換するプログラム変換装置であって、 アセンブラソースプログラムを記憶する記憶手段と、 前記アセンブラソースプログラムにおいて、メモリ領域
   中の位置を特定するものであって２バイト以上で表され
   るアドレス値のうち、使用されている回数が最大のもの
   から６４番目に大きいものまでを検出する多使用アドレ
   ス検出手段と、 前記多使用アドレス検出手段により検出されたそれぞれ
   のアドレス値と、メモリ領域中の位置を特定するもので
   あって１バイト以下で表されるメモリＩＤとを対応づけ
   る対応づけ手段と、 前記多使用アドレス検出手段により検出されたアドレス
   値を使用している命令を検出する命令検出手段と、 前記命令検出手段に検出された命令を、前記対応づけ手
   段により当該命令が使用しているアドレス値と対応づけ
   られているメモリＩＤを使用する所定の命令に変換する
   命令変換手段とを備えることを特徴とするプログラム変
   換装置。
6. 【請求項６】 関数を含み請求項４記載の仮想マシンを
   対象とするアセンブラソースプログラム中の一部の命令
   を他の命令に変換するプログラム変換装置であって、 アセンブラソースプログラムを記憶する記憶手段と、 前記アセンブラソースプログラムにおいて、局所的メモ
   リ領域中の位置を特定するものであって２バイト以上で
   表されるオフセットアドレス値のうち、使用されている
   回数が最大のものから６４番目に大きいものまでを検出
   する多使用オフセットアドレス検出手段と、 前記アセンブラソースプログラムにおいて大域的メモリ
   領域中の位置を特定するものであって２バイト以上で表
   されるアドレス値のうち、使用されている回数が最大の
   ものから６４番目に大きいものまでを検出する多使用ア
   ドレス検出手段と、 前記多使用オフセットアドレス検出手段により検出され
   たそれぞれのオフセットアドレス値と、局所的メモリ領
   域中の位置を特定するものであって１バイト以下で表さ
   れる局所的メモリＩＤとを対応づける局所的メモリＩＤ
   対応づけ手段と、 前記多使用アドレス検出手段により検出されたそれぞれ
   のアドレス値と、大域的メモリ領域中の位置を特定する
   ものであって１バイト以下で表される大域的メモリＩＤ
   とを対応づける大域的メモリＩＤ対応づけ手段と、 前記多使用オフセットアドレス検出手段により検出され
   たオフセットアドレス値を使用している命令を検出する
   多使用オフセットアドレス使用命令検出手段と、 前記多使用アドレス検出手段により検出されたアドレス
   値を使用している命令を検出する多使用アドレス使用命
   令検出手段と、 前記多使用オフセットアドレス使用命令検出手段に検出
   された命令を、前記局所的メモリＩＤ対応づけ手段によ
   り当該命令が使用しているオフセットアドレス値と対応
   づけられている局所的メモリＩＤを使用する所定の命令
   に変換する局所的メモリアクセス命令変換手段と、 前記多使用アドレス使用命令検出手段に検出された命令
   を、前記大域的メモリＩＤ対応づけ手段により当該命令
   が使用しているアドレス値と対応づけられている大域的
   メモリＩＤを使用する所定の命令に変換する大域的メモ
   リアクセス命令変換手段とを備えることを特徴とするプ
   ログラム変換装置。
7. 【請求項７】 前記プログラム変換装置はさらに、 前記多使用オフセットアドレス使用命令検出手段によっ
   て検出された命令であって一のオフセットアドレス値を
   使用する命令がアクセス対象とする局所的メモリ領域中
   の位置を、前記局所的メモリＩＤ対応づけ手段によって
   前記一のオフセットアドレス値に対応づけられた局所的
   メモリＩＤにより特定される局所的メモリ領域中の位置
   と一致させるように前記アセンブラソースプログラム中
   のデータ定義記述を変更する局所的データ位置変更手段
   と、 前記多使用アドレス使用命令検出手段によって検出され
   た命令であって一のアドレス値を使用する命令がアクセ
   ス対象とする大域的メモリ領域中の位置を、前記大域的
   メモリＩＤ対応づけ手段によって前記一のアドレス値に
   対応づけられた大域的メモリＩＤにより特定される大域
   的メモリ領域中の位置と一致させるように前記アセンブ
   ラソースプログラム中のデータ定義記述を変更する大域
   的データ位置変更手段とを備えることを特徴とする請求
   項６記載のプログラム変換装置。
8. 【請求項８】 プログラムを構成するバイトコードを仮
   想的に逐次解読して実行する仮想マシン的処理を、コン
   ピュータに実行させるためのプログラムを記録した記録
   媒体であって、 前記仮想マシン的処理は、 バイトコードを１バイト読み込む読込ステップと、 前記読込ステップにより読み込んだ１バイトのバイトコ
   ードが、コンピュータ中のメモリ領域中のある位置にア
   クセスする命令であって前記位置をメモリＩＤで特定す
   るメモリＩＤ使用命令か否かを判別するメモリＩＤ使用
   命令判別ステップと、 前記メモリＩＤ使用命令判別ステップにより前記メモリ
   ＩＤ使用命令であると判別されたバイトコードに連続す
   る１バイトのバイトコードを読み込む第２読込ステップ
   と、 前記第２読込ステップにより取得した１バイトのバイト
   コード中の複数のビットデータにより前記メモリＩＤを
   判別するメモリＩＤ判別ステップと、 前記メモリＩＤ使用命令と判別されたバイトコードにつ
   き、前記メモリＩＤ判別ステップにより判別されたメモ
   リＩＤで特定されるメモリ位置にアクセスして当該バイ
   トコードに応じた所定動作を実行する実行ステップとを
   含むことを特徴とする記録媒体。
9. 【請求項９】 前記仮想マシン的処理はさらに、仮想的
   な汎用レジスタである４本の汎用仮想レジスタのうちい
   ずれかを処理対象とする命令を含むバイトコードを仮想
   的に解読実行するものであって、 前記読込ステップにより読み込んだ１バイトのバイトコ
   ードが、メモリ領域中のある位置にアクセスする命令で
   あって前記位置をアドレス値によって特定するアドレス
   使用命令か否かを判別するアドレス使用命令判別ステッ
   プと、 前記アドレス使用命令判別ステップにより前記アドレス
   使用命令と判別されたバイトコードに連続する２バイト
   以上のバイトコードを読み込む第３読込ステップと、 前記第３読込ステップにより取得した２バイト以上のバ
   イトコードにより前記アドレス値を判別するアドレス判
   別ステップとを含み、 前記メモリＩＤ使用命令は、４本の汎用仮想レジスタの
   うちいずれか１本をも処理対象とする命令であり、 前記メモリＩＤ判別ステップは、判別対象の１バイトの
   バイトコード中の６ビットのビットデータにより前記メ
   モリＩＤを判別し、さらに他の２ビットにより１本の汎
   用仮想レジスタを識別するためのレジスタＩＤを判別
   し、 前記実行ステップが実行する前記所定動作は、前記メモ
   リＩＤ判別ステップにより判別されたレジスタＩＤで識
   別される汎用仮想レジスタを処理対象とする動作であ
   り、 前記実行ステップはさらに、前記アドレス使用命令と判
   別されたバイトコードにつき、前記アドレス判別ステッ
   プにより判別されたアドレス値で特定されるメモリ位置
   にアクセスして当該バイトコードに応じた動作を実行す
   ることを特徴とする請求項８記載の記録媒体。
10. 【請求項１０】 前記メモリ領域は、プログラム中のあ
    る局所的部分からのみアクセス可能な局所的メモリ領域
    又は複数の局所的部分からアクセス可能な大域的メモリ
    領域のいずれかであり、 前記メモリＩＤは、局所的メモリ領域中の位置を特定す
    る局所的メモリＩＤ又は大域的メモリ領域中の位置を特
    定する大域的メモリＩＤのいずれかであり、 前記メモリＩＤ使用命令は、局所的メモリＩＤを使用す
    る局所的メモリＩＤ使用命令又は大域的メモリＩＤを使
    用する大域的メモリＩＤ使用命令のいずれかであり、 前記メモリＩＤ使用命令判別ステップにおける前記判別
    は、前記読込ステップにより読み込んだ１バイトのバイ
    トコードが局所的メモリ領域中のある位置にアクセスす
    る命令であるときは、局所的メモリ領域中の位置を局所
    的メモリＩＤで特定する局所的メモリＩＤ使用命令か否
    かを判別し、前記バイトコードが大域的メモリ領域中の
    ある位置にアクセスする命令であるときは、大域的メモ
    リ領域中の位置を大域的メモリＩＤで特定する大域的メ
    モリＩＤ使用命令か否かを判別することを特徴とする請
    求項８記載の記録媒体。
11. 【請求項１１】 前記仮想マシン的処理はさらに、仮想
    的な汎用レジスタである４本の汎用仮想レジスタのうち
    いずれかを処理対象とする命令を含むバイトコードを仮
    想的に解読実行するものであって、 前記読込ステップにより読み込んだ１バイトのバイトコ
    ードが、局所的メモリ領域中のある位置にアクセスする
    命令であって前記局所的メモリ領域中の位置をオフセッ
    トアドレス値によって特定するオフセットアドレス使用
    命令か否かを判別するオフセットアドレス使用命令判別
    ステップと、 前記読込ステップにより読み込んだ１バイトのバイトコ
    ードが、大域的メモリ領域中のある位置にアクセスする
    命令であって前記大域的メモリ領域中の位置をアドレス
    値によって特定するアドレス使用命令か否かを判別する
    アドレス使用命令判別ステップと、 前記オフセットアドレス使用命令判別ステップにより前
    記オフセットアドレス使用命令と判別されたバイトコー
    ドに連続する２バイト以上のバイトコードを読み込む第
    ３読込ステップと、 前記第３読込ステップにより取得した２バイト以上のバ
    イトコードにより前記オフセットアドレス値を判別する
    オフセットアドレス判別ステップと、 前記アドレス使用命令判別ステップにより前記アドレス
    使用命令と判別されたバイトコードに連続する２バイト
    以上のバイトコードを読み込む第４読込ステップと、 前記第４読込ステップにより取得した２バイト以上のバ
    イトコードにより前記アドレス値を判別するアドレス判
    別ステップとを含み、 前記メモリＩＤ使用命令は、４本の汎用仮想レジスタの
    うちいずれか１本をも処理対象とする命令であり、 前記メモリＩＤ判別ステップは、判別対象の１バイトの
    バイトコード中の６ビットのビットデータにより前記メ
    モリＩＤを判別し、さらに他の２ビットにより１本の汎
    用仮想レジスタを識別するためのレジスタＩＤを判別
    し、 前記実行ステップが実行する前記所定動作は、前記メモ
    リＩＤ判別ステップにより判別されたレジスタＩＤで識
    別される汎用仮想レジスタを処理対象とする動作であ
    り、 前記実行ステップはさらに、 前記オフセットアドレス使用命令と判別されたバイトコ
    ードにつき、前記オフセットアドレス判別ステップによ
    り判別されたオフセットアドレス値で特定される局所的
    メモリ領域中の位置にアクセスして当該バイトコードに
    応じた動作を実行し、 前記アドレス使用命令と判別されたバイトコードにつ
    き、前記アドレス判別ステップにより判別されたアドレ
    ス値で特定される大域的メモリ領域中の位置にアクセス
    して当該バイトコードに応じた動作を実行することを特
    徴とする請求項１０記載の記録媒体。
12. 【請求項１２】 コンピュータに、請求項２記載の仮想
    マシンを対象とするアセンブラソースプログラム中の一
    部の命令を他の命令に変換させるための変換処理プログ
    ラムを記録した記録媒体であって、 前記変換処理プログラムは、前記コンピュータに、 前記アセンブラソースプログラムにおいて前記コンピュ
    ータのメモリ領域中の位置を特定するものであって２バ
    イト以上で表されるアドレス値のうち、使用されている
    回数が最大のものから６４番目に大きいものまでを検出
    させる多使用アドレス検出ステップと、 前記多使用アドレス検出ステップにより検出されたそれ
    ぞれのアドレス値と、メモリ領域中の位置を特定するも
    のであって１バイト以下で表されるメモリＩＤとを対応
    づけさせる対応づけステップと、 前記多使用アドレス検出ステップにより検出されたアド
    レス値を使用している命令を検出させる命令検出ステッ
    プと、 前記命令検出ステップにより検出された命令を、前記対
    応づけステップにより当該命令が使用しているアドレス
    値と対応づけられているメモリＩＤを使用する所定の命
    令に変換させる命令変換ステップとを含むことを特徴と
    する記録媒体。
13. 【請求項１３】 コンピュータに、関数を含み請求項４
    記載の仮想マシンを対象とするアセンブラソースプログ
    ラム中の一部の命令を他の命令に変換させるための変換
    処理プログラムを記録した記録媒体であって、 前記変換処理プログラムは、前記コンピュータに、 前記アセンブラソースプログラムにおいて局所的メモリ
    領域中の位置を特定するものであって２バイト以上で表
    されるオフセットアドレス値のうち、使用されている回
    数が最大のものから６４番目に大きいものまでを検出さ
    せる多使用オフセットアドレス検出ステップと、 前記アセンブラソースプログラムにおいて大域的メモリ
    領域中の位置を特定するものであって２バイト以上で表
    されるアドレス値のうち、使用されている回数が最大の
    ものから６４番目に大きいものまでを検出させる多使用
    アドレス検出ステップと、 前記多使用オフセットアドレス検出ステップにより検出
    されたそれぞれのオフセットアドレス値と、局所的メモ
    リ中の位置を特定するものであって１バイト以下で表さ
    れる局所的メモリＩＤとを対応づけさせる局所的メモリ
    ＩＤ対応づけステップと、 前記多使用アドレス検出ステップにより検出されたそれ
    ぞれのアドレス値と、大域的メモリ中の位置を特定する
    ものであって１バイト以下で表される大域的メモリＩＤ
    とを対応づけさせる大域的メモリＩＤ対応づけステップ
    と、 前記多使用オフセットアドレス検出ステップにより検出
    されたオフセットアドレス値を使用している命令を検出
    させる多使用オフセットアドレス使用命令検出ステップ
    と、 前記多使用アドレス検出ステップにより検出されたアド
    レス値を使用している命令を検出させる多使用アドレス
    使用命令検出ステップと、 前記多使用オフセットアドレス使用命令検出ステップに
    より検出された命令を、前記局所的メモリＩＤ対応づけ
    ステップにより当該命令が使用しているオフセットアド
    レス値と対応づけられている局所的メモリＩＤを使用す
    る所定の命令に変換させる局所的メモリアクセス命令変
    換ステップと、 前記多使用アドレス使用命令検出ステップにより検出さ
    れた命令を、前記大域的メモリＩＤ対応づけステップに
    より当該命令が使用しているアドレス値と対応づけられ
    ている大域的メモリＩＤを使用する所定の命令に変換さ
    せる大域的メモリアクセス命令変換ステップとを備える
    ことを特徴とするプログラム変換装置。