JP4626032B2 - プログラム変換装置，プログラム変換方法及び記録媒体 - Google Patents
プログラム変換装置，プログラム変換方法及び記録媒体 Download PDFInfo
- Publication number
- JP4626032B2 JP4626032B2 JP2000257184A JP2000257184A JP4626032B2 JP 4626032 B2 JP4626032 B2 JP 4626032B2 JP 2000257184 A JP2000257184 A JP 2000257184A JP 2000257184 A JP2000257184 A JP 2000257184A JP 4626032 B2 JP4626032 B2 JP 4626032B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- expression
- variable
- instruction
- object code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 26
- 230000008569 process Effects 0.000 description 22
- 238000012545 processing Methods 0.000 description 19
- 238000012360 testing method Methods 0.000 description 10
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 101001084254 Homo sapiens Peptidyl-tRNA hydrolase 2, mitochondrial Proteins 0.000 description 3
- 102100030867 Peptidyl-tRNA hydrolase 2, mitochondrial Human genes 0.000 description 3
- 230000001343 mnemonic effect Effects 0.000 description 3
- 101100272590 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BIT2 gene Proteins 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/44—Encoding
- G06F8/443—Optimisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
- G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30094—Condition code generation, e.g. Carry, Zero flag
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Devices For Executing Special Programs (AREA)
Description
【０００１】
本発明は、ソースコードファイルからＲＩＳＣ型ＣＰＵのためのオブジェクトコードファイルを生成するプログラム変換装置，プログラム変換方法及び前記オブジェクトコードファイルを生成させるためのプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
現在、ＣＰＵやマイクロコンピュータなどのプログラム開発は、例えばＣ言語やＣ＋＋言語などの高級言語を用いて行われる場合が一般的である。高級言語によって記述されたソースコードは、コンパイラによってプログラム変換（コンパイル）され、ＣＰＵ等が直接実行可能な命令形式（機械語）のオブジェクトコードが生成されるようになっている。コンパイラによって生成されたオブジェクトコードは、プログラムメモリに格納され、ＣＰＵ等によって読み出されることで所期の処理が実行されるようになっている。
【０００３】
ところで、ＲＩＳＣ(Reduced Instruction Set Computer)型ＣＰＵは、機能が単純で実行時間が短い命令だけを使用可能とし、複数の命令の実行に伴うプロセスにおける各ステージ（フェッチ，デコード，実行，書込みなど）を複数の命令パイプラインによって並行に実行することでプログラム実行速度の高速化を図ったものである。そのため、ソースコードからコンパイラによって生成されるオブジェクトコードの容量は、ＣＩＳＣ(Complex Instruction Set Computer)型ＣＰＵに比較して多くなる傾向を示す。
【０００４】
図７は、従来のコンパイラによって生成されるオブジェクトコード（ニーモニックで表現）の例を示すプログラムリストである。ソースコードは、
ｂｉｔ１＝ｂｉｔ２＆ｂｉｔ３ …（１）
であるとする。即ち、ビット変数ｂｉｔ２と、ビット変数ｂｉｔ３との論理積をとった結果をビット変数ｂｉｔ１に代入する、というビット演算である。また、各ビット変数ｂｉｔ１〜ｂｉｔ３は、８ビット変数ＢＩＴ１〜ＢＩＴ３の第４ビット（ＬＳＢから第３ビット目）に配置されている変数であるとする。
また、図８は、（１）式のビット演算のソースコードをコンパイラが変換する場合のプロセスを示すフローチャートである。
【０００５】
図７において、オブジェクトコードの▲１▼部分では、例えばメモリ上に配置された８ビット変数ＢＩＴ２の内容を汎用レジスタｒｅｇ１に読み出してからｒｅｇ１を３ビット右シフトして、その第４ビットをＬＳＢに位置させる。そして、レジスタｒｅｇ１とマスクデータ＄０００１（“＄”は１６進数を示すシンボル）との論理積をとることで、レジスタｒｅｇ１のＬＳＢ以外のビットをクリアする。ここまでが、図８のステップＡ１に対応する。オブジェクトコードの▲２▼部分では８ビット変数ＢＩＴ３について同様の処理を行っており、図８のステップＡ２に対応する。
【０００６】
オブジェクトコード▲３▼部分では、レジスタｒｅｇ１，ｒｅｇ２の論理積演算を行う（図８のステップＡ３に対応）。続くオブジェクトコード▲４▼部分では、前記論理積演算の結果が格納されているレジスタｒｅｇ１を３ビット左シフトさせると、８ビット変数ＢＩＴ１の内容をレジスタｒｅｇ２に読み出し、レジスタｒｅｇ２とマスクデータ＄ｆｆｆ７との論理積演算を行うことで、代入先となるレジスタｒｅｇ２の第４ビットをクリアし、それ以外のビットは保存する。そして、レジスタｒｅｇ１，ｒｅｇ２の論理和演算を行い、その論理積演算結果が格納されているレジスタｒｅｇ２の内容をメモリ上の８ビット変数ＢＩＴ１に転送すると（図８のステップＡ４に対応）、一連の演算処理が終了する。
【０００７】
【発明が解決しようとする課題】
このように、ＲＩＳＣ型ＣＰＵでは命令数が少なくビット変数の値を読み出すための専用命令がないので、他の複数の命令の組み合わせによって所期の処理を実行するようにコード変換されている。その結果、ソースコードにおいて１ステップで記述されたビット演算を実行するのに、オブジェクトコードでは１８ステップを要している。従って、ＣＰＵのプログラム記憶領域をより多く必要とすることになり、また、ステップ数が多くなった分だけ処理速度が低下するという問題があった。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、プログラム容量をより小さくでき、且つ、処理速度を高速化できるようにオブジェクトコードファイルを生成するプログラム変換装置，プログラム変換方法及び前記オブジェクトコードファイルを生成させるためのプログラムを記録した記録媒体を提供することにある。
【０００９】
請求項１記載のプログラム変換装置によれば、ソースコード中に記述されているビット演算式を、そのビット演算式の演算対象である各ビット変数の値を判定する判定命令で構成された条件判定式に変換して、前記条件判定式の真偽に応じて分岐する構成のオブジェクトコードを出力する。そして、前記条件判定式の結果が真である場合と偽である場合との夫々に対応して、ビット演算の結果が格納されるビット変数に異なる即値を代入する代入命令を含む構成のオブジェクトコードを生成することによってオブジェクトコードファイルを生成する。
【００１０】
例えば、ビット演算が、ビット変数ａとビット変数ｂとの論理積演算を行った結果をビット変数ｃに代入するというビット演算、即ち、
ｃ＝ａ＆ｂ …（２）
であるとすると、（２）式右辺に記述されたビット演算式“ａ＆ｂ”の結果が “１”となるのは“ａ＝１”且つ“ｂ＝１”の場合であり、例えばＣ言語においてｉｆ文やｗｈｉｌｅ文などに使用される条件判定式で表現すれば、
ａ＝＝１ ＆＆ ｂ＝＝１ …（３）
となる。つまり、（２）式は、条件判定式（３）が真である場合に（２）式左辺のビット変数ｃに“１”を代入し、条件判定式（３）が偽である場合にビット変数ｃに“０”を代入することと等価であり、ビット演算式は条件判定式に置き換えることが可能である。
【００１１】
従って、ソースコード中に記述されているビット演算式については、置き換えた条件判定式に基づいて、各ビット変数の値を判定し、各判定の結果に基づいて条件分岐を行うなどして、前記ビット演算の結果が格納されるビット変数に異なる即値“０，１”を代入するようにオブジェクトコードを生成すれば、ビット演算と等価な処理を行うことができる。
【００１２】
即ち、ビット演算について斯様にオブジェクトコードを生成することで、ＲＩＳＣ型ＣＰＵが実行する命令のステップ数が従来よりも短くなる。そして、一般に、ＣＰＵのプログラム中においてビット演算を行う頻度は比較的高いことから、プログラム全体として生成されるオブジェクトコードの量を少なくすることができる。そして、プログラムの容量（サイズ）を従来よりも小さくすることができると共に、ＲＩＳＣ型ＣＰＵがビット演算を実行する場合の処理速度を高速化することが可能となる。
【００１３】
請求項２記載のプログラム変換装置によれば、所謂ビットフィールドと称する複数のビット変数の集合が、レジスタ変数としてＲＩＳＣ型ＣＰＵに内蔵されるレジスタに割り当てられているので、ユーザはプログラミングを多様に行うことができ、ＲＩＳＣ型ＣＰＵによる処理を効率的に行わせることが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の一実施例について図１乃至図６を参照して説明する。図４は、プログラム変換装置の構成を示す図である。プログラム変換装置たるパーソナルコンピュータ（パソコン）若しくはワークステーション１には、コンパイラ２がインストールされている。具体的には、パソコン１の本体１ａに内蔵されているハードディスク等の記憶装置（記憶手段）にコンパイラ２のプログラムファイルが記憶されている。
【００２３】
本体１ａ内蔵の記憶装置には、図５に示すように、ユーザが例えばＣ言語などの高級言語によって記述したソースコードファイル３も記憶されている。そして、ユーザは、コンパイラ２のプログラムをパソコン１上で起動することで、ソースコードファイル３からオブジェクトコードファイル４を変換生成させる。コンパイラ２は、ソースコードファイル３に記述されているＣ言語のソースコードを読み出してその内容を解釈すると、ＣＰＵ等が固有の命令によって対応する処理を最も効率的に実行できるようなオブジェクトコードを生成するようにコンパイルを行う。
【００２４】
パソコン１の本体１ａにはＲＯＭライタ５が接続されており、両者は、例えばＲＳ−２３２Ｃ等のシリアル通信プロトコルによって通信が可能となっている。コンパイラ２よって生成されたオブジェクトコードファイル４はＲＯＭライタ５に転送されると、ＲＯＭライタ５にセットされたマイクロコンピュータ（マイコン）６に内蔵されているプログラムメモリ７（図６参照）にバイナリデータとして書き込まれるようになっている。
【００２５】
図６は、マイコン６の電気的構成を示す機能ブロック図である。マイコン６は、ＲＩＳＣ型のＣＰＵ８，ＥＥＰＲＯＭやフラッシュＲＯＭなどからなるプログラムメモリ７及びＳＲＡＭなどからなる内部メモリ９を備え、ワンチップマイコンとして構成されている。また、マイコン６の外部には、ＤＲＡＭなどからなる外部メモリ１０が接続されている。ＣＰＵ８と、プログラムメモリ７，内部メモリ９及び外部メモリ１０は、アドレスバス１１及びデータバス１２を介して接続されている。
【００２６】
ＣＰＵ８の内部には、演算等を行うための演算部（ＡＬＵ(Alithmetic Logical Unit) ）１３，演算部１３が演算等を行う場合に使用される複数のレジスタが配置されているレジスタ部１４，及びレジスタ部１４等にロード／ストア等の制御を行うための制御部１５などが配置されている。
【００２７】
また、ＣＰＵ８は、前提構成として固有の命令に、少なくとも、
ビットテスト命令 ： ｔｓｔ（．ｂ／ｗ／ｌ）
ビットセット命令 ： ｓｅｔ（．ｂ／ｗ／ｌ）
ビットクリア命令 ： ｃｌｒ（．ｂ／ｗ／ｌ）
を備えている。
【００２８】
ビットテスト命令は、指定されたビット変数の値をテスト（判定）する命令であり、そのテスト結果“０，１”は、ＣＰＵ８のレジスタ部１４内にあるコンディションコードレジスタ（ＣＣＲ）のＺフラグに制御部１５によって反映されるようになっている。即ち、テスト結果が“０”であれば、ＣＣＲのＺフラグがセットされ、テスト結果が“１”であればＺフラグはクリアされる。
【００２９】
また、このビットテスト命令は、ユーザの定義などによりビット変数がメモリに割り当てられている場合と、レジスタ部１４内の汎用レジスタに割り当てられている場合との何れであっても実行することが可能である。（．ｂ／ｗ／ｌ）は、メモリ上のビット変数をテスト等する場合のアクセスサイズを指定するものであり、（バイト（８）／ワード（１６）／ロングワード（３２））に対応する。尚、レジスタ上のビット変数をテスト等する場合は、アクセスサイズの指定は不要である。
また、ビットセット命令は、指定されたビット変数に即値“１”を代入する命令であり、ビットクリア命令は、指定されたビット変数に即値“０”を代入する命令である。
【００３０】
次に、本実施例の作用について図１乃至図３をも参照して説明する。図１は、コンパイラ２がビット演算に関するコンパイル処理を行う場合のプロセスを示すフローチャートである。先ず、コンパイラ２は、Ｃ言語で記述された右辺のビット演算式を解釈（デコード）すると、ブール代数規則に基づき結果が１（真）または０（偽）となる条件判定式に変換する。そして、その条件判定式に対応するオブジェクトコードを出力する（ステップＳ１）。
【００３１】
次に、コンパイラ２は、条件判定式が真であった場合に、ビット演算式の結果が代入される左辺のビット変数に“１”若しくは“０”（異なる即値）を代入するためのコードを生成し、それから、処理終了へ分岐するためのコードを生成する（ステップＳ２）。それから、条件判定式が偽であった場合に、ビット演算式の結果が代入される左辺のビット変数に“０”若しくは“１”を代入するためのコードを生成すると（ステップＳ３）と、処理終了となる。
【００３２】
ここで、図２は、図１のフローチャートに基づいて、具体的に（１）式のビット演算をコンパイル処理してオブジェクトコードを生成する場合のフローチャートであり、図３は、図２のフローチャートに従うコンパイル処理によって生成されるオブジェクトコードをニーモニックで示すプログラムリストである。
【００３３】
（１）式右辺に記述されたビット演算式“ｂｉｔ２＆ｂｉｔ３”の結果が“１”となるのは、“ｂｉｔ２＝１”且つ“ｂｉｔ３＝１”の場合であり、Ｃ言語における条件判定式で表現すると、
ｂｉｔ２＝＝１ ＆＆ ｂｉｔ３＝＝１ …（４）
となる。従って、（１）式は、条件判定式（４）が真である場合に（１）式左辺のビット変数ｂｉｔ１に“１”を代入し、条件判定式（４）が偽である場合にビット変数ｂｉｔ１に“０”を代入することと等価である。
【００３４】
そこで、図２においては、先ずビット変数ｂｉｔ２の値を判定し（ステップＢ１）、その値が“０”であればビット変数ｂｉｔ１に“０”を書き込んで（ステップＢ３）処理を終了する。また、ビット変数ｂｉｔ２の値が“１”である場合はビット変数ｂｉｔ１の値を判定し（ステップＢ２）、その値が“０”であればステップＢ３に移行し、ビット変数ｂｉｔ１の値が“１”であればビット変数ｂｉｔ１に“１”を書き込んで（ステップＢ４）処理を終了する。
【００３５】
即ち、図２のフローチャートでは、ステップＢ１，Ｂ２が図１のステップＳ１に基づく処理であり、ステップＢ１，Ｂ２の何れかよりステップＢ３に移行するケースが条件判定式（４）が偽である場合に対応する。そして、ステップＢ３は、図１のステップＳ３に基づく処理である。また、ステップＢ２よりステップＢ４に移行するケースが条件判定式（４）が真である場合に対応し、ステップＢ４は、図１のステップＳ２に基づく処理である。
【００３６】
次に、実際のコンパイル処理結果のプログラムリストである図３を参照すると、ステップ▲１▼でビット変数ｂｉｔ２の値を判定し、ステップ▲２▼ではその値が“０”であればラベルＬＯＯ１に分岐させる（ステップＢ１に対応）。例えば、ビット変数ｂｉｔ２の値が“０”であれば、前述したように、ＣＰＵ８のレジスタ部１４内にあるＣＣＲのＺフラグがセットされ、ステップ▲２▼での条件判定は真となる。
【００３７】
次のステップ▲３▼，▲４▼では、ビット変数ｂｉｔ３に関してステップ▲１▼，▲２▼と同様の処理を行う（ステップＢ２に対応）。以上のステップ▲１▼〜▲４▼が図１のステップＳ１を実行した結果であり、条件判定式（４）に対応して出力されたオブジェクトコードとなる。そして、ステップ▲２▼，▲４▼の何れかにおいてラベルＬＯＯ１に分岐するケースが、条件判定式の結果が偽の場合に対応する。また、ステップ▲２▼，▲４▼の何れにおいてもラベルＬＯＯ１に分岐することなく、次のステップ▲５▼を実行するケースが、条件判定式の結果が真の場合に対応する。
【００３８】
条件判定式の結果が真の場合に対応するステップ▲５▼では、ビット変数ｂｉｔ１に“１”をセットし、このビット演算処理を終了するためにラベルＬＯＯ２に分岐する（ステップ▲６▼）。この部分が図１のステップＳ２を実行した結果であり、図２ではステップＢ４に対応する。
また、条件判定式の結果が偽の場合に対応するステップ▲７▼では、ビット１をゼロクリアして処理を終了する。この部分が図１のステップＳ３を実行した結果であり、図２ではステップＢ３に対応する。
【００３９】
斯様にコンパイラ２によって生成されたオブジェクトコードのサイズは、図７に示す従来のコンパイラによって生成されたコードのサイズに比較すると大幅に縮小されている。
【００４０】
以上のようにコンパイラ２によってコンパイル処理が行われた結果生成されたオブジェクトコードファイル４は、上述のようにパソコン１よりＲＯＭライタ５に転送され、ＲＯＭライタ５にセットされたマイコン６内蔵のプログラムメモリ７にバイナリデータとして書き込まれる。
【００４１】
そして、マイコン６のＣＰＵ８は、プログラムメモリ７に記憶されたオブジェクトコードをプログラムとして読み出して実行する。尚、ビット変数ｂｉｔ１〜ｂｉｔ３は、ユーザの定義により内部メモリ９，外部メモリ１０またはレジスタ部１４内の汎用レジスタなどの何れに配置されているものでも構わない。ビット変数が汎用レジスタ上に割り付けられている場合は、例えば、図３のステップ▲１▼における“ｔｓｔ．ｂ ｂｉｔ２”に代えて、“ｔｓｔ ｂｉｔ２”がオブジェクトコードとして生成される。
【００４２】
ところで、例えば、ビット変数ｂｉｔ２が内部メモリ９上に配置されている場合、図３のステップ▲１▼における“ｔｓｔ．ｂ ｂｉｔ２”を実行すると、ＣＰＵ８の演算部１３は、内部メモリ９よりビット変数ｂｉｔ２の内容を読み出して判定を行う。この場合、例えば、図６に示すコードの“ｍｏｖ ＢＩＴ２，ｒｅｇ１”などの命令が１クロック（ＣＰＵ８の動作クロック）で実行可能であるとすると、“ｔｓｔ．ｂ ｂｉｔ２”の実行には２〜３クロックを要することになるが、コードサイズの全体が大幅に縮小されているので、トータルでの処理時間は短縮される。
【００４３】
以上のように本実施例によれば、パソコン１の本体１ａにインストールされたコンパイラ２は、プログラムとして記述されたソースコードファイル３のソースコード中に記述されているビット演算式を、演算対象である各ビット変数ｂｉｔ２，ｂｉｔ３の値に基づいて条件を判定する式に変換し、その判定式の結果が真である場合と偽である場合との夫々に対応して、ビット演算の結果が格納されるビット変数ｂｉｔ１に異なる即値“０，１”を夫々代入する処理を行うようにオブジェクトコードを生成し、ＲＩＳＣ型ＣＰＵ８に最適なオブジェクトコードファイル４を出力するようにした。
【００４４】
従って、ＣＰＵ８が実行する命令のステップ数が従来よりも短くなり、プログラム全体として生成されるオブジェクトコードの量が少なくなるので、プログラムの容量を従来よりも小さくすることができると共に、ＣＰＵ８がビット演算を実行する場合の処理速度を高速化することが可能となる。
【００４５】
また、マイコン６のプログラムメモリ７には、コンパイラ２によってコード変換されたプログラムが記憶され、マイコン６のＣＰＵ８は、プログラムメモリ７に記憶されたオブジェクトコードをプログラムとして読み出して実行するので、ＣＰＵ８が実行する命令のステップ数が従来よりも短くなって、プログラム全体として生成されるオブジェクトコードの量が少なくなり、プログラムメモリ７の容量を従来よりも小さくすることができる。そして、ＣＰＵ８がビット演算を実行する場合の処理速度が高速化されるので、マイコン６の処理能力を向上させることができる。
【００４６】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
ビット演算式は、論理積に限ることなく、論理和や排他的論理和などを行うものでも良い。その場合、論理の違いに応じて、条件分岐コマンド“ｂｅｑ”に代えて“ｂｎｅ（ｎｏｔ ｅｑｕａｌ）”などをオブジェクトコードとして生成すれば良い。
また、ソースコードにおいて複数のビット変数の集合，所謂ビットフィールドがレジスタ変数としてＣＰＵ８のレジスタ部１４に割り当てている場合であっても、コンパイラ２は、ビットテスト命令によってビットフィールドの各ビット変数毎に値の判定を行うようにコードを出力する。従って、ユーザはプログラミングを多様に行うことができ、ＣＰＵ８による処理を効率的に行わせることが可能となる。
【００４７】
プログラムメモリ７に対するプログラムデータの書き込みは、ＲＯＭライタ５を使用するものに限らない。例えば、マイコン６側にＲＳ−２３２Ｃ等のシリアル通信インターフェイスを設けて、パソコン１側よりマイコン６にプログラムデータを直接送信することで、ＣＰＵ８によってプログラムデータをプログラムメモリ７に書き込ませるようにしても良い。
コンパイラ２のプログラムを、ＣＤ−ＲＯＭ，フロッピーディスクやＭＯディスク等の記録媒体に記憶させても良く、また、そのような記録媒体に記憶されている状態で、パソコン１の主記憶上にプログラムを読み出してコンパイル処理を行っても良い。
マイクロコンピュータとしては、マイコン６のようなワンチップマイコンに限ることなく、ＣＰＵ８とプログラムメモリ７とが夫々独立のチップとして形成されて同一のプリント基板上に搭載されているようなマイクロコンピュータであっても良い。この場合、ＲＯＭライタ５には、プログラムメモリ７のみを接続してプログラムデータを書き込むようにすれば良い。
また、プログラムメモリは、書き替え可能なメモリに限らず、例えばマスクＲＯＭなどの書き替え不可能なメモリを用いても良い。
【図面の簡単な説明】
【図１】本発明の一実施例であり、コンパイラがビット演算に関するコンパイル処理を行う場合のプロセスを示すフローチャート
【図２】図１のフローチャートに基づいて、コンパイラが（１）式のビット演算をコンパイル処理してオブジェクトコードを生成する場合のフローチャート
【図３】図２のフローチャートに従うコンパイル処理によって生成されるオブジェクトコードをニーモニックで示すプログラムリスト
【図４】プログラム変換装置たるパーソナルコンピュータ若しくはワークステーションの構成を示す図
【図５】コンパイラが、ソースコードファイルからオブジェクトコードファイルを変換生成する処理を概念的に示す図
【図６】マイクロコンピュータの電気的構成を示す機能ブロック図
【図７】従来技術を示す図３相当図
【図８】（１）式のビット演算のソースコードを、従来のコンパイラが変換する場合のプロセスを示すフローチャート
【符号の説明】
１はパーソナルコンピュータ若しくはワークステーション（プログラム変換装置）、２はコンパイラ、３はソースコードファイル、４はオブジェクトコードファイル、６はマイクロコンピュータ、７はプログラムメモリ、８はＣＰＵを示す。
本発明は、ソースコードファイルからＲＩＳＣ型ＣＰＵのためのオブジェクトコードファイルを生成するプログラム変換装置，プログラム変換方法及び前記オブジェクトコードファイルを生成させるためのプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
現在、ＣＰＵやマイクロコンピュータなどのプログラム開発は、例えばＣ言語やＣ＋＋言語などの高級言語を用いて行われる場合が一般的である。高級言語によって記述されたソースコードは、コンパイラによってプログラム変換（コンパイル）され、ＣＰＵ等が直接実行可能な命令形式（機械語）のオブジェクトコードが生成されるようになっている。コンパイラによって生成されたオブジェクトコードは、プログラムメモリに格納され、ＣＰＵ等によって読み出されることで所期の処理が実行されるようになっている。
【０００３】
ところで、ＲＩＳＣ(Reduced Instruction Set Computer)型ＣＰＵは、機能が単純で実行時間が短い命令だけを使用可能とし、複数の命令の実行に伴うプロセスにおける各ステージ（フェッチ，デコード，実行，書込みなど）を複数の命令パイプラインによって並行に実行することでプログラム実行速度の高速化を図ったものである。そのため、ソースコードからコンパイラによって生成されるオブジェクトコードの容量は、ＣＩＳＣ(Complex Instruction Set Computer)型ＣＰＵに比較して多くなる傾向を示す。
【０００４】
図７は、従来のコンパイラによって生成されるオブジェクトコード（ニーモニックで表現）の例を示すプログラムリストである。ソースコードは、
ｂｉｔ１＝ｂｉｔ２＆ｂｉｔ３ …（１）
であるとする。即ち、ビット変数ｂｉｔ２と、ビット変数ｂｉｔ３との論理積をとった結果をビット変数ｂｉｔ１に代入する、というビット演算である。また、各ビット変数ｂｉｔ１〜ｂｉｔ３は、８ビット変数ＢＩＴ１〜ＢＩＴ３の第４ビット（ＬＳＢから第３ビット目）に配置されている変数であるとする。
また、図８は、（１）式のビット演算のソースコードをコンパイラが変換する場合のプロセスを示すフローチャートである。
【０００５】
図７において、オブジェクトコードの▲１▼部分では、例えばメモリ上に配置された８ビット変数ＢＩＴ２の内容を汎用レジスタｒｅｇ１に読み出してからｒｅｇ１を３ビット右シフトして、その第４ビットをＬＳＢに位置させる。そして、レジスタｒｅｇ１とマスクデータ＄０００１（“＄”は１６進数を示すシンボル）との論理積をとることで、レジスタｒｅｇ１のＬＳＢ以外のビットをクリアする。ここまでが、図８のステップＡ１に対応する。オブジェクトコードの▲２▼部分では８ビット変数ＢＩＴ３について同様の処理を行っており、図８のステップＡ２に対応する。
【０００６】
オブジェクトコード▲３▼部分では、レジスタｒｅｇ１，ｒｅｇ２の論理積演算を行う（図８のステップＡ３に対応）。続くオブジェクトコード▲４▼部分では、前記論理積演算の結果が格納されているレジスタｒｅｇ１を３ビット左シフトさせると、８ビット変数ＢＩＴ１の内容をレジスタｒｅｇ２に読み出し、レジスタｒｅｇ２とマスクデータ＄ｆｆｆ７との論理積演算を行うことで、代入先となるレジスタｒｅｇ２の第４ビットをクリアし、それ以外のビットは保存する。そして、レジスタｒｅｇ１，ｒｅｇ２の論理和演算を行い、その論理積演算結果が格納されているレジスタｒｅｇ２の内容をメモリ上の８ビット変数ＢＩＴ１に転送すると（図８のステップＡ４に対応）、一連の演算処理が終了する。
【０００７】
【発明が解決しようとする課題】
このように、ＲＩＳＣ型ＣＰＵでは命令数が少なくビット変数の値を読み出すための専用命令がないので、他の複数の命令の組み合わせによって所期の処理を実行するようにコード変換されている。その結果、ソースコードにおいて１ステップで記述されたビット演算を実行するのに、オブジェクトコードでは１８ステップを要している。従って、ＣＰＵのプログラム記憶領域をより多く必要とすることになり、また、ステップ数が多くなった分だけ処理速度が低下するという問題があった。
【０００８】
本発明は上記事情に鑑みてなされたものであり、その目的は、プログラム容量をより小さくでき、且つ、処理速度を高速化できるようにオブジェクトコードファイルを生成するプログラム変換装置，プログラム変換方法及び前記オブジェクトコードファイルを生成させるためのプログラムを記録した記録媒体を提供することにある。
【０００９】
請求項１記載のプログラム変換装置によれば、ソースコード中に記述されているビット演算式を、そのビット演算式の演算対象である各ビット変数の値を判定する判定命令で構成された条件判定式に変換して、前記条件判定式の真偽に応じて分岐する構成のオブジェクトコードを出力する。そして、前記条件判定式の結果が真である場合と偽である場合との夫々に対応して、ビット演算の結果が格納されるビット変数に異なる即値を代入する代入命令を含む構成のオブジェクトコードを生成することによってオブジェクトコードファイルを生成する。
【００１０】
例えば、ビット演算が、ビット変数ａとビット変数ｂとの論理積演算を行った結果をビット変数ｃに代入するというビット演算、即ち、
ｃ＝ａ＆ｂ …（２）
であるとすると、（２）式右辺に記述されたビット演算式“ａ＆ｂ”の結果が “１”となるのは“ａ＝１”且つ“ｂ＝１”の場合であり、例えばＣ言語においてｉｆ文やｗｈｉｌｅ文などに使用される条件判定式で表現すれば、
ａ＝＝１ ＆＆ ｂ＝＝１ …（３）
となる。つまり、（２）式は、条件判定式（３）が真である場合に（２）式左辺のビット変数ｃに“１”を代入し、条件判定式（３）が偽である場合にビット変数ｃに“０”を代入することと等価であり、ビット演算式は条件判定式に置き換えることが可能である。
【００１１】
従って、ソースコード中に記述されているビット演算式については、置き換えた条件判定式に基づいて、各ビット変数の値を判定し、各判定の結果に基づいて条件分岐を行うなどして、前記ビット演算の結果が格納されるビット変数に異なる即値“０，１”を代入するようにオブジェクトコードを生成すれば、ビット演算と等価な処理を行うことができる。
【００１２】
即ち、ビット演算について斯様にオブジェクトコードを生成することで、ＲＩＳＣ型ＣＰＵが実行する命令のステップ数が従来よりも短くなる。そして、一般に、ＣＰＵのプログラム中においてビット演算を行う頻度は比較的高いことから、プログラム全体として生成されるオブジェクトコードの量を少なくすることができる。そして、プログラムの容量（サイズ）を従来よりも小さくすることができると共に、ＲＩＳＣ型ＣＰＵがビット演算を実行する場合の処理速度を高速化することが可能となる。
【００１３】
請求項２記載のプログラム変換装置によれば、所謂ビットフィールドと称する複数のビット変数の集合が、レジスタ変数としてＲＩＳＣ型ＣＰＵに内蔵されるレジスタに割り当てられているので、ユーザはプログラミングを多様に行うことができ、ＲＩＳＣ型ＣＰＵによる処理を効率的に行わせることが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明の一実施例について図１乃至図６を参照して説明する。図４は、プログラム変換装置の構成を示す図である。プログラム変換装置たるパーソナルコンピュータ（パソコン）若しくはワークステーション１には、コンパイラ２がインストールされている。具体的には、パソコン１の本体１ａに内蔵されているハードディスク等の記憶装置（記憶手段）にコンパイラ２のプログラムファイルが記憶されている。
【００２３】
本体１ａ内蔵の記憶装置には、図５に示すように、ユーザが例えばＣ言語などの高級言語によって記述したソースコードファイル３も記憶されている。そして、ユーザは、コンパイラ２のプログラムをパソコン１上で起動することで、ソースコードファイル３からオブジェクトコードファイル４を変換生成させる。コンパイラ２は、ソースコードファイル３に記述されているＣ言語のソースコードを読み出してその内容を解釈すると、ＣＰＵ等が固有の命令によって対応する処理を最も効率的に実行できるようなオブジェクトコードを生成するようにコンパイルを行う。
【００２４】
パソコン１の本体１ａにはＲＯＭライタ５が接続されており、両者は、例えばＲＳ−２３２Ｃ等のシリアル通信プロトコルによって通信が可能となっている。コンパイラ２よって生成されたオブジェクトコードファイル４はＲＯＭライタ５に転送されると、ＲＯＭライタ５にセットされたマイクロコンピュータ（マイコン）６に内蔵されているプログラムメモリ７（図６参照）にバイナリデータとして書き込まれるようになっている。
【００２５】
図６は、マイコン６の電気的構成を示す機能ブロック図である。マイコン６は、ＲＩＳＣ型のＣＰＵ８，ＥＥＰＲＯＭやフラッシュＲＯＭなどからなるプログラムメモリ７及びＳＲＡＭなどからなる内部メモリ９を備え、ワンチップマイコンとして構成されている。また、マイコン６の外部には、ＤＲＡＭなどからなる外部メモリ１０が接続されている。ＣＰＵ８と、プログラムメモリ７，内部メモリ９及び外部メモリ１０は、アドレスバス１１及びデータバス１２を介して接続されている。
【００２６】
ＣＰＵ８の内部には、演算等を行うための演算部（ＡＬＵ(Alithmetic Logical Unit) ）１３，演算部１３が演算等を行う場合に使用される複数のレジスタが配置されているレジスタ部１４，及びレジスタ部１４等にロード／ストア等の制御を行うための制御部１５などが配置されている。
【００２７】
また、ＣＰＵ８は、前提構成として固有の命令に、少なくとも、
ビットテスト命令 ： ｔｓｔ（．ｂ／ｗ／ｌ）
ビットセット命令 ： ｓｅｔ（．ｂ／ｗ／ｌ）
ビットクリア命令 ： ｃｌｒ（．ｂ／ｗ／ｌ）
を備えている。
【００２８】
ビットテスト命令は、指定されたビット変数の値をテスト（判定）する命令であり、そのテスト結果“０，１”は、ＣＰＵ８のレジスタ部１４内にあるコンディションコードレジスタ（ＣＣＲ）のＺフラグに制御部１５によって反映されるようになっている。即ち、テスト結果が“０”であれば、ＣＣＲのＺフラグがセットされ、テスト結果が“１”であればＺフラグはクリアされる。
【００２９】
また、このビットテスト命令は、ユーザの定義などによりビット変数がメモリに割り当てられている場合と、レジスタ部１４内の汎用レジスタに割り当てられている場合との何れであっても実行することが可能である。（．ｂ／ｗ／ｌ）は、メモリ上のビット変数をテスト等する場合のアクセスサイズを指定するものであり、（バイト（８）／ワード（１６）／ロングワード（３２））に対応する。尚、レジスタ上のビット変数をテスト等する場合は、アクセスサイズの指定は不要である。
また、ビットセット命令は、指定されたビット変数に即値“１”を代入する命令であり、ビットクリア命令は、指定されたビット変数に即値“０”を代入する命令である。
【００３０】
次に、本実施例の作用について図１乃至図３をも参照して説明する。図１は、コンパイラ２がビット演算に関するコンパイル処理を行う場合のプロセスを示すフローチャートである。先ず、コンパイラ２は、Ｃ言語で記述された右辺のビット演算式を解釈（デコード）すると、ブール代数規則に基づき結果が１（真）または０（偽）となる条件判定式に変換する。そして、その条件判定式に対応するオブジェクトコードを出力する（ステップＳ１）。
【００３１】
次に、コンパイラ２は、条件判定式が真であった場合に、ビット演算式の結果が代入される左辺のビット変数に“１”若しくは“０”（異なる即値）を代入するためのコードを生成し、それから、処理終了へ分岐するためのコードを生成する（ステップＳ２）。それから、条件判定式が偽であった場合に、ビット演算式の結果が代入される左辺のビット変数に“０”若しくは“１”を代入するためのコードを生成すると（ステップＳ３）と、処理終了となる。
【００３２】
ここで、図２は、図１のフローチャートに基づいて、具体的に（１）式のビット演算をコンパイル処理してオブジェクトコードを生成する場合のフローチャートであり、図３は、図２のフローチャートに従うコンパイル処理によって生成されるオブジェクトコードをニーモニックで示すプログラムリストである。
【００３３】
（１）式右辺に記述されたビット演算式“ｂｉｔ２＆ｂｉｔ３”の結果が“１”となるのは、“ｂｉｔ２＝１”且つ“ｂｉｔ３＝１”の場合であり、Ｃ言語における条件判定式で表現すると、
ｂｉｔ２＝＝１ ＆＆ ｂｉｔ３＝＝１ …（４）
となる。従って、（１）式は、条件判定式（４）が真である場合に（１）式左辺のビット変数ｂｉｔ１に“１”を代入し、条件判定式（４）が偽である場合にビット変数ｂｉｔ１に“０”を代入することと等価である。
【００３４】
そこで、図２においては、先ずビット変数ｂｉｔ２の値を判定し（ステップＢ１）、その値が“０”であればビット変数ｂｉｔ１に“０”を書き込んで（ステップＢ３）処理を終了する。また、ビット変数ｂｉｔ２の値が“１”である場合はビット変数ｂｉｔ１の値を判定し（ステップＢ２）、その値が“０”であればステップＢ３に移行し、ビット変数ｂｉｔ１の値が“１”であればビット変数ｂｉｔ１に“１”を書き込んで（ステップＢ４）処理を終了する。
【００３５】
即ち、図２のフローチャートでは、ステップＢ１，Ｂ２が図１のステップＳ１に基づく処理であり、ステップＢ１，Ｂ２の何れかよりステップＢ３に移行するケースが条件判定式（４）が偽である場合に対応する。そして、ステップＢ３は、図１のステップＳ３に基づく処理である。また、ステップＢ２よりステップＢ４に移行するケースが条件判定式（４）が真である場合に対応し、ステップＢ４は、図１のステップＳ２に基づく処理である。
【００３６】
次に、実際のコンパイル処理結果のプログラムリストである図３を参照すると、ステップ▲１▼でビット変数ｂｉｔ２の値を判定し、ステップ▲２▼ではその値が“０”であればラベルＬＯＯ１に分岐させる（ステップＢ１に対応）。例えば、ビット変数ｂｉｔ２の値が“０”であれば、前述したように、ＣＰＵ８のレジスタ部１４内にあるＣＣＲのＺフラグがセットされ、ステップ▲２▼での条件判定は真となる。
【００３７】
次のステップ▲３▼，▲４▼では、ビット変数ｂｉｔ３に関してステップ▲１▼，▲２▼と同様の処理を行う（ステップＢ２に対応）。以上のステップ▲１▼〜▲４▼が図１のステップＳ１を実行した結果であり、条件判定式（４）に対応して出力されたオブジェクトコードとなる。そして、ステップ▲２▼，▲４▼の何れかにおいてラベルＬＯＯ１に分岐するケースが、条件判定式の結果が偽の場合に対応する。また、ステップ▲２▼，▲４▼の何れにおいてもラベルＬＯＯ１に分岐することなく、次のステップ▲５▼を実行するケースが、条件判定式の結果が真の場合に対応する。
【００３８】
条件判定式の結果が真の場合に対応するステップ▲５▼では、ビット変数ｂｉｔ１に“１”をセットし、このビット演算処理を終了するためにラベルＬＯＯ２に分岐する（ステップ▲６▼）。この部分が図１のステップＳ２を実行した結果であり、図２ではステップＢ４に対応する。
また、条件判定式の結果が偽の場合に対応するステップ▲７▼では、ビット１をゼロクリアして処理を終了する。この部分が図１のステップＳ３を実行した結果であり、図２ではステップＢ３に対応する。
【００３９】
斯様にコンパイラ２によって生成されたオブジェクトコードのサイズは、図７に示す従来のコンパイラによって生成されたコードのサイズに比較すると大幅に縮小されている。
【００４０】
以上のようにコンパイラ２によってコンパイル処理が行われた結果生成されたオブジェクトコードファイル４は、上述のようにパソコン１よりＲＯＭライタ５に転送され、ＲＯＭライタ５にセットされたマイコン６内蔵のプログラムメモリ７にバイナリデータとして書き込まれる。
【００４１】
そして、マイコン６のＣＰＵ８は、プログラムメモリ７に記憶されたオブジェクトコードをプログラムとして読み出して実行する。尚、ビット変数ｂｉｔ１〜ｂｉｔ３は、ユーザの定義により内部メモリ９，外部メモリ１０またはレジスタ部１４内の汎用レジスタなどの何れに配置されているものでも構わない。ビット変数が汎用レジスタ上に割り付けられている場合は、例えば、図３のステップ▲１▼における“ｔｓｔ．ｂ ｂｉｔ２”に代えて、“ｔｓｔ ｂｉｔ２”がオブジェクトコードとして生成される。
【００４２】
ところで、例えば、ビット変数ｂｉｔ２が内部メモリ９上に配置されている場合、図３のステップ▲１▼における“ｔｓｔ．ｂ ｂｉｔ２”を実行すると、ＣＰＵ８の演算部１３は、内部メモリ９よりビット変数ｂｉｔ２の内容を読み出して判定を行う。この場合、例えば、図６に示すコードの“ｍｏｖ ＢＩＴ２，ｒｅｇ１”などの命令が１クロック（ＣＰＵ８の動作クロック）で実行可能であるとすると、“ｔｓｔ．ｂ ｂｉｔ２”の実行には２〜３クロックを要することになるが、コードサイズの全体が大幅に縮小されているので、トータルでの処理時間は短縮される。
【００４３】
以上のように本実施例によれば、パソコン１の本体１ａにインストールされたコンパイラ２は、プログラムとして記述されたソースコードファイル３のソースコード中に記述されているビット演算式を、演算対象である各ビット変数ｂｉｔ２，ｂｉｔ３の値に基づいて条件を判定する式に変換し、その判定式の結果が真である場合と偽である場合との夫々に対応して、ビット演算の結果が格納されるビット変数ｂｉｔ１に異なる即値“０，１”を夫々代入する処理を行うようにオブジェクトコードを生成し、ＲＩＳＣ型ＣＰＵ８に最適なオブジェクトコードファイル４を出力するようにした。
【００４４】
従って、ＣＰＵ８が実行する命令のステップ数が従来よりも短くなり、プログラム全体として生成されるオブジェクトコードの量が少なくなるので、プログラムの容量を従来よりも小さくすることができると共に、ＣＰＵ８がビット演算を実行する場合の処理速度を高速化することが可能となる。
【００４５】
また、マイコン６のプログラムメモリ７には、コンパイラ２によってコード変換されたプログラムが記憶され、マイコン６のＣＰＵ８は、プログラムメモリ７に記憶されたオブジェクトコードをプログラムとして読み出して実行するので、ＣＰＵ８が実行する命令のステップ数が従来よりも短くなって、プログラム全体として生成されるオブジェクトコードの量が少なくなり、プログラムメモリ７の容量を従来よりも小さくすることができる。そして、ＣＰＵ８がビット演算を実行する場合の処理速度が高速化されるので、マイコン６の処理能力を向上させることができる。
【００４６】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
ビット演算式は、論理積に限ることなく、論理和や排他的論理和などを行うものでも良い。その場合、論理の違いに応じて、条件分岐コマンド“ｂｅｑ”に代えて“ｂｎｅ（ｎｏｔ ｅｑｕａｌ）”などをオブジェクトコードとして生成すれば良い。
また、ソースコードにおいて複数のビット変数の集合，所謂ビットフィールドがレジスタ変数としてＣＰＵ８のレジスタ部１４に割り当てている場合であっても、コンパイラ２は、ビットテスト命令によってビットフィールドの各ビット変数毎に値の判定を行うようにコードを出力する。従って、ユーザはプログラミングを多様に行うことができ、ＣＰＵ８による処理を効率的に行わせることが可能となる。
【００４７】
プログラムメモリ７に対するプログラムデータの書き込みは、ＲＯＭライタ５を使用するものに限らない。例えば、マイコン６側にＲＳ−２３２Ｃ等のシリアル通信インターフェイスを設けて、パソコン１側よりマイコン６にプログラムデータを直接送信することで、ＣＰＵ８によってプログラムデータをプログラムメモリ７に書き込ませるようにしても良い。
コンパイラ２のプログラムを、ＣＤ−ＲＯＭ，フロッピーディスクやＭＯディスク等の記録媒体に記憶させても良く、また、そのような記録媒体に記憶されている状態で、パソコン１の主記憶上にプログラムを読み出してコンパイル処理を行っても良い。
マイクロコンピュータとしては、マイコン６のようなワンチップマイコンに限ることなく、ＣＰＵ８とプログラムメモリ７とが夫々独立のチップとして形成されて同一のプリント基板上に搭載されているようなマイクロコンピュータであっても良い。この場合、ＲＯＭライタ５には、プログラムメモリ７のみを接続してプログラムデータを書き込むようにすれば良い。
また、プログラムメモリは、書き替え可能なメモリに限らず、例えばマスクＲＯＭなどの書き替え不可能なメモリを用いても良い。
【図面の簡単な説明】
【図１】本発明の一実施例であり、コンパイラがビット演算に関するコンパイル処理を行う場合のプロセスを示すフローチャート
【図２】図１のフローチャートに基づいて、コンパイラが（１）式のビット演算をコンパイル処理してオブジェクトコードを生成する場合のフローチャート
【図３】図２のフローチャートに従うコンパイル処理によって生成されるオブジェクトコードをニーモニックで示すプログラムリスト
【図４】プログラム変換装置たるパーソナルコンピュータ若しくはワークステーションの構成を示す図
【図５】コンパイラが、ソースコードファイルからオブジェクトコードファイルを変換生成する処理を概念的に示す図
【図６】マイクロコンピュータの電気的構成を示す機能ブロック図
【図７】従来技術を示す図３相当図
【図８】（１）式のビット演算のソースコードを、従来のコンパイラが変換する場合のプロセスを示すフローチャート
【符号の説明】
１はパーソナルコンピュータ若しくはワークステーション（プログラム変換装置）、２はコンパイラ、３はソースコードファイル、４はオブジェクトコードファイル、６はマイクロコンピュータ、７はプログラムメモリ、８はＣＰＵを示す。
Claims (6)
- ソースコードファイルからソースコードを読み出し、ビット変数の値を判定する判定命令と前記ビット変数に対して即値を代入する代入命令とを少なくとも含む命令セットを有するＲＩＳＣ型ＣＰＵのためのオブジェクトコードファイルを生成するプログラム変換装置において、
前記ソースコード中に記述されているビット演算式を、前記ビット演算式の演算対象である各ビット変数の値を判定する判定命令で構成された条件判定式に変換して、前記条件判定式の真偽に応じて分岐する構成のオブジェクトコードを出力するとともに、
前記条件判定式の結果が真である場合と偽である場合との夫々に対応して、前記ビット演算の結果が格納されるビット変数に異なる即値を代入する代入命令を含む構成のオブジェクトコードを生成することによって、
前記オブジェクトコードファイルを生成することを特徴とするプログラム変換装置。 - 複数のビット変数の集合が、レジスタ変数として、前記ＲＩＳＣ型ＣＰＵに内蔵されるレジスタに割り当てられていることを特徴とする請求項１記載のプログラム変換装置。
- ソースコードファイルからソースコードを読み出し、ビット変数の値を判定する判定命令と前記ビット変数に対して即値を代入する代入命令とを少なくとも含む命令セットを有するＲＩＳＣ型ＣＰＵのためのオブジェクトコードファイルを生成するコンピュータが実行するプログラム変換方法において、
前記ソースコード中に記述されているビット演算式を、前記ビット演算式の演算対象である各ビット変数の値を判定する判定命令で構成された条件判定式に変換して、前記条件判定式の真偽に応じて分岐する構成のオブジェクトコードを出力する工程と、
前記条件判定式の結果が真である場合と偽である場合との夫々に対応して、前記ビット演算の結果が格納されるビット変数に異なる即値を代入する代入命令を含む構成のオブジェクトコードを生成する工程と、
によって、前記オブジェクトコードファイルを生成することを特徴とするプログラム変換方法。 - 複数のビット変数の集合が、レジスタ変数として、前記ＲＩＳＣ型ＣＰＵに内蔵されるレジスタに割り当てられていることを特徴とする請求項３記載のプログラム変換方法。
- コンピュータに、ソースコードファイルからソースコードを読み出させ、ビット変数の値を判定する判定命令と前記ビット変数に対して即値を代入する代入命令とを少なくとも含む命令セットを有するＲＩＳＣ型ＣＰＵのためのオブジェクトコードファイルを生成させるためのプログラムを記録したコンピュータ読取り可能な記録媒体において、
前記プログラムは、前記コンピュータに、
前記ソースコード中に記述されているビット演算式を、前記ビット演算式の演算対象である各ビット変数の値を判定する判定命令で構成された条件判定式に変換して、前記条件判定式の真偽に応じて分岐する構成のオブジェクトコードを出力する工程と、
前記条件判定式の結果が真である場合と偽である場合との夫々に対応して、前記ビット演算の結果が格納されるビット変数に異なる即値を代入する代入命令を含む構成のオブジェクトコードを生成する工程と、
を実行させることによって、前記オブジェクトコードファイルを生成させるためのものであることを特徴とする記録媒体。 - 複数のビット変数の集合が、レジスタ変数として、前記ＲＩＳＣ型ＣＰＵに内蔵されるレジスタに割り当てられていることを特徴とする請求項５記載の記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000257184A JP4626032B2 (ja) | 2000-08-28 | 2000-08-28 | プログラム変換装置，プログラム変換方法及び記録媒体 |
| US09/935,686 US6934941B2 (en) | 2000-08-28 | 2001-08-24 | Compiler for generating risc object code whereby operations on bit variables written in source code are executed by processing based on bit judgement operations to thereby reduce the amount of object code |
| DE10141999A DE10141999A1 (de) | 2000-08-28 | 2001-08-28 | Compiler zur Erzeugung von RISC-Maschinencode, wobei Operationen an im Quellcode geschriebenen BIT-Variablen durch Bearbeitung auf der Grundlage von BIT-Beurteilungsoperationen zur Verringerung des Maschinencodeumfangs ausgeführt werden |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000257184A JP4626032B2 (ja) | 2000-08-28 | 2000-08-28 | プログラム変換装置，プログラム変換方法及び記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002073346A JP2002073346A (ja) | 2002-03-12 |
| JP4626032B2 true JP4626032B2 (ja) | 2011-02-02 |
Family
ID=18745689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000257184A Expired - Fee Related JP4626032B2 (ja) | 2000-08-28 | 2000-08-28 | プログラム変換装置，プログラム変換方法及び記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6934941B2 (ja) |
| JP (1) | JP4626032B2 (ja) |
| DE (1) | DE10141999A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7725694B2 (en) * | 2004-12-21 | 2010-05-25 | Denso Corporation | Processor, microcomputer and method for controlling program of microcomputer |
| CN104756138B (zh) * | 2012-10-31 | 2017-08-11 | 英派尔科技开发有限公司 | 信息编码方法、系统以及设备 |
| JP6366033B2 (ja) * | 2014-05-09 | 2018-08-01 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | プログラム中のｉｆ文の最適化方法 |
| JP6579095B2 (ja) * | 2016-12-22 | 2019-09-25 | トヨタ自動車株式会社 | プログラム書き込み方法、装置の制御方法、プログラム書き込みのためのプログラム、および装置の制御プログラム |
| EP3428792B1 (en) | 2017-07-10 | 2022-05-04 | Arm Ltd | Testing bit values inside vector elements |
| US11662988B2 (en) * | 2020-09-29 | 2023-05-30 | Shenzhen GOODIX Technology Co., Ltd. | Compiler for RISC processor having specialized registers |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58166443A (ja) * | 1982-03-27 | 1983-10-01 | Fujitsu Ltd | 論理演算制御方式 |
| JP2868122B2 (ja) * | 1987-11-05 | 1999-03-10 | 富士通株式会社 | 論理式評価順序決定方式 |
| US5045992A (en) | 1988-10-19 | 1991-09-03 | Hewlett-Packard Company | Apparatus for executing instruction regardless of data types and thereafter selectively branching to other instruction upon determining of incompatible data type |
| JP2001202243A (ja) * | 1999-04-30 | 2001-07-27 | Hitachi Ltd | データ処理装置 |
-
2000
- 2000-08-28 JP JP2000257184A patent/JP4626032B2/ja not_active Expired - Fee Related
-
2001
- 2001-08-24 US US09/935,686 patent/US6934941B2/en not_active Expired - Fee Related
- 2001-08-28 DE DE10141999A patent/DE10141999A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002073346A (ja) | 2002-03-12 |
| US20020042695A1 (en) | 2002-04-11 |
| DE10141999A1 (de) | 2002-05-08 |
| US6934941B2 (en) | 2005-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2082070C (en) | Branch resolution via backward symbolic execution | |
| EP0528028B1 (en) | Automatic flowgraph generation for program analysis and translation | |
| JP5118745B2 (ja) | メモリアクセス命令のベクトル化 | |
| AU2256692A (en) | Cross-image referencing of program code | |
| JPH01201729A (ja) | デコード方法 | |
| US6738966B1 (en) | Compiling device, computer-readable recording medium on which a compiling program is recorded and a compiling method | |
| JP4026940B2 (ja) | プログラム変換装置 | |
| JP4626032B2 (ja) | プログラム変換装置，プログラム変換方法及び記録媒体 | |
| EP0947922B1 (en) | Compiler | |
| JP2004086837A (ja) | データ処理装置 | |
| US5694605A (en) | Program translator with selective data value amendment and processor with data extension instructions | |
| US6233732B1 (en) | Compiling system using intermediate codes to store a plurality of values | |
| JP2009020695A (ja) | 情報処理装置及びシステム | |
| JP2004038279A (ja) | コンパイラ、演算処理システム及び演算処理方法 | |
| JP3264901B2 (ja) | コンパイル装置及びコンパイル方法 | |
| JP2002182926A (ja) | コンパイル方法及びコンピュータ読み取り可能な記録媒体 | |
| US20040064301A1 (en) | Software development system, simulator, and recording medium | |
| JP3692884B2 (ja) | プログラム処理方法および記録媒体 | |
| JP2607319B2 (ja) | プログラマブルコントローラ | |
| JPH1165622A (ja) | プログラマブルコントローラ | |
| JP2002182925A (ja) | コンパイル方法及びコンピュータ読み取り可能な記録媒体 | |
| JP3754222B2 (ja) | アセンブラ | |
| JP5910197B2 (ja) | 組み込み用プログラム開発装置、コンパイル方法およびコンパイラプログラム | |
| JPH06282444A (ja) | コンパイル方法 | |
| JP2987281B2 (ja) | プロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070510 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100924 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101025 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |