JPH11211800A - Probing device for ic package - Google Patents

Probing device for ic package

Info

Publication number
JPH11211800A
JPH11211800A JP10027869A JP2786998A JPH11211800A JP H11211800 A JPH11211800 A JP H11211800A JP 10027869 A JP10027869 A JP 10027869A JP 2786998 A JP2786998 A JP 2786998A JP H11211800 A JPH11211800 A JP H11211800A
Authority
JP
Japan
Prior art keywords
package
probe
lead
magnetic field
vlsi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10027869A
Other languages
Japanese (ja)
Inventor
Yuichi Kimura
祐一 木村
Taikou Kou
太好 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP10027869A priority Critical patent/JPH11211800A/en
Publication of JPH11211800A publication Critical patent/JPH11211800A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To facilitate the probing of an IC package, especially a VLSI package with remarkably high density and high speed and at the same time measure a signal accurately by arranging a near magnetic field probe so that it is in the same arrangement as the lead terminal of the IC package. SOLUTION: The single substance probe of a group of near magnetic field probes is placed on a substrate 1, and a coil 2, a lead wire 3, and a pad 4 are formed by a conductive thin film. The single substance probe is allowed to correspond to the pitch of a lead 10 of an LSI package 9, and the chip of a probe array 8 that is formed while being arranged in a plurality of arrays is applied to a support 8 so that it corresponds to the lead 10. The lower edge of the support 8 is engaged to the lead 10 of the VLSI package 9 for mounting, and each near magnetic field probe on the support 8 is electrically connected to such measuring instrument as a spectrum analyzer and an oscilloscope for measurement. In this manner, since a non-contact-type near field magnetic field is used, a current signal can be measured accurately without being affected by a load effect.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、電子複写機、FAX、
印刷機、パソコン等の事務用電子機器類や家庭用電気機
器、産業機器等といった各種電気電子機器システムの電
気信号検出、特に、VLSIパッケージ等のICパッケ
ージの動作チェックや故障解析を行う際に、ICパッケ
ージのリード線に接近させて電流検知を行う、いわゆる
近磁界プローブに関するものであり、高周波信号をプロ
ービングするときのプローブによる負荷効果の影響を排
除して正確な信号測定を行うことができるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic copying machine, a facsimile,
When detecting electric signals of various electric and electronic equipment systems such as printing presses, personal computers and other office electronic equipment, home electric equipment, industrial equipment, etc., especially when performing operation check and failure analysis of IC packages such as VLSI packages, This is a so-called near-magnetic field probe that performs current detection by approaching the lead wire of an IC package, and can perform accurate signal measurement by eliminating the effect of the load effect of the probe when probing high-frequency signals. It is.

【0002】[0002]

【従来の技術】高信頼性、高速、高密度、放熱性の要求
からIC特にVLSIのパッケージ化技術が進展、普及
しており、用途により様々な形態のパッケージが開発さ
れている。これらのVLSIパッケージは携帯機器やパ
ソコン、家電製品、事務用機器といったものに搭載され
小型化、軽量化、多機能化を実現するために入出力端子
の多ピン化、ピンの狭ピッチ化がなされている。QFP
(Quad Flat Package)、MCM(Multi Chip Modul
e)などに代表されるようなVLSIパッケージのリード
の間隔は0.5mmピッチや0.3mmピッチ、ピン数
は100〜300以上といったものが数多く出回ってい
る。これらのパッケージ部品を用いてプリント基板上に
回路システムを組み上げた場合に回路システムの動作解
析を行う必要が生じる。しかしながら、上述のようにL
SIパッケージのリードのピッチは非常に狭いものとな
ってきており、動作解析を行うためには、プローブをパ
ッケージの非常に細いリードに接触させて測定するとい
う操作性の悪い作業を繰り返し行わなければならなかっ
た。このために、上記の作業をより簡単にし、動作解析
及び対策に要する時間を節約するために、種々のプロー
ビング・アクセサリが各社より提供されている(例え
ば、ヒューレット・パッカード社のHP E5331A 等)。
2. Description of the Related Art Packaging technology for ICs, especially VLSIs, has been developed and spread due to demands for high reliability, high speed, high density, and heat dissipation, and various forms of packages have been developed depending on applications. These VLSI packages are mounted on portable equipment, personal computers, home appliances, and office equipment, etc. In order to realize miniaturization, weight reduction, and multi-functionality, the number of pins of input / output terminals is increased and the pitch of pins is narrowed. ing. QFP
(Quad Flat Package), MCM (Multi Chip Modul)
As shown in e) and the like, there are many VLSI package leads having a 0.5 mm pitch or 0.3 mm pitch, and a number of pins of 100 to 300 or more. When a circuit system is assembled on a printed circuit board using these package components, it becomes necessary to analyze the operation of the circuit system. However, as described above,
The lead pitch of the SI package is becoming very narrow, and in order to perform motion analysis, it is necessary to repeatedly perform the inoperable work of measuring the probe by contacting it with the very thin lead of the package. did not become. To this end, various probing accessories are provided by various companies (for example, HP E5331A of Hewlett-Packard Co., Ltd.) in order to make the above operation easier and save time required for operation analysis and countermeasures.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、これら
従来のプローブはいずれも接触型のプローブであるため
に、高周波信号をプロービングする際、負荷効果のため
に測定した信号の波形が歪むといった問題が顕在化して
くる。そのため正確な信号測定及び動作解析を行うこと
が非常に困難であり、また、正確な評価を期する場合、
測定結果に対して補正をかける必要があるなど複雑な対
策が必要であった。 以上のことに鑑み、本発明は、I
Cパッケージ、特に高密度、高速化が顕著なVLSIパ
ッケージのプロービングを容易に行い得るとともに、正
確な信号測定を容易に実現し得るように、プロービング
法を工夫することをその課題とするものである。
However, since these conventional probes are all contact-type probes, when probing a high-frequency signal, a problem that the waveform of the measured signal is distorted due to a load effect becomes apparent. It will become. Therefore, it is very difficult to perform accurate signal measurement and operation analysis, and when accurate evaluation is required,
Complicated measures were required, such as the need to correct the measurement results. In view of the above, the present invention provides
An object of the present invention is to devise a probing method so that a C package, in particular, a VLSI package having a remarkably high density and high speed can be easily probed and an accurate signal measurement can be easily realized. .

【0004】[0004]

【課題を解決するための手段】[Means for Solving the Problems]

【解決手段1】上記課題を解決するための第1解決手段
は、リードに流れる電流により発生する磁界を非接触で
検出する、いわゆる近磁界プローブを採用し、これをI
Cパッケージのリード端子と同じ配列になるように配列
したことである。
A first solution for solving the above-mentioned problem employs a so-called near-field probe which detects a magnetic field generated by a current flowing through a lead in a non-contact manner.
That is, they are arranged in the same arrangement as the lead terminals of the C package.

【0005】[0005]

【解決手段2】また、第2解決手段は、基板上に薄膜ま
たは厚膜を形成することにより第1解決手段における近
磁界プローブを構成したことである。
A second solution is to form a near-magnetic field probe in the first solution by forming a thin film or a thick film on a substrate.

【0006】[0006]

【解決手段3】さらに、第3解決手段は、絶縁性基板上
に薄膜または厚膜を形成することにより前記近磁界プロ
ーブを構成し、これをプローブ面がICパッケージのリ
ード端子と同じ配列となるように複数積層させたことで
ある。
A third solution is to form the near-magnetic field probe by forming a thin film or a thick film on an insulating substrate, and the probe surface has the same arrangement as the lead terminals of the IC package. That is, a plurality of such layers are stacked.

【0007】[0007]

【作用】本発明では、リードに流れる電流により発生す
る磁界を非接触で検出する、いわゆる近磁界プローブを
採用したことにより、非接触でリードに流れる電流を測
定することができる。したがって、従来の接触型のプロ
ーブ(電圧を測定するもの)では不可避であった負荷効
果に起因する波形歪みの問題を生じることなく、正確な
信号波形を得ることができ、動作解析及び対策に要する
時間を節約することができる。しかも、近磁界プローブ
をICパッケージのリード端子と同じ配列になるように
配列しているので、各リードに対する近磁界プローブの
位置決めが容易かつ確実に行え、正確な信号測定を行う
ことができる。
The present invention employs a so-called near-field probe which detects a magnetic field generated by a current flowing through a lead in a non-contact manner, so that a current flowing through the lead in a non-contact manner can be measured. Therefore, it is possible to obtain an accurate signal waveform without causing a problem of waveform distortion due to a load effect, which is inevitable with a conventional contact-type probe (measuring voltage), and is required for operation analysis and measures. You can save time. Moreover, since the near-field probes are arranged in the same arrangement as the lead terminals of the IC package, the near-field probe can be easily and reliably positioned with respect to each lead, and accurate signal measurement can be performed.

【0008】また、薄膜または厚膜によりプローブを形
成することにより、微小なコイル及び伝送線路を形成で
きるから、ICパッケージのリードの狭ピッチ化に対応
することができる。
Further, by forming a probe with a thin film or a thick film, a minute coil and a transmission line can be formed, so that it is possible to cope with a narrow pitch of leads of an IC package.

【0009】さらに、絶縁性基板上に薄膜または厚膜に
より近磁界プローブを形成し、これをプローブ面がIC
パッケージのリード端子と同じ配列となるように複数積
層させたことにより、近磁界プローブを同一平面状に配
列する場合に比べて近磁界プローブのピッチをより微細
化することができ、リード端子のさらなる狭ピッチ化に
対応することができる。また、近磁界プローブを同一平
面上に配列する場合はプローブの面積がリードのピッチ
の制約を受けるのに対し、この場合はプローブ面がリー
ド端子面と垂直の方向であるのでプローブの面積はリー
ドのピッチの制約を受けることがなく、コイルの面積
(MR素子等の磁界センサの場合には感磁面の面積)を
増大することができ、より高感度の測定を行うことがで
きる。
Further, a near-field probe is formed by a thin film or a thick film on an insulating substrate, and the probe surface is formed by an IC.
By stacking a plurality of near-field probes in the same arrangement as the lead terminals of the package, the pitch of the near-field probes can be further reduced as compared with a case where the near-field probes are arranged on the same plane, and further increase in the lead terminals It is possible to cope with a narrow pitch. When the near-field probes are arranged on the same plane, the probe area is restricted by the lead pitch. In this case, the probe area is perpendicular to the lead terminal surface, so that the probe area is , The area of the coil (in the case of a magnetic field sensor such as an MR element, the area of the magneto-sensitive surface) can be increased, and higher-sensitivity measurement can be performed.

【0010】[0010]

【実施例】次いで本発明の実施例を図面を参照しつつ詳
細に説明する。図1は、本実施例のプロービング装置に
用いられる近磁界プローブ群のうちの単体のプローブに
ついて図示したものであり、このプローブは基板1上
に、リードを流れる電流から生じる磁界を検出するコイ
ル2、引き出し線3及びパッド4を導電性の薄膜により
形成したものである。本実施例においては高周波領域で
のインピーダンス整合を得るために、引き出し線3によ
り構成される伝送線路はコプレナガイドで形成してい
る。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a single probe of a group of near-magnetic field probes used in the probing apparatus of the present embodiment. This probe is provided on a substrate 1 with a coil 2 for detecting a magnetic field generated from a current flowing through a lead. , Lead lines 3 and pads 4 are formed of a conductive thin film. In this embodiment, the transmission line constituted by the lead wire 3 is formed by a coplanar guide in order to obtain impedance matching in a high frequency region.

【0011】プローブの作成においては、特にVLSI
パッケージのように狭ピッチ化されたリードに対応する
微細なプローブを形成する場合にはフォトリソグラフィ
ー技術と薄膜のパターニング技術を利用することが必要
であるが、ICパッケージのリードのピッチによっては
適宜スクリーン印刷等の厚膜形成技術を利用することも
できる。
In the production of a probe, in particular, VLSI
It is necessary to use photolithography technology and thin film patterning technology when forming a fine probe corresponding to a lead with a narrowed pitch like a package. However, depending on the lead pitch of the IC package, a screen may be appropriately used. A thick film forming technique such as printing can also be used.

【0012】本実施例においては、フォトリソグラフィ
ー技術と薄膜のパターニング技術を利用し、厚さ525 μ
m の石英基板に膜厚約1μmのAl膜をスパッタ法、ある
いは真空加熱蒸着法により形成した。基板は絶縁性を有
するものであればよく、膜材料もAlのほかCu、Pt等の導
電性材料であればよい。
In this embodiment, a photolithography technique and a thin-film patterning technique are used to obtain a 525 μm thick film.
An Al film having a thickness of about 1 μm was formed on a quartz substrate having a thickness of m 2 by a sputtering method or a vacuum heating evaporation method. The substrate only needs to have an insulating property, and the film material may be a conductive material such as Cu and Pt in addition to Al.

【0013】その後、基板上にコイル及び引き出し線を
パターニングするためにレジスト層を形成する。フォト
リソグラフィーにより所望のパターン部分のレジストを
残し、RIE(Reactive Ion Etching)装置を用いてB
Cl3 、CCl4 等の塩素系のガスによるドライエッチ
ングを行う。このような薄膜のエッチングを行う際、形
成パターンの最小線幅が大きく、サイドエッチングが問
題にならない場合は、H3PO4 +HNO3 +CH3
OOH+H2 Oによるウエットエッチングで形成しても
よい。エッチング後、残ったレジストをアッシング装置
により除去した後、スパッタによるSiO2 の成膜を行
い、約1μmの絶縁膜を形成する。もちろん、この絶縁
膜形成の工程はCVD(Chemical Vapor Deposition )
装置によってもよい。
Thereafter, a resist layer is formed on the substrate for patterning the coil and the lead wire. The resist of a desired pattern portion is left by photolithography, and the resist is removed using an RIE (Reactive Ion Etching) apparatus.
Dry etching is performed using a chlorine-based gas such as Cl 3 or CCl 4 . When performing etching such films, large minimum line width of the formed pattern, when the side etching is not an issue, H3PO 4 + HNO 3 + CH 3 C
It may be formed by wet etching using OOH + H 2 O. After the etching, the remaining resist is removed by an ashing device, and then SiO 2 is formed by sputtering to form an insulating film of about 1 μm. Of course, the process of forming the insulating film is performed by CVD (Chemical Vapor Deposition).
Depending on the device.

【0014】次に、前記と同様にフォトリソグラフィー
によりパターンを形成し、RIE(Reactive Ion Etchi
ng)装置においてCF4 等のフッ素系のガスを用いて、
パッド部分のSiO2 を除去して、電気的接続を得るた
めに窓枠を開ける。なお、本実施例においては高周波領
域でのインピーダンス整合を得るために、伝送線路はコ
プレナガイドで形成している。コプレナガイドの中心導
体の寸法、接地導体と中心導体の間隔の組み合わせは基
板の誘電率、厚み等に応じて適宜決定される。
Next, a pattern is formed by photolithography in the same manner as described above, and RIE (Reactive Ion Etchi
ng) Using a fluorine-based gas such as CF 4 in the device,
The window frame is opened to remove the SiO 2 from the pad portion and obtain an electrical connection. In this embodiment, the transmission line is formed by a coplanar guide in order to obtain impedance matching in a high frequency region. The combination of the size of the center conductor of the coplanar guide and the distance between the ground conductor and the center conductor is appropriately determined according to the dielectric constant, thickness, and the like of the substrate.

【0015】以上が単体プローブの構成及び形成方法で
あるが、本実施例のプロービング装置では上記の単体プ
ローブを図2に示すようにICパッケージ、例えばVL
SIパッケージのリードに対応するように複数個アレイ
状に配列させて形成する。すなわち、基板6上にコイ
ル、引き出し線及びパッドよりなる薄膜の単体プローブ
5をVLSIパッケージのリードのピッチに対応させて
複数個アレイ状に配列させて形成する。
The above is the structure and method of forming a single probe. In the probing apparatus of the present embodiment, the single probe is connected to an IC package such as VL as shown in FIG.
A plurality of arrays are formed so as to correspond to the leads of the SI package. That is, a plurality of thin-film single probes 5 composed of coils, lead wires, and pads are formed in an array on the substrate 6 so as to correspond to the lead pitch of the VLSI package.

【0016】具体的には、上述した単体プローブのパタ
ーンをフォトリソ工程でアレイ状に並べて形成する。本
実施例では0.5 mmピッチのリード用にプローブアレイ
のピッチを0.5 mmとし、石英基板上に作成した。この
プローブアレイを所望の大きさにダイシングしチップ化
する。
Specifically, the patterns of the single probes described above are formed in an array in a photolithography process. In the present embodiment, the pitch of the probe array was 0.5 mm for a lead of 0.5 mm pitch, and the probe array was formed on a quartz substrate. This probe array is diced into a desired size to form a chip.

【0017】このように基板6上に複数個の薄膜の単体
プローブ5をアレイ状に配列させて形成したプローブア
レイ7のチップを、図3に示すように、VLSIパッケ
ージ、例えばQFP(Quad Flat Package)のリードに
対応するように支持体8に張り付ける。この支持体8の
下端はVLSIパッケージ9に密着するようリード10
と噛み合うような構造、例えば櫛状や鋸歯状の構造を有
しており、リード上にチップ化されたプローブアレイが
近接するような構造を採る。
As shown in FIG. 3, a chip of a probe array 7 formed by arranging a plurality of thin film single probes 5 on a substrate 6 in an array is used as a VLSI package, for example, a QFP (Quad Flat Package). ) Is attached to the support 8 so as to correspond to the lead of ()). The lower end of the support 8 is connected to a lead 10 so as to be in close contact with the VLSI package 9.
, Such as a comb-like or saw-tooth-like structure, and adopts a structure in which a chip-shaped probe array comes close to a lead.

【0018】図4に示すように、支持体の下端をVLS
Iパッケージのリードに噛み合せて支持体をVLSIパ
ッケージに取り付け、支持体上の各近磁界プローブをス
ペクトルアナライザ、オシロスコープ等の測定器と電気
的接続して測定を行う。
As shown in FIG. 4, the lower end of the support is
The support is attached to the VLSI package by engaging the leads of the I package, and each near-magnetic field probe on the support is electrically connected to a measuring instrument such as a spectrum analyzer or an oscilloscope to perform measurement.

【0019】従来の接触型プローブによるアダプターで
は、プローブの負荷効果に起因する各周波数成分の位相
のズレに起因するリンギングといった問題があるため、
正確な信号波形の解析が困難であり、対策を施す場合に
もノウハウ的な補正に頼るほかなかった。本実施例のプ
ロービング装置によれば、非接触型の近磁界プローブを
用いているため、上記負荷効果の影響を受けることな
く、正確な電流信号の測定を行うことができる。また、
本実施例のプロービング装置はVLSIパッケージに密
着固定されるため、非接触型のプローブでありながら、
電流源(パッケージのリード)とプローブのコイルの位
置関係を非常に正確に再現することができるため、校正
を適宜行うことにより1本のリードに流れる電流値を高
精度で計測できる。
In the conventional adapter using a contact probe, there is a problem such as ringing caused by a phase shift of each frequency component caused by a load effect of the probe.
It was difficult to accurately analyze the signal waveform, and even when taking countermeasures, it had to rely on know-how correction. According to the probing apparatus of the present embodiment, since the non-contact type near-field probe is used, accurate measurement of the current signal can be performed without being affected by the load effect. Also,
Since the probing apparatus of this embodiment is closely attached to the VLSI package, it is a non-contact type probe.
Since the positional relationship between the current source (lead of the package) and the coil of the probe can be very accurately reproduced, the current value flowing through one lead can be measured with high accuracy by appropriately performing calibration.

【0020】図5、図6に本発明の他の実施例を示す。
この実施例のプロービング装置では、絶縁性基板上に薄
膜プローブを形成し、これを複数個積層させてプローブ
面がICパッケージのリード端子と同じ配列となるよう
に構成している。
FIGS. 5 and 6 show another embodiment of the present invention.
In the probing apparatus of this embodiment, a thin-film probe is formed on an insulating substrate, and a plurality of thin-film probes are stacked so that the probe surface has the same arrangement as the lead terminals of the IC package.

【0021】ガラス布エポキシやポリイミド等の材料を
用いた、いわゆる、フレキシブルプリント配線板は基板
膜厚0.1 mm程度のものが簡単に入手できる。本実施例
においては厚さ0.2 mmのBTレジンガラス布基材の配
線板を用いる。
A so-called flexible printed wiring board using a material such as glass cloth epoxy or polyimide can be easily obtained with a substrate film thickness of about 0.1 mm. In this embodiment, a wiring board made of a BT resin glass cloth base material having a thickness of 0.2 mm is used.

【0022】図5に示すように、この基板11上に先の
実施例と同様に微細なコイル12,引き出し線13をエ
ッチングによりパターン形成し、ランド部分14を残し
て表面をソルダ・レジストで被覆する。コイルの面積は
0.5 mm平方とする。
As shown in FIG. 5, fine coils 12 and lead wires 13 are formed on the substrate 11 by etching in the same manner as in the previous embodiment, and the surface is covered with a solder resist except for the land portions 14. I do. The area of the coil is
0.5 mm square.

【0023】このように基板に形成したプローブをVL
SIパッケージのリードの数だけ作製し、図6に示すよ
うに、これらを積層して接着を行う。各々の基板11間
には適切な厚さのプレグリグ15を挟み、加熱・加圧す
る。コイル及び引き出し線を精度よく重ね合わせ、ま
た、接着の際のプレグリグの溶融によるズレがないよう
に基板の余白部分に多数の穴を開け、ピンを貫通させて
接着を行う。この工程を経て、重ね合わせたコイル間の
ピッチが0.3 mmとなるように形成する。したがって、
このようにプローブを積層したプローブアレイよりなる
プロービング装置を、各コイルが形成されているプロー
ブ面がVLSIパッケージのリード端子面と垂直になる
ように配置することにより、リードのピッチが0.3 mm
のVLSIパッケージのプロービングを行うことができ
る。この場合、プローブアレイはVLSIパッケージの
側面のリード端子に当接させて配置するか、VLSIパ
ッケージの上面に当接させてかつ各コイルがなるべくリ
ード端子の近傍に来る位置に配置すればよい。いずれの
場合にもプローブアレイをVLSIパッケージに対して
位置決めするガイド部材を設けることが好ましい。
The probe thus formed on the substrate is VL
As many as the number of leads of the SI package are produced, and these are stacked and bonded as shown in FIG. A pre-grig 15 having an appropriate thickness is sandwiched between the substrates 11, and heated and pressed. The coil and the lead wire are accurately overlapped, and a large number of holes are made in a blank portion of the substrate so that there is no displacement due to melting of the pre-grig at the time of bonding, and bonding is performed by penetrating pins. Through this step, the coils are formed so that the pitch between the superposed coils becomes 0.3 mm. Therefore,
By arranging the probing apparatus including the probe array in which the probes are stacked in such a manner that the probe surface on which each coil is formed is perpendicular to the lead terminal surface of the VLSI package, the lead pitch is 0.3 mm.
Of the VLSI package can be performed. In this case, the probe array may be placed in contact with the lead terminal on the side surface of the VLSI package, or may be placed in contact with the top surface of the VLSI package and at a position where each coil comes as close to the lead terminal as possible. In any case, it is preferable to provide a guide member for positioning the probe array with respect to the VLSI package.

【0024】プレグリグの厚みと形状を適宜設定するこ
とにより、先の実施例と同様に、本実施例のプローブア
レイよりなるプロービング装置をVLSIパッケージの
リードと噛み合うような形状とすることができる。その
場合も各コイルが形成されているプローブ面がVLSI
パッケージのリード端子面と垂直になるように、プロー
ブアレイがVLSIパッケージのリードに噛み合って固
定されるようにする。
By appropriately setting the thickness and the shape of the pre-grig, the probing device including the probe array of the present embodiment can be formed into a shape that engages with the leads of the VLSI package, as in the previous embodiment. Also in this case, the probe surface on which each coil is formed is a VLSI
The probe array is engaged with and fixed to the leads of the VLSI package so as to be perpendicular to the lead terminal surface of the package.

【0025】先の実施例では、各プローブを同一平面上
に一列に配列しているため、VLSIパッケージのリー
ドのピッチによりコイル及び引き出し線の大きさが制限
されてしまうが、本実施例では各プローブを積層してリ
ード面と垂直な面にコイルを形成するために、コイル及
び引き出し線の大きさの制限が大幅に緩和される。ま
た、コイルに誘起される起電力は面積及び周波数に比例
するためコイルを小型化させると、低周波では感度が取
れないため、大きなコイル径を有するプローブが必要に
なるが、本実施例で作製したプローブであればそのよう
な要求にも対応できる。
In the above embodiment, since the probes are arranged in a line on the same plane, the size of the coil and the lead wire is limited by the pitch of the leads of the VLSI package. Since the coils are formed on the surface perpendicular to the lead surface by laminating the probes, the limitation on the size of the coil and the lead wire is greatly eased. In addition, since the electromotive force induced in the coil is proportional to the area and frequency, if the coil is miniaturized, sensitivity cannot be obtained at low frequencies, so a probe having a large coil diameter is required. Such a probe can meet such a demand.

【0026】なお、本発明は上記実施例に限られるもの
ではなく、種々の変形を行うことができる。例えば、コ
イルは1ターンの例を示したが、複数ターンのコイルを
用いてもよい。また、磁界の検出素子としてコイル以外
に、MR素子(磁気抵抗効果素子)、GMR素子(巨大
磁気抵抗効果素子)等の磁界センサを用いてもよい。ま
た、プローブアレイはVLSIパッケージの一辺に対応
するものに限られず、例えば、QFPでは四辺のリード
端子のプロービングが同時にできるように各実施例のプ
ローブアレイを4つ結合させて一体にしたプロービング
装置としてもよい。
It should be noted that the present invention is not limited to the above embodiment, and various modifications can be made. For example, although the example in which the coil has one turn has been described, a coil having a plurality of turns may be used. In addition, a magnetic field sensor such as an MR element (magnetoresistive element) or a GMR element (giant magnetoresistive element) may be used as a magnetic field detecting element other than the coil. Further, the probe array is not limited to the one corresponding to one side of the VLSI package. For example, in the case of QFP, as a probing device in which four probe arrays of the respective embodiments are combined and integrated so that four side lead terminals can be simultaneously probed. Is also good.

【0027】[0027]

【発明の効果】本発明によって生じた効果は作用の項及
び実施例の項において述べたとおりであるが、これを要
約すれば次のとおりである。すなわち、近磁界プローブ
という非接触型のプローブを採用することにより、VL
SIパッケージのリードの電流をプローブの負荷効果に
起因する波形歪みの問題なく、正確な信号波形を得るこ
とができ、動作解析及び対策に要する時間を節約するこ
とができる。
The effects produced by the present invention are as described in the section of the operation and the section of the embodiment, and the summary is as follows. That is, by employing a non-contact type probe called a near magnetic field probe, the VL
An accurate signal waveform can be obtained without the problem of waveform distortion caused by the load effect of the probe on the current of the lead of the SI package, and the time required for operation analysis and countermeasures can be saved.

【0028】また、薄膜または厚膜によりプローブを形
成することにより、微小なコイル等の磁界センサ及び伝
送線路を形成することができ、VLSIパッケージのリ
ードの狭ピッチ化に対応することができる。さらに、極
めて薄い絶縁性基板上に微小プローブを形成し、それら
を積層してプローブ面がICパッケージのリード端子と
同じ配列となるように近磁界プローブ装置を構成するこ
とにより、さらなるリード端子の狭ピッチ化に対応で
き、さらにコイルの面積(磁界センサであれば感磁面の
面積)を小さくしなければならないという制約を緩和で
きる。
Further, by forming a probe with a thin film or a thick film, a magnetic field sensor such as a minute coil and a transmission line can be formed, and it is possible to cope with a narrow pitch of VLSI package leads. Furthermore, by forming microprobes on an extremely thin insulating substrate, and laminating them, and forming a near-magnetic field probe device so that the probe surface is arranged in the same arrangement as the lead terminals of the IC package, the lead terminals can be further narrowed. It is possible to cope with the pitch, and it is possible to ease the restriction that the area of the coil (the area of the magnetic sensing surface in the case of the magnetic field sensor) must be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】は本発明の実施例のプロービング装置に用いら
れる近磁界プローブ群のうちの単体プローブを示す図で
ある。
FIG. 1 is a diagram showing a single probe of a near-magnetic field probe group used in a probing apparatus according to an embodiment of the present invention.

【図2】は図1の単体プローブを配列したプローブアレ
イを示す図である。
FIG. 2 is a view showing a probe array in which the single probes of FIG. 1 are arranged.

【図3】はプローブ支持体を示す図である。FIG. 3 is a view showing a probe support.

【図4】は計測システムのブロックダイアグラムであ
る。
FIG. 4 is a block diagram of a measurement system.

【図5】は本発明の他の実施例のプロービング装置に用
いられる近磁界プローブ群のうちの単体プローブを示す
図である。
FIG. 5 is a diagram showing a single probe of a near-magnetic field probe group used in a probing apparatus according to another embodiment of the present invention.

【図6】は図5の単体プローブを積層したプローブアレ
イを示す図である。
FIG. 6 is a diagram showing a probe array in which the single probes of FIG. 5 are stacked.

【符号の説明】[Explanation of symbols]

1:基板 2:微小コイル 3:引き出し線 4:パッド開口部 5:単体プローブ 6:石英基板 7:プローブアレイ 8:支持体 9:VLSIパッケージ 10:リード 11:BTレジンガラス布基材の配線板 12:微小コイル 13:引き出し線 14:ランド部分 15:プレグリグ 1: Substrate 2: Micro coil 3: Lead wire 4: Pad opening 5: Single probe 6: Quartz substrate 7: Probe array 8: Support 9: VLSI package 10: Lead 11: BT resin glass wiring board 12: Micro coil 13: Lead wire 14: Land part 15: Pre-grig

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】ICパッケージのリード端子と同じ配列を
有する近磁界プローブ群から構成されることを特徴とす
るICパッケージ用プロービング装置。
1. A probing apparatus for an IC package, comprising a group of near-field probes having the same arrangement as the lead terminals of the IC package.
【請求項2】基板上に薄膜または厚膜を形成することに
より前記近磁界プローブを構成したことを特徴とする請
求項1記載のICパッケージ用プロービング装置。
2. The probing apparatus for an IC package according to claim 1, wherein said near-magnetic field probe is formed by forming a thin film or a thick film on a substrate.
【請求項3】絶縁性基板上に薄膜または厚膜を形成する
ことにより前記近磁界プローブを構成し、これをプロー
ブ面がICパッケージのリード端子と同じ配列となるよ
うに複数積層させたことを特徴とする請求項1記載のI
Cパッケージ用プロービング装置。
3. A near-magnetic field probe is formed by forming a thin film or a thick film on an insulating substrate, and a plurality of such near-field probes are stacked so that the probe surface is arranged in the same arrangement as the lead terminals of the IC package. I according to claim 1, characterized in that:
Probing device for C package.
【請求項4】ICパッケージのリード端子面に近磁界プ
ローブのプローブ面が垂直になるように、請求項1、請
求項2または請求項3のICパッケージ用プロービング
装置を装着して、信号測定を行うICパッケージのプロ
ービング方法。
4. A probing device for an IC package according to claim 1, 2 or 3 so that a probe surface of a near-field probe is perpendicular to a lead terminal surface of the IC package, and a signal is measured. Probing method of IC package to be performed.
JP10027869A 1998-01-27 1998-01-27 Probing device for ic package Pending JPH11211800A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10027869A JPH11211800A (en) 1998-01-27 1998-01-27 Probing device for ic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10027869A JPH11211800A (en) 1998-01-27 1998-01-27 Probing device for ic package

Publications (1)

Publication Number Publication Date
JPH11211800A true JPH11211800A (en) 1999-08-06

Family

ID=12232913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10027869A Pending JPH11211800A (en) 1998-01-27 1998-01-27 Probing device for ic package

Country Status (1)

Country Link
JP (1) JPH11211800A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026319A (en) * 2006-07-20 2008-02-07 Microinspection Inc Noncontact single side probe structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026319A (en) * 2006-07-20 2008-02-07 Microinspection Inc Noncontact single side probe structure
JP4712772B2 (en) * 2006-07-20 2011-06-29 マイクロインスペクション,インコーポレイテッド Non-contact single side probe structure

Similar Documents

Publication Publication Date Title
US8093670B2 (en) Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
EP0702797B1 (en) Integrated circuit probing apparatus including a capacitor bypass structure
TW502354B (en) Inspection device for semiconductor
JP4560292B2 (en) Contact structure with silicon finger contactor
Ando et al. Miniaturized thin-film magnetic field probe with high spatial resolution for LSI chip measurement
JP2000074941A (en) Contactor and method for forming the same
JP2004519684A (en) Integrated circuit with power test interface
JP2799973B2 (en) Vertically actuated probe card
JP3559158B2 (en) Electromagnetic noise measuring device and electromagnetic noise measuring method using near magnetic field probe
JPH11211800A (en) Probing device for ic package
JP3102389B2 (en) Semiconductor device
JP2003287553A (en) Probe card and substrate for manufacturing the probe card
JP4556023B2 (en) System in package test inspection apparatus and test inspection method
US20030020502A1 (en) Contact probe member and manufacturing method of the same
JP2000121683A (en) Near magnetic field probe with output signal processing system by integration
CN112289921A (en) Sensor chip for calibration and associated lead frame
JP3423498B2 (en) Near magnetic field probe for EMC and method of manufacturing the same
JP3249865B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH01318245A (en) Probe card inspection jig
JP2001028464A (en) Method of evaluating alignment accuracy of flip-chip connection
JP2008205282A (en) Probe card
JPH09159694A (en) Lsi test probe
JP3606546B2 (en) High spatial resolution near-field probe or near-field probe system
JP4030246B2 (en) Broadband near-field probe
JP2679684B2 (en) Anisotropic conductive film and semiconductor wafer measuring jig using anisotropic conductive film