JPH11211796A - Substrate unit function tester - Google Patents

Substrate unit function tester

Info

Publication number
JPH11211796A
JPH11211796A JP10019822A JP1982298A JPH11211796A JP H11211796 A JPH11211796 A JP H11211796A JP 10019822 A JP10019822 A JP 10019822A JP 1982298 A JP1982298 A JP 1982298A JP H11211796 A JPH11211796 A JP H11211796A
Authority
JP
Japan
Prior art keywords
substrate
test
board
jig
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10019822A
Other languages
Japanese (ja)
Inventor
Toshiyuki Asanoma
利 行 麻野間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10019822A priority Critical patent/JPH11211796A/en
Publication of JPH11211796A publication Critical patent/JPH11211796A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate unit function tester which is inexpensive, improves space efficiency and can reduce man-hour for work and read time. SOLUTION: This substrate unit function tester is provided with a mother board 2 having slots 2a for connecting several kinds of substrates 1 to be tested as test objects and plural jig substrates 3 arranged corresponding to the respective substrates 1 to be tested so as to change the setting of each substrate 1 to be tested by changing the state of the shunt connector or dip switch of each substrate 1 to be tested. A personal computer 4 changes the setting of each substrate 1 to be tested by transmitting a setting command to each jig substrate 3 and executes a unit function test by transmitting a test command for each substrate 1 to be tested while controlling the bus signal of each substrate 1 to be tested on the mother board through a bus signal control part.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は基板の単体機能試験
を行う基板単体機能試験装置に係り、とりわけ製品ユニ
ット内に複数の基板が配置された状態で各基板の全設定
を網羅(スルー)した単体機能試験を行う基板単体機能
試験装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board unit function test apparatus for performing a board unit function test, and more particularly, covers all settings of each board in a state where a plurality of boards are arranged in a product unit. The present invention relates to a board unit function test apparatus for performing a unit function test.

【0002】[0002]

【従来の技術】基板の単体機能試験は一般に、試験用R
OMが装着された被試験基板に対して保守ポートを介し
て外部から試験コマンドを送信し、試験コマンドを受信
した被試験基板側で試験用ROMに格納された試験プロ
グラムに従って試験コマンドに対応した試験を行い、そ
の試験結果を外部に返送することにより行われている。
2. Description of the Related Art A single functional test of a substrate is generally performed by a test R
A test corresponding to the test command according to the test program stored in the test ROM on the test target board side that has received the test command by transmitting a test command from the outside via the maintenance port to the test board on which the OM is mounted. And sending back the test results to the outside.

【0003】ここで、このような基板の単体機能試験を
基板の全設定について行う場合には、基板上に設けられ
たシャントコネクタまたはディップスイッチにより基板
の設定を変更しながら上述した方法により試験を行う必
要があり、このような従来の方法として次のような2つ
の方法が知られている。
Here, when such a single function test of the board is performed for all the settings of the board, the test is performed by the above-described method while changing the setting of the board by a shunt connector or a dip switch provided on the board. The following two methods are known as such conventional methods.

【0004】まず第1の方法は、基板の設定を変更する
機能や他の基板の機能を有する専用試験機を開発し、こ
の専用試験機により基板の設定を変更しながら基板の全
設定を網羅した単体機能試験を行う方法である。
First, a first method is to develop a dedicated tester having a function of changing the setting of a board and a function of another board, and to cover all the settings of the board while changing the setting of the board by the dedicated testing machine. This is a method for performing a single function test.

【0005】次に第2の方法は、シャントコネクタ等に
より基板の設定を手動で変更しながら基板の全設定を網
羅した単体機能試験を行う方法であり、具体的には、製
品ユニット内に基板が配置された状態で試験を行い、必
要に応じて電源を遮断して基板を取り出し、シャントコ
ネクタ等により基板の設定を手動で変更するものであ
る。
Next, a second method is to perform a single function test covering all the settings of the substrate while manually changing the settings of the substrate using a shunt connector or the like. The test is performed in a state in which is disposed, the power is cut off as necessary, the substrate is taken out, and the setting of the substrate is manually changed by a shunt connector or the like.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た従来の第1の方法では、種類の異なる基板ごとに高価
な専用試験機が必要となるので、コストがかさみ、また
スペース効率も悪いという問題がある。また、上述した
従来の第2の方法では、人手による作業が必要となるの
で、作業工数がかさみ、またリードタイムも長くなると
いう問題がある。
However, in the above-mentioned first method, an expensive dedicated tester is required for each type of substrate, which raises the cost and the space efficiency. is there. Further, in the second conventional method described above, since a manual operation is required, there is a problem that the number of work steps is increased and a lead time is lengthened.

【0007】本発明はこのような点を考慮してなされた
ものであり、安価でスペース効率が良く、かつ作業工数
およびリードタイムを低減することができる基板単体機
能試験装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and has as its object to provide a single-substrate functional test apparatus which is inexpensive, has good space efficiency, and can reduce the number of work steps and lead time. And

【0008】[0008]

【課題を解決するための手段】本発明は、複数の被試験
基板が接続されるマザーボードと、前記各被試験基板の
設定を変更する基板設定変更部と、前記マザーボード上
における前記各被試験基板のバス信号を制御するバス信
号制御部と、前記基板設定変更部および前記バス信号制
御部により前記各被試験基板の設定を変更しつつ前記各
被試験基板ごとに単体機能試験を実行する試験実行部と
を備えたことを特徴とする基板単体機能試験装置であ
る。
According to the present invention, there is provided a motherboard to which a plurality of boards to be tested are connected, a board setting change section for changing settings of each of the boards to be tested, and each of the boards to be tested on the motherboard. A bus signal control unit for controlling the bus signal of the test, and a test execution for executing a unit function test for each of the test boards while changing the settings of the test boards by the board setting change unit and the bus signal control unit. And a functional unit for testing a single board.

【0009】ここで、本発明においては、前記基板設定
変更部は、前記各被試験基板に対応して配置され前記各
被試験基板の電気的な接続状態を変更することにより前
記各被試験基板の設定を変更する複数の治具基板からな
ることが好ましく、また前記バス信号制御部は、前記各
被試験基板と前記マザーボードとの間に挿入された複数
のエクステンダ基板からなることが好ましい。
Here, in the present invention, the board setting change section is arranged corresponding to each of the test boards, and changes the electrical connection state of each of the test boards to change the electrical connection state of each of the test boards. It is preferable that the bus signal control section is formed of a plurality of extender boards inserted between each of the boards under test and the motherboard.

【0010】また、本発明においては、前記各治具基板
は、前記各被試験基板のシャントコネクタまたはディッ
プスイッチとの間で裏面側から接点を確保する複数のピ
ンを有することが好ましい。また、前記各治具基板は、
前記各ピンがマウントされるブロックであって前記各ピ
ンの高さを調整するための調整機能を有するブロックを
さらに有することが好ましい。さらに、前記治具基板
は、前記各ピンの接続状態を切り替えるためのリレー回
路をさらに有することが好ましい。さらにまた、前記各
治具基板は、前記各被試験基板を固定するためのつめ部
材をさらに有することが好ましい。
Further, in the present invention, it is preferable that each of the jig substrates has a plurality of pins for securing a contact from the back surface side with the shunt connector or the DIP switch of each of the substrates under test. In addition, each of the jig substrates,
It is preferable that the apparatus further comprises a block on which the pins are mounted, the block having an adjusting function for adjusting the height of the pins. Further, it is preferable that the jig board further includes a relay circuit for switching a connection state of each of the pins. Furthermore, it is preferable that each of the jig substrates further includes a pawl member for fixing each of the substrates under test.

【0011】さらに、本発明においては、前記各治具基
板は、前記各被試験基板のそりを矯正する金具や、前記
各被試験基板を押圧して前記各被試験基板のそりを矯正
するばね状の金具をさらに有することが好ましい。
Further, in the present invention, each of the jig substrates may be a metal fitting for correcting the warpage of each of the test substrates, or a spring for pressing each of the test substrates and correcting the warpage of each of the test substrates. It is preferable to further have a metal fitting.

【0012】さらにまた、本発明においては、前記治具
基板と前記エクステンダ基板とを着脱自在に固定するた
めの固定金具をさらに備えるようにするとよい。
Still further, in the present invention, it is preferable that a fixture for detachably fixing the jig substrate and the extender substrate is further provided.

【0013】なお、本発明においては、前記治具基板
と、前記エクステンダ基板とが一体的に設けられるよう
にしたり、前記治具基板と、前記エクステンダ基板と、
前記被試験基板を押圧して前記被試験基板のそりを矯正
するばね状の金具とが一体的に設けられるようにしても
よい。
In the present invention, the jig substrate and the extender substrate may be provided integrally, or the jig substrate, the extender substrate,
A spring-like fitting for pressing the substrate under test to correct the warp of the substrate under test may be provided integrally.

【0014】本発明によれば、マザーボード上に接続さ
れた各被試験基板の設定を変更する基板設定変更部と、
マザーボード上における各被試験基板のバス信号を制御
するバス信号制御部とを備え、試験実行部による制御の
下で基板設定変更部およびバス信号制御部により各被試
験基板の設定を変更しつつ各被試験基板ごとに単体機能
試験を実行するので、製品ユニット内に各被試験基板が
配置された状態で遠隔操作により各被試験基板の設定お
よびバス信号を変更することができ、このため試験作業
全体を自動化して作業工数およびリードタイムを低減す
ることができる。また、マザーボード上に接続された複
数の被試験基板を一台の試験装置で試験することがで
き、また試験装置の一部として製品ユニットをそのまま
用いることができるので、安価でかつスペース効率を高
めることができる。
According to the present invention, a board setting change unit for changing the setting of each board under test connected to the motherboard;
A bus signal control unit for controlling a bus signal of each board under test on the motherboard, and changing the setting of each board under test by the board setting change unit and the bus signal control unit under the control of the test execution unit. Since a unit function test is performed for each board under test, the settings of each board under test and bus signals can be changed by remote control while the boards under test are arranged in the product unit. The whole can be automated to reduce the number of work steps and the lead time. Further, a plurality of substrates to be tested connected on the motherboard can be tested by one test apparatus, and a product unit can be used as a part of the test apparatus, so that it is inexpensive and increases space efficiency. be able to.

【0015】ここで、本発明においては、基板設定変更
部として、各被試験基板に対応して配置されて各被試験
基板の電気的な接続状態を変更することにより各被試験
基板の設定を変更する複数の治具基板を用い、またバス
信号制御部として、各被試験基板とマザーボードとの間
に挿入された複数のエクステンダ基板を用いることによ
り、製品ユニット内のスペースを有効に利用して試験を
行うことができる。
Here, in the present invention, the setting of each DUT is performed by changing the electrical connection state of each DUT arranged as a substrate setting change unit corresponding to each DUT. By using a plurality of jig boards to be changed and using a plurality of extender boards inserted between each board under test and the motherboard as a bus signal control unit, the space in the product unit can be effectively used. Testing can be performed.

【0016】また、本発明においては、各治具基板が、
各被試験基板のシャントコネクタまたはディップスイッ
チとの間で裏面側から接点を確保する複数のピンを有す
ることにより、各被試験基板の設定の変更にシャントコ
ネクタまたはディップスイッチのいずれの種類のスイッ
チが用いられている場合でも対応することができる。ま
た、各治具基板が、各ピンがマウントされるブロックで
あって各ピンの高さを調整するための調整機能を有する
ブロックをさらに有することにより、接点の接触不良が
生じることを効果的に防止することができる。さらに、
各治具基板が、各ピンの接続状態を切り替えるためのリ
レー回路をさらに有することにより、接点間の距離を一
定限度内に抑えることができ、このため信号線が長くな
ることにより電気的に不安定になる被試験基板について
も試験を行うことができる。さらにまた、各治具基板
が、各被試験基板を固定するためのつめ部材をさらに有
することにより、製品ラック等に固定手段を設けなくと
も被試験基板と治具基板との位置合わせ、および被試験
基板の交換作業を容易に行うことができ、また試験中ま
たは準備中に誤って被試験基板と治具基板との間の接点
が外れることを防止することができる。
In the present invention, each jig substrate is
By having multiple pins to secure contacts from the back side with the shunt connector or DIP switch of each board under test, any type of switch, shunt connector or DIP switch, can be used to change the settings of each board under test. Even if it is used, it can respond. Further, since each jig substrate further includes a block on which each pin is mounted and which has an adjusting function for adjusting the height of each pin, it is possible to effectively prevent contact failure from occurring. Can be prevented. further,
Since each jig board further includes a relay circuit for switching the connection state of each pin, the distance between the contacts can be kept within a certain limit. A test can be performed on a substrate under test that is stable. Furthermore, since each jig board further has a claw member for fixing each board to be tested, the positioning of the board to be tested and the jig board can be performed without providing a fixing means on a product rack or the like. The test substrate can be easily replaced, and the contact between the test substrate and the jig substrate can be prevented from being accidentally disconnected during the test or preparation.

【0017】さらに、本発明においては、各治具基板
が、各被試験基板のそりを矯正する金具や、各被試験基
板を押圧して各被試験基板のそりを矯正するばね状の金
具をさらに有することにより、接点の接触不良や被試験
基板の破損を防止することができる。
Further, in the present invention, each jig substrate includes a metal fitting for correcting a warp of each of the DUTs and a spring-shaped metal fitting for pressing each of the DUTs to correct the warp of each of the DUTs. Further, it is possible to prevent poor contact of the contacts and breakage of the substrate under test.

【0018】さらにまた、本発明においては、治具基板
とエクステンダ基板とを着脱自在に固定するための固定
金具をさらに備えることにより、製品ラックからの被試
験基板の取出し時にエクステンダ基板も同時に取り出す
ことができ、このためエクステンダ基板のみを製品ユニ
ット内に残すといった不手際が生じることを防止するこ
とができる。
Still further, according to the present invention, a fixture for detachably fixing the jig board and the extender board is further provided, so that the extender board can be taken out simultaneously with taking out the board under test from the product rack. Therefore, it is possible to prevent an inconvenience such as leaving only the extender substrate in the product unit.

【0019】なお、本発明においては、治具基板と、エ
クステンダ基板とが一体的に設けられるようにしてもよ
く、これにより被試験基板と治具基板との位置合わせ、
および被試験基板の交換作業を容易に行うことができ
る。また、治具基板と、エクステンダ基板と、被試験基
板を押圧して被試験基板のそりを矯正するばね状の金具
とが一体的に設けられるようにしてもよく、これにより
被試験基板と治具基板との位置合わせ、および被試験基
板の交換作業を容易に行うことができるとともに、これ
ら被試験基板および治具基板の固定、および被試験基板
のそりの矯正を容易に行うことができる。
In the present invention, the jig substrate and the extender substrate may be provided integrally, so that the substrate to be tested and the jig substrate can be aligned.
In addition, it is possible to easily perform the replacement work of the board under test. Further, a jig substrate, an extender substrate, and a spring-like metal fitting for pressing the substrate under test to correct the warp of the substrate under test may be provided integrally, whereby the jig substrate and the jig are fixed. It is possible to easily perform alignment with the fixture substrate and exchange work of the test board, fixation of the test board and the jig board, and correction of warpage of the test board.

【0020】[0020]

【発明の実施の形態】第1の実施の形態 以下、図面を参照して本発明の実施の形態について説明
する。図1乃至図4は本発明による基板単体機能試験装
置の第1の実施の形態を示す図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First Embodiment An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 to FIG. 4 are views showing a first embodiment of a board unit function test apparatus according to the present invention.

【0021】まず、図1により、基板単体機能試験装置
の全体構成について説明する。図1に示すように、基板
単体機能試験装置は、試験対象となる数種類の被試験基
板1が接続されるスロット2aを有するマザーボード2
と、各被試験基板1に対応して配置され各被試験基板1
のシャントコネクタまたはディップスイッチ(図示せ
ず)の状態(ジャンパ設定)を変更することにより各被
試験基板1の設定を変更する複数の治具基板(基板設定
変更部)3と、マザーボード2上における各被試験基板
1のバス信号を制御するバス信号制御部(図示せず)
と、各治具基板3に設定コマンドを送信して各被試験基
板1の設定を変更するととともに、バス信号制御部によ
りマザーボード2上における各被試験基板1のバス信号
を制御しつつ各被試験基板1ごとに試験コマンドを送信
して単体機能試験を実行するパーソナルコンピュータ
(試験実行部)4とを備えている。
First, referring to FIG. 1, the overall configuration of the substrate single function test apparatus will be described. As shown in FIG. 1, a board unit function test apparatus includes a motherboard 2 having a slot 2a to which several types of boards 1 to be tested are connected.
And each substrate under test 1 arranged corresponding to each substrate under test 1
A plurality of jig boards (board setting change units) 3 for changing the setting of each board under test 1 by changing the state (jumper setting) of a shunt connector or a dip switch (not shown) A bus signal control unit (not shown) for controlling a bus signal of each substrate under test 1
A setting command is transmitted to each jig board 3 to change the setting of each board 1 under test, and the bus signal control section controls each bus signal of each board 1 under test on the motherboard 2 while controlling each bus under test. A personal computer (test execution unit) 4 for transmitting a test command for each board 1 and executing a single function test is provided.

【0022】図2は図1に示す基板単体機能試験装置の
ハードウェア構成を詳細に示す図である。図2に示すよ
うに、製品ラックA,B内に格納されたマザーボード2
にはスロット2a(SL1,SL2等)を介して数種類
の被試験基板1(MMP基板,CPU基板等)が接続さ
れている。また、各被試験基板1の近傍には各被試験基
板1と略同一の外形をなす治具基板3(MMP治具基
板,CPU治具基板等)が配置されている。さらに、パ
ーソナルコンピュータ4にはマルチプレクサ(バス信号
制御部)41を介してRS−232Cインタフェースに
より被試験基板1が接続されている。さらにまた、パー
ソナルコンピュータ4には拡張ボックス42を介して拡
張I/Oインタフェースにより治具基板3が接続されて
いる。なお拡張ボックス42は、治具基板3との間で信
号をやりとりするための入出力ボード(PI,PO)
と、マザーボード2の電源43をON/OFFするため
のGPIBボードとを有している。
FIG. 2 is a diagram showing in detail the hardware configuration of the board unit function test apparatus shown in FIG. As shown in FIG. 2, the motherboard 2 stored in the product racks A and B
Are connected to several types of substrates under test 1 (MMP substrate, CPU substrate, etc.) via slots 2a (SL1, SL2, etc.). A jig substrate 3 (MMP jig substrate, CPU jig substrate, etc.) having substantially the same outer shape as each of the DUTs 1 is arranged near each of the DUTs 1. Further, the substrate under test 1 is connected to the personal computer 4 via an RS-232C interface via a multiplexer (bus signal control unit) 41. Further, the jig board 3 is connected to the personal computer 4 via an expansion box 42 by an expansion I / O interface. The extension box 42 is an input / output board (PI, PO) for exchanging signals with the jig board 3.
And a GPIB board for turning on / off the power supply 43 of the motherboard 2.

【0023】図3および図4は図1および図2に示す基
板単体機能試験装置のソフトウェア構成を詳細に示す図
である。図3に示すように、被試験基板1には試験プロ
グラム1bが格納された試験用ROM1aが装着されて
いる。試験用ROM1aに格納された試験プログラム1
bは、パーソナルコンピュータ4から送信された試験コ
マンドに対応した試験を行い、その試験結果をパーソナ
ルコンピュータ4に返送するものである。ここで、パー
ソナルコンピュータ4から送信される試験コマンドは、
被試験基板1内のデータを読み書きするためのASCI
I文字列等のデータからなり、このような試験コマンド
およびそれに対応する試験結果は被試験基板1に設けら
れた保守ポート(試験やメンテナンスのために用意され
たシリアル形式またはパラレル形式の通信ポート)を介
してパーソナルコンピュータ4との間でやりとりされ
る。
FIGS. 3 and 4 are diagrams showing in detail the software configuration of the board unit function test apparatus shown in FIGS. 1 and 2. FIG. As shown in FIG. 3, a test ROM 1a storing a test program 1b is mounted on the board under test 1. Test program 1 stored in test ROM 1a
“b” performs a test corresponding to the test command transmitted from the personal computer 4 and returns the test result to the personal computer 4. Here, the test command transmitted from the personal computer 4 is:
ASCI for reading and writing data in substrate under test 1
Such test commands and corresponding test results are stored in maintenance ports (serial or parallel communication ports prepared for testing and maintenance) provided on the board under test 1. Is exchanged with the personal computer 4 via the.

【0024】一方、パーソナルコンピュータ4において
は、試験実行システム10がオペレーティングシステム
4a上で稼働するようになっている。図4に示すよう
に、試験実行システム10は、試験手順10aおよび試
験結果10bを管理するプログラムとして初期設定プロ
グラム11、試験手順プログラム12および終了処理プ
ログラム20(および試験結果保存プログラム21)を
有している。このうち試験手順プログラム12は、マザ
ーボード2を介して被試験基板1との間で試験コマンド
および試験結果を送受信するプログラム群としてコマン
ド送信プログラム13、コマンド受信プログラム14お
よびRS−232C制御プログラム15を有し、また治
具基板3を介して被試験基板1の設定を変更するプログ
ラム群としてジャンパ設定プログラム16および拡張I
/O制御プログラムを有している。さらに試験手順プロ
グラム12は、マザーボード2の電源43をON/OF
Fするプログラム群として電源操作プログラム18およ
びGPIB制御プログラム19を有している。
On the other hand, in the personal computer 4, the test execution system 10 operates on the operating system 4a. As shown in FIG. 4, the test execution system 10 has an initial setting program 11, a test procedure program 12, and an end processing program 20 (and a test result storage program 21) as programs for managing the test procedure 10a and the test result 10b. ing. The test procedure program 12 includes a command transmission program 13, a command reception program 14, and an RS-232C control program 15 as a group of programs for transmitting and receiving test commands and test results to and from the board under test 1 via the motherboard 2. The jumper setting program 16 and the extension I are provided as a group of programs for changing the setting of the board under test 1 through the jig board 3.
/ O control program. Further, the test procedure program 12 turns on / off the power supply 43 of the motherboard 2.
A power operation program 18 and a GPIB control program 19 are provided as a group of programs to be executed.

【0025】次に、このような構成からなる本発明の第
1の実施の形態の作用について説明する。
Next, the operation of the first embodiment of the present invention having such a configuration will be described.

【0026】まず、パーソナルコンピュータ4上で稼働
する試験実行システム10は、初期設定プログラム11
により初期設定を行った後、試験手順プログラム12に
より試験手順10aに従って被試験基板1の単体機能試
験を実行する。
First, the test execution system 10 operating on the personal computer 4 includes an initialization program 11
After performing the initial setting, the unit function test of the board under test 1 is executed by the test procedure program 12 according to the test procedure 10a.

【0027】ここで、試験手順プログラム12はまず、
ジャンパ設定プログラム16および拡張I/O制御プロ
グラム17により拡張ボックス42の入出力ボード(P
I,PO)を介して対応する治具基板3に対して設定コ
マンドを送信し、被試験基板1のシャントコネクタまた
はディップスイッチの状態を変更することにより被試験
基板1の設定を変更する。具体的には例えば、図2にお
いて、パーソナルコンピュータ4から拡張ボックス42
のPOを介して製品ラックAのマザーボード(BB7)
2のスロット(SL2)2aに位置するMMP治具基板
3に対し、「ジャンパ1の1番ピンと2番ピンとを短絡
し、ジャンパ2の1番ピンと2番ピンとを短絡し、ジャ
ンパ3の2番ピンと3番ピンとを開放にする」という信
号を送信する。また、パーソナルコンピュータ4から拡
張ボックス42のPOを介して製品ラックAのマザーボ
ード(BB7)2のスロット(SL6)2aに位置する
CPU治具基板3に対し、「ジャンパ2の1番ピンと2
番ピンとを短絡する」という信号を送信する。
Here, the test procedure program 12 first
The jumper setting program 16 and the expansion I / O control program 17 use the input / output board (P
I, PO), the setting command is transmitted to the corresponding jig substrate 3, and the setting of the DUT 1 is changed by changing the state of the shunt connector or the DIP switch of the DUT 1. Specifically, for example, in FIG.
Motherboard (BB7) of product rack A through PO
With respect to the MMP jig board 3 located in the second slot (SL2) 2a, "the first pin and the second pin of the jumper 1 are short-circuited, the first pin and the second pin of the jumper 2 are short-circuited, and the second Pin 3 and pin 3 open ". In addition, the personal computer 4 sends the “pins 1 and 2 of the jumper 2” to the CPU jig board 3 located in the slot (SL6) 2a of the motherboard (BB7) 2 of the product rack A via the PO of the expansion box 42.
Short-circuit the pin # 2. "

【0028】次に、試験手順プログラム12は、電源操
作プログラム18およびGPIB制御プログラム19に
より拡張ボックス42のGPIBボードを介してマザー
ボード2の電源43をONにする。
Next, the test procedure program 12 turns on the power supply 43 of the motherboard 2 via the GPIB board of the expansion box 42 by the power supply operation program 18 and the GPIB control program 19.

【0029】その後、試験手順プログラム12は、コマ
ンド送信プログラム13およびRS−232C制御プロ
グラム15によりマルチプレクサ41を介してRS−2
32Cインタフェースにより被試験基板1に対して試験
コマンドを送信する。
After that, the test procedure program 12 transmits the RS-2 through the multiplexer 41 by the command transmission program 13 and the RS-232C control program 15.
A test command is transmitted to the board under test 1 through the 32C interface.

【0030】ここで、試験コマンドを受信した被試験基
板1は、試験用ROM1aに格納された試験プログラム
1bに従って試験コマンドに対応した試験を行い、その
試験結果をマルチプレクサ41を介してRS−232C
インタフェースによりパーソナルコンピュータ4に返送
し、次いで、パーソナルコンピュータ4において、試験
手順プログラム12のコマンド受信プログラム14およ
びRS−232C制御プログラム15により被試験基板
1から返送された試験結果を受信する。具体的には例え
ば、図2において、パーソナルコンピュータ4からMM
P基板1に対してマルチプレクサ41を介してRS−2
32Cインタフェースにより“>>WRITE9000008080[RET]
”というコマンドを送信するとともに、同じくRS−
232CインタフェースによりMMP基板1からエラー
メッセージが返送されてきていないことを確認する。
Here, the substrate under test 1 that has received the test command performs a test corresponding to the test command in accordance with the test program 1b stored in the test ROM 1a, and transmits the test result via the multiplexer 41 to the RS-232C.
The test result is returned to the personal computer 4 by the interface, and then, the personal computer 4 receives the test result returned from the board under test 1 by the command receiving program 14 of the test procedure program 12 and the RS-232C control program 15. Specifically, for example, in FIG.
RS-2 via multiplexer 41 to P substrate 1
">> WRITE9000008080 [RET] by 32C interface
”Command and RS-
It is confirmed that no error message has been returned from the MMP board 1 by the 232C interface.

【0031】その後、試験手順プログラム12の電源操
作プログラム18およびGPIB制御プログラム19に
より拡張ボックス42のGPIBボードを介してマザー
ボード2の電源43をOFFにした後、終了処理プログ
ラム20および試験結果保存プログラム21により試験
結果10bを保存する。
After that, the power supply operation program 18 of the test procedure program 12 and the GPIB control program 19 turn off the power supply 43 of the motherboard 2 via the GPIB board of the expansion box 42, and then the termination processing program 20 and the test result storage program 21 Save the test result 10b.

【0032】なお、このようにして被試験基板1の単体
機能試験の一項目が完了するので、複数の被試験基板1
についてその設定および試験コマンドを変えながら以上
の処理を試験項目数分繰り返すことにより被試験基板1
の全設定を網羅した単体機能試験を行うことができる。
Incidentally, since one item of the unit function test of the substrate under test 1 is completed in this manner, a plurality of substrates under test 1 are tested.
The above processing is repeated for the number of test items while changing the setting and the test command for
A single function test covering all settings can be performed.

【0033】このように本発明の第1の実施の形態によ
れば、マザーボード2上に接続された各被試験基板1の
設定を変更する複数の治具基板3を備え、パーソナルコ
ンピュータ4による制御の下で各治具基板3に設定コマ
ンドを送信して各被試験基板1の設定を変更するととと
もに、バス信号制御部によりマザーボード2上における
各被試験基板1のバス信号を制御しつつ各被試験基板1
ごとに試験コマンドを送信して単体機能試験を実行する
ので、製品ユニット内に各被試験基板1が配置された状
態で遠隔操作により各被試験基板1の設定およびバス信
号を変更することができ、このため試験作業全体を自動
化して作業工数およびリードタイムを低減することがで
きる。また、マザーボード2上に接続された複数の被試
験基板1を一台の試験装置で試験することができ、また
試験装置の一部として製品ユニットをそのまま用いるこ
とができるので、安価でかつスペース効率を高めること
ができる。
As described above, according to the first embodiment of the present invention, a plurality of jig boards 3 for changing the setting of each board 1 to be tested connected to the motherboard 2 are provided. A setting command is transmitted to each jig substrate 3 under the following conditions to change the setting of each substrate 1 to be tested, and each bus is controlled while controlling a bus signal of each substrate 1 to be tested on the motherboard 2 by the bus signal control unit. Test board 1
Each time a test command is transmitted and a unit function test is executed, it is possible to change the setting of each board under test 1 and the bus signal by remote control in a state where each board under test 1 is arranged in the product unit. Therefore, the entire test operation can be automated, and the number of man-hours and lead time can be reduced. Further, a plurality of substrates under test 1 connected on the motherboard 2 can be tested by one test apparatus, and a product unit can be used as a part of the test apparatus, so that it is inexpensive and space efficient. Can be increased.

【0034】第2の実施の形態 次に、図5乃至図9により、本発明による基板単体機能
試験装置の第2の実施の形態について説明する。本発明
の第2の実施の形態は、バス信号制御部としてマザーボ
ードと各被試験基板との間にエクステンダ基板が挿入さ
れる点を除いて、他は図1乃至図4に示す第1の実施の
形態と略同一である。本発明の第2の実施の形態におい
て、図1乃至図4に示す第1の実施の形態と同一部分に
は同一符号を付して詳細な説明は省略する。
Second Embodiment Next, a second embodiment of the substrate single function test apparatus according to the present invention will be described with reference to FIGS. The second embodiment of the present invention is the same as the first embodiment shown in FIGS. 1 to 4 except that an extender board is inserted between a motherboard and each board under test as a bus signal control unit. This is substantially the same as the embodiment. In the second embodiment of the present invention, the same parts as those in the first embodiment shown in FIGS. 1 to 4 are denoted by the same reference numerals, and detailed description is omitted.

【0035】図5は本発明による基板単体機能試験装置
の第2の実施の形態における被試験基板、治具基板およ
びエクステンダ基板の組付け状態を示す図である。図5
に示すように、被試験基板1と治具基板3とは治具基板
3に設けられたつめ部材34により互いに固定されてい
る。また、被試験基板1とエクステンダ基板5とは被試
験基板側コネクタ51aを介して互いに接続され、さら
に固定金具7によりエクステンダ基板5が治具基板3に
引っかけられて着脱自在に固定されている。なお、この
ようにして組み付けられた被試験基板1、治具基板3お
よびエクステンダ基板5は製品ユニット内に配置され、
エクステンダ基板5のマザーボード側コネクタ51bを
介してマザーボードに接続される。
FIG. 5 is a view showing the assembled state of the substrate to be tested, the jig substrate and the extender substrate in the second embodiment of the substrate single function test apparatus according to the present invention. FIG.
As shown in (1), the substrate under test 1 and the jig substrate 3 are fixed to each other by a claw member 34 provided on the jig substrate 3. The substrate under test 1 and the extender substrate 5 are connected to each other through a connector 51a on the substrate under test, and the extender substrate 5 is hooked to the jig substrate 3 by a fixing metal 7 and is detachably fixed. The substrate under test 1, the jig substrate 3, and the extender substrate 5 assembled in this manner are arranged in a product unit.
It is connected to the motherboard via the motherboard connector 51b of the extender board 5.

【0036】ここで治具基板3は、図5および図6に示
すように、被試験基板1のシャントコネクタまたはディ
ップスイッチ(図示せず)との間で裏面側から接点を確
保する複数のピン31aを有している。これら複数のピ
ン31aは、各ピン31aの高さを調整するための調整
機能を有するブロック31にマウントされている。具体
的には、ブロック31にマウントされた複数のピン31
aには被試験基板1の個体差を吸収するためにスプリン
グ等により所定量のストロークが付与されている。ここ
で複数のピン31aには、ケーブル33を介して各ピン
31aの接続状態を切り替えるためのリレー回路32が
接続されている。またリレー回路32には、拡張I/O
インタフェース等によりパーソナルコンピュータと接続
するためのパーソナルコンピュータ接続用コネクタ36
と、エクステンダ基板5からのケーブル38を接続する
ためのエクステンダ基板接続用コネクタ37とが設けら
れ、パーソナルコンピュータからの信号により各ピン3
1aの接続状態を切り替えることができるようになって
いる。
Here, as shown in FIGS. 5 and 6, the jig substrate 3 has a plurality of pins for securing contacts from the back side with a shunt connector or a dip switch (not shown) of the substrate under test 1. 31a. The plurality of pins 31a are mounted on a block 31 having an adjusting function for adjusting the height of each pin 31a. Specifically, the plurality of pins 31 mounted on the block 31
A is provided with a predetermined amount of stroke by a spring or the like in order to absorb the individual difference of the substrate under test 1. Here, a relay circuit 32 for switching the connection state of each pin 31 a is connected to the plurality of pins 31 a via a cable 33. The relay circuit 32 has an extended I / O
Personal computer connection connector 36 for connecting to a personal computer by an interface or the like
And an extender board connection connector 37 for connecting a cable 38 from the extender board 5 to each of the pins 3 by a signal from a personal computer.
1a can be switched.

【0037】またエクステンダ基板5は、図5および図
7に示すように、被試験基板1およびマザーボード2と
接続するための被試験基板側コネクタ51aおよびマザ
ーボード側コネクタ51bを有し、被試験基板1とマザ
ーボード2との間の出力信号線を切断および接続してバ
ス信号を各被試験基板1ごとに開放および短絡できるよ
うになっている。またエクステンダ基板5には、リレー
回路52が設けられ、ケーブル38を介して治具基板3
のエクステンダ基板接続用コネクタ37に接続されてい
る。
As shown in FIGS. 5 and 7, the extender board 5 has a board-side connector 51a and a motherboard-side connector 51b for connecting to the board-under-test 1 and the motherboard 2, respectively. The bus signal can be opened and shorted for each board under test 1 by cutting and connecting the output signal line between the board and the motherboard 2. A relay circuit 52 is provided on the extender board 5, and the jig board 3 is connected via a cable 38.
Is connected to the extender board connection connector 37.

【0038】図8(a)(b)は被試験基板1のそりを
矯正するそり矯正金具6の使用状態を説明するための図
である。図8(a)に示すように、つめ部材34により
治具基板3に固定された被試験基板1は、ブロック31
にマウントされたピン31aの押圧力によりその一部が
そり、複数のピン31aのうちの一部が被試験基板1の
シャントコネクタまたはディップスイッチの裏面側に接
触しなくなる可能性がある。このようなそりを矯正する
ため、図8(b)に示すように、被試験基板1のそりを
矯正するそり矯正金具6を治具基板3に取り付け、被試
験基板1のツーリングホール(位置決め用の穴)1aに
挿入して内側に折り曲げることにより、そりが生じた被
試験基板1の周縁部を強制的に正常な位置へ戻すように
するとよい。
FIGS. 8A and 8B are diagrams for explaining the use state of the warp correcting bracket 6 for correcting the warp of the substrate 1 to be tested. As shown in FIG. 8A, the substrate under test 1 fixed to the jig substrate 3 by the pawl members 34
There is a possibility that a part of the plurality of pins 31a may not be in contact with the back surface of the shunt connector or the DIP switch of the substrate under test 1 due to the pressing force of the pin 31a mounted on the substrate 31. In order to correct such a warp, as shown in FIG. 8 (b), a warp correction metal fitting 6 for correcting the warp of the substrate under test 1 is attached to the jig substrate 3, and a tooling hole (for positioning) of the substrate under test 1 is provided. It is preferable that the warped peripheral edge of the test substrate 1 is forcibly returned to a normal position by inserting the bent portion 1a into the hole 1a.

【0039】図9(a)(b)は被試験基板1のそりを
矯正するそり矯正ばね金具8の使用状態を説明するため
の図である。図9(a)に示すように、被試験基板1の
そりは、図8(a)に示すような被試験基板1の周縁部
側だけでなく、被試験基板1の中央部側でも生じる。こ
のため、図9(b)に示すように、被試験基板1のそり
を矯正するそり矯正ばね金具8をつめ部材34に取り付
け、治具基板3との間で被試験基板1を挟み込むよう延
在させて被試験基板1を裏側から押圧することにより、
そりが生じた被試験基板1の中央部を強制的に正常な位
置へ戻すようにするとよい。
FIGS. 9A and 9B are diagrams for explaining the use state of the warp correcting spring fitting 8 for correcting the warp of the substrate 1 to be tested. As shown in FIG. 9A, the warp of the substrate under test 1 occurs not only at the periphery of the substrate 1 under test as shown in FIG. For this reason, as shown in FIG. 9B, the warp correcting spring metal fitting 8 for correcting the warp of the substrate under test 1 is attached to the pawl member 34, and is extended so as to sandwich the substrate 1 under test with the jig substrate 3. By pressing the substrate under test 1 from the back side
It is preferable to forcibly return the warped central portion of the test substrate 1 to a normal position.

【0040】このように本発明の第2の実施の形態によ
れば、治具基板3を通常のVME基板等の1スロット分
の厚さ以内に収めるとともに、バス信号制御部として各
被試験基板1とマザーボード2との間に複数のエクステ
ンダ基板5を挿入するので、被試験基板1、治具基板3
およびエクステンダ基板5を製品ラック内に実際の稼働
状態に近い形で収納することができ、このため製品ユニ
ット内のスペースを有効に利用して試験を行うことがで
きる。また、被試験基板1とマザーボード2との間に挿
入されたエクステンダ基板5によりバス信号を自動的に
制御するので、手動で配線を変える必要がない。さら
に、治具基板3を同一のインタフェースでエクステンダ
基板5に接続することができるので、治具基板3のイン
タフェースを統一することができ、このため治具基板3
の種類を抑制することができる。
As described above, according to the second embodiment of the present invention, the jig substrate 3 is accommodated within the thickness of one slot of a normal VME substrate or the like, and each substrate under test is used as a bus signal control unit. Since a plurality of extender boards 5 are inserted between the motherboard 2 and the test board 1, the test board 1, the jig board 3
In addition, the extender board 5 can be stored in the product rack in a form close to the actual operating state, and thus the test can be performed by effectively using the space in the product unit. Further, since the bus signal is automatically controlled by the extender board 5 inserted between the board under test 1 and the motherboard 2, there is no need to manually change the wiring. Furthermore, since the jig substrate 3 can be connected to the extender substrate 5 with the same interface, the interface of the jig substrate 3 can be unified, and therefore the jig substrate 3
Types can be suppressed.

【0041】また、各治具基板3が、各被試験基板1の
シャントコネクタまたはディップスイッチとの間で裏面
側から接点を確保する複数のピン31aを有するので、
各被試験基板1の設定の変更にシャントコネクタまたは
ディップスイッチのいずれの種類のスイッチが用いられ
ている場合でも対応することができる。また、各ピン3
1aが、各ピン31aの高さを調整するための調整機能
を有するブロック31にマウントされているので、接点
の接触不良が生じることを効果的に防止することができ
る。さらに、各ピン31aが、各ピン31aの接続状態
を切り替えるためのリレー回路32に接続されているの
で、接点間の距離を一定限度内に抑えることができ、こ
のため信号線が長くなることにより電気的に不安定にな
る被試験基板についても試験を行うことができる。さら
にまた、各治具基板3が、各被試験基板1を固定するた
めのつめ部材34をさらに有するので、製品ラック等に
固定手段を設けることなく、被試験基板1と治具基板3
との位置合わせ、および被試験基板1の交換作業を容易
に行うことができ、また試験中または準備中に誤って被
試験基板1と治具基板3との間の接点が外れることを防
止することができる。
Further, since each jig substrate 3 has a plurality of pins 31a for securing a contact from the back surface side with the shunt connector or the DIP switch of each substrate under test 1,
It is possible to cope with a case where any type of switch such as a shunt connector or a DIP switch is used to change the setting of each substrate under test 1. In addition, each pin 3
Since 1a is mounted on the block 31 having an adjusting function for adjusting the height of each pin 31a, it is possible to effectively prevent a contact failure from occurring. Furthermore, since each pin 31a is connected to the relay circuit 32 for switching the connection state of each pin 31a, the distance between the contacts can be kept within a certain limit, and the signal line becomes longer. A test can be performed on a substrate under test that becomes electrically unstable. Furthermore, since each jig substrate 3 further has a claw member 34 for fixing each substrate under test 1, the substrate under test 1 and the jig substrate 3 can be provided without providing fixing means on a product rack or the like.
, And replacement of the substrate under test 1 can be easily performed, and the contact between the substrate under test 1 and the jig substrate 3 is prevented from being accidentally disconnected during the test or preparation. be able to.

【0042】さらに、各治具基板3が、各被試験基板1
のそりを矯正するそり矯正金具6や、各被試験基板1を
押圧して各被試験基板1のそりを矯正するそり矯正ばね
金具8をさらに有するので、接点の接触不良や被試験基
板の破損を防止することができる。
Further, each jig substrate 3 is connected to each test substrate 1
Since it further includes a warp correcting metal member 6 for correcting warpage and a warp correcting spring metal member 8 for pressing each of the substrates under test 1 to correct the warp of each of the substrates under test 1, contact failure of contacts and breakage of the substrate to be tested are provided. Can be prevented.

【0043】さらにまた、治具基板3とエクステンダ基
板5とが固定金具7により着脱自在に固定されるので、
製品ラックからの被試験基板1の取出し時にエクステン
ダ基板5も同時に取り出すことができ、このためエクス
テンダ基板5のみを製品ラック内に残すといった不手際
が生じることを防止することができる。これにより、製
品ラックの奥に残されたエクステンダ基板5を別途引き
抜くという手間がなくなり、また治具基板3とエクステ
ンダ基板5とを接続するケーブル38の破損を防止する
ことができる。また、エクステンダ基板5により各被試
験基板1の前面パネルの位置を揃えることができ、この
ため製品ラックへの設置や取外し時の作業性を向上させ
ることができる。
Further, since the jig substrate 3 and the extender substrate 5 are detachably fixed by the fixing metal 7,
The extender board 5 can also be taken out simultaneously with taking out the board under test 1 from the product rack, so that it is possible to prevent the trouble of leaving only the extender board 5 in the product rack. This eliminates the trouble of separately pulling out the extender board 5 left behind the product rack, and prevents the cable 38 connecting the jig board 3 and the extender board 5 from being damaged. In addition, the position of the front panel of each substrate under test 1 can be aligned by the extender substrate 5, so that the workability at the time of installation and removal from the product rack can be improved.

【0044】第3の実施の形態 次に、図10および図11により、本発明による基板単
体機能試験装置の第3の実施の形態について説明する。
本発明の第3の実施の形態は、エクステンダ基板と、治
具基板とが一体的に設けられている点を除いて、他は図
5乃至図9に示す第2の実施の形態と略同一である。本
発明の第3の実施の形態において、図5乃至図9に示す
第2の実施の形態と同一部分には同一符号を付して詳細
な説明は省略する。
Third Embodiment Next, a third embodiment of the substrate single function test apparatus according to the present invention will be described with reference to FIGS.
The third embodiment of the present invention is substantially the same as the second embodiment shown in FIGS. 5 to 9 except that the extender substrate and the jig substrate are provided integrally. It is. In the third embodiment of the present invention, the same parts as those of the second embodiment shown in FIGS. 5 to 9 are denoted by the same reference numerals, and detailed description is omitted.

【0045】図10は本発明による基板単体機能試験装
置の第3の実施の形態における被試験基板、治具基板お
よびエクステンダ基板の組付け状態を示す図である。図
10に示すように、被試験基板1と治具基板3とは治具
基板3に設けられたつめ部材34により互いに固定され
ている。また、治具基板3と、エクステンダ基板5とは
ちょうつがい9により連結されて一体化されている。な
お、このようにして組み付けられた被試験基板1、治具
基板3およびエクステンダ基板5は製品ユニット内に配
置され、エクステンダ基板5のマザーボード側コネクタ
51bを介してマザーボードに接続される。
FIG. 10 is a diagram showing the assembled state of the substrate under test, the jig substrate, and the extender substrate in the third embodiment of the substrate function testing apparatus according to the present invention. As shown in FIG. 10, the substrate under test 1 and the jig substrate 3 are fixed to each other by a claw member 34 provided on the jig substrate 3. Further, the jig substrate 3 and the extender substrate 5 are connected by a hinge 9 to be integrated. The board under test 1, the jig board 3, and the extender board 5 assembled in this manner are arranged in a product unit and connected to the motherboard via the motherboard connector 51b of the extender board 5.

【0046】このように本発明の第3の実施の形態によ
れば、治具基板3とエクステンダ基板5とを一体的に設
けたので、被試験基板1と治具基板3との位置合わせ、
および被試験基板1の交換作業を容易に行うことができ
る。具体的には、被試験基板1、治具基板3およびエク
ステンダ基板5の組付けは、被試験基板1をエクステン
ダ基板5の被試験基板側コネクタ51aに装着した後、
ちょうつがい9を支軸として治具基板3を被試験基板1
に近づけ、治具基板3に設けられたつめ部材34に引っ
かけることにより行われる。なお、このようにして組付
けがなされた後は、被試験基板1に生じたそりを矯正す
る作業のみが必要とされるので、上述した第2の実施の
形態と比べて、約2/3程度の手間で被試験基板1、治
具基板3およびエクステンダ基板5の組付けを行うこと
ができる。また、エクステンダ基板5の被試験基板側コ
ネクタ51aに被試験基板1をあらかじめ装着している
ので、製品ユニット内にエクステンダ基板5が配置され
た状態で被試験基板1を装着する場合に比べて、組付け
時の手元の調整が必要とされない。
As described above, according to the third embodiment of the present invention, since the jig substrate 3 and the extender substrate 5 are provided integrally, the positioning of the substrate under test 1 and the jig substrate 3 can be performed.
In addition, it is possible to easily exchange the substrate under test 1. Specifically, the test board 1, the jig board 3, and the extender board 5 are assembled by attaching the test board 1 to the test board side connector 51 a of the extender board 5,
The jig substrate 3 is used as the substrate under test 1 with the hinge 9 as a support shaft.
, And hooked on a pawl member 34 provided on the jig substrate 3. After the assembly is performed in this way, only the operation of correcting the warpage generated on the substrate under test 1 is required, so that the operation is about 2/3 of that in the second embodiment. The test substrate 1, the jig substrate 3, and the extender substrate 5 can be assembled with a little trouble. In addition, since the board under test 1 is previously mounted on the connector 51a on the board under test of the extender board 5, the board under test 1 is mounted in a state where the extender board 5 is arranged in the product unit. No adjustment at hand during assembly is required.

【0047】なお、上述した第3の実施の形態において
は、治具基板3と、エクステンダ基板5とを一体的に設
けたが、図11に示すように、被試験基板1のそりを矯
正するそり矯正ばね金具8をさらに一体的に設けるよう
にしてもよい。なお、そり矯正ばね金具8は、治具基板
3との間で被試験基板1を挟み込むようエクステンダ基
板5側から被試験基板1に沿って延在している。図11
に示すように、治具基板3とそり矯正ばね金具8との間
に被試験基板1を挟み込む形となるので、ほぼワンタッ
チに近い形で被試験基板1を装着することができ、また
被試験基板1の任意の場所に生じるそりを矯正すること
ができる。また、被試験基板1に直接つめ部材34が当
たらないので、被試験基板1の損傷を防止することがで
きる。
In the above-described third embodiment, the jig substrate 3 and the extender substrate 5 are provided integrally. However, as shown in FIG. 11, the warpage of the substrate under test 1 is corrected. The warp correction spring fitting 8 may be further provided integrally. The warp correcting spring metal fitting 8 extends along the test substrate 1 from the extender substrate 5 side so as to sandwich the test substrate 1 with the jig substrate 3. FIG.
As shown in FIG. 5, the test board 1 is sandwiched between the jig board 3 and the warp correcting spring fitting 8, so that the test board 1 can be mounted in a form almost close to one touch. It is possible to correct a warp generated at an arbitrary place on the substrate 1. In addition, since the claws 34 do not directly contact the substrate under test 1, damage to the substrate under test 1 can be prevented.

【0048】[0048]

【発明の効果】以上説明したように本発明によれば、製
品ユニット内に各被試験基板が配置された状態で遠隔操
作により各被試験基板の設定およびバス信号を変更する
ことができ、このため試験作業全体を自動化して作業工
数およびリードタイムを低減することができる。また、
マザーボード上に接続された複数の被試験基板を一台の
試験装置で試験することができ、また試験装置の一部と
して製品ユニットをそのまま用いることができるので、
安価でかつスペース効率を高めることができる。
As described above, according to the present invention, the setting of each board to be tested and the bus signal can be changed by remote control in a state where the boards to be tested are arranged in the product unit. Therefore, the entire test work can be automated, and the number of man-hours and lead time can be reduced. Also,
Since a plurality of substrates under test connected on the motherboard can be tested with one test device, and the product unit can be used as it is as a part of the test device,
It is inexpensive and can improve space efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による基板単体機能試験装置の第1乃至
第3の実施の形態を示す概略図。
FIG. 1 is a schematic view showing first to third embodiments of a substrate single function test apparatus according to the present invention.

【図2】基板単体機能試験装置のハードウェア構成を詳
細に示す図。
FIG. 2 is a diagram showing in detail a hardware configuration of the board unit function test apparatus.

【図3】基板単体機能試験装置のソフトウエア構成を示
す概略図。
FIG. 3 is a schematic diagram showing a software configuration of a board unit function test apparatus.

【図4】基板単体機能試験装置のソフトウェア構成を詳
細に示す図。
FIG. 4 is a diagram showing the software configuration of the board unit function test apparatus in detail.

【図5】本発明による基板単体機能試験装置の第2の実
施の形態における被試験基板、治具基板およびエクステ
ンダ基板の組付け状態を示す図。
FIG. 5 is a diagram showing an assembled state of a substrate to be tested, a jig substrate, and an extender substrate in a second embodiment of the substrate single function test apparatus according to the present invention.

【図6】治具基板を詳細に示す図。FIG. 6 is a diagram showing a jig substrate in detail.

【図7】エクステンダ基板を詳細に示す図。FIG. 7 is a diagram showing an extender substrate in detail.

【図8】被試験基板のそりを矯正するそり矯正金具の使
用状態を説明するための図。
FIG. 8 is a view for explaining a use state of a warp correcting bracket for correcting a warp of a substrate under test.

【図9】被試験基板のそりを矯正するそり矯正ばね金具
の使用状態を説明するための図。
FIG. 9 is a view for explaining a use state of a warp correcting spring fitting for correcting a warp of a substrate under test.

【図10】本発明による基板単体機能試験装置の第3の
実施の形態における被試験基板、治具基板およびエクス
テンダ基板の組付け状態を示す図。
FIG. 10 is a diagram showing an assembled state of a substrate to be tested, a jig substrate, and an extender substrate in a third embodiment of the substrate unit function test apparatus according to the present invention.

【図11】図10に示す治具基板およびエクステンダ基
板の変形例を示す図。
11 is a view showing a modification of the jig substrate and the extender substrate shown in FIG.

【符号の説明】[Explanation of symbols]

1 被試験基板 1a ツーリングホール 2 マザーボード 3 治具基板(基板設定変更部) 4 パーソナルコンピュータ(試験実行部) 5 エクステンダ基板(バス信号制御部) 6 そり矯正金具 7 固定金具 8 そり矯正ばね金具 9 ちょうつがい 31 ブロック 31a ピン 32 リレー回路 33,38 ケーブル 34 つめ部材 36 パーソナルコンピュータ接続用コネクタ 37 エクステンダ基板接続用コネクタ 41 マルチプレクサ(バス信号制御部) 51a 被試験基板側コネクタ 51b マザーボード側コネクタ 52 リレー回路 REFERENCE SIGNS LIST 1 board under test 1 a tooling hole 2 motherboard 3 jig board (board setting change section) 4 personal computer (test execution section) 5 extender board (bus signal control section) 6 warp correction fitting 7 fixing fitting 8 warp correction spring fitting 9 Mating 31 Block 31a Pin 32 Relay circuit 33, 38 Cable 34 Claw member 36 Connector for personal computer connection 37 Connector for extender board connection 41 Multiplexer (bus signal control unit) 51a Connector for board under test 51b Connector for motherboard 52 Relay circuit

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】複数の被試験基板が接続されるマザーボー
ドと、 前記各被試験基板の設定を変更する基板設定変更部と、 前記マザーボード上における前記各被試験基板のバス信
号を制御するバス信号制御部と、 前記基板設定変更部および前記バス信号制御部により前
記各被試験基板の設定を変更しつつ前記各被試験基板ご
とに単体機能試験を実行する試験実行部とを備えたこと
を特徴とする基板単体機能試験装置。
A motherboard to which a plurality of boards under test are connected; a board setting change section for changing settings of the boards under test; and a bus signal controlling bus signals of the boards under test on the motherboard. A control unit, and a test execution unit that executes a unit function test for each of the test boards while changing settings of the test boards by the board setting change unit and the bus signal control unit. Substrate single function test equipment.
【請求項2】前記基板設定変更部は、前記各被試験基板
に対応して配置され前記各被試験基板の電気的な接続状
態を変更することにより前記各被試験基板の設定を変更
する複数の治具基板からなることを特徴とする請求項1
記載の基板単体機能試験装置。
2. The apparatus according to claim 1, wherein said board setting changing section is arranged corresponding to each of said boards under test, and changes a setting of said board under test by changing an electrical connection state of said boards under test. 2. A jig substrate according to claim 1, wherein
The board unit function test apparatus described in the above.
【請求項3】前記バス信号制御部は、前記各被試験基板
と前記マザーボードとの間に挿入された複数のエクステ
ンダ基板からなることを特徴とする請求項2記載の基板
単体機能試験装置。
3. The board single function testing apparatus according to claim 2, wherein said bus signal control section comprises a plurality of extender boards inserted between each of said boards under test and said mother board.
【請求項4】前記各治具基板は、前記各被試験基板のシ
ャントコネクタまたはディップスイッチとの間で裏面側
から接点を確保する複数のピンを有することを特徴とす
る請求項2または3記載の基板単体機能試験装置。
4. The jig substrate according to claim 2, wherein each of the jig substrates has a plurality of pins for securing a contact from the back surface side with a shunt connector or a dip switch of each of the substrates under test. Board single function test equipment.
【請求項5】前記各治具基板は、前記各ピンがマウント
されるブロックであって前記各ピンの高さを調整するた
めの調整機能を有するブロックをさらに有することを特
徴とする請求項4記載の基板単体機能試験装置。
5. The apparatus according to claim 4, wherein each of the jig substrates further includes a block on which each of the pins is mounted, the block having an adjusting function for adjusting the height of each of the pins. The board unit function test apparatus described in the above.
【請求項6】前記各治具基板は、前記各ピンの接続状態
を切り替えるためのリレー回路をさらに有することを特
徴とする請求項4または5記載の基板単体機能試験装
置。
6. The apparatus according to claim 4, wherein each of the jig boards further has a relay circuit for switching a connection state of each of the pins.
【請求項7】前記各治具基板は、前記被試験基板を固定
するためのつめ部材をさらに有することを特徴とする請
求項2乃至6のいずれか記載の基板単体機能試験装置。
7. The apparatus according to claim 2, wherein each of the jig substrates further includes a pawl member for fixing the substrate under test.
【請求項8】前記各治具基板は、前記各被試験基板のそ
りを矯正する金具をさらに有することを特徴とする請求
項6記載の基板単体機能試験装置。
8. The apparatus according to claim 6, wherein each of the jig substrates further includes a metal fitting for correcting a warp of each of the substrates under test.
【請求項9】前記各治具基板は、前記各被試験基板を押
圧して前記被試験基板のそりを矯正するばね状の金具を
さらに有することを特徴とする請求項7記載の基板単体
機能試験装置。
9. The function of a single substrate according to claim 7, wherein each of the jig substrates further includes a spring-like metal fitting for pressing each of the test substrates and correcting a warp of the test substrate. Testing equipment.
【請求項10】前記治具基板と前記エクステンダ基板と
を着脱自在に固定するための固定金具をさらに備えたこ
とを特徴とする請求項3記載の基板単体機能試験装置。
10. The apparatus according to claim 3, further comprising a fixture for detachably fixing the jig substrate and the extender substrate.
【請求項11】前記治具基板と、前記エクステンダ基板
とが一体的に設けられていることを特徴とする請求項3
記載の基板単体機能試験装置。
11. The apparatus according to claim 3, wherein said jig substrate and said extender substrate are provided integrally.
The board unit function test apparatus described in the above.
【請求項12】前記治具基板と、前記エクステンダ基板
と、前記被試験基板を押圧して前記被試験基板のそりを
矯正するばね状の金具とが一体的に設けられていること
を特徴とする請求項3記載の基板単体機能試験装置。
12. The jig substrate, the extender substrate, and a spring-like metal fitting for pressing the substrate under test to correct the warp of the substrate under test are provided integrally. The substrate single function test apparatus according to claim 3.
JP10019822A 1998-01-30 1998-01-30 Substrate unit function tester Withdrawn JPH11211796A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10019822A JPH11211796A (en) 1998-01-30 1998-01-30 Substrate unit function tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10019822A JPH11211796A (en) 1998-01-30 1998-01-30 Substrate unit function tester

Publications (1)

Publication Number Publication Date
JPH11211796A true JPH11211796A (en) 1999-08-06

Family

ID=12010017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10019822A Withdrawn JPH11211796A (en) 1998-01-30 1998-01-30 Substrate unit function tester

Country Status (1)

Country Link
JP (1) JPH11211796A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397359C (en) * 2005-09-09 2008-06-25 环隆电气股份有限公司 Automatic control testing system and method for host board
JP2009088790A (en) * 2007-09-28 2009-04-23 Anritsu Corp Device measuring apparatus for mobile terminal
KR101313234B1 (en) * 2012-02-29 2013-09-30 김응균 The JIG for testing circuit board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397359C (en) * 2005-09-09 2008-06-25 环隆电气股份有限公司 Automatic control testing system and method for host board
JP2009088790A (en) * 2007-09-28 2009-04-23 Anritsu Corp Device measuring apparatus for mobile terminal
JP4686521B2 (en) * 2007-09-28 2011-05-25 アンリツ株式会社 Device measuring device for portable terminal
KR101313234B1 (en) * 2012-02-29 2013-09-30 김응균 The JIG for testing circuit board

Similar Documents

Publication Publication Date Title
US6626697B1 (en) Network connection sensing assembly
US4179172A (en) Modular hardware packaging apparatus
US5747994A (en) Board exchange mechanism for semiconductor test system
US5781759A (en) Emulator probe mountable to a target board at different orientation angles
KR100549425B1 (en) Memory application tester having vertically-mounted motherboards
EP3018983B1 (en) Electronic device
US11452203B2 (en) Wiring assembly board
US11081847B2 (en) High-density split cable
JPH11211796A (en) Substrate unit function tester
US5297261A (en) Multiprocessor system with power-on reset function
JP5248898B2 (en) Test equipment and diagnostic performance board
US20030099100A1 (en) Adaptive module for housings
JPH05242312A (en) Shelf device loading identification number automatic setting type circuit card
KR20030017053A (en) Semiconductor device function testing apparatus using pc mother board
US6937157B1 (en) Smart cable for design of high density metallic cross connect systems
CN218547307U (en) Automatic multi-load mounting position recognition system
KR101170435B1 (en) Feed Through Board
CN220671580U (en) Test platform, jig and system for server board card
CN214175083U (en) CPLD firmware upgrading system
JP5396726B2 (en) Test apparatus, information processing system, and test method
CN117074907A (en) Modularized embedded automatic test system
KR200348086Y1 (en) Unity PCB-module of Hard Disk
KR100266775B1 (en) Zig for testing tuner
JPH09284228A (en) Combined module type controller
EP1103134A1 (en) Method of and system for actuating faults

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405