JPH11202870A - 波形再生方法、波形再生装置、波形出力回路およびシーケンス再生装置 - Google Patents

Abstract

(57)【要約】 【課題】 波形サンプルデータの再生タイミングを高精
度に制御する。 【解決手段】 カウンタ３８はＤＡＣサイクルを計数す
る。レジスタ４０には、第ｘチャンネルの波形サンプル
データのＤＡＣサイクルを単位とする再生開始時刻を指
定する再生開始カウント値ＰＳＣ［ｘ］、再生停止時刻
を指定する再生終了カウント値ＰＥＣ［ｘ］が設定され
る。タイミング発生部３９は、前記カウンタ３８の計数
値と前記ＰＳＣ［ｘ］、ＰＥＣ［ｘ］とを比較し、一致
を検出したときに、再生指示フラグＡＰＦ［ｘ］を
「１」にセットする。これにより、転送回路３３は当該
チャンネルｘの波形サンプルをミキサ３４に出力し、チ
ャンネルｘの波形の再生が開始される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、波形サンプルデ
ータからオーディオ信号を再生する波形再生方法、波形
再生装置、波形出力回路およびシーケンス再生装置に関
する。

【０００２】

【従来の技術】パーソナルコンピュータなどにおいて
は、アナログデジタル変換器（Ａ／Ｄ変換器、ＡＤ
Ｃ）、デジタルアナログ変換器（Ｄ／Ａ変換器、ＤＡ
Ｃ）等を備えた符号化復号化回路（ＣＯＤＥＣ）と該Ｃ
ＯＤＥＣを駆動するためのＣＯＤＥＣドライバソフトウ
エアとを備えることにより、波形サンプルデータ（ＷＡ
ＶＥデータ）のモノラルあるいはステレオの記録再生を
行なうことができるようになされている。また、複数の
ＷＡＶＥデータを、それぞれ時間軸上の任意の位置に配
置して再生するようにした波形編集ソフトウエアも知ら
れている。この場合には、複数のＷＡＶＥデータを同時
に再生することのできる専用のハードウエアが用意され
ている。

【０００３】

【発明が解決しようとする課題】上述した従来の波形サ
ンプルデータの再生方法においては、ＣＰＵが波形再生
のトリガを発生するようになされているために、ＷＡＶ
Ｅデータの再生開始のタイミングを高精度に制御するこ
とができなかった。また、再生終了のタイミングについ
ても、高い精度で決定することができなかった。マルチ
タスク処理においては、ＣＰＵは波形サンプルの送出や
ＷＡＶＥデータの再生制御だけではなく、同時に実行す
べき他の処理を有している。したがって、波形サンプル
の送出等を実行すべきタイミングがきても直ちにその処
理を実行することができるとは限らない。このように、
ＣＰＵにＷＡＶＥ再生の精密な時間制御を行なわせるこ
とには無理があった。特に、複数のＷＡＶＥデータを同
時に再生する場合において再生のタイミング制御の精度
が低いときには、各ＷＡＶＥデータの再生タイミングが
ふらつくことにより波形相互間の干渉の状態が変化し、
再生する度に異なるように聞こえてしまうという問題点
があった。

【０００４】そこで、本発明は、波形データの再生開
始、終了のタイミングを高精度に制御することのできる
波形再生方法、波形再生装置、波形出力回路およびシー
ケンス再生装置を提供することを目的としている。ま
た、複数のチャンネルの波形サンプルデータを同時に出
力する場合であっても、高品質の波形再生を行うことの
できる波形再生方法、波形再生装置、波形出力回路およ
びシーケンス再生装置を提供することを目的としてい
る。

【０００５】

【課題を解決するための手段】上記目的を達成するため
に、本発明の波形再生方法は、中央処理装置の指示に応
じて波形データを再生する波形再生方法であって、Ａ．
前記中央処理装置の指示に応じて、メモリに記憶された
波形データを、先頭より一部分ずつ、バスを介して順次
バッファメモリに転送するステップ、Ｂ．タイミングパ
ルスを計数するカウンタの計数値と前記中央処理装置に
より設定されたタイミングデータとの一致を検出したと
きに、タイミング信号を発生するステップ、および、
Ｃ．前記ステップＢにより発生されたタイミング信号に
応じて、前記バッファメモリに記憶された波形データを
先頭より順次再生するステップを有するものである。こ
のような本発明の波形再生方法によれば、中央処理装置
の指示に応じて、正確なタイミングで波形データの再生
開始が可能となる。

【０００６】また、本発明の波形再生装置は、装置全体
を制御する中央処理装置と、前記中央処理装置に接続さ
れた第１のバスと、前記第１のバスに接続され、複数の
波形データを記憶するメモリと、前記第１のバスとは独
立に設けられた第２のバスと、前記第２のバスに接続さ
れ、それぞれ、波形データの一部を記憶可能な複数チャ
ンネル分の記憶領域を有するバッファメモリと、前記中
央処理装置の指示に応じて、各チャンネルで再生する前
記波形データを先頭より順次、前記メモリから前記バッ
ファメモリの各チャンネルに対応した記憶領域に供給す
る供給手段と、前記中央処理装置により各チャンネルの
タイミングデータが設定されるレジスタと、タイミング
パルスを計数するカウンタと、該カウンタの計数値と前
記レジスタに設定されている前記タイミングデータに基
づいて、各チャンネルのタイミング信号を発生するタイ
ミング発生手段と、前記タイミング信号に応じて、前記
バッファメモリの当該チャンネルに対応した記憶領域か
ら波形データを読み出して再生する読出再生手段とを有
するものである。この波形再生装置によれば、装置全体
の制御を行う中央処理装置に指示に応じて、メモリに記
憶された複数の波形データを、カウンタの計数値に基づ
く正確なタイミングで同時再生することが可能となる。

【０００７】さらに、本発明の波形出力回路は、バスに
接続された複数の波形データを記憶するメモリから波形
データを読み出して再生する波形出力回路であって、そ
れぞれ複数チャンネルの各チャンネル毎に波形データの
一部を記憶可能な複数の記憶領域を有するバッファメモ
リと、前記バスを介して、前記メモリから各チャンネル
で再生する前記波形データを先頭より順次、前記バッフ
ァメモリの各チャンネルに対応した記憶領域に供給する
供給手段と、タイミングデータを記憶するレジスタと、
タイミングパルスを計数するカウンタと、該カウンタの
計数値と前記レジスタに設定されている前記タイミング
データに基づいて各チャンネルのタイミング信号を発生
するタイミング発生手段と、前記タイミング信号に応じ
て、前記バッファメモリの当該チャンネルに対応した記
憶領域から波形データを読み出して再生する読出再生手
段とを有するものである。この波形出力回路によれば、
バスに接続されたメモリ上の波形データを、バスの使用
状況によらずに正確なタイミングで再生開始することが
できる。

【０００８】さらにまた、本発明のシーケンス再生装置
は、ｎ個（ｎは２以上の整数）のチャンネルを使用した
波形データのシーケンス再生装置であって、複数の波形
データを記憶するメモリと、前記複数の波形データの再
生タイミングを示す複数のイベントデータを順次記憶し
たシーケンスメモリと、ｎチャンネルに対応したｎ個の
記憶領域を有するバッファメモリと、前記シーケンスメ
モリに記憶されたイベントデータを、早いタイミングの
ものより順次ｎ個のチャンネルのうちの開放チャンネル
に割り当てるチャンネル割当手段と、前記複数の波形デ
ータのうち、各チャンネルに割り当てられたイベントデ
ータにより指示される波形データを、その先頭部分より
一部分ずつ、順次対応するチャンネルの前記記憶領域に
供給する供給手段と、タイミングパルスを計数するカウ
ンタと、前記カウンタのカウント値に基づき、各チャン
ネルに割り当てられたイベントデータの再生タイミング
を検出する検出手段と、再生タイミングの検出に応じ
て、検出されたチャンネルの記憶領域に記憶された波形
データを順次読み出して再生する読出再生手段と、前記
読出再生手段による読み出しの終了したチャンネルを検
出し、該チャンネルを開放するチャンネル開放手段とを
有するものである。このシーケンス再生装置によれば、
複数ｎ個のチャンネルの波形データを順次正確なタイミ
ングでシーケンス再生することが可能となる。

【０００９】

【発明の実施の形態】図１は、本発明の波形再生方法が
適用された波形再生装置の一実施の形態である波形録音
再生装置の全体構成を示すブロック図である。この図に
おいて、１０はこの波形再生装置全体の制御を行うため
の中央処理装置（ＣＰＵ）、１１は各種のプログラムや
定数データなどを記憶するＲＯＭ、１２は実行するプロ
グラムやデータが読み込まれるとともに各種バッファ領
域やワークエリアとして使用される第１のランダムアク
セスメモリ（ＲＡＭ）、１３は各種の情報を表示する表
示装置、１４は該表示装置１３をローカルバス１８に接
続するためのインターフェース回路、１５はユーザから
の各種の指示などを入力するためのキーボード、１６は
該キーボード１５をローカルバス１８に接続するための
インターフェース回路、１７は時間を計測したりＣＰＵ
１０に対してタイマ割込をかけるタイマである。これら
ＣＰＵ１０、ＲＯＭ１１、第１のＲＡＭ１２、インター
フェース回路１４、１５およびタイマ１７は、ローカル
バス１８に接続されている。

【００１０】ここで、前記第１のＲＡＭ１２上には、複
数チャンネルの波形サンプルデータが記憶されるバッフ
ァ領域（ＰＣバッファ）が確保される。このＰＣバッフ
ァは、前記ＣＰＵのメモリアドレス空間上の任意の位置
に任意の大きさで設定することができる。なお、前記波
形サンプルデータは、１ワードが３２ビットあるいは１
６ビット等いずれのタイプのデータであってもよいが、
ここでは、１ワードが１６ビットの波形サンプルデータ
であるものとして説明する。

【００１１】２０はＰＣＩ（Peripheral Component Int
erconnect）バスであり、１９は前記ローカルバス１８
とＰＣＩバス２０とを接続するためのＨＯＳＴ−ＰＣＩ
ブリッジ回路である。なお、ＰＣＩバスは６４ビットに
拡張することができるが、ここでは３２ビットのデータ
バス幅をもつものする。ＰＣＩバス２０は、１つの３２
ビットのデータバスをアドレス用およびデータ用に時分
割で使用する。例えばデータ転送時には、まず、アドレ
スを該データバスに送出して転送先を指定し、次に同バ
スを使用してデータ転送を実行する。

【００１２】２１は第２のランダムアクセスメモリ（Ｒ
ＡＭ）、２２は該第２のＲＡＭ２１を前記ＰＣＩバス２
０に接続するためのインターフェース回路である。ま
た、２３は各種の波形サンプルデータやプログラムなど
が格納されるハードディスク装置、２４は各種の波形サ
ンプルデータやプログラムなどを記録したＣＤ−ＲＯＭ
を駆動するＣＤ−ＲＯＭ装置、２５はハードディスク装
置２３やＣＤ−ＲＯＭ装置２４などの外部記憶装置を接
続するためのＳＣＳＩ（small computer systeminterfa
ce）インターフェース回路である。さらに、２７はネッ
トワークインターフェース回路であり、電話回線や専用
線等を介して外部のネットワーク２６と接続するための
回路である。なお、この図には示されていないが、ＭＩ
ＤＩ信号を入出力するためのＭＩＤＩインターフェース
等を設けても良い。

【００１３】３０は、前記第１のＲＡＭ１２中のＰＣバ
ッファに記憶されている波形サンプルデータを読み出
し、該読み出された波形サンプルデータに対して必要に
応じてエフェクト付与などの加工を施してサウンドシス
テム２９に出力し、また、オーディオ入力端子からマイ
クロフォン２８等を介して入力されるオーディオ信号を
波形サンプルデータに変換して、前記第１のＲＡＭ１２
中のＰＣバッファに格納する波形入出力回路（サウンド
入出力ボード）であり、２８は前記サウンド入出力ボー
ド３０に設けられたサウンド入力端子に接続されたマイ
クロフォン、２９は前記サウンド入出力ボード３０から
出力されるオーディオ信号を増幅して放音するサウンド
システムである。なお、このサウンド入出力ボード３０
の内部構成については後述する。

【００１４】図示するように、前記ＰＣＩバス２０に
は、前記ＨＯＳＴ−ＰＣＩブリッジ回路１９、インター
フェース回路２２、ネットワークインターフェース回路
２７、ＳＣＳＩインターフェース回路２５およびサウン
ド入出力ボード３０が接続されている。ここで、前記Ｈ
ＯＳＴ−ＰＣＩブリッジ回路１９、ネットワークインタ
ーフェース回路２７、ＳＣＳＩインターフェース回路２
５およびサウンド入出力ボード３０は、いずれもバス・
マスターとなることができ、例えば前記ＨＯＳＴ−ＰＣ
Ｉブリッジ回路１９に設けられているバスアービターに
対してバス使用要求を出して、バス使用権を獲得した後
にＰＣＩバス２０を使用して当該データ転送を実行する
ことができる。

【００１５】なお、バス構成は、前記図１に示した例に
限られることはない。例えば、図１におけるローカルバ
スを、ＣＰＵ専用のバスと周辺Ｉ／Ｏ等を接続するため
のローカルＰＣＩバスの２つのバスにより構成するな
ど、様々なバス構成とすることが出来る。また、図１に
おいては、前記ハードディスク装置２３およびＣＤ−Ｒ
ＯＭ装置２４はＰＣＩバス２０に接続されているものと
したが、前記ローカルバス１８にＳＣＳＩインターフェ
ース回路を接続し、これにハードディスク装置やＣＤ−
ＲＯＭ装置あるいはＤＶＤ装置などの外部記憶装置を接
続するようにしても良い。

【００１６】次に、前記サウンド入出力ボード３０の内
部構成について説明する。図２は、前記サウンド入出力
ボード３０の一構成例を示すブロック図である。この図
において、３１は前記ＰＣＩバス２０に接続された第１
の転送回路、３２はバッファメモリとして使用される第
３のランダムアクセスメモリ（ＲＡＭ３）であり、この
第３のＲＡＭ３２には再生バッファ（Ｐバッファ：Play
Buffer）と録音バッファ（Ｒバッファ：Record Buffe
r）の２種類のバッファが設けられており、１チャンネ
ル当たり例えば１Ｋワード（＝１０２４ワード）の容量
となされている。この例においては、再生１６チャンネ
ル、録音４チャンネルの合計２０チャンネルとされてお
り、各チャンネル毎に１Ｋワードの波形サンプルデータ
を格納することができるようになされている。また、３
３は前記ＰバッファおよびＲバッファとミキサ３４との
間のデータ転送を実行する第２の転送回路である。後述
するように、ＲＡＭ３２へのアクセスはサンプリング周
期（ＤＡＣサイクル）の２分の１の期間を単位として時
分割多重化されており、各ＤＡＣサイクルの前半を第２
の転送回路３３が、また、後半を第１の転送回路３１が
それぞれ使用してアクセスを行っている。

【００１７】３４はミキサ、３５は信号処理プロセッサ
（ＤＳＰ：Digital Signal Processor）、３６はＡ／Ｄ
変換器、３７はＤ／Ａ変換器である。ミキサ３４は例え
ば入力３６チャンネル、出力２４チャンネルの構成とさ
れており、前記マイクロフォン２８から入力され前記Ａ
／Ｄ変換器３６においてデジタルデータに変換された波
形サンプルデータ、前記第２の転送回路３３により転送
される前記Ｐバッファからの波形サンプルデータおよび
前記ＤＳＰ３５において処理された波形サンプルデータ
を入力とし、前記ＣＰＵ１０から供給される制御データ
に基づいてミキシング動作を行って、前記第２の転送回
路３３を介して前記Ｒバッファ、前記ＤＳＰ３５あるい
は前記Ｄ／Ａ変換器３７に出力する。

【００１８】ＤＳＰ３５は、前記ミキサ３４から入力さ
れる１６チャンネルの波形サンプルに対し所定のエフェ
クト付加や補間演算等の各種の処理を実行し、処理結果
の１６チャンネルの波形サンプルを前記ミキサ３４に出
力する。なお、このＤＳＰ３５は１ＤＡＣサイクル期間
に複数種類の信号処理、例えば補間演算、各種のエフェ
クト処理等を実行することのできるマルチ（プログラ
ム）ＤＳＰとされている。Ａ／Ｄ変換器３６は前記マイ
クロフォン２８から入力されるオーディオ信号（音声信
号あるいは楽音信号）を所定のサンプリングレート（Ｄ
ＡＣサイクル、例えば４４．１ＫＨｚ）でサンプリング
して所定ビット数（ここでは１６ビット）の波形サンプ
ルデータに変換して、前記ミキサ３４に出力する。ここ
では、４チャンネルの波形サンプルを入出力することが
できるように構成されている。Ｄ／Ａ変換器３７は、前
記ミキサ３４から出力される４チャンネルの波形サンプ
ルデータをアナログ信号に変換して前記サウンドシステ
ム２９に出力する。

【００１９】前記ミキサ３４では、サンプリング周期毎
に、第２の転送回路から１６チャンネル、マルチＤＳＰ
３５から１６チャンネル、Ａ／Ｄ変換器３６から４チャ
ンネルの計３６チャンネルの波形データを入力し、制御
データに含まれる各入力／出力毎に独立して設定された
レベルデータに基づいて２０通りのミキシング処理を行
い、そのミキシング結果を第２の転送回路に４チャンネ
ル、マルチＤＳＰ３５に１６チャンネル、Ｄ／Ａ変換器
３７に４チャンネルの計２０チャンネルの波形データと
してそれぞれ出力する。

【００２０】ここで、第２の転送回路３３、マルチＤＳ
Ｐ３５、Ａ／Ｄ変換器３６、Ｄ／Ａ変換器３７をどのよ
うに接続するかを、前記レベルデータにより設定するこ
とができる。例えば、外部マイクロフォン２８から入力
する波形データをＰＣバッファに録音したいときは、各
ＤＡＣサイクル毎に、Ａ／Ｄ変換器３６から入力する波
形データをミキサ３４で音量制御してマルチＤＳＰ３５
に送り、マルチＤＳＰ３５でイコライザ処理やコンプレ
ッサ処理を行った波形データを再びミキサ３４に入力し
て音量制御した後に、ミキサ３４内の転送回路２への送
出レジスタ（図示せず）に記憶させる。また、録音時の
結線は、録音用の４チャンネルのそれぞれについて独立
して設定できる。

【００２１】また、ＰＣバッファの波形データを再生し
たいときには、各ＤＡＣサイクル毎に、転送回路２から
ミキサ３４内の入力レジスタ（図示せず）に出力される
波形データをミキサ３４で音量制御してマルチＤＳＰ３
５に送り、マルチＤＳＰ３５でコーラス効果や残響効果
のエフェクト処理を行った波形を再びミキサ３４に入力
して、音量制御した後にＤ／Ａ変換器３７に出力する。
再生時の結線は、再生用の１６チャンネルのそれぞれに
ついて独立に設定することができる。さらに他の例とし
て、Ａ／Ｄ変換器から入力する波形データをマルチＤＳ
Ｐ３５に送ってエフェクトを付与してＤ／Ａ変換器３７
に出力するよう設定したり、再生チャンネルで再生した
ＰＣバッファの波形データを、マルチＤＳＰでイコライ
ザ処理等の処理を施した後、録音チャンネルで別領域の
ＰＣバッファに記憶するよう設定することもできる。

【００２２】なお、上述したようにサンプリング周期で
処理を行う、ミキサ３４、ＤＳＰ３５、Ｄ／Ａ変換器３
７等をディジタルオーディオ回路とよぶ。これらディジ
タルオーディオ回路に入力された波形データは、最終的
にはアナログ波形に変換されて、さらにスピーカ等で音
に変換されることとなる。

【００２３】３８は例えば３２ビット構成とされたカウ
ンタであり、前記ＤＡＣサイクルに等しい４４．１ＫＨ
ｚのパルスを計数するように構成されている。したがっ
て、このカウンタ３８はＤＡＣサイクルを単位として計
数した時刻データを出力する。３９は前記カウンタ３８
から出力される時刻データおよび後述するレジスタ４０
に格納されている各種の指定時刻データとを比較結果に
基づいて前記第１の転送回路３１あるいは第２の転送回
路３３の動作を制御するタイミング発生部である。ま
た、４０はレジスタであり、このサウンド入出力ボード
３０における前記第１の転送回路３１、第２の転送回路
３３、カウンタ３８、タイミング発生部３９、ＤＳＰ３
５、Ａ／Ｄ変換器３６およびＤ／Ａ変換器３７等に対す
る各種制御に必要な各種の制御データあるいは変数が前
記ＣＰＵ１０により設定されるようになされている。な
お、このレジスタ４０に設定される各データの詳細につ
いては後述する。

【００２４】さて、このように構成された波形録音再生
装置において、波形再生時には、前記第１のＲＡＭ１２
上のＰＣバッファに格納されている各チャンネルの波形
サンプルデータを前記第１の転送回路３１の制御のもと
に前記サウンド入出力ボード３０内の前記第３のＲＡＭ
３２のＰバッファに３２サンプル単位で順次転送し、前
記第２の転送回路３３の制御のもとに該第３のＲＡＭ３
２から各発音チャンネルにつき各ＤＡＣサイクル毎に１
波形サンプルデータずつ前記ミキサ３４（及びマルチＤ
ＳＰ３５）を介して前記Ｄ／Ａ変換器３７に出力して、
前記サウンドシステム２９から当該オーディオ信号を出
力する。また、波形録音時には、前記マイクロフォン２
８から入力され前記Ａ／Ｄ変換器３６において波形サン
プルデータに変換されて（マルチＤＳＰ３５を介して）
前記ミキサ３４から出力されるオーディオ信号を前記第
２の転送回路３３の制御のもとに前記第３のＲＡＭ３２
中のＲバッファに格納し、該第３のＲＡＭ中のＲバッフ
ァ中に格納された波形サンプルデータを前記第１の転送
回路３１の制御のもとに、前記第１のＲＡＭ１２中のＰ
Ｃバッファに３２サンプル単位で転送する。

【００２５】この様子を図３を参照して説明する。図３
は、前記第１のＲＡＭ１２に設けられたＰＣバッファ、
前記第３のＲＡＭ３２に設けられたＰバッファあるいは
Ｒバッファおよび前記ミキサ３４の間を波形サンプルデ
ータが転送される様子を説明するための図であり、
（ａ）は再生時のデータの流れ、（ｂ）は録音時のデー
タの流れを示す図である。前述したように、この実施の
形態においては、再生が１６チャンネル、録音が４チャ
ンネルとされており、図示するようにチャンネル番号０
〜１５までが再生チャンネル、チャンネル番号１６〜１
９までが録音チャンネルとされている。前記Ｐバッファ
および前記Ｒバッファは各再生チャンネル、各録音チャ
ンネルに対応して互いに独立して設けられており、それ
ぞれ波形データを記憶するリングバッファとし循環的に
使用される。

【００２６】図３の（ａ）は、前記チャンネル番号０〜
１５の再生データの流れを示すもので、ここには１つの
チャンネルｘについてのみ図示してある。図示するよう
に、前記第１のＲＡＭ１２中に設けられた第ｘチャンネ
ル（ｘ＝０，１，…，１５）に対応するＰＣバッファ領
域は開始アドレスＳＡ［ｘ］と終了アドレスＥＡ［ｘ］
とにより規定されており、ＴＰ［ｘ］は、該ＰＣバッフ
ァ領域の読み出し位置を示す転送ポインタである。

【００２７】前記サウンド入出力ボード３０は、１ＤＡ
Ｃサイクルを２つに分割し、１ＤＡＣサイクルの前半の
期間にＰＣバッファからの波形サンプルデータの読み出
しが必要であるか否かを判定する。そして、波形サンプ
ルデータの読み出しが必要な場合には、同ＤＡＣサイク
ルの後半の期間に、バスアービターにＰＣＩバス２０の
使用要求を出力し、バスの使用権を獲得して、ＲＡＭ１
２をアクセスし、転送ポインタＴＰ［ｘ］により指定さ
れたアドレスから連続する３２ワードのデータを読み出
し、Ｐバッファにバースト転送する。このとき、前記転
送ポインタＴＰ［ｘ］は、１バストランザクション毎に
１６アドレス（３２ワード分）だけ増加される。また、
前記ＰＣバッファは３２ビットアドレス境界でアクセス
されることとなる。ここで、バースト転送とは、最初に
アドレスをデータバスに１回だけ出力し、次に複数のデ
ータを連続的に転送する転送方法である。バースト転送
では、１データ毎にアドレスを指定する必要がないた
め、メモリ上の指定したアドレスの位置から連続する複
数アドレス分のデータをまとめて高速転送することがで
きる。例えば、ＰＣＩバスの動作クロックを３３ＭＨｚ
とすると、１ＤＡＣサイクルで３２サンプルのバースト
転送を行う場合には、バスの転送能力の０．１％程度が
使用される。一方、３２サンプルをバースト転送を行わ
ずに転送した場合には、その約４倍弱の転送時間を要す
る。

【００２８】また、前記開始アドレスＳＡ［ｘ］と終了
アドレスＥＡ［ｘ］の間には割り込み要求アドレスＩＡ
［ｘ］を設定することができるようになされており、前
記転送ポインタＴＰ［ｘ］がこの割り込み要求アドレス
ＩＡ［ｘ］に達したときに、前記ＣＰＵ１０に対して割
り込み要求を発生するようになされている。したがっ
て、この割り込み要求アドレスＩＡ［ｘ］＝終了アドレ
スＥＡ［ｘ］に設定しておけば、ＣＰＵは、当該割り込
みにより当該ＰＣバッファのデータの転送完了を検出す
ることができ、その時点でそのＰＣバッファを開放して
ＲＡＭ１２上の他の波形データの再生に使用できるよう
にすることもできるし、あるいは、前記転送ポインタＴ
Ｐ［ｘ］＝ＳＡ［ｘ］とセットして当該ＰＣバッファに
格納されている波形データを繰り返し再生させることも
できる。

【００２９】また、以下に示す方法を用いれば、１つの
再生チャンネルｘの小容量のＰＣバッファ（例えば、４
Ｋ〜６４Ｋワード）を使用して、前記ハードディスク装
置２３あるいは前記ＣＤ−ＲＯＭ装置２４等の外部記憶
装置に記憶されている大容量の波形データ（例えば数百
Ｋ〜数十Ｍワード）を、順次読み出しながらダイレクト
再生することができる。

【００３０】まず、前記外部記憶装置に記憶された波形
データの１つが再生指示されると、ＣＰＵは、その先頭
部分の波形データをＰＣバッファ［ｘ］に転送する。そ
して、前記ＩＡ［ｘ］を前記ＳＡ［ｘ］と前記ＥＡ
［ｘ］の中間の値に設定して同ＰＣバッファの再生を開
始する。やがてＴＰ［ｘ］がＩＡ［ｘ］に達して割り込
みが発生したら、ＣＰＵは、ＩＡ［ｘ］＝ＥＡ［ｘ］に
設定するとともに、前記外部記憶装置から続きの波形デ
ータを読み出し、同ＰＣバッファ［ｘ］の前記開始アド
レスＳＡ［ｘ］からその容量の１／２だけ格納する。さ
らに、ＴＰ［ｘ］がＩＡ［ｘ］に達して割り込みが発生
したら、ＣＰＵは、ＴＰ［ｘ］＝ＳＡ［ｘ］かつＩＡ
［ｘ］に前記中間の値を設定するとともに、前記外部記
憶装置から続きの波形データを読み出し、同ＰＣバッフ
ァ［ｘ］の後半の１／２に格納する。以後、上述した前
記中間の値に設定されたＩＡ［ｘ］での割り込みの処理
と、ＥＡ［ｘ］に設定されたＩＡ［ｘ］での割り込みの
処理を交互に繰り返して、前記外部記憶装置の指定され
た波形データの再生を最後まで行う。なお、ＣＰＵは、
上述したＰＣバッファ［ｘ］の半分の量の波形データの
転送を、ＣＰＵの内蔵するダイレクトメモリアクセスコ
ントローラＤＭＡＣで行ってもよいし、またその際にバ
ースト転送を使用してもよい。

【００３１】さて、前記第１のＲＡＭ１２上のＰＣバッ
ファの転送ポインタＴＰ［ｘ］から読み出され、バース
ト転送された３２ワードの波形サンプルデータは、前記
第３のＲＡＭ３２上のｘチャンネルのＰバッファの転送
書き込みポインタＴＷＰ［ｘ］で示されるアドレスから
順に書き込まれる。前述のように、このＰバッファは例
えば各チャンネル１Ｋワードの大きさとされている。バ
ースト転送毎に、ＴＷＰ［ｘ］は３２アドレスずつ進
む。このＰバッファのデータの読み出しは、前記第２の
転送回路３３によりＤＡＣサイクルの前半に実行され
る。第２の転送回路３３は、前記Ｐバッファのオーディ
オ再生ポインタＡＰＰ［ｘ］により示されるアドレスか
ら１ＤＡＣサイクル毎に１サンプルの波形サンプルデー
タを読み出し、前記ミキサ３４に転送する。なお、後述
するように、この読み出しを開始／終了するタイミング
は、前記タイミング発生部３９により制御される。

【００３２】一方、前記図３の（ｂ）は録音チャンネル
におけるデータの流れを示す図である。前記マイクロフ
ォン２８から入力され、前記Ａ／Ｄ変換器３６において
デジタルデータに変換されたオーディオデータは、必要
に応じて前記ＤＳＰ３５において所定の信号処理を施さ
れた後、前記ミキサ３４から出力される。前記第２の転
送回路３３は前記ミキサ３４からＤＡＣサイクル毎に出
力される波形サンプルデータをＤＡＣサイクルの前半に
前記第３のＲＡＭ３２中に設けられたｘチャンネル（ｘ
＝１６，…，１９）のＲバッファのオーディオ録音ポイ
ンタＡＲＰ［ｘ］により指定されるアドレスに書き込
む。このオーディオ録音ポインタはＤＡＣサイクル毎に
順次インクリメントされる。なお、このＲバッファのサ
イズも、前記Ｐバッファと同様に各チャンネル１Ｋワー
ドとされている。

【００３３】このＲバッファに波形サンプルデータが所
定量書き込まれると、ＤＡＣサイクルの後半において、
前記第１の転送回路３１がバス・マスターとなり、この
波形サンプルデータを前記第１ＲＡＭ中のＰＣバッファ
に３２ワードずつバースト転送により書き込む。このと
き、前記Ｒバッファの転送読み出しポインタＴＲＰ
［ｘ］を先頭アドレスとする３２ワードの波形サンプル
データが順次読み出され、前記第１のＲＡＭ１２上のＰ
Ｃバッファの転送ポインタＴＰ［ｘ］から順に書き込み
が行われる。そして、転送ポインタＴＰ［ｘ］は、１バ
ストランザクション毎に１６アドレス（３２ワード分）
ずつ増加される。

【００３４】なお、この録音の場合にも、前述の場合と
同様に割り込み要求アドレスＩＡ［ｘ］を設定すること
により、録音の終わったＰＣバッファを順次開放するこ
と、あるいは、前記ＰＣバッファを小容量のダブルバッ
ファとして使用して、入力する大容量の波形データをダ
イレクトにハードディスク装置等に録音することができ
る。

【００３５】このように、この実施の形態においては、
バースト転送機能を有するＰＣＩバス２０に波形再生回
路となるサウンド入出力ボード３０が接続されており、
前記第１の転送回路３１が、ＰＣバッファからの波形サ
ンプルの読み出しが必要となったときに、ＰＣＩバス２
０の使用権を獲得して当該波形サンプルを前記サウンド
入出力ボード３０上に設けられた当該チャンネルのバッ
ファメモリに例えば３２サンプルずつバースト転送して
いる。したがって、波形データの転送によるシステム全
体の動作効率の低下を防止すること、および、複数チャ
ンネルの波形データを同時に安定して再生することも可
能となる。

【００３６】次に、このように構成された波形録音再生
装置の動作について、フローチャートを参照しながら説
明する。図４は、前記ＣＰＵ１０により実行されるメイ
ンルーチンの動作を示すフローチャートである。まず、
前記ＣＰＵ１０は、ステップＳ１１において、各領域の
確保や、変数およびフラグの初期化等の初期設定処理を
実行する。次に、何らかの起動要因の発生を待つ（ステ
ップＳ１２およびＳ１３）。そして、起動要因が発生す
ると、ステップＳ１４に進み、その起動要因が何である
かを判定する。

【００３７】起動要因が、スイッチあるいはＧＵＩ画面
上の所定の領域に対するマウスのクリックなどのスイッ
チ操作であるときには、ステップＳ１５に進み、該操作
されたスイッチに対応する処理を行う。ここで、波形再
生に対応するスイッチが操作されたときは、後述する波
形再生処理が行われることとなる。また、前記起動要因
が割り込みであるときには、ステップＳ１６に進み、当
該割り込みに対応する処理が行われる。この割り込み処
理については、後述する。さらに、前記起動要因がスイ
ッチ操作でもなく、割り込みでもなく、終了指示でもな
いその他の処理であるときには、ステップＳ１７に進
み、当該起動要因に対応する処理が行われる。さらにま
た、前記起動要因が終了指示であるときには、ステップ
Ｓ１８に進み、メモリ領域の開放等の終了処理を実行す
る。

【００３８】次に、本発明において実行される波形録音
再生処理について説明するが、その前に、前記図２に示
した前記レジスタ４０中に格納されている各フラグおよ
び変数について一通り説明する。ＲＦはランフラグ（Ru
n Flag）であり、このランフラグＲＦが「１」にセット
されているときに、前記カウンタ３８はカウントを開始
し、ＲＦ＝０のときにカウントを停止するようになされ
ている。また、前述のように、ＳＡ［ｘ］（Start Addr
ess）は第ｘチャンネルのＰＣバッファの先頭アドレ
ス、ＥＡ［ｘ］（End Address）は第ｘチャンネルのＰ
Ｃバッファの最終アドレス、ＩＡ［ｘ］（IRQ Addres
s）は第ｘチャンネルのＰＣバッファの割り込み要求ア
ドレス、ＴＰ［ｘ］（Transfer Pointer）は第ｘチャン
ネルのＰＣバッファの読み出し位置を示す転送ポインタ
である。ＳＵＳ［ｘ］（Suspend Flag）は第１の転送回
路３１によるそのチャンネルの転送が一時中断されてい
ることを示すサスペンドフラグである。

【００３９】また、ＰＳＣ［ｘ］（Playback Start Cou
nt）は第ｘチャンネルのＤＡＣサイクルを単位とする再
生開始時刻を示す再生開始カウント値、ＰＥＣ［ｘ］
（Playback End Count）は第ｘチャンネルのＤＡＣサイ
クルを単位とする再生停止時刻を示す再生終了カウント
値、ＴＷＰ［ｘ］（Transfer Write Pointer）は第ｘチ
ャンネルのＰバッファの書込位置を示す転送書き込みポ
インタ、ＴＷＦ［ｘ］（Transfer Write Flag）は第ｘ
チャンネルのＰＣバッファからＰバッファへの転送の開
始／終了を指示する転送指示フラグ、ＡＰＰ［ｘ］（Au
dio Playback Pointer）は第ｘチャンネルのＰバッファ
の読み出し位置を示す再生ポインタ、ＡＰＦ［ｘ］（Au
dio Playback Flag）は第ｘチャンネルの波形再生開始
／終了を指示する再生指示フラグである。

【００４０】さらに、ＲＳＣ［ｘ］（Recording Start
Count）は第ｘチャンネルのＤＡＣサイクルを単位とす
る録音開始時刻を指定する録音開始カウント値、ＲＥＣ
［ｘ］（Recording End Count）は第ｘチャンネルのＤ
ＡＣサイクルを単位とする録音停止時刻を指定する録音
終了カウント値、ＴＲＰ［ｘ］（Transfer Read Pointe
r）は第ｘチャンネルのＲバッファの読み出し位置を示
す転送読み出しポインタ、ＴＲＦ［ｘ］（Transfer Rea
d Flag）は第ｘチャンネルのＲバッファからＰＣバッフ
ァへの転送の開始／終了を指示する転送指示フラグ、Ａ
ＲＰ［ｘ］（Audio Rec Pointer）は第ｘチャンネルの
Ｒバッファの録音ポインタ、ＡＲＦ［ｘ］（Audio Rec
Flag）は第ｘチャンネルの録音の開始／終了を指示する
録音指示フラグである。さらにまた、ＲＰＣ（Recordin
g Pre Count）は、プリトリガー録音の場合に、何サン
プル前から録音を開始するかを指示する録音プリカウン
ト値、すなわちＴＲＦ［ｘ］＝１となった時のＡＲＰ
［ｘ］の値より、何サンプル前から転送を開始するかを
規定するデータであり、ＴＲＦ［ｘ］＝１がセットされ
たタイミングにＴＲＰ［ｘ］＝ＡＲＰ［ｘ］−ＲＰＣを
転送開始アドレスとして第１の転送回路がＰＣバッファ
への転送を開始する。

【００４１】録音を行いたい場合、操作者は、まず録音
準備の操作を行い、その後に録音開始の操作を行う。Ｃ
ＰＵ１０は、前記録音準備の動作に応じて録音指示フラ
グＡＲＦ［ｘ］を１にセットし、その後の前記録音開始
の指示に応じてＴＲＦ［ｘ］を１にセットする。ＡＲＦ
［ｘ］のセットに応じて、まず、第２の転送回路３３に
よる前記ミキサ３４から出力される波形データのＲバッ
ファへの書込みがスタートし、その後にＴＲＦ［ｘ］の
セットに応じて、第１の転送回路によるＲバッファの波
形データのＰＣバッファへの転送がスタートする。入力
波形データのＲバッファへの書き込みは前記ＴＲＦ
［ｘ］を１にセットするタイミングに先立って行われて
いるので、上記転送開始アドレスによって、録音開始の
指示時のサンプルよりＲＰＣの示すサンプル数だけ前の
サンプルから波形データをＰＣバッファに転送すること
ができる。

【００４２】このように、本実施の形態によれば、波形
データの録音バッファからＰＣバッファへの転送を、任
意のタイミングで開始することができる。しかも、録音
開始の指示がなされるまで入力波形はＲバッファに書き
込まれるだけであるので、指示待ちの状態でＰＣＩバス
２０に負担を掛けることはない。なお、操作者が録音開
始の指示を行うかわりに、入力波形のレベルに応じてＣ
ＰＵ１０が録音開始の指示を発生するようにしても良
い。

【００４３】さて、この波形録音再生装置における波形
再生処理には、（１）前記第１のＲＡＭ１２上に格納さ
れている波形サンプルデータを再生する場合、（２）シ
ーケンス再生、すなわち、各チャンネルの波形サンプル
データを再生する時間等を記述したシーケンスデータに
基づいて波形再生を行う場合、（３）上述したようなハ
ードディスクに記憶されている波形をダイレクトに再生
する場合等各種の場合がある。

【００４４】はじめに、前記（１）の第１のＲＡＭ１２
上に格納されている波形サンプルデータ（ＷＡＶＥデー
タ）を再生する場合について説明する。図５の（ａ）
は、前記（１）のＷＡＶＥデータの再生指示が行われた
ときに前記ＣＰＵ１０により実行される動作を説明する
ためのフローチャートである。この処理は、前記図４に
おいてはステップＳ１５のスイッチ処理の中に含まれて
いる。

【００４５】操作者が波形再生を指示するスイッチの操
作あるいはＧＵＩ画面上のボタンに対するマウス等のク
リックにより波形再生指示を行うと、この図５の（ａ）
の処理が開始される。まず、ステップＳ２１において、
当該再生指示に含まれている前記第１のＲＡＭ１２上に
格納されている再生すべき波形データを指示するＷＡＶ
Ｅ指示データを受け取る。

【００４６】次に、ステップＳ２２に進み、前記ステッ
プＳ２１において同時に再生することを指示されたＷＡ
ＶＥデータに応じて、発音チャンネルの割り当てを行
う。ここでは、前記発音チャンネルのうち現在発音され
ていないチャンネル、すなわち、第０チャンネル〜第１
５チャンネルのうちで、前記転送指示フラグＴＷＦ
［ｘ］および再生指示フラグＡＰＦ［ｘ］がともに
「０」であるチャンネルの中から発音すべきチャンネル
ｘを指定する。また、ＴＷＦ［ｘ］とＡＰＦ［ｘ］がと
もに「０」であるチャンネルが無い場合には、再生用の
１６個のチャンネルのうちの発音の一番短いチャンネル
や音量の一番小さいチャンネルを消音して、そのチャン
ネルを発音チャンネルｘとして指定する。

【００４７】続いて、ステップＳ２３に進み、前記ＷＡ
ＶＥ指示データに含まれている当該ＷＡＶＥデータに対
応する前記ＰＣバッファの先頭アドレスおよび最終アド
レスを、指定した発音チャンネルｘの先頭アドレスＳＡ
［ｘ］および最終アドレスＥＡ［ｘ］として、前記レジ
スタ４０に設定する。次に、ステップＳ２４に進み、前
記レジスタ４０の当該発音チャンネルｘに対応する転送
指示フラグＴＷＦ［ｘ］を「１」にセットする。このと
き、当該チャンネルｘの転送書き込みポインタＴＷＰ
［ｘ］および再生ポインタＡＰＰ［ｘ］は初期化され
る。なお、このＴＷＦ［ｘ］を「１」にセットすること
により、後述するように、指定されたＷＡＶＥデータの
第１の転送回路３１による前記Ｐバッファへの転送（プ
リロード）が開始されることとなる。

【００４８】続いて、ステップＳ２５に進み、当該発音
チャンネルに対応するＤＡＣサイクルを単位とする再生
開始時刻を示す再生スタートカウント値ＰＳＣ［ｘ］お
よびＤＡＣサイクルを単位とする再生停止時刻を示す再
生終了カウント値ＰＥＣ［ｘ］を前記レジスタ４０に設
定する。例えば、直ちに再生を開始させる場合には、前
記タイマ１７における現在時刻データをもとにＤＡＣサ
イクルを単位とする現在時刻データを算出し、その値を
前記再生スタートカウント値ＰＳＣ［ｘ］として設定す
る。また、前記再生終了カウント値ＰＥＣ［ｘ］として
は、当該波形再生指示に再生終了時刻情報が含まれてい
るときにはそれに対応する値を設定し、また、当該ＷＡ
ＶＥデータを一通り再生する場合にはその波形サンプル
数を前記再生スタートカウント値ＰＳＣ［ｘ］に加算し
た値を設定する。ここでは、ランフラグがＲＦ＝１に設
定されており、カウンタ３８が動作中であることとす
る。

【００４９】以上が、波形再生指示がなされたときに前
記ＣＰＵ１０において実行される処理である。この処理
において、上述したように、割り当てられた発音チャン
ネルにそれぞれ対応するＳＡ［ｘ］、ＥＡ［ｘ］、ＰＳ
Ｃ［ｘ］およびＰＥＣ［ｘ］が設定され、また、ＰＣバ
ッファから前記Ｐバッファへの転送の開始を指示するＴ
ＷＦ［ｘ］が「１」にセットされることとなる。実際の
再生処理は、次に説明する第１の転送回路３１および第
２の転送回路３３による処理により実行される。

【００５０】図５の（ｂ）は、前記第１の転送回路３１
において実行される転送準備処理のフローチャートであ
る。この転送準備処理は１ＤＡＣサイクルを２つに分割
した前半部分において１回どおり実行される。まず、ス
テップＳ３１において、前記転送指示フラグＴＷＦ
［ｘ］あるいは前記転送指示フラグＴＲＦ［ｘ］につい
て、「１」にセットされているものがあるか否かを判定
する。ここで、全チャンネルについてフラグＴＷＦ
［ｘ］およびＴＲＦ［ｘ］がセットされていないときに
は、転送は指示されていないのであるから、この転送準
備処理は終了される（Ｓ３１の判定結果がＹＥＳのと
き）。一方、フラグＴＷＦ［ｘ］あるいはＴＲＦ［ｘ］
のいずれかが「１」にセットされている場合、すなわ
ち、転送が指示されているチャンネルがあるときには、
ステップＳ３２に進む。

【００５１】ステップＳ３２において、ＴＷＦ［ｘ］あ
るいはＴＲＦ［ｘ］が「１」にセットされているチャン
ネルについて、サスペンドフラグＳＵＳ［ｘ］が「１」
にセットされており、かつ、転送すべきデータが１２８
ワード以上あるチャンネルをサーチする。ここで、サス
ペンドフラグＳＵＳ［ｘ］は、キャッチアップ防止のた
めに当該チャンネルのＷＡＶＥデータの転送を一時中断
するためのフラグであり、当該チャンネルが発音チャン
ネルであるときにはＷＡＶＥデータが書き込まれる前記
Ｐバッファの空き容量が一度のバースト転送により転送
されるデータ量（この実施の形態においては３２ワー
ド）よりも少なくなったときに、また、当該チャンネル
が録音チャンネルであるときには前記Ｒバッファに貯え
られている波形サンプルが３２ワードよりも少なくなっ
たときにセットされる。すなわち、このＳＵＳ［ｘ］フ
ラグが「１」にセットされているときにはそのチャンネ
ルの転送は中断されている。

【００５２】ＳＵＳ［ｘ］フラグが「１」にセットされ
ており、転送すべきデータが１２８ワード以上あるチャ
ンネルが見つかったときは、ステップＳ３４において、
このチャンネルのＳＵＳ［ｘ］フラグを「０」にリセッ
トする。ここで、「転送すべきデータ」は、当該チャン
ネルが発音チャンネルであるときには前記Ｐバッファの
空き容量を指し、当該チャンネルが録音チャンネルであ
るときには前記Ｒバッファに貯えられた波形サンプルの
量を指す。このように、前記ステップＳ３２〜Ｓ３４に
より、ＳＵＳ［ｘ］フラグが「１」にセットされている
チャンネルのうちの転送すべきデータが１２８ワード以
上あるチャンネルについて、ＳＵＳ［ｘ］フラグを
「０」にリセットして、その転送の中断状態を解除する
処理が行われている。

【００５３】続いて、ステップＳ３５に進み、前記フラ
グＴＷＦ［ｘ］あるいはＴＲＦ［ｘ］が「１」にセット
されており、かつ、ＳＵＳ［ｘ］フラグが「０」である
チャンネルについて、その転送すべきデータが一番多い
チャンネルをサーチし、そのチャンネルの番号ｘを今回
の転送処理において転送対象となるチャンネルの番号を
指定するレジスタｉにセットする。以上が前記第１の転
送回路３１において実行される転送準備処理のフローチ
ャートである。すなわち、ＤＡＣサイクルの前半部分に
おいて実行される転送準備処理において、転送を行うチ
ャンネルが決定され、レジスタｉにそのチャンネルの番
号がセットされる。

【００５４】なお、上記ステップＳ３５においては、転
送すべきデータが最も多いチャンネルを次の転送処理の
対象チャンネルとしているが、これ以外の方法により転
送を行うチャンネルを決定することもできる。たとえ
ば、フラグＴＷＦ［ｘ］あるいはＴＲＦ［ｘ］が「１」
であり、かつ、ＳＵＳ［ｘ］フラグが「０」であるチャ
ンネルを順に転送対象チャンネルとして、前記レジスタ
ｉにセットするようにしてもよい。ただし、第２の転送
回路３３にチャンネル別のアドレスカウンタや補間回路
を付加してサンプリングレートが異なる波形サンプルを
同時に録音再生できるように構成した場合には、サンプ
リングレートに応じて転送すべきデータの変化速度が異
なるため、このような場合には、前述した転送すべきデ
ータを参照して転送を実行するチャンネルを決定する方
法の方が望ましい。

【００５５】次に、前記第１の転送回路３１において実
行される転送処理について、図５の（ｃ）に示すフロー
チャートを参照して説明する。この転送処理は１ＤＡＣ
サイクルを２つに分割した後半部分において実行され
る。この転送処理においては、まず、ステップＳ４１に
おいて、転送すべきチャンネルの有無が調査される。こ
れは、前記レジスタｉに有意のデータがセットされてい
るか否かにより判定される。この判定の結果、チャンネ
ル番号がセットされていないときには、転送すべきチャ
ンネルがないので、この転送処理は終了される。

【００５６】前記レジスタｉに前記転送準備処理におい
てチャンネル番号が書き込まれているときは、ステップ
Ｓ４１の判定結果がＮＯとなり、ステップＳ４２に進
み、ＰＣＩバス２０が獲得される。すなわち、前記第１
の転送回路３１は、バスアービタに対しＰＣＩバスの使
用権を要求し、その使用権を獲得する。ＰＣＩバスの使
用権を獲得した後、ステップＳ４３に進み、チャンネル
ｉの３２サンプルのＷＡＶＥデータの転送を行う。すな
わち、前記第１の転送回路３１がバス・マスターとな
り、当該チャンネルｉが発音チャンネルの時は、前記第
１のＲＡＭ１２上の当該発音チャンネルｉに対応するＰ
Ｃバッファの転送ポインタＴＰ［ｉ］の示す記憶位置か
ら３２サンプル分のＷＡＶＥデータを読み出し、バース
ト転送モードで前記第３のＲＡＭ３２のｉチャンネルに
対応するＰバッファのポインタＴＷＰ［ｉ］で示される
記憶位置に順次格納する。また、当該チャンネルが録音
チャンネルのときは、前記第３のＲＡＭ３２のｉチャン
ネルに対応するＲバッファの転送読み出しポインタＴＲ
Ｐ［ｘ］から３２サンプルの波形データを読み出し、バ
ースト転送モードで前記ＰＣバッファの転送ポインタＴ
Ｐ［ｉ］の示す記憶位置から順次格納する。

【００５７】ステップＳ４３では前記バースト転送の
後、転送に使用した転送ポインタＴＰ［ｉ］を１６アド
レス（３２サンプルに対応）進めるとともに、転送に使
用した転送書き込みポインタＴＷＰ［ｉ］ないし転送読
み出しポインタＴＲＰ［ｉ］を３２アドレス進める。ま
た、ポインタＴＷＰ［ｉ］ないしＴＲＰ［ｉ］がそれぞ
れ対応するＰバッファないしＲバッファの最終アドレス
まで進行した場合には、第１の転送回路３１は、該ポイ
ンタＴＷＰ［ｉ］ないしＴＲＰ［ｉ］を対応するＰバッ
ファないしＲバッファの先頭アドレスに戻すように制御
する。この転送が終了したら、ステップＳ４４に進み、
前記ＰＣＩバス２０を開放する。

【００５８】次に、ステップＳ４５に進み、当該チャン
ネル（ｉチャンネル）の転送すべきデータ量が３２サン
プル以下であるか否かを判定する。すなわち、このｉチ
ャンネルが発音チャンネルであるときは前記Ｐバッファ
の空き容量が３２サンプル以下であるか否かを判定し、
録音チャンネルであるときは前記Ｒバッファに貯えられ
ているサンプルが３２サンプル以下であるか否かについ
て判定する。この判定の結果がＹＥＳのときは、次に転
送を行ったときにキャッチアップが発生するため、当該
チャンネルに対応するサスペンドフラグＳＵＳ［ｉ］を
「１」にセットし、このチャンネルの転送を中断させる
（ステップＳ４６）。

【００５９】以上が、第１の転送回路３１により実行さ
れる１回の転送処理の内容である。すなわち、１ＤＡＣ
サイクル内に前記図５の（ｂ）に示した転送準備処理
と、前記図５の（ｃ）に示した転送処理とが各１回ずつ
実行されており、１ＤＡＣサイクル当たり１つのチャン
ネルの３２サンプルのＷＡＶＥデータの転送が実行され
る。このようにして、発音チャンネルについては、前記
第３のＲＡＭ３２上のＰバッファに、そのＰバッファの
空き容量が３２サンプル以下になるまで、各発音チャン
ネルのＷＡＶＥデータが順次格納されていく。また、録
音チャンネルについては、前記Ｒバッファ上に貯えられ
た波形サンプルが、前記Ｒバッファの残りが３２サンプ
ル以下になるまで、前記ＰＣバッファに順次転送され
る。

【００６０】上に説明した第１の転送回路３１によるデ
ータ転送では、図５（ｂ）のステップＳ３５で１つのチ
ャンネル番号ｘだけをレジスタｉに設定し、図５（ｃ）
のステップＳ４３で設定された１つのチャンネルの転送
を行うようになっていた。ステップＳ３５で１チャンネ
ルだけを設定するのではなく、転送すべきデータが２番
目、３番目…に多いチャンネルも含めて、ｎ個（例えば
５個）のレジスタｉ１〜ｉｎに最大ｎ個までのチャンネ
ル番号を設定し、ステップＳ４３で指定された最大ｎ個
のチャンネルのデータ転送をまとめて転送するようにし
てもよい。その場合、特に転送の遅れたチャンネルがあ
る場合にｎ個のレジスタの中の複数個に同一のチャンネ
ルを登録し、そのチャンネルについて一度に６４サンプ
ル、９６サンプル等のデータ転送をするようにしてもよ
い。

【００６１】次に、前記第２の転送回路３３により実行
される、発音チャンネルについての前記Ｐバッファから
前記ミキサ３４へのＷＡＶＥデータの転送処理および録
音チャンネルについての前記ミキサ３４から前記Ｒバッ
ファへの転送処理について、図６の（ａ）に示すフロー
チャートを参照して説明する。この処理も各ＤＡＣサイ
クルの前半期間に１回どおり実行される。

【００６２】前記第２の転送回路３３は、まず、ステッ
プＳ５１において、チャンネル番号を格納するレジスタ
ｊに初期値「０」をセットする。前述したように、第０
チャンネル〜第１５チャンネルは発音チャンネルとされ
ており、第１６チャンネル〜第１９チャンネルは録音チ
ャンネルとされている。したがって、０≦ｊ≦１５のと
きは当該チャンネルは発音チャンネルであり、１６≦ｊ
≦１９のときは当該チャンネルは録音チャンネルであ
る。続いて、ステップＳ５２において、レジスタｊに設
定されているチャンネルに対応する波形再生の開始／終
了を指示する再生指示フラグＡＰＦ［ｊ］が「１」にセ
ットされているか否かを判定する。この再生指示フラグ
ＡＰＦ［ｘ］は、後述するタイミング発生処理において
当該発音チャンネルに対応する発音開始時刻に「１」に
設定され、発音終了時刻に「０」に設定されるフラグで
ある。

【００６３】当該発音チャンネルに対応する再生指示Ａ
ＰＦ［ｊ］が「１」にセットされているときは、ステッ
プＳ５３において、その発音チャンネルｊに対応するＰ
バッファの再生ポインタＡＰＰ［ｊ］を１つ進め、その
アドレスの波形サンプルデータ（ＷＡＶＥデータ）を読
み出して、前記ミキサ３４内の入力レジスタに出力し、
ステップＳ５４に進む。一方、当該発音チャンネルに対
応するＡＰＦ［ｊ］が「０」のときは、そのままステッ
プＳ５４に進む。ここで、ポインタＡＰＰ［ｊ］が対応
するＰバッファの最終位置まで進行したら、ＡＰＲ
［ｊ］は再び同Ｐバッファの先頭に戻される。そして、
ステップＳ５４においてｊをｊ＋１にひとつ進め、上記
処理をｊが１６以上になるまで繰り返す（ステップＳ５
５）。

【００６４】次に、第１５チャンネルまでの処理が終了
し、前記ステップＳ５５の判定結果がＹＥＳになると、
ステップＳ５６に進み、当該録音チャンネルのオーディ
オデータの録音の開始／終了を指示する録音指示フラグ
ＡＲＦ［ｊ］が「１」であるか否かが判定される。この
フラグＡＲＦ［ｘ］は、ＣＰＵ１０により録音開始時刻
に先立って「１」に設定され、後述するタイミング発生
処理により録音停止時刻に「０」に設定されるフラグで
ある。

【００６５】当該フラグＡＲＦ［ｊ］が「１」にセット
されている場合には、ステップＳ５６の判定結果がＹＥ
Ｓとなり、ステップＳ５７に進む。ステップＳ５７にお
いては、当該録音チャンネルのＲバッファの録音ポイン
タＡＲＰ［ｊ］を１つ進め、前記Ａ／Ｄ変換器３６から
取り込まれ前記ミキサ３４内の出力レジスタに記憶され
ている波形サンプルデータを取り出して、ＡＲＰ［ｊ］
の示すアドレスに書き込む。ここで、ポインタＡＲＰ
［ｊ］が対応するＲバッファの最終位置まで進行した
ら、ＡＲＰ［ｊ］は再び同Ｒバッファの先頭に戻され
る。また、ＡＲＦ［ｊ］が「０」の録音チャンネルにつ
いては、なにも行わない。そして、ステップＳ５８に進
み、ｊをひとつだけ進め、ｊ＝１９になるまで、上記ス
テップＳ５６〜Ｓ５８を繰り返し（ステップＳ５９）、
このＤＡＣサイクルにおける第２の転送回路３３の転送
処理を終了する。

【００６６】このように、第２の転送回路３３において
は、各ＤＡＣサイクル毎に、全発音チャンネル（第０チ
ャンネル〜第１５チャンネルの１６チャンネル）につい
て、発音開始指示がなされているか否かを判定し、発音
開始指示がなされている発音チャンネルについては、当
該Ｐバッファから１波形サンプルデータを読み出して前
記ミキサ３４に出力する動作を行い、一方、全録音チャ
ンネル（第１６チャンネル〜第１９チャンネルの４チャ
ンネル）について、録音開始指示がなされている録音チ
ャンネルについて前記ミキサ３４を介して前記Ａ／Ｄ変
換器３６によりＡ／Ｄ変換された波形サンプルデータを
前記Ｒバッファに書き込んでいる。

【００６７】次に、前記再生指示フラグＡＰＦ［ｘ］、
あるいは、転送指示フラグＴＲＦ［ｘ］ないし録音指示
フラグＡＲＦ［ｘ］を指定されたタイミングでセットあ
るいはリセットするタイミング発生処理について、図６
の（ｂ）に示すフローチャートを参照して説明する。こ
のタイミング発生処理は、前記タイミング発生部３９に
より常時実行されている処理である。

【００６８】前述したように、本発明のこの実施の形態
においては、ＤＡＣサイクル（この実施の形態において
は４４．１ＫＨｚ）をカウントする３２ビットのカウン
タ３８が設けられている。したがって、このカウンタ３
８により約２５時間を計数することができ、本発明のこ
の実施の形態においては、波形再生および録音の開始お
よび終了のタイミングをＤＡＣサイクルを単位とする時
間により制御するようにしている。すなわち、再生ある
いは録音の開始時刻および終了時刻をＤＡＣサイクルを
単位とする時刻データにより指定している。

【００６９】前記タイミング発生部３９は、前記カウン
タ３８の計数値と前記ＣＰＵ１０により設定された当該
チャンネルの再生開始時刻を指定するＤＡＣサイクルを
単位とする再生開始カウント値ＰＳＣ［ｘ］、再生停止
時刻を指定するＤＡＣサイクルを単位とする再生終了カ
ウント値ＰＥＣ［ｘ］、録音開始時刻を指定するＤＡＣ
サイクルを単位とする録音開始カウント値ＲＳＣ
［ｘ］、録音停止時刻を指定するＤＡＣサイクルを単位
とする録音終了カウント値ＲＥＣ［ｘ］とを比較判定
し、対応する再生指示フラグＡＰＦ［ｘ］、あるいは、
転送指示フラグＴＲＦ［ｘ］ないし録音指示フラグＡＲ
Ｆ［ｘ］をセットあるいはリセットする処理を実行する
ものである。すなわち、前記タイミング発生部３９は、
まず、初期設定時に各チャンネルに対応するフラグＡＰ
Ｆ［ｘ］およびＡＲＦ［ｘ］を「０」にリセットする
（ステップＳ６１）。そして、前記カウンタ３８の計数
値と前記レジスタ４０に設定された各チャンネルのＰＳ
Ｃ［ｘ］およびＰＥＣ［ｘ］あるいはＲＳＣ［ｘ］およ
びＲＥＣ［ｘ］とを比較し、カウンタ３８の計数値と前
記各指定時刻との一致を検出する（ステップＳ６２およ
びＳ６３）。

【００７０】そして、いずれかのチャンネルのＰＳＣ
［ｘ］、ＰＥＣ［ｘ］、ＲＳＣ［ｘ］あるいはＲＥＣ
［ｘ］と前記カウンタ３８の計数値との一致を検出した
場合には、ステップＳ６４に進み、対応するフラグＡＰ
Ｆ［ｘ］、あるいは、ＴＲＦ［ｘ］ないしＡＲＦ［ｘ］
を制御する。すなわち、あるチャンネルのＰＳＣ［ｘ］
が前記カウンタ３８の計数値と一致する場合には、当該
チャンネルのフラグＡＰＦ［ｘ］を「１」にセットし、
ＰＥＣ［ｘ］が一致するときには、当該チャンネルのフ
ラグＡＰＦ［ｘ］を「０」にリセットする。また、ある
チャンネルのＲＳＣ［ｘ］が前記カウンタ３８の計数値
と一致したときには、該チャンネルのフラグＴＲＦ
［ｘ］を「１」にセットし、ＲＥＣ［ｘ］が一致したと
きには、当該フラグＡＲＦ［ｘ］を「０」にリセットす
る。

【００７１】これにより、当該チャンネルのＰＳＣ
［ｘ］により指定された時刻からＰＥＣ［ｘ］により指
定された時刻までの時間だけ当該チャンネルの再生を指
示するフラグＡＰＦ［ｘ］が「１」とされる。また、当
該チャンネルのＲＳＣ［ｘ］により指定された時刻に転
送を指示するフラグＴＲＦ［ｘ］が「１」とされ、ＲＥ
Ｃ［ｘ］により指定された時刻に録音を指示するフラグ
ＡＲＦ［ｘ］が「０」とされる。この結果、前記図６の
（ａ）に示した第２の転送回路３３による転送処理によ
り、当該発音チャンネルの波形サンプルデータのミキサ
３４への送出、あるいは、当該録音チャンネルのＡ／Ｄ
変換された波形サンプルデータの読み込みが実行される
ようになる。なお、ＰＥＣ［ｘ］とＲＥＣ［ｘ］に関し
て、それぞれ、指定時刻の検出時にＣＰＵ１０に対して
割り込みを発生するようにしてもよい。ＣＰＵ１０は、
ＰＥＣ［ｘ］による割り込みに応じて再生の終了したチ
ャンネルを次の再生のために開放し、ＲＥＣ［ｘ］によ
る割り込みに応じて録音の終了したチャンネルを次の録
音のために開放する。

【００７２】このように本発明においては、前記中央処
理装置により各チャンネルのタイミングデータが設定さ
れるレジスタと、タイミングパルスを計数するカウンタ
と、該カウンタの計数値と前記レジスタに設定されてい
る前記タイミングデータに基づいて各チャンネルのタイ
ミング信号を発生するタイミング発生手段とを設け、前
記タイミング信号に応じて前記バッファメモリの当該チ
ャンネルに対応した記憶領域から波形データを読み出し
て再生しているので、前記メモリに記憶された複数の波
形データを正確なタイミングで同時再生することが可能
となる。

【００７３】次に、ＣＰＵ１０で図５（ａ）の再生指示
イベント処理が実行された場合の、第１の転送回路３１
と第２の転送回路３３の動作について説明する。ＣＰＵ
１０によりステップＳ２４でＷＡＶＥデータの再生に使
用するチャンネルｘのＴＷＦ［ｘ］が１に設定される
と、第１の転送回路３１は、ステップＳ３２で該チャン
ネルｘのフラグＳＵＳ［ｘ］を「０」に設定する。転送
開始時にはｘチャンネルのＰバッファが空であり、転送
すべきデータが多いチャンネルとして、続くステップＳ
３５ではそのチャンネルｘを示すチャンネル番号がレジ
スタｉに設定される。この状態で、ステップＳ４３が繰
り返し実行されることにより、ｘチャンネルのＰバッフ
ァには、アドレスＳＡ［ｘ］、ＥＡ［ｘ］で示されるＰ
Ｃバッファに記憶されたＷＡＶＥデータの先頭部分の波
形が、ＤＡＣサイクル毎に３２サンプルずつ転送され
る。このようにして、ｘチャンネルのＰバッファに波形
サンプルが準備された後、ステップＳ２５で設定された
ＰＳＣ［ｘ］のタイミングが、タイミング発生部３９の
ステップＳ６３の処理で検出され、フラグＡＰＦ［ｘ］
が「１」に設定される。

【００７４】第２の転送回路３３は、サンプル周期で実
行される転送２転送処理（図６（ａ））のステップＳ５
２においてＡＰＦ［ｘ］が「１」に設定されたことを検
出し、Ｐバッファに準備された波形サンプルをポインタ
ＡＰＰ［ｘ］を更新しながら読み出してミキサ３４内の
入力レジスタに供給する。ミキサ３４に供給された波形
サンプルは、ＤＳＰ３５により適宜エフェクトを付与さ
れた後、Ｄ／Ａ変換器３７に出力されサウンドシステム
２９から出力される。このようにして第２の転送回路に
よってＰバッファ上の波形サンプルが再生されている間
にも、第１の転送回路は並列に動作しており、再生によ
りｘチャンネルのＰバッファの空き領域が増加した場合
には、前記ＷＡＶＥデータの前記先頭部分に続く後続波
形のサンプルをＰＣバッファからＰバッファに順次転送
する。

【００７５】さて、以上説明したのは、前記第１のＲＡ
Ｍ１２のＰＣバッファに格納されている１つのチャンネ
ルの波形サンプルの波形再生動作、および、マイクロフ
ォン２８等から入力され前記Ａ／Ｄ変換器３６において
Ａ／Ｄ変換された波形サンプルデータの読み込み動作で
あるが、前述したように、この波形録音再生装置におい
ては、シーケンス再生を実行することができる。次に、
このようなシーケンス再生時の動作について説明する。

【００７６】図７の（ａ）は、シーケンス再生を行うと
きに使用されるシーケンスデータの一例を示す図であ
る。この図に示すように、シーケンスデータは、（１）
当該データの名称、データ種類、データサイズ、時刻単
位等を格納したヘッダ部、（２）初期設定等に用いられ
る初期データ、（３）スタートコード、（４）時間デー
タおよびＷＡＶＥデータに対する命令（再生命令あるい
は制御命令）、（５）エンドコードにより構成されてい
る。ここで、前記（４）の時間データはそれに後続する
ＷＡＶＥデータに対する命令を発するタイミングを動作
開始時あるいは前の命令からの相対時間データ（例え
ば、ＤＡＣサイクルを単位とする時間データ）により示
したものである。

【００７７】ここで、図７の（ａ）に示した例において
は、前記ＷＡＶＥデータに対する命令として、（１）
「Ｗ１再生命令」、「Ｗ３再生命令」等の各ＷＡＶＥデ
ータの再生を開始する波形再生命令、および（２）「Ｗ
４レベル制御命令」、「Ｗ１０レベル制御命令」等の各
ＷＡＶＥデータの再生レベルを制御して当該ＷＡＶＥデ
ータのフェードインやフェードアウト等を行う命令や
「Ｗ１効果制御命令」等の当該ＷＡＶＥデータに対して
付加するエフェクト（例えば、リバーブ等）を制御する
波形制御命令がある。前記波形再生命令には、当該ＷＡ
ＶＥデータの名称、記憶位置（アドレス）、サンプリン
グ周波数、その再生に要する時間等が含まれている。

【００７８】図７の（ｂ）に示すように、各ＷＡＶＥデ
ータは例えば前記ハードディスク装置２３に格納されて
おり、前記シーケンスデータの再生に必要とされるＷＡ
ＶＥデータが順次前記第１のＲＡＭ１２に読み出されて
格納される。すなわち、当該シーケンスデータの再生に
必要とされるＷＡＶＥデータをすべてＲＡＭ１２に転送
しておくのではなく、最初に必要とされる所定数のＷＡ
ＶＥデータを前記ＲＡＭ１２に転送しておき、１つのＷ
ＡＶＥデータの再生が終了した後、次に再生されるＷＡ
ＶＥデータを前記ＲＡＭ１２にロードするようにしてい
る。

【００７９】このようなシーケンスデータの再生を行う
ときの動作について、図８および図９に示すフローチャ
ートを参照して説明する。図８に示すのは、前記メイン
プログラム（図４）において、シーケンス再生指示イベ
ントが発生したときに前記ステップＳ１５のスイッチ操
作に対応する処理として実行されるシーケンス再生指示
イベント処理のフローチャートであり、この処理は前記
ＣＰＵ１０により実行される。

【００８０】シーケンス再生指示イベントが発生する
と、ＣＰＵ１０は、ステップＳ７１において当該シーケ
ンス再生指示イベントに含まれている再生すべきシーケ
ンスに対応するシーケンス指示データを受け取る。そし
て、前記ランフラグＲＦを「０」に初期化する（Ｓ７
２）。これにより、前記カウンタ３８が停止される。続
いて、ステップＳ７３に進み、前記ステップＳ７１にお
いて受け取ったシーケンス指示データにより指定された
シーケンスデータを解析し、当該シーケンスデータの再
生に必要とされる最大チャンネル数（最大トラック数）
ｎを算出し、該最大トラック数ｎに対応する発音チャン
ネルを割り当てる。ここで、前記第１のＲＡＭ１２上の
ＰＣバッファ領域に前記ｎ個のチャンネルのＷＡＶＥデ
ータを格納する領域を確保する。

【００８１】次に、ステップＳ７４において、当該シー
ケンスデータにおいて再生されるはじめからｎ個のＷＡ
ＶＥデータを前記ハードディスク装置２３から読み出し
て前記第１のＲＡＭ１２上のＰＣバッファの前記ステッ
プＳ７３において確保された領域にロードする。そし
て、ステップＳ７５において、該ｎ個のチャンネルにＲ
ＡＭ１２上の前記ｎ個のＷＡＶＥデータの記憶位置にそ
れぞれ対応する開始アドレスＳＡ［ｘ］、終了アドレス
ＥＡ［ｘ］を前記レジスタ４０に設定するとともに、前
記終了アドレスＥＡ［ｘ］と同一のアドレスに割り込み
要求アドレスＩＡ［ｘ］を設定する（ＩＡ［ｘ］＝ＥＡ
［ｘ］）。

【００８２】次に、前記ｎ個のチャンネルの転送開始フ
ラグＴＷＦ［ｘ］を「１」に設定し（Ｓ７６）、各ｎ個
のチャンネルの再生開始カウント値ＰＳＣ［ｘ］および
再生停止カウント値ＰＥＣ［ｘ］を前記シーケンスデー
タを解析して得た値に設定する（Ｓ７８）。すなわち、
前記時間データおよび前記波形再生命令に含まれている
当該ＷＡＶＥデータの再生時間長（あるいは波形サンプ
ル数）から、当該再生開始カウント値ＰＳＣ［ｘ］およ
び再生停止カウント値ＰＥＣ［ｘ］を算出して、前記レ
ジスタ４０に設定する。ＴＷＦ［ｘ］が１に設定された
チャンネルでは、第１の転送回路で図５（ｂ）、（ｃ）
の処理が実行されることにより、同チャンネルで再生す
べきＷＡＶＥデータの先頭波形がＰＣバッファからＰバ
ッファに順次転送される。

【００８３】そして、ステップＳ７８において、前記波
形制御命令すなわちレベル制御命令や効果制御命令の実
行されるタイミングを前記シーケンスデータ中の時間デ
ータから算出して、そのタイミングで割り込み（制御割
り込み）が発生されるように該タイミングに対応するカ
ウント値をレジスタに設定する。ここでは、まず、最初
の制御命令（図７の（ａ）に示した例においては「Ｗ４
レベル制御命令」）に対応するカウント値を設定する。
次に、ステップＳ７９に進み、前記カウンタ３８をリセ
ットするとともに、前記ランフラグＲＦを「１」にセッ
トして、該カウンタ３８のカウントを開始させる。前述
のように、カウンタ３８はＤＡＣサイクルに対応したパ
ルスを計数するため、これにより、ＤＡＣサイクルのカ
ウントが「０」から開始される。

【００８４】このように、前記シーケンス再生指示に基
づいて、ＣＰＵ１０は当該シーケンスの再生に必要な準
備処理を実行し、再生を開始する。その後、第１のＲＡ
Ｍ１２中に格納されているｎ個のＷＡＶＥデータの再生
が前述した場合と同様に順次開始される。すなわち、タ
イミング発生部３９のステップＳ６３でＰＳＣ［ｘ］の
タイミングが検出されると、同チャンネルのＡＰＦ
［ｘ］が１に設定され、図６（ａ）で説明したような第
２の転送回路３３による同チャンネルのＰバッファの再
生が開始される。該再生によりＰバッファに空きが生じ
たら、第１の転送回路３１の図５（ｂ）、（ｃ）の処理
により、同チャンネルの再生の終わった先頭波形に続く
ＷＡＶＥデータの後続波形がＰＣバッファからＰバッフ
ァに順次補給される。第２の転送回路３３による上記再
生は、タイミング発生部３９で同チャンネルのＰＥＣ
［ｘ］のタイミングが検出されるまで継続される。

【００８５】さて、このようにして、前記第１のＲＡＭ
１２上のＰＣバッファからそれぞれ対応するＷＡＶＥデ
ータが前記第３のＲＡＭ３２上のＰバッファに転送さ
れ、ＷＡＶＥデータの再生が進行するが、前記ＰＣバッ
ファ上のデータの転送ポインタＴＰ［ｘ］が前記割り込
み要求アドレスＩＡ［ｘ］に達したときに、前述したよ
うにチャンネル割り込みが発生する。すなわち、このチ
ャンネル割り込みは当該チャンネルのＰＣバッファの最
後まで読み出したときに発生するため当該ＷＡＶＥデー
タがすべて前記当該Ｐバッファに転送されたことを示し
ており、次に再生すべきＷＡＶＥデータを前記第１のＲ
ＡＭ１２のＰＣバッファにロードすることができる。こ
のロード処理はチャンネル割り込み処理ルーチンにより
実行される。

【００８６】図９の（ａ）は、このチャンネル割り込み
処理ルーチンの動作を説明するフローチャートである。
前述のように第１のＲＡＭ１２内のＰＣバッファにおけ
る当該チャンネルのＷＡＶＥデータがすべて前記第３の
ＲＡＭ３２内のＰバッファに転送され、チャンネル割り
込みが発生すると、ステップＳ８１において、ハードデ
ィスク装置２３からＰＣバッファに既にロードされてい
るＷＡＶＥデータの次にロードすべきＷＡＶＥデータが
あるか否かが判定される。この判定の結果、シーケンス
データで発音指示されるＷＡＶＥデータが既に全部ＰＣ
バッファにロードされ、ハードディスク装置２３にはも
う転送すべきデータが無い場合には、ステップＳ８７に
進み、現在再生中の発音チャンネルがあるか否かを判定
する。この結果、現在波形再生中の発音チャンネルがな
いときには、すべてのＷＡＶＥデータの再生が終了した
のであるから、前記ランフラグＲＦを「０」にリセット
し、このシーケンス再生処理を終了する。また、再生中
の発音チャンネルがあるときには、そのまま、このチャ
ンネル割り込み処理を終了する。

【００８７】一方、再生すべきＷＡＶＥデータが残って
おり前記ステップＳ８１の判定結果がＹＥＳとなったと
きは、そのチャンネル番号を変数ｋに代入し（Ｓ８
２）、当該ＷＡＶＥデータをハードディスク装置２３か
ら読み出して前記第１のＲＡＭ１２中の空き領域にロー
ドする（Ｓ８３）。そして、ステップＳ８４に進み、前
記ステップＳ８３において当該ＷＡＶＥデータを格納し
た領域を、ｋチャンネルの新たなＰＣバッファとして、
対応する先頭アドレスＳＡ［ｋ］、終了アドレスＥＡ
［ｋ］および割り込み要求アドレスＩＡ［ｋ］（＝ＥＡ
［ｋ］）を前記レジスタ４０に設定する。

【００８８】次に、対応する転送開始フラグＴＷＦ
［ｋ］を「１」にセットし（Ｓ８５）、それに応じて、
第１の転送回路３１は該ＷＡＶＥデータの先頭波形をＰ
ＣバッファからＰバッファに順次転送する。そして、対
応する再生開始カウント値ＰＳＣ［ｘ］および再生停止
カウント値ＰＥＣ［ｘ］をセットする（Ｓ８６）。以上
のように、チャンネル割り込みが発生したときに、次に
再生されるデータを前記ＰＣバッファに転送し、対応す
る波形再生のための準備処理が実行される。このように
して準備されたｋチャンネルのＷＡＶＥデータは、図８
のシーケンスの準備処理で説明したｎ個のＷＡＶＥデー
タと同様の方法で、ＰＳＣ［ｋ］からＰＥＣ［ｋ］のタ
イミングに再生される。

【００８９】次に、前記ステップＳ７８（図８）におけ
るその他割り込み設定に対応する制御割り込み処理につ
いて、図９の（ｂ）に示すフローチャートを参照して説
明する。前記カウンタ３８の計数値が前記ステップＳ７
８によりレジスタに設定されたカウント値となり前記制
御割り込みが発生されると、前記ＣＰＵ１０は、まず、
このタイミングの制御命令（前記図７の（ａ）に示す例
では「Ｗ４レベル制御命令」）に基づく制御処理を実行
する。これは、例えば、当該制御命令に対応するレベル
制御データ等を前記レジスタ４０に書き込むことにより
実行され、ミキサ３４における当該チャンネルのレベル
が制御される。また、効果制御命令の場合は、対応する
ＤＳＰ制御パラメータ等が前記レジスタ４０に書き込ま
れ、ＤＳＰで行われているエフェクト処理の内容が制御
される。

【００９０】次に、前記ＣＰＵ１０は、ステップＳ９２
に進み、前記シーケンスデータ中に次の制御命令がある
か否かをサーチする。そして、制御命令が存在しなかっ
たときには、そのまま、この制御割り込み処理を終了す
る。一方、前記ステップＳ９２の結果、次の制御命令が
見つかったときは、その制御命令のタイミング情報、す
なわち、その制御命令が実行されるタイミングを示すカ
ウント値を前記時間データに基づいて算出し、それを前
記レジスタに設定する（Ｓ９３）。そして、この制御割
り込み処理を終了する。これにより、次の制御命令のタ
イミングになったときに、再び制御割り込み処理が実行
されることとなる。このようにして、シーケンスデータ
に基づく、ハードディスク装置２３に記憶された複数Ｗ
ＡＶＥデータのそれぞれ指定タイミングでの再生、およ
び、各指定タイミングでのレベル制御、効果制御が行わ
れる。

【００９１】さて、以上では、（１）第１のＲＡＭ１２
上のＰＣバッファに格納されているＷＡＶＥデータを再
生する場合、および、（２）シーケンス再生を行う場合
について説明した。次に、（３）ハードディスク等に記
憶されている波形をダイレクトに再生するダイレクト再
生について説明する。

【００９２】前記ハードディスク装置２３あるいはＣＤ
−ＲＯＭ装置２４等の外部記憶装置に格納されている長
時間のＷＡＶＥデータを順次読み込みながら再生するダ
イレクト再生の場合には、前述したように、前記割り込
み要求アドレスＩＡ［ｘ］をＰＣバッファの中間位置お
よび最終位置に繰り返し設定する。そして、当該割り込
み処理ルーチンにおいて前記外部記憶装置から当該波形
サンプルデータをＰＣバッファに順次読み込むようにす
ることにより、前記第１のＲＡＭ１２上のＰＣバッファ
をダブルバッファとして使用し、長時間のＷＡＶＥデー
タを順次再生することができる。また、前記ネットワー
クインターフェース回路２７を介して前記ネットワーク
２６からＷＡＶＥデータを受信しつつ、再生することも
可能である。この場合にも、前記ダイレクト再生の場合
と同様に、前記ＰＣバッファをダブルバッファとして使
用する。

【００９３】さらに、本発明においては、前記ＣＰＵ１
０により波形サンプルデータをソフトウエアにより生成
するいわゆるソフトウエア音源を用いて生成した波形サ
ンプルデータを再生することも可能である。この場合に
は、図示しないＭＩＤＩインターフェース等を通じて入
力されたＭＩＤＩデータに基づいて前記ＣＰＵ１０によ
り例えば１６チャンネル分の楽音波形サンプルを演算生
成し、該演算生成した楽音波形サンプルを前記第１のＲ
ＡＭ１２上のＰＣバッファに書き込むようにする。そし
て、前述した実施の形態の場合と同様にして、このＰＣ
バッファに書き込まれた波形サンプルデータを再生す
る。この方法によれば、前記ＤＳＰ３５により生成した
楽音に対するエフェクト付与等を行うことができ、前記
ＣＰＵ１０により生成した楽音に対するエフェクト処理
まで実行する通常のソフトウエア音源の場合に比較して
ＣＰＵ１０の処理負荷を少なくすることが可能となる。
以上に説明したいずれの波形再生においても、前述した
ように、高精度のタイミング制御を行うことができる。

【００９４】なお、上述した実施の形態においては、各
ＤＡＣサイクルに１チャンネルの３２サンプルをバース
ト転送するようになっていたが、各ＤＡＣサイクル毎に
最大ｎチャンネル分バースト転送するようにしてもよい
し、また、各チャンネルで異なるサンプル数分をバース
ト転送するようにしてもよい。このように変更すれば、
バスを長く占有してしまうものの、第１の転送回路によ
る転送はより安定する。また、上述した実施の形態で
は、１度のバースト転送は３２サンプル固定であった
が、バースト転送するサンプル数を各チャンネルの空き
容量に応じて、空き容量の多い場合には４８サンプル、
さらに多い場合には６４サンプルのように、変更しても
よい。このように変更すれば、第１の転送回路の転送遅
れが生じる可能性が下がり、転送の安定性が向上する。

【００９５】さらに、上述した実施の形態では、バッフ
ァメモリのサイズは１Ｋワード固定であったが、この容
量を自由に設定できるようにしてもよい。容量を大きく
すれば再生の安定度が向上するし、小さくすれば回路構
成が簡単になる。また、各チャンネル毎に異なる容量が
設定できるようにしてもよい。その場合、安定して再生
したいチャンネルのバッファメモリを、大きな容量に設
定すればよい。さらにまた、上述した実施の形態におい
ては、シーケンス再生のときにｎ個の波形データをハー
ドディスク装置からメモリにロードするようになってい
たが、この部分に関してはいろいろな変更を行うことが
できる。例えば、メモリ上で波形データの記憶に使用す
る容量の上限を設け、シーケンスで再生する複数の波形
データを、先に再生されるものからその上限に達するま
で順次メモリにロードするようにしてもよい。あるい
は、シーケンスで現在再生中の位置から所定時間分先
（未来）の位置で再生される波形データまでをメモリに
ロードするようにしてもよい。

【００９６】さらにまた、上述した実施の形態において
は、確保するチャンネル数とロードする波形データの数
がともにｎ個で共通になっていたが、互いに異なる個数
であってもよい。さらにまた、上述した実施の形態にお
いては、シーケンス再生を開始する際に必要なチャンネ
ル数を検出して使用するチャンネル数ｎを決定したが、
このｎを予めシーケンスデータ毎に指定しておいたり、
手動でｎを設定するようにしてもよい。さらにまた、上
述した実施の形態においては、前記ＰＣバッファを第１
のＲＡＭ１２上に設けるものとして説明したが、これに
限られることはなく、前記第２のＲＡＭ２１上にＰＣバ
ッファを設けるようにしても良い。要するに、前記ＣＰ
Ｕ１０のメモリ空間上に、前記ＰＣバッファが配置され
ていればよい。さらにまた、上述した実施の形態におい
ては、前記サウンド入出力ボード３０上にＡ／Ｄ変換器
３６およびＤ／Ａ変換器３７を設けているが、これらの
回路をサウンド入出力ボード上に設けず、ＵＳＢ（Univ
esal Serial Bus）あるいはＩＥＥＥ１３９４等のシリ
アルインターフェースを介してデジタルオーディオ機器
等に接続するようにしても良い。この場合には、デジタ
ルデータで入出力を行うことができ、ノイズ等の混入を
防止することができる。

【００９７】さらにまた、上述した実施の形態において
は、前記カウンタ３８がＤＡＣサイクルを計数する３２
ビット構成のものである場合について説明したが、これ
に限られることはない。例えば、カウンタのビット数は
これに限られることはなく、また、カウンタによりＤＡ
Ｃサイクルの１／２あるいは１／４の周期を有するパル
スを計数するようにして、計数する時刻データの分解能
をより向上させるようにしてもよい。さらにまた、前述
したＰバッファ、Ｒバッファのサイズ、再生および録音
のチャンネル数、ミキサのチャンネル数、波形サンプル
データのビット数等は、いずれも、上述した実施の形態
に記載した数値に限られることはなく、それぞれ、任意
の値に変更することが可能である。さらにまた、上述し
た実施の形態においては、前記サウンド入出力ボード３
０がＰＣＩバスに接続されているものとして説明した
が、これに限られることはない。

【００９８】

【発明の効果】以上説明したように、本発明の波形再生
方法、波形再生装置、波形出力回路およびシーケンス再
生装置によれば、ＤＡＣサイクルを単位とする時刻デー
タに基づいて波形の再生の開始、終了のタイミングを制
御することができるため、高精度のタイミング制御が可
能となる。また、再生の制御をＣＰＵが直接に行ってい
ないため、ＣＰＵの処理の実行状況に応じて、波形再生
のタイミングが変動することがなく、高精度の波形再生
を行うことが可能となる。これにより、複数のチャンネ
ルの波形再生を行うときであっても、波形相互間の干渉
を防止することが可能となる。

【図面の簡単な説明】

【図１】 本発明の一実施の形態である波形録音再生装
置における一実施の形態の構成を示すブロック図であ
る。

【図２】 図１に示した実施の形態におけるサウンド入
出力ボードの構成例を示すブロック図である。

【図３】 図１に示した実施の形態におけるデータの流
れを説明するための図である。

【図４】 本発明の一実施の形態である波形録音再生装
置におけるメインルーチンのフローチャートである。

【図５】 本発明の一実施の形態である波形録音再生装
置における再生指示イベント処理および第１の転送回路
の動作を説明するためのフローチャートである。

【図６】 本発明の一実施の形態である波形録音再生装
置における第２の転送回路の動作およびタイミング発生
処理を説明するためのフローチャートである。

【図７】 本発明の一実施の形態である波形録音再生装
置におけるシーケンスデータおよび第１のＲＡＭにおけ
る記憶領域の使用例を説明するための図である。

【図８】 本発明の一実施の形態である波形録音再生装
置におけるシーケンス再生指示イベント処理を説明する
ためのフローチャートである。

【図９】 本発明の一実施の形態である波形録音再生装
置におけるチャンネル割込処理および制御割込処理を説
明するためのフローチャートである。

【符号の説明】

１０ ＣＰＵ、１１ ＲＯＭ、１２、２１、３２ ＲＡ
Ｍ、１３ 表示器、１４、１６、２２ インターフェー
ス回路、１５ キーボード、１７ タイマ、１８ ロー
カルバス、１９ ＨＯＳＴ−ＰＣＩブリッジ回路、２０
ＰＣＩバス、２３ ハードディスク装置、２４ ＣＤ
−ＲＯＭ装置、２５ ＳＣＳＩインターフェース回路、
２６ ネットワーク、２７ ネットワークインターフェ
ース回路、２８ マイクロフォン、２９ サウンドシス
テム、３０ サウンド入出力ボード、３１、３３ 転送
回路、３４ ミキサ、３５ ＤＳＰ、３６ Ａ／Ｄ変換
器、３７ Ｄ／Ａ変換器、３８ カウンタ、３９ タイ
ミング発生部、４０ レジスタ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 中央処理装置の指示に応じて波形デー
   タを再生する波形再生方法であって、 Ａ．前記中央処理装置の指示に応じて、メモリに記憶さ
   れた波形データを、先頭より一部分ずつ、バスを介して
   順次バッファメモリに転送するステップ、 Ｂ．タイミングパルスを計数するカウンタの計数値と前
   記中央処理装置により設定されたタイミングデータとの
   一致を検出したときに、タイミング信号を発生するステ
   ップ、および、 Ｃ．前記ステップＢにより発生されたタイミング信号に
   応じて、前記バッファメモリに記憶された波形データを
   先頭より順次再生するステップ を有することを特徴とする波形再生方法。
2. 【請求項２】 装置全体を制御する中央処理装置と、 前記中央処理装置に接続された第１のバスと、 前記第１のバスに接続され、複数の波形データを記憶す
   るメモリと、 前記第１のバスとは独立に設けられた第２のバスと、 前記第２のバスに接続され、それぞれ、波形データの一
   部を記憶可能な複数チャンネル分の記憶領域を有するバ
   ッファメモリと、 前記中央処理装置の指示に応じて、各チャンネルで再生
   する前記波形データを先頭より順次、前記メモリから前
   記バッファメモリの各チャンネルに対応した記憶領域に
   供給する供給手段と、 前記中央処理装置により各チャンネルのタイミングデー
   タが設定されるレジスタと、 タイミングパルスを計数するカウンタと、 該カウンタの計数値と前記レジスタに設定されている前
   記タイミングデータに基づいて、各チャンネルのタイミ
   ング信号を発生するタイミング発生手段と、 前記タイミング信号に応じて、前記バッファメモリの当
   該チャンネルに対応した記憶領域から波形データを読み
   出して再生する読出再生手段とを有することを特徴とす
   る波形再生装置。
3. 【請求項３】 バスに接続された複数の波形データを
   記憶するメモリから波形データを読み出して再生する波
   形出力回路であって、 それぞれ複数チャンネルの各チャンネル毎に波形データ
   の一部を記憶可能な複数の記憶領域を有するバッファメ
   モリと、 前記バスを介して、前記メモリから各チャンネルで再生
   する前記波形データを先頭より順次、前記バッファメモ
   リの各チャンネルに対応した記憶領域に供給する供給手
   段と、 タイミングデータを記憶するレジスタと、 タイミングパルスを計数するカウンタと、 該カウンタの計数値と前記レジスタに設定されている前
   記タイミングデータに基づいて各チャンネルのタイミン
   グ信号を発生するタイミング発生手段と、 前記タイミング信号に応じて、前記バッファメモリの当
   該チャンネルに対応した記憶領域から波形データを読み
   出して再生する読出再生手段とを有することを特徴とす
   る波形出力回路。
4. 【請求項４】 ｎ個（ｎは整数）のチャンネルを使用
   した波形データのシーケンス再生装置であって、 複数の波形データを記憶するメモリと、 前記複数の波形データの再生タイミングを示す複数のイ
   ベントデータを順次記憶したシーケンスメモリと、 ｎチャンネルに対応したｎ個の記憶領域を有するバッフ
   ァメモリと、 前記シーケンスメモリに記憶されたイベントデータを、
   早いタイミングのものより順次ｎ個のチャンネルのうち
   の開放チャンネルに割り当てるチャンネル割当手段と、 前記複数の波形データのうち、各チャンネルに割り当て
   られたイベントデータにより指示される波形データを、
   その先頭部分より一部分ずつ、順次対応するチャンネル
   の前記記憶領域に供給する供給手段と、 タイミングパルスを計数するカウンタと、 前記カウンタのカウント値に基づき、各チャンネルに割
   り当てられたイベントデータの再生タイミングを検出す
   る検出手段と、 再生タイミングの検出に応じて、検出されたチャンネル
   の記憶領域に記憶された波形データを順次読み出して再
   生する読出再生手段と、 前記読出再生手段による読み出しの終了したチャンネル
   を検出し、該チャンネルを開放するチャンネル開放手段
   とを有することを特徴とするシーケンス再生装置。