JPH11195985A - Ｐｌｌシンセサイザ - Google Patents
ＰｌｌシンセサイザInfo
- Publication number
- JPH11195985A JPH11195985A JP10000256A JP25698A JPH11195985A JP H11195985 A JPH11195985 A JP H11195985A JP 10000256 A JP10000256 A JP 10000256A JP 25698 A JP25698 A JP 25698A JP H11195985 A JPH11195985 A JP H11195985A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- voltage
- vibration
- pll synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 高安定で周波数変更時間が短く、且つ振動を
受けても発振周波数が変動しないＰＬＬシンセサイザを
得る。 【解決手段】 入力電圧に基づき所定の発振周波数を出
力するＶＣＯ４を備えてなるＰＬＬシンセサイザにおい
て、発振周波数の所定値からの変動分を検出する周波数
弁別器７を備え、周波数弁別器７により検出された周波
数変動分に対応する電圧信号を入力電圧に帰還すること
により、周波数変動分をキャンセルするようにした。
受けても発振周波数が変動しないＰＬＬシンセサイザを
得る。 【解決手段】 入力電圧に基づき所定の発振周波数を出
力するＶＣＯ４を備えてなるＰＬＬシンセサイザにおい
て、発振周波数の所定値からの変動分を検出する周波数
弁別器７を備え、周波数弁別器７により検出された周波
数変動分に対応する電圧信号を入力電圧に帰還すること
により、周波数変動分をキャンセルするようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば、無線機
に使用される局発信号発生用のＰＬＬ型シンセサイザに
関し、特に、周波数弁別器を使用して周波数変動分を検
出し、その周波数変動分を帰還することにより、周波数
安定度を向上させ、耐振動性能を向上させるようにした
ＰＬＬシンセサイザに関するものである。
に使用される局発信号発生用のＰＬＬ型シンセサイザに
関し、特に、周波数弁別器を使用して周波数変動分を検
出し、その周波数変動分を帰還することにより、周波数
安定度を向上させ、耐振動性能を向上させるようにした
ＰＬＬシンセサイザに関するものである。
【０００２】
【従来の技術】無線機では、受信時に受信信号を局発信
号と混合して、中間周波数に変換するスーパーヘテロダ
イン方式が一般的に使用されている。また、無線機の送
信時には変調信号を局発信号と混合することにより送信
周波数を得ている。受信周波数又は送信周波数が固定で
ない場合には、局発信号は受信又は送信周波数に応じて
可変とする必要がある。このように可変とされる局発信
号を発生する部分をシンセサイザと称している。
号と混合して、中間周波数に変換するスーパーヘテロダ
イン方式が一般的に使用されている。また、無線機の送
信時には変調信号を局発信号と混合することにより送信
周波数を得ている。受信周波数又は送信周波数が固定で
ない場合には、局発信号は受信又は送信周波数に応じて
可変とする必要がある。このように可変とされる局発信
号を発生する部分をシンセサイザと称している。
【０００３】現在、シンセサイザは電圧制御発振器（以
下ＶＣＯと称す）と１／Ｎプログラムカウンタと位相比
較器から構成される、ＰＬＬシンセサイザが主流であ
る。ＰＬＬシンセサイザの構成を図２に示す。
下ＶＣＯと称す）と１／Ｎプログラムカウンタと位相比
較器から構成される、ＰＬＬシンセサイザが主流であ
る。ＰＬＬシンセサイザの構成を図２に示す。
【０００４】図２において、１は基準信号ｆ１を得るた
めの高安定の水晶発振器、２は水晶発振器１に接続され
た位相比較器であり、この位相比較器２は基準信号ｆ１
と後述するＶＣＯの出力である局発信号をプログラムカ
ウンタ５で分周して得られる周波数信号ｆ２との位相比
較をし、その位相差に応じて誤差電圧を発生する。３は
位相比較器２の出力側に接続されたローパスフィルタ
（ＬＰＦ）であり、このＬＰＦ３は位相比較器２より出
力された誤差電圧を平滑化して直流分の電圧を出力す
る。
めの高安定の水晶発振器、２は水晶発振器１に接続され
た位相比較器であり、この位相比較器２は基準信号ｆ１
と後述するＶＣＯの出力である局発信号をプログラムカ
ウンタ５で分周して得られる周波数信号ｆ２との位相比
較をし、その位相差に応じて誤差電圧を発生する。３は
位相比較器２の出力側に接続されたローパスフィルタ
（ＬＰＦ）であり、このＬＰＦ３は位相比較器２より出
力された誤差電圧を平滑化して直流分の電圧を出力す
る。
【０００５】４はこのＬＰＦ３の出力直流電圧が供給さ
れる、前述のＶＣＯである。ＶＣＯ４はＬＰＦ３により
出力された直流電圧によって発振周波数を変化させる。
５は、ＶＣＯ４の発振周波数を分周するプログラムカウ
ンタであり、このプログラムカウンタ５は、その分周比
を周波数情報によりｆ１と同じになる分周比に設定する
ことにより、帰還周波数ｆ２をｆ１に等しくするよう動
作する。
れる、前述のＶＣＯである。ＶＣＯ４はＬＰＦ３により
出力された直流電圧によって発振周波数を変化させる。
５は、ＶＣＯ４の発振周波数を分周するプログラムカウ
ンタであり、このプログラムカウンタ５は、その分周比
を周波数情報によりｆ１と同じになる分周比に設定する
ことにより、帰還周波数ｆ２をｆ１に等しくするよう動
作する。
【０００６】このように上述の構成は、位相比較器２を
中心に同調周波数を取り込んだ閉ループを構成するため
に、この帰還ループは「Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ」、略してＰＬＬと呼ばれている。
中心に同調周波数を取り込んだ閉ループを構成するため
に、この帰還ループは「Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌ
ｏｏｐ」、略してＰＬＬと呼ばれている。
【０００７】次に、一般的なＶＣＯ４の回路例を図３に
示す。図３において、Ｃ７は制御電圧により容量が変化
するバリキャップダイオードであり、Ｌ１の共振用コイ
ルとバリキャップダイオードＣ７の組み合わせにより、
ＶＣＯ４はその発振周波数を制御電圧により変化させ
る。なお、図３において、Ｃ１，Ｃ２は発振帰還回路を
構成するコンデンサ、Ｃ３，Ｃ４は発振状態を安定化さ
せるためのコンデンサ、Ｃ５，Ｃ６は直流阻止の結合コ
ンデンサ、Ｃ８はバイパスコンデンサ、Ｃ９は結合コン
デンサ、Ｌ２，Ｌ３はチョークコイル、Ｒ１，Ｒ２，Ｒ
３はトランジスタＴｒのバイアス電圧、電流を定める抵
抗である。
示す。図３において、Ｃ７は制御電圧により容量が変化
するバリキャップダイオードであり、Ｌ１の共振用コイ
ルとバリキャップダイオードＣ７の組み合わせにより、
ＶＣＯ４はその発振周波数を制御電圧により変化させ
る。なお、図３において、Ｃ１，Ｃ２は発振帰還回路を
構成するコンデンサ、Ｃ３，Ｃ４は発振状態を安定化さ
せるためのコンデンサ、Ｃ５，Ｃ６は直流阻止の結合コ
ンデンサ、Ｃ８はバイパスコンデンサ、Ｃ９は結合コン
デンサ、Ｌ２，Ｌ３はチョークコイル、Ｒ１，Ｒ２，Ｒ
３はトランジスタＴｒのバイアス電圧、電流を定める抵
抗である。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ＰＬＬシンセサイザは以下のような問題点を有する。従
来のシンセサイザは、振動のない状態では、周波数安定
度はＬＰＦ３の交流成分の除去能力に左右される。例え
ば、ＶＣＯ４の電源電圧ＶＣＣに低周波のノイズがある
場合、ＬＰＦ３の出力には低周波の成分がそのまま出力
される。ＶＣＯ４の安定度を向上するために、通常はＬ
ＰＦ３の出力と接地間に図示しないコンデンサ等を挿入
し、低周波成分を除去することが行われる。ただし、コ
ンデンサを挿入した場合は、シンセサイザの周波数変更
があった場合、ＬＰＦ３の電圧が変動しても、コンデン
サに蓄積された電圧が、ＶＣＯ４に印加される制御電圧
の変動を妨げるため、制御電圧の安定化に時間がかかる
という現象が発生する。すなわち、シンセサイザの周波
数変更時間が長くなるという問題点が生じる。
ＰＬＬシンセサイザは以下のような問題点を有する。従
来のシンセサイザは、振動のない状態では、周波数安定
度はＬＰＦ３の交流成分の除去能力に左右される。例え
ば、ＶＣＯ４の電源電圧ＶＣＣに低周波のノイズがある
場合、ＬＰＦ３の出力には低周波の成分がそのまま出力
される。ＶＣＯ４の安定度を向上するために、通常はＬ
ＰＦ３の出力と接地間に図示しないコンデンサ等を挿入
し、低周波成分を除去することが行われる。ただし、コ
ンデンサを挿入した場合は、シンセサイザの周波数変更
があった場合、ＬＰＦ３の電圧が変動しても、コンデン
サに蓄積された電圧が、ＶＣＯ４に印加される制御電圧
の変動を妨げるため、制御電圧の安定化に時間がかかる
という現象が発生する。すなわち、シンセサイザの周波
数変更時間が長くなるという問題点が生じる。
【０００９】また、振動が外部から加わった場合、ＶＣ
Ｏ４の共振用コイルＬ１が、機械的な振動を受ける。こ
の共振用コイルＬ１が振動を受けることにより、共振用
コイルＬ１のインダクタンスが変化する。そのため、振
動により発振周波数が変動する。ＰＬＬでは発振周波数
を一定にするため、振動によりＶＣＯ４の制御電圧も追
従していくが、発振周波数が変化してから制御電圧が変
化するため、信号が印加されている間はＶＣＯ４の発振
周波数は常に振動の影響を受け、変動し続けることとな
る。このため、従来のＰＬＬシンセサイザでは、振動に
よる発振周波数の変動を低減するために、振動吸収材を
用いてＶＣＯ４に振動が伝わりにくくしたり、共振用コ
イルＬ１を固定して振動によるインダクタンスの変化量
を小さくしていたが、振動のレベルによっては完全に変
動をなくすことが不可能であった。
Ｏ４の共振用コイルＬ１が、機械的な振動を受ける。こ
の共振用コイルＬ１が振動を受けることにより、共振用
コイルＬ１のインダクタンスが変化する。そのため、振
動により発振周波数が変動する。ＰＬＬでは発振周波数
を一定にするため、振動によりＶＣＯ４の制御電圧も追
従していくが、発振周波数が変化してから制御電圧が変
化するため、信号が印加されている間はＶＣＯ４の発振
周波数は常に振動の影響を受け、変動し続けることとな
る。このため、従来のＰＬＬシンセサイザでは、振動に
よる発振周波数の変動を低減するために、振動吸収材を
用いてＶＣＯ４に振動が伝わりにくくしたり、共振用コ
イルＬ１を固定して振動によるインダクタンスの変化量
を小さくしていたが、振動のレベルによっては完全に変
動をなくすことが不可能であった。
【００１０】また、振動吸収材を使用した場合には、振
動による機器の揺動範囲が必要となり、ＰＬＬシンセサ
イザを収納する機器の実装スペースが大きくなるという
問題点も発生する。
動による機器の揺動範囲が必要となり、ＰＬＬシンセサ
イザを収納する機器の実装スペースが大きくなるという
問題点も発生する。
【００１１】この発明は、かかる従来の問題点を解決す
るためになされたもので、高安定で周波数変更時間が短
く、且つ振動を受けても発振周波数が変動しないＰＬＬ
シンセサイザを提供することを目的とする。
るためになされたもので、高安定で周波数変更時間が短
く、且つ振動を受けても発振周波数が変動しないＰＬＬ
シンセサイザを提供することを目的とする。
【００１２】
【課題を解決するための手段】上述した課題を解決する
ため、この発明は、入力電圧に基づき所定の発振周波数
を出力する電圧制御発振器を備えてなるＰＬＬシンセサ
イザにおいて、前記発振周波数の所定値からの変動分を
検出する周波数弁別器を備え、前記周波数弁別器により
検出された周波数変動分に対応する電圧信号を前記入力
電圧に帰還することにより、前記周波数変動分をキャン
セルするようにしたものである。
ため、この発明は、入力電圧に基づき所定の発振周波数
を出力する電圧制御発振器を備えてなるＰＬＬシンセサ
イザにおいて、前記発振周波数の所定値からの変動分を
検出する周波数弁別器を備え、前記周波数弁別器により
検出された周波数変動分に対応する電圧信号を前記入力
電圧に帰還することにより、前記周波数変動分をキャン
セルするようにしたものである。
【００１３】この発明の実施の形態におけるＰＬＬシン
セサイザは、水晶発振器１と、水晶発振器１の出力側に
設けられた位相比較器２と、位相比較器２の出力側に設
けられたＬＰＦ３と、ＬＰＦ３の出力側に設けられた電
圧加算器１０と、電圧加算器１０の出力側に設けられた
ＶＣＯ４と、ＶＣＯ４の出力側と位相比較器２の間に設
けられたプログラムカウンタ５と、ＶＣＯ４の出力側に
設けられた高周波増幅器６と、高周波増幅器６の出力側
に設けられた周波数弁別器７と、周波数弁別器７の出力
側に設けられた直流阻止用のコンデンサ８と、コンデン
サ８の出力側と電圧加算器１０の間に設けられた増幅器
９とを備え、ＶＣＯ４の出力である局発信号の周波数変
動分の交流信号のみを周波数弁別器７で取り出すことに
より、ＶＣＯ４の出力信号の変動するレベルを最小限に
するようにしている。
セサイザは、水晶発振器１と、水晶発振器１の出力側に
設けられた位相比較器２と、位相比較器２の出力側に設
けられたＬＰＦ３と、ＬＰＦ３の出力側に設けられた電
圧加算器１０と、電圧加算器１０の出力側に設けられた
ＶＣＯ４と、ＶＣＯ４の出力側と位相比較器２の間に設
けられたプログラムカウンタ５と、ＶＣＯ４の出力側に
設けられた高周波増幅器６と、高周波増幅器６の出力側
に設けられた周波数弁別器７と、周波数弁別器７の出力
側に設けられた直流阻止用のコンデンサ８と、コンデン
サ８の出力側と電圧加算器１０の間に設けられた増幅器
９とを備え、ＶＣＯ４の出力である局発信号の周波数変
動分の交流信号のみを周波数弁別器７で取り出すことに
より、ＶＣＯ４の出力信号の変動するレベルを最小限に
するようにしている。
【００１４】
【発明の実施の形態】以下、この発明の実施の形態を図
を用いて説明する。図１は、この発明の実施の形態を示
すブロック図である。図１において、符号１〜５は従来
技術において図２に示したものと同じであり、符号６〜
１０がこの発明における追加部分である。
を用いて説明する。図１は、この発明の実施の形態を示
すブロック図である。図１において、符号１〜５は従来
技術において図２に示したものと同じであり、符号６〜
１０がこの発明における追加部分である。
【００１５】図１において、６はその入力側がＶＣＯ４
の出力側に接続された高周波増幅器、７はその入力側が
高周波増幅器６の出力側に接続された周波数弁別器、８
はその入力側（一端）が周波数弁別器７の出力側に接続
された直流阻止用のコンデンサ、９はその入力側がコン
デンサ８の出力側（他端）に接続された増幅器、１０は
二つの入力端子の一方にＬＰＦ３の出力側が接続され、
他方の入力端子に増幅器９の出力側が接続され、その出
力側にＶＣＯ４の入力側が接続された電圧加算器であ
る。
の出力側に接続された高周波増幅器、７はその入力側が
高周波増幅器６の出力側に接続された周波数弁別器、８
はその入力側（一端）が周波数弁別器７の出力側に接続
された直流阻止用のコンデンサ、９はその入力側がコン
デンサ８の出力側（他端）に接続された増幅器、１０は
二つの入力端子の一方にＬＰＦ３の出力側が接続され、
他方の入力端子に増幅器９の出力側が接続され、その出
力側にＶＣＯ４の入力側が接続された電圧加算器であ
る。
【００１６】以上の構成において、高周波増幅器６はＶ
ＣＯ４の出力信号である局発信号を周波数弁別器７に必
要な信号レベルまで増幅する。周波数弁別器７は入力周
波数が高くなるに従い、検出電圧が高くなるという特性
を有している。直流阻止用のコンデンサ８は、交流成
分、すなわちＶＣＯ４の揺れた成分（周波数変動分）の
みを増幅器９に入力し、増幅器９がこれを増幅する。こ
の増幅器９の出力は電圧加算器１０で加算され、ＶＣＯ
４の制御電圧となる。
ＣＯ４の出力信号である局発信号を周波数弁別器７に必
要な信号レベルまで増幅する。周波数弁別器７は入力周
波数が高くなるに従い、検出電圧が高くなるという特性
を有している。直流阻止用のコンデンサ８は、交流成
分、すなわちＶＣＯ４の揺れた成分（周波数変動分）の
みを増幅器９に入力し、増幅器９がこれを増幅する。こ
の増幅器９の出力は電圧加算器１０で加算され、ＶＣＯ
４の制御電圧となる。
【００１７】すなわち、実施の形態においては、ＶＣＯ
４の出力である局発信号の周波数変動分の交流信号のみ
を周波数弁別器７で取り出すことにより、ＶＣＯ４の出
力信号の変動するレベルを最小限にする帰還形を構成し
ている。
４の出力である局発信号の周波数変動分の交流信号のみ
を周波数弁別器７で取り出すことにより、ＶＣＯ４の出
力信号の変動するレベルを最小限にする帰還形を構成し
ている。
【００１８】
【発明の効果】以上に説明したように、この発明によれ
ば、周波数弁別器により検出された周波数変動分に対応
する電圧信号をＶＣＯに帰還することにより、ＶＣＯの
周波数変動分をキャンセルするようにしたため、ＶＣＯ
の安定度を高めることができると共に、周波数変更時間
も短くすることができる。また、周波数を安定化させる
ためにＶＣＯに振動が伝わりにくくするための振動吸収
材が不要となり、装置の小型化が実現できる。さらに、
振動吸収材が不要になることから、コスト低減が図れ、
振動印加レベルの大きい環境下でも、高安定なＰＬＬシ
ンセサイザを得ることができるという効果を奏する。
ば、周波数弁別器により検出された周波数変動分に対応
する電圧信号をＶＣＯに帰還することにより、ＶＣＯの
周波数変動分をキャンセルするようにしたため、ＶＣＯ
の安定度を高めることができると共に、周波数変更時間
も短くすることができる。また、周波数を安定化させる
ためにＶＣＯに振動が伝わりにくくするための振動吸収
材が不要となり、装置の小型化が実現できる。さらに、
振動吸収材が不要になることから、コスト低減が図れ、
振動印加レベルの大きい環境下でも、高安定なＰＬＬシ
ンセサイザを得ることができるという効果を奏する。
【図１】この発明の実施の形態に係るＰＬＬシンセサイ
ザを示すブロック図である。
ザを示すブロック図である。
【図２】従来のＰＬＬシンセサイザの系統図である。
【図３】従来のＶＣＯ回路図である。
１ 水晶発振器 ２ 位相比較器 ３ ＬＰＦ ４ ＶＣＯ（電圧制御発振器） ５ プログラムカウンタ ６ 高周波増幅器 ７ 周波数弁別器 ８ コンデンサ ９ 増幅器 １０ 電圧加算器
Claims (1)
- 【請求項１】 入力電圧に基づき所定の発振周波数を出
力する電圧制御発振器を備えてなるＰＬＬシンセサイザ
において、 前記発振周波数の所定値からの変動分を検出する周波数
弁別器を備え、 前記周波数弁別器により検出された周波数変動分に対応
する電圧信号を前記入力電圧に帰還することにより、前
記周波数変動分をキャンセルするようにしたことを特徴
とするＰＬＬシンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000256A JPH11195985A (ja) | 1998-01-05 | 1998-01-05 | Ｐｌｌシンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10000256A JPH11195985A (ja) | 1998-01-05 | 1998-01-05 | Ｐｌｌシンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195985A true JPH11195985A (ja) | 1999-07-21 |
Family
ID=11468850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10000256A Withdrawn JPH11195985A (ja) | 1998-01-05 | 1998-01-05 | Ｐｌｌシンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11195985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11573189B2 (en) | 2019-01-11 | 2023-02-07 | Microchip Technology Incorporated | Systems and methods for monitoring copper corrosion in an integrated circuit device |
-
1998
- 1998-01-05 JP JP10000256A patent/JPH11195985A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11573189B2 (en) | 2019-01-11 | 2023-02-07 | Microchip Technology Incorporated | Systems and methods for monitoring copper corrosion in an integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2847573B2 (ja) | 電圧制御発振器 | |
| US7026883B2 (en) | Feedback loop for LC VCO | |
| US6909336B1 (en) | Discrete-time amplitude control of voltage-controlled oscillator | |
| KR0153379B1 (ko) | 디지탈 무선통신시스템의 업/다운컨버터용 전압제어발진기 | |
| US6380816B1 (en) | Oscillator and voltage controlled oscillator | |
| US5708394A (en) | Bridge-stabilized oscillator circuit and method | |
| AU706216B2 (en) | An apparatus and method for using negative FM feedback in high quality oscillator devices | |
| US6002303A (en) | Oscillator circuit having a differential configuration and method of forming same | |
| US11374583B1 (en) | Injection locked resonator-based oscillator | |
| JPH11195985A (ja) | Ｐｌｌシンセサイザ | |
| US5838207A (en) | Voltage controlled oscillator with partial load-pull tuning | |
| US6727736B1 (en) | Voltage control oscillator noise reduction technique and method thereof | |
| JP2006340089A (ja) | Ｐｌｌ回路 | |
| US7190232B1 (en) | Self-biased active VCO level shifter | |
| KR100242415B1 (ko) | 2차 국부발진회로 | |
| JP2001230670A (ja) | Ｐｌｌ発振回路 | |
| KR0138363B1 (ko) | 전압제어발진기 | |
| US6459342B1 (en) | System and method for controlling an oscillator | |
| JP3254940B2 (ja) | 電圧制御発振器およびｐｌｌ用ｉｃならびにｐｌｌ回路 | |
| JPS62290214A (ja) | 位相同期発振器 | |
| JP2008177800A (ja) | 発振器 | |
| JP2005340979A (ja) | Ｐｌｏ型変調器 | |
| JPH10242845A (ja) | Ｐｌｌ回路 | |
| KR19990069624A (ko) | 스위치드 캐패시터 필터 시스템 | |
| JPH0936657A (ja) | 電圧制御発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |