JPH11195864A - Manufacture of wiring board - Google Patents

Manufacture of wiring board

Info

Publication number
JPH11195864A
JPH11195864A JP36803597A JP36803597A JPH11195864A JP H11195864 A JPH11195864 A JP H11195864A JP 36803597 A JP36803597 A JP 36803597A JP 36803597 A JP36803597 A JP 36803597A JP H11195864 A JPH11195864 A JP H11195864A
Authority
JP
Japan
Prior art keywords
pad
conductor layer
layer
plating
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP36803597A
Other languages
Japanese (ja)
Other versions
JP3742719B2 (en
Inventor
Masashi Goto
真史 後藤
Jitsuo Kanazawa
實雄 金澤
Shuichiro Yamamoto
修一郎 山本
Kenji Honda
賢司 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP36803597A priority Critical patent/JP3742719B2/en
Priority to US09/221,124 priority patent/US6204454B1/en
Priority to EP98310764A priority patent/EP0928025A3/en
Publication of JPH11195864A publication Critical patent/JPH11195864A/en
Application granted granted Critical
Publication of JP3742719B2 publication Critical patent/JP3742719B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Abstract

PROBLEM TO BE SOLVED: To provide a high precision board through a simple fining method by plating a metal which allows etching resist on a part of a conductor layer upper surface for forming a connection pad, and, with it as an etching resist, chemically roughening a conductor layer upper surface around a pad not covered with the connection pad. SOLUTION: The entire upper surface of a conductor layer 2 is physically roughened to remove an oxide film (b), then a plating resist 25 coats the upper surface of the conductor layer 2 except for a connection pad arranging part 2a (c). Then on the upper surface of the pad arranging part 2a, a metal is plated to form a plating layer 5, provided with a pad 4. Here, the upper surface of the conductor layer 2 coated with a plating layer is less rough, so the upper surface of the pad 4 is sufficiently flattened even with thinner plating (d). After the resist 25 is removed (e), the surface where the resist 25 is removed is made more rough than the surface of the pad arranging part 2a using the pad 4 as an etching resist (f). Thus, form and size of a pad are accurately and finely set.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを含
む各種のチップ素子等の電子部品を空洞封止し、実装す
るのに適した配線基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a wiring board suitable for mounting electronic components such as various chip elements including semiconductor chips in a cavity and mounting them.

【0002】[0002]

【従来の技術】電子機器の軽薄短小化が進み、抵抗、コ
イル、コンデンサなどの他、半導体やSAW素子、ある
いはセンサ素子などがチップ化され、最近では、COB
構造などのようにチップ素子を配線基板の表面に直接に
実装する表面実装技術が広く用いられている。
2. Description of the Related Art As electronic devices have become lighter and thinner, semiconductors, SAW elements, sensor elements, and the like, as well as resistors, coils, capacitors, and the like have been made into chips.
2. Description of the Related Art Surface mounting technology for directly mounting a chip element on a surface of a wiring board such as a structure is widely used.

【0003】以下、従来の表面実装が可能な配線基板に
ついて説明する。図6は、チップ素子を固着するための
接続パッドが上面に設けられた従来の配線基板の構造を
示す断面図である。エポキシ樹脂やBT樹脂からなる基
材101の上面には銅箔と銅箔上に被着された銅メッキ
層によって形成される導体層2が積層され、導体層10
2の上面の一部には、チップ素子をボンディングして搭
載するための接続パッド(以下、単にパッドと称するこ
ともある)104が設けられている。パッド104の下
地になる導体層102の上面を含めて、導体層102の
上面全面には、酸化膜を除去し、あわせてプリプレグや
レジストなどの樹脂層(以下、プリプレグと称すること
もある)106がアンカー効果により導体層102の上
面と接着しやすくするためにスクラバー等によって表面
粗さが0.3〜0.5μm程度に粗面化加工が施されて
いる。図示の例では、プリプレグ106によってBT樹
脂からなるカバー層107が導体層2の上面に積層接着
されている。なお、スクラバー等によって粗面化し、プ
リプレグによって被着体であるカバー層107を接着す
るこの工程は、従来多用されている積層配線基板と類似
のものである。
[0003] Hereinafter, a conventional wiring board that can be surface-mounted will be described. FIG. 6 is a cross-sectional view showing a structure of a conventional wiring board provided with connection pads for fixing chip elements on the upper surface. A conductor layer 2 formed by a copper foil and a copper plating layer adhered on the copper foil is laminated on the upper surface of a base material 101 made of an epoxy resin or a BT resin.
A connection pad (hereinafter, may be simply referred to as a pad) 104 for bonding and mounting a chip element is provided on a part of the upper surface of the device 2. The oxide film is removed on the entire upper surface of the conductor layer 102 including the upper surface of the conductor layer 102 that is the base of the pad 104, and a resin layer (hereinafter, sometimes referred to as a prepreg) 106 such as a prepreg or a resist is also formed. Is roughened by a scrubber or the like to a surface roughness of about 0.3 to 0.5 μm in order to facilitate adhesion to the upper surface of the conductor layer 102 by an anchor effect. In the illustrated example, the cover layer 107 made of BT resin is laminated and adhered to the upper surface of the conductor layer 2 by the prepreg 106. This step of roughening the surface with a scrubber or the like and adhering the cover layer 107 as an adherend with a prepreg is similar to a conventionally used multilayer wiring board.

【0004】上記パッド4は、例えば、導体層2の上に
厚さ5μm程度のニッケル層を重ね、最上層に厚さ0.
5μm程度の金層を設けた多層のメッキ層によって構成
されており、パッドをこのような多層の厚いメッキ層に
よって形成することによって、パッドの表面を平坦化
し、チップ素子103のバンプ108を超音波や半田な
どによってボンディングする際の信頼性を高めている。
The pad 4 has, for example, a nickel layer having a thickness of about 5 μm on the conductor layer 2, and a nickel layer having a thickness of 0.
The pad is formed of a multi-layered plating layer provided with a gold layer of about 5 μm. By forming the pad with such a multi-layered thick plating layer, the surface of the pad is flattened, and the bumps 108 of the chip element 103 are formed by ultrasonic waves. Reliability when bonding with solder or solder.

【0005】しかしながら、電子機器のさらなる軽薄短
小化を図るためには、例えば、ミクロン単位で高精度に
ボンディングおよび積層接着等ができる配線基板が必要
であり、高密度に部品搭載および積層接着できて配線基
板を小型化できるように、配線基板上のバンプの占有面
積も極力小さくできることが重要になる。
However, in order to further reduce the size and weight of electronic devices, for example, a wiring board capable of bonding and laminating with high precision in units of microns is required. It is important that the area occupied by the bumps on the wiring board can be minimized so that the wiring board can be downsized.

【0006】これらの要請に対して、上記の従来技術に
よれば、チップ素子と樹脂層の間の間隔を必要最小限に
まで小さくできないという問題がある。配線基板上にカ
バー層などの構造物を積層接着する場合には、プリプレ
グや接着剤などの接着性の樹脂が加熱による軟化と密着
のための加圧によってパッドの上面にまで流れ出す。図
7は、接着時の加熱によりプリプレグが軟化してパッド
の上面へ流れだす様子を示した要部断面図である。清浄
で平坦なパッドの上面では樹脂が容易に広がり、樹脂に
含まれる流動性の高い成分106aは多くが透明である
のでパッド上に拡がっても見つけることが難しい。しか
も、パッド上で硬化した樹脂の膜はボンディング性を著
しく阻害する。あるいは、この樹脂がチップ素子のバン
プやチップ素子自体にかかり、その機能を阻害するおそ
れもあった。このため、従来技術によれば、一般にパッ
ドには確実なボンディングを実現するために、樹脂の流
入代も安全性を確保した上で設けなければならず、チッ
プ素子の大きさに比べて必要以上に広いパッドにしなけ
ればならなかった。その結果、配線基板が大型化してし
まっていた。なお。パッドが小さい場合であっても、そ
の周囲部、すなわちパッドの外周と樹脂層の内周との間
の間隔は、該樹脂層から流れ出した成分がチップ素子の
バンプやチップ素子自体にかからないように十分に広く
取る必要があり、その結果、配線基板のさらなる小型化
が困難であった。
[0006] In response to these demands, according to the above-described prior art, there is a problem that the distance between the chip element and the resin layer cannot be reduced to a necessary minimum. When a structure such as a cover layer is laminated and bonded on a wiring board, an adhesive resin such as a prepreg or an adhesive flows out to the upper surface of the pad by softening by heating and pressing for adhesion. FIG. 7 is a cross-sectional view of a main part showing a state in which the prepreg is softened by heating during bonding and flows out to the upper surface of the pad. The resin spreads easily on the upper surface of the clean and flat pad, and it is difficult to find even if it spreads on the pad because many of the highly fluid components 106a contained in the resin are transparent. Moreover, the resin film cured on the pad significantly impairs the bonding property. Alternatively, the resin may be applied to the bumps of the chip element or the chip element itself, which may hinder its function. For this reason, according to the prior art, in general, in order to realize a reliable bonding to the pad, a margin for inflow of resin must be provided while ensuring safety, which is more than necessary than the size of the chip element. Had to have a wide pad. As a result, the size of the wiring board has been increased. In addition. Even when the pad is small, the periphery thereof, that is, the interval between the outer periphery of the pad and the inner periphery of the resin layer, is designed so that components flowing out of the resin layer do not reach the bumps of the chip element or the chip element itself. It has to be sufficiently wide, and as a result, it is difficult to further reduce the size of the wiring board.

【0007】そこで、本件特許出願人は、別件の特許出
願において、基材上に設けられた導体層と、この導体層
の表面の一部に設けられた接続パッド配置部に配置され
た接続パッドを有する配線基板において、前記導体層の
接続パッド配置部に隣接して樹脂流れ込み防止部分が設
けられ、この樹脂流れ込み防止部分の表面粗さが、前記
接続パッド配置部の表面粗さより大きいことを特徴とす
る配線基板を提案した。上記接続パッド配置部は物理的
に粗面化され、上記樹脂流れ込み防止部分は化学的に粗
面化されることが好ましい。
[0007] Accordingly, the present applicant has filed another patent application, which discloses a conductor layer provided on a base material and a connection pad arranged on a connection pad arrangement portion provided on a part of the surface of the conductor layer. Wherein a resin inflow prevention portion is provided adjacent to the connection pad arrangement portion of the conductor layer, and the surface roughness of the resin inflow prevention portion is larger than the surface roughness of the connection pad arrangement portion. Proposed a wiring board. It is preferable that the connection pad arrangement portion is physically roughened, and the resin inflow prevention portion is chemically roughened.

【0008】この配線基板によれば、上記の樹脂流れ込
み防止部分を設けたことにより、樹脂層と接続パッド上
に接続されるチップ素子等の間隔を従来より狭くするこ
とができるので、配線基板の小型化を図ることできる。
According to this wiring board, the interval between the resin layer and the chip element or the like connected on the connection pad can be made narrower than before by providing the above-mentioned resin inflow prevention portion. The size can be reduced.

【0009】ところで、このような配線基板を従来法で
形成する場合は、次のような工程によって形成されるも
のと考えられる。
When such a wiring board is formed by a conventional method, it is considered that the wiring board is formed by the following steps.

【0010】図8によれば、基材101上の導体層10
2の上面は、スクラバー等によりその全面が物理的に粗
面化され(a)、この後接続パッド配置部102aをエ
ッチングレジスト110で覆い(b)、次いで、エッチ
ングレジストに被われていない導体層の表面がエッチン
グされて粗面化される(c)。エッチングレジストを除
去したのち(d)、粗面化された導体層の上面を覆って
メッキレジスト112が被着され(e)、メッキレジス
トで覆われない導体層の上面、すなわち接続パッド配置
部102aにメッキ層を堆積させて接続パッド104を
形成する(f)。その後、メッキレジストを除去して作
業を完了する(g)。
Referring to FIG. 8, a conductor layer 10 on a substrate 101 is formed.
2 is physically roughened by a scrubber or the like (a), and thereafter, the connection pad arrangement portion 102a is covered with an etching resist 110 (b), and then a conductor layer not covered with the etching resist is formed. Is etched and roughened (c). After removing the etching resist (d), a plating resist 112 is applied to cover the upper surface of the roughened conductor layer (e), and the upper surface of the conductor layer that is not covered with the plating resist, that is, the connection pad arrangement portion 102a Then, a connection layer 104 is formed by depositing a plating layer (f). Thereafter, the plating resist is removed to complete the operation (g).

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上記の
技術によれば、次のような課題が未解決のままに残され
ている。エッチングレジストを用いたのち、メッキレジ
ストを用いる方法によると、2回のフォトリソ工程を経
なければならず、このため、従来は、マスク合わせの公
差分だけ無駄なスペースを設けなければならなかった。
その結果、パッドとして必要なメッキ面積は、ボンディ
ングの際に本来不可欠な面積よりも大きくなり、パッド
が大型化していた。すなわち、図8の(e)以降に示し
たようなメッキレジストによるマスキングのズレを考慮
すると、図8の(h)に示したように必要なパッド幅W
1を確実に確保するためには、幅W2まで広げる必要が
ある。
However, according to the above technique, the following problems remain unsolved. According to the method using a plating resist after using an etching resist, two photolithography steps have to be performed. For this reason, conventionally, a useless space has to be provided by a tolerance for mask alignment.
As a result, the plating area required for the pad is larger than the area that is essentially required for bonding, and the pad is large. That is, considering the masking deviation due to the plating resist as shown in FIG. 8E and thereafter, the necessary pad width W as shown in FIG.
In order to secure 1 securely, it is necessary to increase the width to the width W2.

【0012】即ち、上記技術によれば、微細化した高精
度な配線基板を提供することができないという問題があ
った。
That is, according to the above technique, there is a problem that it is impossible to provide a fine and highly accurate wiring board.

【0013】そこで、本発明は、簡略化された工程で、
微細化した高精度な配線基板を製造することができる配
線基板の製造方法を提供することを目的とするものであ
る。
Therefore, the present invention provides a simplified process,
It is an object of the present invention to provide a method for manufacturing a wiring board capable of manufacturing a fine and highly accurate wiring board.

【0014】[0014]

【課題を解決するための手段】上記目的は、下記の本発
明によって達成される。 (1) 基材上の導体層上の一部にメッキ層で形成され
た接続パッドが設けられた配線基板の製造方法におい
て、前記導体層を化学的に粗面化する際に、エッチング
レジストとすることができる金属を選択し、この金属に
より前記接続パッドの少なくとも最上部を形成するよう
に、前記導体層の上面の一部分を金属メッキして接続パ
ッドを形成するパッド形成工程と、前記接続パッドをエ
ッチングレジストとして該接続パッドによって覆われて
いない導体層の上面を化学的に粗面化して接続パッドに
よって覆われた導体層の上面よりも粗な上面をパッドの
周りの導体層に形成する化学的粗面化工程とを含むこと
を特徴とする配線基板の製造方法。 (2) 基材上の導体層上の一部にメッキ層で形成され
た接続パッド、および前記導体層上の接続パッドの周囲
に被覆層が設けられた配線基板の製造方法において、前
記被覆層を化学的に粗面化する際に、該被覆層を化学的
に粗面化する手段によっては、粗面化されない金属を選
択し、この金属により前記接続パッドの少なくとも最上
部を形成するように、前記導体層の上面の一部分を金属
メッキして接続パッドを形成するパッド形成工程と、前
記被覆層の上面を化学的に粗面化して、接続パッドによ
って覆われた導体層の上面よりも粗な上面をパッドの周
りの被覆層に形成する化学的粗面化工程とを含むことを
特徴とする配線基板の製造方法。 (3) 前記導体層が銅で形成されており、前記接続パ
ッドの少なくとも最上部を形成する金属が金である上記
(1)または(2)の配線基板の製造方法。
The above object is achieved by the present invention described below. (1) In a method of manufacturing a wiring board provided with a connection pad formed of a plating layer on a part of a conductor layer on a base material, when the conductor layer is chemically roughened, an etching resist and Forming a connection pad by metal-plating a part of the upper surface of the conductor layer so as to form at least an uppermost portion of the connection pad with the metal; Is used as an etching resist to chemically roughen the upper surface of the conductor layer not covered by the connection pad to form a rougher upper surface on the conductor layer around the pad than the upper surface of the conductor layer covered by the connection pad. A method for manufacturing a wiring board, comprising: (2) In the method for manufacturing a wiring board in which a connection pad formed on a part of a conductor layer on a base material by a plating layer and a coating layer is provided around the connection pad on the conductor layer, When chemically roughening, by means of chemically roughening the coating layer, a metal that is not roughened is selected, and the metal is used to form at least the uppermost portion of the connection pad. A pad forming step of forming a connection pad by metal plating a part of the upper surface of the conductor layer; and chemically roughening the upper surface of the cover layer to be rougher than the upper surface of the conductor layer covered by the connection pad. A step of forming a rough upper surface on a coating layer around the pad by a chemical roughening step. (3) The method of manufacturing a wiring board according to (1) or (2), wherein the conductor layer is formed of copper, and a metal forming at least an uppermost portion of the connection pad is gold.

【0015】[0015]

【発明の実施の態様】以下、本発明の配線基板の製造方
法を添付図面に基づいて説明する。本発明の配線基板を
製造方法を説明するに先だって、本発明方法により製造
される配線基板の例を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a wiring board according to the present invention will be described below with reference to the accompanying drawings. Prior to describing the method for manufacturing the wiring board of the present invention, an example of a wiring board manufactured by the method of the present invention will be described.

【0016】図4は、この発明の製造方法によって製造
される配線基板の構造の一例を示す断面図である。基材
1の上面には導体層2が積層されている。上記基材1
は、上記したように例えばエポキシ樹脂やBT樹脂で形
成され、その厚さが0.1〜1.6mm程度であること
が好ましい。更には、0.2〜0.8mm、特に0.3
〜0.5が好ましい。上記導体層2は、銅等で形成され
ていることが好ましい。従来から、この導体層2として
は、図5に示したように、銅箔2−1上に銅メッキ層2
−2を施した構造のものが良く使用されており、上記銅
箔2−1はその厚さが9〜35μm、特に12〜18μ
m程度、銅メッキ層2−2はその厚さが3〜25μm
特に5〜20μm程度であることが好ましい。この銅メ
ッキ層は、表面を平坦化する作用がある。
FIG. 4 is a sectional view showing an example of the structure of a wiring board manufactured by the manufacturing method of the present invention. The conductor layer 2 is laminated on the upper surface of the substrate 1. Base material 1
Is preferably formed of, for example, an epoxy resin or a BT resin as described above, and has a thickness of about 0.1 to 1.6 mm. Furthermore, 0.2-0.8 mm, especially 0.3
~ 0.5 is preferred. The conductor layer 2 is preferably formed of copper or the like. Conventionally, as shown in FIG. 5, a copper plating layer 2 is formed on a copper foil 2-1.
The copper foil 2-1 has a thickness of 9 to 35 μm, particularly 12 to 18 μm.
m, and the thickness of the copper plating layer 2-2 is 3 to 25 μm.
In particular, it is preferably about 5 to 20 μm. This copper plating layer has a function of flattening the surface.

【0017】上記導体層2の上面の所定の一部には、接
続パッド配置部2aが設けられている。この導体層の接
続パッド配置部2a上には、電子部品等例えばチップ素
子を搭載、接続するための接続パッド4(以下、単にパ
ッドと称することがある)が設けられる。このパッド4
は、通常2層以上のメッキ層で構成され、例えば、下地
層のニッケルメッキ層、およびこの上に形成される表面
層の金メッキ層で構成される。このパッド4は、上記下
地層が5〜10μm、表面層が0.5〜3μm、そして
その全体厚が5.5〜13μm程度であることが好まし
い。このパッド4は、上記の他、ハンダメッキ(ハンダ
レベラー)、スズメッキ、銀メッキ等で構成してもよ
く、チップ素子等との接続手段により選択される。上記
接続パッド配置部2aすなわちパッド4のサイズ(面
積)は、電子部品のサイズによって異なるが、電子部品
の90〜130%増程度であればよい。
On a predetermined part of the upper surface of the conductor layer 2, a connection pad arrangement part 2a is provided. A connection pad 4 (hereinafter, may be simply referred to as a pad) for mounting and connecting an electronic component or the like, for example, a chip element, is provided on the connection pad arrangement portion 2a of the conductor layer. This pad 4
Is usually composed of two or more plating layers, for example, a nickel plating layer as a base layer and a gold plating layer as a surface layer formed thereon. The pad 4 preferably has a thickness of 5 to 10 μm, a surface layer of 0.5 to 3 μm, and a total thickness of about 5.5 to 13 μm. In addition to the above, the pad 4 may be formed by solder plating (solder leveler), tin plating, silver plating, or the like, and is selected by means for connecting to a chip element or the like. The size (area) of the connection pad arrangement portion 2a, that is, the pad 4 depends on the size of the electronic component, but may be about 90 to 130% larger than that of the electronic component.

【0018】上記接続パッド配置部2aは、主として、
上記のようにメッキ層で構成されることが多い。パッド
の形成を容易にするため、その表面に形成された酸化膜
を除去する目的で、粗面化処理等がなされていることが
好ましい。この接続パッド配置部2aの表面粗さは、
0.3〜0.5程度であることが好ましい。なお、本明
細書において、導体層とは、上記パッドを含まないもの
とする。
The connection pad arrangement section 2a mainly includes
In many cases, it is composed of a plating layer as described above. In order to facilitate the formation of the pad, it is preferable that a surface roughening treatment or the like is performed for the purpose of removing the oxide film formed on the surface. The surface roughness of the connection pad arrangement portion 2a is:
It is preferably about 0.3 to 0.5. In this specification, the conductor layer does not include the pad.

【0019】上記導体層2の接続パッド配置部2aにほ
ぼ面一で連続して隣接する周囲部分には、所定幅の樹脂
流れ込み防止部分2bが設けられている。この樹脂流れ
込み防止部分2bの幅は、0.1〜0.5mm程度であ
ることが好ましい。この樹脂流れ込み防止部分2bの表
面は、上記電子部品接続用パッド配置部2aの表面粗さ
より大きな粗さで粗面化されている。
A resin flow preventing portion 2b having a predetermined width is provided in a peripheral portion of the conductor layer 2 adjacent to the connection pad disposing portion 2a substantially continuously and substantially flush. The width of the resin inflow prevention portion 2b is preferably about 0.1 to 0.5 mm. The surface of the resin inflow prevention portion 2b is roughened with a roughness greater than the surface roughness of the electronic component connection pad arrangement portion 2a.

【0020】導体層2の樹脂流れ込み防止部分2bの外
側には、これと面一で連続してプリプレグ等の樹脂層2
0を形成する樹脂層形成部分2cが設けられている。こ
の樹脂層形成部分2cは、上記樹脂流れ込み防止部分2
bと同じ表面粗さを有していることが好ましいが、必ず
しもそうでなくともよい。
On the outer side of the resin inflow prevention portion 2b of the conductor layer 2, a resin layer 2 such as a prepreg is
A resin layer forming portion 2c for forming 0 is provided. The resin layer forming portion 2c is formed of the resin inflow preventing portion 2
Preferably, it has the same surface roughness as b, but not necessarily.

【0021】以上のように構成された配線基板のパッド
4上には、抵抗、コイル、コンデンサ、半導体、SA
W、センサ等のチップ素子10がそのバンプ11を介し
てボンディングされて接続・搭載される。本発明の配線
基板は、チップ素子10がSAW素子である場合にその
効果が特に顕著である。すなわち、SAW素子は圧電材
料の表面弾性波特性を利用するため、SAW素子にプリ
プレグなどが触れると、素子特性が大きく阻害される。
本発明によるとプリプレグによって蓋を封止する等の際
にも、プリプレグの流れ出しが上記の樹脂流れ込み防止
部分の表面の粗面で食い止められ、パッドの上にプリプ
レグが流れてくることがないので、SAW素子を収容す
る容器の外形を小型化でき、信頼性に優れたSAWディ
イスを提供できる。
A resistor, coil, capacitor, semiconductor, SA,
Chip elements 10 such as W and sensors are connected and mounted by bonding via the bumps 11. The effect of the wiring board of the present invention is particularly remarkable when the chip element 10 is a SAW element. That is, since the SAW element uses the surface acoustic wave characteristics of the piezoelectric material, if the prepreg or the like touches the SAW element, the element characteristics are greatly impaired.
According to the present invention, even when the lid is sealed with the prepreg, the outflow of the prepreg is stopped by the rough surface of the resin inflow prevention portion, and the prepreg does not flow on the pad. The outer shape of the container that houses the SAW element can be reduced in size, and a highly reliable SAW device can be provided.

【0022】上記パッドは、ワイヤボンディング用パッ
ドとして用いることも可能である。上記ボンディングは
通常超音波ボンディングや、導電性接着剤、半田等によ
って行なわれる。
The above pad can be used as a pad for wire bonding. The bonding is usually performed by ultrasonic bonding, a conductive adhesive, solder, or the like.

【0023】上記導体層2の上記樹脂層形成部分2cに
は、例えば、樹脂層であるプリプレグ20を介してカバ
ー層や蓋等の装着物30の周囲部分が接着され、例えば
蓋である装着物30内部の空間に上記電子部品が封止さ
れる。この場合、プリプレグ20が樹脂層形成部分2c
上に形成される樹脂層となる。
A portion around the mounting object 30 such as a cover layer or a lid is adhered to the resin layer forming portion 2c of the conductor layer 2 via, for example, a prepreg 20 which is a resin layer. The electronic component is sealed in the space inside 30. In this case, the prepreg 20 is formed in the resin layer forming portion 2c.
It becomes a resin layer formed thereon.

【0024】上記のプリプレグ20による封止工程にお
いて、プリプレグ20は加熱されるが、そのときにプリ
プレグ20から流れ出す流動性の高い成分20aは、上
記樹脂流れ込み防止部分2bに溜められて、上記パッド
4部分に流れ込むことが防止される。上記樹脂層として
は、上記のプリプレグの他、接着剤、レジスト剤、表面
保護剤、熱伝導性ペーストやインク、あるいは導電性樹
脂等が挙げられ、本発明は、これらに含まれる比較的に
低分子量の樹脂や溶剤成分、ビヒクル成分が流動性を持
って平坦なメッキ面上では広がる特性を有するのに対し
て、その流動性を阻害する粗面をパッドの周囲に配する
ことにより、メッキ層であるパッドの上面へのこれらの
流動性成分の広がりを阻止しようとするものであり、本
明細書で記載した例に限らず多様に適用が可能なもので
ある。
In the sealing step using the prepreg 20, the prepreg 20 is heated. At this time, the highly fluid component 20a flowing out of the prepreg 20 is stored in the resin inflow preventing portion 2b, and the pad 4 is heated. Flowing into the part is prevented. Examples of the resin layer include, in addition to the prepreg, an adhesive, a resist agent, a surface protective agent, a heat conductive paste or ink, or a conductive resin. While the molecular weight resin, solvent component, and vehicle component have the property of spreading on a flat plating surface with fluidity, the rough surface that impedes the fluidity is arranged around the pad, so that the plating layer The purpose of the present invention is to prevent the spread of these fluid components on the upper surface of the pad, which is not limited to the example described in this specification, and can be applied in various ways.

【0025】図示はしていないが、基材上の導体層の上
面のパッドの部分以外の表面にメッキレジストなどの被
覆層を設け、この被覆層の上面を上記導体層の樹脂流れ
込み防止部分と同様に粗面化することにより、上記粗面
化した導体層と同様の働きを被覆層に持たせることもで
きる。この変形例によれば、例えば被覆層であるメッキ
レジストの上面を粗面に形成してメッキレジスト上にプ
リプレグ20を挟んでカバー層等の装着物30を積層接
着することもできる。この変形例によれば、レジストを
付けてパッド用のメッキを施した後、アルカリ溶液等で
パッドを侵さずにメッキレジストの表面を化学的に粗化
することができる。この方法では、メッキレジストなど
の樹脂層を永久レジストとして用いるので配線基板の製
造工程を簡単にできる。また、配線基板の凹凸部が永久
レジストにより埋め込まれるので、平坦性を確保でき
る。
Although not shown, a coating layer such as a plating resist is provided on a surface of the base material other than the pad portion on the upper surface of the conductor layer, and the upper surface of the coating layer is used as a resin flow preventing portion of the conductor layer. By similarly roughening, the covering layer can have the same function as the above-described roughened conductor layer. According to this modification, for example, the upper surface of the plating resist, which is a coating layer, may be formed as a rough surface, and the attachment 30 such as a cover layer may be laminated and adhered on the plating resist with the prepreg 20 interposed therebetween. According to this modification, after the resist is applied and the plating for the pad is performed, the surface of the plating resist can be chemically roughened without attacking the pad with an alkaline solution or the like. In this method, a resin layer such as a plating resist is used as a permanent resist, so that the manufacturing process of the wiring board can be simplified. In addition, since the uneven portion of the wiring board is filled with the permanent resist, flatness can be ensured.

【0026】図1は、本発明の配線基板の製造方法を説
明する説明図である。基材1の上に積層される銅箔など
の導体層2の上面は、必要に応じてスルーホールの穴を
開けた後に銅メッキなどが施されることにより平坦な面
に形成されている。導体層2にはテンティング法などに
より所望の形状に配線パターンが形成されている(図1
(a)参照)。
FIG. 1 is an explanatory view illustrating a method of manufacturing a wiring board according to the present invention. The upper surface of the conductor layer 2 such as a copper foil laminated on the base material 1 is formed as a flat surface by performing a copper plating or the like after forming a through hole as necessary. A wiring pattern having a desired shape is formed on the conductor layer 2 by a tenting method or the like.
(A)).

【0027】基材1上の導体層2の上面は、好ましくは
スクラバー等によりその全面が物理的に粗面化される
(b)。本発明においては、この粗面化は、導体層上の
酸化膜を除去する程度であってよく、好ましくは、粗面
化された導体層2の上面の表面粗さは0.3〜0.5μ
m程度であることが好ましい。従来の粗面化は、導体層
上の酸化膜を除去するだけでなく、上記のようなプリプ
レグ等の接着を目的とする場合は、アンカー効果を得る
目的で、粗化を大きくする場合があったが、本発明にお
いては、上記のプリプレグ等のためのアンカー効果発揮
させる粗面化は後に改めて行なうので、上記酸化膜を除
去する程度であってよく、このため粗面化を上記のよう
に小さくすることができる。この意味では、この工程
は、上記の酸化膜が除去できればどのような手段によっ
てもよい。
The entire upper surface of the conductor layer 2 on the substrate 1 is physically roughened, preferably by a scrubber or the like (b). In the present invention, the surface roughening may be such that the oxide film on the conductor layer is removed, and preferably, the surface roughness of the roughened upper surface of the conductor layer 2 is 0.3 to 0.1 mm. 5μ
m is preferable. The conventional surface roughening not only removes the oxide film on the conductor layer but also increases the surface roughening for the purpose of obtaining an anchor effect in the case of bonding the prepreg or the like as described above. However, in the present invention, since the surface roughening for exhibiting the anchor effect for the prepreg or the like is performed again later, only the oxide film may be removed, and thus the surface roughening is performed as described above. Can be smaller. In this sense, this step may be performed by any means as long as the oxide film can be removed.

【0028】パッドを形成する領域となる接続パッド配
置部2aを除いて、導体層2の上面には、メッキレジス
ト25が被着される(図1(c)参照)。メッキレジス
トはドライフィルムや液状感光性樹脂であり、露光、現
像することにより、メッキが不要な部分にはメッキレジ
ストが残される。
A plating resist 25 is applied to the upper surface of the conductor layer 2 except for the connection pad arrangement portion 2a which is a region for forming a pad (see FIG. 1C). The plating resist is a dry film or a liquid photosensitive resin, and by exposure and development, the plating resist is left in portions where plating is unnecessary.

【0029】次いで、メッキレジスト25によって覆わ
れていない導体層2の接続パッド配置部2aの上面に
は、必要に応じて銅、ニッケル、金などの金属が順次メ
ッキされてパッド4となるメッキ層5が形成される。こ
のとき、メッキ層が被着される導体層2の上面は前記の
ように粗面化が小さいので、従来技術に比べてメッキ層
の厚さを薄くしても、パッドの上面は十分に平坦である
(図1(d)参照)。
Then, a metal such as copper, nickel, or gold is sequentially plated on the upper surface of the connection pad disposing portion 2a of the conductor layer 2 which is not covered with the plating resist 25, as needed, to form the pad 4. 5 are formed. At this time, since the upper surface of the conductor layer 2 on which the plating layer is deposited has a small surface roughness as described above, the upper surface of the pad is sufficiently flat even if the thickness of the plating layer is reduced as compared with the prior art. (See FIG. 1D).

【0030】その後、メッキレジスト25を例えばアル
カリ液によって除去したのち(図1(e)参照)、パッ
ド4をエッチングレジストとして、メッキレジストが除
去された配線パターン領域の導体層2の上面(すなわち
樹脂流れ込み防止部分2b、樹脂層形成部分2cの上
面)を、上記の接続パッド配置部2aの表面粗さより大
きく粗面化する(図1(f)参照)。その表面粗さは、
具体的には、0.5〜10μm、特に1〜5μmである
ことが好ましい。0.5μm未満であると樹脂流れ込み
防止の効果が十分でなく、過度の粗面化を行なうと、加
工(特に化学的な加工)が困難になるばかりでなく、配
線基板に形成されるスルーホールの端面(エッジ)切れ
が発生する恐れが生じてくるためである。
After that, the plating resist 25 is removed with, for example, an alkaline solution (see FIG. 1E), and the pad 4 is used as an etching resist, and the upper surface of the conductor layer 2 in the wiring pattern region where the plating resist is removed (ie, the resin). The inflow preventing portion 2b and the upper surface of the resin layer forming portion 2c) are roughened more than the surface roughness of the connection pad placement portion 2a (see FIG. 1F). The surface roughness is
Specifically, it is preferably 0.5 to 10 μm, particularly preferably 1 to 5 μm. If the thickness is less than 0.5 μm, the effect of preventing the resin from flowing in is not sufficient, and if the surface is excessively roughened, not only processing (especially chemical processing) becomes difficult, but also a through hole formed in the wiring board. This is because the end face (edge) may be cut.

【0031】上記の表面粗さは次のような実験によって
決定した。導体層2の表面と同等の表面を有するサンプ
ルの表面を後述するメック(株)製のMECetchB
OND CZ−8100を用いて表面粗さ0.5、1、
2、3、4および5μmとした。これらのサンプル上に
プリプレグを加熱接着して、各サンプルにおける流れ出
し量を測定した。具体的には、プリプレグとして、60
μmのBT樹脂を用い、200℃2時間の加熱及び30
kg/cm2 の圧力を加え、サンプル表面の粗化の程度
によりプリプレグの流出量がどのように変わったかを計
測した。その結果を図3のグラフに示した。なお、図中
の実線は流出量の平均値を示し、破線は流出量の3σの
上限値(平均値+3σ)を示している。図2のグラフか
ら分かるように、プリプレグの流れ出し量は、表面粗さ
を1μm以上とすことにより平均で0.17mm以下、
3σの上限値でも0.3mm以下に抑えられており、わ
ずかに1μmの粗化を加えるだけで本発明によれば、流
出量を顕著に抑える効果が生じることが分かる。以上に
より、上記樹脂流れ込み防止部分2bの幅および表面粗
さを上記の範囲が好ましいとした。
The above surface roughness was determined by the following experiment. The surface of the sample having a surface equivalent to the surface of the conductor layer 2 is referred to as MECetchB manufactured by Mec Co., Ltd.
Surface roughness 0.5, 1, using OND CZ-8100
2, 3, 4 and 5 μm. The prepregs were adhered by heating to these samples, and the amount of run-off in each sample was measured. Specifically, as the prepreg, 60
μm BT resin, heating at 200 ° C. for 2 hours
A pressure of kg / cm 2 was applied, and how the outflow of the prepreg changed depending on the degree of roughening of the sample surface was measured. The results are shown in the graph of FIG. In addition, the solid line in the figure indicates the average value of the outflow amount, and the broken line indicates the upper limit (average value + 3σ) of the outflow amount of 3σ. As can be seen from the graph of FIG. 2, the amount of the prepreg flowing out is 0.17 mm or less on average by setting the surface roughness to 1 μm or more.
Even at the upper limit of 3σ, it is suppressed to 0.3 mm or less, and it can be seen that according to the present invention, the effect of remarkably suppressing the outflow amount occurs according to the present invention by only slightly roughening 1 μm. As described above, the width and the surface roughness of the resin inflow prevention portion 2b are preferably in the above ranges.

【0032】上記の粗面化は、化学的な処理、例えば化
学的なソフトエッチング等により行なわれ、凹凸がラン
ダムに配置され、所定面積の平均を取るといずれの部分
においても同様な粗面化がなされていることが望まし
い。ここで、ソフトエッチングとは、塩化第二鉄等のエ
ッチングに比べ、銅のエッチング速度が遅く、エッチン
グ量を時間で管理できるエッチングのことをいう。
The above-mentioned roughening is performed by a chemical treatment, for example, a chemical soft etching or the like, and irregularities are randomly arranged. It is desirable that this be done. Here, soft etching refers to etching in which the etching rate of copper is lower than that of ferric chloride or the like and the amount of etching can be controlled by time.

【0033】上記のソフトエッチングは、例えば、メッ
ク(株)製のMECetchBOND CZ−8100
を20〜40℃に加熱し、0.5〜3kg/cm2 の圧
力で20秒〜3分程度被エッチング表面にスプレーし、
その後、純水で0.5〜3kg/cm2 の圧力スプレー
で洗浄した後、2〜5wt%の塩酸による酸洗いと3段の
純水洗浄の後にエアナイフおよびスピンドライヤの乾燥
を施すことにより行なわれる。
The above-described soft etching is performed, for example, by using MECetchBOND CZ-8100 manufactured by Mec Corporation.
Is heated to 20 to 40 ° C. and sprayed on the surface to be etched for about 20 seconds to 3 minutes at a pressure of 0.5 to 3 kg / cm 2 ,
After that, the substrate is washed with pure water by a pressure spray of 0.5 to 3 kg / cm 2 , and then pickled with 2 to 5% by weight of hydrochloric acid, and washed with three stages of pure water, followed by drying with an air knife and a spin dryer. It is.

【0034】上記樹脂流れ込み防止部分2bの表面の所
定の水平距離に対する粗化断面の線長(表面粗さが1〜
5μmの場合)は、4.5〜9倍で、どの向きおよびど
の部分をとっても上記の範囲内にあることが好ましい。
具体的には、上記の条件でメック(株)製のMECet
chBOND CZ−8100を用いて行い、表面粗さ
が平均2.8μmのとき、長さ20μm内の粗化断面の
線長は、152μmとなり、上記の値は7.6倍とな
る。粗化断面の線長は、例えば、キーエンス株式会社製
表面形状測定器VF−7500等によって測定すること
ができる。上記に対し、この粗面化をベルトサンダー
(スクラバー)によって行なうと、表面粗さが1〜3μ
mの場合、上記の値は、一方向には3〜6.5倍となる
が、これと直角な方向には1.0〜1.3倍となってし
まう。この意味では、上記接続パッド配置部2bの粗面
化は、化学的粗面であることがより効果的である。ただ
し、接続パッド配置部2bの寸法が上下左右で異なって
いる場合で、一方が寸法的に余裕がある場合には、物理
的粗面でも粗面の方向配置により効果を示す。
The line length of the roughened cross section of the surface of the resin inflow prevention portion 2b with respect to a predetermined horizontal distance (the surface roughness is 1 to
(In the case of 5 μm) is 4.5 to 9 times, and it is preferable that the orientation and the portion are within the above range.
Specifically, MECet manufactured by Mec Co., Ltd. under the above conditions
Performed using chBOND CZ-8100 and when the surface roughness is 2.8 μm on average, the line length of the roughened section within a length of 20 μm is 152 μm, and the above value is 7.6 times. The line length of the roughened cross section can be measured by, for example, a surface shape measuring instrument VF-7500 manufactured by Keyence Corporation. On the other hand, when this surface roughening is performed by a belt sander (scrubber), the surface roughness becomes 1 to 3 μm.
In the case of m, the above value is 3 to 6.5 times in one direction, but is 1.0 to 1.3 times in a direction perpendicular to this. In this sense, it is more effective that the surface of the connection pad arrangement portion 2b is chemically roughened. However, in the case where the dimensions of the connection pad arrangement portion 2b are different in the upper, lower, left, and right directions, and when one of the dimensions has a margin, the effect is exhibited even in the case of a physically rough surface due to the arrangement of the rough surface.

【0035】上記本発明の製造方法によれば、メッキレ
ジストによる1回のレジスト精度のみで外形が規制され
たメッキ層をエッチングレジストに用いるので、パッド
の形状や寸法を微細かつ正確に設定できる。さらに、メ
ッキ層をエッチングレジストに用いるのでパッドの周囲
に連なる配線領域の導体層の上面のみを化学的に粗面化
することができ、プリプレグ等による被覆層の接着を強
固にすることができる。
According to the manufacturing method of the present invention, since the plating layer whose outer shape is regulated only by one-time precision of the plating resist is used for the etching resist, the shape and dimensions of the pad can be finely and accurately set. Furthermore, since the plating layer is used as the etching resist, only the upper surface of the conductor layer in the wiring region connected to the periphery of the pad can be chemically roughened, and the adhesion of the coating layer by prepreg or the like can be strengthened.

【0036】次に、図3を参照して、本発明の配線基板
の製造方法の他の例について説明する。この製造方法に
よって製造される配線基板は、導体層2のパッド4以外
の部分に被覆層が形成されるタイプのものである。
Next, another example of the method of manufacturing a wiring board according to the present invention will be described with reference to FIG. The wiring board manufactured by this manufacturing method is of a type in which a coating layer is formed on portions other than the pads 4 of the conductor layer 2.

【0037】先ず、上記の図1の(d)までに示したよ
うにしてパッド4の形成までを行なった(図3(a)。
なお、この場合には、被覆層となるメッキレジスト25
の厚さは、10〜30μm程度が好ましい。
First, the steps up to the formation of the pad 4 were performed as shown in FIG. 1D (FIG. 3A).
In this case, the plating resist 25 serving as a coating layer is used.
Is preferably about 10 to 30 μm.

【0038】この後、メッキレジスト25の除去を行な
わずに、そのまま残し、このメッキレジスト25の表面
を粗面化した(図3(b))。
Thereafter, the plating resist 25 was not removed but was left as it was, and the surface of the plating resist 25 was roughened (FIG. 3B).

【0039】上記の被覆層には、主として、エポキシ、
アクリル、ポリイミド、ウレタン、フェノール等の樹脂
が用いられ、これらの被覆層の粗面化は化学的なエッン
グによって行なわれることが好ましい。この化学的なエ
ッングは、例えば、高硫酸エッチング浴や高クロム酸エ
ッチング浴を用いて行なわれる。高硫酸エッチング浴の
組成は、硫酸(H2 SO4 )540ml/l、無水クロ
ム酸(CrO3 )20〜30g/lであることが好まし
く、エッチングは、温度65〜70℃に設定した上記の
浴に20〜30分浸漬することによって行なわれること
が好ましい。上記高クロム酸エッチング浴の組成は、無
水クロム酸(CrO3 )400g/l、硫酸(H2 SO
4 )200ml/lであることが好ましく、エッチング
は、温度65〜70℃に設定した上記の浴に10〜15
分浸漬することによって行なわれることが好ましい。場
合によっては、このエッチングの前にプリエッチングを
行なってもよい。
The coating layer mainly includes epoxy,
A resin such as acryl, polyimide, urethane, or phenol is used, and it is preferable that the surface of these coating layers be roughened by chemical etching. This chemical etching is performed using, for example, a high sulfuric acid etching bath or a high chromic acid etching bath. The composition of the high sulfuric acid etching bath is preferably 540 ml / l of sulfuric acid (H 2 SO 4 ) and 20 to 30 g / l of chromic anhydride (CrO 3 ), and the etching is performed at a temperature of 65 to 70 ° C. It is preferably carried out by immersing in a bath for 20 to 30 minutes. The composition of the high chromic acid etching bath is 400 g / l of chromic anhydride (CrO 3 ), sulfuric acid (H 2 SO 4).
4 ) Preferably 200 ml / l, etching is carried out in the above bath set at a temperature of 65-70 ° C.
It is preferable to carry out by immersion for a minute. In some cases, pre-etching may be performed before this etching.

【0040】以上のように、導体層上の被覆層表面を樹
脂流れ込み防止部分等として用いる場合には、メッキレ
ジストなどの樹脂層を永久レジストとして用いることが
できるので配線基板の製造工程を簡単にできる。また、
配線基板の凹凸部が永久レジストにより埋め込まれるの
で、平坦性を確保できる。
As described above, when the surface of the coating layer on the conductor layer is used as a resin flow preventing portion or the like, a resin layer such as a plating resist can be used as a permanent resist. it can. Also,
Since the uneven portion of the wiring board is filled with the permanent resist, flatness can be ensured.

【0041】また、樹脂流れ込み防止部分のための粗面
化によりレジスト表面が削られることによりレジストに
含まれている接着性のよいフィラー成分が露出するの
で、樹脂層における樹脂接着力が向上し、接着層形成部
分に捺印する場合には、捺印剤等の密着性も上がり、耐
洗浄剤性も大幅に向上する。
Further, since the surface of the resist is shaved by the surface roughening for the resin inflow prevention portion, the filler component having good adhesiveness contained in the resist is exposed, so that the resin adhesive force in the resin layer is improved, When printing is performed on the portion where the adhesive layer is formed, the adhesion of a printing agent or the like is increased, and the cleaning agent resistance is greatly improved.

【0042】[0042]

【実施例】実施例1 上記図4に示した構造の配線基板を次のようにして作製
した。まず、図1(a)に示したように、厚さが18μ
mの銅箔が両面に積層された三菱ガス化学(株)製の厚
さが0.5mmのBT樹脂基材(CCL−HL830)
である基材1の上面に、、導体層2を形成した。導体層
2には所望の形状に配線パターンが形成される。この
後、図1(b)に示したように、上記導体層2の表面全
体をスクラバーにより物理的に粗面化した。このスクラ
バー処理は、粗面化も目的としているが、表面の酸化膜
除去を主目的としている。表面粗さを測定したところ、
0.5μmであった。前記のキーエンス株式会社製の表
面形状測定器VF−7500により、長さ20μm中の
粗化断面の線長を測定したところ、縦が20μm(1
倍)、横が約130μm(6.5倍)であった。
EXAMPLE 1 A wiring board having the structure shown in FIG. 4 was manufactured as follows. First, as shown in FIG.
0.5 mm thick BT resin base material (CCL-HL830) manufactured by Mitsubishi Gas Chemical Co., Ltd.
The conductor layer 2 was formed on the upper surface of the base material 1 which was a. A wiring pattern having a desired shape is formed on the conductor layer 2. Thereafter, as shown in FIG. 1B, the entire surface of the conductor layer 2 was physically roughened with a scrubber. This scrubber treatment is intended for roughening, but is mainly intended for removing an oxide film on the surface. When the surface roughness was measured,
It was 0.5 μm. When the line length of the roughened cross section in a length of 20 μm was measured with the surface shape measuring device VF-7500 manufactured by KEYENCE CORPORATION, the length was 20 μm
Times), and the width was about 130 μm (6.5 times).

【0043】次いで、図1(c)に示したように、導体
層2の電子部品接続用パッド配置部2a以外の表面を感
光性のメッキレジスト層25で被った。上記の接続パッ
ド配置部2aの広さは、後に設置するチップ素子の大き
さの約10%大きめに設定した。メッキレジスト層25
の厚さは、25μmとした。この後、メッキレジスト層
25を利用して接続パッド配置部2aのみに、順次、厚
さが10μmの銅メッキ層、厚さが5μmのニッケルメ
ッキ層、厚さが1μmの金メッキ層を積層した多層メッ
キ層を施し、パッド4とした(図1(d)参照)。
Next, as shown in FIG. 1C, the surface of the conductor layer 2 other than the electronic component connection pad arrangement portion 2a was covered with a photosensitive plating resist layer 25. The area of the connection pad arrangement portion 2a was set to be about 10% larger than the size of a chip element to be installed later. Plating resist layer 25
Had a thickness of 25 μm. Thereafter, using the plating resist layer 25, only the connection pad arranging portion 2a is sequentially laminated with a copper plating layer having a thickness of 10 μm, a nickel plating layer having a thickness of 5 μm, and a gold plating layer having a thickness of 1 μm. A plating layer was applied to form a pad 4 (see FIG. 1D).

【0044】その後、メッキレジスト25をアルカリ溶
液により除去した(図1(e)参照)後、上記パッド4
をエッチングレジストとして、導体層2のパッドの部分
以外の部分(樹脂流れ込み防止部分2bおよび樹脂層形
成部分2c)の表面を化学的に粗面化した(図1(f)
参照)。
Thereafter, the plating resist 25 was removed with an alkaline solution (see FIG. 1E), and then the pad 4 was removed.
Is used as an etching resist to chemically roughen the surfaces of the portions of the conductor layer 2 other than the pad portions (the resin inflow prevention portion 2b and the resin layer formation portion 2c) (FIG. 1F).
reference).

【0045】この化学的な粗面化は、メック(株)製の
MECetchBOND CZ−8100を35℃に加
熱し、2kg/cm2 の圧力で被エッチング表面に1分
間スプレーし、その後、純水で1kg/cm2 の圧力で
洗浄し、次いで、3.5wt%の塩酸による酸洗いと3段
の純水洗浄の後にエアナイフおよびスピンドライヤの乾
燥を施すことにより行なった。このエッチングされた表
面をSEMで観察したところ、種々の径の凹部がランダ
ムに配置されたエッチング面となっており、また表面粗
さを測定したところ、約3μmであった。また、上記長
さ20μm中の粗化断面の線長を測定したところ、どの
ような方向も152μm(7.6倍)であった。
This chemical surface roughening is performed by heating MECetchBOND CZ-8100 manufactured by Mec Co., Ltd. to 35 ° C., spraying the surface to be etched at a pressure of 2 kg / cm 2 for 1 minute, and then using pure water. Washing was performed at a pressure of 1 kg / cm 2 , then, pickling with 3.5 wt% hydrochloric acid and washing with three stages of pure water, followed by drying with an air knife and a spin dryer. Observation of the etched surface with an SEM revealed that concave portions having various diameters were randomly arranged, and the surface roughness was measured to be about 3 μm. Further, when the line length of the roughened cross section in the length of 20 μm was measured, it was 152 μm (7.6 times) in any direction.

【0046】次に、チップ素子10としてSAWチップ
を準備した。このSAWチップのサイズは、縦1.5m
m×横1.5mmであった。このSAWチップには、径
が100μmの金製のバンプ11が取り付けられてい
る。
Next, a SAW chip was prepared as the chip element 10. The size of this SAW chip is 1.5m vertically
mx 1.5 mm in width. A gold bump 11 having a diameter of 100 μm is attached to this SAW chip.

【0047】上記のようにして準備した配線基板のパッ
ド4上に、バンプ11を用いて超音波ボンディングによ
りチップ素子10をフェースダウンボンディングした
(すなわち、図4の構造とした)。
The chip element 10 was face-down bonded by ultrasonic bonding using the bumps 11 on the pads 4 of the wiring board prepared as described above (ie, the structure shown in FIG. 4).

【0048】最後に、プリプレグ20を用いて蓋である
装着物30を接着した。この蓋は、厚さが0.8mmの
BT樹脂からなるもので、サイズは縦3.8mm×横
3.8mmであり、チップ素子10を収容するための空
間を構成するため、深さ0.5mmの凹部が設けられて
いる。なお、プリプレグ20はその側面がパッド4の対
向側面から約300μm離れるように設定し、樹脂流れ
込み防止部分2bとした。従って、導体層2のプリプレ
グ20の下方部分が樹脂層形成部分2cとなる。
Finally, the attachment 30 as a lid was bonded using the prepreg 20. This lid is made of a BT resin having a thickness of 0.8 mm, and has a size of 3.8 mm in length × 3.8 mm in width, and has a depth of 0.1 mm to form a space for accommodating the chip element 10. A 5 mm recess is provided. The prepreg 20 was set so that its side face was separated from the side face of the pad 4 by about 300 μm, and was used as the resin inflow prevention portion 2b. Therefore, the portion of the conductor layer 2 below the prepreg 20 becomes the resin layer forming portion 2c.

【0049】プリプレグとしては、厚さが60μmの三
菱ガス化学(株)製のBTレジンGHPL−830NF
を用いた。プリプレグ20による蓋の接着硬化は30k
g/cm2 の加圧下で200℃で2時間加熱することに
よった。これによれば、プリプレグから流れ出す流動性
の高い成分は、上記樹脂流れ込み防止部分2bでの広が
りはその幅である約300μmの範囲内に収めることが
できた。
As the prepreg, a BT resin GHPL-830NF manufactured by Mitsubishi Gas Chemical Co., Ltd. having a thickness of 60 μm was used.
Was used. Adhesive curing of the lid by prepreg 20 is 30k
By heating at 200 ° C. under a pressure of g / cm 2 for 2 hours. According to this, the high fluidity component flowing out of the prepreg could be spread within the resin inflow prevention portion 2b within the range of about 300 μm which is its width.

【0050】なお、図6に示したような従来の構造のも
のである場合は、チップ素子の外側面とプリプレグの内
側面との間隔を0.6μm程度取らなければならず、本
発明の場合の約2倍必要であった。従って、従来におい
ては、蓋のサイズを縦4.4mm×横4.4mmとしな
ければならず、面積では、本発明の実施例の蓋の面積
は、従来の蓋の面積に比べて約25%縮小することがで
きた。
In the case of the conventional structure as shown in FIG. 6, the distance between the outer surface of the chip element and the inner surface of the prepreg must be about 0.6 μm. About twice as much as Therefore, conventionally, the size of the lid must be 4.4 mm in length × 4.4 mm in width, and the area of the lid according to the embodiment of the present invention is about 25% of the area of the conventional lid. Could be reduced.

【0051】実施例2 この実施例は、導体層2のパッドの周囲に被覆層(永久
レジスト)を施し、この表面を上記の樹脂流れ込み防止
部分および樹脂層形成部分とした配線基板の例である。
この配線基板は次のようにして製造した。図3は、実施
例2の配線基板の製造ステップを説明する説明図であ
る。
Embodiment 2 This embodiment is an example of a wiring board in which a coating layer (permanent resist) is applied around the pads of the conductor layer 2 and the surface of the coating layer is used as the above-described resin inflow preventing portion and the resin layer forming portion. .
This wiring board was manufactured as follows. FIG. 3 is an explanatory diagram illustrating the steps of manufacturing the wiring board according to the second embodiment.

【0052】先ず、実施例1の上記図1の(d)までに
示したようにしてパッドの形成までを行なった(図3
(a))。
First, the steps up to the formation of the pad were performed as shown in FIG. 1D of the first embodiment (FIG. 3).
(A)).

【0053】この後、メッキレジスト25の除去を行な
わずに、そのまま残し、このメッキレジスト25の表面
を化学エッチングした(図3(b))。この化学エッチ
ングは、硫酸(H2 SO4 )540ml/l、無水クロ
ム酸(CrO3 )20g/lの浴組成の高硫酸エッチン
グ浴(温度65℃)に20分間浸漬することによってお
こなった。メッキレジスト25の表面粗さは3.0μm
であった。
Thereafter, the surface of the plating resist 25 was chemically etched without removing the plating resist 25 (FIG. 3B). This chemical etching was carried out by immersing in a high sulfuric acid etching bath (temperature: 65 ° C.) having a bath composition of 540 ml / l sulfuric acid (H 2 SO 4 ) and 20 g / l chromic anhydride (CrO 3 ) for 20 minutes. The surface roughness of the plating resist 25 is 3.0 μm
Met.

【0054】この後、このメッキレジスト25上に、上
記実施例1の場合と同様に、プリプレグ20を用いて蓋
である装着物30を接着した。なお、プリプレグ20は
その側面がパッド4の対向側面から約300μm離れる
ように設定し、メッキレジスト25表面の一部を樹脂流
れ込み防止部分2bとした。
After that, the attachment 30 as a lid was adhered to the plating resist 25 using the prepreg 20 in the same manner as in the first embodiment. The side surface of the prepreg 20 was set to be about 300 μm away from the side surface facing the pad 4, and a part of the surface of the plating resist 25 was defined as a resin inflow prevention portion 2 b.

【0055】この実施例の場合も、プリプレグから流れ
出す流動性の高い成分は、上記樹脂流れ込み防止部分2
bでの広がりはその幅である約300μmの範囲内に収
めることができた。
Also in the case of this embodiment, the component having a high fluidity flowing out of the prepreg is used as the resin inflow prevention portion 2.
The spread at b could be kept within the range of about 300 μm which is the width.

【0056】[0056]

【発明の効果】本発明の製造方法によれば、パッドを形
成するための金属メッキ層によって、導体層の上面の一
部を覆った後、該金属メッキ層をマスクとして 金属メ
ッキ層によって覆われている導体層の上面を化学的に粗
面するようにしたので、高精度な配線基板を提供するこ
とができる。
According to the manufacturing method of the present invention, after a part of the upper surface of the conductor layer is covered with the metal plating layer for forming the pad, the conductor layer is covered with the metal plating layer using the metal plating layer as a mask. Since the upper surface of the conductive layer is chemically roughened, a highly accurate wiring board can be provided.

【0057】また、本発明によれば、パッドを形成する
ために設けたレジストなどの被覆層を残したままで、そ
の上面をパッドをエッチングレジストとして用い上面を
化学的に粗面するようにしたので、高精度な配線基板を
提供することができる。
Further, according to the present invention, the upper surface is chemically roughened by using the pad as an etching resist while leaving the coating layer such as a resist provided for forming the pad. Thus, a highly accurate wiring board can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による配線基板の製造方法の一例を説明
するための図である。
FIG. 1 is a diagram for explaining an example of a method of manufacturing a wiring board according to the present invention.

【図2】表面粗さとプリプレグの流れ出し量の関係を示
すグラフ図である。
FIG. 2 is a graph showing the relationship between surface roughness and the amount of prepreg flowing out.

【図3】本発明による配線基板の製造方法の他の例を説
明するための図である。
FIG. 3 is a view for explaining another example of the method for manufacturing a wiring board according to the present invention.

【図4】本発明の製造方法により製造されるチップ素子
を表面実装した配線基板の構造の一例を示す断面図であ
る。
FIG. 4 is a cross-sectional view showing an example of the structure of a wiring board on which chip elements manufactured by the manufacturing method of the present invention are surface-mounted.

【図5】図4に示した本発明の配線基板の要部構造を示
す断面図である。
FIG. 5 is a cross-sectional view showing a main structure of the wiring board of the present invention shown in FIG. 4;

【図6】チップ素子を表面実装した従来の配線基板の構
造を示す断面図である。
FIG. 6 is a cross-sectional view showing the structure of a conventional wiring board on which chip elements are surface-mounted.

【図7】図6に示した従来の配線基板の細部を説明する
要部断面図である。
FIG. 7 is a cross-sectional view of a principal part explaining details of the conventional wiring board shown in FIG. 6;

【図8】図4および図5に示した構造の配線基板を従来
法により製造すると仮定した場合の製造ステップを説明
するための図である。
FIG. 8 is a diagram for explaining manufacturing steps when it is assumed that the wiring board having the structure shown in FIGS. 4 and 5 is manufactured by a conventional method.

【符号の説明】[Explanation of symbols]

1 基材 2 導体層 2a 電子部品接続用パッド配置部 2b 樹脂流れ込み防止部分 2c 樹脂層形成部分 4 電子部品接続用パッド 10 チップ素子 20 プリプレグ 30 装着物 DESCRIPTION OF SYMBOLS 1 Base material 2 Conductive layer 2a Electronic component connection pad arrangement part 2b Resin inflow prevention part 2c Resin layer formation part 4 Electronic component connection pad 10 Chip element 20 Pre-preg 30 Mounted object

フロントページの続き (72)発明者 本田 賢司 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内Continuation of front page (72) Inventor Kenji Honda 1-13-1 Nihonbashi, Chuo-ku, Tokyo Inside TDK Corporation

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 基材上の導体層上の一部にメッキ層で形
成された接続パッドが設けられた配線基板の製造方法に
おいて、 前記導体層を化学的に粗面化する際に、エッチングレジ
ストとすることができる金属を選択し、この金属により
前記接続パッドの少なくとも最上部を形成するように、
前記導体層の上面の一部分を金属メッキして接続パッド
を形成するパッド形成工程と、 前記接続パッドをエッチングレジストとして該接続パッ
ドによって覆われていない導体層の上面を化学的に粗面
化して接続パッドによって覆われた導体層の上面よりも
粗な上面をパッドの周りの導体層に形成する化学的粗面
化工程とを含むことを特徴とする配線基板の製造方法。
In a method of manufacturing a wiring board provided with a connection pad formed of a plating layer on a part of a conductor layer on a substrate, etching is performed when the conductor layer is chemically roughened. Select a metal that can be a resist, so that the metal forms at least the top of the connection pad,
A pad forming step of forming a connection pad by metal plating a part of the upper surface of the conductor layer; and chemically roughening the upper surface of the conductor layer not covered by the connection pad using the connection pad as an etching resist for connection. Forming a top surface that is rougher than the top surface of the conductor layer covered by the pad on the conductor layer around the pad.
【請求項2】 基材上の導体層上の一部にメッキ層で形
成された接続パッド、および前記導体層上の接続パッド
の周囲に被覆層が設けられた配線基板の製造方法におい
て、 前記被覆層を化学的に粗面化する際に、該被覆層を化学
的に粗面化する手段によっては、粗面化されない金属を
選択し、この金属により前記接続パッドの少なくとも最
上部を形成するように、前記導体層の上面の一部分を金
属メッキして接続パッドを形成するパッド形成工程と、 前記被覆層の上面を化学的に粗面化して、接続パッドに
よって覆われた導体層の上面よりも粗な上面をパッドの
周りの被覆層に形成する化学的粗面化工程とを含むこと
を特徴とする配線基板の製造方法。
2. A method of manufacturing a wiring board, comprising: a connection pad formed on a part of a conductor layer on a base material by a plating layer; and a coating layer provided around the connection pad on the conductor layer. When chemically roughening the coating layer, a metal which is not roughened is selected by means for chemically roughening the coating layer, and this metal forms at least the uppermost portion of the connection pad. A pad forming step of forming a connection pad by metal-plating a part of the upper surface of the conductor layer, and chemically roughening the upper surface of the cover layer so that the upper surface of the conductor layer covered by the connection pad is A chemical roughening step of forming a rough upper surface on the coating layer around the pad.
【請求項3】 前記導体層が銅で形成されており、前記
接続パッドの少なくとも最上部を形成する金属が金であ
る請求項1または2の配線基板の製造方法。
3. The method according to claim 1, wherein the conductor layer is formed of copper, and a metal forming at least an uppermost portion of the connection pad is gold.
JP36803597A 1997-12-27 1997-12-27 Wiring board manufacturing method Expired - Fee Related JP3742719B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36803597A JP3742719B2 (en) 1997-12-27 1997-12-27 Wiring board manufacturing method
US09/221,124 US6204454B1 (en) 1997-12-27 1998-12-28 Wiring board and process for the production thereof
EP98310764A EP0928025A3 (en) 1997-12-27 1998-12-29 Wiring board and process for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36803597A JP3742719B2 (en) 1997-12-27 1997-12-27 Wiring board manufacturing method

Publications (2)

Publication Number Publication Date
JPH11195864A true JPH11195864A (en) 1999-07-21
JP3742719B2 JP3742719B2 (en) 2006-02-08

Family

ID=18490816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36803597A Expired - Fee Related JP3742719B2 (en) 1997-12-27 1997-12-27 Wiring board manufacturing method

Country Status (1)

Country Link
JP (1) JP3742719B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135670A1 (en) * 2010-04-27 2011-11-03 株式会社メイコー Method of manufacturing substrate with built-in part, and substrate with built-in part using same
JP2014192288A (en) * 2013-03-27 2014-10-06 Stanley Electric Co Ltd Semiconductor light-emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135670A1 (en) * 2010-04-27 2011-11-03 株式会社メイコー Method of manufacturing substrate with built-in part, and substrate with built-in part using same
JP2014192288A (en) * 2013-03-27 2014-10-06 Stanley Electric Co Ltd Semiconductor light-emitting device

Also Published As

Publication number Publication date
JP3742719B2 (en) 2006-02-08

Similar Documents

Publication Publication Date Title
US6204454B1 (en) Wiring board and process for the production thereof
JP2753746B2 (en) Flexible circuit board for mounting IC and method of manufacturing the same
KR100702018B1 (en) Semiconductor device and method of manufacturing the same
US20060030147A1 (en) Selectively coating bond pads
US7808113B2 (en) Flip chip semiconductor device having workpiece adhesion promoter layer for improved underfill adhesion
KR20070105924A (en) Circuit device and method for manufacturing circuit device
JP2001007468A (en) Wiring board, multilayered wiring board, and their manufacture
JP3003624B2 (en) Semiconductor device
KR100614548B1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR20050096851A (en) Circuit device and manufacturing method therof
JP3197540B2 (en) Substrate piece and flexible substrate
US20030150109A1 (en) Method of manufacturing a circuit board
JP3855320B2 (en) Semiconductor device substrate manufacturing method and semiconductor device manufacturing method
JPH11195723A (en) Wiring board
JP3742719B2 (en) Wiring board manufacturing method
US20030116865A1 (en) Semiconductor device and manufacturing method thereof
JP2005150417A (en) Substrate for semiconductor device, its manufacturing method, and semiconductor device
JPH04144190A (en) Circuit board and manufacture thereof
JP2002111185A (en) Wiring circuit board with bumps and method of manufacturing the same
JP3624512B2 (en) Manufacturing method of electronic component mounting board
JPH08124965A (en) Method of connecting semiconductor chip to multilayer wiring board
JP2000236144A (en) Wiring board and manufacture thereof
JPH1074859A (en) Qfn semiconductor package
JPH10126026A (en) Electronic part mounting board and manufacturing method therefor
KR20060043291A (en) Bga package and manufacturing method thereof

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051114

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131118

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees