JPH11187649A - Synchronous dc-to-dc converter - Google Patents

Synchronous dc-to-dc converter

Info

Publication number
JPH11187649A
JPH11187649A JP9363726A JP36372697A JPH11187649A JP H11187649 A JPH11187649 A JP H11187649A JP 9363726 A JP9363726 A JP 9363726A JP 36372697 A JP36372697 A JP 36372697A JP H11187649 A JPH11187649 A JP H11187649A
Authority
JP
Japan
Prior art keywords
switching element
voltage
output
main switching
commutation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9363726A
Other languages
Japanese (ja)
Other versions
JP3655993B2 (en
Inventor
Tadao Aoyama
直生 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP36372697A priority Critical patent/JP3655993B2/en
Publication of JPH11187649A publication Critical patent/JPH11187649A/en
Application granted granted Critical
Publication of JP3655993B2 publication Critical patent/JP3655993B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a synchronous DC-to-DC converter of relatively a simple circuit constitution and moreover is possible of high-speed operation. SOLUTION: When a main switching element 1 is turned on, the signal of a logical value 'high' is outputted from a fourth comparator 18, and an RSFF (set reset flip flop) 22 is reset, and the gate of a switching element 6 for commutation is put in such a condition that the logical value is low, so that the switching element 6 for commutation is turned off. On the other hand, when the main switching element 1 is turned off, the signal of the logical value which is high is outputted from a third comparator 17, and the RSFF 22 is set, and the gate of the switching element 6 for commutation is put in such condition that the logical value is high, so the switching element 6 for commutation is turned off, and the main switching element 1 and the switching element 6 for commutation are alternately turned on and turned off.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、直流電圧の変換を
行うDC/DCコンバータに係り、特に、いわゆる同期
型DC/DCコンバータの改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC / DC converter for converting a DC voltage, and more particularly to an improvement of a so-called synchronous DC / DC converter.

【0002】[0002]

【従来の技術】従来、この種のDC/DCコンバータと
しては、例えば、図3に示されたようなものがある。図
3に示された非同期型のDC/DCコンバータは、入力
直流電圧Vccが印加される主スイッチング素子(図3
及び図4においては「Q1」と表記)31を、導通(以
下、「オン」という。)あるいは遮断(以下、「オフ」
という。)させることにより、主スイッチング素子31
に接続されたコイル(図3及び図4においては「L1」
と表記)32に励起される交流電圧を、転流用ダイオー
ド(図3及び図4において「D1」と表記)33と平滑
用コンデンサ(図3及び図4においては「C1」と表
記)34によって整流し、出力端子35から負荷(図3
及び図4においては「LOAD」と表記)36に出力す
るように構成されている。
2. Description of the Related Art Conventionally, as this type of DC / DC converter, for example, there is one as shown in FIG. The asynchronous DC / DC converter shown in FIG. 3 has a main switching element (FIG. 3) to which an input DC voltage Vcc is applied.
In FIG. 4, “Q1” 31 is turned on (hereinafter, referred to as “on”) or cut off (hereinafter, “off”).
That. ), The main switching element 31
(In FIG. 3 and FIG. 4, "L1"
The AC voltage that is excited by the commutation diode 32 is rectified by a commutation diode (denoted as “D1” in FIGS. 3 and 4) 33 and a smoothing capacitor (denoted as “C1” in FIGS. 3 and 4) 34. And a load (FIG. 3)
4 is described as “LOAD” in FIG. 4).

【0003】そして、この非同期型のDC/DCコンバ
ータでは、出力端子35とアースとの間に直列に接続さ
れた抵抗器(図3及び図4においては「R1」と表記)
37と抵抗器(図3及び図4においては「R2」と表
記)38の接続点から出力電圧に対応する大きさのいわ
ゆる分圧電圧が得られ、この分圧電圧がコンパレータ3
9によって基準電圧Vsと比較されるようになってい
る。さらに、コンパレータ39の比較結果と、所定周波
数の信号を出力する発振器(図3及び図4においては
「OSC」と表記)41の出力とがコンパレータ42に
よって比較され、このコンパレータ42の比較結果に基
づいて、主スイッチング素子31がオン・オフ制御され
ることにより、出力端子35から所定の電圧に変換され
た直流電圧が出力されるようになっている。
In this asynchronous DC / DC converter, a resistor connected in series between the output terminal 35 and the ground (denoted as "R1" in FIGS. 3 and 4).
A so-called divided voltage having a magnitude corresponding to the output voltage is obtained from a connection point of the resistor 37 and a resistor (denoted as “R2” in FIGS. 3 and 4).
9 is compared with the reference voltage Vs. Further, a comparison result of the comparator 39 and an output of an oscillator (denoted as “OSC” in FIGS. 3 and 4) 41 that outputs a signal of a predetermined frequency are compared by the comparator 42, and based on the comparison result of the comparator 42. The DC voltage converted to a predetermined voltage is output from the output terminal 35 by the on / off control of the main switching element 31.

【0004】非同期型のDC/DCコンバータでは、主
スイッチング素子31がオフ状態のときに、コイル32
の入力側は、転流用ダイオード33を介して接地され
る。その際、コイル32の入力側は、励起された電流が
ゼロになるように、完全に接地されるのが望ましいが、
実際には、転流用ダイオード33の順方向における電圧
降下分だけ、電位差が生じてしまい、完全には接地され
ない。そのため、非同期型のDC/DCコンバータは、
転流用ダイオード33に生じる電圧降下の分だけ、いわ
ゆる電力変換効率が悪化してしまうという問題点があっ
た。
In an asynchronous DC / DC converter, when the main switching element 31 is off, the coil 32
Is grounded via a commutating diode 33. At this time, it is desirable that the input side of the coil 32 be completely grounded so that the excited current becomes zero.
Actually, a potential difference is generated by a voltage drop in the forward direction of the commutation diode 33, and the voltage is not completely grounded. Therefore, the asynchronous DC / DC converter is
There is a problem that the so-called power conversion efficiency is deteriorated by the voltage drop generated in the commutation diode 33.

【0005】そこで、かかる問題点を解決し、電力変換
効率を向上し得るものとして、例えば、図4に示すよう
な構成を有してなる同期型のDC/DCコンバータが提
案されている。この同期型DC/DCコンバータは、転
流用ダイオード33と並列に接続され、順方向電圧が転
流用ダイオード33よりも低い転流用のスイッチング素
子(図4において「Q2」と表記)43を備えている。
そして、この同期型DC/DCコンバータは、主スイッ
チング素子31と転流用のスイッチング素子43を、ロ
ジック回路(図4においては「LOG」と表記)44に
より交互にオン・オフさせて、コイル32の入力側を転
流用のスイッチング素子43を介して接地させ、電力変
換効率を向上させるようになっている。
In order to solve the above problem and improve the power conversion efficiency, for example, a synchronous DC / DC converter having a configuration as shown in FIG. 4 has been proposed. This synchronous DC / DC converter includes a commutation switching element (indicated as “Q2” in FIG. 4) 43 connected in parallel with the commutation diode 33 and having a lower forward voltage than the commutation diode 33. .
In the synchronous DC / DC converter, the main switching element 31 and the switching element 43 for commutation are alternately turned on and off by a logic circuit (denoted as “LOG” in FIG. The input side is grounded via a switching element 43 for commutation to improve power conversion efficiency.

【0006】[0006]

【発明が解決しようとする課題】ところで、上述の後者
の同期型のDC/DCコンバータでは、ロジック回路4
4を用いて、主スイッチング素子31と転流用のスイッ
チング素子43を交互にオン・オフさせているが、この
ロジック回路44の動作上、主スイッチング素子31と
転流用のスイッチング素子43が、同時にオン状態とな
ることを完全に避けることができない。この同期型のD
C/DCコンバータにおいて、主スイッチング素子31
と転流用のスイッチング素子43が、同時にオン状態と
なると、主スイッチング素子31の出力側の電圧Vcc
が、そのまま転流用のスイッチング素子43を介してア
ース側に流れてしまい、この2つのスイッチング素子3
1,43の動作が重複する短時間の間、出力電圧が瞬時
零v近傍まで低下してしまうという不都合がある。
In the latter synchronous DC / DC converter, the logic circuit 4
4, the main switching element 31 and the commutation switching element 43 are turned on and off alternately. However, in the operation of the logic circuit 44, the main switching element 31 and the commutation switching element 43 are simultaneously turned on. A state cannot be completely avoided. This synchronous D
In the C / DC converter, the main switching element 31
And the switching element 43 for commutation are simultaneously turned on, the voltage Vcc on the output side of the main switching element 31
Flows as it is to the ground side via the commutating switching element 43, and the two switching elements 3
There is a disadvantage that the output voltage drops to near the instantaneous zero v for a short time in which the operations of the steps 1 and 43 overlap.

【0007】そこで、主スイッチング素子31と転流用
のスイッチング素子43が、同時にオン状態となること
を防ぐために、従来は、例えば、ロジック回路44にお
いて、発振器41の動作周波数よりも高速なパルスによ
り、一定の遅延時間を発生させて、この遅延時間を利用
して、主スイッチング素子31と転流用のスイッチング
素子43が、同時にオン状態となるタイミングが生じな
いようなタイムシーケンスを作成するようにすることも
行われている。
Therefore, in order to prevent the main switching element 31 and the commutation switching element 43 from being turned on at the same time, conventionally, for example, in the logic circuit 44, a pulse faster than the operating frequency of the oscillator 41 is used. By generating a fixed delay time and using this delay time, a time sequence is created in which the main switching element 31 and the switching element 43 for commutation do not simultaneously turn on. Has also been done.

【0008】しかし、このように、発振器41の動作周
波数よりも高速なパルスにより、一定の遅延時間を発生
させて、主スイッチング素子31と転流用のスイッチン
グ素子43が、同時にオン状態となるタイミングが生じ
ないようなタイムシーケンスを作成するように構成した
場合には、回路の構成が複雑となり装置の高価格化を招
く。また、一定の遅延時間を発生させて、主スイッチン
グ素子31と転流用のスイッチング素子43が、同時に
オン状態となるのを防止しているため、遅延時間を発生
させる分だけ、回路の高速動作性に限界が生ずるという
新しい問題点を有している。
However, as described above, a certain delay time is generated by a pulse faster than the operating frequency of the oscillator 41, and the timing at which the main switching element 31 and the commutation switching element 43 are simultaneously turned on is determined. If a configuration is made to create a time sequence that does not occur, the configuration of the circuit becomes complicated and the cost of the device is increased. In addition, since a certain delay time is generated to prevent the main switching element 31 and the commutation switching element 43 from being turned on at the same time, the high-speed operation of the circuit is reduced by the delay time. Has a new problem that limits are imposed.

【0009】本発明は、上記実情に鑑みてなされたもの
で、回路の構成が比較的簡単で、かつ、高速動作が可能
な同期型のDC/DCコンバータを提供することを目的
とするものである。本発明の他の目的は、主スイッチン
グ素子と転流用スイッチング素子が同時にオン状態とな
ることがないように両素子の動作タイミングに遅延時間
を設けるようなタイムシーケンスを要するような回路を
用いることなく、電力変換効率が良好で、かつ、比較的
安価な同期型のDC/DCコンバータを提供することに
ある。
The present invention has been made in view of the above circumstances, and has as its object to provide a synchronous DC / DC converter having a relatively simple circuit configuration and capable of operating at high speed. is there. Another object of the present invention is to use a circuit that requires a time sequence such that a delay time is provided in the operation timing of both elements so that the main switching element and the commutation switching element are not simultaneously turned on. Another object of the present invention is to provide a synchronous DC / DC converter with good power conversion efficiency and relatively low cost.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明に係
る同期型DC/DCコンバータは、入力端と出力端との
間に主スイッチング素子とコイルとが直接接続されると
共に、前記主スイッチング素子とコイルとの接続点とア
ースとの間に転流用スイッチング素子が設けられ、前記
主スイッチング素子と前記転流用スイッチング素子とが
交互に導通、非導通状態とされ、前記出力端に所定の直
流出力電圧が得られるよう構成されてなる同期型DC/
DCコンバータであって、 前記主スイッチング素子と
前記コイルとの接続点の電圧と、前記出力端における電
圧とに基づいて、前記転流用スイッチング素子の動作を
制御する転流用スイッチング素子制御手段を具備してな
るものである。
According to a first aspect of the present invention, there is provided a synchronous DC / DC converter, wherein a main switching element and a coil are directly connected between an input terminal and an output terminal, and the main switching device is connected to the main switching device. A switching element for commutation is provided between a connection point between the element and the coil and ground, and the main switching element and the switching element for commutation are alternately turned on and off, and a predetermined direct current is applied to the output terminal. Synchronous DC /
A DC converter, comprising: a commutation switching element control unit that controls an operation of the commutation switching element based on a voltage at a connection point between the main switching element and the coil and a voltage at the output terminal. It is.

【0011】特に、転流用スイッチング素子制御手段
は、主スイッチング素子とコイルとの接続点における電
圧を分圧する入力側分圧手段と、出力端における出力電
圧を2つの異なる電圧に分圧する出力側分圧手段と、前
記入力側分圧手段により得られた分圧電圧と前記出力側
分圧手段により得られた2つの分圧電圧の内、電圧値の
高い一方の分圧電圧とを比較する第1の比較器と、前記
入力側分圧手段により得られた分圧電圧と前記出力側分
圧手段により得られた2つの分圧電圧の内、電圧値の低
い他方の分圧電圧とを比較する第2の比較器と、前記第
1の比較器の出力信号によりセット状態とされる一方、
前記第2の比較器の出力信号によりリセット状態とさ
れ、出力信号が前記転流用スイッチング素子の動作制御
に用いられるセット・リセットフリップフロップとを具
備してなるものが好適である。
In particular, the commutating switching element control means includes an input-side voltage dividing means for dividing the voltage at the connection point between the main switching element and the coil, and an output-side voltage dividing means for dividing the output voltage at the output end into two different voltages. A voltage dividing means for comparing a divided voltage obtained by the input-side voltage dividing means with one of two divided voltages obtained by the output-side voltage dividing means having a higher voltage value; (1) compares the divided voltage obtained by the input-side voltage dividing means with the other divided voltage having a lower voltage value among the two divided voltages obtained by the output-side voltage dividing means. While the second comparator is set by the output signal of the first comparator,
It is preferable that the reset signal be reset by an output signal of the second comparator, and the output signal be provided with a set / reset flip-flop used for controlling the operation of the commutation switching element.

【0012】かかる構成においては、コイルの入力側及
び出力側の電圧を、それぞれ入力側分圧手段と出力側分
圧手段により検出し、第1及び第2の比較器によるそれ
らの分圧電圧の比較結果に基づいて、セット・リセット
フリップフロップを介して転流用スイッチング素子がオ
ン・オフ制御されるように構成されている。すなわち、
主スイッチング素子がオン状態となると、コイルの入力
側の分圧電圧が、コイルの出力側の分圧電圧よりも大と
なるように回路定数が設定されており、かつ、第1のコ
ンパレターからは論理値Lowの信号が、第2のコンパ
レータからは論理値Highの信号が、それぞれ出力さ
れるようになっている。これにより、セット・リセット
フリップフロップがリセットされて論理値Lowの信号
が転流用スイッチン素子へ印加される結果、転流用のス
イッチング素子は、オフ状態とされる。一方、主スイッ
チング素子がオフ状態となった場合には、上述とは逆
に、転流用のスイッチング素子がオン状態とされるよう
になっており、結局、主スイッチング素子がオン状態と
なるときには、転流用スイッチング素子を確実にオフ状
態に、主スイッチング素子がオフ状態となるときには、
転流用スイッチング素子を確実にオン状態に、それぞれ
制御でき、従来と異なり、タイムシーケンスによる遅延
時間を設定するような構成が必要ないので、高速動作が
可能でかつ効率のよい同期型のDC/DCコンバータが
提供されることとなるものである。
In this configuration, the voltages on the input side and the output side of the coil are detected by the input-side voltage dividing means and the output-side voltage dividing means, respectively, and the divided voltages by the first and second comparators are detected. Based on the comparison result, the switching element for commutation is controlled to be turned on / off via a set / reset flip-flop. That is,
When the main switching element is turned on, the circuit constant is set so that the divided voltage on the input side of the coil is larger than the divided voltage on the output side of the coil, and the first comparator Is configured to output a signal of a logical value Low and a signal of a logical value High from the second comparator. As a result, the set / reset flip-flop is reset, and the signal of the logical value Low is applied to the switching element for commutation. As a result, the switching element for commutation is turned off. On the other hand, when the main switching element is turned off, the switching element for commutation is turned on, contrary to the above, and when the main switching element is turned on, after all, When the commutating switching element is reliably turned off and the main switching element is turned off,
Since the commutation switching elements can be reliably turned on and each of them can be controlled, and unlike the related art, there is no need to provide a configuration for setting a delay time by a time sequence, so that a high-speed operation and an efficient synchronous DC / DC can be performed. A converter will be provided.

【0013】[0013]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図1及び図2を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、本発明の実施の形態における同期
型DC/DCコンバータの第1の回路構成例について図
1を参照しつつ説明する。この同期型DC/DCコンバ
ータは、所定の直流電圧Vccが印加される主スイッチ
ング素子(図1及び図2においては「Q1」と表記)1
を備えている。ここで、主スイッチング素子1として
は、NチャンネルMOS FETトランジスタが用いら
れている。この主スイッチング素子1の出力側には、コ
イル(図1及び図2においては「L1」と表記)2が直
列に接続されており、このコイル2は、出力端子3を介
して負荷(図1及び図2においては「LOAD」と表
記)4に接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. The members, arrangements, and the like described below do not limit the present invention, and can be variously modified within the scope of the present invention. First, a first circuit configuration example of the synchronous DC / DC converter according to the embodiment of the present invention will be described with reference to FIG. This synchronous DC / DC converter has a main switching element (denoted as "Q1" in FIGS. 1 and 2) to which a predetermined DC voltage Vcc is applied.
It has. Here, an N-channel MOS FET transistor is used as the main switching element 1. On the output side of the main switching element 1, a coil (denoted as "L1" in FIGS. 1 and 2) 2 is connected in series, and this coil 2 is connected to a load (FIG. And "LOAD" in FIG. 2).

【0014】また、コイル2の入力側には、転流用ダイ
オード(図1及び図2においては「D1」と表記)5の
カソード側と、転流用スイッチング素子(図1及び図2
においては「Q2」と表記)6の一端とが、それぞれ接
続されていると共に、これら転流用ダイオード5と転流
用スイッチング素子6の他端は、接地されている。ここ
で、転流用スイッチング素子6としては、Nチャンネル
MOS FETトランジスタが用いられている。さら
に、コイル2の出力側には、平滑用のコンデンサ(図1
及び図2においては「C1」と表記)7の一端と、出力
電圧に対応する大きさのいわゆる分圧電圧を検出するた
め直列に接続された第1の抵抗器(図1及び図2におい
ては「R1」と表記)8と第2の抵抗器(図1及び図2
においては「R2」と表記)9の内、第1の抵抗器8の
一端が、それぞれ接続されており、これら平滑用のコン
デンサ7の他端と、第2の抵抗器9の他端は、共に接地
されている。
The input side of the coil 2 has a cathode of a commutation diode (denoted as "D1" in FIGS. 1 and 2) 5 and a commutation switching element (FIGS. 1 and 2).
, Are connected to one end of a commutation diode 5, and the other ends of the commutation diode 5 and the commutation switching element 6 are grounded. Here, as the commutation switching element 6, an N-channel MOS FET transistor is used. Further, a smoothing capacitor (FIG. 1) is connected to the output side of the coil 2.
And a first resistor (in FIGS. 1 and 2) connected in series with one end of a “C1” 7 to detect a so-called divided voltage having a magnitude corresponding to the output voltage. 8 and a second resistor (see FIGS. 1 and 2).
In FIG. 9, one end of the first resistor 8 is connected to each other, and the other end of the smoothing capacitor 7 and the other end of the second resistor 9 are connected to each other. Both are grounded.

【0015】第1の抵抗器8と第2の抵抗器9の接続点
は、第1のコンパレータ10の反転入力端子に接続さ
れ、この第1のコンパレータ10の非反転入力端子に
は、所定の基準電圧Vsが印加されており、出力端子3
における出力電圧の大きさに対応した第1及び第2の抵
抗器8,9によるいわゆる分圧電圧が基準電圧Vsと比
較され、その比較結果が、第2のコンパレータ13の反
転入力端子へ入力されるようになっている。第2のコン
パレータ13は、その出力端子が主スイッチング素子1
のゲートに接続される一方、非反転入力端子には、所定
の周波数信号を出力する発振器(図1及び図2において
は「OSC」と表記)12の出力段が接続されており、
第2のコンパレータ13の比較結果に基づいて、主スイ
ッチング素子1がオン・オフ制御され、出力端子3から
負荷4へ所定の直流電圧が出力されるようになってい
る。
A connection point between the first resistor 8 and the second resistor 9 is connected to an inverting input terminal of a first comparator 10, and a predetermined non-inverting input terminal of the first comparator 10 The reference voltage Vs is applied and the output terminal 3
Are compared with the reference voltage Vs by the first and second resistors 8 and 9 corresponding to the magnitude of the output voltage at the reference voltage Vs, and the comparison result is input to the inverting input terminal of the second comparator 13. It has become so. The output terminal of the second comparator 13 is the main switching element 1.
The output stage of an oscillator (denoted as “OSC” in FIGS. 1 and 2) 12 that outputs a predetermined frequency signal is connected to the non-inverting input terminal.
On and off control of the main switching element 1 is performed based on the comparison result of the second comparator 13, and a predetermined DC voltage is output from the output terminal 3 to the load 4.

【0016】ところで、上述した構成部分は、基本的に
は従来のものと同一であるが、この第1の回路構成例で
は、さらに、コイル2の入力側と出力側の電圧を検出し
て、転流用スイッチング素子6のオン・オフを制御する
転流用スイッチング素子制御回路14を備えている。す
なわち、転流用スイッチング素子制御回路14は、コイ
ル2の入力側の電圧を検出するため直列に接続された入
力側分圧手段を構成する第3の抵抗器(図1及び図2に
おいては「R3」と表記)15と第4の抵抗器(図1及
び図2においては「R4」と表記)16を備えており、
第3の抵抗器15の一端は、コイル2の入力側に接続さ
れ、第4の抵抗器16の他端が接地されている。
The components described above are basically the same as those of the prior art. However, in the first circuit configuration example, the voltages on the input side and the output side of the coil 2 are further detected. A commutation switching element control circuit 14 for controlling on / off of the commutation switching element 6 is provided. That is, the commutation switching element control circuit 14 is a third resistor ("R3" in FIGS. 1 and 2) which constitutes an input-side voltage dividing means connected in series to detect the voltage on the input side of the coil 2. ) 15 and a fourth resistor (denoted as “R4” in FIGS. 1 and 2) 16
One end of the third resistor 15 is connected to the input side of the coil 2, and the other end of the fourth resistor 16 is grounded.

【0017】そして、第3の抵抗器15と第4の抵抗器
16の接続点は、第3のコンパレータ17の反転入力端
子と第4のコンパレータ18の非反転入力端子に、それ
ぞれ接続されており、コイル2の入力側の電圧に対応し
た分圧電圧がそれぞれ印加されるようになっている。ま
た、コイル2の出力側には、出力側分圧手段を構成する
直列に接続された第5の抵抗器(図1及び図2において
は「R5」と表記)19と、第6の抵抗器(図1及び図
2においては「R6」と表記)20と、第7の抵抗器
(図1及び図2においては「R7」と表記)21とが備
えられており、第5の抵抗器19の一端がコイル2の出
力側に接続される一方、第7の抵抗器21の他端が接地
されている。第5の抵抗器19と第6の抵抗器20の接
続点は、第1の比較器としての第3のコンパレータ17
の非反転入力端子に接続される一方、第6の抵抗器20
と第7の抵抗器21の接続点は、第2の比較器としての
第4のコンパレータ18の反転入力端子に接続されてい
る。
The connection point between the third resistor 15 and the fourth resistor 16 is connected to the inverting input terminal of the third comparator 17 and the non-inverting input terminal of the fourth comparator 18, respectively. , A divided voltage corresponding to the voltage on the input side of the coil 2 is applied. A fifth resistor 19 (indicated as “R5” in FIGS. 1 and 2) and a sixth resistor which are connected in series and constitute an output-side voltage dividing means are provided on the output side of the coil 2. 1 and 2, a seventh resistor (indicated as “R7” in FIGS. 1 and 2) 21, and a fifth resistor 19. Is connected to the output side of the coil 2, while the other end of the seventh resistor 21 is grounded. A connection point between the fifth resistor 19 and the sixth resistor 20 is connected to a third comparator 17 as a first comparator.
The sixth resistor 20 is connected to the non-inverting input terminal of the
The connection point between the second resistor and the seventh resistor 21 is connected to an inverting input terminal of a fourth comparator 18 as a second comparator.

【0018】また、第3のコンパレータ17の出力端子
は、公知・周知の回路構成を有してなるセット・リセッ
トフリップフロップ(以下「RSFF」と言う)22の
セット端子に接続される一方、第4のコンパレータ18
の出力端子は、RSFF22のリセット端子に接続され
ている。 そして、RSFF22の出力端子は、転流用
スイッチング素子6のゲートに接続されており、このR
SFF22の出力に応じて、転流用スイッチング素子6
がオン・オフ駆動されるようになっている。
An output terminal of the third comparator 17 is connected to a set terminal of a set / reset flip-flop (hereinafter, referred to as “RSFF”) 22 having a known / well-known circuit configuration. 4 comparators 18
Is connected to the reset terminal of the RSFF 22. The output terminal of the RSFF 22 is connected to the gate of the switching element 6 for commutation.
According to the output of the SFF 22, the commutation switching element 6
Are driven on and off.

【0019】次に、上記構成における動作について図1
を参照しつつ説明する。まず、主スイッチング素子1が
オンされると、コイル2の入力側のA点の電圧は、入力
電圧Vccと略等しい値まで上昇する。すると、このA
点の電圧は、コイル2の入力側の電圧を検出するために
設けられた第3及び第4の抵抗器15,16によって分
圧され、これらの第3及び第4の抵抗器15,16の接
続点には、A点の電圧に対応した第3及び第4の抵抗器
15,16の抵抗比によって定まる分圧電圧が生じる。
この第3及び第4の抵抗器15,16の接続点に生じた
分圧電圧は、第3のコンパレータ17の反転入力端子
と、第4のコンパレータ18の非反転入力端子にそれぞ
れ印加される。
Next, the operation in the above configuration is shown in FIG.
This will be described with reference to FIG. First, when the main switching element 1 is turned on, the voltage at the point A on the input side of the coil 2 rises to a value substantially equal to the input voltage Vcc. Then this A
The voltage at the point is divided by the third and fourth resistors 15 and 16 provided for detecting the voltage on the input side of the coil 2, and the voltage of the third and fourth resistors 15 and 16 is changed. At the connection point, a divided voltage determined by the resistance ratio of the third and fourth resistors 15 and 16 corresponding to the voltage at point A is generated.
The divided voltage generated at the connection point between the third and fourth resistors 15 and 16 is applied to the inverting input terminal of the third comparator 17 and the non-inverting input terminal of the fourth comparator 18, respectively.

【0020】一方、この場合、コイル2の出力側の電圧
は、先のA点における電圧に対してコイル2の電圧降下
分だけ低いものとなる。そして、このコイル2の出力側
の電圧は、第5乃至第7の抵抗器19〜21により分圧
され、第5及び第6の抵抗器19,20の接続点におけ
る分圧電圧が第3のコンパレータ17の非反転入力端子
へ、第6及び第7の抵抗器20,21の接続点における
分圧電圧が第4のコンパレータ18の反転入力端子へ、
それぞれ印加されることとなる。
On the other hand, in this case, the voltage on the output side of the coil 2 is lower than the voltage at the point A by the voltage drop of the coil 2. The voltage on the output side of the coil 2 is divided by the fifth to seventh resistors 19 to 21, and the divided voltage at the connection point of the fifth and sixth resistors 19 and 20 becomes the third voltage. The divided voltage at the connection point of the sixth and seventh resistors 20 and 21 is supplied to the non-inverting input terminal of the comparator 17 and the inverting input terminal of the fourth comparator 18.
Each will be applied.

【0021】ここで、先の第3及び第4の抵抗器15,
16による分圧電圧が、第5及び第6の抵抗器19,2
0の接続点における分圧電圧よりも大となるように、こ
れら第3及び第4の抵抗器15,16並びに第5乃至第
7の抵抗器19〜21の各抵抗値が予め設定されている
ため、結局、上述したように分圧電圧が第3及び第4の
コンパレータ17,18に印加されると、第3のコンパ
レータ17からは、論理値Lowに対応する出力信号
が、第4のコンパレータ18からは、論理値Highに
対応する出力信号が、それぞれ出力されることとなる。
Here, the third and fourth resistors 15,
16 and the fifth and sixth resistors 19, 2
The resistance values of the third and fourth resistors 15, 16 and the fifth to seventh resistors 19 to 21 are set in advance so as to be larger than the divided voltage at the connection point of 0. Therefore, when the divided voltage is applied to the third and fourth comparators 17 and 18 as described above, the third comparator 17 outputs an output signal corresponding to the logical value Low from the fourth comparator 17 From 18, an output signal corresponding to the logical value High is output.

【0022】その結果、RSFF22が第4のコンパレ
ータ18の出力信号によりリセットされ、その出力Q
は、論理値Lowの状態となり、これが転流用スイッチ
ング素子6のゲートに印加されるため、転流用スイッチ
ング素子6はオフ状態とされることとなる。
As a result, the RSFF 22 is reset by the output signal of the fourth comparator 18 and its output Q
Becomes a logical value Low state, which is applied to the gate of the commutation switching element 6, so that the commutation switching element 6 is turned off.

【0023】次に、主スイッチング素子1がオフ状態と
されると、コイル2の入力側のA点の電圧は、転流用ダ
イオード5の順方向電圧VFに向かって下降する。一
方、このコイル2の入力側のA点の電圧が順方向電圧V
Fに向かって下降する間に、コイル2の出力側における
電圧は、コイル2の作用により入力側のA点の電圧変化
とは異なり、急激に下降せずに緩慢に変化するため、第
3及び第4の抵抗器15,16の接続点における分圧電
圧は、第5の抵抗器19と第6の抵抗器20の接続点に
おける分圧電圧及び第6の抵抗器20と第7の抵抗器2
1の接続点における分圧電圧に比して即座に低くなり、
その結果、第3のコンパレータ17からは、論理値Hi
ghに対応する出力信号が、第4のコンパレータ18か
らは、論理値Lowに対応する出力信号が、それぞれ出
力され、RSFF22の出力Qが論理値Highの状態
となる。このため、転流用スイッチング素子6は、オン
状態とされ、A点の電圧は、先の順方向電圧VFより低
い略接地電位に近い状態となる。
Next, when the main switching element 1 is turned off, the voltage at the input side of the point A of the coil 2 is lowered toward the forward voltage V F of the commutation diode 5. On the other hand, the voltage at the point A on the input side of the coil 2 is the forward voltage V
While falling toward F , the voltage at the output side of the coil 2 differs from the voltage change at the point A on the input side due to the action of the coil 2 and changes slowly without dropping sharply. The divided voltage at the connection point between the fourth resistors 15 and 16 is the divided voltage at the connection point between the fifth resistor 19 and the sixth resistor 20 and the sixth resistor 20 and the seventh resistor. 2
Instantaneously lower than the divided voltage at the node 1;
As a result, the logical value Hi is output from the third comparator 17.
The output signal corresponding to gh and the output signal corresponding to the logical value Low are output from the fourth comparator 18, respectively, and the output Q of the RSFF 22 becomes the state of the logical value High. Thus, commutation switching element 6 is turned on, the voltage at the point A, a state close to a lower substantially ground potential than the forward voltage V F of the above.

【0024】上述したような主スイッチング素子1のオ
ン・オフ動作に伴う動作が繰り返されることで、第1の
抵抗器8と第2の抵抗器9の抵抗値の大きさで決定され
る出力電圧が、出力端子3から負荷4へ供給され、主ス
イッチング素子1がオフの間、順方向電圧VFが残るこ
とに起因する従来のような電力変換効率の低下が確実に
回避されることとなる。なお、主スイッチング素子1の
オン・オフ制御については、従来と基本的に変わるとこ
ろがないので、上述の動作説明においては省略したが、
ここで、概略的に説明すれば、まず、出力電圧は、第1
及び第2の抵抗器8,9により分圧されたものが、第1
のコンパレータ10の反転入力端子に印加され、基準電
圧Vsと比較される。そして、この第1及び第2の抵抗
器8,9による分圧電圧が基準電圧Vs以下の場合に、
第1のコンパレータ10から論理値Highに対応する
信号が出力され、これが第2のコンパレータ13におい
て、発振器12からの信号と比較される結果、主スイッ
チング素子1がオン・オフ制御されるようになってい
る。
By repeating the operation associated with the ON / OFF operation of the main switching element 1 as described above, the output voltage determined by the magnitudes of the resistance values of the first resistor 8 and the second resistor 9 but it is supplied from the output terminal 3 to the load 4, while the main switching element 1 is off, so that the reduction of the prior art such as the power conversion efficiency due to the forward voltage V F is left is reliably avoided . The on / off control of the main switching element 1 is basically the same as the conventional one, and is omitted in the above description of the operation.
Here, to explain roughly, first, the output voltage is equal to the first voltage.
And the voltage divided by the second resistors 8 and 9
, And is compared with a reference voltage Vs. When the divided voltage by the first and second resistors 8 and 9 is equal to or lower than the reference voltage Vs,
A signal corresponding to the logical value High is output from the first comparator 10, and is compared with a signal from the oscillator 12 in the second comparator 13. As a result, the main switching element 1 is turned on / off. ing.

【0025】なお、第3のコンパレータ17及び第4の
コンパレータ18の閾値および入力範囲は、第3及び第
4の抵抗器15,16並びに第5乃至第7の抵抗器19
〜21の値を変えることによって適宜調整することがで
きる。また、転流用スイッチング素子6がオン状態とな
るときの閾値を、入力電圧Vcc近辺に、オフ状態とな
るときの閾値を、グランド電圧近辺に、それぞれ設定す
ることにより、この転流用スイッチング素子6を速やか
にオン・オフすることができるタイミングを得ることが
できる。
The threshold values and input ranges of the third comparator 17 and the fourth comparator 18 are determined by the third and fourth resistors 15 and 16 and the fifth to seventh resistors 19
It can be adjusted as appropriate by changing the values of .about.21. Also, by setting the threshold value when the switching element 6 for commutation is turned on near the input voltage Vcc and the threshold value when the switching element 6 is turned off near ground voltage, respectively, the switching element 6 for commutation is set. It is possible to obtain a timing that can be quickly turned on / off.

【0026】次に、第2の回路構成例について図2を参
照しつつ説明する。なお、図1に示された回路構成例と
同一の構成要素については、同一の符号を付してその詳
細な説明は省略し、以下、異なる点を中心に説明するこ
ととする。この第2の回路構成例における同期型DC/
DCコンバータは、第1のコンパレータ10のための分
圧電圧を得る抵抗器と、第3及び第4のコンパレータ1
7,18のための分圧電圧を得る抵抗器との共有を図
り、回路の簡素化を図ったものである。
Next, a second circuit configuration example will be described with reference to FIG. Note that the same components as those in the circuit configuration example shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. Hereinafter, different points will be mainly described. In this second circuit configuration example, the synchronous DC /
The DC converter includes a resistor for obtaining a divided voltage for the first comparator 10 and a third and fourth comparator 1
The circuit is simplified by sharing with a resistor for obtaining a divided voltage for 7 and 18.

【0027】すなわち、具体的には、コイル2の出力側
において、コイル2の出力側の端部とアースとの間に、
先の図1に示された回路構成例における第1及び第2の
抵抗器8,9と第5乃至第7の抵抗器19〜21に代え
て、第8乃至第11の抵抗器23〜26が直列接続され
ている。また、第8の抵抗器23と第9の抵抗器24と
の接続点が、第3のコンパレータ17の非反転入力端子
へ、第9の抵抗器24と第10の抵抗器25との接続点
が第1のコンパレータ10の反転入力端子へ、第10の
抵抗器25と第11の抵抗器26との接続点が第4のコ
ンパレータ18の反転入力端子へ、それぞれ接続されて
いる。
That is, specifically, on the output side of the coil 2, between the output-side end of the coil 2 and the ground,
Instead of the first and second resistors 8 and 9 and the fifth to seventh resistors 19 to 21 in the circuit configuration example shown in FIG. 1, eighth to eleventh resistors 23 to 26 are used. Are connected in series. A connection point between the eighth resistor 23 and the ninth resistor 24 is connected to a non-inverting input terminal of the third comparator 17 and a connection point between the ninth resistor 24 and the tenth resistor 25 is provided. Are connected to the inverting input terminal of the first comparator 10, and the connection point between the tenth resistor 25 and the eleventh resistor 26 is connected to the inverting input terminal of the fourth comparator 18.

【0028】そして、これら第8乃至第11の抵抗器2
3〜26の各抵抗値は、図1に示された回路構成例の動
作説明で説明したと同様な各コンパレータ10,17,
18の動作が得られるように、それぞれ設定されたもの
となっている。したがって、回路動作としては、先の図
1に示された第1の回路構成例の場合と基本的に同一で
あるので、ここでの再度の説明は省略することとする。
The eighth to eleventh resistors 2
The resistance values of 3 to 26 are the same as those of the comparators 10, 17, and 17 described in the description of the operation of the circuit configuration example shown in FIG.
18 are set so that 18 operations can be obtained. Therefore, the circuit operation is basically the same as that in the case of the first circuit configuration example shown in FIG. 1 described above, and the description thereof will not be repeated here.

【0029】この第2の回路構成例においては、第1の
コンパレータ10と、第2のコンパレータ13と、発振
器12とにより主スイッチング素子制御手段が実現さ
れ、第8乃至第11の抵抗器23〜26により出力電圧
分圧手段及び主スイッチング素子制御用出力電圧分圧手
段が実現されたものとなっている。
In this second circuit configuration example, the main switching element control means is realized by the first comparator 10, the second comparator 13, and the oscillator 12, and the eighth to eleventh resistors 23 to 26 realizes the output voltage dividing means and the output voltage dividing means for controlling the main switching element.

【0030】なお、上述した本発明の実施の形態では、
主スイッチング素子1及び転流用スイッチング素子6と
して、NチャンネルMOS FETトランジスタを用い
た場合について説明したが、これに限定されるものでは
なく、他のMOS FETや、バイポーラ素子を用いて
も、また、FET素子とバイポーラ素子とを組み合わせ
た構成としてもよく、いずれにあっても同様の動作を得
ることができる。また、主スイッチング素子1及び転流
用スイッチング素子6は、n段のFET素子を直列又は
並列に接続したもの、あるいはn段のバイポーラ素子を
直列又は並列に接続した構成としてもよく、その場合に
あっても基本的に同様の動作を得ることができる。
In the above-described embodiment of the present invention,
The case where an N-channel MOS FET transistor is used as the main switching element 1 and the commutation switching element 6 has been described. However, the present invention is not limited to this, and other MOS FETs or bipolar elements may be used. A configuration in which an FET element and a bipolar element are combined may be used, and the same operation can be obtained in any case. Further, the main switching element 1 and the commutation switching element 6 may be configured such that n-stage FET elements are connected in series or in parallel, or n-stage bipolar elements are connected in series or in parallel. However, basically the same operation can be obtained.

【0031】さらに、上述した本発明の実施の形態で
は、主スイッチング素子1とコイル2の接続点Aの電
圧、及び出力電圧を検出するための分圧手段として、抵
抗器を用いたが、FETのいわゆるオン抵抗を利用して
分圧するような構成としても、同様な動作を得ることが
できる。またさらに、抵抗器とFET素子、あるいは抵
抗器とバイポーラ素子とを組み合わせた分圧手段を構成
するようにしても同様である。
Further, in the above-described embodiment of the present invention, a resistor is used as a voltage dividing means for detecting a voltage at a connection point A between the main switching element 1 and the coil 2 and an output voltage. A similar operation can be obtained even if the voltage is divided using the so-called on-resistance. Further, the same applies to a case where a voltage dividing means is configured by combining a resistor and an FET element or a resistor and a bipolar element.

【0032】また、転流用スイッチング素子6を制御す
るための制御回路の電源は、入力電圧Vccあるいは出
力電圧のいずれかから供給するように構成しても良い。
さらに、起動時は入力電圧Vccから、その後は出力電
圧から供給するように切り替えるようにしても、同様の
動作を得る得ることができる。
The power of the control circuit for controlling the commutation switching element 6 may be supplied from either the input voltage Vcc or the output voltage.
Further, the same operation can be obtained by switching from supplying the input voltage Vcc at the time of startup and supplying the output voltage thereafter.

【0033】[0033]

【発明の効果】以上説明したように、本発明によれば、
転流用スイッチング素子の動作を、コイルの入力側の電
圧と、出力電圧とに基づいて制御できるような構成とす
ることにより、従来のような特別のタイムシーケンスの
作成を要するような回路を用いることなく、主スイッチ
ング素子と転流用スイッチング素子を確実に交互にオン
・オフ状態とすることができ、回路の構成が比較的簡単
で、かつ、高速動作が可能な同期型のDC/DCコンバ
ータを提供することができるものである。
As described above, according to the present invention,
Use a circuit that requires the creation of a special time sequence as in the past, by configuring the operation of the commutation switching element based on the voltage on the input side of the coil and the output voltage. And a synchronous DC / DC converter capable of ensuring that the main switching element and the commutation switching element are alternately turned on and off alternately, has a relatively simple circuit configuration, and can operate at high speed. Is what you can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における同期型DC/DC
コンバータの第1の回路構成例を示す回路図である。
FIG. 1 shows a synchronous DC / DC according to an embodiment of the present invention.
FIG. 2 is a circuit diagram illustrating a first circuit configuration example of a converter.

【図2】本発明の実施の形態における同期型DC/DC
コンバータの第2の回路構成例を示す回路図である。
FIG. 2 shows a synchronous DC / DC according to an embodiment of the present invention.
FIG. 6 is a circuit diagram illustrating a second circuit configuration example of the converter.

【図3】従来の非同期型DC/DCコンバータの回路構
成例を示す回路図である
FIG. 3 is a circuit diagram showing a circuit configuration example of a conventional asynchronous DC / DC converter.

【図4】従来の同期型DC/DCコンバータの回路構成
例を示す回路図である。
FIG. 4 is a circuit diagram showing a circuit configuration example of a conventional synchronous DC / DC converter.

【符号の説明】[Explanation of symbols]

1…主スイッチング素子 2…コイル 5…転流用のダイオード 6…転流用スイッチング素子 10…第1のコンパレータ 13…第2のコンパレータ 14…転流用スイッチング素子制御回路 17…第3のコンパレータ 18…第4のコンパレータ 22…RSFF DESCRIPTION OF SYMBOLS 1 ... Main switching element 2 ... Coil 5 ... Commutation diode 6 ... Commutation switching element 10 ... First comparator 13 ... Second comparator 14 ... Commutation switching element control circuit 17 ... Third comparator 18 ... Fourth Comparator 22 ... RSFF

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 入力端と出力端との間に主スイッチング
素子とコイルとが直接接続されると共に、前記主スイッ
チング素子とコイルとの接続点とアースとの間に転流用
スイッチング素子が設けられ、前記主スイッチング素子
と前記転流用スイッチング素子とが交互に導通、非導通
状態とされ、前記出力端に所定の直流出力電圧が得られ
るよう構成されてなる同期型DC/DCコンバータであ
って、 前記主スイッチング素子と前記コイルとの接続点の電圧
と、前記出力端における電圧とに基づいて、前記転流用
スイッチング素子の動作を制御する転流用スイッチング
素子制御手段を具備したことを特徴とする同期型DC/
DCコンバータ。
1. A main switching element and a coil are directly connected between an input terminal and an output terminal, and a commutation switching element is provided between a connection point between the main switching element and the coil and ground. A synchronous DC / DC converter configured such that the main switching element and the commutation switching element are alternately turned on and off, and a predetermined DC output voltage is obtained at the output terminal. A synchronous switching element control means for controlling the operation of the commutating switching element based on a voltage at a connection point between the main switching element and the coil and a voltage at the output terminal. Type DC /
DC converter.
【請求項2】 転流用スイッチング素子制御手段は、主
スイッチング素子とコイルとの接続点における電圧を分
圧する入力側分圧手段と、 出力端における出力電圧を2つの異なる電圧に分圧する
出力側分圧手段と、 前記入力側分圧手段により得られた分圧電圧と前記出力
側分圧手段により得られた2つの分圧電圧の内、電圧値
の高い一方の分圧電圧とを比較する第1の比較器と、 前記入力側分圧手段により得られた分圧電圧と前記出力
側分圧手段により得られた2つの分圧電圧の内、電圧値
の低い他方の分圧電圧とを比較する第2の比較器と、 前記第1の比較器の出力信号によりセット状態とされる
一方、前記第2の比較器の出力信号によりリセット状態
とされ、出力信号が前記転流用スイッチング素子の動作
制御に用いられるセット・リセットフリップフロップと
を具備してなることを特徴とする請求項1記載の同期型
DC/DCコンバータ。
The commutating switching element control means includes an input-side voltage dividing means for dividing a voltage at a connection point between the main switching element and the coil, and an output-side voltage dividing means for dividing an output voltage at an output terminal into two different voltages. A voltage dividing means for comparing a divided voltage obtained by the input-side voltage dividing means with one of the two divided voltages obtained by the output-side voltage dividing means having a higher voltage value; The comparator of claim 1 compares the divided voltage obtained by the input-side voltage dividing means with the other divided voltage having a lower voltage value among the two divided voltages obtained by the output-side voltage dividing means. A second comparator, which is set by the output signal of the first comparator, and is reset by the output signal of the second comparator, and the output signal is the operation of the switching element for commutation. Set library used for control Synchronous DC / DC converter according to claim 1, characterized by being provided with the Tsu preparative flip-flop.
【請求項3】 入力側分圧手段及び出力側分圧手段は、
それぞれ別個に設けられた、直列接続された複数の抵抗
器から構成されてなるものであることを特徴とする請求
項2記載の同期型DC/DCコンバータ。
3. The input-side voltage dividing means and the output-side voltage dividing means,
3. The synchronous DC / DC converter according to claim 2, wherein the synchronous DC / DC converter comprises a plurality of resistors provided separately and connected in series.
【請求項4】 主スイッチング素子の動作を制御する主
スイッチング素子制御手段と、 出力電圧を分圧する主スイッチング素子制御用出力電圧
分圧手段とを具備し、 前記主スイッチング素子制御手段は、前記主スイッチン
グ素子制御用出力電圧分圧手段の分圧電圧に基づいて前
記主スイッチング素子の動作を制御し、 前記主スイッチング素子制御用出力電圧分圧手段は、直
列接続された複数の抵抗器から構成されてなるもので、
当該直列接続された複数の抵抗器は、出力側分圧手段を
兼ねるものであることを特徴とする請求項2記載の同期
型DC/DCコンバータ。
4. A main switching element control means for controlling an operation of a main switching element, and an output voltage dividing means for controlling a main switching element for dividing an output voltage, wherein the main switching element control means comprises: The operation of the main switching element is controlled based on the divided voltage of the switching element control output voltage dividing means, and the main switching element control output voltage dividing means is composed of a plurality of resistors connected in series. And
3. The synchronous DC / DC converter according to claim 2, wherein the plurality of resistors connected in series also serve as output-side voltage dividing means.
JP36372697A 1997-12-17 1997-12-17 Synchronous DC / DC converter Expired - Fee Related JP3655993B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36372697A JP3655993B2 (en) 1997-12-17 1997-12-17 Synchronous DC / DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36372697A JP3655993B2 (en) 1997-12-17 1997-12-17 Synchronous DC / DC converter

Publications (2)

Publication Number Publication Date
JPH11187649A true JPH11187649A (en) 1999-07-09
JP3655993B2 JP3655993B2 (en) 2005-06-02

Family

ID=18480038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36372697A Expired - Fee Related JP3655993B2 (en) 1997-12-17 1997-12-17 Synchronous DC / DC converter

Country Status (1)

Country Link
JP (1) JP3655993B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136735A (en) * 1999-11-02 2001-05-18 Toyota Autom Loom Works Ltd Power conversion/supply method, power conversion/ supply apparatus and vehicle
JP2002252965A (en) * 2001-02-22 2002-09-06 Denso Corp Power conversion apparatus using auxiliary resonance commutation circuit
WO2005025041A1 (en) * 2003-09-05 2005-03-17 Shindengen Electric Manufacturing Co., Ltd. Switching power supply
US7135844B2 (en) 2003-04-28 2006-11-14 Torex Device Co., Ltd. Control circuit for DC/DC converter
JP2007195362A (en) * 2006-01-20 2007-08-02 Fuji Electric Device Technology Co Ltd Dc-dc converter

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001136735A (en) * 1999-11-02 2001-05-18 Toyota Autom Loom Works Ltd Power conversion/supply method, power conversion/ supply apparatus and vehicle
US6982499B1 (en) 1999-11-02 2006-01-03 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Power converting method and apparatus
JP2002252965A (en) * 2001-02-22 2002-09-06 Denso Corp Power conversion apparatus using auxiliary resonance commutation circuit
US7135844B2 (en) 2003-04-28 2006-11-14 Torex Device Co., Ltd. Control circuit for DC/DC converter
WO2005025041A1 (en) * 2003-09-05 2005-03-17 Shindengen Electric Manufacturing Co., Ltd. Switching power supply
US6984966B2 (en) 2003-09-05 2006-01-10 Shindengen Electric Manufacturing Co., Ltd. Switching power supply
JP2007195362A (en) * 2006-01-20 2007-08-02 Fuji Electric Device Technology Co Ltd Dc-dc converter

Also Published As

Publication number Publication date
JP3655993B2 (en) 2005-06-02

Similar Documents

Publication Publication Date Title
CN100571001C (en) Switching regulaor
US6927986B2 (en) Power supply and PWM circuits
US20050093525A1 (en) Asymmetrical multiphase DC-to-DC power converter
JP2003319643A (en) Switching power supply device
JPH1080194A (en) Method of synchronously driving inductive load and synchronous control equipment of h bridge circuit
JP3961812B2 (en) Power supply device and control method thereof
JPH06311736A (en) Dc/dc converter
US5406150A (en) Control system for motors and inductive loads
JP2006203987A (en) Switching regulator circuit
JP3974449B2 (en) Power supply
JP2003319645A (en) Dc-dc converter
CN100380794C (en) Dc/dc converter
JP2004088818A (en) Dc/dc converter and control circuit therefor
US5757632A (en) Switched capacitance voltage multiplier
JP2004056983A (en) Power circuit
JP2006014559A (en) Dc/dc converter
JP2005354860A (en) Controller of step-up voltage dc-dc converter
JPH11187649A (en) Synchronous dc-to-dc converter
JP4423464B2 (en) Level shift circuit, synchronous rectification type DC / DC converter, and step-up / down chopper type DC / DC converter
JP4573681B2 (en) Semiconductor device using switching regulator and control method of switching regulator
JPH10210736A (en) Step-down type dc-dc converter
JPH08288811A (en) Push-pull drive circuit
JP2003047242A (en) Switching power supply apparatus
JP2003259630A (en) Oscillator for power unit and power unit using it
JP4400992B2 (en) Drive signal supply circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050307

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140311

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees