JPH11176820A

JPH11176820A - 半導体装置の成膜処理装置、半導体装置の製造方法及び半導体の薄膜形成方法

Info

Publication number: JPH11176820A
Application number: JP12554598A
Authority: JP
Inventors: Yoshihisa Matsubara; 義久松原; Manabu Iguchi; 学井口; Kazuhiko Endo; 和彦遠藤
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-10-08
Filing date: 1998-05-08
Publication date: 1999-07-02
Anticipated expiration: 2018-05-08
Also published as: JP3116904B2

Abstract

(57)【要約】【課題】炭素系膜および、シリコン酸化膜、窒化膜等
の絶縁性膜を積層して形成する気相成長方法において、
シリコン基板周辺部のシリコン酸化膜剥がれを防止する
事が可能である半導体装置の成膜処理装置を提供する。【解決手段】成膜処理装置１のチャンバー２内には、
被処理基板１０６を保持するホルダー部１０７、被処理
基板１０６を当該ホルダー部１０７との間でチャックす
るリング状部材１１１、及び所定の反応ガスを供給する
為の反応ガス供給手段１０４とが設けられており、リン
グ状部材１１１は、その内径がホルダー部１０７の外径
よりも小さく、且つその外径が当該ホルダー部１０７の
外径よりも大きくなる様なディメンジョンを有し、当該
リング状部材１１１は、反応ガスによる成膜処理が実行
されている間、被処理基板１０７に搭載された被処理基
板１０６の表面周縁部を同心円状に被覆する様に構成さ
れている成膜処理装置１。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体の製造工程
に於ける成膜処理装置に関するものであり、特に詳しく
は、シリコン酸化膜もしくはシリコン窒化膜と、炭素を
主成分とする被膜形成を行う半導体の製造工程に於ける
成膜処理装置及び半導体装置の製造方法等に関するもの
である。

【０００２】

【従来の技術】近年、半導体超高集積回路ＬＳＩの高集
積化に伴い、個別素子間を繋ぐ配線はより複雑になって
いる。配線の交差を避けるために配線を迂回するとチッ
プ面積に占める配線の専有面積が増加する。さらに配線
長も長くなるため、配線遅延も問題となる。

【０００３】そこで、配線間に絶縁膜を挿入することで
配線を多層化し、配線の交差個所や重なりを防ぐ技術多
層配線技術が一般的になっている。係る多層配線技術で
は、同一層の配線間容量および上下配線層間の配線間容
量の低減が必須である。つまり配線間容量の増大は、配
線遅延の原因となったり、層間絶縁膜を挟んで上下で隣
接した２つの配線を共に高周波成分を含んだ信号が伝達
される場合にはクロストークが生じ、誤動作の原因とな
る。

【０００４】以上の技術的背景から、ＬＳＩ技術で広く
使用される絶縁膜であるＳi₃Ｎ₄比誘電率：εｒ〜７、
ＳｉＯ₂比誘電率：εｒ〜３．９などに替わる比誘電率
εｒの小さい膜を層間絶縁性薄膜として用いることが検
討されており、その一つとして非晶質弗化炭素膜が注目
されている。たとえば特願平０８−３２１６９４号公報
においては、低誘電率材料として非晶質弗化炭素膜が用
いられている。

【０００５】当該炭素膜は酸素プラズマによって容易に
エッチングされるためにレジストを利用した通常のスル
ーホール開口が出来ないことから、同報では非晶質弗化
炭素膜の少なくとも上面にシリコン酸化膜、もしくは窒
化膜を成膜して、「シリコン酸化膜／炭素膜／シリコン
酸化膜」あるいは、「シリコン窒化膜／炭素膜／シリコ
ン窒化膜」積層構造とし、炭素膜上面のシリコン酸化
膜、窒化膜は酸素プラズマに対するカバー膜であると共
に、化学機械研磨（ＣＭＰ）による平坦化絶縁膜として
も利用されている。

【０００６】ここで炭素膜を用いた半導体装置の製造方
法の概略を図８を用いて説明する。まず配線金属８０１
間に炭素膜８０２を堆積させる。Ｃ₄Ｆ₈等のフッ化炭
素ガスを原料にして、プラズマ化学気相成長（ＣＶＤ）
により堆積させる。この時、基板に数十Ｗ程度のバイア
ス電力を印加することにより、微細な配線間に非晶質弗
化炭素膜を埋め込むことができる。

【０００７】また下地シリコン基板８０３、あるいは配
線金属８０１と炭素膜間８０２には、組成をシリコン過
剰としたシリコン酸化膜を堆積させることで、密着力を
向上させることができる。続いて炭素膜８０２上にシリ
コン酸化膜８０４を同様のプラズマＣＶＤにより堆積さ
せる。この時も炭素膜／シリコン酸化膜界面にはシリコ
ン過剰のシリコン酸化膜を堆積させることで密着力を向
上させることができる。

【０００８】続いてシリコン酸化膜８０４上でＣＭＰを
行い、配線上部を平坦化する。さらに公知のリソグラフ
手法を用いてシリコン酸化膜及び炭素膜をエッチング
し、開口したビアホール８０７にアルミニウム等の公知
のプラグ金属８０５を堆積させ、第２層の金属８０６を
堆積させることで、多層配線を形成させる。勿論、これ
らの工程を繰り返すことにより、２層以上の配線を形成
することができるのは言うまでもない。

【０００９】ここで、一般的な非晶質弗化炭素膜やシリ
コン酸化膜の成膜装置の構成の一例を図６に示す。この
装置においては下部電極を兼ねる試料ホルダー６０７の
上にシリコンウエハー６０６（以下、表面の少なくとも
一部にシリコンとは異なる何等かの材料がある場合をシ
リコンウエハーと呼ぶことにして、シリコン基板と区別
する）を配置する。この具体例では試料ホルダー６０７
として静電チャックを用いている。

【００１０】一般に、水冷６１０された試料ホルダー６
０７からシリコンウエハー６０６裏面へヘリウムガスを
吹き付けることにより、熱伝導率を向上させ、基板の熱
を試料ホルダー６０７側へ逃がすことにより、基板は冷
却できる。試料ホルダー６０７にはプラズマ源とは独立
に高周波バイアス用電源６０８を印加できる構造となっ
ている。

【００１１】この試料ホルダー６０７へ高周波を印加す
ることにより実効的に負バイアスをシリコンウエハー６
０６に印加でき、負バイアスによる、イオンエネルギー
の制御を行うことができ、たとえば埋め込み特性の改善
に用いられる。図６に示す従来の装置では、プラズマは
ヘリコン波によって生成するもので、プラズマ用高周波
電源６０１より高周波を石英チャンバー６０２の外周に
はられたアンテナ６０３に導き、やはり石英チャンバー
６０２外部に設置された永久磁石６０５、電磁石６０９
の磁場を作用させて効率よく、石英チャンバー６０２内
部でプラズマ発生させるものである。

【００１２】むろん、炭素膜、あるいはシリコン酸化膜
成膜のための放電形式は、ヘリコン波方式に限定される
わけではなく、現在まで電子サイクロトロン共鳴式、誘
導結合式、容量結合式等の放電形式が成膜に用いられて
いる。その他、半導体装置の成膜技術に関しては、例え
ば特開平４−３６８１１９号公報に記載されている様
に、被処理基板付近の部材に付着する被膜類の剥がれ落
ちを少なくする為に、被処理基板付近の部材の表面を粗
面化する方法が示されているが、非晶質弗化炭素膜の熱
分解による問題に付いては言及されてはいない。

【００１３】又特開平６−２０８９５９号公報には、Ｃ
ＶＤによりタングステンの膜を形成する半導体装置の製
造方法が開示されてはいるが、非晶質弗化炭素膜を使用
する技術に関しては言及がない。

【００１４】

【発明が解決しようとする課題】従来に於いては、一般
的には、炭素系薄膜、シリコン酸化膜、窒化膜等のＣＶ
Ｄ製造装置において、試料ホルダー６０７に、静電チャ
ックタイプのホルダーを用いる場合は、いずれの場合
も、その直径はシリコンウエハー６０６の直径よりも小
さくしなければならない制約があった。

【００１５】なぜなら、シリコンウエハー６０６の直径
よりも大きな直径をもつ静電チャックタイプの試料ホル
ダー６０７を使用した場合、成膜処理が多数回繰り返さ
れ、それにつれて当該部材に蓄積する被膜が厚くなり、
シリコンウエハー６０６の固定が困難になるばかりでな
く、基板冷却効率が低下する問題を有していた。さらに
高密度プラズマに静電チャックタイプの試料ホルダー６
０７が晒される領域の試料ホルダー６０７表面温度が上
昇し劣化する問題を有していた。

【００１６】一方、静電チャックタイプの試料ホルダー
６０７の直径がシリコン基板の直径よりも小さい場合
は、高密度プラズマに試料ホルダー６０７が晒される領
域を有していないので試料ホルダー６０７表面温度が上
昇し劣化する問題を避けることができる。しかし、シリ
コンウエハー６０６の周辺部のみは試料ホルダー６０７
が接触できないため、ウエハ最外周は冷却効率が低下す
る問題を有していた。

【００１７】この様な試料ホルダーを用いて、シリコン
酸化膜／炭素膜／シリコン酸化膜、或いは、シリコン窒
化膜／炭素膜／シリコン窒化膜と言うような組合せから
なる積層構造を作成する場合、通常は、まず、シリコン
窒化膜あるいは酸化膜を堆積させ、その後、基板温度を
約１００℃程度として、炭素膜を成膜する。炭素膜の場
合、埋め込み特性を向上させるために用いる基板バイア
スは５０Ｗ以下であるので、冷却を受けない周辺部温度
は約１２０℃程度の上昇で抑えられ、膜はウエハー全面
に堆積される。

【００１８】つぎに、炭素膜上にさらにシリコン窒化膜
あるいは酸化膜を堆積させる。この時、良質な膜を堆積
させるために、また埋め込み特性を向上させるために、
高密度プラズマを用いて、しかも１ｋＷ程度のバイアス
電力を印加して、基板温度を３００℃程度に上昇させて
成膜すると、シリコンウエハー６０６の周辺部は、非晶
質弗化炭素膜の耐熱性温度のおよそ４００℃よりも上昇
する。

【００１９】その結果、非晶質弗化炭素膜が分解し、そ
の結果発生するガスによりシリコン酸化膜が剥がれると
いう問題を有していた。本発明の目的は、上記した従来
技術の欠点を改良し、炭素系膜および、シリコン酸化
膜、窒化膜等の絶縁性膜を積層して形成する気相成長方
法において、シリコン基板周辺部のシリコン酸化膜剥が
れを防止する事が可能である半導体装置の製造装置を提
供するものであり、更には、被処理基板外周付近に付着
する不所望な被膜の剥がれ落ちを少なくして、シリコン
酸化膜剥がれの発生低減をはかる成膜処理装置或いは成
膜方法を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、本発明に係る第１の態様として
は、半導体の製造工程に於いて使用される、被処理基板
に炭素系層間膜等を形成する為のチャンバーを含む成膜
処理装置であって、当該成膜処理装置の当該チャンバー
内には、少なくとも、当該被処理基板を保持するホルダ
ー部、当該ホルダー部の当該被処理基板を搭載する側の
面と対向して設けられており、当該被処理基板を当該ホ
ルダー部との間でチャックするリング状部材、及び所定
の反応ガスを当該チャンバー内に供給する為の反応ガス
供給手段とが設けられており、当該リング状部材は、そ
の内径が当該ホルダー部の外径よりも小さく、且つその
外径が当該ホルダー部の外径よりも大きくなる様なディ
メンジョンを有し、当該リング状部材は、該反応ガスに
よる成膜処理が実行されている間、当該被処理基板に搭
載された被処理基板１０６の表面周縁部を同心円状に被
覆する様に構成されている成膜処理装置であり、又第２
の態様としては、半導体の製造工程に於いて使用され
る、被処理基板に炭素系層間膜等を形成する為のチャン
バーを含む成膜処理装置であって、当該成膜処理装置の
当該チャンバー内には、少なくとも、当該被処理基板を
保持するホルダー部、及び所定の反応ガスを当該チャン
バー内に供給する為の反応ガス供給手段とが設けられて
おり、当該ホルダー部は静電チャックで構成されてお
り、且つ当該静電チャックの外周縁部に接続して、更に
別の電極が設けられている成膜処理装置である。

【００２１】更に、本発明に係る第３の態様としては、
半導体の製造工程に於いて使用される、被処理基板に絶
縁膜等を形成する為、当該被処理基板を保持するホルダ
ー部及び所定の反応ガスを内部に供給する為の反応ガス
供給手段とを含むチャンバーが少なくとも２個設けられ
ているマルチチャンバー装置であって、当該第１のチャ
ンバーは炭素系層間膜の成膜に用いられるものであり、
又第２のチャンバーは、シリコン酸化膜もしくはシリコ
ン窒化膜の成膜に用いられるものであり、且つ当該第２
のチャンバーのプラズマ密度が、当該第１のチャンバー
のプラズマ密度より低くなる様に設定された半導体の製
造装置である。

【００２２】

【発明の実施の形態】つまり、本発明に於ける共通的な
技術思想としては、成膜処理装置に於て、高密度プラズ
マ源を使用して炭素系層間膜を成膜するに際し、少なく
とも基板のへりの部分でかつ、基板が基板ホルダーに接
しないで冷却が行われない部位には、炭素膜が成膜され
ない様に成膜範囲を限定して成膜処理操作を実行する様
にしたものである。

【００２３】これにより、上層のシリコン酸化膜成膜時
にウエハ周辺部位温度が上昇しても、分解生成物の発生
を抑制することができ、周辺部剥がれを防止することが
できる。その為の具体例としては、上記した様に、当該
被処理基板の外周縁部を成膜工程中に於て被覆するリン
グ状部材を配置する方法、電極を兼ねるホルダー部とは
別に当該ホルダー部の外周縁部に第２の電極を配置し
て、当該被処理基板の外周縁部に炭素膜が成膜されない
様にする方法、更には、炭素系層間膜上へのシリコン酸
化膜もしくはシリコン窒化膜の成膜において、プラズマ
密度の低いプラズマ生成装置から構成される製造装置を
用いて当該膜を炭素系膜上に堆積させる様にして、炭素
系膜を最外周まで成膜した場合においても、基板最外周
温度は炭素系膜の分解温度まで達することによって膜剥
がれを防止することができる。

【００２４】つまり、本発明に於いては、炭素系膜成膜
装置において、シリコンウエハーの周辺領域には炭素膜
が成膜されないような装置構成或いはその成膜方法を提
供するものである。上記した様に、本発明に於いて、当
該被処理基板の周辺部に成膜されないようにするため
に、より具体的には、ウエハー周辺部上のみに、石英製
のリング状の部材１１１を被せウエハー外周を覆う。リ
ング状部材の外径は試料ホルダーの直径よりも大きく、
内径はウエハーの直径よりも小さく、これらをウエハー
と同心円状に配置する。係る構成を採用する事によっ
て、堆積膜は一部リング状部材に付着し、外周部ではウ
エハー上には堆積されない。

【００２５】また、他の具体例としては、ウエハー外周
部のみにリング状電極を設け、リング状電極に高周波電
力を供給する。その結果、高周波電力により加速された
イオンが基板に照射され、基板外周部のみで、イオンに
よる堆積膜のスパッタリング作用が生じる。このスパッ
タリング速度と、膜の堆積速度が同等か、もしくはスパ
ッタリング速度が高い場合、周辺部位への膜の堆積は見
られなくなる。

【００２６】あるいは、本願発明においては、炭素系膜
堆積後の、シリコン酸化膜等のカバー膜成膜時の温度が
炭素系膜の耐熱性を上回らないように構成された製造装
置を用いる。例えば、上記した様に、スパッタリング密
度を積極的に異ならせるスパッタリング手段を選択的に
使用するものであり、係る方法によって炭素系膜の分解
は起こらず、シリコンウエハー外周で容易に被膜片が剥
がれるようなことはない。

【００２７】

【実施例】以下に、本発明に係る半導体装置の成膜処理
装置及び半導体装置の成膜処理方法の具体例の構成を図
面を参照しながら詳細に説明する。即ち、図１は、本発
明の一実施例による枚葉式ＣＶＤ装置の全体構成を示す
側面図であって、図中、半導体の製造工程に於いて使用
される、被処理基板１０６に炭素系層間膜等を形成する
為のチャンバー２を含む成膜処理装置１であって、当該
成膜処理装置１の当該チャンバー２内には、少なくと
も、当該被処理基板１０６を保持するホルダー部１０
７、当該ホルダー部１０７の当該被処理基板１０６を搭
載する側の面３と対向して設けられており、当該被処理
基板１０６を当該ホルダー部１０７との間でチャックす
るリング状部材１１１、及び所定の反応ガスを当該チャ
ンバー２内に供給する為の反応ガス供給手段１０４とが
設けられており、当該リング状部材１１１は、その内径
が当該ホルダー部１０７の外径よりも小さく、且つその
外径が当該ホルダー部１０７の外径よりも大きくなる様
なディメンジョンを有し、当該リング状部材１１１は、
該反応ガスによる成膜処理が実行されている間、当該被
処理基板１０７に搭載された被処理基板１０６の表面周
縁部を同心円状に被覆する様に構成されている成膜処理
装置１が示されている。

【００２８】本発明に係る当該ホルダー部１０７の構成
は特に限定されないが、例えば、静電チャックで構成さ
れているものである事が望ましい。係る静電チャックを
使用する事によって、上記した特開平６−２０８９５９
号方法に於けるリングチャック方式とは異なり、当該ホ
ルダー部１０７上に配置された被処理基板１０６と直接
接触しない状態で該リング状部材１１１を所定の位置に
配置させる事が可能となる。

【００２９】本発明に於ける上記具体例に於ける、成膜
手順を以下に説明する。即ち、被処理基板であるシリコ
ンウエハー１０６をプラズマ生成室の前段にゲートバル
ブ（図示せず）により遮断されて設けられた準備室（図
示せず）に導入し、準備室を真空引きしてゲートバルブ
を開いて高真空に維持されたプラズマ生成室にシリコン
ウエハー１０６を導入し、試料ホルダー１０７上に設置
する。

【００３０】その後、ゲートバルブを閉じてプラズマ生
成室内の真空度が再び高真空になったら、ＣＦ₄、Ｃ₂
Ｆ₆、Ｃ₄Ｆ₈等のフッ化炭素ガス、あるいはＣＨ₄、
Ｃ₂Ｈ₂等炭化水素ガス、もしくはそれらの混合ガスを
原料１０４とし、これら原料ガスをプラズマ生成室内に
導入する。ここで、先のプラズマ生成用のアンテナ１０
３に高周波あるいは直流電力を印加して放電させること
で非晶質弗化炭素膜を成膜する。

【００３１】一方シリコン酸化膜の成膜では原料ガス１
０４としてＳｉＨ₄とＯ₂を用いて、シリコン窒化膜で
はＳｉＨ₄とＮ₂もしくはＮＨ₃を用いて成膜する。
尚、本発明で使用する半導体装置の成膜装置１はマルチ
クラスターと呼ばれ、例えば、図５のような成膜室５０
１、５０２が２つ用意されたものを用いている。

【００３２】つまり例えば一方の成膜室チャンバー５０
１と呼称するもので非晶質弗化炭素膜を、他方チャンバ
ー５０２と呼称するもので平坦化膜を成膜できるように
しており、シリコン酸化膜層と非晶質弗化炭素膜よりな
る低誘電率層間絶縁膜が連続形成される様に構成されて
いるので、単位時間当たりの成膜枚数を増大させ、非晶
質弗化炭素膜成膜後、大気曝露をせずに当該非晶質弗化
炭素膜の上部にシリコン酸化膜を成膜することが可能な
装置である。

【００３３】しかしながら、本発明はマルチクラスター
型のみに限定される訳ではなく、非晶質弗化炭素膜とシ
リコン酸化膜、シリコン窒化膜が別々の製造装置で製造
される場合にも適用可能である。本具体例の構成は、２
つの高密度プラズマ源を有するチャンバー５０１、５０
２で構成される低誘電率層間膜成膜装置の例である。本
具体例では、非晶質弗化炭素膜の成膜チャンバー５０１
におけるウエハ押さえ部の構成を従来の方法とは異なら
せたものであり、その他の図６で説明されていると同様
の構成を有しているものとする。

【００３４】ここで、図２を用いて本具体例に於ける成
膜処理装置の構成に付いて詳細に説明する。即ち、非晶
質弗化炭素膜の成膜に用いる処理室内の基板設置台であ
る試料ホルダー１０７に、６インチ・シリコンウエハー
１０６を搭載するが、本具体例では、当該ホルダー部
は、静電チャックで構成されており、当該静電チャック
の試料ホルダー１０７を用いてシリコンウエハー１０６
を保持固定する。

【００３５】静電チャックの直径は、ウエハー１０６よ
りも１０ｍｍ小さく、設定することが望ましく、その結
果、ウエハー１０６の外周縁端から５ｍｍ内側までの部
位は冷却は行われない事になる。つぎに、石英製のリン
グ状部材１１１が設けてあり、シリコンウエハー１０６
の周辺が覆われている。当該リング状部材１１１は、外
径が６インチウエハー直径よりも１００ｍｍ大きく、す
なわちウエハー端よりも５０ｍｍ外に張り出し、内径は
ウエハー直径よりも１４ｍｍ小さい。

【００３６】すなわちリング状部材により、ウエハーの
外周部から７ｍｍまで内側の部位が覆われる。また部材
の厚さは５ｍｍとした。部材の厚さを５ｍｍとしたの
は、十分な機械強度を持たせるためであるが、むろんこ
の厚さに限定されるものではない。本具体例に於て当該
リング状部材１１１を用いることにより、静電チャック
の試料ホルダー１０７の直径よりも小さい領域のシリコ
ンウエハー１０６上に非晶質弗化炭素膜を成膜できる。

【００３７】当該リング状部材１１１は、当該被処理基
板であるシリコンウエハー１０６と直接的に接触しても
良いが、好ましくは、シリコンウエハー１０６と非接触
の状態で所定の位置に設定される事が望ましい。また、
当該リング状部材の断面形状に関しては、特に限定され
るものではないが、図３に示す様に、当該リング状部材
１１１は、その一部例えば当該シリコンウエハー１０６
に対向する面以外の面の何れかに、所定の角度、例えば
４５度の角度を持ったテーパー部が形成されている事も
好ましい。

【００３８】係るテーパー部は、供述するクリーニング
工程に於て、当該リング状部材１１１に付着した炭素系
物質を除去するのに有効である。又、本具体例に於て使
用される当該リング状部材１１１は、当該シリコンウエ
ハー１０６の主面に対して垂直な方向に移動可能に設定
されていることが望ましく、特に当該シリコンウエハー
１０６の当該ホルダー部１０７への搭載、排出操作或い
はクリーニング工程に於ては、当該シリコンウエハー１
０６の主面から離れる方向に移動出来るように構成され
ている事が望ましい。

【００３９】この後、ゲートバルブを閉じてプラズマ生
成室内の真空度が再び１０−８トール以下になったら、
原料ガス１０４をプラズマ生成室内に導入し、真空度を
通常０．０１〜０．０５トールに調節した。ここで先の
プラズマ生成用のアンテナ１０３に１３．５６ＭＨｚの
高周波を印加して放電させることで非晶質弗化炭素膜を
成膜する。

【００４０】本具体例では、図５に示す様に、図１のよ
うな成膜室が２つ用意されたものを用いており、一方の
成膜室チャンバー５０１で非晶質弗化炭素膜を成膜し、
他方チャンバー５０２でシリコン酸化膜もしくはシリコ
ン窒化膜を成膜できるようにしている。これによりシリ
コン酸化膜層と非晶質弗化炭素膜よりなる低誘電率層間
絶縁膜が連続形成される。チャンバー５０２でシリコン
酸化膜を成膜する装置においては、静電チャックの試料
ホルダー１０７は従来のものと同様のもので良い。

【００４１】本具体例に於いては、非晶質弗化炭素膜が
周辺に成膜されていないので、シリコン酸化膜成膜にお
いて、周辺部の冷却が出来ない領域が非晶質弗化炭素膜
の耐熱性である４００度以上の高温になったとしても、
この領域には非晶質弗化炭素膜が形成されていないので
シリコン酸化膜形成時の膜の剥がれを防止することが可
能となった。

【００４２】なお、リング状部材の材質に関しては、リ
ングを使用しない従来の方法と同様に、プラズマの状態
を変化させないために、絶縁材料を用いている。本発明
では当該リング状部材１１１として石英及びアルミナを
用い、同等の効果が得られた。また、リング状部材の内
径に関しては、少なくとも静電チャックの直径よりも小
さければ良いことが分かった。

【００４３】なお、反応ガスの分解生成物あるいは反応
生成物の大部分、例えば非晶質弗化炭素は、シリコンウ
エハー１０６上に堆積するが、一部はリング状１１１の
部材、特に、当該リング状部材１１１の内側壁部に付着
する。この非晶質弗化炭素膜は成膜処理が多数回繰り返
され、それにつれて当該部材に堆積する被膜が厚くな
り、次の成膜時のゴミとなるためにクリーニングする必
要がある。

【００４４】次にクリーニングに関して説明する。クリ
ーニング工程は酸素雰囲気でプラズマにリング状の部材
１１１を晒して行う。その結果、当該リング状部材１１
１の側壁部に堆積している非晶質弗化炭素膜は酸素と反
応してエッチングされる。当該クリーニング工程が終了
した後、次回の成膜に移る。

【００４５】このクリーニング工程において、該リング
状の部材１１１を試料ホルダー１０７から、３ｃｍ程度
の距離へ移動してから酸素雰囲気のプラズマに晒して行
うことにより部材１１１下部に付着した炭素膜を除去で
きる。具体例としては、膜厚５０００Åの非晶質弗化炭
素膜を半導体ウエハ上に形成するＣＶＤプロセスにおい
ては、ウエハー１枚成膜後に酸素流量２００ｓｃｃｍ、
プラズマ電力３ｋＷ、圧力２ｍＴｏｒｒで３分間クリー
ニングすることにより、リング状部材に付着した炭素膜
を完全に除去することができた。

【００４６】また一枚ごとにクリーニングを行わない場
合、リング状部材からパーティクルが出現するのは、３
０回の成膜すなわち１５ミクロンの非晶質弗化炭素膜を
堆積させた場合に生じた。すなわち、この場合は成膜３
０回以内にクリーニングを行うことが望ましい。リング
に付着した非晶質弗化炭素膜が完全に除去されるクリー
ニング時間は９０分であった。

【００４７】次に当該リング状部材１１１にテーパーを
つけた場合の具体例について説明する。図３に示すよう
に、外径で５ｍｍの厚さとし、内径で厚みが０になるよ
うに、リング状部材１１１にあらかじめテーパーをつけ
た。この場合、クリーニング中に酸素プラズマに晒され
るリング状部材１１１の断面積が広く取れ、クリーニン
グ速度の遅い内径側面の面積をなくすことができるので
効率よく除去が行われる。

【００４８】従って、上記のような条件の下で膜厚５０
００Åの非晶質弗化炭素膜を半導体ウエハ上に形成する
ＣＶＤプロセスを多数の半導体ウエハについて繰り返す
場合、テーパーのないリング状の部材１１１ではクリー
ニング時間に３分を要したが、テーパーをつけた場合
は、２分で非晶質弗化炭素膜が除去された。したがっ
て、本具体例によれば、従来の方法に比して、リング状
のリング状部材１１１のクリーニング時間が短くなるこ
とで、装置の単位時間当たり処理枚数を増加させること
ができる。なお、外側の側面に関しては、ウエハー外周
よりも５ｃｍ外に位置し、当該部位に対する炭素膜の堆
積は本具体例で用いたＣＶＤ装置では見られなかった。

【００４９】つまり、本発明に於ける当該成膜処理は、
ＣＶＤである事が望ましく、又当該炭素系層間膜は、フ
ッ素含有炭素系層間膜である事も望ましい。更に、当該
フッ素含有炭素系層間膜は、非晶質フッ化炭素系層間膜
である事がより望ましい。然も、本発明に於いては、当
該成膜処理は、少なくとも基板上に当該炭素系層間膜と
当該炭素系層間膜に積層される絶縁膜とを形成する処理
である事が好ましい。

【００５０】又、上記した様に、本発明に於て使用され
る当該リング状部材は、少なくともクリーニング工程が
実行される時点で、当該ホルダー部の表面に垂直な方向
に移動可能である様に構成されている事が好ましい。次
に、本発明に於ける他の具体例の構成に付いて説明す
る。つまり、係る具体例は、半導体の製造工程に於いて
使用される、被処理基板に炭素系層間膜等を形成する為
のチャンバーを含む成膜処理装置であって、当該成膜処
理装置の当該チャンバー内には、少なくとも、当該被処
理基板を保持するホルダー部、及び所定の反応ガスを当
該チャンバー内に供給する為の反応ガス供給手段とが設
けられており、当該ホルダー部は静電チャックで構成さ
れており、且つ当該静電チャックの外周縁部に接続し
て、更に別の電極が設けられている事を特徴とする成膜
処理装置１である。

【００５１】本発明に係る上記具体例の構成を図４を参
照しながら説明する。即ち、本具体例ではウエハー４０
６表面にリング状の部材１１１がないのでクリーニング
の工程が容易になる特徴を持っている。炭素系層間膜の
成膜に用いる処理室内の試料４０６は、前記した具体例
と同様の下部電極４０３および、静電チャック４０１を
用いて設置される。

【００５２】次に静電チャック４０１の外側にはＳＵＳ
製の第２の電極４０２が設けられており、下部電極４０
１とは別に高周波が印加可能になっている。当該第２の
電極４０２は、下部電極を兼用する静電チャック４０１
の外周に接し、電極の外周がウエハー端より、５ｍｍ外
に出るようにした。そこに原料ガスをプラズマ生成室内
に導入し、真空度を通常０．０１〜０．０５トールに調
節する。

【００５３】ここでプラズマ生成用のアンテナに１３．
５６ＭＨｚの高周波を印加して放電させることで非晶質
弗化炭素膜を成膜する。非晶質弗化炭素膜成膜時に、４
００ｋＨｚの電源を用いて、電力を電極４０２に印加す
ることにより、電極部位に負のバイアス電圧を発生させ
る。その結果、第２の電極４０２に発生するバイアスに
より局所的に加速された正イオンにより、被処理基板外
周縁部の冷却されない部位が選択的にスパッタリングさ
れる。

【００５４】ここで、炭素膜の成膜速度とスパッタリン
グ速度が同等かスパッタリング速度が高い場合、外周部
で成膜は起こらず、リング状部材と同等の効果を得るこ
とができる。本具体例では５００Ｗの電力を電極４０２
に印加することにより、ウエハ４０１端から６ｍｍの部
位の、非晶質弗化炭素膜の成膜を防止することができ
た。

【００５５】これによりその後のシリコン酸化膜形成時
の膜剥がれを防止することができた。またウエハー成膜
後ＳＵＳ製電極に膜の堆積は見られず、またウエハー１
０００枚処理後も電極の劣化等は特に認められなかっ
た。つまり、本発明に於けるダイオード２の具体例に於
いては、静電チャックで構成される電極部を兼ねるホル
ダー部４０１とは別に電極を設け、当該別の電極には、
バイアス電圧が印加されている様にしたものである。

【００５６】次に、本発明に係る他の具体例の構成を図
５と図７とを参照して詳細に説明する。図５は、前記し
た様に、各モジュール化された処理用真空容器がすべて
ＣＶＤ処理用反応容器であるマルチチャンバーシステム
の一具体例の構成を示すものである。

【００５７】即ち、本具体例に於いては、半導体の製造
工程に於いて使用される、被処理基板に絶縁膜等を形成
する為、当該被処理基板を保持するホルダー部及び所定
の反応ガスを内部に供給する為の反応ガス供給手段とを
含むチャンバーが少なくとも２個設けられているマルチ
チャンバー装置であって、当該第１のチャンバーは炭素
系層間膜の成膜に用いられるものであり、又第２のチャ
ンバーは、シリコン酸化膜もしくはシリコン窒化膜の成
膜に用いられるものであり、且つ当該第２のチャンバー
のプラズマ密度が、当該第１のチャンバーのプラズマ密
度より低いことを特徴とする半導体の製造装置であっ
て、例えば当該第１のチャンバー５０１に高密度プラズ
マ源が用いられると、少なくとも当該第２のチャンバー
５０２に平行平板型プラズマ源が用いられる様に設定す
るものである。

【００５８】本具体例に於て、搬送用チャンバー５１３
に接続された非晶質弗化炭素膜を成膜用の第１のチャン
バー５０１と、少なくとも第２のチャンバー５０２にプ
ラズマ密度が５ｘ１０⁹ｕｎｉｔ／ｃｍ³である平行平
板型の成膜装置から構成され、真空系はインターロック
５１４で分けられているマルチチャンバー方式の半導体
装置の製造装置が示されている。

【００５９】つまり、本具体例に於いては、非晶質弗化
炭素膜の成膜後に形成するシリコン酸化膜に用いる第２
のチャンバー５０２のプラズマ密度が、非晶質弗化炭素
膜の成膜に用いる第１のチャンバー５０１のそれよりも
低くする点に特徴がある。ここで、図７にシリコン酸化
膜成膜時の、基板冷却を行わない場合の、プラズマ密度
と基板温度との関係を示す。

【００６０】プラズマ密度を２ｘ１０¹⁰ｕｎｉｔ／ｃｍ
³以下にすることにより成膜工程における試料温度の上
昇は、基板冷却を行わない場合でも４００度以下に抑制
できる。したがって、ウエハー外周部位の温度は４００
℃以上に上昇することはなく、非晶質弗化炭素膜の分解
は生じないので、膜剥がれを防止できた。なお、本具体
例ではマルチチャンバー方式を用いているが、非晶質弗
化炭素膜の上部に堆積されるシリコン酸化膜あるいは、
シリコン窒化膜堆積時の温度上昇が抑えられればよく、
非晶質弗化炭素膜を成膜する第１チャンバーとシリコン
酸化膜を成膜する第２チャンバーが別々の装置であって
も、適用可能なことは言うまでもない。

【００６１】これらの装置を用いて、多層配線の一部に
炭素膜を用いた、図８に示す従来例と同様の半導体装置
を作成した。非晶質弗化炭素膜がウエハー端部には堆積
されないので、非晶質弗化炭素膜成膜後のシリコン酸化
膜成膜時にウエハー端温度が上昇することによる膜剥が
れなく、半導体装置を形成することができた。これによ
り従来生じていた装置内のパーティクル数を減少させる
ことが可能となり、単位時間あたりのウエハー処理枚数
を向上させ、さらに歩留まりを向上させることができ
た。

【００６２】次に、図９乃至図１１を参照しながら、本
発明に係る半導体装置の製造方法の第２の具体例に付い
て説明する。即ち、本具体例は、前記した本発明に係る
半導体装置製造方法の第１の具体例に於いては、エッチ
ング方法を使用して配線を形成した例を示したものであ
るが、本具体例に於いては、第１配線層８０２をＣＭＰ
（Chemical Mechanical Polishing)方法を使用して形成
する場合に於て、ウエハー端部で非晶質弗化炭素膜を露
出させないようにして製造する方法の具体例である。

【００６３】まず図９（Ａ）に示すように、基板８０３
上に設けたシリコン酸化膜８０４の上に、Ｃ₄Ｆ₈等の
フッ化炭素ガスを原料にして、プラズマ化学気相成長
（ＣＶＤ）により５００ｎｍ程度の膜厚を有する炭素膜
８０１を堆積させる。係る工程に於いては、上記した具
体例に示すと同様に、当該リング部材を使用して当該ウ
ェハーの周縁部に炭素膜８０１が形成されない様に処理
を行うものである。

【００６４】続いて図９（Ｂ）に示すように、炭素膜８
０１上に同様のプラズマＣＶＤにより１ミクロン程度の
膜厚を有するシリコン酸化膜８０４を堆積させる。その
後、図９（Ｃ）に示すように、シリコン酸化膜８０４を
ＣＭＰにより１００ｎｍ程度の厚さに薄膜化する。この
工程において、ウエハーエッジ領域での酸化膜研磨レー
トは研磨圧力に依存して速くなる。ここで、ウエハー端
部で酸化膜が研磨除去されると層間膜に剥がれが生じ
る。

【００６５】尚、図１１に炭素膜８０１が、ウェハーの
全面に成長した場合のウエハーエッジにおける層間膜剥
がれ幅とＣＭＰ条件との関係を実験の結果に基づいて示
したものである。図１１から理解される様に、ＣＭＰ時
の研磨圧力を３ｐｓｉ程度でもちいれば、ウェハー周辺
の層間膜剥がれ領域幅は２５mmである事が理解される。

【００６６】ここで、本発明のリング状部材を用いてウ
エハー外縁周辺３０mm幅の部分を覆うことにより、酸化
膜エッチングレートの速い部分つまりウエハー外縁周辺
部に炭素膜８０１が成膜されない様にすることによっ
て、従来問題となっていた層間膜が剥がれないＣＭＰ処
理が実現できる。続いて、図１０（Ａ）に示すように、
図９（Ｃ）に示される半導体装置にレジスト８０８を塗
布した後、通常のリソグラフィー技術とエッチング技術
を用いて配線パターンを層間膜に形成する。

【００６７】その後、図１０（Ｂ）に示すように、例え
ば、ＴｉＮを用いたバリアメタル８０９を膜厚が２０ｎ
ｍ程度となる様に形成し、続いて膜厚１ミクロン程度の
銅からなる第１層配線金属８０２を成膜する。続いて、
図１０（Ｃ）に示すように、ＣＭＰ方法を用いて銅から
なる当該第１層配線金属８０２とＴｉＮを用いたバリア
メタル８０９を研磨して埋め込み型の第１配線層を形成
する。

【００６８】以上説明した図９（Ａ）から図１０（Ｃ）
の工程を繰り返すことにより、炭素膜８０１を有する銅
を用いた多層配線構造が実現できる。また、本発明に係
る更に別の具体例に於いては、リング状部材を用いない
で、非晶質弗化炭素膜をウエハー端部まで成膜して、つ
ぎにシリコン酸化膜もしくはシリコン窒化膜堆積にプラ
ズマ密度の低い平行平板型のプラズマＣＶＤを用いても
同様の効果が得られた。

【００６９】つまり、当該具体例に於いては、半導体の
製造工程に於いて使用される、被処理基板に絶縁膜等を
形成する為、当該被処理基板を保持するホルダー部及び
所定の反応ガスを内部に供給する為の反応ガス供給手段
とを含むチャンバーが少なくとも２個設けられているマ
ルチチャンバー装置であって、当該第１のチャンバーは
炭素系層間膜の成膜に用いられるものであり、又第２の
チャンバーは、シリコン酸化膜もしくはシリコン窒化膜
の成膜に用いられるものであり、当該第１のチャンバー
に平行平板型プラズマ源が用いられると共に、当該第２
のチャンバーにも平行平板型プラズマ源が用いられる様
に構成されている半導体装置の製造装置である。

【００７０】本発明に係る半導体装置の製造方法の一具
体例としては、上記した説明より明らかな様に、例え
ば、被処理基板を保持するホルダー部及び所定の反応ガ
スを内部に供給する為の反応ガス供給手段とを含むチャ
ンバーを使用して、当被処理基板に少なくとも炭素系層
間膜等を形成する方法に於て、当該被処理基板に対して
反応ガスを供給して炭素系層間膜等を形成するに際し、
当該被処理基板の外周縁部に当該炭素系膜が成膜しない
様にして成膜処理を行う事を基本的方法とするものであ
り、又、当該半導体の製造方法に於て、当該ホルダー部
に保持されている当該被処理基板の外周縁部に当接する
リング状部材を設け、当該リング状部材が、当該ホルダ
ー部に搭載された該被処理基板をチャックする様に機能
させ、当該リング状部材を、該反応ガスによる成膜処理
が当該被処理基板に対して実行されている間、当該被処
理基板の表面周縁部を同心円状に被覆する様にする事が
望ましい。

【００７１】更には、本具体例に於いては、当該被処理
基板を保持している当該ホルダー部を静電チャックで構
成すると共に当該静電チャックの外周縁部に接続して、
更に別の電極を設け、当該別の電極にバイアス電圧を印
加する様に構成する事も可能であり、別の具体例として
は、層間絶縁膜として、少なくとも炭素系層間膜とシリ
コン酸化膜もしくはシリコン窒化膜を有する半導体装置
を形成するための薄膜形成方法において、被処理シリコ
ン基板に炭素系絶縁膜を堆積させる領域が、シリコン酸
化膜あるいはシリコン窒化膜を堆積させる領域よりも小
さくなる様に構成するものであっても良い。

【００７２】又、本発明に係る半導体の薄膜形成方法と
しては、層間絶縁膜として、少なくとも炭素系層間膜と
シリコン酸化膜もしくはシリコン窒化膜を有する半導体
装置を形成するための薄膜形成方法において、被処理シ
リコン基板上にシリコン酸化膜もしくはシリコン窒化膜
を堆積するためのプラズマ源のプラズマ密度が、炭素系
層間膜を堆積するプラズマ源よりも低いものを用いて成
膜する様に構成する事も可能である。

【００７３】

【発明の効果】以上述べた通り、本発明は、非晶質弗化
炭素膜成膜装置において、周辺領域には非晶質弗化炭素
膜が成膜されないような装置構成を提供するものである
か、もしくは成膜時の温度が非晶質弗化炭素膜の耐熱性
を上回らないように構成された装置であり、当該本発明
を用いれば、非晶質弗化炭素膜の分解に起因したウエハ
ー外周での被膜片が剥がれるようなことはない。

【００７４】特に少なくとも、炭素系層間膜の成膜装置
に処理室内の基板設置台に被処理基板を設置し、リング
状の部材の内径が前記静電チャックの直径よりも小さい
リング状の部材を用いて被処理基板表面周辺を覆い、基
板の周縁の部分のある一定幅は成膜されず成膜範囲を限
定する成膜処理装置であるか、または基板温度やバイア
ス印加を中央部と変えることにより基板のへりの部分の
ある一定幅は成膜されないようにする成膜装置である。

【００７５】もしくは、本発明に於いては、炭素系層間
膜上に成膜するシリコン酸化膜もしくはシリコン窒化膜
の成膜には、成膜基板温度が上昇しない、平行平板型の
プラズマ成膜装置から構成される半導体装置の製造装置
である。したがって、非晶質弗化炭素膜上に形成するシ
リコン酸化膜もしくはシリコン窒化膜形成において、非
晶質弗化炭素膜の耐熱性を上回るような領域がウエハー
面内に存在することをなくし、非晶質弗化炭素膜の分解
が発生しない。

【００７６】その結果、非晶質弗化炭素膜の分解で発生
するＣＦ系エッチングガスによる酸化膜の剥がれも抑制
されて、ウエハー外周で容易に被膜が剥がれるようなこ
とはない。また半導体装置の多層配線形成に本発明の半
導体製造装置を用いることにより、周辺部剥がれのため
に従来生じていた装置内のパーティクル数を減少させる
ことが可能となり、単位時間あたりのウエハー処理枚数
を向上させ、さらに歩留まりを向上させることができ
た。

【図面の簡単な説明】

【図１】図１は、本発明に係る成膜処理装置の一具体例
の構成を示す側面図である。

【図２】図２は、本発明に於ける成膜処理装置に於て使
用されるホルダー部とリング状部材の構成の例を示す側
面図である。

【図３】図３は、本発明に於ける成膜処理装置の一具体
例に於て使用されるリング状部材の構成の他の例を示す
側面図である。

【図４】図４は、本発明に係る成膜処理装置の他の具体
例に於て使用されるホルダー部と電極の構成例を示す側
面図である。

【図５】図５は、従来方法によるマルチチャンバー方式
の半導体装置の成膜装置の例を示す側面図である。

【図６】図６は、従来による枚葉式ＣＶＤ装置の全体構
成を示す側面図である。

【図７】図７は、枚葉式ＣＶＤ装置のプラズマ密度の基
板温度依存性である。

【図８】図８は、本発明に於て得られる半導体装置に於
ける炭素系絶縁膜およびシリコン酸化膜を用いた多層配
線形成の概略図である。

【図９】図９は、本発明に係る半導体装置の製造方法の
第２の具体例を説明する概略図である。

【図１０】図１０は、本発明に係る半導体装置の製造方
法の第２の具体例を説明する概略図である。

【図１１】図１１は、ＣＭＰ処理後に発生する炭素膜剥
がれ幅のＣＭＰ研磨圧力依存性を示すグラフである。

【符号の説明】

１…成膜処理装置２…ＣＶＤチャンバー３…被処理基板が搭載されるホルダー部の主面１０１、６０１…高周波電源１０２、６０２…石英ベルジャー１０３、４０２、６０３…アンテナ１０４、６０４…原料ガス１０５、６０５…永久磁石１０６、４０６、６０６…試料シリコンウエハー１０７、５０７、６０７…試料ホルダー１０８、６０８…バイアス高周波電源１０９、６０９…電磁石１１０、４０５、６１０…水冷用冷却媒体１１１…リング上部材４０１…試料ホルダー４０２…第２の電極４０３…バイアス高周波電源１４０４…バイアス高周波電源２５０１…第１のチャンバー５０２…第２のチャンバー５１３…搬送用チャンバー５１４…インターロック８０１…第１層配線金属８０２…炭素膜８０３…シリコン基板８０４…シリコン酸化膜８０５…プラグ８０６…第２層配線金属８０７…ビアホール８０８…レジストマスク８０９…バリアメタル

Claims

【特許請求の範囲】

【請求項１】半導体の製造工程に於いて使用される、
被処理基板に炭素系層間膜等を形成する為のチャンバー
を含む成膜処理装置であって、当該成膜処理装置の当該
チャンバー内には、少なくとも、当該被処理基板を保持
するホルダー部、当該ホルダー部の当該被処理基板を搭
載する側の面と対向して設けられており、当該被処理基
板を当該ホルダー部との間でチャックするリング状部
材、及び所定の反応ガスを当該チャンバー内に供給する
為の反応ガス供給手段とが設けられており、当該リング
状部材は、その内径が当該ホルダー部の外径よりも小さ
く、且つその外径が当該ホルダー部の外径よりも大きく
なる様なディメンジョンを有し、当該リング状部材は、
該反応ガスによる成膜処理が実行されている間、当該被
処理基板に搭載された被処理基板の表面周縁部を同心円
状に被覆する様に構成されている事を特徴とする成膜処
理装置。
【請求項２】当該ホルダー部が静電チャックで構成さ
れているものである事を特徴とする請求項１記載の成膜
処理装置。
【請求項３】当該リング状部材は、その一部にテーパ
ー部が形成されている事を特徴とする請求項１又は２記
載の成膜処理装置。
【請求項４】当該成膜処理は、ＣＶＤである事を特徴
とする請求項１乃至３の何れかに記載の成膜処理装置。
【請求項５】当該炭素系層間膜は、フッ素含有炭素系
層間膜である事を特徴とする請求項１乃至４の何れかに
記載の成膜処理装置。
【請求項６】当該フッ素含有炭素系層間膜は、非晶質
フッ化炭素系層間膜である事を特徴とする請求項５に記
載の成膜処理装置。
【請求項７】当該成膜処理は、少なくとも基板上に当
該炭素系層間膜と当該炭素系層間膜に積層される絶縁膜
とを形成する処理である事を特徴とする請求項１乃至６
の何れかに記載の成膜処理装置。
【請求項８】当該リング状部材は、少なくともクリー
ニング工程が実行される時点で、当該ホルダー部の表面
に垂直な方向に移動可能である様に構成されている事を
特徴とする請求項１乃至７の何れかに記載の成膜処理装
置。
【請求項９】半導体の製造工程に於いて使用される、
被処理基板に炭素系層間膜等を形成する為のチャンバー
を含む成膜処理装置であって、当該成膜処理装置の当該
チャンバー内には、少なくとも、当該被処理基板を保持
するホルダー部、及び所定の反応ガスを当該チャンバー
内に供給する為の反応ガス供給手段とが設けられてお
り、当該ホルダー部は静電チャックで構成されており、
且つ当該静電チャックの外周縁部に接続して、更に別の
電極が設けられている事を特徴とする成膜処理装置。
【請求項１０】当該別の電極には、バイアス電圧が印
加されている事を特徴とする請求項９記載の成膜処理装
置。
【請求項１１】半導体の製造工程に於いて使用され
る、被処理基板に絶縁膜等を形成する為、当該被処理基
板を保持するホルダー部及び所定の反応ガスを内部に供
給する為の反応ガス供給手段とを含むチャンバーが少な
くとも２個設けられているマルチチャンバー装置であっ
て、当該第１のチャンバーは炭素系層間膜の成膜に用い
られるものであり、又第２のチャンバーは、シリコン酸
化膜もしくはシリコン窒化膜の成膜に用いられるもので
あり、且つ当該第２のチャンバーのプラズマ密度が、当
該第１のチャンバーのプラズマ密度より低いことを特徴
とする半導体の製造装置。
【請求項１２】当該第１のチャンバーに高密度プラズ
マ源が用いられ、少なくとも当該第２のチャンバーに平
行平板型プラズマ源が用いられる事を特徴とする請求項
１１記載の半導体の製造装置。
【請求項１３】半導体の製造工程に於いて使用され
る、被処理基板に絶縁膜等を形成する為、当該被処理基
板を保持するホルダー部及び所定の反応ガスを内部に供
給する為の反応ガス供給手段とを含むチャンバーが少な
くとも２個設けられているマルチチャンバー装置であっ
て、当該第１のチャンバーは炭素系層間膜の成膜に用い
られるものであり、又第２のチャンバーは、シリコン酸
化膜もしくはシリコン窒化膜の成膜に用いられるもので
あり、当該第１のチャンバーに平行平板型プラズマ源が
用いられると共に、当該第２のチャンバーにも平行平板
型プラズマ源が用いられる事を特徴とする半導体の製造
装置。
【請求項１４】被処理基板を保持するホルダー部及び
所定の反応ガスを内部に供給する為の反応ガス供給手段
とを含むチャンバーを使用して、当被処理基板に少なく
とも炭素系層間膜等を形成する方法に於て、当該被処理
基板に対して反応ガスを供給して炭素系層間膜等を形成
するに際し、当該被処理基板の外周縁部に当該炭素系膜
が成膜しない様にして成膜処理を行う事を特徴とする半
導体の製造方法。
【請求項１５】当該ホルダー部に保持されている当該
被処理基板の外周縁部に当接するリング状部材を設け、
当該リング状部材が、当該ホルダー部に搭載された該被
処理基板をチャックする様に機能させ、当該リング状部
材を、該反応ガスによる成膜処理が当該被処理基板に対
して実行されている間、当該被処理基板の表面周縁部を
同心円状に被覆する様にする事を特徴とする請求項１４
記載の半導体の製造方法。
【請求項１６】当該被処理基板を保持している当該ホ
ルダー部を静電チャックで構成すると共に当該静電チャ
ックの外周縁部に接続して、更に別の電極を設け、当該
別の電極にバイアス電圧を印加する事を特徴とする請求
項１４記載の半導体の製造方法。
【請求項１７】層間絶縁膜として、少なくとも炭素系
層間膜とシリコン酸化膜もしくはシリコン窒化膜を有す
る半導体装置を形成するための薄膜形成方法において、
被処理シリコン基板に炭素系絶縁膜を堆積させる領域
が、シリコン酸化膜あるいはシリコン窒化膜を堆積させ
る領域よりも小さいことを特徴とする半導体の薄膜形成
方法。
【請求項１８】層間絶縁膜として、少なくとも炭素系
層間膜とシリコン酸化膜もしくはシリコン窒化膜を有す
る半導体装置を形成するための薄膜形成方法において、
被処理シリコン基板上にシリコン酸化膜もしくはシリコ
ン窒化膜を堆積するためのプラズマ源のプラズマ密度
が、炭素系層間膜を堆積するプラズマ源よりも低いもの
を用いて成膜することを特徴とする半導体の薄膜形成方
法。