JPH11176362A - Image forming method and device - Google Patents

Image forming method and device

Info

Publication number
JPH11176362A
JPH11176362A JP34322097A JP34322097A JPH11176362A JP H11176362 A JPH11176362 A JP H11176362A JP 34322097 A JP34322097 A JP 34322097A JP 34322097 A JP34322097 A JP 34322097A JP H11176362 A JPH11176362 A JP H11176362A
Authority
JP
Japan
Prior art keywords
voltage
image forming
image
applying
electron source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP34322097A
Other languages
Japanese (ja)
Inventor
Akira Fujii
明 藤井
Kunihiro Sakai
邦裕 酒井
Tomotake Suzuki
朝岳 鈴木
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34322097A priority Critical patent/JPH11176362A/en
Publication of JPH11176362A publication Critical patent/JPH11176362A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To restrict the dispersion of the number of electrons emitted from elements due to voltage drop resulting from wiring resistance and restrict the dispersion of the brightness of an image to be formed. SOLUTION: In a image forming device to emit light from a phosphor with electrons emitted from an electron source 101 for displaying an image, plural intermediate electrodes 102a-102d with plural openings to pass electrons emitted from the electron source 101 therethrough are provided between the electron source 101 and the phosphor to independently apply voltage from variable voltage sources 102a-103d thereto. In this case, voltage to compensate the number of electrons which are reduced by voltage drop in wiring in row and in column of cold cathode elements driven by applying voltage is applied to each of the intermediate electrodes 102a to 102d.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の冷陰極素子
を2次元平面上にマトリクス状に配列した電子源を用い
て画像を形成する画像形成方法及び装置に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming method and apparatus for forming an image using an electron source in which a plurality of cold cathode devices are arranged in a matrix on a two-dimensional plane.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、例えば表面伝導型放出素子や、電界放出型
素子(以下FE型と記す)や、金属/絶縁層/金属型放
出素子(以下MIM型と記す)などが知られている。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. .

【0003】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。
[0003] As a surface conduction type emission element, for example, M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965) and other examples described later.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるSnO2薄膜を用いたものの他に、Au薄膜によ
るもの[G. Dittmer:“Thin Solid Films”, 9,317 (1
972)]や、In2O3/SnO2薄膜によるもの[M. Hart
well and C. G. Fonstad:”IEEE Trans. ED Conf.”,
519 (1975)]や、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22(1983)]等が
報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9,317 (1)
972)] and those based on In2O3 / SnO2 thin films [M. Hart
well and CG Fonstad: "IEEE Trans. ED Conf."
519 (1975)] and those using carbon thin films [Hisashi Araki
Others: Vacuum, Vol. 26, No. 1, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図24に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、3001は基板
で、3004はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜3004は図示のよう
にH字形の平面形状に形成されている。この導電性薄膜
3004に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部3005が形成され
る。図中の間隔Lは、0.5〜1[mm]、幅Wは、
0.1[mm]に設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。
FIG. 24 shows a plan view of the above-mentioned device by M. Hartwell et al. As a typical example of the device configuration of these surface conduction electron-emitting devices. In the figure, reference numeral 3001 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by applying an energization process called energization forming to be described later to the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and the width W is
It is set to 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily.

【0006】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜3004に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部3005を形成す
るのが一般的であった。即ち、通電フォーミングとは、
通電により電子放出部を形成する工程であり、例えば前
記導電性薄膜3004の両端に一定の直流電圧、もしく
は、例えば1V/分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜30
04を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部3005を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜3004の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜3004に適宜の
電圧を印加した場合には、前記亀裂付近において電子放
出が行われる。
In the above-described surface conduction electron-emitting device including the device by M. Hartwell et al., An electron emission portion 3005 is formed by performing an energization process called energization forming on the conductive thin film 3004 before electron emission. Was common. That is, energization forming is
This is a step of forming an electron-emitting portion by energization, for example, by applying a constant DC voltage to both ends of the conductive thin film 3004 or a DC voltage that increases at a very slow rate of, for example, about 1 V / min. And the conductive thin film 30
04 is locally destroyed or deformed or altered,
This is to form the electron-emitting portion 3005 in a state of being electrically high in resistance. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered.
When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0007】FE型の例としては、例えば、W. P. Dyke
& W. W. Dolan,“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t,“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。
As an example of the FE type, for example, WP Dyke
& WW Dolan, “Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956) or CA Spind
t, “Physical properties of thin-film field emissi
on cathodes with molybdeniumcones ”, J. Appl. Phy
s., 47, 5248 (1976).

【0008】このFE型の素子構成の典型的な例とし
て、図25に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、3010は基板で、3011は
導電材料よりなるエミッタ配線、3012はエミッタコ
ーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。また、FE型の他の素子構成として、図25
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。
As a typical example of the FE-type device configuration, FIG. 25 shows a cross-sectional view of the device by CA Spindt et al. In the figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012. As another element configuration of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the substrate plane instead of the laminated structure as described above.

【0009】また、MIM型の例としては、例えば、C.
A. Mead,“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このMIM型の素子構成の典型的な例を図26に示す。
同図は断面図であり、図において、3020は基板で、
3021は金属よりなる下電極、3022は厚さ100
オングストローム程度の薄い絶縁層、3023は厚さ8
0〜300オングストローム程度の金属よりなる上電極
である。MIM型においては、上電極3023と下電極
3021の間に適宜の電圧を印加することにより、上電
極3023の表面より電子放出を起こさせるものであ
る。
Further, examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961) and the like are known.
FIG. 26 shows a typical example of the MIM type element configuration.
The figure is a cross-sectional view, in which 3020 is a substrate,
3021 is a lower electrode made of metal, 3022 is a thickness of 100
An insulating layer as thin as about Å, and 3023 has a thickness of 8
The upper electrode is made of a metal of about 0 to 300 angstroms. In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.

【0010】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。
The above-described cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the response speed is slow because the hot cathode element operates by heating the heater,
In the case of a cold cathode device, there is also an advantage that the response speed is high. For this reason, research for applying the cold cathode device has been actively conducted.

【0011】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭64−313
32号公報において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。
For example, a surface conduction electron-emitting device has the advantage that a large number of devices can be formed over a large area because it is particularly simple in structure and easy to manufacture among cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in Japanese Patent Publication No. 32, a method for arranging and driving a large number of elements has been studied.

【0012】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。
With respect to applications of the surface conduction electron-emitting device, for example, image forming devices such as image display devices and image recording devices, charged beam sources, and the like have been studied.

【0013】特に、画像表示装置への応用としては、例
えば本出願人によるUSP5,066,883や特開平
2−257551号公報や特開平4−28137号公報
において開示されているように、表面伝導型放出素子と
電子の照射により発光する蛍光体とを組み合わせて用い
た画像表示装置が研究されている。表面伝導型放出素子
と蛍光体とを組み合わせて用いた画像表示装置は、従来
の他の方式の画像表示装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるためバックライトを必要としな
い点や、視野角が広い点が優れていると言える。
Particularly, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, surface conduction is disclosed. An image display device using a combination of a mold emission element and a phosphor that emits light by electron irradiation has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.

【0014】また、FE型素子を多数個並べて駆動する
方法は、例えば本出願人によるUSP4,904,89
5に開示されている。また、FE型を画像表示装置に応
用した例として、例えば、R. Meyerらにより報告された
平板型表示装置が知られている。[R. Meyer:“Recent D
evelopment on Microtips Display at LETI”,Tech.Di
gest of 4th Int. Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)]。
A method of arranging and driving a large number of FE elements is disclosed in, for example, US Pat. No. 4,904,89 by the present applicant.
5 is disclosed. Further, as an example of applying the FE type to an image display device, for example, a flat panel display device reported by R. Meyer et al. Is known. [R. Meyer: “Recent D
evelopment on Microtips Display at LETI ”, Tech.Di
gest of 4th Int.Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)].

【0015】また、MIM型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平3−5
5738号公報に開示されている。
An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
No. 5738.

【0016】発明者らは、上記従来技術に記載したもの
をはじめとして、さまざまな材料、製法、構造の冷陰極
素子を試みてきた。さらに、多数の冷陰極素子を配列し
たマルチ電子源、ならびにこのマルチ電子源を応用した
画像表示装置について研究を行ってきた。
The inventors have tried cold cathode devices of various materials, manufacturing methods and structures, including those described in the above prior art. Further, research has been conducted on a multi-electron source in which a large number of cold cathode devices are arranged, and on an image display device using the multi-electron source.

【0017】本願発明者らは、例えば図27に示す電気
的な配線方法によるマルチ電子源を試みてきた。即ち、
冷陰極素子を2次元的に多数個配列し、これらの素子を
図示のようにマトリクス状に配線したマルチ電子源であ
る。
The present inventors have tried a multi-electron source by an electrical wiring method shown in FIG. 27, for example. That is,
This is a multi-electron source in which a large number of cold cathode devices are two-dimensionally arranged, and these devices are wired in a matrix as shown in the figure.

【0018】図中、4001は冷陰極素子を模式的に示
し、4002は行方向配線、4003は列方向配線を示
している。行方向配線4002及び列方向配線4003
は、実際には有限の電気抵抗を有するものであるが、図
においては配線抵抗4004および4005として示さ
れている。上述のような配線方法を単純マトリクス配線
と呼ぶ。なお、図示の便宜上、6×6のマトリクスで示
しているが、マトリクスの規模はむろんこれに限ったわ
けではなく、例えば画像表示装置用のマルチ電子源の場
合には、所望の画像表示を行うのに足りるだけの素子を
配列し配線するものである。
In the drawing, 4001 schematically shows a cold cathode element, 4002 shows a row direction wiring, and 4003 shows a column direction wiring. Row direction wiring 4002 and column direction wiring 4003
Actually have a finite electrical resistance, but are shown as wiring resistances 4004 and 4005 in the figure. The above-described wiring method is called simple matrix wiring. Note that, for convenience of illustration, the matrix is shown as a 6 × 6 matrix, but the size of the matrix is not limited to this. For example, in the case of a multi-electron source for an image display device, a desired image is displayed. In this case, only enough elements are arranged and wired.

【0019】冷陰極素子を単純マトリクス配線したマル
チ電子源においては、所望の電子を出力させるため、行
方向配線4002および列方向配線4003に適宜の電
気信号を印加する。例えば、マトリクスの中の任意の1
行の冷陰極素子を駆動するには、選択する行の行方向配
線4002には選択電圧Vsを印加し、同時に非選択の
行の行方向配線4002には非選択電圧Vnsを印加す
る。これと同期して列方向配線4003に電子を出力す
るための駆動電圧Veを印加する。この方法によれば、
配線抵抗4004および4005による電圧降下を無視
すれば、選択する行の冷陰極素子には電圧(Ve−Vs)
が印加され、また非選択行の冷陰極素子には電圧(Ve
−Vns)が印加される。これら電圧Ve,Vs,Vnsを適
宜の大きさの値にすれば、選択する行の冷陰極素子だけ
から所望の強度の電子が出力されるはずであり、また列
方向配線の各々に異なる駆動電圧Veを印加すれば、選
択する行の素子の各々から異なる強度の電子が出力され
るはずである。また、駆動電圧Veを印加する時間の長
さを変えれば、電子が出力される時間の長さも変えるこ
とができるはずである。ここで、選択時の素子印加電圧
(Ve−Vs)を以下Vfと呼ぶ。さらに単純マトリクス
配線したマルチ電子源から電子を得る別の手法として、
列方向配線に駆動電圧Veを印加するための電圧源を接
続するのではなく、所望の電子を出力するのに必要な電
流を供給するための電流源を接続して駆動する方法もあ
る。ここで、電子源に流れる電流を以下素子電流Ifと
呼び、放出される電子量を放出電流Ieと呼ぶ。
In a multi-electron source in which cold cathode elements are arranged in a simple matrix wiring, appropriate electric signals are applied to the row wiring 4002 and the column wiring 4003 in order to output desired electrons. For example, any one in the matrix
To drive the cold-cathode elements of a row, a selection voltage Vs is applied to the row-direction wiring 4002 of the selected row, and at the same time, a non-selection voltage Vns is applied to the row-direction wiring 4002 of the non-selected row. In synchronization with this, a driving voltage Ve for outputting electrons is applied to the column wiring 4003. According to this method,
If the voltage drop due to the wiring resistances 4004 and 4005 is ignored, the voltage (Ve−Vs) is applied to the cold cathode element of the selected row.
Is applied, and the voltage (Ve
-Vns). If these voltages Ve, Vs, and Vns are set to appropriate values, electrons of a desired intensity should be output only from the cold cathode elements in the selected row, and different driving voltages are applied to each of the column-directional wirings. Applying Ve should output electrons of different intensities from each of the elements in the selected row. Further, if the length of time during which the drive voltage Ve is applied is changed, the length of time during which electrons are output should be changed. Here, the element applied voltage (Ve-Vs) at the time of selection is hereinafter referred to as Vf. As another method of obtaining electrons from a multi-electron source wired in a simple matrix,
Instead of connecting a voltage source for applying the drive voltage Ve to the column direction wiring, there is also a method of driving by connecting a current source for supplying a current necessary for outputting desired electrons. Here, the current flowing through the electron source is hereinafter referred to as an element current If, and the amount of emitted electrons is referred to as an emission current Ie.

【0020】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子源はいろいろな応用可能性があり、
例えば画像情報に応じた電気信号を適宜印加すれば、画
像表示装置用の電子源として好適に用いることができ
る。
Therefore, the multi-electron source in which the cold cathode devices are arranged in a simple matrix has various applications,
For example, if an electric signal corresponding to image information is appropriately applied, the device can be suitably used as an electron source for an image display device.

【0021】[0021]

【発明が解決しようとする課題】しかしながら、冷陰極
素子を単純マトリクス配線したマルチ電子源を画像表示
装置に応用した場合、輝度にばらつきが生じてしまい、
高品位な画像を得るのが難しいという問題があった。
However, when a multi-electron source in which cold cathode devices are arranged in a simple matrix wiring is applied to an image display device, the brightness varies.
There is a problem that it is difficult to obtain a high-quality image.

【0022】即ち、マトリクス配線された行方向及び列
方向の配線抵抗を介して冷陰極素子に電流が流れ込むこ
とにより電圧降下が生じ、各素子に印加される電圧がそ
れぞれ異なるという現象が起きる。その結果、各素子の
電子放出量にばらつきが生じ、その電子により発光する
蛍光体の発光輝度にもばらつきが生じるという結果を招
いていた。
That is, when a current flows into the cold-cathode device via the wiring resistance in the row direction and the column direction in which the matrix wiring is performed, a voltage drop occurs, and a phenomenon occurs in which voltages applied to the respective devices are different from each other. As a result, the electron emission amount of each element varies, and the emission luminance of the phosphor that emits light by the electrons also varies.

【0023】図28は、この電圧降下の原因をより詳し
く説明するための図で、図28は行方向(あるいは以
下、X方向と呼ぶ)の各素子の電極に印加される電圧を
示している。
FIG. 28 is a diagram for explaining the cause of the voltage drop in more detail. FIG. 28 shows the voltage applied to the electrodes of each element in the row direction (or X direction). .

【0024】図27に示す6×6の単純マトリクスに
は、行方向(X方向)、列方向(Y方向)ともに一方向
から電圧を印加している。また、行方向配線、列方向配
線は素子単位でそれぞれrx,ryの抵抗成分を有してお
り、冷陰極素子は行方向、列方向にともに等間隔で配置
されているため、配線の幅やその膜厚が製造上ばらつか
ない限り、素子単位で、行方向及び列方向でそれぞれほ
ぼ等しい配線抵抗値を有している。また、冷陰極素子も
全てほぼ等しい抵抗値を有する。
In the 6 × 6 simple matrix shown in FIG. 27, a voltage is applied from one direction in both the row direction (X direction) and the column direction (Y direction). Further, the row-direction wiring and the column-direction wiring have resistance components of rx and ry in element units, respectively. The cold-cathode elements are arranged at equal intervals in both the row direction and the column direction. As long as the film thickness does not vary in manufacturing, the device has substantially the same wiring resistance in the row direction and the column direction for each element. Further, all the cold cathode elements have substantially the same resistance.

【0025】このれら図27及び図28からも明かなよ
うに、電圧印加端に近い素子ほど配線抵抗による電圧降
下の影響を受けないため大きな電圧が印加され、電圧印
加端から遠い素子ほど印加電圧が小さくなる。そのた
め、各素子に印加される印加電圧には、電圧印加端から
の距離に対応したばらつきが生じることになる。従っ
て、冷陰極素子から出力される電子放出量および輝度に
関しても、電圧印加端からの距離に対応したばらつきが
生じると考えられる。
As is clear from FIGS. 27 and 28, the element closer to the voltage application end is not affected by the voltage drop due to the wiring resistance, so a larger voltage is applied, and the element farther from the voltage application end is applied. The voltage decreases. Therefore, the applied voltage applied to each element has a variation corresponding to the distance from the voltage application end. Therefore, it is considered that the electron emission amount and the luminance output from the cold cathode element also vary according to the distance from the voltage application terminal.

【0026】本発明は上記従来例に鑑みてなされたもの
で、配線抵抗に起因する電圧降下による各素子からの放
出電子量のバラツキを抑え、形成される画像の輝度のバ
ラツキを抑えた画像形成方法及び装置を提供することを
目的とする。
The present invention has been made in view of the above conventional example, and suppresses the variation in the amount of electrons emitted from each element due to the voltage drop due to the wiring resistance, and suppresses the variation in the brightness of the formed image. It is an object to provide a method and an apparatus.

【0027】また本発明の目的は、マトリクス状に配線
された各素子を接続する配線抵抗に起因する電圧降下に
よる放出電子量のバラツキを、電子源と画像形成手段と
の間に介在する中間電極に印加する電位により制御する
ことにより、形成される画像の輝度のバラツキを抑えた
画像形成方法及び装置を提供することにある。
Another object of the present invention is to reduce the variation in the amount of emitted electrons due to the voltage drop caused by the wiring resistance connecting the elements wired in a matrix, and to reduce the variation in the amount of emitted electrons between the electron source and the image forming means. An object of the present invention is to provide an image forming method and apparatus in which the variation in luminance of an image to be formed is suppressed by controlling the potential by applying a potential to the image.

【0028】また本発明の目的は、各色成分の蛍光体に
照射される電子量を、各色単位で制御することによりカ
ラーバランスの調整を容易にした画像形成方法及び装置
を提供することにある。
It is another object of the present invention to provide an image forming method and apparatus which facilitates adjustment of color balance by controlling the amount of electrons emitted to the phosphor of each color component for each color.

【0029】[0029]

【課題を解決するための手段】上記目的を達成するため
に本発明の画像形成装置は以下のような構成を備える。
即ち、複数の冷陰極素子がマトリクス状に配列された電
子源を有する画像形成装置であって、画像信号に応じ
て、前記複数の冷陰極素子のそれぞれに行方向配線及び
列方向配線を介して電圧を印加して駆動する駆動手段
と、前記電子源から放出される電子により発光して画像
を形成する画像形成手段と、前記電子源と前記画像形成
手段との間に設けられ、前記電子源から放出される電子
を通過させるための複数の開口部を有する複数の中間電
極と、前記複数の中間電極のそれぞれに独立に電圧を印
加する電圧印加手段とを有し、前記電圧印加手段は、前
記駆動手段により電圧が印加されて駆動される冷陰極素
子での前記行方向配線及び列方向配線における電圧降下
により減少する電子量を補償するための電圧を前記複数
の中間電極のそれぞれに印加することを特徴とする。
In order to achieve the above object, an image forming apparatus according to the present invention has the following arrangement.
That is, an image forming apparatus having an electron source in which a plurality of cold cathode devices are arranged in a matrix, and in accordance with an image signal, each of the plurality of cold cathode devices is connected via a row wiring and a column wiring. A driving unit that drives by applying a voltage, an image forming unit that emits light by the electrons emitted from the electron source to form an image, and the electron source that is provided between the electron source and the image forming unit. A plurality of intermediate electrodes having a plurality of openings for letting electrons emitted from pass through, and voltage applying means for independently applying a voltage to each of the plurality of intermediate electrodes, wherein the voltage applying means A voltage for compensating for a decrease in the amount of electrons due to a voltage drop in the row direction wiring and the column direction wiring in the cold cathode element driven by applying a voltage by the driving unit is applied to each of the plurality of intermediate electrodes. It applied, characterized in that.

【0030】また本発明の画像形成装置は以下のような
構成を備える。即ち、複数の冷陰極素子がマトリクス状
に配列された電子源を有する画像形成装置であって、画
像信号に応じて、前記複数の冷陰極素子のそれぞれに行
方向配線及び列方向配線を介して電圧を印加して駆動す
る駆動手段と、前記電子源から放出される電子により発
光してカラー画像を形成する画像形成手段と、前記電子
源から放出される電子を通過させるための複数の開口部
を有し、前記電子源と前記画像形成手段との間に前記カ
ラー画像の各色成分に対応して設けられた複数の中間電
極と、各色成分に対応する前記複数の中間電極のそれぞ
れに独立に電圧を印加する電圧印加手段とを有し、前記
電圧印加手段は、前記駆動手段により電圧が印加されて
駆動される冷陰極素子での前記行方向配線及び列方向配
線における電圧降下により減少する電子量を補償するた
めの電圧を前記各色成分に対応する複数の中間電極のそ
れぞれに印加することを特徴とする。
The image forming apparatus of the present invention has the following configuration. That is, an image forming apparatus having an electron source in which a plurality of cold cathode devices are arranged in a matrix, and in accordance with an image signal, each of the plurality of cold cathode devices is connected via a row wiring and a column wiring. Drive means for applying a voltage to drive, image forming means for emitting light from the electrons emitted from the electron source to form a color image, and a plurality of openings for passing electrons emitted from the electron source A plurality of intermediate electrodes provided between the electron source and the image forming means for each color component of the color image, and independently for each of the plurality of intermediate electrodes corresponding to each color component Voltage applying means for applying a voltage, wherein the voltage applying means is reduced by a voltage drop in the row direction wiring and the column direction wiring in the cold cathode element driven by applying a voltage by the driving means. And applying a voltage for compensating for the amount of electrons in each of the plurality of intermediate electrodes corresponding to the respective color components.

【0031】また上記目的を達成するために本発明の画
像形成方法は以下のような工程を備える。即ち、複数の
冷陰極素子がマトリクス状に配列された電子源を有する
表示パネルを用いた画像形成方法であって、画像信号に
応じて、前記複数の冷陰極素子のそれぞれに行方向配線
及び列方向配線を介して電圧を印加して駆動する駆動工
程と、前記電子源から放出される電子により蛍光体を発
光させて画像を形成する画像形成工程と、前記電子源と
前記蛍光体との間に設けられ、前記電子源から放出され
る電子を通過させるための複数の開口部を有する複数の
中間電極のそれぞれに独立に電圧を印加する電圧印加工
程とを有し、前記電圧印加工程では、前記駆動工程で電
圧が印加されて駆動される冷陰極素子での前記行方向配
線及び列方向配線における電圧降下により減少する電子
量を補償するための電圧を前記複数の中間電極のそれぞ
れに印加することを特徴とする。
To achieve the above object, the image forming method of the present invention comprises the following steps. That is, an image forming method using a display panel having an electron source in which a plurality of cold cathode devices are arranged in a matrix, wherein a row direction wiring and a column are provided to each of the plurality of cold cathode devices in accordance with an image signal. A driving step of driving by applying a voltage via a directional wiring, an image forming step of forming an image by causing a phosphor to emit light by electrons emitted from the electron source, and a step of forming an image between the electron source and the phosphor. A voltage application step of independently applying a voltage to each of a plurality of intermediate electrodes having a plurality of openings for allowing electrons emitted from the electron source to pass therethrough, and in the voltage application step, A voltage is applied to each of the plurality of intermediate electrodes to compensate for the amount of electrons that decreases due to a voltage drop in the row-direction wiring and the column-direction wiring in the cold-cathode element to which a voltage is applied and driven in the driving step. Characterized in that it pressure.

【0032】また上記目的を達成するために本発明の画
像形成方法は以下のような工程を備える。即ち、複数の
冷陰極素子がマトリクス状に配列された電子源を用いて
画像を形成する画像形成方法であって、画像信号に応じ
て、前記複数の冷陰極素子のそれぞれに行方向配線及び
列方向配線を介して電圧を印加して駆動する駆動工程
と、前記電子源から放出される電子により蛍光体を発光
させてカラー画像を形成する画像形成工程と、前記電子
源から放出される電子を通過させるための複数の開口部
を有し、前記電子源と前記蛍光体との間に前記カラー画
像の各色成分に対応して設けられた複数の中間電極のそ
れぞれに独立に電圧を印加する電圧印加工程とを有し、
前記電圧印加工程では、前記駆動工程で電圧が印加され
て駆動される冷陰極素子での前記行方向配線及び列方向
配線における電圧降下により減少する電子量を補償する
ための電圧を前記各色成分に対応する複数の中間電極の
それぞれに印加することを特徴とする。
To achieve the above object, the image forming method of the present invention comprises the following steps. That is, an image forming method for forming an image using an electron source in which a plurality of cold cathode devices are arranged in a matrix, wherein a row-direction wiring and a column are provided to each of the plurality of cold cathode devices in accordance with an image signal. A driving step of driving by applying a voltage through the directional wiring, an image forming step of forming a color image by causing a phosphor to emit light by the electrons emitted from the electron source, and an electron emitting from the electron source. A voltage that has a plurality of openings for passing therethrough and independently applies a voltage to each of a plurality of intermediate electrodes provided between the electron source and the phosphor corresponding to each color component of the color image Applying step,
In the voltage applying step, a voltage for compensating for the amount of electrons that is reduced by a voltage drop in the row-direction wiring and the column-direction wiring in the cold-cathode element to which a voltage is applied in the driving step and driven is applied to each of the color components. It is characterized in that a voltage is applied to each of a corresponding plurality of intermediate electrodes.

【0033】[0033]

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0034】[実施の形態1]図1は、本発明の実施の
形態1の画像表示装置の主要部の構成を示すブロック図
である。尚、本実施の形態では冷陰極素子として表面伝
導型放出素子を用い、これらを単純マトリクス状に配線
したマルチ電子源101を用いている。
[First Embodiment] FIG. 1 is a block diagram showing a configuration of a main part of an image display device according to a first embodiment of the present invention. In this embodiment, a surface conduction electron-emitting device is used as a cold cathode device, and a multi-electron source 101 in which these are wired in a simple matrix is used.

【0035】マルチ電子源101は行端子Dx1〜DxM、
及び列端子Dy1〜DyNを介して、行方向配線及び列方向
配線のそれぞれの一方の端部と外部回路とが接続されて
いる。このうち端子Dx1〜DxMには、M行N列にマトリ
クス配線された表面伝導型放出素子群を画像信号に応じ
て1行ずつ順次駆動するための走査信号が走査信号作成
器105より印加される。一方、列方向端子Dy1〜DyN
には、前記走査信号により選択された一行に対応する画
像信号が変調されて入力される。この変調信号は、表面
伝導型放出素子の各素子から放出される電子量を制御す
るためのもので、変調信号作成器106に発生されて入
力される。またマルチ電子源101に対向してメタルバ
ック(後述)を介して高圧電源に接続された蛍光体(後
述)が配置され、各素子から放出された電子を蛍光体方
向に加速して蛍光体に衝突させることにより、これら蛍
光体が発光するように構成されている。本実施の形態の
画像表示装置では、蛍光体が加速電極の役割を受け持っ
ている。
The multi-electron source 101 has row terminals Dx1 to DxM,
One end of each of the row wiring and the column wiring is connected to an external circuit via the column terminals Dy1 to DyN. From among the terminals Dx1 to DxM, the scanning signal generator 105 applies a scanning signal for sequentially driving the surface conduction electron-emitting devices arranged in a matrix of M rows and N columns one row at a time in accordance with an image signal. . On the other hand, the column direction terminals Dy1 to DyN
, An image signal corresponding to one row selected by the scanning signal is modulated and input. The modulation signal is for controlling the amount of electrons emitted from each of the surface conduction electron-emitting devices, and is generated and input to the modulation signal generator 106. Further, a phosphor (described later) connected to a high-voltage power supply via a metal back (described later) is disposed to face the multi-electron source 101, and electrons emitted from each element are accelerated in the direction of the phosphor to become a phosphor. These phosphors are configured to emit light upon collision. In the image display device of the present embodiment, the phosphor plays the role of an acceleration electrode.

【0036】また、マルチ電子源と蛍光体との間には、
マルチ電子源101から蛍光体への電子透過量を一様に
するための、4つの中間電極102a〜102dを配置
している。これら中間電極102a〜102dのそれぞ
れは絶縁体104により互いに電気的に絶縁されてい
る。更に、これら中間電極102a〜102dは、各端
子Sv1〜Sv4を介して、それぞれ対応する可変電圧源1
03a〜103dに接続されており、中間電極102a
〜102dのそれぞれの電位Vs1〜Vs4を独立に設定す
ることができる。又中間電極102a〜102dは、マ
ルチ電子源101から蛍光体へ電子を通過させる目的の
ために、メッシュ状の多数の通過口を備えている。な、
これら通過口は書く冷陰極素子に対応して1個ずつ円形
のものをも設けても良い。
Further, between the multi-electron source and the phosphor,
Four intermediate electrodes 102a to 102d are arranged for equalizing the amount of electrons transmitted from the multi-electron source 101 to the phosphor. Each of these intermediate electrodes 102 a to 102 d is electrically insulated from each other by an insulator 104. Further, the intermediate electrodes 102a to 102d are connected to the corresponding variable voltage sources 1 through the terminals Sv1 to Sv4, respectively.
03a to 103d, and the intermediate electrode 102a
Each of the potentials Vs1 to Vs4 can be set independently. The intermediate electrodes 102a to 102d are provided with a large number of mesh-shaped passage openings for the purpose of passing electrons from the multi-electron source 101 to the phosphor. What
These passages may be provided in a circular shape one by one corresponding to the cold cathode element to be written.

【0037】次に本実施の形態1の中間電極102a〜
102dを通過する電子量が一様になるように、各中間
電極に印加する電位の設定方法について説明する。
Next, the intermediate electrodes 102a to 102a of the first embodiment
A method of setting the potential applied to each intermediate electrode so that the amount of electrons passing through 102d becomes uniform will be described.

【0038】図2は、本実施の形態の中間電極に印加す
る電位Vsとその中間電極を通過する電子量との関係を
示す図である。
FIG. 2 is a diagram showing the relationship between the potential Vs applied to the intermediate electrode and the amount of electrons passing through the intermediate electrode according to the present embodiment.

【0039】本実施の形態1で用いた表面伝導型放出素
子は、中間電極の電位Vsの増大に伴って、中間電極を
通過する電子量が図示のように増大する。そこでマルチ
電子源101において、電圧印加端から遠くに位置し配
線抵抗が大きいため電圧降下が生じて電子放出量が少な
い放出素子の上方の中間電極の電位を高くし、逆に電圧
印加端から近く配線抵抗が小さく電圧降下の少ないため
電子放出量が多い放出素子の上方の中間電極に印加する
電位を低くすれば、各中間電極を透過して蛍光体に到達
する電子量を、電子源101の表面伝導型放出素子全体
に亙って略一様にすることができる。
In the surface conduction electron-emitting device used in the first embodiment, the amount of electrons passing through the intermediate electrode increases as shown in the figure as the potential Vs of the intermediate electrode increases. Therefore, in the multi-electron source 101, the potential of the intermediate electrode above the emitting element, which is located far from the voltage application terminal and has a large wiring resistance and causes a voltage drop due to a small amount of electron emission, is increased. If the potential applied to the intermediate electrode above the emission element which emits a large amount of electrons due to low wiring resistance and a small voltage drop is reduced, the amount of electrons passing through each intermediate electrode and reaching the phosphor is reduced by the electron source 101. It can be made substantially uniform over the entire surface conduction electron-emitting device.

【0040】この実施の形態1では、電圧印加端にもっ
とも近い部分の上方に位置している中間電極102aの
電位Vs1を最低とし、電圧印加端から最も遠い部分の上
方に位置している中間電極102dの電位Vs4を最大に
し、電圧印加端からの距離が中間にある部分の上方に位
置している中間電極102b,102cの電位Vs2,V
s3の電位を、電位Vs1とVs4との中間の値にしている。
In the first embodiment, the potential Vs1 of the intermediate electrode 102a located above the portion closest to the voltage application terminal is minimized, and the intermediate electrode 102a located above the portion furthest from the voltage application terminal is minimized. The potential Vs4 of the intermediate electrodes 102b and 102c located above the portion where the distance from the voltage application terminal is intermediate is maximized while the potential Vs4 of the intermediate electrode 102d is maximized.
The potential of s3 is set to an intermediate value between the potentials Vs1 and Vs4.

【0041】これら電位Vs1〜Vs4の関係を式で示すと Vs1<(Vs2=Vs3)<Vs4 のようになっている。The relationship between these potentials Vs1 to Vs4 is expressed by the following equation: Vs1 <(Vs2 = Vs3) <Vs4.

【0042】以上説明したように本実施の形態1によれ
ば、マトリクス状に配線された表面伝導が放出素子にお
いて、配線抵抗に起因する各素子に印加される電圧のば
らつきにより各放出素子から放出される電子量がばらつ
いても、中間電極を用いて蛍光体に到達する電子量のば
らつきを抑えることができる。その結果、表示輝度のば
らつきを抑えることができた。
As described above, according to the first embodiment, in the surface emitting devices arranged in a matrix, the surface conduction is emitted from each of the emitting devices due to the variation in the voltage applied to each device due to the wiring resistance. Even if the amount of electrons varies, the variation in the amount of electrons reaching the phosphor can be suppressed using the intermediate electrode. As a result, variations in display luminance were able to be suppressed.

【0043】[実施の形態2]図3は本発明の実施の形
態2の画像表示装置の主要部の構成を示すブロック図
で、前述の図1と共通する部分は同じ番号で示し、その
説明を省略する。この実施の形態2では、マルチ電子源
101上に6つの中間電極102a〜102fを配置
し、各中間電極は端子Sv1〜Sv6を介し、それぞれ対応
する可変電圧源103a〜103fに接続されている。
[Second Embodiment] FIG. 3 is a block diagram showing a configuration of a main part of an image display apparatus according to a second embodiment of the present invention. Portions common to those in FIG. Is omitted. In the second embodiment, six intermediate electrodes 102a to 102f are arranged on the multi-electron source 101, and the respective intermediate electrodes are connected to the corresponding variable voltage sources 103a to 103f via terminals Sv1 to Sv6.

【0044】可変電圧源103a〜103fのそれぞれ
から出力される電位Vs1〜Vs6は、各中間電極102a
〜102fを透過し蛍光体に到達する電子の量が、表面
伝導が放出素子の全体に亙って略一様になるように、電
圧印加端から最も近い素子の上方の中間電極102aに
印加する電位Vs1を最低に、以下電圧印加端からの距離
に応じてVs1<(Vs2=Vs4)<(Vs3=Vs5)<Vs6
の関係が成立するように、各可変電圧源103a〜10
3fのそれぞれの出力電位を設定した。
The potentials Vs1 to Vs6 output from the variable voltage sources 103a to 103f respectively correspond to the intermediate electrodes 102a
The amount of electrons that pass through .about.102f and reaches the phosphor is applied to the intermediate electrode 102a above the element closest to the voltage application end so that the surface conduction is substantially uniform over the entire emission element. The potential Vs1 is minimized, and Vs1 <(Vs2 = Vs4) <(Vs3 = Vs5) <Vs6 according to the distance from the voltage application terminal.
Are established such that the relationship
Each output potential of 3f was set.

【0045】以上説明したように本実施の形態2によれ
ば、発光輝度のばらつきを抑える効果が、前述の実施の
形態1に比べてより大きくなり、画面全体に亙りほぼ均
一な輝度で表示をすることができた。尚、本実施の形態
2では中間電極数を6つとしたが、更に中間電極の数を
増やすことにより、輝度のばらつきを抑える効果を大き
くすることができる。
As described above, according to the second embodiment, the effect of suppressing the variation of the light emission luminance is greater than that of the first embodiment, and the display can be performed with substantially uniform luminance over the entire screen. We were able to. Although the number of intermediate electrodes is set to six in the second embodiment, the effect of suppressing variation in luminance can be increased by further increasing the number of intermediate electrodes.

【0046】[実施の形態3]図4は、本発明の実施の
形態3の画像表示装置の主要部の構成を示すブロック図
で、前述の図1及び図3と共通する部分は同じ番号で示
し、その説明を省略する。この実施の形態3では、マル
チ電子源101の行方向配線の両端から走査信号が印加
され、また列方向配線の両端に変調信号作成器106
a,106bが接続され、かつマルチ電子源101上に
3つの中間電極102a〜102cを配置している。
[Embodiment 3] FIG. 4 is a block diagram showing a configuration of a main part of an image display apparatus according to Embodiment 3 of the present invention. Portions common to FIGS. 1 and 3 are denoted by the same reference numerals. And its explanation is omitted. In the third embodiment, the scanning signal is applied from both ends of the row wiring of the multi-electron source 101, and the modulation signal generator 106 is applied to both ends of the column wiring.
a and 106b are connected, and three intermediate electrodes 102a to 102c are arranged on the multi-electron source 101.

【0047】可変電圧源103a〜103cの出力電位
Vs1〜Vs3は、中間電極102a〜102cを透過して
蛍光体に到達する電子の量が略一様になるように、電圧
降下の影響の少ない放出素子の上方に位置している両側
の中間電極102a,102cに印加する電圧を小さく
し、中央の中間電極102bに印加される電圧を大きく
している。即ち、(Vs1=Vs3)<Vs2の関係が成立す
るように設定している。
The output potentials Vs1 to Vs3 of the variable voltage sources 103a to 103c are less affected by a voltage drop so that the amount of electrons passing through the intermediate electrodes 102a to 102c and reaching the phosphor is substantially uniform. The voltage applied to the intermediate electrodes 102a and 102c on both sides located above the element is reduced, and the voltage applied to the central intermediate electrode 102b is increased. That is, it is set so that the relationship of (Vs1 = Vs3) <Vs2 is satisfied.

【0048】この実施の形態3では、電圧降下による電
子放出量のばらつきが、実施の形態1及び2のように、
電圧印加を一方からのみ行うマルチ電子源に比べてより
小さくなるため、電圧印加端が一方向にある場合よりも
少ない数の中間電極でもばらつきを抑える効果が十分認
められた。
In the third embodiment, the variation in the amount of electron emission due to the voltage drop is different from that in the first and second embodiments.
Since the voltage is smaller than that of the multi-electron source in which the voltage is applied only from one side, the effect of suppressing the variation can be sufficiently recognized even with a smaller number of intermediate electrodes than when the voltage application end is in one direction.

【0049】図5は、前述のマルチ電子源を用いた画像
表示パネル1000の斜視図であり、その内部構造を示
すために表示パネル1000の1部を切り欠いて示して
いる。
FIG. 5 is a perspective view of an image display panel 1000 using the above-mentioned multi-electron source, in which a part of the display panel 1000 is cut away to show its internal structure.

【0050】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。この気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、400℃〜500℃で10分以上焼成することに
より封着を達成した。この気密容器内部を真空に排気す
る方法については後述する。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling this hermetic container, it is necessary to seal the joints of each member to maintain sufficient strength and airtightness.For example, frit glass is applied to the joints, and in the air or in a nitrogen atmosphere, Sealing was achieved by baking at 400 ° C. to 500 ° C. for 10 minutes or more. A method for evacuating the inside of the airtight container will be described later.

【0051】リアプレート1005には、基板1001
が固定されており、この基板1001上には冷陰極素子
1002がN×M個形成されている。(ここでN,Mは
2以上の正の整数であり、目的とする表示画素数に応じ
て適宜設定される。例えば、高品位テレビジョンの表示
を目的とした表示装置においては、N=3000,M=
1000以上の数を設定することが望ましい。本実施の
形態においては、N=3072,M=1024とし
た。)前記N×M個の冷陰極素子は、M本の行方向配線
1003とN本の列方向配線1004により単純マトリ
クス配線されている。前記、1001〜1004によっ
て構成される部分をマルチ電子源(前述のマルチ電子源
101に相当)と呼ぶ。なお、マルチ電子源の製造方法
や構造については、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Are fixed, and N × M cold cathode elements 1002 are formed on the substrate 1001. (Here, N and M are positive integers of 2 or more and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television, N = 3000. , M =
It is desirable to set the number to 1000 or more. In the present embodiment, N = 3072 and M = 1024. The N × M cold cathode elements are arranged in a simple matrix by M row-directional wirings 1003 and N column-directional wirings 1004. The portion constituted by 1001 to 1004 is referred to as a multi-electron source (corresponding to the multi-electron source 101 described above). The manufacturing method and structure of the multi-electron source will be described later in detail.

【0052】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子源の基板1001を固定
する構成としたが、マルチ電子源の基板1001が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板1001自体を用いて
もよい。
In this embodiment, the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the airtight container. However, when the substrate 1001 of the multi-electron source has a sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.

【0053】このマルチ電子源上には、導伝性を有する
薄板(アルミニウム等)を有する中間電極1500(前
述の中間電極102a〜102d,102e,102f
等に相当)が複数個、それぞれに絶縁体1503を介し
て配置されている。
On this multi-electron source, an intermediate electrode 1500 having a conductive thin plate (eg, aluminum) (the above-described intermediate electrodes 102a to 102d, 102e, 102f) is provided.
, Etc.), each of which is disposed via an insulator 1503.

【0054】図6は、本実施の形態の中間電極1500
の構造を詳しく示す部分斜視図で、図中のC−C’断面
図及びD−D’断面図を図7(A)(B)に示す。但
し、図6及び図7において、前述の図面と同じ符号で示
したものは前述の図面の構成要素と同等部材であること
を示している。
FIG. 6 shows an intermediate electrode 1500 of this embodiment.
7 (A) and 7 (B) are partial perspective views showing in detail the structure of FIG. However, in FIGS. 6 and 7, components denoted by the same reference numerals as those in the above-described drawings indicate that they are members equivalent to the components in the above-described drawings.

【0055】図6において、1001はマルチ電子源の
基板、1003は行方向配線、1004は列方向配線で
あり、1002は冷陰極素子である。中間電極1500
は、絶縁体1502を介して行方向配線1003上に設
けられており、隣接して配置される中間電極1500同
士は絶縁体1503により互いに電気的に絶縁されてい
る。中間電極1500には各冷陰極素子1002の直上
部を覆い、かつ各素子1002の電子放出部から放出さ
れる電子の起動を遮らないように電子通過孔1501が
形成されている。なお、電子通過孔1501はメッシュ
状の多数の通過口により構成されている。
In FIG. 6, reference numeral 1001 denotes a substrate of a multi-electron source, 1003 denotes a wiring in a row direction, 1004 denotes a wiring in a column direction, and 1002 denotes a cold cathode element. Intermediate electrode 1500
Are provided on the row wiring 1003 via the insulator 1502, and the intermediate electrodes 1500 arranged adjacent to each other are electrically insulated from each other by the insulator 1503. An electron passage hole 1501 is formed in the intermediate electrode 1500 so as to cover the upper part of each cold cathode element 1002 and not to block the activation of electrons emitted from the electron emission part of each element 1002. Note that the electron passage hole 1501 is constituted by a large number of mesh-like passage ports.

【0056】図7(A)は図6のC−C’の断面形状を
示し、図7(B)は図6のD−D’の断面形状を示す断
面図である。
FIG. 7A is a sectional view taken along the line CC ′ of FIG. 6, and FIG. 7B is a sectional view taken along the line DD ′ of FIG.

【0057】また図5において、フェースプレート10
07の下面には、蛍光体1008が形成されている。本
実施の形態の画像表示装置はカラー表示装置であるた
め、蛍光体1008の部分にはCRTの分野で用いられ
る赤、緑、青、の3原色の蛍光体が塗り分けられてい
る。各色の蛍光体は、例えば図13(A)に示すように
ストライプ状に塗り分けられ、蛍光体のストライプの間
には黒色の導電体1010が設けてある。黒色の導電体
1010を設ける目的は、電子ビームの照射位置に多少
のずれがあっても表示色にずれが生じないようにするた
めや、外光の反射を防止して表示コントラストの低下を
防ぐため、電子ビームによる蛍光膜のチャージアップを
防止するためなどである。黒色の導電体1010には、
黒鉛を主成分として用いたが、上記の目的に適するもの
であればこれ以外の材料を用いても良い。
In FIG. 5, the face plate 10
A fluorescent body 1008 is formed on the lower surface of 07. Since the image display device of this embodiment is a color display device, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the phosphor 1008. The phosphors of each color are separately applied in stripes as shown in FIG. 13A, for example, and black conductors 1010 are provided between the stripes of the phosphors. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, or to prevent the reflection of external light to prevent the display contrast from being lowered. This is to prevent charge-up of the fluorescent film by the electron beam. The black conductor 1010 has
Although graphite is used as a main component, other materials may be used as long as they are suitable for the above purpose.

【0058】また、3原色の蛍光体の塗り分け方は図1
3(A)に示したストライプ状の配列に限られるもので
はなく、例えば、図13(B)に示すようなデルタ状配
列や、それ以外の配列であってもよい。
FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 3A, and may be, for example, a delta arrangement as shown in FIG. 13B or another arrangement.

【0059】なお、モノクロームの表示パネルを作成す
る場合には、単色の蛍光体材料を蛍光膜1008に用い
ればよく、また黒色導電材料は必ずしも用いなくともよ
い。また、蛍光膜1008のリアプレート側の面には、
CRTの分野では公知のメタルバック1009を設けて
ある。メタルバック1009を設けた目的は、蛍光膜1
008が発する光の一部を鏡面反射して光利用率を向上
させる事や、負イオンの衝突から蛍光膜1008を保護
する事や、電子ビーム加速電圧を印加するための電極と
して作用させる事や、蛍光膜1008を励起した電子の
導電路として作用させる事などである。メタルバック1
009は、蛍光膜1008をフェースプレート基板10
07上に形成した後、蛍光膜表面を平滑化処理し、その
上にAl(アルミニウム)を真空蒸着する方法により形
成した。なお、蛍光膜1008に低電圧用の蛍光体材料
を用いた場合には、メタルバック1009は用いない。
When a monochrome display panel is manufactured, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used. In addition, the surface of the fluorescent film 1008 on the rear plate side includes:
A metal back 1009 known in the field of CRT is provided. The purpose of providing the metal back 1009 is to
A part of the light emitted by the light emitting element 008 is specularly reflected to improve the light utilization factor, the fluorescent film 1008 is protected from the collision of negative ions, and the electrode is used as an electrode for applying an electron beam acceleration voltage. And making the fluorescent film 1008 act as a conductive path for the excited electrons. Metal back 1
009, the fluorescent film 1008 is
After that, the surface of the fluorescent film was smoothed, and Al (aluminum) was formed thereon by vacuum evaporation. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0060】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、たとえばITOを材料とする透明電極を設けてもよ
い。
Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.

【0061】また、行端子Dx1〜DxMおよび列端子Dy1
〜DyN、Ts1〜Tsi(iは中間電極1500の数)及び
Hvは、当該表示パネル1000と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。そして行端子Dx1〜DxMはマルチ電子源の
列方向配線1003と、列端子Dy1〜DyNはマルチ電子
源の列方向配線1004と、端子Sv1〜Sviのそれぞれ
が各中間電極1500と、また端子Hvはフェースプレ
ート1007のメタルバック1009と、それぞれ電気
的に接続されている。
The row terminals Dx1 to DxM and the column terminals Dy1
DyN, Ts1 to Tsi (i is the number of intermediate electrodes 1500), and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel 1000 and an electric circuit (not shown). The row terminals Dx1 to DxM are the column wirings 1003 of the multi-electron source, the column terminals Dy1 to DyN are the column wirings 1004 of the multi-electron source, the terminals Sv1 to Svi are each the intermediate electrode 1500, and the terminal Hv is the It is electrically connected to the metal back 1009 of the face plate 1007.

【0062】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[to
rr]程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
ー膜(不図示)を形成する。ゲッター膜とは、たとえば
Baを主成分とするゲッター材料をヒーターもしくは高
周波加熱により加熱し蒸着して形成した膜であり、該ゲ
ッター膜の吸着作用により気密容器内は1×10のマイ
ナス5乗〜1×10のマイナス7乗[torr]の真空度に
維持される。
To evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [to
rr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the hermetic container is 1 × 10 −5 to 5 − due to the adsorbing action of the getter film. The degree of vacuum is maintained at 1 × 10 −7 [torr].

【0063】[実施の形態4]図8は、本発明の実施の
形態4の画像表示装置の構成を示すブロック図である。
[Fourth Embodiment] FIG. 8 is a block diagram showing a configuration of an image display device according to a fourth embodiment of the present invention.

【0064】図中、表示パネル101は前述したのと同
様な表示パネルである。この表示パネル101は、行端
子Dx1〜DxM及び列端子Dy1〜DyN及び、各色の蛍光体
に対応して配置された中間電極に接続している端子Dg
R,DgG,DgBを有しており、これら端子を介して表
示パネル101と外部の電気回路とが接続されている。
また図示また前述の図5に示すように、フェースプレー
ト1007の高圧端子Hvも外部の高圧電源に接続さ
れ、電子源から放出された電子を蛍光体方向に加速する
ように構成されている。これら行端子Dx1からDxMに
は、表示パネル101に設けられているマルチ電子源、
即ち、M行N列の行列状にマトリックス配線された表面
伝導型放出素子群を1行ずつ順次駆動するための走査信
号が印加される。一方、列端子Dy1〜DyNには、前記走
査信号により選択された行の表面伝導型放出素子のそれ
ぞれから放出される電子を、画像信号に応じて制御する
ための変調信号が印加される。
In the figure, a display panel 101 is the same display panel as described above. The display panel 101 has row terminals Dx1 to DxM, column terminals Dy1 to DyN, and terminals Dg connected to intermediate electrodes arranged corresponding to the phosphors of each color.
R, DgG, and DgB, and the display panel 101 and an external electric circuit are connected via these terminals.
As shown in FIG. 5 and described above, the high-voltage terminal Hv of the face plate 1007 is also connected to an external high-voltage power supply so as to accelerate electrons emitted from the electron source in the direction of the phosphor. These row terminals Dx1 to DxM include a multi-electron source provided on the display panel 101,
That is, a scanning signal is applied to sequentially drive the surface conduction electron-emitting devices arranged in a matrix of M rows and N columns in a matrix. On the other hand, to the column terminals Dy1 to DyN, a modulation signal for controlling electrons emitted from each of the surface conduction electron-emitting devices in the row selected by the scanning signal in accordance with an image signal is applied.

【0065】次に,走査回路205について説明する。
この走査回路205は,内部にM個のスイッチング素子
を備えるもので、各スイッチング素子は,直流電圧源
(図示せず)の出力電圧もしくは0[V](グランドレ
ベル)のいずれか一方を選択し、表示パネル101の行
端子Dx1ないしDxMと電気的に接続するものである。各
スイッチング素子は,制御回路204が出力する制御信
号Tscanに基づいて動作するが,実際には、例えばFE
Tのようなスイッチング素子を組み合わせることにより
容易に構成する事が可能である。
Next, the scanning circuit 205 will be described.
The scanning circuit 205 includes M switching elements therein, and each switching element selects either the output voltage of a DC voltage source (not shown) or 0 [V] (ground level). , Are electrically connected to the row terminals Dx1 to DxM of the display panel 101. Each switching element operates based on a control signal Tscan output from the control circuit 204, but actually, for example, FE
It can be easily configured by combining switching elements such as T.

【0066】尚、直流電圧源は、本実施の形態の場合に
は、後述の図20で説明する表面伝導型放出素子の特性
(電子放出閾値電圧Vthが8[V])に基づいて、走査
されている行方向配線に接続された素子に印加される駆
動電圧がこの閾値電圧以上になるように7[V]の一定
電圧を出力するよう設定されている。
In the case of the present embodiment, the DC voltage source scans based on the characteristics of the surface conduction electron-emitting device (electron emission threshold voltage Vth is 8 [V]) described later with reference to FIG. It is set to output a constant voltage of 7 [V] so that the drive voltage applied to the element connected to the row-directional wiring is equal to or higher than this threshold voltage.

【0067】制御回路204は,外部より入力する映像
信号の同期信号に基づいて、適切な表示が行なわれるよ
うに各部の動作を整合させている。本実施の形態では、
制御回路204は、入力される同期信号Tsyncに基づい
て、各部に対して走査タイミング信号Tscanを走査回路
205に、シフトクロックTsftをシフトレジスタ20
1に、ラッチ信号Tmryをラッチ回路202に、そして
変調モードを指示するモード信号Tmodを変調回路20
3に出力している。
The control circuit 204 adjusts the operation of each part based on a synchronization signal of a video signal input from the outside so that an appropriate display is performed. In the present embodiment,
The control circuit 204 sends the scan timing signal Tscan to the scan circuit 205 and the shift clock Tsft to the shift register 20 based on the input synchronization signal Tsync.
1, the latch signal Tmry to the latch circuit 202, and the mode signal Tmod indicating the modulation mode to the modulation circuit 20.
3 is output.

【0068】シフトレジスタ201は、シフトクロック
に同期してデジタル映像信号を入力し、1走査分の映像
データが格納されると、そのデータId1〜IdNをラッチ
回路202に出力する。ラッチ回路202は、前述のラ
ッチ信号Tmryに同期してこのパラレルデータId1〜Id
Nを取り込み、変調回路203に出力する。
The shift register 201 inputs a digital video signal in synchronization with a shift clock, and when video data for one scan is stored, outputs the data Id1 to IdN to the latch circuit 202. The latch circuit 202 synchronizes the parallel data Id1 to Id with the aforementioned latch signal Tmry.
It takes in N and outputs it to the modulation circuit 203.

【0069】変調回路203は、パラレル画像データI
d1乃至IdNの各々に応じて、表示パネル101の1行の
表面伝導型放出素子の各々を適切に駆動するために、入
力した映像信号を変調する。この変調出力信号Sy1乃至
SyNは、表示パネル101の列端子Dy1乃至DyNを通し
て表示バネル101の表面伝導型放出素子に印加され
る。ここで、この変調信号パルスの波高値Vmを、元の
画像データに応じて変化させることにより放出電子の量
(発光輝度)を制御する様に変調することが可能であ
る。この場合、変調回路203としては、一定長の電圧
パルスを発生し、入力される画像データに応じて適宜パ
ルスの波高値を変調するような電圧変調方式の回路を用
いる。また或は、パルス幅Pwを変化させることにより
出力される電子量を制御することが可能である。この場
合、変調回路203としては、一定の波高値の電圧パル
スを発生し、入力される画像データに応じてパルス幅を
変更するパルス幅変調方式の回路を用いる。
The modulation circuit 203 outputs the parallel image data I
In order to appropriately drive each of the surface conduction electron-emitting devices in one row of the display panel 101 according to each of d1 to IdN, the input video signal is modulated. The modulated output signals Sy1 to SyN are applied to the surface conduction type emission elements of the display panel 101 through the column terminals Dy1 to DyN of the display panel 101. Here, by changing the peak value Vm of the modulation signal pulse according to the original image data, it is possible to perform modulation so as to control the amount of emitted electrons (luminance). In this case, as the modulation circuit 203, a voltage modulation circuit that generates a voltage pulse of a fixed length and modulates the peak value of the pulse appropriately according to input image data is used. Alternatively, it is possible to control the amount of electrons output by changing the pulse width Pw. In this case, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and changes the pulse width according to input image data is used as the modulation circuit 203.

【0070】また206〜208のそれぞれは、RGB
のそれぞれに対応して設けられた中間電極に印加する電
圧を発生する可変電圧源である。
Each of 206 to 208 is an RGB
Is a variable voltage source that generates a voltage to be applied to an intermediate electrode provided corresponding to each of the above.

【0071】次に、本発明の実施の形態4の表示パネル
101の詳しい構造を図9を参照して説明する。
Next, a detailed structure of the display panel 101 according to the fourth embodiment of the present invention will be described with reference to FIG.

【0072】図9は、表示パネル101を右上から見た
概観図であり、この表示パネル101の内部構造を明ら
かにするために一部外壁部をカットして示している。図
中、VCはガラス製の真空容器で、その一部であるフェ
ースプレート(FP)は表示面側のフェースプレートを
示している。このフェースプレート(FP)の内面に
は、例えばITOを材料とする透明電極が形成され、更
に、これら透明電極上には赤(R)、緑(G)、青
(B)の蛍光体がストライプ状(図13(A))に塗り
分けられている。なお、ここでは図面の複雑化を避ける
ため透明電極と蛍光体を合わせてPHとして示してい
る。なお、各色の蛍光体の間にはCRTの分野では公知
のブラックマトリクスもしくはブラックストライプを設
けてもよく、また蛍光体の上に同じく公知のメタルバッ
ク層を形成することも可能である。また前述した透明電
極は電子の加速電圧を印加できるように端子EVを通じ
て真空容器外と電気的に接続されている。
FIG. 9 is a schematic view of the display panel 101 as viewed from the upper right. In order to clarify the internal structure of the display panel 101, an outer wall is partially cut away. In the figure, VC is a vacuum container made of glass, and a face plate (FP), which is a part thereof, indicates a face plate on the display surface side. Transparent electrodes made of, for example, ITO are formed on the inner surface of the face plate (FP), and red (R), green (G), and blue (B) phosphors are striped on these transparent electrodes. (FIG. 13A). Here, in order to avoid complicating the drawing, the transparent electrode and the phosphor are collectively shown as PH. Note that a black matrix or black stripe known in the field of CRT may be provided between the phosphors of the respective colors, and a metal back layer also known may be formed on the phosphors. The above-mentioned transparent electrode is electrically connected to the outside of the vacuum vessel through a terminal EV so that an acceleration voltage of electrons can be applied.

【0073】1001は真空容器VCの底面に固定され
たマルチ電子源の基板で、前述したように複数の冷陰極
素子がマトリクス状に配列されている。なお、本実施の
形態においては、1行あたりN個の素子が並列に配線さ
れた行がM行設けられている。各行方向配線は、表示パ
ネル101の側面に設けられた行端子Dx1〜DxMに、ま
た各列方向配線は列端子Dy1〜DyNに接続されており、
真空容器VC外から駆動電気信号が印加できるようにな
っている。
Reference numeral 1001 denotes a substrate of a multi-electron source fixed to the bottom of the vacuum vessel VC, and a plurality of cold cathode devices are arranged in a matrix as described above. In this embodiment, M rows are provided in each of which N elements are wired in parallel. Each row direction wiring is connected to row terminals Dx1 to DxM provided on the side surface of the display panel 101, and each column direction wiring is connected to column terminals Dy1 to DyN.
A drive electric signal can be applied from outside the vacuum vessel VC.

【0074】また、基板1001とフェースプレート
(FP)との間には、ストライプ状に配列された蛍光体
配列に合わせて、ストライプ状の中間電極GRが複数設
けられている。これら中間電極GRは、行方向配線と直
交して列方向配線の方向に(即ち、Y方向)N本設けら
れており、各中間電極には電子源から放出された電子を
通過させるための開口Ghが設けられている。これら開
口Ghは、各冷陰極素子に対応して1個ずつ円形のもの
が設けられているが、本発明はこれに限らず、例えばメ
ッシュ状に多数の通過口を設けても良い。
A plurality of stripe-shaped intermediate electrodes GR are provided between the substrate 1001 and the face plate (FP) in accordance with the arrangement of the phosphors arranged in a stripe. N intermediate electrodes GR are provided in the direction of the column wiring orthogonal to the row wirings (that is, in the Y direction). Each intermediate electrode has an opening through which electrons emitted from the electron source pass. Gh is provided. Each of the openings Gh is provided in a circular shape corresponding to each of the cold cathode elements, but the present invention is not limited to this. For example, a large number of openings may be provided in a mesh shape.

【0075】次にフェースプレート(FP)上の蛍光体
の配列と中間電極との対応について図10(A)(B)
を参照して説明する。
Next, the correspondence between the arrangement of the phosphors on the face plate (FP) and the intermediate electrodes is shown in FIGS. 10 (A) and 10 (B).
This will be described with reference to FIG.

【0076】図10(A)は蛍光体の配列を示す図、図
10(B)は、これに対応した中間電極を図9のZ方向
から見た平面図である。
FIG. 10A is a diagram showing the arrangement of phosphors, and FIG. 10B is a plan view of the corresponding intermediate electrode viewed from the Z direction in FIG.

【0077】これら中間電極において、蛍光体R(赤色
発光する)に相対する中間電極は端子DgRに接続さ
れ、蛍光体G(緑色発光する)に相対する中間電極は端
子DgGに接続され、蛍光体B(青色発光する)に相対
する中間電極は端子DgBに接続されるように、それぞ
れ真空容器内で配線され真空容器外と電気的に接続され
ている。
In these intermediate electrodes, the intermediate electrode corresponding to phosphor R (which emits red light) is connected to terminal DgR, and the intermediate electrode corresponding to phosphor G (which emits green light) is connected to terminal DgG. The intermediate electrodes corresponding to B (which emit blue light) are respectively wired in the vacuum vessel and electrically connected to the outside of the vacuum vessel so as to be connected to the terminal DgB.

【0078】次に本実施の形態の中間電極を用いてR,
G.B毎の輝度を調整する原理について説明する。
Next, using the intermediate electrode of this embodiment, R,
G. FIG. The principle of adjusting the luminance for each B will be described.

【0079】まず、通常の駆動時における中間電極の電
位をVs1、色調整時における色に対応した中間電極の電
位をVs2とする。ここで、これら電位Vs1,Vs2の選び
方について説明する。
First, let the potential of the intermediate electrode during normal driving be Vs1, and let the potential of the intermediate electrode corresponding to the color during color adjustment be Vs2. Here, how to select these potentials Vs1 and Vs2 will be described.

【0080】画像表示期間中の電庄Vs1に対して、電子
源から放出された電子が中間電極に設けられた開口部を
通過して蛍光体面に到達する確率が高いことが望まれ
る。本実施の形態4では、マルチ電子源の面と蛍光体面
とが形成する平行電界を乱さないようなに中間電極の電
位を設定し、それをVs1とした。即ち、マルチ電子源と
蛍光体間の距離をh1、マルチ電子源と中間電極との間
の距離をh2としたとき、 Vs1=Vaxh2/h1 の関係が成立するようにした。例えば、h1=4mm,
h2=200μm、Va=10kVの場合に、電位Vs1=
500[V]とした。また、係る条件で電子透過率が最
大になるように、X−Y平面内での開口部の位置を設定
している。この時、電位Vs2を電位Vs1より大きくして
も、或は小さくしても放出された電子が蛍光体に到達す
る割合が小さくなることを本願発明者らは確認してい
る。
For the voltage Vs1 during the image display period, it is desired that the electron emitted from the electron source has a high probability of reaching the phosphor surface through the opening provided in the intermediate electrode. In the fourth embodiment, the potential of the intermediate electrode is set so as not to disturb the parallel electric field formed by the surface of the multi-electron source and the phosphor surface, and is set to Vs1. That is, assuming that the distance between the multi-electron source and the phosphor is h1 and the distance between the multi-electron source and the intermediate electrode is h2, the relationship of Vs1 = Vaxh2 / h1 is established. For example, h1 = 4 mm,
When h2 = 200 μm and Va = 10 kV, the potential Vs1 =
500 [V]. In addition, the position of the opening in the XY plane is set so that the electron transmittance is maximized under such conditions. At this time, the present inventors have confirmed that even if the potential Vs2 is higher than or lower than the potential Vs1, the ratio of emitted electrons reaching the phosphor is reduced.

【0081】本実施の形態4では、図3を参照して前述
した様に各色の蛍光体に対応した中間電極同士を共通に
配線し、これら共通配線のそれぞれに接続された端子D
gR,DgG,DgBを真空容器VC外部に取り出してい
るため、例えばDgRの電位を変化させると赤色蛍光体
全体に照射される電子量が減少するように制御される。
同様に、端子DgGの電位によって緑色が、端子DgBの
電位によって青色の発光輝度が制御される。
In the fourth embodiment, as described above with reference to FIG. 3, the intermediate electrodes corresponding to the phosphors of the respective colors are commonly wired, and the terminal D connected to each of the common wires is connected.
Since gR, DgG, and DgB are taken out of the vacuum vessel VC, for example, when the potential of DgR is changed, control is performed so that the amount of electrons emitted to the entire red phosphor is reduced.
Similarly, the emission luminance of green is controlled by the potential of the terminal DgG, and the emission luminance of blue is controlled by the potential of the terminal DgB.

【0082】なお、前述した中間電極GRは、表面伝導
型放出素子から放出された電子の通過量を制御すること
ができるものであれば、その形状や設置位置は必ずしも
図9に示すようでなくともよい。
The shape and installation position of the intermediate electrode GR described above are not necessarily shown in FIG. 9 as long as they can control the amount of electrons emitted from the surface conduction electron-emitting device. May be.

【0083】また、電源206〜208のそれぞれは、
前述の中間電極GRに接続された端子DgR,DgG,D
gBに接続され、それぞれ各色の輝度調整を行えるよう
な可変直流電圧を発生している。この直流電庄を変化さ
せることによって、本実施の形態4のカラー画像表示装
置のカラー調整を行うことができる。図12は、図9の
表示パネル101の外観斜視図で、前述の図5の構成に
対応する部分を同じ番号で示している。
Each of the power supplies 206 to 208
Terminals DgR, DgG, D connected to the aforementioned intermediate electrode GR
gB, and generates a variable DC voltage that can adjust the luminance of each color. By changing the DC voltage, color adjustment of the color image display device of the fourth embodiment can be performed. FIG. 12 is an external perspective view of the display panel 101 shown in FIG. 9, and portions corresponding to the above-described configuration in FIG. 5 are denoted by the same reference numerals.

【0084】図11は、本実施の形態4の中間電極15
00aの構造を詳しく示す部分斜視図で、図中のC−
C’断面図及びD−D’断面図は、前述の図7(A)
(B)に示すものと同様である。
FIG. 11 shows an intermediate electrode 15 according to the fourth embodiment.
00a is a partial perspective view showing in detail the structure of FIG.
The cross-sectional view taken along the line C ′ and the line DD ′ are shown in FIG.
This is the same as that shown in FIG.

【0085】図11において、1001はマルチ電子源
の基板、1003は行方向配線、1004は列方向配線
であり、1002は冷陰極素子である。中間電極150
0aは、各冷陰極素子1002の直上部を覆い、かつ各
素子1002の電子放出部から放出される電子の起動を
遮らないように電子通過孔1501aが形成されてい
る。そして、これら各中間電極は、列方向配線1004
に沿って、ストライプ状に配列された同じ色の蛍光体に
照射する複数の冷陰極素子に対してそれぞれ設けられて
いる。
In FIG. 11, reference numeral 1001 denotes a substrate of a multi-electron source, 1003 denotes a wiring in a row direction, 1004 denotes a wiring in a column direction, and 1002 denotes a cold cathode element. Intermediate electrode 150
Numeral 0a covers an upper portion of each cold cathode element 1002, and an electron passage hole 1501a is formed so as not to block activation of electrons emitted from an electron emission portion of each element 1002. Each of these intermediate electrodes is connected to a column wiring 1004.
Are provided for a plurality of cold cathode devices that irradiate phosphors of the same color arranged in stripes along the line.

【0086】以上説明したように本実施の形態4によれ
ば、各色の輝度の階調性を低下させることなく、容易に
カラーバランスを調整して、高品位なカラー画像を表示
できるという効果がある。
As described above, according to the fourth embodiment, it is possible to easily adjust the color balance and display a high-quality color image without lowering the gradation of the luminance of each color. is there.

【0087】以上、本発明の実施の形態の表示パネルの
基本構成と製法を説明した。
The basic configuration and manufacturing method of the display panel according to the embodiment of the present invention have been described above.

【0088】次に、本実施の形態の表示パネル1000
に用いたマルチ電子源の製造方法について説明する。本
実施の形態の画像表示装置に用いるマルチ電子源は、冷
陰極素子を単純マトリクス配線した電子源であれば、冷
陰極素子の材料や形状或はその製法に制限はない。従っ
て、例えば表面伝導型放出素子やFE型、或はMIM型
などの冷陰極素子を用いることができる。但し、表示画
面が大きくてしかも安価な表示装置が求められる状況の
もとでは、これらの冷陰極素子の中でも、表面伝導型放
出素子が特に好ましい。即ち、FE型ではエミッタコー
ンとゲート電極の相対位置や形状が電子放出特性を大き
く左右するため、極めて高精度の製造技術を必要とする
が、これは大面積化や製造コストの低減を達成するには
不利な要因となる。また、MIM型では、絶縁層と上電
極の膜厚を薄くてしかも均一にする必要があるが、これ
も大面積化や製造コストの低減を達成するには不利な要
因となる。その点、表面伝導型放出素子は、比較的製造
方法が単純なため、大面積化や製造コストの低減が容易
である。また、本願発明者らは、表面伝導型放出素子の
中でも、電子放出部もしくはその周辺部を微粒子膜から
形成したものがとりわけ電子放出特性に優れ、しかも製
造が容易に行えることを見出している。従って、高輝度
で大画面の画像表示装置のマルチ電子源に用いるには、
最も好適であるといえる。そこで、上記実施の形態の表
示パネル1000においては、電子放出部もしくはその
周辺部を微粒子膜から形成した表面伝導型放出素子を用
いた。そこで、まず好適な表面伝導型放出素子について
基本的な構成と製法および特性を説明し、その後で多数
の素子を単純マトリクス配線したマルチ電子源の構造に
ついて述べる。
Next, the display panel 1000 of the present embodiment
A method for manufacturing the multi-electron source used in the above will be described. The multi-electron source used in the image display device according to the present embodiment is not limited as long as the cold cathode device is a simple matrix-wired electron source. Therefore, for example, a cold cathode device such as a surface conduction type emission device, an FE type, or an MIM type can be used. However, in a situation where a display device having a large display screen and an inexpensive display device is required, among these cold cathode devices, a surface conduction type emission device is particularly preferable. That is, in the FE type, since the relative position and shape of the emitter cone and the gate electrode greatly affect the electron emission characteristics, an extremely high-precision manufacturing technique is required, but this achieves a large area and a reduction in manufacturing cost. Is a disadvantageous factor. In the case of the MIM type, it is necessary to make the thicknesses of the insulating layer and the upper electrode thin and uniform, which is also a disadvantageous factor in achieving a large area and a reduction in manufacturing cost. On the other hand, since the surface conduction electron-emitting device has a relatively simple manufacturing method, it is easy to increase the area and reduce the manufacturing cost. In addition, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film are particularly excellent in electron-emitting characteristics and can be easily manufactured. Therefore, for use in a multi-electron source of a high-brightness, large-screen image display device,
It can be said that it is the most suitable. Therefore, in the display panel 1000 of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which a large number of devices are arranged in a simple matrix will be described.

【0089】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) A typical configuration of a surface conduction electron-emitting device in which an electron-emitting portion or its peripheral portion is formed of a fine particle film is a flat type or a vertical type. Kinds are given.

【0090】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図14に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(A)および断
面図(B)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 14 shows a plan view (A) and a cross-sectional view (B) for describing the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 denotes a thin film formed by the activation process.

【0091】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上に、例えばSiO2を材料とする絶縁層
を積層した基板などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass or blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A stacked substrate or the like can be used.

【0092】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2O3−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法(たとえば印刷
技術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials may be appropriately selected and used from metals such as Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, and semiconductors such as polysilicon. The electrodes can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrodes can be formed using other methods (for example, printing techniques). I can't wait.

【0093】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さdについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. However, for application to a display device, it is preferable that the electrode spacing L be more than a few micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.

【0094】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。
Further, a fine particle film is used for the portion of the conductive thin film 1104. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0095】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは10オングストロ
ームから200オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極1102或は
1103と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。具体的には、数オングスト
ロームから数千オングストロームの範囲のなかで設定す
るが、なかでも好ましいのは10オングストロームから
500オングストロームの間である。
The particle size of the fine particles used in the fine particle film is in the range of several Å to several thousand Å, but is more preferably in the range of 10 Å to 200 Å.
Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, conditions necessary for good electrical connection to the element electrode 1102 or 1103, conditions necessary for performing energization forming described later, and
Conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, and the like. Specifically, it is set in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.

【0096】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
O2,In2O3,PbO,Sb2O3などをはじめとする
酸化物や、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4などをはじめとする硼化物や、TiC,Zr
C,HfC,TaC,SiC,WCなどをはじめとする
炭化物や、TiN,ZrN,HfN,などをはじめとす
る窒化物や、Si,Ge,などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6, YB
4, borides such as GdB4, TiC, Zr
Carbides such as C, HfC, TaC, SiC, WC, etc .; nitrides such as TiN, ZrN, HfN, etc .; semiconductors such as Si, Ge, etc .; and carbon. Are appropriately selected from these.

【0097】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/□]の範囲に含ま
れるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set so as to be included in the range of 10 3 to 10 7 [Ohm / □].

【0098】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図14の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0099】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜1104に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図14においては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104.
Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0100】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0101】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。なお、実際の薄膜1113
の位置や形状を精密に図示するのは困難なため、図14
においては模式的に示した。
The thin film 1113 is made of any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred. The actual thin film 1113
Since it is difficult to accurately illustrate the position and shape of
Is schematically shown.

【0102】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
すなわち、基板1101には青板ガラスを用い、素子電
極1102と1103にはNi薄膜を用いた。素子電極
の厚さdは1000[オングストローム]、電極間隔L
は2[マイクロメータ]とした。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode is 1000 [angstrom], and the electrode interval L
Is 2 [micrometers].

【0103】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
As a main material of the fine particle film, Pd or P
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0104】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図15(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図14と同一である。
Next, a description will be given of a method of manufacturing a preferred flat surface conduction electron-emitting device. FIGS. 15A to 15D
Is a cross-sectional view for explaining the manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as that in FIG.

【0105】(1)まず、図15(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。これら電極を形成するにあたっては、予め基板
1101を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい)。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
(1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed over a substrate 1101. In forming these electrodes, the substrate 1101 is sufficiently washed beforehand with a detergent, pure water, and an organic solvent, and then the material of the device electrode is deposited (for example, a deposition method such as an evaporation method or a sputtering method). Vacuum film forming technology may be used). Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and a pair of device electrodes (1102 and 1102) shown in FIG.
Form 3).

【0106】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。この導電性薄膜1104
を形成するにあたっては、まず前記(a)の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である(具体的には、本実施
の形態では主要元素としてPdを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい)。
(2) Next, a conductive thin film 1104 is formed as shown in FIG. This conductive thin film 1104
In forming (1), first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organic metal solution is a solution of an organic metal compound containing, as a main element, a material of fine particles used for a conductive thin film (specifically, in this embodiment, Pd was used as a main element. In the embodiment, a dipping method is used as a coating method.
Other than that, for example, a spinner method or a spray method may be used).

【0107】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
As a method of forming a conductive thin film made of a fine particle film, other than the method of applying an organometallic solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method In some cases, a deposition method or the like is used.

【0108】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。
(3) Next, as shown in FIG. 9C, the forming power supply 1110 switches the device electrodes 1102 and 1111 from each other.
The electron emitting portion 1105 is formed by applying an appropriate voltage during the period 03 and performing the energization forming process.

【0109】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜1104に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分(即ち、電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film and to appropriately break, deform, or alter a part of the conductive thin film 1104 to obtain a structure suitable for emitting electrons. This is the process of changing.
A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0110】通電方法をより詳しく説明するために、図
16に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅T1の三角波パルスをパルス間隔T2で連続的に印
加した。その際には、三角波パルスの波高値Vpfを、
順次昇圧した。また、電子放出部1105の形成状況を
モニタするためのモニタパルスPmを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計1
111で計測した。
FIG. 16 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse is
The pressure was increased sequentially. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.

【0111】実施の形態においては、例えば10のマイ
ナス5乗[torr]程度の真空雰囲気下において、例えば
パルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
るたびに1回の割りで、モニタパルスPmを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Vpmは0.1[V]に設定した。
そして、素子電極1102と1103の間の電気抵抗が
1×10の6乗[オーム]になった段階、すなわちモニ
タパルス印加時に電流計1111で計測される電流が1
×10のマイナス7乗[A]以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。
In the embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond], and the pulse interval T2 is set to 10
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once.
In order not to adversely affect the forming process,
The monitor pulse voltage Vpm was set to 0.1 [V].
Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, when the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1
At the stage where the power became × 10 −7 [A] or less, the energization related to the forming process was terminated.

【0112】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、例えば微粒子
膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導
型放出素子の設計を変更した場合には、それに応じて通
電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of this embodiment, and the design of the surface conduction electron-emitting device, such as the material and thickness of the fine particle film or the distance L between the device electrodes, is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0113】(4)次に、図15(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
1105に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
(図においては、炭素もしくは炭素化合物よりなる堆積
物を部材1113として模式的に示した)。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には100倍以上に
増加させることができる。
(4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
Improve electron emission characteristics. This energization activation process
This is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof.
(In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113). Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【0114】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物1113は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は500[オ
ングストローム]以下、より好ましくは300[オング
ストローム]以下である。
Specifically, 10 minus the fourth power to 1
In a vacuum atmosphere in the range of 0 to the fifth power [torr],
By periodically applying a voltage pulse, carbon or a carbon compound originating from an organic compound existing in a vacuum atmosphere is deposited. The deposit 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, more preferably 300 Å or less.

【0115】通電方法をより詳しく説明するために、図
17(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は、1[ミリ秒],パルス間隔T
4は10[ミリ秒]とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。
FIG. 17A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T
4 is 10 [milliseconds]. The above-mentioned energization conditions are as follows:
This is a preferable condition for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.

【0116】図15(d)に示す1114は、該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる)。活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニタし、活性化用電源111
2の動作を制御する。電流計1116で計測された放出
電流Ieの一例を図17(b)に示す。活性化電源11
12からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ieは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ieがほぼ
飽和した時点で活性化用電源1112からの電圧印加を
停止し、通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 15D denotes an anode electrode for capturing an emission current Ie emitted from the surface conduction electron-emitting device. The anode electrode 1114 is connected to a DC high-voltage power supply 1115 and an ammeter 1116. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as). While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation processing, and the activation power supply 111
2 is controlled. One example of the emission current Ie measured by the ammeter 1116 is shown in FIG. Activation power supply 11
When the pulse voltage starts to be applied from 12, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0117】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。
The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment. If the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.

【0118】以上のようにして、図15(e)に示す平
面型の表面伝導型放出素子を製造した。
As described above, the flat surface conduction electron-emitting device shown in FIG. 15E was manufactured.

【0119】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical Surface Conduction Emitting Element) Next, another typical structure of a surface conduction electron-emitting device in which the electron-emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface-conduction emission device. The configuration of the element will be described.

【0120】図18は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の12
01は基板、1202と1203は素子電極、1206
は段差形成部材、1204は微粒子膜を用いた導電性薄
膜、1205は通電フォーミング処理により形成した電
子放出部、1213は通電活性化処理により形成した薄
膜、である。
FIG. 18 is a schematic cross-sectional view for explaining a vertical basic structure of the present embodiment.
01 is a substrate, 1202 and 1203 are device electrodes, 1206
Denotes a step forming member, 1204 denotes a conductive thin film using a fine particle film, 1205 denotes an electron emitting portion formed by an energization forming process, and 1213 denotes a thin film formed by an energization activation process.

【0121】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図14の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2 のような電気的に絶
縁性の材料を用いる。
The difference between the vertical type and the flat type described above is that one of the device electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO2 is used.

【0122】次に、垂直型の表面伝導型放出素子の製法
について説明する。図19(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図18
と同一である。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 19A to 19F are cross-sectional views for explaining a manufacturing process.
Is the same as

【0123】(1)まず、図19(a)に示すように、
基板1201上に素子電極1203を形成する。
(1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.

【0124】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
(2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.

【0125】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 13C, an element electrode 1202 is formed on the insulating layer.

【0126】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 13D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【0127】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 11E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0128】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
15(c)を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい)。
6) Next, as in the case of the flat type, the energization forming process is performed to form an electron emission portion (the same process as the flat type energization forming process described with reference to FIG. 15C). Just do it.)

【0129】(7)次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる(図15(d)を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い)。
(7) Next, as in the case of the flat type,
An energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (the same process as the planar energization activation process described with reference to FIG. 15D may be performed).

【0130】以上のようにして、図19(f)に示す垂
直型の表面伝導型放出素子を製造した。
As described above, a vertical surface conduction electron-emitting device shown in FIG. 19F was manufactured.

【0131】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emission Element Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the element used in the display device will be described. Is described.

【0132】図20に、本実施の形態の表示装置に用い
た素子の(放出電流Ie)対(素子印加電圧Vf)特性、
および(素子電流If)対(素子印加電圧Vf)特性の典
型的な例を示す。なお、放出電流Ieは素子電流Ifに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
2本のグラフは各々任意単位で図示した。
FIG. 20 shows the (emission current Ie) versus (element applied voltage Vf) characteristics of the element used in the display device of this embodiment.
And typical examples of (device current If) versus (device applied voltage Vf) characteristics. Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show the same current on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. For,
The two graphs are shown in arbitrary units.

【0133】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0134】第一に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。すなわ
ち、放出電流Ieに関して、明確な閾値電圧Vthを持っ
た非線形素子である。
First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0135】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
Size can be controlled.

【0136】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is faster with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0137】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Vth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vth according to a desired light emission luminance.
The above voltage is appropriately applied, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0138】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
In addition, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that a gradation display can be performed.

【0139】(多数素子を単純マトリクス配線したマル
チ電子源の構造)次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。
(Structure of a Multi-Electron Source in Which Many Devices are Wired in a Simple Matrix) Next, the structure of a multi-electron source in which the above-mentioned surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0140】図21に示すのは、前述の表示パネル10
00に用いたマルチ電子源の平面図である。基板100
1上には、前記図14で示したものと同様な表面伝導型
放出素子が配列され、これらの素子は行方向配線電極1
003と列方向配線電極1004により単純マトリクス
状に配線されている。行方向配線電極1003と列方向
配線電極1004の交差する部分には、電極間に絶縁層
(不図示)が形成されており、電気的な絶縁が保たれて
いる。
FIG. 21 shows the display panel 10 described above.
It is a top view of the multi-electron source used for 00. Substrate 100
1, a surface conduction electron-emitting device similar to that shown in FIG. 14 is arranged.
003 and the column-directional wiring electrodes 1004 are wired in a simple matrix. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0141】図21のA−A’に沿った断面を図22に
示す。
FIG. 22 shows a cross section taken along line AA ′ of FIG.

【0142】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
Incidentally, the multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【0143】図23は、前記説明の表面伝導型放出素子
を電子源として用いたディスプレイパネルに、例えばテ
レビジョン放送をはじめとする種々の画像情報源より提
供される画像情報を表示できるように構成した多機能表
示装置の一例を示すための図である。図中、1000は
前述したディスプレイパネル、2101はディスプレイ
パネルの駆動回路、2102はディスプレイコントロー
ラ、2103はマルチプレクサ、2104はデコーダ、
2105は入出力インターフェース回路、2106はC
PU、2107は画像生成回路、2108および210
9および2110は画像メモリインターフェース回路、
2111は画像入力インターフェース回路、2112お
よび2113はTV信号受信回路、2114は入力部で
ある。
FIG. 23 shows a configuration in which image information provided from various image information sources such as television broadcasting can be displayed on a display panel using the above-described surface conduction electron-emitting device as an electron source. It is a figure for showing an example of a multifunctional display device. In the figure, 1000 is the display panel described above, 2101 is a display panel driving circuit, 2102 is a display controller, 2103 is a multiplexer, 2104 is a decoder,
2105 is an input / output interface circuit, 2106 is C
PU 2107 is an image generation circuit, 2108 and 210
9 and 2110 are image memory interface circuits,
2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit.

【0144】(なお、本表示装置は、例えばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信,分離,再生,処理,記憶などに関する回路
やスピーカなどについては説明を省略する。)以下、画
像信号の流れに沿って各部の機能を説明してゆく。
(Note that, when the present display device receives a signal containing both video information and audio information, such as a television signal, for example, it reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the characteristics of the present invention are omitted. go.

【0145】まず、TV信号受信回路2113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるTV信号(例えばMUSE方式をはじめとす
るいわゆる高品位TV)は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。TV信号受信回路2113で受信された
TV信号は、デコーダ2104に出力される。
First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.

【0146】また、TV信号受信回路2112は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるTV画像信号を受信するための回路
である。前記TV信号受信回路2113と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ2104に出力
される。
The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.

【0147】また、画像入力インターフェース回路21
11は、例えばTVカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ2104に
出力される。
The image input interface circuit 21
Reference numeral 11 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to a decoder 2104.

【0148】また、画像メモリインターフェース回路2
110は、ビデオテープレコーダ(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ2104に出力される。
The image memory interface circuit 2
110 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for capturing the image signal stored in the decoder 2104. The captured image signal is output to the decoder 2104.

【0149】また、画像メモリインターフェース回路2
109は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ2104に出力される。
The image memory interface circuit 2
Reference numeral 109 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 2104.

【0150】また、画像メモリインターフェース回路2
108は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ21
04に出力される。
The image memory interface circuit 2
Reference numeral 108 denotes a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
04 is output.

【0151】また、入出力インターフェース回路210
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるCPU2106と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
The input / output interface circuit 210
Reference numeral 5 denotes a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. .

【0152】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
2106より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。本
回路により生成された表示用画像データは、デコーダ2
104に出力されるが、場合によっては前記入出力イン
ターフェース回路2105を介して外部のコンピュータ
ネットワークやプリンタ入出力することも可能である。
Further, the image generation circuit 2107 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 2105, or a CPU.
A circuit for generating display image data based on the image data and character / graphic information output from 2106.
Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for performing image processing Circuits necessary for generating an image, such as those described above, are incorporated. The display image data generated by this circuit is
The data is output to an external computer network or a printer via the input / output interface circuit 2105 in some cases.

【0153】また、CPU2106は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
The CPU 2106 mainly performs operations related to operation control of the present display device and generation, selection, and editing of a display image.

【0154】例えば、マルチプレクサ2103に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ2102に対して制御信号を発生し、画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)や一画面の走査線の数など表示装置の動作を適
宜制御する。
For example, a control signal is output to the multiplexer 2103, and an image signal to be displayed on the display panel is appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with an image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines per screen are displayed. The operation of the device is appropriately controlled.

【0155】また、前記画像生成回路2107に対して
画像データや文字・図形情報を直接出力したり、或は前
記入出力インターフェース回路2105を介して外部の
コンピュータやメモリをアクセスして画像データや文字
・図形情報を入力する。
Further, image data and character / graphic information are directly output to the image generation circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to access the image data or character / graphic information.・ Enter graphic information.

【0156】なお、CPU2106は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
The CPU 2106 may, of course, be involved in work for other purposes. For example,
It may be directly related to a function of generating and processing information, such as a personal computer or a word processor.

【0157】あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。
Alternatively, as described above, the computer may be connected to an external computer network via the input / output interface circuit 2105 to perform operations such as numerical calculations in cooperation with external devices.

【0158】また、入力部2114は、前記CPU21
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック,バーコードリーダー,音
声認識装置など多様な入力機器を用いる事が可能であ
る。
The input unit 2114 is connected to the CPU 21.
06 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0159】また、デコーダ2104は、前記2107
ないし2113より入力される種々の画像信号を3原色
信号、または輝度信号とI信号,Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ2104は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路2107およびCPU2106と協同して画像の
間引き,補間,拡大,縮小,合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。
The decoder 2104 is provided with the 2107
And 2113 are circuits for inversely converting various image signals inputted from 2113 into three primary color signals or luminance signals and I and Q signals. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or enables image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 2107 and the CPU 2106. This is because there is an advantage that it can be easily performed.

【0160】また、マルチプレクサ2103は、前記C
PU2106より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
2103はデコーダ2104から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路2101に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。
The multiplexer 2103 is connected to the C
A display image is appropriately selected based on a control signal input from the PU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0161】また、ディスプレイパネルコントローラ2
102は、前記CPU2106より入力される制御信号
に基づき駆動回路2101の動作を制御するための回路
である。
The display panel controller 2
Reference numeral 102 denotes a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.

【0162】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法(例えばインターレースか
ノンインターレースか)を制御するための信号を駆動回
路2101に対して出力する。
First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 2101. In addition, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced), which is related to the display panel driving method, is output to the driving circuit 2101.

【0163】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路2101に対して出力する場
合もある。
In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.

【0164】また、駆動回路2101は、ディスプレイ
パネル1000に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ2103から入力される
画像信号と、前記ディスプレイパネルコントローラ21
02より入力される制御信号に基づいて動作するもので
ある。
The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 1000. The drive circuit 2101 is a circuit for generating an image signal input from the multiplexer 2103 and the display panel controller 21.
02 operates based on a control signal input from the control unit 02.

【0165】以上、各部の機能を説明したが、図23に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル1
000に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ21
04において逆変換された後、マルチプレクサ2103
において適宜選択され、駆動回路2101に入力され
る。一方、ディスプレイコントローラ2102は、表示
する画像信号に応じて駆動回路2101の動作を制御す
るための制御信号を発生する。駆動回路2101は、上
記画像信号と制御信号に基づいてディスプレイパネル1
000に駆動信号を印加する。これにより、ディスプレ
イパネル1000において画像が表示される。これらの
一連の動作は、CPU2106により統括的に制御され
る。
The function of each section has been described above. With the configuration illustrated in FIG. 23, the present display device can display image information input from various image information sources on the display panel 1.
000 can be displayed. That is, various image signals including television broadcasting are transmitted to the decoder 21.
After the inverse conversion at 04, the multiplexer 2103
And is input to the driving circuit 2101 as appropriate. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 controls the display panel 1 based on the image signal and the control signal.
000 is applied to the drive signal. Thus, an image is displayed on display panel 1000. These series of operations are totally controlled by the CPU 2106.

【0166】また、本表示装置においては、前記デコー
ダ2104に内蔵する画像メモリや、画像生成回路21
07およびCPU2106が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大,縮小,
回転,移動,エッジ強調,間引き,補間,色変換,画像
の縦横比変換などをはじめとする画像処理や、合成,消
去,接続,入れ換え,はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。
In the present display device, the image memory incorporated in the decoder 2104, the image generation circuit 21
07 and the CPU 2106 involve not only displaying a selected one of a plurality of pieces of image information but also enlarging, reducing,
It is also possible to perform image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, and image editing such as synthesis, erasure, connection, replacement, and fitting. is there. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0167】したがって、本表示装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,静止画像およ
び動画像を扱う画像編集機器,コンピュータの端末機
器,ワードプロセッサをはじめとする事務用端末機器,
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。
Therefore, the present display device is a television broadcast display device, a video conference terminal device, an image editing device for handling still images and moving images, a computer terminal device, an office terminal device such as a word processor,
It can be equipped with the functions of a game machine etc. by one unit, and has a very wide application range for industrial or consumer use.

【0168】なお、上記図23は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図23の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ,音声マイク,照明機,モデムを含む送受信回路
などを構成要素に追加するのが好適である。
FIG. 23 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it is needless to say that the present invention is not limited to this. No. For example, among the components shown in FIG. 23, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0169】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。
In the present display device, in particular, a display panel using a surface conduction electron-emitting device as an electron source can be easily thinned, so that the depth of the entire display device can be reduced. In addition, since the display panel using the surface conduction electron-emitting device as the electron source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, this display device is capable of displaying images full of immersion and full of powerful images with good visibility. It is possible to display.

【0170】以上説明したように本実施の形態によれ
ば、マルチ電子源において配線抵抗に起因する電圧降下
の影響で、各放出素子から放出される電子量がばらつく
ことによる輝度のバラツキを防止することができる。
As described above, according to the present embodiment, it is possible to prevent a variation in luminance due to a variation in the amount of electrons emitted from each emitting element due to a voltage drop caused by wiring resistance in a multi-electron source. be able to.

【0171】また本実施の形態によれば、各色の輝度バ
ランスを保って、高品位のカラー画像を形成できるとい
う効果がある。
According to the present embodiment, there is an effect that a high-quality color image can be formed while maintaining the luminance balance of each color.

【0172】[0172]

【発明の効果】以上説明したように本発明によれば、配
線抵抗に起因する電圧降下による各素子からの放出電子
量のバラツキを抑え、形成される画像の輝度のバラツキ
を抑えることができる。
As described above, according to the present invention, the variation in the amount of electrons emitted from each element due to the voltage drop caused by the wiring resistance can be suppressed, and the variation in the luminance of the formed image can be suppressed.

【0173】また本発明によれば、マトリクス状に配線
された各素子を接続する配線抵抗に起因する電圧降下に
よる放出電子量のバラツキを、電子源と画像形成手段と
の間に介在する中間電極に印加する電位により制御する
ことにより、形成される画像の輝度のバラツキを抑える
ことができる。
Further, according to the present invention, the variation in the amount of emitted electrons due to the voltage drop caused by the wiring resistance connecting the elements wired in a matrix can be reduced by the intermediate electrode interposed between the electron source and the image forming means. , The variation in the luminance of the formed image can be suppressed.

【0174】また本発明によれば、各色成分の蛍光体に
照射される電子量を、各色単位で制御することによりカ
ラーバランスの調整を容易にできるという効果がある。
Further, according to the present invention, there is an effect that the color balance can be easily adjusted by controlling the amount of electrons emitted to the phosphor of each color component for each color.

【0175】[0175]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1の画像表示装置の主要部
の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a main part of an image display device according to a first embodiment of the present invention.

【図2】本実施の形態における中間電極の電位と、その
中間電極を通過する電子量との関係を示す図である。
FIG. 2 is a diagram showing a relationship between a potential of an intermediate electrode and an amount of electrons passing through the intermediate electrode in the present embodiment.

【図3】本発明の実施の形態2の画像表示装置の主要部
の構成を示すブロック図である。
FIG. 3 is a block diagram illustrating a configuration of a main part of an image display device according to a second embodiment of the present invention.

【図4】本発明の実施の形態3の画像表示装置の主要部
の構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a main part of an image display device according to a third embodiment of the present invention.

【図5】本発明の実施の形態1の画像表示装置の表示パ
ネルの一部を切り欠いて示した斜視図である。
FIG. 5 is a perspective view of the display panel of the image display device according to the first embodiment of the present invention, in which a part of the display panel is cut away;

【図6】本実施の形態1〜3の中間電極の取付け状態を
説明する図である。
FIG. 6 is a diagram illustrating a state of attachment of the intermediate electrodes according to the first to third embodiments.

【図7】図6の断面図で、(A)はC−C’断面図、
(B)はD−D’断面図である。
7A is a cross-sectional view of FIG. 6, and FIG.
(B) is a DD ′ sectional view.

【図8】本発明の実施の形態4の画像表示装置の構成を
示すブロック図である。
FIG. 8 is a block diagram illustrating a configuration of an image display device according to a fourth embodiment of the present invention.

【図9】本発明の実施の形態4の表示パネルの構成を示
すための一部を切り欠いて示す外観図である。
FIG. 9 is a partially cutaway external view showing a configuration of a display panel according to Embodiment 4 of the present invention.

【図10】本実施の形態4の表示パネルにおける蛍光体
配列(A)と、中間電極の配列(B)を説明する図であ
る。
FIG. 10 is a diagram illustrating an arrangement of phosphors (A) and an arrangement of intermediate electrodes (B) in the display panel according to the fourth embodiment.

【図11】本実施の形態4の中間電極の取付け状態を説
明する図である。
FIG. 11 is a diagram illustrating a state of attachment of an intermediate electrode according to the fourth embodiment.

【図12】本発明の実施の形態4の表示パネルの構成を
示すための一部を切り欠いて示す外観図である。
FIG. 12 is a partially cutaway external view showing a configuration of a display panel according to Embodiment 4 of the present invention.

【図13】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。
FIG. 13 is a plan view illustrating a phosphor array of a face plate of the display panel of the present embodiment.

【図14】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図(A),断面図(B)である。
FIGS. 14A and 14B are a plan view and a cross-sectional view, respectively, of a planar surface conduction electron-emitting device used in the present embodiment.

【図15】本実施の形態の平面型表面伝導型放出素子の
製造工程を示す断面図である。
FIG. 15 is a cross-sectional view showing a manufacturing step of the planar surface conduction electron-emitting device of the present embodiment.

【図16】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 16 is a diagram showing an applied voltage waveform in the energization forming process.

【図17】通電活性化処理の際の印加電圧波形(a),
放出電流Ieの変化(b)を示す図である。
FIG. 17 shows an applied voltage waveform (a) at the time of the activation process.
It is a figure showing change (b) of emission current Ie.

【図18】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。
FIG. 18 is a sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.

【図19】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 19 is a cross-sectional view showing a step of manufacturing a vertical surface conduction electron-emitting device.

【図20】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。
FIG. 20 is a graph showing typical characteristics of the surface conduction electron-emitting device used in the present embodiment.

【図21】本実施の形態で用いたマルチ電子源の基板の
一部平面図である。
FIG. 21 is a partial plan view of a substrate of the multi-electron source used in the present embodiment.

【図22】本実施の形態で用いた図21のマルチ電子源
の基板のA−A’断面図である。
FIG. 22 is a sectional view taken along the line AA ′ of the substrate of the multi-electron source of FIG. 21 used in the present embodiment.

【図23】本発明の実施の形態の画像表示装置を用いた
多機能画像表示装置のブロック図である。
FIG. 23 is a block diagram of a multi-function image display device using the image display device according to the embodiment of the present invention.

【図24】従来知られた表面伝導型放出素子の一例を示
す平面図である。
FIG. 24 is a plan view showing an example of a conventionally known surface conduction electron-emitting device.

【図25】従来知られたFE素子の一例を示す断面図で
ある。
FIG. 25 is a sectional view showing an example of a conventionally known FE element.

【図26】従来知られたMIM型素子の一例を示す図で
ある。
FIG. 26 is a diagram showing an example of a conventionally known MIM type device.

【図27】本実施の形態の電子放出素子の配線方法を説
明する図である。
FIG. 27 is a diagram illustrating a wiring method of the electron-emitting device according to the present embodiment.

【図28】行方向配線に接続された素子の印加電圧の変
化を説明する図である。
FIG. 28 is a diagram illustrating a change in applied voltage of an element connected to a row direction wiring.

【符号の説明】 101,1000 表示パネル 102a〜102d,102e,102f,1500,
1500a 中間電極 103a〜103d,103e,103f,206〜2
08 可変電圧源 105 走査信号作成器 106 変調信号作成器 1501,1501a 開口部
[Description of Signs] 101, 1000 Display panels 102a to 102d, 102e, 102f, 1500,
1500a Intermediate electrodes 103a to 103d, 103e, 103f, 206 to 2
08 Variable voltage source 105 Scanning signal generator 106 Modulation signal generator 1501, 1501a Opening

フロントページの続き (72)発明者 鱸 英俊 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内Continued on the front page (72) Inventor Hidetoshi Suzumi 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc.

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 複数の冷陰極素子がマトリクス状に配列
された電子源を有する画像形成装置であって、 画像信号に応じて、前記複数の冷陰極素子のそれぞれに
行方向配線及び列方向配線を介して電圧を印加して駆動
する駆動手段と、 前記電子源から放出される電子により発光して画像を形
成する画像形成手段と、 前記電子源と前記画像形成手段との間に設けられ、前記
電子源から放出される電子を通過させるための複数の開
口部を有する複数の中間電極と、 前記複数の中間電極のそれぞれに独立に電圧を印加する
電圧印加手段とを有し、 前記電圧印加手段は、前記駆動手段により電圧が印加さ
れて駆動される冷陰極素子での前記行方向配線及び列方
向配線における電圧降下により減少する電子量を補償す
るための電圧を前記複数の中間電極のそれぞれに印加す
ることを特徴とする画像形成装置。
1. An image forming apparatus having an electron source in which a plurality of cold cathode devices are arranged in a matrix, wherein a row direction wiring and a column direction wiring are provided to each of the plurality of cold cathode devices in accordance with an image signal. A driving unit that drives by applying a voltage through, an image forming unit that forms an image by emitting light with electrons emitted from the electron source, and is provided between the electron source and the image forming unit, A plurality of intermediate electrodes having a plurality of openings for allowing electrons emitted from the electron source to pass therethrough; and voltage applying means for independently applying a voltage to each of the plurality of intermediate electrodes; Means for applying a voltage for compensating a decrease in the amount of electrons due to a voltage drop in the row-direction wiring and the column-direction wiring in the cold cathode element driven by applying a voltage by the driving means, to the plurality of intermediate electrodes; Image forming apparatus and applying to each.
【請求項2】 請求項1に記載の画像形成装置であっ
て、前記複数の中間電極は、前記複数の冷陰極素子を略
2×2のブロックに分割する位置に配置されていること
を特徴とする。
2. The image forming apparatus according to claim 1, wherein the plurality of intermediate electrodes are arranged at positions where the plurality of cold cathode elements are divided into approximately 2 × 2 blocks. And
【請求項3】 請求項1に記載の画像形成装置であっ
て、前記複数の中間電極は、前記複数の冷陰極素子を略
2×3のブロックに分割する位置に配置されていること
を特徴とする。
3. The image forming apparatus according to claim 1, wherein the plurality of intermediate electrodes are arranged at positions where the plurality of cold cathode elements are divided into approximately 2 × 3 blocks. And
【請求項4】 請求項1に記載の画像形成装置であっ
て、前記複数の中間電極は、前記複数の冷陰極素子を略
1×3のブロックに分割する位置に配置されていること
を特徴とする。
4. The image forming apparatus according to claim 1, wherein the plurality of intermediate electrodes are arranged at positions where the plurality of cold cathode devices are divided into approximately 1 × 3 blocks. And
【請求項5】 請求項1に記載の画像形成装置であっ
て、前記駆動手段は、前記行方向配線及び列方向配線の
それぞれの一方の端部より電圧を供給して前記冷陰極素
子を駆動することを特徴とする。
5. The image forming apparatus according to claim 1, wherein the driving unit supplies a voltage from one end of each of the row direction wiring and the column direction wiring to drive the cold cathode element. It is characterized by doing.
【請求項6】 請求項1に記載の画像形成装置であっ
て、前記駆動手段は、前記行方向配線の両端より電圧を
供給して前記冷陰極素子を駆動することを特徴とする。
6. The image forming apparatus according to claim 1, wherein the driving unit drives the cold cathode element by supplying a voltage from both ends of the row direction wiring.
【請求項7】 請求項1乃至6のいずれか1項に記載の
画像形成装置であって、前記電圧印加手段は、前記駆動
手段により電圧が印加される前記行方向配線及び列方向
配線のそれぞれの電圧供給端部に最も近い中間電極に印
加する電圧を最も低くし、前記電圧供給端部から最も離
れた中間電極に印加する電圧を最も高くすることを特徴
とする。
7. The image forming apparatus according to claim 1, wherein the voltage applying unit is configured to apply a voltage to each of the row direction wiring and the column direction wiring to which a voltage is applied by the driving unit. Wherein the voltage applied to the intermediate electrode closest to the voltage supply end is lowest, and the voltage applied to the intermediate electrode furthest from the voltage supply end is highest.
【請求項8】 請求項1乃至7のいずれか1項に記載の
画像形成装置であって、前記冷陰極素子は表面伝導型放
出素子であることを特徴とする。
8. The image forming apparatus according to claim 1, wherein the cold cathode device is a surface conduction type emission device.
【請求項9】 複数の冷陰極素子がマトリクス状に配列
された電子源を有する画像形成装置であって、 画像信号に応じて、前記複数の冷陰極素子のそれぞれに
行方向配線及び列方向配線を介して電圧を印加して駆動
する駆動手段と、 前記電子源から放出される電子により発光してカラー画
像を形成する画像形成手段と、 前記電子源から放出される電子を通過させるための複数
の開口部を有し、前記電子源と前記画像形成手段との間
に前記カラー画像の各色成分に対応して設けられた複数
の中間電極と、 各色成分に対応する前記複数の中間電極のそれぞれに独
立に電圧を印加する電圧印加手段とを有し、 前記電圧印加手段は、前記駆動手段により電圧が印加さ
れて駆動される冷陰極素子での前記行方向配線及び列方
向配線における電圧降下により減少する電子量を補償す
るための電圧を前記各色成分に対応する複数の中間電極
のそれぞれに印加することを特徴とする画像形成装置。
9. An image forming apparatus having an electron source in which a plurality of cold cathode devices are arranged in a matrix, wherein each of the plurality of cold cathode devices is provided with a row direction wiring and a column direction wiring according to an image signal. A driving unit that drives by applying a voltage through the device, an image forming unit that emits light by the electrons emitted from the electron source to form a color image, and a plurality of units for passing the electrons emitted from the electron source. A plurality of intermediate electrodes provided between the electron source and the image forming means for each color component of the color image, and each of the plurality of intermediate electrodes corresponding to each color component Voltage applying means for independently applying a voltage, wherein the voltage applying means applies a voltage to the row-direction wiring and the column-direction wiring in the cold-cathode element driven by applying a voltage by the driving means. Image forming apparatus and applying to each of the plurality of intermediate electrodes a voltage for compensating a decreasing amount of electrons corresponding to the respective color components Ri.
【請求項10】 請求項9に記載の画像形成装置であっ
て、前記画像形成手段は各色に対応する色を発光する蛍
光体を有し、前記各色の蛍光体はストライプ状に配列さ
れていることを特徴とする。
10. The image forming apparatus according to claim 9, wherein said image forming means has phosphors emitting light corresponding to each color, and said phosphors of each color are arranged in stripes. It is characterized by the following.
【請求項11】 複数の冷陰極素子がマトリクス状に配
列された電子源を有する表示パネルを用いた画像形成方
法であって、 画像信号に応じて、前記複数の冷陰極素子のそれぞれに
行方向配線及び列方向配線を介して電圧を印加して駆動
する駆動工程と、 前記電子源から放出される電子により蛍光体を発光させ
て画像を形成する画像形成工程と、 前記電子源と前記蛍光体との間に設けられ、前記電子源
から放出される電子を通過させるための複数の開口部を
有する複数の中間電極のそれぞれに独立に電圧を印加す
る電圧印加工程とを有し、 前記電圧印加工程では、前記駆動工程で電圧が印加され
て駆動される冷陰極素子での前記行方向配線及び列方向
配線における電圧降下により減少する電子量を補償する
ための電圧を前記複数の中間電極のそれぞれに印加する
ことを特徴とする画像形成方法。
11. An image forming method using a display panel having an electron source in which a plurality of cold cathode devices are arranged in a matrix, wherein each of the plurality of cold cathode devices is arranged in a row direction in accordance with an image signal. A driving step of driving by applying a voltage via a wiring and a column direction wiring; an image forming step of forming an image by causing a phosphor to emit light by electrons emitted from the electron source; and the electron source and the phosphor And a voltage application step of independently applying a voltage to each of a plurality of intermediate electrodes having a plurality of openings for passing electrons emitted from the electron source. In the step, the voltage for compensating the amount of electrons reduced by the voltage drop in the row direction wiring and the column direction wiring in the cold cathode element driven by applying a voltage in the driving step is set to the plurality of intermediate electrodes. Image forming method comprising applying to each.
【請求項12】 請求項11に記載の画像形成方法であ
って、前記駆動工程では、前記行方向配線及び列方向配
線のそれぞれの一方の端部より電圧を供給して前記冷陰
極素子を駆動することを特徴とする。
12. The image forming method according to claim 11, wherein, in the driving step, a voltage is supplied from one end of each of the row direction wiring and the column direction wiring to drive the cold cathode element. It is characterized by doing.
【請求項13】 請求項11に記載の画像形成方法であ
って、前記駆動工程では、前記行方向配線の両端より電
圧を供給して前記冷陰極素子を駆動することを特徴とす
る。
13. The image forming method according to claim 11, wherein in the driving step, a voltage is supplied from both ends of the row direction wiring to drive the cold cathode element.
【請求項14】 請求項11乃至13のいずれか1項に
記載の画像形成方法であって、前記電圧印加工程では、
前記駆動工程で電圧が印加される前記行方向配線及び列
方向配線のそれぞれの電圧供給端部に最も近い中間電極
に印加する電圧を最も低くし、前記電圧供給端部から最
も離れた中間電極に印加する電圧を最も高くすることを
特徴とする。
14. The image forming method according to claim 11, wherein in the voltage applying step,
The voltage applied to the intermediate electrode closest to the voltage supply end of each of the row direction wiring and the column direction wiring to which a voltage is applied in the driving step is the lowest, and the intermediate electrode farthest from the voltage supply end is It is characterized in that the applied voltage is the highest.
【請求項15】 複数の冷陰極素子がマトリクス状に配
列された電子源を用いて画像を形成する画像形成方法で
あって、 画像信号に応じて、前記複数の冷陰極素子のそれぞれに
行方向配線及び列方向配線を介して電圧を印加して駆動
する駆動工程と、 前記電子源から放出される電子により蛍光体を発光させ
てカラー画像を形成する画像形成工程と、 前記電子源から放出される電子を通過させるための複数
の開口部を有し、前記電子源と前記蛍光体との間に前記
カラー画像の各色成分に対応して設けられた複数の中間
電極のそれぞれに独立に電圧を印加する電圧印加工程と
を有し、 前記電圧印加工程では、前記駆動工程で電圧が印加され
て駆動される冷陰極素子での前記行方向配線及び列方向
配線における電圧降下により減少する電子量を補償する
ための電圧を前記各色成分に対応する複数の中間電極の
それぞれに印加することを特徴とする画像形成方法。
15. An image forming method for forming an image using an electron source in which a plurality of cold cathode devices are arranged in a matrix, wherein each of the plurality of cold cathode devices is arranged in a row direction in accordance with an image signal. A driving step of applying a voltage through a wiring and a column direction wiring to drive, an image forming step of forming a color image by causing a phosphor to emit light by the electrons emitted from the electron source; Having a plurality of openings for letting through electrons, and applying a voltage independently to each of a plurality of intermediate electrodes provided between the electron source and the phosphor for each color component of the color image. Applying a voltage, wherein in the voltage applying step, the amount of electrons reduced by a voltage drop in the row-direction wiring and the column-direction wiring in the cold-cathode element to which a voltage is applied and driven in the driving step is reduced. Supplement Image forming method characterized in that the voltage to be applied to each of the plurality of intermediate electrodes corresponding to the respective color components.
JP34322097A 1997-12-12 1997-12-12 Image forming method and device Withdrawn JPH11176362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34322097A JPH11176362A (en) 1997-12-12 1997-12-12 Image forming method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34322097A JPH11176362A (en) 1997-12-12 1997-12-12 Image forming method and device

Publications (1)

Publication Number Publication Date
JPH11176362A true JPH11176362A (en) 1999-07-02

Family

ID=18359851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34322097A Withdrawn JPH11176362A (en) 1997-12-12 1997-12-12 Image forming method and device

Country Status (1)

Country Link
JP (1) JPH11176362A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109487A (en) * 2001-09-28 2003-04-11 Canon Inc Electronic excitation light emitting body and image display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109487A (en) * 2001-09-28 2003-04-11 Canon Inc Electronic excitation light emitting body and image display device

Similar Documents

Publication Publication Date Title
JP3025251B2 (en) Image display device and driving method of image display device
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JP3408147B2 (en) Image forming device
JP3299096B2 (en) Method of manufacturing electron source and image forming apparatus, and method of activating electron source
JPH1039825A (en) Electron generation device, picture display device, and their driving circuit and driving method
JP3592311B2 (en) Image display apparatus and method
JPH11288248A (en) Method and device for forming image
JPH11288246A (en) Picture display device and display control method for the device
JP3472016B2 (en) Drive circuit for multi-electron beam source and image forming apparatus using the same
JP3323706B2 (en) Method and apparatus for manufacturing electron source and method for manufacturing image display device
JP2000010520A (en) Image display device and its display control method
JP3274345B2 (en) Image display device and image display method in the device
JP3299062B2 (en) Driving device for electron source and image forming apparatus using the electron source
JPH11176362A (en) Image forming method and device
JP3236465B2 (en) Display device
JP3258524B2 (en) Image display device
JP3258525B2 (en) Image display device
JP3450571B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JP3586085B2 (en) Image forming apparatus and display device for television broadcasting
JP2000352951A (en) Device and method for picture display
JPH11149273A (en) Method and device for forming image
JP2000098968A (en) Method and device for forming image
JPH11176363A (en) Image display method and device
JPH11133911A (en) Image formation method and device
JPH11109913A (en) Method and device for image forming

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040325