JPH11133911A - Image formation method and device - Google Patents

Image formation method and device

Info

Publication number
JPH11133911A
JPH11133911A JP29284297A JP29284297A JPH11133911A JP H11133911 A JPH11133911 A JP H11133911A JP 29284297 A JP29284297 A JP 29284297A JP 29284297 A JP29284297 A JP 29284297A JP H11133911 A JPH11133911 A JP H11133911A
Authority
JP
Japan
Prior art keywords
luminance
electron
voltage
image forming
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29284297A
Other languages
Japanese (ja)
Inventor
Akihiko Yamano
明彦 山野
Tatsuro Yamazaki
達郎 山崎
Hidetoshi Suzuki
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP29284297A priority Critical patent/JPH11133911A/en
Publication of JPH11133911A publication Critical patent/JPH11133911A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an image formation method and device which suppress the deviation in the reach position of electrons emitted from a cold cathode element to the minimum, while suppressing the emission luminance in the image formation panel. SOLUTION: A video detecting part 73 detects the luminance of an picture displayed on a display panel 61 based on the input picture signal and the result is outputted to a system control part 74 as a luminance signal s11. the system control part 74 examines whether the luminance signal s11 is a reference value or more, and if it is more, a signal s21 is outputted to the luminance adjustment part 78. The luminance adjustment part 78 outputs a signal s16 and a signal s18 to a Vf control part 75 and a high voltage generation part 77 respectively based on this signal s21 so as to hold such a relation of setting the ratio Vf (drive voltage for the cold cathode emission element)/Va (high anode voltage) to a prescribed value, and the voltage Vf and Va are so changed as to suppress the emission luminance in the display panel 61.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子放出素子を用
いる画像形成方法及び装置に関するもので、特に複数の
電子放出素子を2次元平面上に配置した画像形成パネル
を使用する画像形成方法及び装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming method and apparatus using electron-emitting devices, and more particularly to an image forming method and apparatus using an image forming panel in which a plurality of electron-emitting devices are arranged on a two-dimensional plane. It is about.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、例えば表面伝導型放出素子や、電界放出型
素子(以下FE型と記す)や、金属/絶縁層/金属型放
出素子(以下MIM型と記す)などが知られている。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, as the cold cathode device, for example, a surface conduction type emission device, a field emission type device (hereinafter referred to as FE type), a metal / insulating layer / metal type emission device (hereinafter referred to as MIM type), and the like are known. .

【0003】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。
[0003] As a surface conduction type emission element, for example, M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965) and other examples described later.

【0004】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるSnO2薄膜を用いたものの他に、Au薄膜によ
るもの[G. Dittmer:“Thin Solid Films”, 9,317 (1
972)]や、In2O3/SnO2薄膜によるもの[M. Hart
well and C. G. Fonstad:”IEEE Trans. ED Conf.”,
519 (1975)]や、カーボン薄膜によるもの[荒木久
他:真空、第26巻、第1号、22(1983)]等が
報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which an electron is emitted when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO2 thin film by Elinson et al., And a device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9,317 (1)
972)] and those based on In2O3 / SnO2 thin films [M. Hart
well and CG Fonstad: "IEEE Trans. ED Conf."
519 (1975)] and those using carbon thin films [Hisashi Araki
Others: Vacuum, Vol. 26, No. 1, 22 (1983)].

【0005】これらの表面伝導型放出素子の素子構成の
典型的な例として、図23に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、3001は基板
で、3004はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜3004は図示のよう
にH字形の平面形状に形成されている。この導電性薄膜
3004に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部3005が形成され
る。図中の間隔Lは、0.5〜1[mm],幅Wは、
0.1[mm]に設定されている。尚、図示の便宜か
ら、電子放出部3005は導電性薄膜3004の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。 M.Hartwellらによる素子をはじめとして上
述の表面伝導型放出素子においては、電子放出を行う前
に導電性薄膜3004に通電フォーミングと呼ばれる通
電処理を施すことにより電子放出部3005を形成する
のが一般的であった。通電フォーミングとは、例えば前
記導電性薄膜3004の両端に一定の直流電圧、もしく
は、例えば1V/分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜30
04を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部3005を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜3004の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜3004に適宜の
電圧を印加した場合には、前記亀裂付近において電子放
出が行われる。
[0005] As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 23 is a plan view of the device by M. Hartwell et al. Described above. In the figure, reference numeral 3001 denotes a substrate, and reference numeral 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by applying an energization process called energization forming to be described later to the conductive thin film 3004. The interval L in the figure is 0.5 to 1 [mm], and the width W is
It is set to 0.1 [mm]. In addition, for convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one, and the position and shape of the actual electron emitting portion are faithfully represented. Not necessarily. In the above-described surface conduction electron-emitting device including the device by M. Hartwell et al., It is common to form an electron-emitting portion 3005 by subjecting the conductive thin film 3004 to an energization process called energization forming before performing electron emission. It was a target. The energization forming is, for example, to apply a constant DC voltage to both ends of the conductive thin film 3004 or to apply a DC voltage which is boosted at a very slow rate of, for example, about 1 V / min, to energize the conductive thin film 304.
04 is locally destroyed or deformed or altered,
This is to form the electron-emitting portion 3005 in a state of being electrically high in resistance. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered.
When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0006】FE型の例としては、例えば、W. P. Dyke
& W. W. Dolan,“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t,“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。
As an example of the FE type, for example, WP Dyke
& WW Dolan, “Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956) or CA Spind
t, “Physical properties of thin-film field emissi
on cathodes with molybdeniumcones ”, J. Appl. Phy
s., 47, 5248 (1976).

【0007】このFE型の素子構成の典型的な例とし
て、図24に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、3010は基板で、3011は
導電材料よりなるエミッタ配線、3012はエミッタコ
ーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。また、FE型の他の素子構成として、図24
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。
As a typical example of the FE type device configuration, FIG. 24 shows a cross-sectional view of the device by CA Spindt et al. In the figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012. As another element configuration of the FE type, FIG.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the substrate plane instead of the laminated structure as described above.

【0008】また、MIM型の例としては、例えば、C.
A. Mead,“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このMIM型の素子構成の典型的な例を図25に示す。
同図は断面図であり、図において、3020は基板で、
3021は金属よりなる下電極、3022は厚さ100
オングストローム程度の薄い絶縁層、3023は厚さ8
0〜300オングストローム程度の金属よりなる上電極
である。MIM型においては、上電極3023と下電極
3021の間に適宜の電圧を印加することにより、上電
極3023の表面より電子放出を起こさせるものであ
る。
[0008] Examples of the MIM type include, for example, C.I.
A. Mead, “Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961) and the like are known.
FIG. 25 shows a typical example of this MIM type element configuration.
The figure is a cross-sectional view, in which 3020 is a substrate,
3021 is a lower electrode made of metal, 3022 is a thickness of 100
An insulating layer as thin as about Å, and 3023 has a thickness of 8
The upper electrode is made of a metal of about 0 to 300 angstroms. In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.

【0009】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。
The above-mentioned cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and therefore does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the response speed is slow because the hot cathode element operates by heating the heater,
In the case of a cold cathode device, there is also an advantage that the response speed is high. For this reason, research for applying the cold cathode device has been actively conducted.

【0010】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭64−313
32号公報において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。
For example, the surface conduction electron-emitting device has the advantage of being able to form a large number of devices over a large area because it has a particularly simple structure and is easy to manufacture among the cold cathode devices. Therefore, for example, Japanese Patent Application Laid-Open No.
As disclosed in Japanese Patent Publication No. 32, a method for arranging and driving a large number of elements has been studied.

【0011】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。
With respect to the application of the surface conduction electron-emitting device, for example, an image forming apparatus such as an image display device and an image recording device, a charged beam source, and the like have been studied.

【0012】特に、画像表示装置への応用としては、例
えば本出願人によるUSP5,066,883や特開平
2−257551号公報や特開平4−28137号公報
において開示されているように、表面伝導型放出素子と
電子の照射により発光する蛍光体とを組み合わせて用い
た画像表示装置が研究されている。表面伝導型放出素子
と蛍光体とを組み合わせて用いた画像表示装置は、従来
の他の方式の画像表示装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるためバックライトを必要としな
い点や、視野角が広い点が優れていると言える。
Particularly, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883, JP-A-2-257551 and JP-A-4-28137 by the present applicant, surface conduction is disclosed. An image display device using a combination of a mold emission element and a phosphor that emits light by electron irradiation has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is excellent in that it is a self-luminous type and does not require a backlight and has a wide viewing angle.

【0013】また、FE型素子を多数個並べて駆動する
方法は、例えば本出願人によるUSP4,904,89
5に開示されている。また、FE型を画像表示装置に応
用した例として、例えば、R. Meyerらにより報告された
平板型表示装置が知られている。[R. Meyer:“Recent D
evelopment on Microtips Display at LETI”,Tech.Di
gest of 4th Int. Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)]。
A method of arranging and driving a large number of FE elements is disclosed in, for example, US Pat. No. 4,904,89 by the present applicant.
5 is disclosed. Further, as an example of applying the FE type to an image display device, for example, a flat panel display device reported by R. Meyer et al. Is known. [R. Meyer: “Recent D
evelopment on Microtips Display at LETI ”, Tech.Di
gest of 4th Int.Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)].

【0014】また、MIM型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平3−5
5738号公報に開示されている。
An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No.
No. 5738.

【0015】本願発明者らは、上記従来技術に記載した
ものをはじめとして、さまざまな材料、製法、構造の冷
陰極素子を試みてきた。さらに、多数の冷陰極素子を配
列したマルチ電子源、ならびにこのマルチ電子源を応用
した画像表示装置について研究を行ってきた。
The inventors of the present application have tried cold cathode devices of various materials, manufacturing methods, and structures, including those described in the above prior art. Further, research has been conducted on a multi-electron source in which a large number of cold cathode devices are arranged, and on an image display device using the multi-electron source.

【0016】本願発明者らは、例えば図26に示す電気
的な配線方法によるマルチ電子源の製造を試みてきた。
即ち、冷陰極素子を2次元的に多数個配列し、これらの
素子を図示のようにマトリクス状に配線したマルチ電子
源である。
The present inventors have attempted to manufacture a multi-electron source by, for example, an electrical wiring method shown in FIG.
That is, it is a multi-electron source in which a large number of cold cathode devices are two-dimensionally arranged and these devices are wired in a matrix as shown in the figure.

【0017】図中、4001は冷陰極素子を模式的に示
し、4002は行方向配線、4003は列方向配線を示
している。行方向配線4002及び列方向配線4003
は、実際には有限の電気抵抗を有するものであるが、図
においては配線抵抗4004および4005として示さ
れている。上述のような配線方法を単純マトリクス配線
と呼ぶ。なお、図示の便宜上、6×6のマトリクスで示
しているが、マトリクスの規模はむろんこれに限ったわ
けではなく、例えば画像表示装置用のマルチ電子源の場
合には、所望の画像表示を行うのに足りるだけの素子を
配列し配線するものである。
In the figure, 4001 schematically shows a cold cathode element, 4002 shows a wiring in a row direction, and 4003 shows a wiring in a column direction. Row direction wiring 4002 and column direction wiring 4003
Actually have a finite electrical resistance, but are shown as wiring resistances 4004 and 4005 in the figure. The above-described wiring method is called simple matrix wiring. Note that, for convenience of illustration, the matrix is shown as a 6 × 6 matrix, but the size of the matrix is not limited to this. For example, in the case of a multi-electron source for an image display device, a desired image is displayed. In this case, only enough elements are arranged and wired.

【0018】冷陰極素子を単純マトリクス配線したマル
チ電子源においては、所望の電子ビームを出力させるた
め、行方向配線4002および列方向配線4003に適
宜の電気信号を印加する。例えば、マトリクスの中の任
意の1行の冷陰極素子を駆動するには、選択する行の行
方向配線4002には選択電圧Vsを印加し、同時に非
選択の行の行方向配線4002には非選択電圧Vnsを印
加する。これと同期して列方向配線4003に電子を出
力するための駆動電圧Veを印加する。この方法によれ
ば、配線抵抗4004および4005による電圧降下を
無視すれば、選択する行の冷陰極素子には電圧(Ve−
Vs)が印加され、また非選択行の冷陰極素子には電圧
(Ve−Vns)が印加される。これら電圧Ve,Vs,Vn
sを適宜の大きさの値にすれば、選択する行の冷陰極素
子だけから所望の強度の電子が出力されるはずであり、
また列方向配線の各々に異なる駆動電圧Veを印加すれ
ば、選択する行の素子の各々から異なる強度の電子が出
力されるはずである。また、駆動電圧Veを印加する時
間の長さを変えれば、電子が出力される時間の長さも変
えることができるはずである。したがって、冷陰極素子
を単純マトリクス配線したマルチ電子源はいろいろな応
用可能性があり、例えば画像情報に応じた電気信号を適
宜印加すれば、画像表示装置用の電子源として好適に用
いることができる。
In a multi-electron source in which cold cathode elements are arranged in a simple matrix wiring, an appropriate electric signal is applied to the row wiring 4002 and the column wiring 4003 in order to output a desired electron beam. For example, in order to drive one row of the cold cathode elements in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and at the same time, the row direction wiring 4002 of the non-selected row is not driven. A selection voltage Vns is applied. In synchronization with this, a driving voltage Ve for outputting electrons is applied to the column wiring 4003. According to this method, if the voltage drop due to the wiring resistances 4004 and 4005 is ignored, the voltage (Ve−
Vs) is applied, and a voltage (Ve-Vns) is applied to the cold cathode elements in the non-selected rows. These voltages Ve, Vs, Vn
If s is a value of an appropriate size, electrons of a desired intensity should be output only from the cold cathode elements of the selected row,
If a different drive voltage Ve is applied to each of the column wirings, electrons of different intensities should be output from each of the elements in the selected row. Further, if the length of time during which the drive voltage Ve is applied is changed, the length of time during which electrons are output should be changed. Therefore, the multi-electron source in which the cold cathode elements are arranged in a simple matrix wiring has various application possibilities. For example, if an electric signal corresponding to image information is appropriately applied, the multi-electron source can be suitably used as an electron source for an image display device. .

【0019】[0019]

【発明が解決しようとする課題】上記のような冷陰極型
放出素子(電子放出素子)を電子源として用いた画像表
示装置において、冷陰極型放出素子から放出された電子
は高圧アノード電圧(以下Vaと呼ぶ)により加速され
蛍光体に衝突するが、ここで冷陰極型放出素子の数が増
大するほど装置の消費電力が大きくなってしまう。例え
ば冷陰極型放出素子の数を(m×n)とすると高圧部で
発生する消費電力Wは、 W=(m×n)×Ie×Va (Vaは単位時間当たりの駆動時間、Ieは1つ の素子から放出される放出電流)…(1) となり、例えばテレビジョン信号やコンピュータ信号を
表示する画像表示装置に応用する場合には、冷陰極型放
出素子の数が膨大なものとなり、その消費電力の増大が
大きな問題となる。また冷陰極型放出素子の数が大きく
なると、放出された電子が衝突する蛍光板の発熱が大き
くなるという問題も発生する。
In an image display apparatus using the above-described cold cathode type electron emitting device (electron emitting device) as an electron source, electrons emitted from the cold cathode type electron emitting device are subjected to a high anode voltage (hereinafter, referred to as "high voltage"). Va) and collides with the phosphor. However, the power consumption of the device increases as the number of cold cathode type emission elements increases. For example, assuming that the number of cold-cathode emission devices is (m × n), the power consumption W generated in the high voltage portion is as follows: W = (m × n) × Ie × Va (Va is the drive time per unit time, Ie is 1 Emission current emitted from one element) (1). For example, when applied to an image display device for displaying a television signal or a computer signal, the number of cold cathode type emission elements becomes enormous. An increase in power consumption is a major problem. In addition, when the number of cold cathode type emission elements is increased, there is also a problem that the heat generation of the fluorescent plate colliding with the emitted electrons increases.

【0020】またこのような画像表示装置における発光
輝度は、それら電子放出素子から放出される電子放出
量、もしくは放出された電子が蛍光体に衝突する際のエ
ネルギーで決まるため、その電子放出量もしくは蛍光体
に衝突する電子のエネルギーを変えて輝度を調整してい
た。即ち、電子放出素子に印加する電圧もしくは蛍光体
と電子放出素子との間に印加する加速電圧を変化させて
いた。
The light emission luminance of such an image display device is determined by the amount of electrons emitted from the electron-emitting devices or the energy at which the emitted electrons collide with the phosphor. The brightness was adjusted by changing the energy of the electrons colliding with the phosphor. That is, the voltage applied to the electron-emitting device or the acceleration voltage applied between the phosphor and the electron-emitting device is changed.

【0021】ここで消費電力Wを下げる場合には上式
(1)からも明らかなように、放出電流Ieもしくはアノー
ド電圧Vaを低下させる、即ち、発光輝度を減らせば良
いことがわかる。しかしながら、放出電流Ieもしくは
アノード電圧Vaを減らして消費電力を調整をした場合
には、以下に述べるような問題が発生していた。
Here, to reduce the power consumption W, the above equation is used.
As is apparent from (1), it is sufficient to lower the emission current Ie or the anode voltage Va, that is, to reduce the emission luminance. However, when the power consumption is adjusted by reducing the emission current Ie or the anode voltage Va, the following problems have occurred.

【0022】電子放出素子に印加する素子電圧を低下さ
せて放出電流Ieを減少させることにより発光輝度を調
整すると消費電力は確かに小さくなるが、放出された電
子が蛍光体に衝突する位置が素子電圧の変化に伴って変
動してしまう。これにより、例えば、放出された電子が
所望の色の蛍光体に衝突せずに隣の蛍光体に衝突した
り、またブラックストライプに衝突する等の原因により
色ズレが生じたりしていた。また蛍光体と電子放出素子
との間に印加するアノード電圧を変えた場合で同様の問
題が発生していた。
If the emission luminance is adjusted by reducing the device voltage applied to the electron-emitting device to reduce the emission current Ie, the power consumption is certainly reduced. However, the position where the emitted electrons collide with the phosphor is determined by the position of the device. It fluctuates with a change in voltage. As a result, for example, the emitted electrons collide with an adjacent phosphor without colliding with a phosphor of a desired color, or a color shift occurs due to a collision with a black stripe. A similar problem occurs when the anode voltage applied between the phosphor and the electron-emitting device is changed.

【0023】本願発明者らは鋭意研究した結果、上記の
問題点の原因を見出した。これを図27(A)(B)を
参照して説明する。
As a result of intensive studies, the present inventors have found the cause of the above problem. This will be described with reference to FIGS.

【0024】これらの電子放出素子においては、電子放
出部23から放出された電子は負極22から正極21に
向かう方向の初速度成分を持つのが一般的である。従っ
て、放出された電子は鉛直方向には進行しない。更に
は、正極21と負極22が基板平面に並んでいるため、
正極21と負極22との間に駆動電圧Vfを印加したと
き、電子放出部23の上方の空間に生成される電子分布
は、電子放出部23を通り基板平面と垂直な線に対して
非対称な分布となる。即ち、図27(A)の一点鎖線に
対して非対称な分布となる。図27(A)では、電子放
出素子とターゲット24の間の電位分布を点線で示して
いる。図示のように、点線で示された等電位面はターゲ
ット24の近傍では基板平面とほぼ平行であるが、電子
放出素子の近傍では駆動電圧Vf[V]の影響により図
示のように傾斜したものとなる。このため、電子放出部
23から放出された電子は、空間を飛翔する間に傾斜電
位によりZ方向に力を受けると同時にX方向にも力をう
けることとなり、その軌道は図示のような曲線を描く。
In these electron-emitting devices, electrons emitted from the electron-emitting portion 23 generally have an initial velocity component in a direction from the negative electrode 22 to the positive electrode 21. Therefore, the emitted electrons do not travel in the vertical direction. Furthermore, since the positive electrode 21 and the negative electrode 22 are arranged in a plane of the substrate,
When a driving voltage Vf is applied between the positive electrode 21 and the negative electrode 22, the distribution of electrons generated in the space above the electron emitting portion 23 is asymmetric with respect to a line passing through the electron emitting portion 23 and perpendicular to the substrate plane. Distribution. That is, the distribution is asymmetric with respect to the one-dot chain line in FIG. In FIG. 27A, the potential distribution between the electron-emitting device and the target 24 is indicated by a dotted line. As shown, the equipotential surface indicated by the dotted line is substantially parallel to the substrate plane near the target 24, but inclined near the electron-emitting device due to the drive voltage Vf [V] as shown. Becomes For this reason, the electrons emitted from the electron emitting portion 23 receive a force in the Z direction due to the oblique potential while flying in the space, and also receive a force in the X direction. Draw.

【0025】上述のような2つの理由により、放出され
た電子がターゲット24を照射する位置は、電子放出部
23の鉛直上方の位置からは距離LefだけX方向にずれ
た位置となる。図27(B)は、ターゲット24の上方
から見た場合の平面図で、図中の25はターゲット下面
における電子の照射位置を模式的に示したものである
(なお、図27(A)は同図(B)の一点鎖線J−J’
に沿って切断した状態を示す断面図である)。
For the above two reasons, the position where the emitted electrons irradiate the target 24 is shifted from the position vertically above the electron emitting portion 23 by the distance Lef in the X direction. FIG. 27 (B) is a plan view when viewed from above the target 24, and 25 in the figure schematically shows the electron irradiation position on the lower surface of the target (FIG. 27 (A) is a plan view). The dashed-dotted line JJ ′ in FIG.
FIG. 4 is a cross-sectional view showing a state cut along the line.

【0026】そこで、ターゲット24において電子の照
射位置25が電子放出部23の鉛直上方の位置からどの
ようにずれるかを一般化して表すために、便宜的にベク
トルEfを用いてずれの方向と距離を表現する。
Therefore, in order to generalize how the electron irradiation position 25 of the target 24 deviates from the position vertically above the electron emitting portion 23, the direction and distance of the deviation are conveniently described using a vector Ef. To express.

【0027】まず、ベクトルEfの方向は、基板平面上
に電子放出素子の負極22、電子放出部23の正極21
が並んでいる方向と等しいと言える。例えば、図27
(A)の場合において、基板20の上にX方向に沿って
電子放出素子の負極22、電子放出部23、正極21が
順に並んでいるため、ベクトルEfはX方向と同じ向き
になる。尚、基板20の平面上に電子放出素子が形成さ
れている向き、およびベクトルEfの向きを図示する便
宜上、これらを図28に例示する方法で模式的に表すこ
とにする。図28は、電子放出素子26の負極、電子放
出部、正極がX方向に沿って並んで基板20上に形成さ
れた例を示している。
First, the direction of the vector Ef is such that the negative electrode 22 of the electron-emitting device and the positive electrode 21 of the electron-emitting portion 23 are positioned on the substrate plane.
It can be said that it is equal to the direction in which. For example, FIG.
In the case of (A), since the negative electrode 22, the electron emitting portion 23, and the positive electrode 21 of the electron-emitting device are arranged in order on the substrate 20 along the X direction, the vector Ef has the same direction as the X direction. Note that, for convenience of illustrating the direction in which the electron-emitting devices are formed on the plane of the substrate 20 and the direction of the vector Ef, these will be schematically represented by a method illustrated in FIG. FIG. 28 shows an example in which the negative electrode, the electron-emitting portion, and the positive electrode of the electron-emitting device 26 are formed on the substrate 20 side by side along the X direction.

【0028】また、ベクトルEfの大きさ(即ち、Le
f)は、電子放出素子26とターゲットの距離Lh、電子
放出素子26の駆動電圧Vf、ターゲットの電位Va、電
子放出素子26の種類や形状などに依存して決まるが、
概略的な数値は下記式(2)により算出できる。
The magnitude of the vector Ef (that is, Le
f) is determined depending on the distance Lh between the electron-emitting device 26 and the target, the driving voltage Vf of the electron-emitting device 26, the potential Va of the target, the type and shape of the electron-emitting device 26, etc.
A rough numerical value can be calculated by the following equation (2).

【0029】 Lef=2xKxLhxSQRT(Vf/Va) …(2) 但し、ここでLh[m]は電子放出素子とターゲットと
の距離、Vfは電子放出素子に印加する素子電圧、Va
は、ターゲットに印加する電圧、Kは電子放出素子の種
類や形状により決まる定数、及びSQRT()は()の
平方根を示す。
Ref = 2 × K × Lh × SQRT (Vf / Va) (2) where Lh [m] is the distance between the electron-emitting device and the target, Vf is the device voltage applied to the electron-emitting device, and Va
Denotes a voltage applied to the target, K denotes a constant determined by the type and shape of the electron-emitting device, and SQRT () denotes a square root of ().

【0030】なお、上記式(2)において、概略的な数値
を求める際に、用いる電子放出素子の種類や形状が未知
の場合には、K=1を代入する。また、電子放出素子の
種類や形状が既知の場合には、実験あるいは計算機シミ
ュレーションにより当該電子放出素子の定数Kを決定す
る。また、さらに高い精度でLefを求めるには、Kを定
数ではなくVfの関数とするのが望ましいが、画像表示
装置を設計する場合に要求される精度に対しては定数で
十分な場合が多い。
In the above equation (2), when a rough numerical value is obtained, if the type or shape of the electron-emitting device to be used is unknown, K = 1 is substituted. If the type and shape of the electron-emitting device are known, the constant K of the electron-emitting device is determined by experiment or computer simulation. Further, in order to obtain Lef with higher accuracy, it is desirable that K be a function of Vf instead of a constant. However, a constant is often sufficient for the accuracy required when designing an image display device. .

【0031】本発明は上記従来例に鑑みてなされたもの
で、例えば画像形成パネルにおける発光輝度を抑制する
際の電子素子から放出される電子の到達位置のずれを最
小限に抑えることができる画像形成方法及び装置を提供
することを目的とする。
The present invention has been made in view of the above-mentioned conventional example. For example, an image capable of minimizing a shift in the arrival position of electrons emitted from an electronic element when suppressing light emission luminance in an image forming panel. It is an object to provide a forming method and an apparatus.

【0032】また本発明の目的は、発光輝度が所定値以
上の時は、素子に印加される素子電圧と電子を加速する
ための加速電圧とを変更して消費電力及び画像形成パネ
ルの発熱を抑える画像形成方法及び装置を提供すること
にある。
Another object of the present invention is to reduce the power consumption and the heat generation of the image forming panel by changing the device voltage applied to the device and the accelerating voltage for accelerating electrons when the light emission luminance is equal to or higher than a predetermined value. An object of the present invention is to provide an image forming method and an apparatus for suppressing the image formation.

【0033】また本発明の目的は、形成される画像に色
ずれを抑えて、かつ消費電力や発熱量を抑えることがで
きる画像形成方法及び装置を提供することにある。
It is another object of the present invention to provide an image forming method and apparatus capable of suppressing color misregistration in a formed image and suppressing power consumption and heat generation.

【0034】[0034]

【課題を解決するための手段】上記目的を達成するため
に本発明の画像形成装置は以下のような構成を備える。
即ち、複数の電子放出素子を配置した画像形成パネルを
有する画像形成装置であって、前記電子放出素子のそれ
ぞれを駆動する駆動電圧を発生する駆動電圧発生手段
と、前記電子放出素子から放出される電子を加速するた
めの加速電圧を発生する加速電圧発生手段と、入力した
画像信号に基づいて前記表示パネルに表示される画像の
輝度を検出する輝度検出手段と、前記輝度検出手段によ
り検出された輝度に基づいて、前記駆動電圧と前記加速
電圧との比が略同じになるように前記駆動電圧発生手段
と前記加速電圧発生手段とを制御する制御手段とを有す
ることを特徴とする。
In order to achieve the above object, an image forming apparatus according to the present invention has the following arrangement.
That is, an image forming apparatus having an image forming panel in which a plurality of electron-emitting devices are arranged, wherein a driving voltage generating means for generating a driving voltage for driving each of the electron-emitting devices; Acceleration voltage generation means for generating an acceleration voltage for accelerating electrons, brightness detection means for detecting the brightness of an image displayed on the display panel based on the input image signal, and detection by the brightness detection means And a control unit that controls the driving voltage generation unit and the acceleration voltage generation unit such that a ratio between the driving voltage and the acceleration voltage becomes substantially the same based on the luminance.

【0035】また上記目的を達成するために本発明の画
像形成方法は以下のような工程を備える。即ち、電子放
出素子を配置した画像形成パネルに画像を形成する画像
形成方法であって、入力した画像信号に基づいて前記表
示パネルに表示される画像の輝度を検出する輝度検出工
程と、前記輝度検出工程で検出された輝度に基づいて、
前記駆動電圧と前記加速電圧との比が略同じになるよう
に駆動電圧と前記加速電圧の値を変更するに制御する制
御工程とを有することを特徴とする。ここでいう電子放
出素子は、駆動電圧により加速電圧の印加方向とは垂直
な成分を有する電場が発生するものであるとき本発明は
有効である。また複数の電子放出素子を配置する場合は
マトリクス状に配列すると好適である。
In order to achieve the above object, the image forming method of the present invention comprises the following steps. That is, an image forming method for forming an image on an image forming panel on which electron-emitting devices are arranged, comprising: a luminance detecting step of detecting a luminance of an image displayed on the display panel based on an input image signal; Based on the brightness detected in the detection process,
A control step of controlling to change the values of the drive voltage and the acceleration voltage so that the ratio between the drive voltage and the acceleration voltage becomes substantially the same. The present invention is effective when the electron-emitting device generates an electric field having a component perpendicular to the application direction of the acceleration voltage due to the driving voltage. When a plurality of electron-emitting devices are arranged, they are preferably arranged in a matrix.

【0036】[0036]

【発明の実施の形態】以下、本発明の実施の形態を説明
する前に、本願発明の概要を簡単に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing embodiments of the present invention, an outline of the present invention will be briefly described.

【0037】図10は、Vf/Vaの比を一定にしたま
ま、素子電圧Vfを線形に変化させた場合の発光輝度の
変化を示す図である。この図10から明らかなように、
素子に印加される素子電圧Vfに対して、電子放出量が
概ね指数関数的に増加している。
FIG. 10 is a diagram showing a change in light emission luminance when the element voltage Vf is changed linearly while the ratio of Vf / Va is kept constant. As is clear from FIG.
The electron emission amount increases exponentially with respect to the device voltage Vf applied to the device.

【0038】本発明の実施の形態では、画像表示装置の
発光輝度を検出もしくは予測し、その結果を輝度評価値
として出力する手段と、その輝度評価値により発光輝度
を制御する手段とを備え、発光画面全体の平均濃度が所
定値以上にならないように抑制することで、消費電力の
増大や蛍光板の発熱を抑えかつ、色ズレ等のない高品位
の画像表示装置を実現するものである。
In the embodiment of the present invention, there are provided means for detecting or predicting the light emission luminance of the image display device and outputting the result as a luminance evaluation value, and means for controlling the light emission luminance based on the luminance evaluation value. By suppressing the average density of the entire light-emitting screen from exceeding a predetermined value, it is possible to realize a high-quality image display device which suppresses an increase in power consumption and heat generation of a fluorescent plate and has no color shift or the like.

【0039】また上式(2)で示した様に、SQRT(Vf
/Va)を一定に保てばLefが一定となり、蛍光体に衝
突する電子の位置ズレが起こらない。この場合、蛍光体
に印加する電圧Va及び電子放出素子に印加する電圧Vf
の双方を同時に制御し、その両者の比が一定になるよう
に制御する。このとき従来技術でも説明した通り、SQ
RT(Vf/Va)の値と発光輝度とは比例しないので、
輝度調整信号に対して所望の輝度変化が行われるよう
に、輝度調整量に対する変化量を求めてVa,Vfを決定
して制御する。上述のように本発明の実施の形態に用い
る電子放出素子は、正極、負極、電子放出部を構成部材
として備え、しかもこれら構成部材が基板平面上に並ん
で形成されている(尚、負極の一部が電子放出部を兼ね
る素子でも良い)。このような要件を満たすものとして
は、例えば表面伝導型放出素子や、横形の電界放出素子
を挙げることができる。以下、表面伝導型放出素子、横
型の電界放出素子の順に説明する。表面伝導型放出素子
には、例えば、前記従来図1の態様や、電子放出部の近
傍に微粒子を備えた態様がある。前者に関しては、既に
従来技術の欄で説明したように種々の材料のものが知ら
れているが、これらは全て本発明の実施の形態に用いる
電子放出素子として適する。後者に関しては、後述の実
施の形態において材料、構成、製法などを詳しく説明す
るが、全て本発明に用いる電子放出素子として適する。
即ち、本発明の実施の形態において、表面伝導型放出素
子を用いる場合には、該素子の材料、構成、製法などに
特に制限はない。
As shown in the above equation (2), SQRT (Vf
If / Va) is kept constant, Lef will be constant, and there will be no displacement of electrons that collide with the phosphor. In this case, the voltage Va applied to the phosphor and the voltage Vf applied to the electron-emitting device
Are controlled simultaneously so that the ratio between the two is constant. At this time, as described in the related art, SQ
Since the value of RT (Vf / Va) is not proportional to the emission luminance,
The amount of change with respect to the luminance adjustment amount is determined and Va and Vf are determined and controlled so that a desired luminance change is performed on the luminance adjustment signal. As described above, the electron-emitting device used in the embodiment of the present invention includes a positive electrode, a negative electrode, and an electron-emitting portion as constituent members, and these constituent members are formed side by side on the substrate plane (the negative electrode is not limited to the negative electrode). Some of the elements may also serve as electron emission portions). As a device satisfying such requirements, for example, a surface conduction electron-emitting device and a horizontal field emission device can be cited. Hereinafter, the surface conduction electron-emitting device and the horizontal field emission device will be described in this order. The surface conduction electron-emitting device includes, for example, the conventional embodiment shown in FIG. As for the former, various materials are already known as described in the section of the prior art, but all of them are suitable as the electron-emitting device used in the embodiment of the present invention. Regarding the latter, materials, configurations, manufacturing methods, and the like will be described in detail in embodiments described below, but all are suitable as electron-emitting devices used in the present invention.
That is, when a surface conduction electron-emitting device is used in the embodiment of the present invention, the material, configuration, manufacturing method, and the like of the device are not particularly limited.

【0040】そして、表面伝導型放出素子に関しては、
電子が偏向される方向を示すベクトルEfは、図7に示
す向きとなる。図7(A)は断面図、(B)は平面図で
あり、図中の40は基板、41は正極、42は負極、4
3は電子放出部、VFは表面伝導型放出素子に駆動電圧
を印加するための電源である。次に、横型の電界放出素
子とは、電界放出素子の中でも特に負極42、電子放出
部43、正極41が基板平面に沿って並設された態様の
ものをさしている。例えば、前記(従来図2)の素子
は、基板平面に対して垂直方向に負極:電子放出部、正
極が設けられているため、横形の範疇には含まれない
が、例えば図8(A)〜(C)に例示する素子は横形の
範疇に含まれる。
As for the surface conduction electron-emitting device,
The vector Ef indicating the direction in which the electrons are deflected has the direction shown in FIG. 7A is a cross-sectional view, and FIG. 7B is a plan view, in which 40 is a substrate, 41 is a positive electrode, 42 is a negative electrode,
Reference numeral 3 denotes an electron emitting unit, and VF denotes a power supply for applying a driving voltage to the surface conduction electron-emitting device. Next, the horizontal field emission device refers to a field emission device in which a negative electrode 42, an electron emission portion 43, and a positive electrode 41 are arranged side by side along a substrate plane. For example, the device of the prior art (conventional FIG. 2) is not included in the horizontal category because the negative electrode: the electron emission portion and the positive electrode are provided in the direction perpendicular to the substrate plane. Elements illustrated in (C) to (C) are included in a horizontal category.

【0041】図8(A)〜(C)は、横形の電子放出素
子が基板平面上にX方向に沿って形成されている典型例
を示す斜視図である。
FIGS. 8A to 8C are perspective views showing a typical example in which a horizontal electron-emitting device is formed on a substrate plane along the X direction.

【0042】図中、50は基板、51は正極、52は負
極、53は電子放出部を示している。横形の電子放出素
子には、この図8に例示したもの以外にも、いろいろな
形状のものが考えられるが、要するに図4を参照して前
述したように、電子ビームの軌道が鉛直方向から偏向す
るものであれば本発明の実施の形態に用いる素子として
適する。従って、例えば図8(A)〜(C)に示す形態
に、電子ビームの強度を変調するための変調電極を付加
したものでもよい。また、電子放出部53は、負極の一
部がこれを兼ねるものであってもよいし、負極のうえに
付加した部材であってもよい。また横形の電界放出素子
の電子放出部に用いる材料には、例えば高融点金属やダ
イアモンドが挙げられるが、良好に電子を放出する材料
であればこれに限るものではない。
In the drawing, reference numeral 50 denotes a substrate, 51 denotes a positive electrode, 52 denotes a negative electrode, and 53 denotes an electron emitting portion. The horizontal electron-emitting device may have various shapes other than the one illustrated in FIG. 8, but in short, as described above with reference to FIG. 4, the trajectory of the electron beam is deflected from the vertical direction. If it does, it is suitable as an element used in the embodiment of the present invention. Therefore, for example, a configuration in which a modulation electrode for modulating the intensity of an electron beam is added to the configuration shown in FIGS. In addition, the electron emission portion 53 may be a part of the negative electrode serving as the negative electrode, or may be a member added on the negative electrode. Examples of the material used for the electron emission portion of the horizontal field emission device include a high melting point metal and diamond. However, the material is not limited to this, as long as the material emits electrons well.

【0043】更に、横形の電界放出素子に関しては、電
子ビームが偏向される方向を示すベクトルEfは、図9
(A)(B)に示す向きとなる。図9(A)は断面図、
(B)は平面図であり、図中の50は基板、51は正
極、52は負極、53は電子放出部、VFは素子に駆動
電圧を印加するための電源である。
Further, for the horizontal field emission device, the vector Ef indicating the direction in which the electron beam is deflected is shown in FIG.
The orientation is as shown in (A) and (B). FIG. 9A is a cross-sectional view,
(B) is a plan view, in which 50 is a substrate, 51 is a positive electrode, 52 is a negative electrode, 53 is an electron-emitting portion, and VF is a power supply for applying a drive voltage to the element.

【0044】以上、本発明で用いるのに好適な電子放出
素子について説明したが、本実施の形態の画像表示装置
においては表面伝導型放出素子を用いた。
As described above, the electron-emitting device suitable for use in the present invention has been described. In the image display device of the present embodiment, a surface-conduction type electron-emitting device is used.

【0045】以下、添付図面を参照して本発明の好適な
実施の形態を詳細に説明する。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【0046】図1は本発明の実施の形態の画像表示装置
の構成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an image display device according to an embodiment of the present invention.

【0047】図において、61は本実施の形態の画像表
示パネルを示し、ここでは水平(行9方向に480個、
垂直(列)方向に240個の蛍光体がR,G,Bの順に
縦ストライプ状に配列され、各蛍光体に対応する電子放
出素子が行方向配線と列方向配線により(240×48
0)の単純マトリクス状に配線されているものとし、こ
の画像表示パネル61の各素子を線順次に駆動する例で
説明する。
In the figure, reference numeral 61 denotes an image display panel according to the present embodiment, which is horizontal (480 pixels in the row 9 direction;
In the vertical (column) direction, 240 phosphors are arranged in the form of vertical stripes in the order of R, G, B, and the electron-emitting devices corresponding to each phosphor are formed by row wiring and column wiring (240 × 48).
In the following, an example will be described in which the elements of the image display panel 61 are driven in a line-sequential manner.

【0048】入力されたテレビジョン(TV)信号s1
は、デコーダ部62によりR,G,B信号にデコードさ
れ、アナログプリプロセス部63に入力される。アナロ
グプリプロセス部63は、同期分離回路、色調整回路、
コントラスト制御回路、直流再生回路、ブライトネス制
御回路、マトリックス回路、ローパスフィルタなどの回
路を有し、信号レベル制御、直流再生、帯域制限された
R,G,B信号のそれぞれを、対応するA/Dコンバー
タ64a〜64cに出力する。またPLL制御のための
同期信号(sync)をタイミング制御部65に出力するほ
か、R,G,B信号をマトリックス部で混合して得た輝
度信号s20をビデオ検出部73ヘ送る。
The input television (TV) signal s1
Are decoded into R, G, and B signals by a decoder unit 62 and input to an analog preprocessing unit 63. The analog preprocessing unit 63 includes a synchronization separation circuit, a color adjustment circuit,
It has circuits such as a contrast control circuit, a DC reproduction circuit, a brightness control circuit, a matrix circuit, and a low-pass filter. The signal level control, the DC reproduction, and the band-limited R, G, and B signals are each converted to a corresponding A / D signal. Output to converters 64a to 64c. Further, in addition to outputting a synchronizing signal (sync) for PLL control to the timing control unit 65, a luminance signal s20 obtained by mixing the R, G, and B signals in the matrix unit is sent to the video detection unit 73.

【0049】A/Dコンバータ64a〜64cのそれぞ
れは、タイミング制御部65からのサンプリングクロッ
クs2により、各アナログR,G,B信号をサンプリン
グして所定の階調数のデジタル信号に変換する。これら
A/Dコンバータ64a〜64cからのデジタル画像信
号s9を入力したデジタルプロセス部66は、その画像
信号s9に対してガンマ処理や、輪郭強調やノイズ抑制
のためのデジタルフィルタ処理を行い、その結果をデー
タ並べ替え部67へデジタル信号で出力する。また、デ
ジタルプロセス部66は、システム制御部74からの係
数データs15により輪郭強調の制御やコントラスト制
御も行う。
Each of the A / D converters 64a to 64c samples each analog R, G, B signal according to the sampling clock s2 from the timing control unit 65 and converts it into a digital signal having a predetermined number of gradations. The digital processing unit 66, which has received the digital image signal s9 from the A / D converters 64a to 64c, performs gamma processing and digital filter processing for edge enhancement and noise suppression on the image signal s9. Is output to the data rearranging section 67 as a digital signal. Further, the digital processing unit 66 also performs contour enhancement control and contrast control based on the coefficient data s15 from the system control unit 74.

【0050】データ並べ替え部67は、図3の水平タイ
ミング図に示すように、1水平期間に相当するR,G,
Bそれぞれ160個のデータ(s9)をシリアル画像デ
ータs10で示すように時間軸方向に圧縮し、かつ蛍光
体の色配列に対応した順にRGBデータを並べ替えて、
シフトレジスタ68に1ライン480個のシリアル画像
データとして転送する。
As shown in the horizontal timing chart of FIG. 3, the data rearranging section 67 converts R, G,
B, each of the 160 data (s9) is compressed in the time axis direction as shown by serial image data s10, and the RGB data is rearranged in an order corresponding to the color arrangement of the phosphors.
The data is transferred to the shift register 68 as 480 serial image data per line.

【0051】シフトレジスタ68は、シリアル画像デー
タs10をシフトクロックs6に同期して読み込み、1
ライン480個のデータから成るシリアル画像データを
パラレルデータに変換して、水平ブランキング期間に変
調信号発生部69に送る。
The shift register 68 reads the serial image data s10 in synchronization with the shift clock s6, and
The serial image data consisting of 480 lines of data is converted into parallel data and sent to the modulation signal generator 69 during the horizontal blanking period.

【0052】本実施の形態においては、変調信号発生部
69はパルス幅変調方式により、シフトレジスタ68か
ら入力されるパラレルデータ(画像データ)を変調して
おり、表示パネル61の1行分の電子放出素子の数に対
応する480個(160画素)のパルス幅変調器を有し
ている。そして1水平期間中に、各々のパルス幅変調器
に入力される画像データの大きさに比例した時間幅を持
つパルス信号をパルス幅変調信号s7に基づいて発生し
て水平駆動用ドライバ70に出力する。水平駆動用ドラ
イバ70は、Vf制御部75からの信号s17により電
子放出素子に印加するパルス信号の電圧振幅Veを制御
して表示パネル61に出力する。
In the present embodiment, the modulation signal generator 69 modulates parallel data (image data) input from the shift register 68 by a pulse width modulation method, so that one line of the display panel 61 is controlled. It has 480 (160 pixels) pulse width modulators corresponding to the number of emission elements. Then, during one horizontal period, a pulse signal having a time width proportional to the size of the image data input to each pulse width modulator is generated based on the pulse width modulation signal s7 and output to the horizontal drive driver 70. I do. The horizontal driving driver 70 controls the voltage amplitude Ve of the pulse signal applied to the electron-emitting device by the signal s17 from the Vf control unit 75 and outputs the voltage to the display panel 61.

【0053】図2の垂直タイミング図に示すように、タ
イミング制御部65から出力される行走査のためのタイ
ミング信号s8(V_START,H_CLK)を入力するシフトレ
ジスタ71は、表示パネル61の行方向配線に接続され
た電子放出素子を選択して駆動走査するための行選択信
号を垂直駆動用ドライバ72に出力する。垂直駆動用ド
ライバ72は、表示パネル61の240行分のトランジ
スタなどのスイッチング素子を含み、これらスイッチン
グ素子のそれぞれは行方向配線が選択された時に導通
し、Vf制御部75から出力されるバイアス電圧Vsを表
示パネル61の選択された行方向配線に印加する。
As shown in the vertical timing diagram of FIG. 2, a shift register 71 for inputting a timing signal s8 (V_START, H_CLK) for row scanning output from the timing control unit 65 is provided in the row wiring of the display panel 61. And outputs a row selection signal to the vertical drive driver 72 for selecting and driving and scanning the electron-emitting device connected to. The vertical drive driver 72 includes switching elements such as transistors for 240 rows of the display panel 61, and each of these switching elements becomes conductive when a row-direction wiring is selected, and a bias voltage output from the Vf control unit 75. Vs is applied to the selected row-direction wiring of the display panel 61.

【0054】このように1行方向配線が選択されて駆動
される毎に、水平駆動用ドライバ70から、その選択さ
れた行に対応する1ライン分の画像データが出力され
て、表示パネル61に線順次で画像が表示される。
Each time one row direction wiring is selected and driven in this manner, one line of image data corresponding to the selected row is output from the horizontal driving driver 70 and is output to the display panel 61. Images are displayed line-sequentially.

【0055】図4は本実施の形態のシステム制御部74
の構成を示すブロック図である。
FIG. 4 shows a system control unit 74 according to this embodiment.
FIG. 3 is a block diagram showing the configuration of FIG.

【0056】図4において、本実施の形態のシステム制
御部74は、CPU81,ROM82,RAM83,E
EPROM84,A/Dコンバータ85,D/Aコンバ
ータ86,I/Oポート87を含み、ROM82に格納
された制御プログラムに基づいてCPU81が制御処理
を実行することにより装置全体の制御が行われる。D/
Aコンバータ86の出力信号s13,s14はコントラ
スト制御、ブライトネス制御のための制御信号であり、
これらの信号はアナログプリプロセス部63に伝達さ
れ、R,G,B信号のレベルや直流再生量をコントロー
ルする。輝度調整信号s21は、消費電力低減のために
輝度調整部78をコントロールするための制御信号であ
る。
In FIG. 4, the system control unit 74 of the present embodiment includes a CPU 81, a ROM 82, a RAM 83,
The CPU 81 includes an EPROM 84, an A / D converter 85, a D / A converter 86, and an I / O port 87. The CPU 81 executes a control process based on a control program stored in a ROM 82 to control the entire apparatus. D /
Output signals s13 and s14 of the A converter 86 are control signals for contrast control and brightness control.
These signals are transmitted to the analog pre-processing unit 63, and control the levels of the R, G, and B signals and the amount of DC reproduction. The brightness adjustment signal s21 is a control signal for controlling the brightness adjustment unit 78 to reduce power consumption.

【0057】再び図1に戻り、ユーザインターフェース
部76は、画質調整などのユーザ要求をシステム制御部
74に伝達したり、システム制御部74から出力される
諸情報を表示しており、これらの情報のやり取りは信号
s12により行われる。
Returning to FIG. 1, the user interface unit 76 transmits a user request such as image quality adjustment to the system control unit 74 and displays various information output from the system control unit 74. Are exchanged by a signal s12.

【0058】ビデオ検出部73は、アナログプリプロセ
ス部63から出力される輝度信号s20を、タイミング
制御部65から出力される水平ブランキングが付加され
た1フィールド毎のゲートの信号s5(図2参照)によ
り積分し、輝度信号s20の平均値をフィールド毎に検
出し、その検出した結果を示す平均輝度信号s11をシ
ステム制御部74に出力する。この平均輝度信号s11
は、図4のA/Dコンバータ85によってデジタル信号
に変換された後、CPU81に取り込まれる。そして、
CPU81は、この入力したデジタル平均輝度値と基準
値とを比較し、基準値よりも大きい場合に輝度調整信号
s21を輝度調整部78に出力する。
The video detection unit 73 converts the luminance signal s20 output from the analog preprocessing unit 63 into a gate signal s5 for each field to which horizontal blanking is added, which is output from the timing control unit 65 (see FIG. 2). ), An average value of the luminance signal s20 is detected for each field, and an average luminance signal s11 indicating the detection result is output to the system control unit 74. This average luminance signal s11
Is converted into a digital signal by the A / D converter 85 in FIG. And
The CPU 81 compares the input digital average luminance value with the reference value, and outputs a luminance adjustment signal s21 to the luminance adjustment section 78 when the digital average luminance value is larger than the reference value.

【0059】図5は、輝度調整部78の構成を示すブロ
ック図である。
FIG. 5 is a block diagram showing the structure of the brightness adjusting section 78.

【0060】図5において、91はVf制御用ROM、
92はVa制御用ROMであり、それぞれ輝度調整信号
s21をアドレス信号として入力し、それぞれ対応する
Vf,Vaの値を増減させる指示データs16,s18を
出力する。尚、これらROM91,92の同じアドレス
に記憶された指示データ同士は、前述したように、素子
電圧Vfとアノード電圧Vaとの比が一定になるような値
に設定されている。指示データs16は、選択されてい
る電子放出素子に印加する印加電圧Vfの値を制御する
ための制御信号で、Vf制御部75に入力される。また
指示データs18は、電子放出素子から放出された電子
を加速するためのアノード電圧Vaを出力する高圧発生
部77に出力され、そこから出力される高圧電圧Vaの
値が制御される。こうして電圧パルスの振幅Vfと加速
電圧Vaとの比を略一定にした状態で、素子電圧Vf,ア
ノード電圧Vaを変化させるように制御する。この制御
の結果、電子ビーム位置のズレの無い状態で表示パネル
61の発光輝度をある基準値以下に制御することができ
る。
In FIG. 5, reference numeral 91 denotes a Vf control ROM;
Reference numeral 92 denotes a Va control ROM, which inputs the luminance adjustment signal s21 as an address signal and outputs instruction data s16 and s18 for increasing and decreasing the corresponding Vf and Va values. The instruction data stored at the same address in the ROMs 91 and 92 are set to values such that the ratio between the element voltage Vf and the anode voltage Va becomes constant, as described above. The instruction data s16 is a control signal for controlling the value of the applied voltage Vf applied to the selected electron-emitting device, and is input to the Vf control unit 75. The instruction data s18 is output to a high-voltage generator 77 that outputs an anode voltage Va for accelerating electrons emitted from the electron-emitting device, and the value of the high-voltage Va output therefrom is controlled. The element voltage Vf and the anode voltage Va are controlled so that the ratio between the voltage pulse amplitude Vf and the acceleration voltage Va is substantially constant. As a result of this control, the light emission luminance of the display panel 61 can be controlled to a certain reference value or less in a state where there is no shift in the electron beam position.

【0061】図6は本実施の形態のシステム制御部74
における制御処理を示すフローチャートで、この処理を
実行する制御プログラムはROM82に記憶されてい
る。
FIG. 6 shows a system control unit 74 of this embodiment.
Is a flowchart showing the control processing in the above, and a control program for executing this processing is stored in the ROM 82.

【0062】まずステップS31で、ビデオ検出部で検
出された平均輝度信号s11を入力し、ステップS32
で、その平均輝度信号s11の値が基準値よりも大きい
かどうかをみる。基準値よりも大きい時はステップS3
3に進み、Vf制御部75から出力される信号s17に
より制御される電圧振幅Ve、及びバイアス電圧Vsを制
御し、高圧発生部77から出力されるアノード電圧Va
を制御するための輝度調整信号s21を出力する。これ
により、平均輝度信号s11の値が基準値以上のとき
は、Vf制御部75により各素子に印加される素子電圧
Vfと、アノード電圧Vaとが、Vf/Vaとの比を略一定
にした状態で変更されて、その結果、平均輝度が下げら
れ、消費電力及び蛍光体の発熱を抑えることができる。
しかも、この電圧制御により、電子が蛍光体に衝突する
位置(Lef)が変動されないため、表示される画像の色
ずれ等を防止できる。
First, in step S31, the average luminance signal s11 detected by the video detector is input, and in step S32
Then, it is determined whether or not the value of the average luminance signal s11 is larger than the reference value. If it is larger than the reference value, step S3
3, the voltage amplitude Ve controlled by the signal s17 output from the Vf control unit 75 and the bias voltage Vs are controlled, and the anode voltage Va output from the high voltage generation unit 77 is controlled.
And outputs a brightness adjustment signal s21 for controlling. Thus, when the value of the average luminance signal s11 is equal to or greater than the reference value, the ratio between the element voltage Vf applied to each element by the Vf control unit 75 and the anode voltage Va is substantially constant at Vf / Va. The state is changed, and as a result, the average luminance is reduced, and power consumption and heat generation of the phosphor can be suppressed.
In addition, the voltage control does not change the position (Lef) at which electrons collide with the phosphor, so that it is possible to prevent a color shift or the like of a displayed image.

【0063】以上の例では、各R,G,Bの蛍光体が縦
ストライプに配列されている表示パネル61において、
アナログプリプロセス部63からの輝度信号s20によ
る輝度評価値に基づいて、各素子に印加される素子電圧
Vf及びアノード電圧Vaを制御して発光輝度を抑える例
を説明した。この場合では、輝度信号s20にはR,
G,B信号が同等の割合で混合されている(例;輝度信
号s20=(R+G+B)/3)が、例えば市松配列の
ようにR,G,Bの蛍光体の数が異なる場合には、その
割合で輝度信号s20を生成する。
In the above example, in the display panel 61 in which the R, G, and B phosphors are arranged in a vertical stripe,
An example has been described in which the device voltage Vf and the anode voltage Va applied to each device are controlled based on the brightness evaluation value based on the brightness signal s20 from the analog pre-processing unit 63 to suppress the light emission brightness. In this case, the luminance signal s20 contains R,
Although the G and B signals are mixed at the same ratio (eg, luminance signal s20 = (R + G + B) / 3), for example, when the numbers of R, G, and B phosphors are different like a checkered arrangement, The luminance signal s20 is generated at that rate.

【0064】更に、表示パネル61の発光輝度を求める
輝度信号を得るために、高圧発生部77に平均高圧アノ
ード電流を検出する手段、或は高圧発生部77へ電力供
給する電源ラインの平均供給電流を検出する手段等を設
け、これら手段により検出した平均高圧アノード電流、
或は平均供給電流を示す信号s22をシステム制御部7
4に出力してもよい。 <本実施の形態の表面伝導型放出素子の製法及び用途説
明>図11は、本実施の形態の表示パネル1000の外
観斜視図であり、その内部構造を示すために表示パネル
1000の1部を切り欠いて示している。
Further, in order to obtain a luminance signal for obtaining the light emission luminance of the display panel 61, means for detecting the average high-voltage anode current in the high-voltage generation unit 77 or the average supply current of the power supply line for supplying power to the high-voltage generation unit 77 Means for detecting the average high-voltage anode current detected by these means,
Alternatively, the signal s22 indicating the average supply current is supplied to the system control unit 7
4 may be output. <Description of Manufacturing Method and Application of Surface Conduction Emission Element of Present Embodiment> FIG. 11 is an external perspective view of a display panel 1000 of the present embodiment, and a part of the display panel 1000 is shown in order to show its internal structure. It is shown cut out.

【0065】図中、1005はリアプレート、1006
は側壁、1007はフェースプレートであり、1005
〜1007により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、例えばフリットガ
ラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、400℃〜500℃で10分以上焼成することによ
り封着を達成した。気密容器内部を真空に排気する方法
については後述する。
In the figure, 1005 is a rear plate, 1006
Is a side wall, 1007 is a face plate, 1005
1007 form an airtight container for maintaining the inside of the display panel at a vacuum. When assembling the airtight container, it is necessary to seal the joints of the members in order to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and 400 g is applied in the air or in a nitrogen atmosphere. Sealing was achieved by baking for 10 minutes or more at 500C to 500C. A method of evacuating the inside of the airtight container to a vacuum will be described later.

【0066】リアプレート1005には、基板1001
が固定されているが、この基板1001上には表面伝導
型放出素子1002がN×M個形成されている(ここで
N,Mは2以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、N=300
0,M=1000以上の数を設定することが望ましい。
本実施の形態においては、N=3072,M=1024
とした)。前記N×M個の表面伝導型放出素子1002
は、M本の行方向配線1003とN本の列方向配線10
04により単純マトリクス配線されている。前記100
1〜1004によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Are fixed, but N × M surface-conduction emission devices 1002 are formed on the substrate 1001 (where N and M are positive integers of 2 or more, and the desired number of display pixels) For example, in a display device for displaying high-definition television, N = 300.
It is desirable to set 0, M = 1000 or more.
In the present embodiment, N = 3072, M = 1024
And). The N × M surface conduction electron-emitting devices 1002
Are M row-directional wirings 1003 and N column-directional wirings 10
04 is a simple matrix wiring. 100
The portion constituted by 1 to 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described later in detail.

【0067】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子源の基板1001を固定
する構成としたが、マルチ電子源の基板1001が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板1001自体を用いて
もよい。
In the present embodiment, the configuration is such that the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the airtight container. However, when the substrate 1001 of the multi-electron source has sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.

【0068】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態の
表示パネル1000はカラー表示用であるため、蛍光膜
1008の部分にはCRTの分野で用いられる赤
(R)、緑(G)、青(B)の3原色の蛍光体が塗り分
けられている。各色の蛍光体は、たとえば図12(A)
に示すようにストライプ状に塗り分けられ、各色の蛍光
体のストライプの間には黒色の導電体1010が設けて
ある。この黒色の導電体1010を設ける目的は、電子
の照射位置に多少のずれがあっても表示色にずれが生じ
ないようにするためや、外光の反射を防止して表示コン
トラストの低下を防ぐため、更には電子による蛍光膜の
チャージアップを防止するためなどである。黒色の導電
体1010には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。
On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since the display panel 1000 of this embodiment is for color display, phosphors of three primary colors of red (R), green (G), and blue (B) used in the field of CRT are provided on the fluorescent film 1008. It is painted separately. The phosphor of each color is, for example, as shown in FIG.
The black conductor 1010 is provided between the stripes of the phosphor of each color as shown in FIG. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if the electron irradiation position is slightly shifted, or to prevent the reflection of external light to prevent the reduction of the display contrast. This is to prevent charge-up of the fluorescent film by electrons. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0069】また、3原色の蛍光体の塗り分け方は図1
2(A)に示したストライプ状の配列に限られるもので
はなく、たとえば図12(B)に示すようなデルタ状配
列や、それ以外の配列であってもよい。なお、モノクロ
ームの表示パネルを作成する場合には、単色の蛍光体材
料を蛍光膜1008に用いればよく、また黒色導電材料
は必ずしも用いなくともよい。
FIG. 1 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 2A, and may be, for example, a delta arrangement as shown in FIG. 12B or another arrangement. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【0070】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。このメタルバック1009を設けた目的
は、蛍光膜1008が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜1
008を保護するため、電子加速電圧を印加するための
電極として作用させるため、蛍光膜1008を励起した
電子の導電路として作用させるためなどである。このメ
タルバック1009は、蛍光膜1008をフェースプレ
ート基板1007上に形成した後、蛍光膜表面を平滑化
処理し、その上にアルミニウムを真空蒸着する方法によ
り形成した。なお、蛍光膜1008に低電圧用の蛍光体
材料を用いた場合には、メタルバック1009は用いな
い。
A metal back 1009 known in the CRT field is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 1008 so that the fluorescent film 1
008, to act as an electrode for applying an electron accelerating voltage, and to make the fluorescent film 1008 act as a conductive path for the excited electrons. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing aluminum thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0071】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、例えばITOを材料とする透明電極を設けてもよ
い。
Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.

【0072】また、Dx1〜DxMおよびDy1〜DyNおよび
Hvは、当該表示パネル1000と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Dx1〜DxMはマルチ電子源の行方向配線1
003と、Dy1〜DyNはマルチ電子源の列方向配線10
04と、Hvはフェースプレートのメタルバック100
9とそれぞれ電気的に接続している。
Dx1 to DxM, Dy1 to DyN, and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel 1000 to an electric circuit (not shown). Dx1 to DxM are the row direction wirings 1 of the multi-electron source
003 and Dy1 to DyN are the column wirings 10 of the multi-electron source.
04 and Hv are the metal back 100 of the face plate
9, respectively.

【0073】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を10のマイナス7乗[to
rr]程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
ー膜(不図示)を形成する。ゲッター膜とは、たとえば
Baを主成分とするゲッター材料をヒータもしくは高周
波加熱により加熱し蒸着して形成した膜であり、該ゲッ
ター膜の吸着作用により気密容器内は1×10マイナス
5乗ないしは1×10マイナス7乗[torr]の真空度に
維持される。
In order to evacuate the inside of the hermetic container, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to 10 −7 [to
rr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. The getter film is, for example, a film formed by heating and depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the airtight container is 1 × 10−5 or 1 due to the adsorbing action of the getter film. It is maintained at a degree of vacuum of × 10−7 [torr].

【0074】以上、本発明の実施の形態の表示パネル1
000の基本構成と製法を説明した。
As described above, the display panel 1 according to the embodiment of the present invention
000 has been described.

【0075】次に、この実施の形態の表示パネル100
0に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。しかしながら、本願発明者らは、表面伝
導型放出素子の中では、電子放出部もしくはその周辺部
を微粒子膜から形成したものが電子放出特性に優れ、し
かも製造が容易に行えることを見出している。したがっ
て、高輝度で大画面の画像表示装置のマルチ電子源に用
いるには、最も好適であると言える。そこで、上記実施
の形態の表示パネルにおいては、電子放出部もしくはそ
の周辺部を微粒子膜から形成した表面伝導型放出素子を
用いた。そこで、まず好適な表面伝導型放出素子につい
て基本的な構成と製法および特性を説明し、その後で多
数の素子を単純マトリクス配線したマルチ電子源の構造
について述べる。
Next, the display panel 100 of this embodiment is described.
A method for manufacturing the multi-electron source used for the first embodiment will be described.
The multi-electron source used for the image display device of the present embodiment is
There is no limitation on the material, shape, or manufacturing method of the surface conduction electron-emitting device as long as it is an electron source in which the surface conduction electron-emitting devices are arranged in a simple matrix. However, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron source of a high-luminance, large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which a large number of devices are arranged in a simple matrix will be described.

【0076】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Type Emission Device) A typical configuration of a surface conduction type emission device in which an electron emission portion or its peripheral portion is formed from a fine particle film is a flat type or a vertical type. Kinds are given.

【0077】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図13に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図(A)および断
面図(B)である。図中、1101は基板、1102と
1103は素子電極、1104は導電性薄膜、1105
は通電フォーミング処理により形成した電子放出部、1
113は通電活性化処理により形成した薄膜である。
(Planar surface conduction electron-emitting device) First, the structure and manufacturing method of a plane surface conduction electron-emitting device will be described. FIG. 13 shows a plan view (A) and a cross-sectional view (B) for describing the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are device electrodes, 1104 is a conductive thin film, 1105
Are electron-emitting portions formed by an energization forming process;
Reference numeral 113 denotes a thin film formed by the activation process.

【0078】基板1101としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上に、例えばSiO2を材料とする絶縁層
を積層した基板などを用いることができる。
As the substrate 1101, for example, various glass substrates such as quartz glass and blue plate glass, various ceramics substrates such as alumina, or an insulating layer made of, for example, SiO 2 is formed on the various substrates described above. A stacked substrate or the like can be used.

【0079】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。たとえば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、あるいはこれらの金属の合
金、あるいはIn2O3−SnO2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法(たとえば印刷
技術)を用いて形成してもさしつかえない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Materials may be appropriately selected and used from metals such as Ag and the like, alloys of these metals, metal oxides such as In 2 O 3 —SnO 2, and semiconductors such as polysilicon. The electrodes can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrodes can be formed using other methods (for example, printing techniques). I can't wait.

【0080】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さdについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
Generally, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. However, for application to a display device, it is preferable that the electrode spacing L be more than a few micrometers. It is in the range of ten micrometers. As for the thickness d of the device electrode, an appropriate numerical value is usually selected from a range of several hundred angstroms to several micrometers.

【0081】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film including a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0082】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは10オングストロ
ームから200オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極1102或は
1103と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。具体的には、数オングスト
ロームから数千オングストロームの範囲のなかで設定す
るが、なかでも好ましいのは10オングストロームから
500オングストロームの間である。
The particle size of the fine particles used in the fine particle film is in the range of several angstroms to several thousand angstroms, and particularly preferably in the range of 10 angstroms to 200 angstroms.
Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, conditions necessary for good electrical connection to the element electrode 1102 or 1103, conditions necessary for performing energization forming described later, and
Conditions necessary for setting the electric resistance of the fine particle film itself to an appropriate value described later, and the like. Specifically, it is set in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.

【0083】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Pd,Pt,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pbなどをはじめとする金属や、PdO,Sn
O2,In2O3,PbO,Sb2O3などをはじめとする
酸化物や、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4などをはじめとする硼化物や、TiC,Zr
C,HfC,TaC,SiC,WCなどをはじめとする
炭化物や、TiN,ZrN,HfN,などをはじめとす
る窒化物や、Si,Ge,などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
a, W, Pb and other metals, PdO, Sn
Oxides such as O2, In2O3, PbO, Sb2O3, etc .; HfB2, ZrB2, LaB6, CeB6, YB
4, borides such as GdB4, TiC, Zr
Carbides such as C, HfC, TaC, SiC, WC, etc .; nitrides such as TiN, ZrN, HfN, etc .; semiconductors such as Si, Ge, etc .; and carbon. Are appropriately selected from these.

【0084】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[オーム/□]の範囲に含ま
れるよう設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set so as to be included in the range of 10 3 to 10 7 [Ohm / □].

【0085】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図13の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG.
Although the substrate, the device electrode, and the conductive thin film are stacked in this order from the bottom, in some cases, the substrate, the conductive thin film, and the device electrode may be stacked in this order from the bottom.

【0086】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜1104に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図13においては模式的に示した。
The electron-emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrically higher resistance than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104.
Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion, they are schematically shown in FIG.

【0087】また、薄膜1113は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部1105およびその
近傍を被覆している。薄膜1113は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.

【0088】薄膜1113は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は500[オングストロ
ーム]以下とするが、300[オングストローム]以下
とするのがさらに好ましい。なお、実際の薄膜1113
の位置や形状を精密に図示するのは困難なため、図13
においては模式的に示した。また、平面図(A)におい
ては、薄膜1113の一部を除去した素子を図示した。
The thin film 1113 is made of any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but 300 [Å] or less. Is more preferred. The actual thin film 1113
It is difficult to accurately illustrate the position and shape of
Is schematically shown. In the plan view (A), an element in which a part of the thin film 1113 is removed is illustrated.

【0089】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
すなわち、基板1101には青板ガラスを用い、素子電
極1102と1103にはNi薄膜を用いた。素子電極
の厚さdは1000[オングストローム]、電極間隔L
は2[マイクロメータ]とした。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode is 1000 [angstrom], and the electrode interval L
Is 2 [micrometers].

【0090】微粒子膜の主要材料としてPdもしくはP
dOを用い、微粒子膜の厚さは約100[オングストロ
ーム]、幅Wは100[マイクロメータ]とした。
As a main material of the fine particle film, Pd or P
Using dO, the thickness of the fine particle film was set to about 100 [angstrom], and the width W was set to 100 [micrometer].

【0091】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図14(a)〜(d)
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図13と同一である。
Next, a description will be given of a method of manufacturing a suitable flat surface conduction electron-emitting device. FIGS. 14A to 14D
Is a cross-sectional view for explaining a manufacturing process of the surface conduction electron-emitting device, and the notation of each member is the same as in FIG.

【0092】(1)まず、図14(a)に示すように、
基板1101上に素子電極1102および1103を形
成する。これら電極を形成するにあたっては、予め基板
1101を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる(堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい)。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、(a)に示した一対の素子電極(1102と110
3)を形成する。
(1) First, as shown in FIG.
Element electrodes 1102 and 1103 are formed over a substrate 1101. In forming these electrodes, the substrate 1101 is sufficiently washed beforehand with a detergent, pure water, and an organic solvent, and then the material of the device electrode is deposited (for example, a deposition method such as an evaporation method or a sputtering method). Vacuum film forming technology may be used). Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique, and a pair of device electrodes (1102 and 1102) shown in FIG.
Form 3).

【0093】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。この導電性薄膜1104
を形成するにあたっては、まず前記(a)の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である(具体的には、本実施
の形態では主要元素としてPdを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい)。
(2) Next, a conductive thin film 1104 is formed as shown in FIG. This conductive thin film 1104
In forming (1), first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organic metal solution is a solution of an organic metal compound containing, as a main element, a material of fine particles used for a conductive thin film (specifically, in this embodiment, Pd was used as a main element. In the embodiment, a dipping method is used as a coating method.
Other than that, for example, a spinner method or a spray method may be used).

【0094】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。
As a method of forming a conductive thin film made of a fine particle film, other than the method of applying an organic metal solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method In some cases, a deposition method or the like is used.

【0095】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。
(3) Next, as shown in FIG. 10C, the forming electrodes 1110 and 1112 are supplied from the forming power supply 1110.
The electron emitting portion 1105 is formed by applying an appropriate voltage during the period 03 and performing the energization forming process.

【0096】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜1104に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分(即ち、電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
This energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film and to appropriately break, deform, or alter a part of the conductive thin film 1104 to obtain a structure suitable for emitting electrons. This is the process of changing.
A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0097】通電方法をより詳しく説明するために、図
15に、フォーミング用電源1110から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅T1の三角波パルスをパルス間隔T2で連続的に印
加した。その際には、三角波パルスの波高値Vpfを、
順次昇圧した。また、電子放出部1105の形成状況を
モニタするためのモニタパルスPmを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計1
111で計測した。
FIG. 15 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain the energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse is
The pressure was increased sequentially. Also, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 are inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time is measured by the ammeter 1.
It was measured at 111.

【0098】本実施の形態においては、例えば10のマ
イナス5乗[torr]程度の真空雰囲気下において、例え
ばパルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
るたびに1回の割りで、モニタパルスPmを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Vpmは0.1[V]に設定した。
そして、素子電極1102と1103の間の電気抵抗が
1×10の6乗[オーム]になった段階、すなわちモニ
タパルス印加時に電流計1111で計測される電流が1
×10のマイナス7乗[A]以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。
In the present embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond], and the pulse interval T2 is set to 10
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted at a rate of once.
In order not to adversely affect the forming process,
The monitor pulse voltage Vpm was set to 0.1 [V].
Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [ohm], that is, when the current measured by the ammeter 1111 when the monitor pulse is applied becomes 1
At the stage where the power became × 10 −7 [A] or less, the energization related to the forming process was terminated.

【0099】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、例えば微粒子
膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝導
型放出素子の設計を変更した場合には、それに応じて通
電の条件を適宜変更するのが望ましい。
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment, and the design of the surface conduction electron-emitting device, such as the material and thickness of the fine particle film or the distance L between the device electrodes, is changed. In such a case, it is desirable to appropriately change the energization conditions accordingly.

【0100】(4)次に、図14(d)に示すように、
活性化用電源1112から素子電極1102と1103
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
1105に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
(図においては、炭素もしくは炭素化合物よりなる堆積
物を部材1113として模式的に示した)。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には100倍以上に
増加させることができる。
(4) Next, as shown in FIG.
The device electrodes 1102 and 1103 are supplied from the activation power source 1112.
During the energization activation process, apply an appropriate voltage during
Improve electron emission characteristics. This energization activation process
This is a process of energizing the electron-emitting portion 1105 formed by the energization forming process under appropriate conditions to deposit carbon or a carbon compound in the vicinity thereof.
(In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113). Note that by performing the energization activation process, the emission current at the same applied voltage can be typically increased by 100 times or more as compared with before the energization activation process.

【0101】具体的には、10のマイナス4乗ないし1
0のマイナス5乗[torr]の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物1113は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は500[オ
ングストローム]以下、より好ましくは300[オング
ストローム]以下である。
Specifically, 10 minus 4th power to 1
In a vacuum atmosphere in the range of 0 to the fifth power [torr],
By periodically applying a voltage pulse, carbon or a carbon compound originating from an organic compound existing in a vacuum atmosphere is deposited. The deposit 1113 is any one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å or less, more preferably 300 Å or less.

【0102】通電方法をより詳しく説明するために、図
16(a)に、活性化用電源1112から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は、1[ミリ秒],パルス間隔T
4は10[ミリ秒]とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。
FIG. 16A shows an example of an appropriate voltage waveform applied from the activation power supply 1112 in order to describe the energization method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T
4 is 10 [milliseconds]. The above-mentioned energization conditions are as follows:
This is a preferable condition for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the condition accordingly.

【0103】図14(d)に示す1114は、該表面伝
導型放出素子から放出される放出電流Ieを捕捉するた
めのアノード電極で、直流高電圧電源1115および電
流計1116が接続されている。(なお、基板1101
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極1114
として用いる)。活性化用電源1112から電圧を印加
する間、電流計1116で放出電流Ieを計測して通電
活性化処理の進行状況をモニタし、活性化用電源111
2の動作を制御する。電流計1116で計測された放出
電流Ieの一例を図16(b)に示す。活性化電源11
12からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ieは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ieがほぼ
飽和した時点で活性化用電源1112からの電圧印加を
停止し、通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 14D denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power supply 1115 and an ammeter 1116 are connected. (Note that the substrate 1101
When the activation process is performed after the display panel is incorporated into the display panel, the phosphor screen of the display panel is connected to the anode electrode 1114.
Used as). While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation processing, and the activation power supply 111
2 is controlled. FIG. 16B shows an example of the emission current Ie measured by the ammeter 1116. Activation power supply 11
When the pulse voltage starts to be applied from 12, the emission current Ie increases with time, but eventually saturates and hardly increases. As described above, when the emission current Ie is substantially saturated, the application of the voltage from the activation power supply 1112 is stopped, and the energization activation process ends.

【0104】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。
The above-mentioned energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.

【0105】以上のようにして、図14(e)に示す平
面型の表面伝導型放出素子を製造した。
As described above, the planar surface conduction electron-emitting device shown in FIG. 14E was manufactured.

【0106】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。
(Vertical Type Surface Conduction Emission Element) Next, another typical structure of a surface conduction type emission element in which an electron emission portion or its periphery is formed of a fine particle film, that is, a vertical type surface conduction emission device. The configuration of the element will be described.

【0107】図17は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の12
01は基板、1202と1203は素子電極、1206
は段差形成部材、1204は微粒子膜を用いた導電性薄
膜、1205は通電フォーミング処理により形成した電
子放出部、1213は通電活性化処理により形成した薄
膜、である。
FIG. 17 is a schematic cross-sectional view for explaining a vertical basic structure of the present embodiment.
01 is a substrate, 1202 and 1203 are device electrodes, 1206
Denotes a step forming member, 1204 denotes a conductive thin film using a fine particle film, 1205 denotes an electron emitting portion formed by an energization forming process, and 1213 denotes a thin film formed by an energization activation process.

【0108】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。し
たがって、前記図13の平面型における素子電極間隔L
は、垂直型においては段差形成部材1206の段差高L
sとして設定される。なお、基板1201、素子電極1
202および1203、微粒子膜を用いた導電性薄膜1
204、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材1206には、たとえばSiO2 のような電気的に絶
縁性の材料を用いる。このような垂直型で、段差が存在
する場合であっても面内に電位分布が生じている場合に
は本発明は有効である。この場合は、段差があることに
よって駆動電圧による電場の向きが平面型に比べて傾く
ので、平面型の場合とは前述の(2)式のKの値は異な
るが、加速電圧と駆動電圧との比をほぼ一定に保つこと
によりビームのずれを抑制できることに変わりはない。
即ち、本実施の形態は、加速電圧の方向に対して垂直な
成分を有する電場が生じる場合に有効である。
The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG.
Is the step height L of the step forming member 1206 in the vertical type.
s. In addition, the substrate 1201, the element electrode 1
202 and 1203, conductive thin film 1 using fine particle film
204, the materials listed in the description of the planar type can be used in the same manner. For the step forming member 1206, an electrically insulating material such as SiO2 is used. The present invention is effective when such a vertical type has a potential distribution in a plane even when a step is present. In this case, the direction of the electric field due to the driving voltage is inclined as compared with the plane type due to the presence of the step. It is still possible to suppress the deviation of the beam by keeping the ratio of.
That is, the present embodiment is effective when an electric field having a component perpendicular to the direction of the acceleration voltage is generated.

【0109】次に、垂直型の表面伝導型放出素子の製法
について説明する。図18(a)〜(f)は、製造工程
を説明するための断面図で、各部材の表記は前記図17
と同一である。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described. FIGS. 18A to 18F are cross-sectional views for explaining a manufacturing process.
Is the same as

【0110】(1)まず、図18(a)に示すように、
基板1201上に素子電極1203を形成する。
(1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.

【0111】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばSiO2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。
(2) Next, as shown in FIG. 13B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by laminating SiO2 by sputtering, for example, but other film forming methods such as vacuum deposition or printing may be used.

【0112】3)次に、同図(c)に示すように、絶縁
層の上に素子電極1202を形成する。
3) Next, as shown in FIG. 13C, an element electrode 1202 is formed on the insulating layer.

【0113】4)次に、同図(d)に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極1203を露出させる。
4) Next, as shown in FIG. 11D, a part of the insulating layer is removed by using, for example, an etching method to expose the element electrode 1203.

【0114】5)次に、同図(e)に示すように、微粒
子膜を用いた導電性薄膜1204を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。
5) Next, as shown in FIG. 11E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the flat type, a film forming technique such as a coating method may be used.

【0115】6)次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する(図
14(c)を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい)。
6) Next, as in the case of the planar type, the energization forming process is performed to form an electron emission portion (the same process as the planar type energization forming process described with reference to FIG. 14C). Just do it.)

【0116】(7)次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる(図14(d)を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い)。
(7) Next, as in the case of the flat type,
An energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron-emitting portion (the same process as the planar energization activation process described with reference to FIG. 14D may be performed).

【0117】以上のようにして、図18(f)に示す垂
直型の表面伝導型放出素子を製造した。
As described above, the vertical surface conduction electron-emitting device shown in FIG. 18F was manufactured.

【0118】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emission Device Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the device used in the display device will be described. Is described.

【0119】図19に、本実施の形態の表示装置に用い
た素子の(放出電流Ie)対(素子印加電圧Vf)特性、
および(素子電流If)対(素子印加電圧Vf)特性の典
型的な例を示す。なお、放出電流Ieは素子電流Ifに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
2本のグラフは各々任意単位で図示した。
FIG. 19 shows (emission current Ie) versus (element applied voltage Vf) characteristics of the element used in the display device of this embodiment.
And typical examples of (device current If) versus (device applied voltage Vf) characteristics. Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show the same current on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. For,
The two graphs are shown in arbitrary units.

【0120】表示装置に用いた素子は、放出電流Ieに
関して以下に述べる3つの特性を有している。
The element used in the display device has the following three characteristics regarding the emission current Ie.

【0121】第一に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。すなわ
ち、放出電流Ieに関して、明確な閾値電圧Vthを持っ
た非線形素子である。
First, when a voltage higher than a certain voltage (hereinafter referred to as a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0122】第二に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
Size can be controlled.

【0123】第三に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time for applying the voltage Vf. Can control.

【0124】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Vth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Vth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。
Because of the above characteristics, the surface conduction electron-emitting device could be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is,
The driving element has a threshold voltage Vth according to a desired light emission luminance.
The above voltage is appropriately applied, and a voltage lower than the threshold voltage Vth is applied to the non-selected elements. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0125】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, since the emission luminance can be controlled by using the second characteristic or the third characteristic, a gradation display can be performed.

【0126】(多数素子を単純マトリクス配線したマル
チ電子源の構造)次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。
(Structure of a Multi-Electron Source in which Many Devices are Wiring in a Simple Matrix) Next, the structure of a multi-electron source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0127】図20に示すのは、前記図11の表示パネ
ル1000に用いたマルチ電子源の平面図である。基板
1001上には、前記図13で示したものと同様な表面
伝導型放出素子が配列され、これらの素子は行方向配線
電極1003と列方向配線電極1004により単純マト
リクス状に配線されている。行方向配線電極1003と
列方向配線電極1004の交差する部分には、電極間に
絶縁層(不図示)が形成されており、電気的な絶縁が保
たれている。
FIG. 20 is a plan view of the multi-electron source used for the display panel 1000 shown in FIG. On the substrate 1001, surface conduction type emission elements similar to those shown in FIG. 13 are arranged, and these elements are wired in a simple matrix by row-direction wiring electrodes 1003 and column-direction wiring electrodes 1004. An insulating layer (not shown) is formed between the row-directional wiring electrodes 1003 and the column-directional wiring electrodes 1004 where they intersect, so that electrical insulation is maintained.

【0128】図20のA−A’に沿った断面を図21に
示す。
FIG. 21 shows a cross section taken along the line AA ′ of FIG.

【0129】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極1003、列方向配
線電極1004、電極間絶縁層(不図示)、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極1003および列方向配線電極1004
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。
The multi-electron source having such a structure is as follows.
After previously forming a row direction wiring electrode 1003, a column direction wiring electrode 1004, an interelectrode insulating layer (not shown), and a device electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate,
Row direction wiring electrode 1003 and column direction wiring electrode 1004
The device was manufactured by supplying power to each element through the device and performing an energization forming process and an energization activation process.

【0130】図22は、前記説明の表面伝導型放出素子
を電子源として用いたディスプレイパネルに、例えばテ
レビジョン放送をはじめとする種々の画像情報源より提
供される画像情報を表示できるように構成した多機能表
示装置の一例を示すための図である。図中、1000は
前述したディスプレイパネル、2101はディスプレイ
パネルの駆動回路、2102はディスプレイコントロー
ラ、2103はマルチプレクサ、2104はデコーダ、
2105は入出力インターフェース回路、2106はC
PU、2107は画像生成回路、2108および210
9および2110は画像メモリインターフェース回路、
2111は画像入力インターフェース回路、2112お
よび2113はTV信号受信回路、2114は入力部で
ある。
FIG. 22 shows a configuration in which image information provided from various image information sources such as television broadcasting can be displayed on a display panel using the above-described surface conduction electron-emitting device as an electron source. It is a figure for showing an example of a multifunctional display device. In the figure, 1000 is the display panel described above, 2101 is a display panel driving circuit, 2102 is a display controller, 2103 is a multiplexer, 2104 is a decoder,
2105 is an input / output interface circuit, 2106 is C
PU 2107 is an image generation circuit, 2108 and 210
9 and 2110 are image memory interface circuits,
2111 is an image input interface circuit, 2112 and 2113 are TV signal receiving circuits, and 2114 is an input unit.

【0131】(なお、本表示装置は、例えばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信,分離,再生,処理,記憶などに関する回路
やスピーカなどについては説明を省略する。)以下、画
像信号の流れに沿って各部の機能を説明してゆく。
(Note that, when the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Descriptions of circuits, speakers, and the like relating to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present invention will be omitted.) Hereinafter, the function of each unit will be described along the flow of image signals. go.

【0132】まず、TV信号受信回路2113は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるTV画像信号を受信するための回路である。受
信するTV信号の方式は特に限られるものではなく、例
えば、NTSC方式、PAL方式、SECAM方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるTV信号(例えばMUSE方式をはじめとす
るいわゆる高品位TV)は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。TV信号受信回路2113で受信された
TV信号は、デコーダ2104に出力される。
First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.

【0133】また、TV信号受信回路2112は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるTV画像信号を受信するための回路
である。前記TV信号受信回路2113と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ2104に出力
される。
The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.

【0134】また、画像入力インターフェース回路21
11は、例えばTVカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ2104に
出力される。
The image input interface circuit 21
Reference numeral 11 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to a decoder 2104.

【0135】また、画像メモリインターフェース回路2
110は、ビデオテープレコーダ(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ2104に出力される。
The image memory interface circuit 2
110 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for capturing the image signal stored in the decoder 2104. The captured image signal is output to the decoder 2104.

【0136】また、画像メモリインターフェース回路2
109は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ2104に出力される。
The image memory interface circuit 2
Reference numeral 109 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 2104.

【0137】また、画像メモリインターフェース回路2
108は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ21
04に出力される。
The image memory interface circuit 2
Reference numeral 108 denotes a circuit for taking in an image signal from a device that stores still image data, such as a so-called still image disk.
04 is output.

【0138】また、入出力インターフェース回路210
5は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるCPU2106と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
The input / output interface circuit 210
Reference numeral 5 denotes a circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. .

【0139】また、画像生成回路2107は、前記入出
力インターフェース回路2105を介して外部から入力
される画像データや文字・図形情報や、あるいはCPU
2106より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。本
回路により生成された表示用画像データは、デコーダ2
104に出力されるが、場合によっては前記入出力イン
ターフェース回路2105を介して外部のコンピュータ
ネットワークやプリンタ入出力することも可能である。
Further, the image generation circuit 2107 is provided with image data, character / graphic information input from the outside via the input / output interface circuit 2105, or a CPU.
A circuit for generating display image data based on the image data and character / graphic information output from 2106.
Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for performing image processing Circuits necessary for generating an image, such as those described above, are incorporated. The display image data generated by this circuit is
The data is output to an external computer network or a printer via the input / output interface circuit 2105 in some cases.

【0140】また、CPU2106は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。
The CPU 2106 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【0141】例えば、マルチプレクサ2103に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ2102に対して制御信号を発生し、画面表示周波
数や走査方法(例えばインターレースかノンインターレ
ースか)や一画面の走査線の数など表示装置の動作を適
宜制御する。
For example, a control signal is output to the multiplexer 2103, and an image signal to be displayed on the display panel is appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with an image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), and the number of scanning lines per screen are displayed. The operation of the device is appropriately controlled.

【0142】また、前記画像生成回路2107に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路2105を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。
Further, image data and character / graphic information are directly output to the image generation circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to access the image data or character / graphic information. Enter graphic information.

【0143】なお、CPU2106は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。
The CPU 2106 may, of course, be involved in work for other purposes. For example,
It may be directly related to a function of generating and processing information, such as a personal computer or a word processor.

【0144】あるいは、前述したように入出力インター
フェース回路2105を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。
Alternatively, the computer may be connected to an external computer network via the input / output interface circuit 2105 as described above, and operations such as numerical calculations may be performed in cooperation with external devices.

【0145】また、入力部2114は、前記CPU21
06に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック,バーコードリーダー,音
声認識装置など多様な入力機器を用いる事が可能であ
る。
The input unit 2114 is connected to the CPU 21.
06 is for the user to input commands, programs, data, and the like. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used.

【0146】また、デコーダ2104は、前記2107
ないし2113より入力される種々の画像信号を3原色
信号、または輝度信号とI信号,Q信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ2104は内部に画像メモリを備えるのが望まし
い。これは、例えばMUSE方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路2107およびCPU2106と協同して画像の
間引き,補間,拡大,縮小,合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。
Also, the decoder 2104 has the
And 2113 are circuits for inversely converting various image signals inputted from 2113 into three primary color signals or luminance signals and I and Q signals. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. Further, the provision of the image memory facilitates the display of a still image, or enables image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis in cooperation with the image generation circuit 2107 and the CPU 2106. This is because there is an advantage that it can be easily performed.

【0147】また、マルチプレクサ2103は、前記C
PU2106より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
2103はデコーダ2104から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路2101に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。
The multiplexer 2103 is connected to the C
A display image is appropriately selected based on a control signal input from the PU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0148】また、ディスプレイパネルコントローラ2
102は、前記CPU2106より入力される制御信号
に基づき駆動回路2101の動作を制御するための回路
である。
The display panel controller 2
Reference numeral 102 denotes a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.

【0149】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法(例えばインターレースか
ノンインターレースか)を制御するための信号を駆動回
路2101に対して出力する。
First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a power supply (not shown) for driving the display panel is output to the driving circuit 2101. In addition, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced), which is related to the display panel driving method, is output to the driving circuit 2101.

【0150】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路2101に対して出力する場
合もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.

【0151】また、駆動回路2101は、ディスプレイ
パネル1000に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ2103から入力される
画像信号と、前記ディスプレイパネルコントローラ21
02より入力される制御信号に基づいて動作するもので
ある。
The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 1000. The drive circuit 2101 is a circuit for generating an image signal input from the multiplexer 2103 and the display panel controller 21.
02 operates based on a control signal input from the control unit 02.

【0152】以上、各部の機能を説明したが、図22に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル1
000に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ21
04において逆変換された後、マルチプレクサ2103
において適宜選択され、駆動回路2101に入力され
る。一方、ディスプレイコントローラ2102は、表示
する画像信号に応じて駆動回路2101の動作を制御す
るための制御信号を発生する。駆動回路2101は、上
記画像信号と制御信号に基づいてディスプレイパネル1
000に駆動信号を印加する。これにより、ディスプレ
イパネル1000において画像が表示される。これらの
一連の動作は、CPU2106により統括的に制御され
る。
The function of each section has been described above. With the configuration illustrated in FIG. 22, in this display device, image information input from various image information sources is displayed on the display panel 1.
000 can be displayed. That is, various image signals including television broadcasting are transmitted to the decoder 21.
After the inverse conversion at 04, the multiplexer 2103
And is input to the driving circuit 2101 as appropriate. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 controls the display panel 1 based on the image signal and the control signal.
000 is applied to the drive signal. Thus, an image is displayed on display panel 1000. These series of operations are totally controlled by the CPU 2106.

【0153】また、本表示装置においては、前記デコー
ダ2104に内蔵する画像メモリや、画像生成回路21
07およびCPU2106が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大,縮小,
回転,移動,エッジ強調,間引き,補間,色変換,画像
の縦横比変換などをはじめとする画像処理や、合成,消
去,接続,入れ換え,はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。
In the present display device, the image memory built in the decoder 2104, the image generation circuit 21
07 and the CPU 2106 involve not only displaying a selected one of a plurality of pieces of image information but also enlarging, reducing,
It is also possible to perform image processing such as rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, and image editing such as synthesis, erasure, connection, replacement, and fitting. is there. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0154】したがって、本表示装置は、テレビジョン
放送の表示機器,テレビ会議の端末機器,静止画像およ
び動画像を扱う画像編集機器,コンピュータの端末機
器,ワードプロセッサをはじめとする事務用端末機器,
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。
Therefore, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still and moving images, a computer terminal device, an office terminal device such as a word processor,
It can be equipped with the functions of a game machine etc. by one unit, and has a very wide application range for industrial or consumer use.

【0155】なお、上記図22は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図22の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ,音声マイク,照明機,モデムを含む送受信回路
などを構成要素に追加するのが好適である。
FIG. 22 shows only an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it is needless to say that the present invention is not limited to this. No. For example, among the components shown in FIG. 22, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0156】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。
In the present display device, in particular, a display panel using a surface conduction electron-emitting device as an electron source can be easily thinned, so that the depth of the entire display device can be reduced. In addition, since the display panel using the surface conduction electron-emitting device as the electron source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics, this display device is capable of displaying images full of immersion and full of powerful images with good visibility. It is possible to display.

【0157】以上説明したように本実施の形態によれ
ば、表面伝導型電子放出素子および横型電界放出素子を
電子源とした画像表示装置において、色ズレや輝度の段
差を無くして、表示パネルにおける発光輝度を抑えるこ
とが可能となった。
As described above, according to the present embodiment, in an image display apparatus using a surface conduction electron-emitting device and a horizontal field emission device as an electron source, a color shift and a luminance step are eliminated, and a display panel is manufactured. It became possible to suppress the light emission luminance.

【0158】また本実施の形態によれば、画像表示装置
の平均輝度をある基準値以下に抑制することが出来、そ
れにより画像表示装置の消費電力や蛍光板における発熱
を抑えることが出来る。
Further, according to the present embodiment, the average luminance of the image display device can be suppressed to a certain reference value or less, whereby the power consumption of the image display device and the heat generation in the fluorescent plate can be suppressed.

【0159】また本実施の形態では、平均輝度に基づい
て全体の発光輝度を制御することにより、例えば画像中
心部の主要対象の輝度が高く、その周辺の輝度が低いよ
うな画像の場合でも、主要対象の輝度を落とすことなく
良好な表示を行うことが出来る。
Further, in the present embodiment, by controlling the overall light emission luminance based on the average luminance, for example, even in the case of an image in which the luminance of the main object in the center of the image is high and the luminance of the periphery thereof is low, Good display can be performed without lowering the luminance of the main object.

【0160】[0160]

【発明の効果】以上説明したように本発明によれば、画
像形成パネルにおける発光輝度を抑えつつ、冷陰極素子
から放出される電子の到達位置のずれを最小限に抑える
ことができる。
As described above, according to the present invention, it is possible to minimize the shift of the arrival position of the electrons emitted from the cold cathode devices while suppressing the light emission luminance in the image forming panel.

【0161】また本発明によれば、発光輝度が所定値以
上の時は、素子に印加される素子電圧と電子を加速する
ための加速電圧とを変更して消費電力及び画像形成パネ
ルの発熱を抑えることができるという効果がある。
According to the present invention, when the light emission luminance is equal to or more than the predetermined value, the power consumption and the heat generation of the image forming panel are reduced by changing the device voltage applied to the device and the acceleration voltage for accelerating electrons. There is an effect that it can be suppressed.

【0162】また本発明によれば、形成される画像に色
ずれを抑えて、かつ消費電力や発熱量を抑えることがで
きるという効果がある。
Further, according to the present invention, there is an effect that color misregistration of a formed image can be suppressed, and power consumption and heat generation can be suppressed.

【0163】[0163]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の画像表示装置の構成を示
すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of an image display device according to an embodiment of the present invention.

【図2】本実施の形態の表示パネルの垂直駆動タイミン
グを示すタイミングチャートである。
FIG. 2 is a timing chart showing vertical drive timing of the display panel of the present embodiment.

【図3】本実施の形態の表示パネルの水平駆動タイミン
グを示すタイミングチャートである。
FIG. 3 is a timing chart showing horizontal drive timing of the display panel of the present embodiment.

【図4】本実施の形態のシステム制御部の構成を示すブ
ロック図である。
FIG. 4 is a block diagram illustrating a configuration of a system control unit according to the present embodiment.

【図5】本実施の形態の輝度調整部の構成を示すブロッ
ク図である。
FIG. 5 is a block diagram illustrating a configuration of a luminance adjustment unit according to the present embodiment.

【図6】本実施の形態のシステム制御部の制御動作を示
すフローチャートである。
FIG. 6 is a flowchart illustrating a control operation of a system control unit according to the present embodiment.

【図7】表面伝導型放出素子の方向を定義するための断
面図(A)と平面図(B)である。
7A and 7B are a cross-sectional view and a plan view, respectively, for defining the direction of the surface conduction electron-emitting device.

【図8】典型的な横型の電界放出素子を示す斜視図であ
る。
FIG. 8 is a perspective view showing a typical horizontal field emission device.

【図9】横型の電界放出素子方向を定義するための断面
図(A)と平面図(B)である。
9A and 9B are a cross-sectional view and a plan view, respectively, for defining a horizontal field emission device direction.

【図10】電子放出素子への印加電圧Vfと加速電圧Va
との比を一定にしたまま素子電圧Vfを線形に変化させ
たときの相対輝度を示すグラフ図である。
FIG. 10 shows a voltage Vf applied to the electron-emitting device and an acceleration voltage Va.
FIG. 9 is a graph showing relative luminance when the element voltage Vf is changed linearly while keeping the ratio of the constant.

【図11】本実施の形態の画像表示装置の表示パネルの
一部を切り欠いて示した斜視図である。
FIG. 11 is a perspective view of a display panel of the image display device according to the present embodiment, with a part of the display panel being cut away.

【図12】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。
FIG. 12 is a plan view illustrating a phosphor array of a face plate of the display panel of the present embodiment.

【図13】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図(A),断面図(B)である。
FIGS. 13A and 13B are a plan view and a cross-sectional view, respectively, of the planar type surface conduction electron-emitting device used in the present embodiment.

【図14】本実施の形態の平面型表面伝導型放出素子の
製造工程を示す断面図である。
FIG. 14 is a cross-sectional view showing a step of manufacturing the planar surface conduction electron-emitting device of the present embodiment.

【図15】通電フォーミング処理の際の印加電圧波形を
示す図である。
FIG. 15 is a diagram showing an applied voltage waveform during the energization forming process.

【図16】通電活性化処理の際の印加電圧波形(a),
放出電流Ieの変化(b)を示す図である。
FIG. 16 shows an applied voltage waveform (a) in the energization activation process;
It is a figure showing change (b) of emission current Ie.

【図17】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。
FIG. 17 is a sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.

【図18】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。
FIG. 18 is a cross-sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device.

【図19】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。
FIG. 19 is a graph showing typical characteristics of the surface conduction electron-emitting device used in the present embodiment.

【図20】本実施の形態で用いたマルチ電子源の基板の
一部平面図である。
FIG. 20 is a partial plan view of a substrate of the multi-electron source used in the present embodiment.

【図21】本実施の形態で用いた図20のマルチ電子源
の基板のA−A’断面図である。
21 is a cross-sectional view of the substrate of the multi-electron source of FIG. 20 taken along the line AA ′ used in the present embodiment.

【図22】本発明の実施の形態の画像表示装置を用いた
多機能画像表示装置のブロック図である。
FIG. 22 is a block diagram of a multi-function image display device using the image display device according to the embodiment of the present invention.

【図23】従来知られた表面伝導型放出素子の一例を示
す図である。
FIG. 23 is a view showing an example of a conventionally known surface conduction electron-emitting device.

【図24】従来知られたFE型素子の一例を示す図であ
る。
FIG. 24 is a diagram showing an example of a conventionally known FE-type element.

【図25】従来知られたMIM型素子の一例を示す図で
ある。
FIG. 25 is a diagram showing an example of a conventionally known MIM type device.

【図26】単純マトリクス配線を説明する図である。FIG. 26 is a diagram illustrating a simple matrix wiring.

【図27】電子放出素子から放出される電子の軌道を示
す断面図(A)と平面図(B)である。
27A and 27B are a cross-sectional view and a plan view, respectively, showing the trajectories of electrons emitted from the electron-emitting device.

【図28】電子放出素子が形成されている方向を示すた
めの模式図である。
FIG. 28 is a schematic diagram for illustrating a direction in which an electron-emitting device is formed.

【符号の説明】[Explanation of symbols]

61,1000 表示パネル 62 デコーダ部 63 アナログプリプロセス部 64a〜64c A/Dコンバータ部 65 タイミング制御部 66 デジタルプロセス部 67 データ並び替え部 73 ビデオ検出部 74 システム制御部 75 Vf制御部 77 高圧発生部 78 輝度調整部 61, 1000 Display panel 62 Decoder section 63 Analog preprocessing section 64a to 64c A / D converter section 65 Timing control section 66 Digital processing section 67 Data rearrangement section 73 Video detection section 74 System control section 75 Vf control section 77 High voltage generation section 78 Brightness adjuster

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】 電子放出素子を配置した画像形成パネル
を有する画像形成装置であって、 前記電子放出素子のそれぞれを駆動する駆動電圧を発生
する駆動電圧発生手段と、 前記電子放出素子から放出される電子を加速するための
加速電圧を発生する加速電圧発生手段と、 入力した画像信号に基づいて前記表示パネルに表示され
る画像の輝度を検出する輝度検出手段と、 前記輝度検出手段により検出された輝度に基づいて、前
記駆動電圧と前記加速電圧との比が略同じになるように
前記駆動電圧発生手段と前記加速電圧発生手段とを制御
する制御手段と、を有することを特徴とする画像形成装
置。
1. An image forming apparatus having an image forming panel on which electron-emitting devices are arranged, comprising: a driving voltage generating means for generating a driving voltage for driving each of the electron-emitting devices; Acceleration voltage generation means for generating an acceleration voltage for accelerating electrons, brightness detection means for detecting the brightness of an image displayed on the display panel based on the input image signal, and detection by the brightness detection means. A control unit that controls the drive voltage generation unit and the acceleration voltage generation unit such that a ratio between the drive voltage and the acceleration voltage is substantially the same based on the brightness. Forming equipment.
【請求項2】 請求項1に記載の画像形成装置であっ
て、前記制御手段は、前記輝度検出手段により検出され
た輝度と基準値とを比較し、輝度が前記基準値を越えた
場合に前記駆動電圧と前記加速電圧を変更することを特
徴とする。
2. The image forming apparatus according to claim 1, wherein the control unit compares the luminance detected by the luminance detection unit with a reference value, and when the luminance exceeds the reference value. The driving voltage and the acceleration voltage are changed.
【請求項3】 請求項2に記載の画像形成装置であっ
て、前記制御手段は、前記輝度検出手段により検出され
た輝度に対応するアドレスに前記駆動電圧と前記加速電
圧とを制御するための制御データを記憶する記憶手段を
更に有することを特徴とする。
3. The image forming apparatus according to claim 2, wherein the control unit controls the driving voltage and the acceleration voltage at an address corresponding to the luminance detected by the luminance detecting unit. It is characterized by further comprising storage means for storing control data.
【請求項4】 請求項1又は2に記載の画像形成装置で
あって、前記輝度検出手段は、入力した画像信号の輝度
レベルの平均値を算出する平均値算出手段を有し、前記
平均値を輝度値として出力することを特徴とする。
4. The image forming apparatus according to claim 1, wherein said luminance detecting means includes an average value calculating means for calculating an average value of luminance levels of the input image signal, and Is output as a luminance value.
【請求項5】 請求項1に記載の画像形成装置であっ
て、前記加速電圧発生手段により発生される加速電圧に
より流れる電流値を検出する電流値検出手段を更に有
し、前記制御手段は前記電流値の平均値に基づいて前記
駆動電圧発生手段と前記加速電圧発生手段とを制御する
ことを特徴とする。
5. The image forming apparatus according to claim 1, further comprising current value detecting means for detecting a value of a current flowing by an acceleration voltage generated by said acceleration voltage generating means, wherein said control means is configured to control said control means. The driving voltage generating means and the accelerating voltage generating means are controlled based on an average current value.
【請求項6】 請求項1に記載の画像形成装置であっ
て、前記加速電圧発生手段に供給される電流値を検出す
る電流検出手段を更に有し、前記制御手段は前記供給さ
れる電流値に基づいて前記駆動電圧発生手段と前記加速
電圧発生手段とを制御することを特徴とする。
6. The image forming apparatus according to claim 1, further comprising current detection means for detecting a current value supplied to said acceleration voltage generation means, wherein said control means controls said supplied current value. The driving voltage generating means and the acceleration voltage generating means are controlled based on the following.
【請求項7】 請求項1乃至6のいずれか1項に記載の
画像形成装置であって、前記電子放出素子は表面伝導型
放出素子であることを特徴とする。
7. The image forming apparatus according to claim 1, wherein said electron-emitting device is a surface conduction type electron-emitting device.
【請求項8】 複数の電子放出素子を配置した画像形成
パネルに画像を形成する画像形成方法であって、 入力した画像信号に基づいて前記表示パネルに表示され
る画像の輝度を検出する輝度検出工程と、 前記輝度検出工程で検出された輝度に基づいて、前記駆
動電圧と前記加速電圧との比が略同じになるように駆動
電圧と前記加速電圧の値を変更するに制御する制御工程
と、を有することを特徴とする画像形成方法。
8. An image forming method for forming an image on an image forming panel on which a plurality of electron-emitting devices are arranged, comprising: detecting a luminance of an image displayed on the display panel based on an input image signal. And a control step of controlling the values of the drive voltage and the acceleration voltage to be changed so that the ratio between the drive voltage and the acceleration voltage is substantially the same based on the luminance detected in the luminance detection step. An image forming method comprising:
【請求項9】 請求項8に記載の画像形成方法であっ
て、前記制御工程では、前記輝度検出工程で検出された
輝度と基準値とを比較し、前記輝度が前記基準値を越え
た場合に前記駆動電圧と前記加速電圧を変更することを
特徴とする。
9. The image forming method according to claim 8, wherein in the controlling step, the luminance detected in the luminance detecting step is compared with a reference value, and when the luminance exceeds the reference value. The driving voltage and the acceleration voltage are changed.
【請求項10】 請求項9に記載の画像形成方法であっ
て、前記制御工程では、前記輝度検出工程で検出された
輝度に対応するアドレスに前記駆動電圧と前記加速電圧
とを制御するための制御データを記憶するメモリにアク
セスして前記駆動電圧と前記加速電圧とを制御するデー
タを取り出すことを特徴とする。
10. The image forming method according to claim 9, wherein in the control step, the driving voltage and the acceleration voltage are controlled at an address corresponding to the luminance detected in the luminance detecting step. A memory for storing control data is accessed to extract data for controlling the drive voltage and the acceleration voltage.
【請求項11】 請求項8又は9に記載の画像形成方法
であって、前記輝度検出工程では、入力した画像信号の
輝度レベルの平均値を算出する平均値算出工程を有し、
前記平均値を輝度値として出力することを特徴とする。
11. The image forming method according to claim 8, wherein the luminance detecting step includes an average value calculating step of calculating an average value of luminance levels of the input image signal,
The average value is output as a luminance value.
【請求項12】 請求項8に記載の画像形成方法であっ
て、前記加速電圧により流れる電流値を検出する電流値
検出工程を更に有し、前記制御工程では前記電流値の平
均値に基づいて前記駆動電圧と前記加速電圧とを変更す
ることを特徴とする。
12. The image forming method according to claim 8, further comprising a current value detecting step of detecting a current value flowing by said acceleration voltage, wherein said controlling step is based on an average value of said current values. The driving voltage and the acceleration voltage are changed.
【請求項13】 請求項8に記載の画像形成方法であっ
て、前記加速電圧を発生するために供給される電流値を
検出する電流検出工程を更に有し、前記制御工程では、
前記供給される電流値に基づいて前記駆動電圧と前記加
速電圧とを変更することを特徴とする。
13. The image forming method according to claim 8, further comprising a current detecting step of detecting a current value supplied to generate the acceleration voltage, wherein the controlling step includes:
The driving voltage and the acceleration voltage are changed based on the supplied current value.
【請求項14】 請求項8乃至13のいずれか1項に記
載の画像形成方法であって、前記電子放出素子は表面伝
導型放出素子であることを特徴とする。
14. An image forming method according to claim 8, wherein said electron-emitting device is a surface-conduction electron-emitting device.
JP29284297A 1997-10-24 1997-10-24 Image formation method and device Withdrawn JPH11133911A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29284297A JPH11133911A (en) 1997-10-24 1997-10-24 Image formation method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29284297A JPH11133911A (en) 1997-10-24 1997-10-24 Image formation method and device

Publications (1)

Publication Number Publication Date
JPH11133911A true JPH11133911A (en) 1999-05-21

Family

ID=17787079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29284297A Withdrawn JPH11133911A (en) 1997-10-24 1997-10-24 Image formation method and device

Country Status (1)

Country Link
JP (1) JPH11133911A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6439986B1 (en) 1999-10-12 2002-08-27 Hunatech Co., Ltd. Conditioner for polishing pad and method for manufacturing the same
EP1298698A1 (en) * 2001-09-28 2003-04-02 Canon Kabushiki Kaisha Characteristics adjustment method of image forming apparatus, manufacturing method of image forming apparatus and characteristics adjustment apparatus of image forming apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6439986B1 (en) 1999-10-12 2002-08-27 Hunatech Co., Ltd. Conditioner for polishing pad and method for manufacturing the same
EP1298698A1 (en) * 2001-09-28 2003-04-02 Canon Kabushiki Kaisha Characteristics adjustment method of image forming apparatus, manufacturing method of image forming apparatus and characteristics adjustment apparatus of image forming apparatus
US6888519B2 (en) 2001-09-28 2005-05-03 Canon Kabushiki Kaisha Characteristics adjustment method of image forming apparatus, manufacturing method of image forming apparatus and characteristics adjustment apparatus of image forming apparatus
US7388561B2 (en) 2001-09-28 2008-06-17 Canon Kabushiki Kaisha Characteristics adjustment method of image forming apparatus, manufacturing method of image forming apparatus and characteristics adjustment apparatus of image forming apparatus

Similar Documents

Publication Publication Date Title
JP3025251B2 (en) Image display device and driving method of image display device
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JP3408147B2 (en) Image forming device
JP3376220B2 (en) Image forming apparatus and manufacturing method thereof
JP3342278B2 (en) Image display device and image display method in the device
JP3592311B2 (en) Image display apparatus and method
JPH11288248A (en) Method and device for forming image
JPH1031450A (en) Method for displaying picture, and device therefor, and method for producing correcting data for the device
JPH11288246A (en) Picture display device and display control method for the device
JPH11133911A (en) Image formation method and device
JPH09251276A (en) Image forming device and method for correcting its electron emission characteristic
JP3274345B2 (en) Image display device and image display method in the device
JPH09258687A (en) Image forming device and method for preventing change of light emitting characteristic
JP3299062B2 (en) Driving device for electron source and image forming apparatus using the electron source
JP3258525B2 (en) Image display device
JPH11338413A (en) Electron generating device and its driving method
JPH09230818A (en) Electron generating device, image forming device using it and method and circuit for driving them
JP3258524B2 (en) Image display device
JP2000098968A (en) Method and device for forming image
JP2000352951A (en) Device and method for picture display
JP3382450B2 (en) Driving device for electron source and image display device using the electron source
JPH11176363A (en) Image display method and device
JPH11109913A (en) Method and device for image forming
JPH11149273A (en) Method and device for forming image
JPH11194739A (en) Image display device and image forming device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104