JPH1117281A - 光集積素子及びプレーナ型光集積回路 - Google Patents
光集積素子及びプレーナ型光集積回路Info
- Publication number
- JPH1117281A JPH1117281A JP16706297A JP16706297A JPH1117281A JP H1117281 A JPH1117281 A JP H1117281A JP 16706297 A JP16706297 A JP 16706297A JP 16706297 A JP16706297 A JP 16706297A JP H1117281 A JPH1117281 A JP H1117281A
- Authority
- JP
- Japan
- Prior art keywords
- optical integrated
- film
- semiconductor laser
- dielectric
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 素子特性の良好な光集積素子を提供し、併せ
てアライメント回数が少なくて済むプレーナ型光集積回
路を提供する。 【解決手段】 光集積素子３０は、半導体基板３２上
に、半導体レーザ３４、半導体レーザから放射されたレ
ーザ光をモニタする光検出器３６、及び波長λのレーザ
光を受光する導波路型受光素子３８が一体的に集積され
ている。相互に異なる屈折率ｎ1 及びｎ2 をそれぞれ有
する２種類の誘電体からなる誘電体積層構造の反射膜
が、半導体レーザの出射側へき開端面及び受光素子の受
光側へき開端面に形成されている。反射膜は、λ／２ｎ
1 の膜厚を有する屈折率ｎ1 の誘電体で構成された中心
層と、その両側に対称に設けられたλ／４ｎ2 の膜厚を
有する屈折率ｎ2 の第１の誘電体膜と、λ／４ｎ1 の膜
厚を有する屈折率ｎ1 の第２の誘電体膜との対の層を有
する誘電体積層構造として構成されている。プレーナ型
光集積回路は、光集積素子をプレーナ型光波回路に実装
したものである。
てアライメント回数が少なくて済むプレーナ型光集積回
路を提供する。 【解決手段】 光集積素子３０は、半導体基板３２上
に、半導体レーザ３４、半導体レーザから放射されたレ
ーザ光をモニタする光検出器３６、及び波長λのレーザ
光を受光する導波路型受光素子３８が一体的に集積され
ている。相互に異なる屈折率ｎ1 及びｎ2 をそれぞれ有
する２種類の誘電体からなる誘電体積層構造の反射膜
が、半導体レーザの出射側へき開端面及び受光素子の受
光側へき開端面に形成されている。反射膜は、λ／２ｎ
1 の膜厚を有する屈折率ｎ1 の誘電体で構成された中心
層と、その両側に対称に設けられたλ／４ｎ2 の膜厚を
有する屈折率ｎ2 の第１の誘電体膜と、λ／４ｎ1 の膜
厚を有する屈折率ｎ1 の第２の誘電体膜との対の層を有
する誘電体積層構造として構成されている。プレーナ型
光集積回路は、光集積素子をプレーナ型光波回路に実装
したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、光集積素子及びプ
レーナ型光集積回路に関し、更に詳細には、半導体基板
上に、半導体レーザ、レーザ光モニタ用光検出器、及び
導波路型受光素子が一体的に集積され、各光素子の性能
が優れた光集積素子及び光結合効率の高いプレーナ型光
集積回路に関するものである。
レーナ型光集積回路に関し、更に詳細には、半導体基板
上に、半導体レーザ、レーザ光モニタ用光検出器、及び
導波路型受光素子が一体的に集積され、各光素子の性能
が優れた光集積素子及び光結合効率の高いプレーナ型光
集積回路に関するものである。
【０００２】
【従来の技術】マルチメディア社会を実現するために、
光通信を基本にした通信ネットワークが構築されつつあ
り、端末デバイス及び端末デバイスを接続する光ファイ
バ網の両面から、通信ネットワークの大容量化、高機能
化及び低コスト化が要求されている。デバイス側からそ
の要求に応えるために、光集積回路（Photonic Integra
tedCircuit ，ＰＩＣ）、及び光集積素子の開発が進ん
でいる。ここで、光集積素子とは、半導体基板上に、半
導体レーザ、光検出器、受信用受光素子を一体的に集積
してなる送受信光モジュールを言う。
光通信を基本にした通信ネットワークが構築されつつあ
り、端末デバイス及び端末デバイスを接続する光ファイ
バ網の両面から、通信ネットワークの大容量化、高機能
化及び低コスト化が要求されている。デバイス側からそ
の要求に応えるために、光集積回路（Photonic Integra
tedCircuit ，ＰＩＣ）、及び光集積素子の開発が進ん
でいる。ここで、光集積素子とは、半導体基板上に、半
導体レーザ、光検出器、受信用受光素子を一体的に集積
してなる送受信光モジュールを言う。
【０００３】ここで、従来の光集積回路の例として石英
系プレーナ光波回路（Planar Lightwave Circuit：ＰＬ
Ｃ）上に光素子を形成した例を挙げ、従来の光集積回路
の構成を説明する。従来の光集積回路１０は、図１１に
示すように、一方の端部から光を導入し、途中で二股に
別れて他端に２個の端部を有するガラス導波路１４をＳ
ｉ基板上に有するレーナ型光波回路１２を備えている。
導波路１４の他端の端部の一つには１．３μm のレーザ
光を放射する半導体レーザ１６及びレーザモニタ用光検
出器１８を備え、二つ目には１．５５μm のレーザ光を
受光する導波路型受光素子１９を備えている。光集積回
路１０を製作する際には、先ず、Ｓｉ基板上に所定のパ
ターンに従ってガラス導波路１４を設け、次いで、反応
性イオンエッチング（Reactive Ion Etching：ＲＩＥ）
によりガラス導波路１４の一部をエッチングして形成し
たＳｉテラス状の半導体素子搭載部を有するプレーナ型
光波回路１２を作製する。次いで、ガラスの除去された
半導体素子搭載部に、各々別個に作製された半導体レー
ザ１６、レーザモニタ用光検出器１８及び導波路型受光
素子１９を、それぞれ、アライメントにより位置決めし
て、搭載、固定して、光集積回路１０を製作している。
系プレーナ光波回路（Planar Lightwave Circuit：ＰＬ
Ｃ）上に光素子を形成した例を挙げ、従来の光集積回路
の構成を説明する。従来の光集積回路１０は、図１１に
示すように、一方の端部から光を導入し、途中で二股に
別れて他端に２個の端部を有するガラス導波路１４をＳ
ｉ基板上に有するレーナ型光波回路１２を備えている。
導波路１４の他端の端部の一つには１．３μm のレーザ
光を放射する半導体レーザ１６及びレーザモニタ用光検
出器１８を備え、二つ目には１．５５μm のレーザ光を
受光する導波路型受光素子１９を備えている。光集積回
路１０を製作する際には、先ず、Ｓｉ基板上に所定のパ
ターンに従ってガラス導波路１４を設け、次いで、反応
性イオンエッチング（Reactive Ion Etching：ＲＩＥ）
によりガラス導波路１４の一部をエッチングして形成し
たＳｉテラス状の半導体素子搭載部を有するプレーナ型
光波回路１２を作製する。次いで、ガラスの除去された
半導体素子搭載部に、各々別個に作製された半導体レー
ザ１６、レーザモニタ用光検出器１８及び導波路型受光
素子１９を、それぞれ、アライメントにより位置決めし
て、搭載、固定して、光集積回路１０を製作している。
【０００４】ところで、半導体レーザ等の各光半導体素
子をＰＬＣに実装する際に生じる光半導体素子と導波路
との位置ずれは、光半導体素子と導波路との間の光結合
損失の増大を招き、通信ネットワークの大容量化、高機
能化及び低コスト化の要求に反する。従って、各光半導
体素子をＰＬＣに実装する際には、所定位置に正確にア
ライメントして固定することが重要である。
子をＰＬＣに実装する際に生じる光半導体素子と導波路
との位置ずれは、光半導体素子と導波路との間の光結合
損失の増大を招き、通信ネットワークの大容量化、高機
能化及び低コスト化の要求に反する。従って、各光半導
体素子をＰＬＣに実装する際には、所定位置に正確にア
ライメントして固定することが重要である。
【０００５】
【発明が解決しようとする課題】しかし、従来の光集積
回路には、次の問題があった。第１の問題は、各々別個
に作製した各光半導体素子をそれぞれ個別にＰＬＣ上に
実装しているために、実装する際に、各光半導体素子を
正確に所定位置にアライメントして固定するのが、技術
的にも極めて難しく、位置ずれが生じ易かったというこ
とである。第２の問題は、従来の光集積回路の作製方法
では、個々の光半導体素子を個別に位置決めし、実装し
ているので、各光半導体素子の位置決め作業には、精密
な位置決め装置に加えて多くの時間と熟練した労力を要
し、しかも位置ずれの発生頻度が高く、光集積回路の製
作工程の簡便化、低コスト化を妨げる要因となっていた
ことである。そこで、本発明の目的は、素子特性の良好
な光集積素子を提供し、併せてアライメント回数が少な
くて済むプレーナ型光集積回路を提供することである。
回路には、次の問題があった。第１の問題は、各々別個
に作製した各光半導体素子をそれぞれ個別にＰＬＣ上に
実装しているために、実装する際に、各光半導体素子を
正確に所定位置にアライメントして固定するのが、技術
的にも極めて難しく、位置ずれが生じ易かったというこ
とである。第２の問題は、従来の光集積回路の作製方法
では、個々の光半導体素子を個別に位置決めし、実装し
ているので、各光半導体素子の位置決め作業には、精密
な位置決め装置に加えて多くの時間と熟練した労力を要
し、しかも位置ずれの発生頻度が高く、光集積回路の製
作工程の簡便化、低コスト化を妨げる要因となっていた
ことである。そこで、本発明の目的は、素子特性の良好
な光集積素子を提供し、併せてアライメント回数が少な
くて済むプレーナ型光集積回路を提供することである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る光集積素子は、半導体基板上に、半導
体レーザ、半導体レーザから放射されたレーザ光をモニ
タする光検出器、及び波長λのレーザ光を受光する導波
路型受光素子が一体的に集積されてなる光集積素子にお
いて、相互に異なる屈折率ｎ1 及びｎ2 をそれぞれ有す
る２種類の誘電体からなる誘電体積層構造の反射膜が、
半導体レーザの出射側へき開端面及び導波路型受光素子
の受光側へき開端面に形成されており、反射膜が、λ／
２ｎ1 の膜厚を有する屈折率ｎ1 の誘電体で構成された
中心層と、その両側に対称に設けられたλ／４ｎ2 の膜
厚を有する屈折率ｎ2 の第１の誘電体膜と、λ／４ｎ1
の膜厚を有する屈折率ｎ1 の第２の誘電体膜との対の層
を有する誘電体積層構造として構成されていることを特
徴としている。また、好適には、半導体レーザと光検出
器の間に、半導体と低屈折率層からなる反射鏡を設け
る。誘電体には、例えば屈折率１．４５のＳｉＯ2 、屈
折率１．９のＳｉ3 Ｎ4 等を使用する。
に、本発明に係る光集積素子は、半導体基板上に、半導
体レーザ、半導体レーザから放射されたレーザ光をモニ
タする光検出器、及び波長λのレーザ光を受光する導波
路型受光素子が一体的に集積されてなる光集積素子にお
いて、相互に異なる屈折率ｎ1 及びｎ2 をそれぞれ有す
る２種類の誘電体からなる誘電体積層構造の反射膜が、
半導体レーザの出射側へき開端面及び導波路型受光素子
の受光側へき開端面に形成されており、反射膜が、λ／
２ｎ1 の膜厚を有する屈折率ｎ1 の誘電体で構成された
中心層と、その両側に対称に設けられたλ／４ｎ2 の膜
厚を有する屈折率ｎ2 の第１の誘電体膜と、λ／４ｎ1
の膜厚を有する屈折率ｎ1 の第２の誘電体膜との対の層
を有する誘電体積層構造として構成されていることを特
徴としている。また、好適には、半導体レーザと光検出
器の間に、半導体と低屈折率層からなる反射鏡を設け
る。誘電体には、例えば屈折率１．４５のＳｉＯ2 、屈
折率１．９のＳｉ3 Ｎ4 等を使用する。
【０００７】また、本発明に係るプレーナ型光集積回路
は、少なくとも２本の導波路を有するプレーナ型光波回
路と、請求項１に記載の光集積素子とを備え、光集積素
子の半導体レーザの出射側へき開端面及び導波路型受光
素子の受光側へき開端面をそれぞれプレーナ型光波回路
の２本の導波路の端面に接続するように位置決めして、
プレーナ型光波回路に光集積素子を実装してなることを
特徴としている。光集積素子をプレーナ型光波回路に位
置決めし、実装することにより、素子を実装する回数を
大幅に減少させ、光結合損失を減少させることができ
る。
は、少なくとも２本の導波路を有するプレーナ型光波回
路と、請求項１に記載の光集積素子とを備え、光集積素
子の半導体レーザの出射側へき開端面及び導波路型受光
素子の受光側へき開端面をそれぞれプレーナ型光波回路
の２本の導波路の端面に接続するように位置決めして、
プレーナ型光波回路に光集積素子を実装してなることを
特徴としている。光集積素子をプレーナ型光波回路に位
置決めし、実装することにより、素子を実装する回数を
大幅に減少させ、光結合損失を減少させることができ
る。
【０００８】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。まず、図１を参照しつつ、本発明の光集積素子
の入射レーザ光の波長λをλ＝１．５５μｍとし、反射
膜をＳｉＯ2 とＳｉ3 Ｎ4 の２種類の誘電体を使用する
場合を例にして、本発明の実施の形態を説明する。Ｓｉ
Ｏ2 の屈折率ｎ1 はｎ1＝１．４５、Ｓｉ3 Ｎ4 の屈折
率ｎ2 はｎ2 ＝１．９である。反射膜２０は、図１に示
すように、半導体側から膜厚λ／４ｎ1 のＳｉＯ2 膜２
２と膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜２４からなるＮ個の
対を積層した層２５と、膜厚λ／２ｎ1 のＳｉＯ2 膜２
６と、膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜２４と膜厚λ／４
ｎ1 のＳｉＯ2 膜２２からなるＮ個の対を積層した層２
７と、膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜２８の積層構造と
して構成されている。図２に反射率のペア数依存性を示
す。図２によれば、Ｎ＝１とすれば、上に述べた反射膜
２０は、波長１．５５μｍの光に対してはほぼ無反射膜
となり、波長１．３μｍの光に対しては約７０％の反射
率を有する膜となる。更に、好適には、半導体レーザの
特性を向上させるため、半導体レーザのモニタ用光検出
器側へき開端面とモニタ用光検出器の間に、半導体と低
屈折率層、例えば半導体と空気とから成る反射鏡を設け
る。
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。まず、図１を参照しつつ、本発明の光集積素子
の入射レーザ光の波長λをλ＝１．５５μｍとし、反射
膜をＳｉＯ2 とＳｉ3 Ｎ4 の２種類の誘電体を使用する
場合を例にして、本発明の実施の形態を説明する。Ｓｉ
Ｏ2 の屈折率ｎ1 はｎ1＝１．４５、Ｓｉ3 Ｎ4 の屈折
率ｎ2 はｎ2 ＝１．９である。反射膜２０は、図１に示
すように、半導体側から膜厚λ／４ｎ1 のＳｉＯ2 膜２
２と膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜２４からなるＮ個の
対を積層した層２５と、膜厚λ／２ｎ1 のＳｉＯ2 膜２
６と、膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜２４と膜厚λ／４
ｎ1 のＳｉＯ2 膜２２からなるＮ個の対を積層した層２
７と、膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜２８の積層構造と
して構成されている。図２に反射率のペア数依存性を示
す。図２によれば、Ｎ＝１とすれば、上に述べた反射膜
２０は、波長１．５５μｍの光に対してはほぼ無反射膜
となり、波長１．３μｍの光に対しては約７０％の反射
率を有する膜となる。更に、好適には、半導体レーザの
特性を向上させるため、半導体レーザのモニタ用光検出
器側へき開端面とモニタ用光検出器の間に、半導体と低
屈折率層、例えば半導体と空気とから成る反射鏡を設け
る。
【０００９】本発明に係る光集積素子によれば、半導体
レーザの出射側へき開端面及び導波路型受光素子の受光
側へき開端面に形成された誘電体反射膜は、波長１．５
５μｍの光に対しては無反射膜となり、導波路型受光素
子への信号光の結合効率を大きくする。また波長１．３
μｍの光に対しては７０％の反射率を有することから、
送信用半導体レーザに対して高反射膜となり、レーザの
しきい値特性が向上する。本発明に係る光集積回路によ
れば、半導体基板上に各光半導体素子を集積してなる光
集積素子をプレーナ光波回路に実装することにより、従
来の方法に比べて高精度のアライメントを行う回数が著
しく少なくなり、製作工程の簡便化、低コスト化が実現
される。以下に、実施例を挙げ、添付図面を参照して、
本発明の実施の形態を具体的かつ詳細に説明する。尚、
実施例に挙げた半導体層の種類、膜厚等は本発明を説明
するための例示であって、これに限定されるものではな
い。
レーザの出射側へき開端面及び導波路型受光素子の受光
側へき開端面に形成された誘電体反射膜は、波長１．５
５μｍの光に対しては無反射膜となり、導波路型受光素
子への信号光の結合効率を大きくする。また波長１．３
μｍの光に対しては７０％の反射率を有することから、
送信用半導体レーザに対して高反射膜となり、レーザの
しきい値特性が向上する。本発明に係る光集積回路によ
れば、半導体基板上に各光半導体素子を集積してなる光
集積素子をプレーナ光波回路に実装することにより、従
来の方法に比べて高精度のアライメントを行う回数が著
しく少なくなり、製作工程の簡便化、低コスト化が実現
される。以下に、実施例を挙げ、添付図面を参照して、
本発明の実施の形態を具体的かつ詳細に説明する。尚、
実施例に挙げた半導体層の種類、膜厚等は本発明を説明
するための例示であって、これに限定されるものではな
い。
【００１０】
【実施例】光集積素子の実施例 本実施例は、本発明に係る光集積素子の一つの例であっ
て、図３は本実施例の光集積素子の外観を示す斜視図で
ある。本実施例の光集積素子３０は、ＩｎＰ基板３２上
に集積してそれぞれ形成された、半導体レーザ３４と、
導波路層を介して半導体レーザ３４に接続されたモニタ
用光検出器３６及び受信用導波路型受光素子３８を備
え、半導体レーザ３４の出射側へき開端面及び受光素子
３８の受光側へき開端面には反射膜５２を有する。ま
た、光集積素子３０は、ＩｎＰ基板３２上全面に各光素
子の一つの半導体層を構成するｎ−ＩｎＰクラッド層３
３を延在させている。
て、図３は本実施例の光集積素子の外観を示す斜視図で
ある。本実施例の光集積素子３０は、ＩｎＰ基板３２上
に集積してそれぞれ形成された、半導体レーザ３４と、
導波路層を介して半導体レーザ３４に接続されたモニタ
用光検出器３６及び受信用導波路型受光素子３８を備
え、半導体レーザ３４の出射側へき開端面及び受光素子
３８の受光側へき開端面には反射膜５２を有する。ま
た、光集積素子３０は、ＩｎＰ基板３２上全面に各光素
子の一つの半導体層を構成するｎ−ＩｎＰクラッド層３
３を延在させている。
【００１１】次に、光集積素子３０の製作方法を説明す
る。光集積素子３０の製作では、先ず、図４に示すよう
に、ＭＯＣＶＤ法によりＩｎＰ基板３２上に受信用受光
素子３８の各半導体層を成長させる。即ち、ＭＯＣＶＤ
法によりＩｎＰ基板３２上全面に、順次、膜厚２．０μ
ｍのｎ−ＩｎＰクラッド層３３、膜厚３μｍのＩｎＧａ
Ａｓ光吸収層３８ａ、膜厚２μｍのｐ−ＩｎＰクラッド
層３８ｂ、及び膜厚０．３μｍのｐ−ＧａＩｎＡｓキャ
ップ層３８ｃを成長させる。次いで、受光素子３８の静
電容量を低減するために、ｎ−ＩｎＰクラッド層３３上
の受光素子部分をメサ構造を形成する。メサ構造の形成
では、図４に示すように、メサ構造を形成する所定領域
以外の領域のｐ−ＧａＩｎＡｓキャップ層３８ｃ、ｐ−
ＩｎＰクラッド層３８ｂ及びＩｎＧａＡｓ吸収層３８ａ
をｎ−ＩｎＰクラッド層３３までエッチングして除去す
る。
る。光集積素子３０の製作では、先ず、図４に示すよう
に、ＭＯＣＶＤ法によりＩｎＰ基板３２上に受信用受光
素子３８の各半導体層を成長させる。即ち、ＭＯＣＶＤ
法によりＩｎＰ基板３２上全面に、順次、膜厚２．０μ
ｍのｎ−ＩｎＰクラッド層３３、膜厚３μｍのＩｎＧａ
Ａｓ光吸収層３８ａ、膜厚２μｍのｐ−ＩｎＰクラッド
層３８ｂ、及び膜厚０．３μｍのｐ−ＧａＩｎＡｓキャ
ップ層３８ｃを成長させる。次いで、受光素子３８の静
電容量を低減するために、ｎ−ＩｎＰクラッド層３３上
の受光素子部分をメサ構造を形成する。メサ構造の形成
では、図４に示すように、メサ構造を形成する所定領域
以外の領域のｐ−ＧａＩｎＡｓキャップ層３８ｃ、ｐ−
ＩｎＰクラッド層３８ｂ及びＩｎＧａＡｓ吸収層３８ａ
をｎ−ＩｎＰクラッド層３３までエッチングして除去す
る。
【００１２】次に、基板全面にＳｉ3 Ｎ4 層を成膜し、
受光素子３８のメサ構造部を覆うようにパターニングし
てＳｉ3 Ｎ4 マスク４０を形成する。マスク４０のパタ
ーンは、図５に示すように、２個のパターン４２及び４
４とから構成されている。一方のパターン４２（図５で
は下部）は、同じ寸法の２個の長方形４２ａ、４２ｂの
対からなり、長方形パターン４２ａと４２ｂの間の領域
４２ｃに半導体レーザ３４を形成する。領域４２ｃの間
隔Ｄ1 は１５μｍ、長方形パターン４２ａ、４２ｂのマ
スク幅Ｗ1 は３０μｍである。他方のパターン４４（図
４では上部）は、同じ寸法の２個の長方形４４ａ、４４
ｂの対からなり、長方形パターン４４ａと４４ｂの間の
領域４４ｃに光検出器３６を形成する。領域４４ｃの間
隔Ｄ2 は１５μｍ、長方形パターン４４ａ、４４ｂのマ
スク幅Ｗ 2 は５０μｍである。
受光素子３８のメサ構造部を覆うようにパターニングし
てＳｉ3 Ｎ4 マスク４０を形成する。マスク４０のパタ
ーンは、図５に示すように、２個のパターン４２及び４
４とから構成されている。一方のパターン４２（図５で
は下部）は、同じ寸法の２個の長方形４２ａ、４２ｂの
対からなり、長方形パターン４２ａと４２ｂの間の領域
４２ｃに半導体レーザ３４を形成する。領域４２ｃの間
隔Ｄ1 は１５μｍ、長方形パターン４２ａ、４２ｂのマ
スク幅Ｗ1 は３０μｍである。他方のパターン４４（図
４では上部）は、同じ寸法の２個の長方形４４ａ、４４
ｂの対からなり、長方形パターン４４ａと４４ｂの間の
領域４４ｃに光検出器３６を形成する。領域４４ｃの間
隔Ｄ2 は１５μｍ、長方形パターン４４ａ、４４ｂのマ
スク幅Ｗ 2 は５０μｍである。
【００１３】マスク４０を使って、ＭＯＣＶＤ法によ
り、レーザ形成領域４２ｃ及び光検出器形成領域４４ｃ
には、膜厚０．３μｍのＩｎＧａＡｓＰ層３４ａ、３６
ａ、次いで膜厚２μｍのｐ−ＩｎＰクラッド層３４ｂ、
３６ｂを成長する。図６に示すように、ＩｎＧａＡｓＰ
層は、レーザ形成領域４２ｃでは（歪）量子井戸、光閉
じ込め層を含むレーザ活性層３４ａとして機能し、光検
出器形成領域４４ｃでは光吸収層３６ａとして機能す
る。半導体レーザ３４のレーザ活性層３４ａ及び光検出
器３６の光吸収層３６ａを同時に成膜することにより、
レーザ活性層３４ａと吸収層３６ａの高さを自動的に所
定高さに合わせることができる。半導体レーザ３４側は
１μｍの活性層幅で、光検出器３６側は１０μｍの吸収
層幅で、通常の方法で、ｐ−ＩｎＰ、ｎ−ＩｎＰ、ｐ−
ＩｎＰ及びＰ−ＧａＩｎＡｓ（キャップ層）により活性
層及び吸収層を埋め込む。半導体レーザ３４と光検出器
３６との間の領域４６（図３参照）は、バンドギャップ
がレーザ活性層３４ａより大きく、光を吸収しない半導
体導波路層として機能する領域である。
り、レーザ形成領域４２ｃ及び光検出器形成領域４４ｃ
には、膜厚０．３μｍのＩｎＧａＡｓＰ層３４ａ、３６
ａ、次いで膜厚２μｍのｐ−ＩｎＰクラッド層３４ｂ、
３６ｂを成長する。図６に示すように、ＩｎＧａＡｓＰ
層は、レーザ形成領域４２ｃでは（歪）量子井戸、光閉
じ込め層を含むレーザ活性層３４ａとして機能し、光検
出器形成領域４４ｃでは光吸収層３６ａとして機能す
る。半導体レーザ３４のレーザ活性層３４ａ及び光検出
器３６の光吸収層３６ａを同時に成膜することにより、
レーザ活性層３４ａと吸収層３６ａの高さを自動的に所
定高さに合わせることができる。半導体レーザ３４側は
１μｍの活性層幅で、光検出器３６側は１０μｍの吸収
層幅で、通常の方法で、ｐ−ＩｎＰ、ｎ−ＩｎＰ、ｐ−
ＩｎＰ及びＰ−ＧａＩｎＡｓ（キャップ層）により活性
層及び吸収層を埋め込む。半導体レーザ３４と光検出器
３６との間の領域４６（図３参照）は、バンドギャップ
がレーザ活性層３４ａより大きく、光を吸収しない半導
体導波路層として機能する領域である。
【００１４】次いで、塩素による反応性イオンビームエ
ッチングにより、図６に示すように、半導体レーザ３４
の接合面に垂直な溝４８を半導体レーザ３４と光検出器
３６の間の半導体導波路層４６に形成し、半導体と空気
の屈折率の差を利用してレーザ共振器を形成する。
ッチングにより、図６に示すように、半導体レーザ３４
の接合面に垂直な溝４８を半導体レーザ３４と光検出器
３６の間の半導体導波路層４６に形成し、半導体と空気
の屈折率の差を利用してレーザ共振器を形成する。
【００１５】本実施例では、パターン４０のマスク幅Ｗ
1 とＷ2 の相違に依存した半導体層の成長レートの違い
から、半導体レーザ３４の活性層３４ａのバンドギャッ
プエネルギーが、光検出器３６の吸収層３６ａのバンド
ギャップエネルギーより大きくなるので、活性層から出
射されたレーザ光のエネルギーは、光検出器３６のバン
ドギャップエネルギーより大きく、従って光検出器３６
により十分に吸収される。一方、半導体レーザ３４と光
検出器３６の間の領域に形成された半導体導波路層４
６、半導体レーザ３４のレーザ活性層及び光検出器３６
の吸収層の各バンドギャップエネルギーは、この順序に
従って小さくなるので、光検出器３６側のレーザ出射光
のエネルギーは、半導体導波路層４６のバンドギャップ
エネルギーより小さく、よって半導体導波路層４６で吸
収されることがない。また、半導体導波路層４６の膜厚
は０．１μｍ、半導体レーザ３４のレーザ活性層の膜厚
が０．３μｍ、光検出器３４の吸収層の膜厚が０．５μ
ｍであって、この順序で厚くなっているので、導波路領
域でレーザ光のスポットサイズがレーザ光の進行方向に
沿って広がり、遠視野像を小さくでき、高効率で光検出
器３４に結合され、十分な光電流が得られる。
1 とＷ2 の相違に依存した半導体層の成長レートの違い
から、半導体レーザ３４の活性層３４ａのバンドギャッ
プエネルギーが、光検出器３６の吸収層３６ａのバンド
ギャップエネルギーより大きくなるので、活性層から出
射されたレーザ光のエネルギーは、光検出器３６のバン
ドギャップエネルギーより大きく、従って光検出器３６
により十分に吸収される。一方、半導体レーザ３４と光
検出器３６の間の領域に形成された半導体導波路層４
６、半導体レーザ３４のレーザ活性層及び光検出器３６
の吸収層の各バンドギャップエネルギーは、この順序に
従って小さくなるので、光検出器３６側のレーザ出射光
のエネルギーは、半導体導波路層４６のバンドギャップ
エネルギーより小さく、よって半導体導波路層４６で吸
収されることがない。また、半導体導波路層４６の膜厚
は０．１μｍ、半導体レーザ３４のレーザ活性層の膜厚
が０．３μｍ、光検出器３４の吸収層の膜厚が０．５μ
ｍであって、この順序で厚くなっているので、導波路領
域でレーザ光のスポットサイズがレーザ光の進行方向に
沿って広がり、遠視野像を小さくでき、高効率で光検出
器３４に結合され、十分な光電流が得られる。
【００１６】これは、半導体レーザ３４の前端面から出
る出射光についても同様であり、いわゆるモードフィー
ルド変換機能を有するレーザ構造となるので、半導体レ
ーザ３４の出射光は、レンズを設けることなく高結合効
率でＰＬＣ導波路に出射される。
る出射光についても同様であり、いわゆるモードフィー
ルド変換機能を有するレーザ構造となるので、半導体レ
ーザ３４の出射光は、レンズを設けることなく高結合効
率でＰＬＣ導波路に出射される。
【００１７】また、図７に示すように、半導体レーザ３
４と光検出器３６の間の半導体導波路層部分４６に空気
と半導体から成る高反射率反射鏡５０を導入して共振器
長さを短くし、半導体レーザ３４のしきい値電流を低減
しても良い。光検出器３６側の反射鏡は、光電流を十分
に取るために、適度の反射率が望ましい場合もあり、そ
の場合、反射鏡のペア数で調整する。例えば空気／半導
体１対、各々の厚さが３λ／４ｎである反射鏡を用いる
と８９％の反射率を実現する。
４と光検出器３６の間の半導体導波路層部分４６に空気
と半導体から成る高反射率反射鏡５０を導入して共振器
長さを短くし、半導体レーザ３４のしきい値電流を低減
しても良い。光検出器３６側の反射鏡は、光電流を十分
に取るために、適度の反射率が望ましい場合もあり、そ
の場合、反射鏡のペア数で調整する。例えば空気／半導
体１対、各々の厚さが３λ／４ｎである反射鏡を用いる
と８９％の反射率を実現する。
【００１８】更に、半導体レーザ３４と受信用受光素子
３８のそれぞれの前へき開端面には、誘電体膜の積層構
造からなる反射膜５２をコーティングする。誘電体膜の
積層構造の例を図８に示す。本実施例では、光集積素子
３０の入射レーザ光の波長λをλ＝１．５５μｍとし、
反射膜にはＳｉＯ2 とＳｉ3 Ｎ4 の２種類の誘電体を使
用する。ＳｉＯ2 の屈折率ｎ1 はｎ1 ＝１．４５、Ｓｉ
3 Ｎ 4 の屈折率ｎ2 はｎ2 ＝１．９である。反射膜５２
は、図８に示すように、半導体側から膜厚λ／４ｎ1 の
ＳｉＯ2 膜Ａと膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜Ｂからな
る１対を積層した層５２ａと、膜厚λ／２ｎ1 のＳｉＯ
2 膜Ｃと、膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜Ｂと膜厚λ／
４ｎ 1 のＳｉＯ2 膜Ａからなる１対を積層した層５２ｂ
と、膜厚λ／４ｎ2 のＳｉ3Ｎ4 膜Ｂの積層構造を形成
するように成膜されている。図２に示す反射率のペア数
依存性によれば、対数ＮがＮ＝１のとき、波長１．５５
μｍの信号光に対して無反射膜（Ｒ＝０．０２４％、
Ｒ：反射率）となり、受信用受光素子３８への入射効率
が向上する。一方、波長１．３μｍの光に対しては７１
％の高反射膜を有するので、しきい値電流が低下する、
即ち半導体レーザのしきい値特性が向上する。
３８のそれぞれの前へき開端面には、誘電体膜の積層構
造からなる反射膜５２をコーティングする。誘電体膜の
積層構造の例を図８に示す。本実施例では、光集積素子
３０の入射レーザ光の波長λをλ＝１．５５μｍとし、
反射膜にはＳｉＯ2 とＳｉ3 Ｎ4 の２種類の誘電体を使
用する。ＳｉＯ2 の屈折率ｎ1 はｎ1 ＝１．４５、Ｓｉ
3 Ｎ 4 の屈折率ｎ2 はｎ2 ＝１．９である。反射膜５２
は、図８に示すように、半導体側から膜厚λ／４ｎ1 の
ＳｉＯ2 膜Ａと膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜Ｂからな
る１対を積層した層５２ａと、膜厚λ／２ｎ1 のＳｉＯ
2 膜Ｃと、膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜Ｂと膜厚λ／
４ｎ 1 のＳｉＯ2 膜Ａからなる１対を積層した層５２ｂ
と、膜厚λ／４ｎ2 のＳｉ3Ｎ4 膜Ｂの積層構造を形成
するように成膜されている。図２に示す反射率のペア数
依存性によれば、対数ＮがＮ＝１のとき、波長１．５５
μｍの信号光に対して無反射膜（Ｒ＝０．０２４％、
Ｒ：反射率）となり、受信用受光素子３８への入射効率
が向上する。一方、波長１．３μｍの光に対しては７１
％の高反射膜を有するので、しきい値電流が低下する、
即ち半導体レーザのしきい値特性が向上する。
【００１９】プレーナ型光集積回路の実施例 本実施例は、本発明に係るプレーナ型光集積回路の実施
例であって、図９は本実施例のプレーナ型光集積回路の
作製を説明する模式図である。本実施例のプレーナ型光
集積回路５４は、図１０に示すように、ＳｉＯ2 層中に
ＧｅＯ2 を添加した２本の導波路５６Ａ、Ｂを有するプ
レーナ型光波回路５８と、上述した光集積素子３０とか
ら構成されている。プレーナ型光集積回路５４を製作す
るには、本実施例の光集積素子３０の半導体レーザ３４
の出射側へき開端面及び導波路型受光素子３８の受光側
へき開端面をそれぞれプレーナ型光波回路５８の２本の
導波路５６Ａ、Ｂの端面に接続するように位置決めし、
プレーナ型光波回路５４に光集積素子３０を実装する。
本実施例のプレーナ型光集積回路５４では、プレーナ型
光波回路５８に位置決めし、実装する回数が従来のもの
に比べて少ないので、各光半導体素子の位置ずれの発生
頻度が少なくなり、光結合損失の小さいプレーナ型光集
積回路を実現している。
例であって、図９は本実施例のプレーナ型光集積回路の
作製を説明する模式図である。本実施例のプレーナ型光
集積回路５４は、図１０に示すように、ＳｉＯ2 層中に
ＧｅＯ2 を添加した２本の導波路５６Ａ、Ｂを有するプ
レーナ型光波回路５８と、上述した光集積素子３０とか
ら構成されている。プレーナ型光集積回路５４を製作す
るには、本実施例の光集積素子３０の半導体レーザ３４
の出射側へき開端面及び導波路型受光素子３８の受光側
へき開端面をそれぞれプレーナ型光波回路５８の２本の
導波路５６Ａ、Ｂの端面に接続するように位置決めし、
プレーナ型光波回路５４に光集積素子３０を実装する。
本実施例のプレーナ型光集積回路５４では、プレーナ型
光波回路５８に位置決めし、実装する回数が従来のもの
に比べて少ないので、各光半導体素子の位置ずれの発生
頻度が少なくなり、光結合損失の小さいプレーナ型光集
積回路を実現している。
【００２０】本実施例のプレーナ型光集積回路５４は、
レーザ出射側は高反射膜、及び光検出器側は空気／半導
体反射鏡をそれぞれ有し、共振器長２００μｍの半導体
レーザ３４として構成されているので、しきい値電流は
１．５ｍＡであった。また、光検出器３６での感度は
０．８Ａ／Ｗが実現され、半導体レーザ３４の出射側出
力が５ｍＷの時、モニタ電流０．３８ｍＡを得た。受信
用受光素子３８の感度は０．９Ａ／Ｗ、暗電流は１００
ｐＡ、容量は１ｐＦであり、高周波特性は、２ＧＨｚま
で良好に動作した。
レーザ出射側は高反射膜、及び光検出器側は空気／半導
体反射鏡をそれぞれ有し、共振器長２００μｍの半導体
レーザ３４として構成されているので、しきい値電流は
１．５ｍＡであった。また、光検出器３６での感度は
０．８Ａ／Ｗが実現され、半導体レーザ３４の出射側出
力が５ｍＷの時、モニタ電流０．３８ｍＡを得た。受信
用受光素子３８の感度は０．９Ａ／Ｗ、暗電流は１００
ｐＡ、容量は１ｐＦであり、高周波特性は、２ＧＨｚま
で良好に動作した。
【００２１】光集積素子の実施例の改変例 前述した光集積素子の実施例では、ｎ−ＩｎＰ基板３２
を基板とし、またｎ−ＩｎＰクラッド層３３を各素子共
通のクラッド層とし、共通のｎ側電極（図示せず）を基
板の裏側に備えているが、改変例として、図１０に示す
ように、基板をｉ−ＩｎＰ基板６２とし、それぞれ独立
に半導体レーザ６４、光検出器６６及び受信用受光素子
６８を設け、かつ各素子のキャップ層上にそれぞれのｐ
側電極を、各素子のｎ−ＩｎＰクラッド層にそれぞれの
ｎ側電極を設けた構造の光集積素子６０でも良い。
を基板とし、またｎ−ＩｎＰクラッド層３３を各素子共
通のクラッド層とし、共通のｎ側電極（図示せず）を基
板の裏側に備えているが、改変例として、図１０に示す
ように、基板をｉ−ＩｎＰ基板６２とし、それぞれ独立
に半導体レーザ６４、光検出器６６及び受信用受光素子
６８を設け、かつ各素子のキャップ層上にそれぞれのｐ
側電極を、各素子のｎ−ＩｎＰクラッド層にそれぞれの
ｎ側電極を設けた構造の光集積素子６０でも良い。
【００２２】また、レーザは埋め込み型を例にして本発
明を説明しているが、これに限らず、リッジ導波路型レ
ーザであってもよい。また、本発明においてはｎ型基板
を用いたが、レーザと受光素子の電極分離が十分でない
場合、半絶縁性基板を用い、図１０に示すように、各素
子のｎクラッドから電極を引き出すのも良い。
明を説明しているが、これに限らず、リッジ導波路型レ
ーザであってもよい。また、本発明においてはｎ型基板
を用いたが、レーザと受光素子の電極分離が十分でない
場合、半絶縁性基板を用い、図１０に示すように、各素
子のｎクラッドから電極を引き出すのも良い。
【００２３】
【発明の効果】本発明によれば、積層誘電体膜からなる
特定の反射膜を半導体レーザの出射側へき開端面及び受
光素子の受光側へき開端面に設けることにより、半導体
レーザのしきい値電流の値を低下させ、受光素子の受光
効率を向上させている。また、本発明によれば、製作し
た光集積素子をプレーナ光波回路に実装することによ
り、アライメント回数を減らして位置ずれの発生頻度を
減少させると共にコストの削減の可能なプレーナ型光集
積回路を実現している。
特定の反射膜を半導体レーザの出射側へき開端面及び受
光素子の受光側へき開端面に設けることにより、半導体
レーザのしきい値電流の値を低下させ、受光素子の受光
効率を向上させている。また、本発明によれば、製作し
た光集積素子をプレーナ光波回路に実装することによ
り、アライメント回数を減らして位置ずれの発生頻度を
減少させると共にコストの削減の可能なプレーナ型光集
積回路を実現している。
【図１】本発明に係る光集積素子に設けられる反射膜の
誘電体積層構造を示す模式断面図である。
誘電体積層構造を示す模式断面図である。
【図２】反射膜の誘電体積層構造をパラメータにして、
レーザ光の波長と反射率との関係を示すグラフである。
レーザ光の波長と反射率との関係を示すグラフである。
【図３】本実施例の光集積素子の外観を示す模式的斜視
図である。
図である。
【図４】受光素子の層構造を示す模式的断面図である。
【図５】マスクのパターンを示す模式的平面図である。
【図６】半導体レーザ及び光検出器の層構造を示す模式
的断面図である。
的断面図である。
【図７】反射鏡の層構造を示す模式的断面図である。
【図８】光集積素子の実施例に設けた反射膜のの誘電体
積層構造を示す模式断面図である。
積層構造を示す模式断面図である。
【図９】プレーナ型光集積回路の作製を説明する模式図
である。
である。
【図１０】光集積素子の改変例の構成を示す模式的斜視
図である。
図である。
【図１１】従来の光集積回路の構成を示す模式図であ
る。
る。
１０ 従来の光集積回路 １２ Ｓｉ基板 １４ 導波路 １６ 半導体レーザ １８ 光検出器 １９ 受信用受光素子 ２０ 反射膜 ２２ 膜厚λ／４ｎ1 のＳｉＯ2 膜 ２４ 膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜 ２５ Ｎ個の対を積層した層 ２６ 膜厚λ／２ｎ1 のＳｉＯ2 膜 ２７ Ｎ個の対を積層した別の層 ２８ 膜厚λ／４ｎ2 のＳｉ3 Ｎ4 膜 ３０ 本発明に係る光集積素子の実施例 ３２ ＩｎＰ基板 ３３ ｎ−ＩｎＰクラッド層 ３４ 半導体レーザ ３６ モニタ用光検出器 ３８ 受信用導波路型受光素子 ４０ Ｓｉ3 Ｎ4 マスク ４２、４４ パターン ４６ 半導体レーザと光検出器との間の領域、半導体導
波路 ４８ 溝 ５０ 高反射率反射鏡 ５２ 反射膜 ５４ プレーナ型光集積回路の実施例 ５６Ａ、Ｂ 導波路 ５８ プレーナ型光波回路 ６０ 光集積素子の改変例 ６２ ｉ−ＩｎＰ基板 ６４ 半導体レーザ ６６ 光検出器 ６８ 受信用受光素子
波路 ４８ 溝 ５０ 高反射率反射鏡 ５２ 反射膜 ５４ プレーナ型光集積回路の実施例 ５６Ａ、Ｂ 導波路 ５８ プレーナ型光波回路 ６０ 光集積素子の改変例 ６２ ｉ−ＩｎＰ基板 ６４ 半導体レーザ ６６ 光検出器 ６８ 受信用受光素子
Claims (2)
- 【請求項１】 半導体基板上に、半導体レーザ、半導体
レーザから放射されたレーザ光をモニタする光検出器、
及び波長λのレーザ光を受光する導波路型受光素子が一
体的に集積されてなる光集積素子において、 相互に異なる屈折率ｎ1 及びｎ2 をそれぞれ有する２種
類の誘電体からなる誘電体積層構造の反射膜が、半導体
レーザの出射側へき開端面及び導波路型受光素子の受光
側へき開端面に形成されており、 反射膜が、λ／２ｎ1 の膜厚を有する屈折率ｎ1 の誘電
体で構成された中心層と、その両側に対称に設けられた
λ／４ｎ2 の膜厚を有する屈折率ｎ2 の第１の誘電体膜
と、λ／４ｎ1 の膜厚を有する屈折率ｎ1 の第２の誘電
体膜との対の層を有する誘電体積層構造として構成され
ていることを特徴とする光集積素子。 - 【請求項２】 請求項１に記載の光集積素子と、少なく
とも２本の導波路を有するプレーナ型光波回路とを備
え、 光集積素子の半導体レーザの出射側へき開端面及び導波
路型受光素子の受光側へき開端面をそれぞれプレーナ型
光波回路の２本の導波路の端面に接続するように位置決
めして、プレーナ型光波回路に光集積素子を実装してな
ることを特徴とするプレーナ型光集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16706297A JPH1117281A (ja) | 1997-06-24 | 1997-06-24 | 光集積素子及びプレーナ型光集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16706297A JPH1117281A (ja) | 1997-06-24 | 1997-06-24 | 光集積素子及びプレーナ型光集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1117281A true JPH1117281A (ja) | 1999-01-22 |
Family
ID=15842701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16706297A Pending JPH1117281A (ja) | 1997-06-24 | 1997-06-24 | 光集積素子及びプレーナ型光集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1117281A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219568A (ja) * | 2002-09-05 | 2010-09-30 | Mitsubishi Electric Corp | 半導体光素子装置 |
| JP2011176380A (ja) * | 2002-03-08 | 2011-09-08 | Mitsubishi Electric Corp | 光半導体素子のコーティング膜の設計方法 |
| JP2022516453A (ja) * | 2018-12-28 | 2022-02-28 | 南京郵電大学 | ホモ集積の赤外線フォトニックチップ及びその製造方法 |
-
1997
- 1997-06-24 JP JP16706297A patent/JPH1117281A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176380A (ja) * | 2002-03-08 | 2011-09-08 | Mitsubishi Electric Corp | 光半導体素子のコーティング膜の設計方法 |
| JP2010219568A (ja) * | 2002-09-05 | 2010-09-30 | Mitsubishi Electric Corp | 半導体光素子装置 |
| JP2022516453A (ja) * | 2018-12-28 | 2022-02-28 | 南京郵電大学 | ホモ集積の赤外線フォトニックチップ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703989A (en) | Single-mode waveguide structure for optoelectronic integrated circuits and method of making same | |
| US5710847A (en) | Semiconductor optical functional device | |
| US8451872B2 (en) | Wavelength tunable filter and wavelength tunable laser module | |
| US9088132B2 (en) | Semiconductor optical element, integrated semiconductor optical element, and semiconductor optical element module | |
| US5838854A (en) | Integrated optical control element and a method for fabricating the same and optical integrated circuit element and optical integrated circuit device using the same | |
| JPH04254380A (ja) | モノリシック集積光増幅器及び光検出器 | |
| JP4634010B2 (ja) | 半導体光素子 | |
| CA2165711C (en) | Semiconductor light source having a spectrally broad, high power optical output | |
| US5396365A (en) | Polarization-independent optical device and method for polarization-independent processing of a signal | |
| JP3223930B2 (ja) | 光デバイス | |
| JPH1117281A (ja) | 光集積素子及びプレーナ型光集積回路 | |
| JP2023525594A (ja) | 狭線幅レーザー | |
| JP2000332350A (ja) | グレーティング導波路一体型アクティブデバイス | |
| JPH0426233B2 (ja) | ||
| JPH05251812A (ja) | 量子井戸構造光変調器付き分布帰還型半導体レーザおよびその製造方法 | |
| JPH03195076A (ja) | 外部共振器型波長可変半導体レーザ | |
| JP2000114642A (ja) | 半導体受発光集積素子 | |
| JP3084417B2 (ja) | 光結合デバイス | |
| CN112821197A (zh) | 一种光发射芯片的制作方法和光发射芯片 | |
| JP3595677B2 (ja) | 光アイソレータ、分布帰還型レーザ及び光集積素子 | |
| WO2012124741A1 (ja) | 半導体レーザー | |
| JP5374196B2 (ja) | 半導体光素子 | |
| JPH10163568A (ja) | 変調器集積半導体レーザ | |
| JPH01107589A (ja) | 光増幅器 | |
| JPH0230195B2 (ja) |