JPH11163870A - 共有バッファ型ａｔｍスイッチ - Google Patents

Abstract

(57)【要約】 【課題】 ＡＴＭスイッチを構成する上での基本的必要
事項を考慮した上で、メモリ間データ転送帯域を上げ、
小型大容量でかつ高性能なＡＴＭスイッチを実現する共
有バッファ型ＡＴＭスイッチを提供する。 【解決手段】 入力側セルアドレスエリア制御部８は予
め定めたセル数時間単位にセルバッファ２へのセルデー
タの格納が発生した時、空きセルアドレスエリア管理キ
ュー７からセルアドレスエリア番号を取得し、そのセル
アドレスエリア番号に予め定めたセル数時間内の何番目
のセルであるかを示すシーケンシャル番号を付加してセ
ルバッファ２のメモリ格納用のセルアドレス番号として
出力する。セルデータ出力処理は出力処理の対象のアド
レス管理キュー４−１〜４−ｎからセルアドレス番号を
出力させ、セルバッファ２からセルアドレス番号のセル
データを読出し、セル分離部３で分離処理を行って出力
ポートから出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は共有バッファ型ＡＴ
Ｍスイッチに関し、特にＡＴＭ（Ａｓｙｎｃｈｒｏｎｏ
ｕｓ Ｔｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送方式）
通信方式において用いられる共有バッファ型のスイッチ
構成に関する。

【０００２】

【従来の技術】従来、この種のスイッチにおいては、Ａ
ＴＭ通信方式の通信装置における回線交換を行う部位に
主に用いられている。図９は従来の共有バッファ型ＡＴ
Ｍスイッチの構成を示すブロック図である。

【０００３】図９において、各入力ポートＩＮＰＯＲＴ
＃１〜＃ｎから入力されたセルデータはセル多重部（Ｃ
Ｉ）１にて１セルデータ単位に多重処理される。この多
重処理によって、スイッチ処理を１セルデータ毎にシー
ケンシャルに処理することが可能となり、入力ポート番
号やセルデータ搭載情報から出力ポートＯＵＴＰＯＲＴ
＃１〜＃ｎやサービス品質情報が決定され、それに応じ
て対象セルデータの転送可否が決定される。転送と判定
されたセルデータは一旦セルバッファ（ＣＢ）２に蓄積
される。

【０００４】その際、セルバッファ２のアドレスは１セ
ルデータ単位でアドレス管理する必要があり、空きセル
アドレス管理キュー（ＩＱ）９にて未使用アドレスの管
理が、アドレス管理キュー（ＯＱ）４−１〜４−ｎにて
夫々個別の使用アドレスの管理が行われる。

【０００５】尚、アドレス管理キュー４−１〜４−ｎは
出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎやサービス品質情
報等を基に管理を別にする必要性から複数に分割されて
いる。また、個々の空きセルアドレス管理キュー９及び
アドレス管理キュー４−１〜４−ｎはアドレス管理をキ
ュー管理するとともに、それらのキュー長から入力セル
データの転送可否判定を行う。

【０００６】転送と判定されたセルデータの発生によっ
て、空きセルアドレス管理キュー９からセルバッファ２
に格納するためのアドレスを取得し、セルバッファ２の
該当アドレス箇所にセルデータを格納する。また同時
に、出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎやサービス品
質情報等からアドレス管理キュー４−１〜４−ｎのうち
の該当する１つに格納したアドレスを渡し、アドレス管
理キュー４−１〜４−ｎのうちの該当箇所にて格納アド
レスの管理を行っている。

【０００７】セルバッファ２からのセルデータの読出し
は出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎやサービス品質
情報、及びそれに対応する各アドレス管理キュー４−１
〜４−ｎで管理しているセルデータ蓄積有無情報等を基
にアドレス管理キュー４−１〜４−ｎの中から読出しを
行う対象箇所を１つ決定し、該当箇所からアドレスを取
得してセルバッファ２の読出しアドレスとし、セルデー
タを出力する。

【０００８】また、この読出しアドレスは未使用アドレ
スとして空きセルアドレス管理キュー９に渡すことで、
空きセルアドレス管理キュー９にて未使用アドレスの管
理が行われる。

【０００９】セルバッファ２からの出力セルデータはセ
ル分離部（ＣＤＩ）３にて１セルデータ単位での分離処
理が施され、各出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎか
ら出力される。共有バッファ型ＡＴＭスイッチは上記の
ように構成され、回線交換を実現している。尚、共有バ
ッファ型ＡＴＭスイッチについては、特開平７−３２１
８１５号公報等に開示されている。

【００１０】

【発明が解決しようとする課題】上述した従来の共有バ
ッファ型ＡＴＭスイッチでは、スイッチの評価基準とし
て高スループット特性を得られるか、及び物理的な大き
さが小さいかという問題があり、この２つの問題を解決
する手段として出力バッファ型ＡＴＭスイッチ構成より
も共有バッファ型ＡＴＭスイッチ構成の方がより高特性
が得られるとか、キューイング判定制御に工夫をこらす
とかいったスイッチ基本構成法による差違とは別に、よ
り高速で大容量のメモリを搭載することで大きな効果が
期待できる。

【００１１】最近のメモリ技術動向からメモリ全領域を
無数のエリアに分割し、任意のエリア内への連続アクセ
ス時には高速データ転送可能なメモリが多く開発されて
きているが、このエリア内への連続アクセス時に高速デ
ータ転送可能となる特徴を利用できてないという状況に
ある。

【００１２】メモリの技術動向としてはメモリの大容量
化に伴い、その全領域ヘの高速アクセスが不可となって
いるので、キャッシュメモリを用意し、このキャッシュ
メモリヘ外部からのアクセスを行う方式に成りつつあ
る。これによって、エリアをまたがるアクセスではキャ
ッシュメモリとメインメモリとの間でのＣｈａｒｇｅ−
Ｄｉｓｃｈａｒｇｅが発生し、その結果、メモリアクセ
ス処理に時間を要してしまう。

【００１３】また逆に、共有バッファ型ＡＴＭスイッチ
はメモリ全領域をランダム使用する方式であること、メ
モリアクセスの限界によるセルデータ転送不可となる事
態が発生してはならないことから、常にエリア間をまた
がるアクセスを前提にスイッチを構成するため、メモリ
間のデータ転送帯域が確保できなくなり、その結果、ス
イッチ処理規模が小さくなってしまう。

【００１４】そこで、本発明の目的は上記の問題点を解
消し、ＡＴＭスイッチを構成する上での基本的必要事項
を考慮した上でメモリ間データ転送帯域を上げることが
でき、小型大容量でかつ高性能なＡＴＭスイッチを実現
することができる共有バッファ型ＡＴＭスイッチを提供
することにある。

【００１５】

【課題を解決するための手段】本発明による共有バッフ
ァ型ＡＴＭスイッチは、入力ポートから入力されたセル
データを蓄積しかつ蓄積したセルデータを出力ポートに
出力するためのセルバッファを含む共有バッファ型ＡＴ
Ｍスイッチであって、前記セルデータの前記セルバッフ
ァへの蓄積時に予め設定された所定時間内に入力される
セルデータ単位で前記セルバッファへの書込みアドレス
を生成する手段と、前記セルデータの前記セルバッファ
からの読出し時に１つのセルデータの単位で前記セルバ
ッファへの読出しアドレスを生成する手段とを備えてい
る。

【００１６】すなわち、本発明の共有バッファ型ＡＴＭ
スイッチは、入力セルデータのメモリ格納において、予
め定めた時間内でメモリに格納する複数のセルデータに
対してメモリ内の同一エリアのアドレスを発生するよう
構成している。

【００１７】また、メモリ格納時は複数のセルデータに
対するアドレス管理で、メモリからの読出しは１セルデ
ータ毎でのアドレス管理となるようにアドレス管理単位
の違いを吸収可能な構成としている。

【００１８】メモリ格納時に複数のセルデータ毎に書込
みエリアが１箇所に定められることによって、（複数セ
ル−１）回のメモリ内キャッシュメモリとメインメモリ
との間でのＣｈａｒｇｅ−Ｄｉｓｃｈａｒｇｅの発生を
抑えることができ、その分だけデータ転送帯域が向上
し、このデータ転送帯域の向上によってＡＴＭスイッチ
の処理規模を増加させることができる。

【００１９】また、この種のキャッシュメモリとメイン
メモリとを搭載した大容量メモリのＡＴＭスイッチへの
適用を可能とすることと、共有メモリ型スイッチ構成の
スループット特性に関する傾向とから、従来よりも高ス
ループット特性のＡＴＭスイッチを提供することができ
る。

【００２０】

【発明の実施の形態】次に、本発明の一実施例について
図面を参照して説明する。図１は本発明の一実施例によ
る共有バッファ型ＡＴＭスイッチの構成を示すブロック
図である。図において、本発明の一実施例による共有バ
ッファ型ＡＴＭスイッチは入力ポートＩＮＰＯＲＴ＃１
〜＃ｎと、セル多重部（ＣＩ）１と、セルバッファ（Ｃ
Ｂ）２と、セル分離部（ＣＤＩ）３と、アドレス管理キ
ュー（ＯＱ）４−１〜４−ｎと、出力側セルアドレスエ
リア制御部（ＯＣＡＡＣ）５と、セルアドレスエリア管
理マップ（ＣＡＡＭ）６と、空きセルアドレスエリア管
理キュー（ＩＣＡＱ）７と、入力側セルアドレスエリア
制御部（ＩＣＡＡＣ）８と、出力ポートＯＵＴＰＯＲＴ
＃１〜＃ｎとを含んで構成されている。

【００２１】図１において、セル多重部１で１セルデー
タ単位で多重処理された各入力ポートＩＮＰＯＲＴ＃１
〜＃ｎからの入力セルデータのうち、転送と判定された
セルデータはセルバッファ２にて一且メモリ（図示せ
ず）に蓄積される。

【００２２】このメモリ格納セルデータに対するメモリ
格納アドレス値の発生において、予め定めたセル数単位
に、その時間内で最初のメモリへのセルデータの格納が
発生した時、入力側セルアドレスエリア制御部８は空き
セルアドレスエリア管理キュー７からセルアドレスエリ
ア番号（ＣＡＡＮ）を取得し、そのセルアドレスエリア
番号に予め定めたセル数のうちの第１番目のセルである
ことを示すシーケンシャル番号（ＳＣＮ）を付加してセ
ルバッファ２のメモリ格納用のセルアドレス番号（ＣＡ
Ｎ）として出力する。

【００２３】また、予め定めたセル数分の時間内での２
番目以降のメモリへのセルデータの格納が発生した時、
入力側セルアドレスエリア制御部８は空きセルアドレス
エリア管理キュー７からのセルアドレスエリア番号（Ｃ
ＡＡＮ）の取得を行わず、予め定めたセル数分の時間内
での何番目のセルデータかを示すシーケンシャル番号
（ＳＣＮ）を、最初のメモリへのセルデータの格納が発
生した時に取得したセルアドレスエリア番号（ＣＡＡ
Ｎ）に付加してセルバッファ２のメモリ格納用のセルア
ドレス番号（ＣＡＮ）として出力する。

【００２４】尚、セルバッファ２のメモリのキャッシュ
可能メモリ容量は予め定めたセル数分のメモリ容量、つ
まりセルアドレスエリア番号（ＣＡＡＮ）の１アドレス
エリアに必要なメモリ容量の定数倍の容量となるように
設定する必要があり、また１セルアドレスエリア番号
（ＣＡＡＮ）から発生される全てのセルアドレス番号
（ＣＡＮ）は同時にキャッシュメモリ（図示せず）に格
納されるメモリ領域とする必要がある。

【００２５】空きセルアドレスエリア管理キュー７では
全てのセルアドレスエリア番号（ＣＡＡＮ）のうち、未
使用状態にあるセルアドレスエリア番号（ＣＡＡＮ）を
キュー管理し、入力側セルアドレスエリア制御部８から
の取得要求に応じてセルアドレスエリア番号（ＣＡＡ
Ｎ）を出力する。

【００２６】入力側セルアドレスエリア制御部８はセル
アドレス番号（ＣＡＮ）をセルバッファ２に通知すると
ともに、アドレス管理キュー４−１〜４−ｎのうちの対
象箇所にセルアドレス番号（ＣＡＮ）を通知し、対象箇
所ではセルアドレス番号（ＣＡＮ）をキュー管理する。

【００２７】また、各セルアドレスエリア番号（ＣＡＡ
Ｎ）毎のセルデータ格納数の管理をしているセルアドレ
スエリア管理マップ６に対しても通知を行い、セルアド
レスエリア管理マップ６では該当セルアドレスエリア番
号（ＣＡＡＮ）に対応するセルアドレスエリア使用数
（ＣＣ）の情報更新を行う。

【００２８】セルデータ出力処理は出力処理の対象のア
ドレス管理キュー４−１〜４−ｎからセルアドレス番号
（ＣＡＮ）を出力させる。アドレス管理キュー４−１〜
４−ｎから出力されたセルアドレス番号（ＣＡＮ）はセ
ルバッファ２にメモリ読出しアドレスとして入力され、
セルバッファ２からはそのセルアドレス番号（ＣＡＮ）
のセルデータが出力される。セル分離部３はセルバッフ
ァ２から出力されたセルデータに対して１セルデータ単
位での分離処理を行い、該当出力ポートＯＵＴＰＯＲＴ
＃１〜＃ｎからセルデータを出力する。

【００２９】また、該当するアドレス管理キュー４−１
〜４−ｎから出力されたセルアドレス番号（ＣＡＮ）は
出力側セルアドレスエリア制御部５に通知される。出力
側セルアドレスエリア制御部５ではセルアドレス番号
（ＣＡＮ）からセルアドレスエリア番号（ＣＡＡＮ）を
抽出してセルアドレスエリア管理マップ６に通知する。
セルアドレスエリア管理マップ６では該当セルアドレス
エリア番号（ＣＡＡＮ）に対応するセルアドレスエリア
使用数（ＣＣ）の情報更新を行う。

【００３０】その際、対象のセルアドレスエリア番号
（ＣＡＡＮ）に対応するセルアドレスエリア管理マップ
６のセルアドレスエリア使用数（ＣＣ）が末使用状態と
なった場合、出力側セルアドレスエリア制御部５は対象
のセルアドレスエリア番号（ＣＡＡＮ）を空きセルアド
レスエリア管理キュー７に通知する。空きセルアドレス
エリア管理キュー７では対象のセルアドレスエリア番号
（ＣＡＡＮ）をキュー管理に追加する。

【００３１】次に、図１を参照して本発明の一実施例に
よる共有バッファ型ＡＴＭスイッチの動作について説明
する。

【００３２】セル多重部１で１セルデータ単位で多重処
理された各入力ポートＩＮＰＯＲＴ＃１〜＃ｎからの入
力セルデータのうち、転送と判定されたセルデータはセ
ルバッファ２のメモリに格納される。

【００３３】メモリ格納セルデータに対するメモリ格納
アドレスの発生は複数のセル処理時間単位で行う。この
処理単位セル数時間はセルバッファ２のメモリのキャッ
シュメモリ容量を１０２４ｂｙｔｅ、１セルデータ格納
に必要なメモリ容量を６４ｂｙｔｅとすると、２セル時
間と４セル時間と８セル時間と１６セル時間とのうちの
どれかに設定することとなるが、必要とするスイッチ処
理規模を実現できる範囲内で、一番小さいセル時間を処
理単位セル数時間として構成する。ここでは８セル時間
を処理単位セル数時間とする。

【００３４】また、メモリ規模を１６Ｍｂｉｔとし、２
²³アドレス、１アドレス８ｂｉｔのデータ構成で、さら
にキャッシュメモリは下位１０ｂｉｔを除いた上位１３
ｂｉｔ単位での保持動作を行う構成とする。

【００３５】この場合、セルアドレスエリア番号（ＣＡ
ＡＮ）は０〜１６３８３（２¹⁴空間）とし、シーケンシ
ャル番号（ＳＣＮ）は０〜７（２³ 空間）とし、１セル
データの格納に６４ｂｙｔｅ必要とするので０〜６３
（２⁶ 空間）を用意し、メモリ格納アドレスは上位ビッ
トからセルアドレスエリア番号（ＣＡＡＮ）用ビット
（１４ｂｉｔ）、シーケンシャル番号（ＳＣＮ）用ビッ
ト（３ｂｉｔ）、１セルデータの格納に必要なビット
（６ｂｉｔ）を割り付け、２３ｂｉｔのメモリ格納アド
レス情報とする。

【００３６】メモリ格納セルアドレス番号（ＣＡＮ）の
生成は８セル時間単位での処理で、最初のセル到着時に
は空きセルアドレスエリア管理キュー７よりセルアドレ
スエリア番号（ＣＡＡＮ）を取得し、シーケンシャル番
号（ＳＣＮ）として「０」を付加してセルアドレス番号
（ＣＡＮ）とする。

【００３７】また、８セル時間単位での処理で２番目以
降のセル到着時には、最初のセル到着時に取得したセル
アドレスエリア番号（ＣＡＡＮ）にシーケンシャル番号
（ＳＣＮ）として「１」，「２」を付加してセルアドレ
ス番号（ＣＡＮ）とする。

【００３８】セルバッファ２では入力されたセルアドレ
ス番号（ＣＡＮ）に１セルデータを６４アドレスに分割
し、アドレスも入力されたセルアドレス番号（ＣＡＮ）
に１セルデータの格納に必要なビット（６ｂｉｔ）を付
加し、実際のメモリ格納アドレスとして順次メモリにセ
ルデータを格納する。

【００３９】これによって、８セル時間単位で発生した
セルデータの格納のための全メモリアドレスは、１回メ
インメモリからキャッシュメモリにＣｈａｒｇｅした情
報に対する書込みでよく、キャッシュメモリからメイン
メモリへのＤｉｓｃｈａｒｇｅも８セル時間単位処理の
最後に１回行えばよい。

【００４０】尚、８セル時間単位処理で同時に実行され
るメモリからのセルデータの読出し処理が、最大８セル
分のセルデータのメモリ書込み動作の間に発生すると、
キャッシュメモリとメインメモリとの間でのＣｈａｒｇ
ｅ−Ｄｉｓｃｈａｒｇｅが発生するため、８セル時間処
理単位毎にメモリへの書込み処理と読出し処理とを分け
る。

【００４１】セルデータ出力処理は出力処理の対象のア
ドレス管理キュー４−１〜４−ｎからセルアドレス番号
（ＣＡＮ）を出力させる。セルバッファ２ではセルアド
レス番号（ＣＡＮ）に１セルデータの格納に必要なビッ
ト（６ｂｉｔ）を付加し、実際のメモリ読出しアドレス
として順次メモリからセルデータの読出しを行う。

【００４２】セルバッファ２より出力されたセルデータ
はセル分離部３で１セルデータ単位での分離処理が行わ
れ、該当出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎからセル
データが出力される。

【００４３】空きセルアドレスエリア管理キュー７では
全てのセルアドレスエリア番号（ＣＡＡＮ）のうち、セ
ルデータの格納に用いられていないセルアドレスエリア
番号（ＣＡＡＮ）をキュー管理する。

【００４４】また、出力ポートＯＵＴＰＯＲＴ＃１〜＃
ｎやサービスクラス情報等によって複数用意されている
アドレス管理キュー４−１〜４−ｎでは、夫々で全ての
セルアドレス番号（ＣＡＮ）のうちのセルデータの格納
に用いられているセルアドレス番号（ＣＡＮ）をキュー
管理している。

【００４５】空きセルアドレスエリア管理キュー７及び
アドレス管理キュー４−１〜４−ｎでは管理している内
容が違うが、同じ構成となっている。空きセルアドレス
エリア管理キュー７及びアドレス管理キュー４−１〜４
−ｎでは管理情報入力によって、その情報を待ち行列の
最後に追加する。

【００４６】また、管理情報出力は待ち行列の最初の情
報を出力する。この待ち行列回路のハードウェア実現
は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕ
ｔ）メモリの使用や情報をチェーン化して管理する等の
方式が考えられる。

【００４７】セルアドレスエリア管理マップ６は空きセ
ルアドレスエリア管理キュー７及びアドレス管理キュー
４−１〜４−ｎでの管理情報の差違吸収のために設けら
れている。セルアドレスエリア管理マップ６では各セル
アドレスエリア番号（ＣＡＡＮ）単位で、そのセルアド
レスエリア内に何セルデータを格納してるかを管理して
いる。そのため、入力セル処理で入力側セルアドレスエ
リア制御部８がセルアドレス番号（ＣＡＮ）を発生する
度に、対象セルアドレスエリア箇所のデータが１つイン
クリメント処理される。

【００４８】また、出力セル処理でセルアドレス番号
（ＣＡＮ）を発生する度に、出力側セルアドレスエリア
制御部５がセルアドレス番号（ＣＡＮ）の上位ビット情
報であるセルアドレスエリア番号（ＣＡＡＮ）を抽出
し、対象のセルアドレスエリア箇所のデータが１つデク
リメント処理される。

【００４９】その結果、任意のセルアドレスエリアに着
目した場合、入力セル処理でそのセルアドレスエリア使
用の度に０→１→２……とインクリメントされ、出力セ
ル処理でそのセルアドレスエリア使用の度に……２→１
→０とデクリメントされる。尚、セルアドレスエリア管
理マップ６でデクリメント処理した結果、その値が
「０」となった場合、出力側セルアドレスエリア制御部
５から空きセルアドレスエリア管理キュー７に対象のセ
ルアドレスエリア番号（ＣＡＡＮ）を通知し、空きセル
アドレスエリア管理キュー７での管理情報に含める。

【００５０】次に、図１に示す本発明の一実施例による
共有バッファ型ＡＴＭスイッチの各部の動作について具
体的に説明する。

【００５１】セル多重部１では各入力ポートＩＮＰＯＲ
Ｔ＃１〜＃ｎに関してセル多重部１のメインクロックに
対して決定されるセルデータ位相にセルデータの乗せ換
えを行い、１セルデータ単位での多重処理を行う。この
時、各入力ポート情報及びセルデータ到着情報を有効／
無効セル情報としてセルデータに付加して多重処理を行
う。

【００５２】セル多重部１で多重処理されたセルデータ
はそれが有効セルである場合、１セル毎にその入力ポー
トＩＮＰＯＲＴ＃１〜＃ｎとセルデータに搭載されたＶ
ＰＩ（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎｔｉｆｉｅ
ｒ）・ＶＣＩ（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄ
ｅｎｔｉｆｉｅｒ）等の番号情報によって、スイッチ部
搭載のルーティング情報テーブル（図示せず）にアクセ
スし、ルーティング先の出力ポートＯＵＴＰＯＲＴ＃１
〜＃ｎやサービス品質情報を決定する。

【００５３】また、それに対応するキューが一意に決定
され、そのキューの滞留セルデータ数等から入力セルを
対象の出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎに転送する
か転送しないかの判定が行われ、転送と判定されたセル
データがセルバッファ２のメモリに格納される。

【００５４】このとき、共有バッファ型ＡＴＭスイッチ
構成ではキューを意識したアドレス箇所への格納を行わ
ず、全メモリ空間の空きアドレス箇所に格納し、格納ア
ドレス値を各アドレス管理キュー４−１〜４−ｎにてキ
ュー管理する。

【００５５】このメモリ格納セルデータに対するメモリ
格納アドレスの発生において、例えば８セル時間単位処
理する場合、その時間内で最初のメモリへのセルデータ
の格納が発生した時、入力側セルアドレスエリア制御部
８は空きセルアドレスエリア管理キュー７よりセルアド
レスエリア番号（ＣＡＡＮ）を取得する。

【００５６】このときのセルは８セル時間で第１番目の
セルであるので、入力側セルアドレスエリア制御部８は
シーケンシャル番号（ＳＣＮ）を「０」とし、シーケン
シャル番号（ＳＣＮ）用ビットをセルアドレスエリア番
号（ＣＡＡＮ）用ビットの下位に付加し、セルバッファ
２のメモリ格納用セルアドレス番号（ＣＡＮ）として出
力する。

【００５７】また、８セル時間で２番目以降のメモリへ
のセルデータの格納が発生した時、入力側セルアドレス
エリア制御部８は空きセルアドレスエリア管理キュー７
よりセルアドレスエリア番号（ＣＡＡＮ）の情報ビット
の取得を行わず、８セル時間で何番目のセルデータかを
示すシーケンシャル番号（ＳＣＮ）の情報ビットを、最
初のメモリへのセルデータの格納が発生した時に取得し
たセルアドレスエリア番号（ＣＡＡＮ）の情報ビットの
下位に付加してセルバッファ２のメモリ格納用のセルア
ドレス番号（ＣＡＮ）として出力する。

【００５８】セルバッファ２ではメモリへのセルデータ
の書込み及び読出しを行うが、１セルデータを複数アド
レスに分割して格納する場合、書込み用のセルアドレス
番号（ＣＡＮ）及び読出し用のセルアドレス番号（ＣＡ
Ｎ）の情報ビットの下位に１セルデータ格納に必要なビ
ット情報を付加して実際の書込み及び読出しを実施す
る。このとき、１セルアドレスエリア番号（ＣＡＡＮ）
から発生される全メモリアクセスアドレスは同時にキャ
ッシュメモリに格納されるメモリ領域とする必要があ
る。

【００５９】空きセルアドレスエリア管理キュー７で
は、全てのセルアドレスエリア番号（ＣＡＡＮ）のう
ち、未使用状態にあるセルアドレスエリア番号（ＣＡＡ
Ｎ）をキュー管理し、入力側セルアドレスエリア制御部
８からの取得要求に応じてセルアドレスエリア番号（Ｃ
ＡＡＮ）を出力し、そのセルアドレスエリア番号（ＣＡ
ＡＮ）を管理対象から除く。

【００６０】入力側セルアドレスエリア制御部８はセル
アドレス番号（ＣＡＮ）をセルバッファ２に通知すると
ともに、アドレス管理キュー４−１〜４−ｎのうちの対
象箇所にセルアドレス番号（ＣＡＮ）を通知し、対象箇
所ではセルアドレス番号（ＣＡＮ）をキュー管理する。

【００６１】また、入力側セルアドレスエリア制御部８
はセルデータの格納の度に、セルアドレスエリア番号
（ＣＡＡＮ）をセルアドレスエリア管理マップ６に通知
し、セルアドレスエリア管理マップ６では該当セルアド
レスエリア番号（ＣＡＡＮ）に対応するセルアドレスエ
リア使用数（ＣＣ）の値をインクリメント処理する。

【００６２】セルデータ出力処理はそのタイミングでの
処理出力ポート番号やサービス品質情報、及び各キュー
の滞留セルデータ数等から出力処理するキューを１つ決
定し、対象のアドレス管理キュー４−１〜４−ｎからセ
ルアドレス番号（ＣＡＮ）を出力する。セルバッファ２
ではこのセルアドレス番号（ＣＡＮ）をメモリ読出しア
ドレスとしてセルデータの読出しを行う。

【００６３】セルバッファ２から出力されたセルデータ
はセル分離部３でそのタイミングにより１セルデータ単
位での分離処理を行い、出力ポートＯＵＴＰＯＲＴ＃１
〜＃ｎの該当ポートからセルデータを出力する。

【００６４】また、該当するアドレス管理キュー４−１
〜４−ｎから出力されたセルアドレス番号（ＣＡＮ）は
出力側セルアドレスエリア制御部５に通知される。出力
側セルアドレスエリア制御部５ではセルアドレス番号
（ＣＡＮ）の上位ビット部分に相当するセルアドレスエ
リア番号（ＣＡＡＮ）を抽出してセルアドレスエリア管
理マップ６に通知し、セルアドレスエリア管理マップ６
では該当セルアドレスエリア番号（ＣＡＡＮ）に対応す
るセルアドレスエリア使用数（ＣＣ）の値をデクリメン
ト処理する。

【００６５】その際、該当セルアドレスエリア番号（Ｃ
ＡＡＮ）に対応するセルアドレスエリア使用数（ＣＣ）
が「０」になった場合、出力側セルアドレスエリア制御
部（ＯＣＡＡＣ）５は対象セルアドレスエリア番号（Ｃ
ＡＡＮ）を空きセルアドレスエリア管理キュー（ＩＣＡ
Ｑ）７に通知する。空きセルアドレスエリア管理キュー
（ＩＣＡＱ）７では対象セルアドレスエリア番号（ＣＡ
ＡＮ）をキュー管理に追加する。

【００６６】最近、メモリの技術動向であるキャッシュ
メモリ内蔵の大容量メモリを、そのキャッシュメモリと
メインメモリとの間で発生するＣｈａｒｇｅ−Ｄｉｓｃ
ｈａｒｇｅ動作の発生回数を押さえ、メモリ全領域をラ
ンダム使用するという点に変更を加えることなく使用す
ることを可能とすることによって、メモリ間のデータ転
送帯域の限界を追求した小型大容量の共有バッファ型Ａ
ＴＭスイッチが実現可能となる。

【００６７】本発明の一実施例による構成では、従来の
構成と比較して同特性を得るのにバッファ量の増加を必
要とするが、物理的な大きさを同じくして得られるスイ
ッチ特性を良くすることができることにある。以下、特
性改善の度合について説明する。

【００６８】通信装置における回線交換を司るこの種の
スイッチは、各信号線を多重処理する必要性から装置内
で一番高速処理を必要とする部位である。よって、メモ
リ間との高速データ転送が可能なことが第１番目の要求
事項となる。

【００６９】最近のメモリ技術動向では、ＤＲＡＭ（Ｄ
ｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏ
ｒｙ）が６４ＭＢであるのに対し、ＳＲＡＭ（Ｓｔａｔ
ｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が４
ＭＢと、ＤＲＡＭがＳＲＡＭの１６倍のメモリ容量を有
しており、この関係は少なくともこれから数年の間は変
化することが無いことが予測される。

【００７０】一方、ＤＲＡＭはその内部容量が大きいこ
ともあり、直接のアクセスに時間を要してしまうため、
メインメモリの一部をキャッシュメモリに保持すること
で、キャッシュメモリへのアクセスに対しては高速アク
セス可能とし、外部電気インタフェース速度の高速化技
術に見合うアクセス動作を実現している。

【００７１】本発明の一実施例による共有バッファ型Ａ
ＴＭスイッチの構成は、キャッシュメモリとメインメモ
リとの間で発生するＣｈａｒｇｅ−Ｄｉｓｃｈａｒｇｅ
動作によるデータ転送帯域低下を抑えることで、機能の
低下を発生させずにＤＲＡＭの採用を可能としている。
これによって、同規模スイッチに対して約１６倍のメモ
リ容量の実装が可能となる。

【００７２】但し、本発明の一実施例による構成では、
メモリ格納アドレスを複数セル時間単位に行っているた
め、例えば８セル時間単位での処理とした場合、８セル
時間に１セルデータの到着でもそのセルデータ格納に８
セルデータ格納領域を使用してしまう。また、８セル時
間に８セルデータ到着がなされ、８セルデータ格納領域
全てを使用して格納しても、その８セルデータの出力タ
イミングに差違がでるため、１セル目のセルデータ出力
から８セル目のデータ出力の過程で、８セルデータ格納
領域を全て使用してない時間が発生してしまう。

【００７３】この使用メモリ領域に対する実使用メモリ
領域の差違が、本発明の一実施例による構成が従来の構
成と比較して同特性を得るのに必要なバッファ量の増加
率となるが、８セル時間単位処理でバッファ量を８倍増
加する必要性はない。

【００７４】検証シミュレーションの結果について説明
する。本発明の一実施例による構成が従来の構成と比較
して必要バッファ量の増加率を見積もるには、スイッチ
通過特性の良いトラヒックと悪いトラヒックとの混在時
が最適である。

【００７５】よって、スイッチ通過特性の良いトラヒッ
クとしてのランダム発生モデルトラヒック［ＣＢＲ（Ｃ
ｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ）クラストラヒッ
ク］とスイッチ通過特性の悪いトラヒックとしてのｏｎ
−ｏｆｆ発生モデルトラヒック［ＵＢＲ（Ｕｎｓｐｅｃ
ｉｆｉｅｄ Ｂｉｔ Ｒａｔｅ）クラストラヒック］と
を用いてシミュレーションを実行する。尚、スイッチモ
デルは入力ポート数が１６で、出力ポート数が１６のス
イッチとし、各入力から各出力に対して総当たりで両ク
ラストラヒックでのパスを設定する。また、よりスイッ
チ通過特性に差違を持たせるため、各出力ポート毎に出
力セルのクラス選択はＣＢＲクラスのセルがある場合は
ＵＢＲクラスのセルの有無に関わらず優先して出力する
よう制御を加える。

【００７６】図２は平均バースト長を１０セルとした場
合の平均キュー長特性を示す図であり、図３は平均バー
スト長を１００セルとした場合の平均キュー長特性を示
す図であり、図４は必要バッファ量比率特性を示す図で
ある。

【００７７】また、図５はＣＢＲ：ＵＢＲ＝１；９とし
かつ平均バ−スト長を１０セルとした場合のＵＢＲクラ
スのセル廃棄特性を示す図であり、図６はＣＢＲ：ＵＢ
Ｒ＝５：５としかつ平均バ−スト長を１０セルとした場
合のＵＢＲクラスのセル廃棄特性を示す図であり、図７
はＣＢＲ：ＵＢＲ＝９：１としかつ平均バ−スト長を１
０セルとした場合のＵＢＲクラスのセル廃棄特性を示す
図であり、図８は要求廃棄率に対する必要バッファ量比
率特性を示す図である。

【００７８】図２はＵＢＲクラストラヒックの平均バー
スト長を１０に設定した場合、図３はＵＢＲクラストラ
ヒックの平均バースト長を１００に設定した場合のスイ
ッチに対するＣＢＲクラストラヒックとＵＢＲクラスト
ラヒックとのロード比率を変化させた場合のＣＢＲクラ
ストラヒックの出力ポートに対する平均キュー長、ＵＢ
Ｒクラストラヒックの出力ポートに対する平均キュー
長、平均メモリ実使用領域（平均トータルキュー長）、
平均メモリ使用領域（平均アドレスキュー長）をシミュ
レーションした結果を示している。

【００７９】アドレスキュー長に相当するバッファ量が
本発明の一実施例による構成で必要とするバッファ量と
等価となり、トータルキュー長に相当するバッファ量が
従来の構成で必要とするバッファ量と等価となるが、シ
ミュレーションの結果は当然のことながらＵＢＲクラス
の比率が多い程、アドレスキュー長及びトータルキュー
長共に増加するものの、その比率（アドレスキュー長／
トータルキュー長）は下がってくる。

【００８０】バッファ量は最悪時に必要なバッファ量を
用意するため、ＵＢＲクラス比率が多いロード率１側が
必要バッファ量となり、このポイントでの必要とするバ
ッファ量の比率は３倍位である。尚、実際にはバッファ
量を必要としない状態、つまりＵＢＲクラスの比率が少
ない時点で必要とするバッファ量の比率が多くても、元
々必要としないバッファを不要に消費しているのみであ
るので、特に問題はない。

【００８１】この従来の構成と比較して本発明の一実施
例による構成にて必要とするバッファ量の増加比率値を
明確にするため、図２〜図４に必要バッファ量比率特性
として示す。また、図２〜図４に示すように、トラヒッ
クモデルの差違はバッファ量自体には影響するが、必要
バッフア量の比率には影響を与えないことが分かる。

【００８２】次に、上記平均キュー長による必要バッフ
ァ量の比率が常に成り立つことを確認するため、図５〜
図７にバッファ量を変化させた場合のＵＢＲクラスセル
廃棄率をシミュレートした結果を示す。図５〜図７の差
違はＵＢＲクラス比率の差である。アドレス管理を１セ
ル単位とした場合が従来の構成での特性であり、８セル
単位とした場合が本発明の一実施例による構成での特性
である。

【００８３】その必要バッファ量の比率を求めるため、
図８に各廃棄率特性を得るために必要なバッファ量の比
率を示す。図８に示すように、廃棄率特性の変化で必要
なバッファ量の比率が影響されないこと、及びその必要
なバッファ量の比率値が図４で得た各ＵＢＲクラス比率
値による必要なバッファ量の比率値と一致することが分
かる。

【００８４】したがって、本発明の一実施例によるスイ
ッチ構成において、メモリ格納アドレスを８セル時間単
位での処理とした場合、必要バッファ量は従来の構成と
比べて３倍用意すれば良いことが分かる。これはＤＲＡ
Ｍの採用による約１６倍のメモリ容量の実装を可能とし
た点を考慮することによって、物理的な大きさを同じく
して得られるスイッチ特性を搭載メモリ容量で約５倍改
善することができることとなる。

【００８５】このように、入力ポートＩＮＰＯＲＴ＃１
〜＃ｎから入力されたセルデータを蓄積しかつ蓄積した
セルデータを出力ポートＯＵＴＰＯＲＴ＃１〜＃ｎに出
力するためのセルバッファ２へのセルデータの蓄積時に
入力側セルアドレスエリア制御部８で予め設定された所
定時間内に入力されるセルデータ単位で書込みアドレス
を生成し、セルバッファ２からのセルデータの読出し時
に出力側セルアドレスエリア制御部５で１つのセルデー
タの単位で読出しアドレスを生成することによって、Ａ
ＴＭスイッチを構成する上での基本的必要事項を考慮し
た上でメモリ間データ転送帯域を上げることができ、小
型大容量でかつ高性能なＡＴＭスイッチを実現すること
ができる。

【００８６】

【発明の効果】以上説明したように本発明によれば、入
力ポートから入力されたセルデータを蓄積しかつ蓄積し
たセルデータを出力ポートに出力するためのセルバッフ
ァを含む共有バッファ型ＡＴＭスイッチにおいて、セル
データのセルバッファへの蓄積時に予め設定された所定
時間内に入力されるセルデータ単位でセルバッファへの
書込みアドレスを生成し、セルデータのセルバッファか
らの読出し時に１つのセルデータの単位でセルバッファ
への読出しアドレスを生成することによって、ＡＴＭス
イッチを構成する上での基本的必要事項を考慮した上で
メモリ間データ転送帯域を上げることができ、小型大容
量でかつ高性能なＡＴＭスイッチを実現することができ
るという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例による共有バッファ型ＡＴＭ
スイッチの構成を示すブロック図である。

【図２】平均バースト長を１０セルとした場合の平均キ
ュー長特性を示す図である。

【図３】平均バースト長を１００セルとした場合の平均
キュー長特性を示す図である。

【図４】必要バッファ量比率特性を示す図である。

【図５】ＣＢＲ：ＵＢＲ＝１；９としかつ平均バ−スト
長を１０セルとした場合のＵＢＲクラスのセル廃棄特性
を示す図である。

【図６】ＣＢＲ：ＵＢＲ＝５：５としかつ平均バ−スト
長を１０セルとした場合のＵＢＲクラスのセル廃棄特性
を示す図である。

【図７】ＣＢＲ：ＵＢＲ＝９：１としかつ平均バ−スト
長を１０セルとした場合のＵＢＲクラスのセル廃棄特性
を示す図である。

【図８】要求廃棄率に対する必要バッファ量比率特性を
示す図である。

【図９】従来例による共有バッファ型ＡＴＭスイッチの
構成を示すブロック図である。

【符号の説明】

１ セル多重部 ２ セルバッファ ３ セル分離部 ４−１〜４−ｎ アドレス管理キュー ５ 出力側セルアドレスエリア制御部 ６ セルアドレスエリア管理マップ ７ 空きセルアドレスエリア管理キュー ８ 入力側セルアドレスエリア制御部 ＩＮＰＯＲＴ＃１〜＃ｎ 入力ポート ＯＵＴＰＯＲＴ＃１〜＃ｎ 出力ポート

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力ポートから入力されたセルデータを
   蓄積しかつ蓄積したセルデータを出力ポートに出力する
   ためのセルバッファを含む共有バッファ型ＡＴＭスイッ
   チであって、 前記セルデータの前記セルバッファへの蓄積時に予め設
   定された所定時間内に入力されるセルデータ単位で前記
   セルバッファへの書込みアドレスを生成する手段と、 前記セルデータの前記セルバッファからの読出し時に１
   つのセルデータの単位で前記セルバッファへの読出しア
   ドレスを生成する手段とを有することを特徴とする共有
   バッファ型ＡＴＭスイッチ。
2. 【請求項２】 前記所定数のセルデータ単位で蓄積する
   ための前記セルバッファの各領域毎に前記セルデータの
   格納数を管理する手段を含むことを特徴とする請求項１
   記載の共有バッファ型ＡＴＭスイッチ。
3. 【請求項３】 前記書込みアドレスを生成する手段は、
   前記所定数のセルデータ単位で蓄積するための前記セル
   バッファの各領域毎に前記セルデータを格納する際に同
   一領域内に格納するセルデータ各々に連続する番号を付
   与するよう構成したことを特徴とする請求項１または請
   求項２記載の共有バッファ型ＡＴＭスイッチ。
4. 【請求項４】 前記セルデータの格納数を管理する手段
   は、前記セルバッファの各領域毎に同一領域内へ前記セ
   ルデータを格納する度に前記セルデータの格納数を更新
   するよう構成したことを特徴とする請求項２または請求
   項３記載の共有バッファ型ＡＴＭスイッチ構成方式。
5. 【請求項５】 前記セルデータの格納数を管理する手段
   は、前記セルバッファの各領域毎に同一領域内から前記
   セルデータを読出す度に前記セルデータの格納数を更新
   するよう構成したことを特徴とする請求項２から請求項
   ４のいずれか記載の共有バッファ型ＡＴＭスイッチ構成
   方式。
6. 【請求項６】 前記セルデータの格納数を管理する手段
   が前記セルバッファの各領域毎に同一領域内において読
   出すべきセルデータがなくなったことを検出した時に前
   記書込みアドレスを生成する手段にその領域の管理を移
   行するよう構成したことを特徴とする請求項５記載の共
   有バッファ型ＡＴＭスイッチ。