JPH11163394A - Semiconductor relay - Google Patents

Semiconductor relay

Info

Publication number
JPH11163394A
JPH11163394A JP32916797A JP32916797A JPH11163394A JP H11163394 A JPH11163394 A JP H11163394A JP 32916797 A JP32916797 A JP 32916797A JP 32916797 A JP32916797 A JP 32916797A JP H11163394 A JPH11163394 A JP H11163394A
Authority
JP
Japan
Prior art keywords
light
photovoltaic element
flip
mosfet
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32916797A
Other languages
Japanese (ja)
Inventor
Yasushi Tanaka
恭史 田中
Tomohiro Inoue
智広 井上
Kazunari Kuzuhara
一功 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP32916797A priority Critical patent/JPH11163394A/en
Publication of JPH11163394A publication Critical patent/JPH11163394A/en
Pending legal-status Critical Current

Links

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor relay capable of making a relay compact and thin, while improving yield of mounting. SOLUTION: A photoelectromotive element 3 is flip-chip mounted on a wiring pattern of a circuit substrate 1 through a bump 4, so as to cover a recessed portion 2 and an opening of the recessed portion 2 in a circuit substrate 1 formed by the recessed portion 2 and wiring pattern made into a predetermined shape, and MOSFETs 5a, 5b are flip-chip mounted via the bumps 3 at the photoelectromotive element 3 mounting surface side of the circuit substrate 1. At the surface side where the recessed portion 2 of the photoelectromotive element 3 is formed, a wireless mounting type LED6 directly surface mounted by a conductive material 7. Then a transparent resin 8 which transmits light is filled between the photoelectromotive element 3 and the circuit substrate 1, and the entire surface side of each chip mounting of the circuit substrate 1 is encapsulated by a light-proof resin 9, such as epoxy resin.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光結合によるアイ
ソレーションを用いた半導体リレーに関するものであ
り、特にフォトモスリレーに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor relay using isolation by optical coupling, and more particularly to a photomos relay.

【0002】[0002]

【従来の技術】図4は、従来例に係るフォトモスリレー
の回路図である。リレー入力端子12a,12b間に
は、発光素子としての発光ダイオード(LED:Light Em
ittingDiode)13が接続られ、LED13には、フォトダ
イオードアレイ14が光学的に結合されている。
2. Description of the Related Art FIG. 4 is a circuit diagram of a photomos relay according to a conventional example. Between the relay input terminals 12a and 12b, a light emitting diode (LED: Light Em
The LED 13 has a photodiode array 14 optically coupled thereto.

【0003】フォトダイオードアレイ14のアノード
は、Nチャネル型のエンハンスメントモードの出力用のM
OSFET5a,5bのゲートに接続され、カソードは、抵
抗Rを介してMOSFET5a,5bのソースに接続されてい
る。
The anode of the photodiode array 14 has an M-channel output for an N-channel enhancement mode.
The gates are connected to the OSFETs 5a and 5b, and the cathodes are connected to the sources of the MOSFETs 5a and 5b via the resistor R.

【0004】また、出力用のMOSFET5a,5bのゲート
・ソース間には、Nチャネル型のデプレッションモード
の駆動用のMOSFET15のドレイン・ソース間が接続され
ている。この駆動用のMOSFET15のゲートは、フォトダ
イオードアレイ14のカソードに接続されている。
A drain-source of an N-channel depletion mode driving MOSFET 15 is connected between the gates and sources of the output MOSFETs 5a and 5b. The gate of the driving MOSFET 15 is connected to the cathode of the photodiode array 14.

【0005】そして、リレー出力端子16a,16bに
は、MOSFET5a,5bのドレインが各々接続され、MOSF
ET5a,5bのソースは、リレー出力端子16cに接続
されている。
The drains of the MOSFETs 5a and 5b are connected to the relay output terminals 16a and 16b, respectively.
The sources of the ETs 5a and 5b are connected to the relay output terminal 16c.

【0006】以下、従来のフォトモスリレーの動作につ
いて、図6に基づき説明する。リレー入力端子12a,
12b間に入力電流が流れると、LED13が光信号を発
生する。この光信号を受けてフォトダイオードアレイ1
4が電流を発生する。この電流は常時オン状態にある駆
動用のMOSFET15を介して抵抗Rに流れ、抵抗Rで発生
する電圧が、駆動用のMOSFET15のスレッショルド電圧
を越えると、駆動用のMOSFET15がオフ状態なる。これ
によって、フォトダイオードアレイ14からの電流は、
出力用のMOSFET5a,5bのゲート・ソース間を充電
し、その充電電圧が出力用のMOSFET5a,5bのスレッ
ショルド電圧を越えると、出力用のMOSFET5a,5bが
オン状態となり、リレー出力端子16a〜16c間が導
通する。その後、駆動用のMOSFET15のドレイン・ソー
ス間を介して僅かな電流が抵抗Rに流れ、抵抗Rに生じ
るバイアス電圧によって駆動用のMOSFET15が高インピ
ーダンスに保持されるようになっている。
The operation of the conventional photomos relay will be described below with reference to FIG. Relay input terminals 12a,
When an input current flows between 12b, LED 13 generates a light signal. Receiving this optical signal, the photodiode array 1
4 generate current. This current flows to the resistor R via the drive MOSFET 15 which is always on, and when the voltage generated by the resistor R exceeds the threshold voltage of the drive MOSFET 15, the drive MOSFET 15 is turned off. Thus, the current from the photodiode array 14 is
When the charged voltage between the gates and sources of the output MOSFETs 5a and 5b exceeds the threshold voltage of the output MOSFETs 5a and 5b, the output MOSFETs 5a and 5b are turned on and the relay output terminals 16a to 16c are turned on. Becomes conductive. Thereafter, a small current flows through the resistor R via the drain and source of the driving MOSFET 15, and the driving MOSFET 15 is held at a high impedance by the bias voltage generated at the resistor R.

【0007】次に、リレー入力端子12a,12b間の
電流が遮断されて、LED13から光信号がなくなると、
フォトダイオードアレイ14からの電流がなくなる。こ
のため、駆動用のMOSFET15のゲート・ソース間電圧が
下がり、駆動用のMOSFET15がオン状態となって、出力
用のMOSFET5a,5bのゲート・ソース間に蓄積されて
いた電荷が駆動用のMOSFET15を通って急速に放電され
る。これによって、出力用のMOSFET5a,5bはオフ状
態となり、リレー出力端子16a〜16c間が遮断され
る。
Next, when the current between the relay input terminals 12a and 12b is cut off and the light signal from the LED 13 disappears,
The current from the photodiode array 14 disappears. Therefore, the voltage between the gate and the source of the driving MOSFET 15 decreases, and the driving MOSFET 15 is turned on, so that the electric charge accumulated between the gate and the source of the output MOSFETs 5a and 5b is replaced by the driving MOSFET 15. Discharges rapidly. As a result, the output MOSFETs 5a and 5b are turned off, and the relay output terminals 16a to 16c are shut off.

【0008】上述の回路では、出力用のMOSFET5a,5
bがオンされている定常状態においては、駆動用のMOSF
ET15を介して流れる電流が小さくても、抵抗Rの値を
上げることにより駆動用のMOSFET15をオフ状態に保持
するのに十分なバイアス電圧を得ることができる。
In the circuit described above, the output MOSFETs 5a, 5
In the steady state where b is on, the driving MOSF
Even if the current flowing through the ET 15 is small, it is possible to obtain a bias voltage sufficient to hold the driving MOSFET 15 in the off state by increasing the value of the resistor R.

【0009】図7は、従来例に係るフォトモスリレーの
全体構成を示す概略断面図である。リードフレーム17
a上にMOSFET5a,5bと光起電力素子3とがAgペース
ト等でダイボンディングされ、ワイヤボンディングされ
ている。ここで、光起電力素子3とは、図6における、
フォトダイオードアレイ14,駆動用のMOSFET15及び
抵抗Rが1チップ化された素子のことである。
FIG. 7 is a schematic sectional view showing the entire structure of a photomos relay according to a conventional example. Lead frame 17
The MOSFETs 5a and 5b and the photovoltaic element 3 are die-bonded on Ag, using Ag paste or the like, and wire-bonded. Here, the photovoltaic element 3 refers to
This is an element in which the photodiode array 14, the driving MOSFET 15 and the resistor R are integrated into one chip.

【0010】一方、リードフレーム17b上には、LED
13がAgペースト等でダイボンディングされ、ワイヤボ
ンディングされて、リードフレーム17a,17bをLE
D13と光起電力素子3とが対向するように配置されて
いる。
On the other hand, an LED is mounted on the lead frame 17b.
13 is die-bonded with an Ag paste or the like, and wire-bonded, and the lead frames 17a and 17b are
D13 and photovoltaic element 3 are arranged so as to face each other.

【0011】そして、LED13と光起電力素子3間に
は、光を透過する透光性樹脂8が充填され、全体を遮光
性樹脂から成るパッケージ18によりモールドされてい
る。この時、パッケージ18からは、リードフレーム1
7a,17bの一端が突出する構成となっている。
The space between the LED 13 and the photovoltaic element 3 is filled with a light-transmitting resin 8 that transmits light, and the whole is molded by a package 18 made of a light-shielding resin. At this time, the lead frame 1 is
One end of each of 7a and 17b protrudes.

【0012】ここで、MOSFET5a,5bを2チップ実装
すると、直流/交流ようとして両方使えるが、1チップ
にすると、MOSFETのダイオード特性により直流用のみの
使用となる。
Here, if the MOSFETs 5a and 5b are mounted on two chips, both can be used as DC / AC, but if one chip is used, only DC is used due to the diode characteristics of the MOSFET.

【0013】[0013]

【発明が解決しようとする課題】ところが、上述のよう
な構成の半導体リレーにおいては、リードフレーム上に
各チップをダイボンディングし、ワイヤボンディングし
て、LEDと光起電力素子とを対向配置させるため、薄型
化、小型化の実現が難しいという問題があった。
However, in the semiconductor relay having the above-mentioned structure, each chip is die-bonded on a lead frame and wire-bonded, so that the LED and the photovoltaic element are arranged to face each other. However, there has been a problem that it is difficult to realize a reduction in thickness and size.

【0014】また、全体をパッケージ18によりモール
ドする際、モールドする樹脂の流れによりリードフレー
ム17a,17bが曲がることがあり、LED13と光起
電力素子3との対向距離を確保することが困難になり、
実装歩留りが悪くなるという問題があった。
Further, when the whole is molded by the package 18, the lead frames 17a and 17b may be bent by the flow of the resin to be molded, which makes it difficult to secure a facing distance between the LED 13 and the photovoltaic element 3. ,
There is a problem that the mounting yield is deteriorated.

【0015】本発明は、上記の点に鑑みて成されたもの
であり、その目的とするところは、小型化及び薄型化す
るとともに、実装歩留りを向上させることのできる半導
体リレーを提供することにある。
The present invention has been made in view of the above points, and an object of the present invention is to provide a semiconductor relay which can be reduced in size and thickness and can improve a mounting yield. is there.

【0016】[0016]

【課題を解決するための手段】請求項1記載の発明は、
1枚の基板上にMOSFETと光起電力素子とが実装され、該
光起電力素子上に、ワイヤレス実装タイプの発光素子が
表面実装され、前記光起電力素子と前記発光素子とが光
結合して成ることを特徴とするものである。
According to the first aspect of the present invention,
A MOSFET and a photovoltaic element are mounted on one substrate, a light emitting element of a wireless mounting type is surface-mounted on the photovoltaic element, and the photovoltaic element and the light emitting element are optically coupled. It is characterized by comprising.

【0017】請求項2記載の発明は、請求項1記載の半
導体リレーにおいて、前記基板に、凹部及び配線パター
ンが形成され、該凹部開口を覆うように前記光起電力素
子が前記基板にフリップチップ実装され、前記基板の、
前記光起電力素子実装面側および/または異なる面側に
MOSFETがフリップチップ実装またはワイヤボンディング
され、前記光起電力素子の凹部形成面側に前記発光素子
が表面実装され、前記光起電力素子の受光部及び前記発
光素子を覆うように透光性樹脂が設けられ、前記基板の
前記光起電力素子実装面側が遮光性樹脂により封止され
て成ることを特徴とするものである。
According to a second aspect of the present invention, in the semiconductor relay of the first aspect, a concave portion and a wiring pattern are formed on the substrate, and the photovoltaic element is flip-chip mounted on the substrate so as to cover the concave portion opening. Mounted on the substrate,
On the photovoltaic element mounting surface side and / or on a different surface side
The MOSFET is flip-chip mounted or wire-bonded, the light emitting element is surface mounted on the concave part forming surface side of the photovoltaic element, and a light transmitting resin is provided so as to cover the light receiving part and the light emitting element of the photovoltaic element. And wherein the photovoltaic element mounting surface side of the substrate is sealed with a light-shielding resin.

【0018】請求項3記載の発明は、請求項1記載の半
導体リレーにおいて、前記基板に、凹部及び配線パター
ンが形成され、該凹部底面に前記光起電力素子がダイボ
ンディングされてワイヤボンディングされ、前記基板の
前記光起電力素子実装面側および/または異なる面側に
MOSFETがフリップチップ実装またはワイヤボンディング
され、前記光起電力素子上に前記発光素子が表面実装さ
れ、前記光起電力素子の受光部及び前記発光素子を覆う
ように透光性樹脂が設けられ、前記基板の前記光起電力
素子実装面側が遮光性樹脂により封止されて成ることを
特徴とするものである。
According to a third aspect of the present invention, in the semiconductor relay of the first aspect, a concave portion and a wiring pattern are formed in the substrate, and the photovoltaic element is die-bonded to the bottom surface of the concave portion by wire bonding. On the photovoltaic element mounting surface side and / or on a different surface side of the substrate
The MOSFET is flip-chip mounted or wire-bonded, the light emitting element is surface mounted on the photovoltaic element, and a light transmitting resin is provided so as to cover a light receiving portion and the light emitting element of the photovoltaic element, The photovoltaic element mounting surface side of the substrate is sealed with a light-shielding resin.

【0019】請求項4記載の発明は、請求項2または請
求項3記載の半導体リレーにおいて、前記基板の、前記
MOSFET形成箇所の内、少なくとも1箇所に凹部が設けら
れ、該凹部底面に前記MOSFETがフリップチップ実装また
はワイヤボンディングされて成ることを特徴とするもの
である。
According to a fourth aspect of the present invention, there is provided the semiconductor relay according to the second or third aspect, wherein:
A recess is provided in at least one of the locations where the MOSFET is formed, and the MOSFET is flip-chip mounted or wire-bonded to the bottom of the recess.

【0020】請求項5記載の発明は、請求項1乃至請求
項4のいずれかに記載の半導体リレーにおいて、前記凹
部形成箇所を、光を反射しやすい色にし、または光を反
射する反射部材を設けたことを特徴とするものである。
According to a fifth aspect of the present invention, in the semiconductor relay according to any one of the first to fourth aspects, the recessed portion is formed in a color that easily reflects light, or a reflecting member that reflects light is provided. It is characterized by having been provided.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施形態について
図面に基づき説明する。なお、本実施形態に係るフォト
モスリレーの回路構成は、従来例として図4に示すフォ
トモスリレーの回路構成と同様である。また、本実施形
態においては、MOSFET5a,5b,15としてNチャネ
ル型を用いた場合について説明するが、Pチャネル型を
用いた場合にも適用できる。この場合、フォトダイオー
ドアレイ14の極性が逆向きとなるように接続される。
更に、従来例として図5に示すフォトモスリレーの各構
成箇所と同一箇所には同一符号を付して説明を省略す
る。
Embodiments of the present invention will be described below with reference to the drawings. The circuit configuration of the photo MOS relay according to the present embodiment is the same as the circuit configuration of the photo MOS relay shown in FIG. 4 as a conventional example. Further, in the present embodiment, a case where an N-channel type is used as the MOSFETs 5a, 5b, 15 will be described, but the present invention can be applied to a case where a P-channel type is used. In this case, the photodiode array 14 is connected such that the polarity of the photodiode array 14 is reversed.
Further, the same reference numerals are given to the same components as those of the photo MOS relay shown in FIG. 5 as a conventional example, and the description is omitted.

【0022】=実施形態1= 図1は、本発明の一実施形態に係るフォトモスリレーの
全体構成を示す概略断面図である。本実施形態に係るフ
ォトモスリレーは、凹部2と、所定形状にパターニング
された配線パターン(図示せず)とが形成されて成る回
路基板1の凹部2の開口を覆うように、光起電力素子3
が半田等のバンプ4を介して回路基板1の配線パターン
にフリップチップ実装され、回路基板1の光起電力素子
3実装面側にMOSFET5a,5bがバンプ4を介してフリ
ップチップ実装されている。
Embodiment 1 FIG. 1 is a schematic sectional view showing the entire configuration of a photo MOS relay according to an embodiment of the present invention. The photomos relay according to the present embodiment has a photovoltaic element so as to cover the opening of the recess 2 of the circuit board 1 in which the recess 2 and a wiring pattern (not shown) patterned in a predetermined shape are formed. 3
Are flip-chip mounted on the wiring pattern of the circuit board 1 via bumps 4 such as solder, and MOSFETs 5a and 5b are flip-chip mounted on the photovoltaic element 3 mounting surface side of the circuit board 1 via the bumps 4.

【0023】なお、本実施形態においては、回路基板1
にMOSFET5a,5bをフィリップチップ実装するため、
MOSFET5a,5bとして、例えばゲート,ソース,ドレ
イン電極がチップの同一平面上に存在するLDMOSFET(La
teral Double Diffused MOSFET)を用いるのが望ま
しい。
In this embodiment, the circuit board 1
In order to mount the MOSFETs 5a and 5b on the flip chip,
As the MOSFETs 5a and 5b, for example, an LDMOSFET (La MOSFET) in which gate, source and drain electrodes exist on the same plane of the chip
teral Double Diffused MOSFET).

【0024】光起電力素子3の凹部2形成面側には、ワ
イヤレス実装タイプの発光ダイオード(LED:Light Emi
tting Diode)6が半田やAgペースト等の導電性材料7
により直接表面実装されている。
A light emitting diode (LED: Light Emi)
tting Diode) 6 is a conductive material 7 such as solder or Ag paste.
By direct surface mounting.

【0025】そして、光起電力素子3と回路基板1間に
は、光を透過する透光性樹脂8が充填され、回路基板1
の各チップ実装面側全体は、光を遮光するエポキシ樹脂
等の遮光性樹脂9により封止されている。
The space between the photovoltaic element 3 and the circuit board 1 is filled with a light-transmitting resin 8 that transmits light.
The entire chip mounting surface side is sealed with a light-shielding resin 9 such as an epoxy resin for shielding light.

【0026】なお、本実施形態においては、光起電力素
子3と回路基板1との間に透光性樹脂8を充填するよう
にしたが、少なくとも光起電力素子3の受光部(図示せ
ず)とLED6とを覆うように透光性樹脂8が形成されて
いればよい。
In this embodiment, the space between the photovoltaic element 3 and the circuit board 1 is filled with the translucent resin 8, but at least the light receiving portion (not shown) of the photovoltaic element 3 is filled. ) And the LED 6 as long as the translucent resin 8 is formed.

【0027】従って、本実施形態においては、1枚の回
路基板1上に光起電力素子3,MOSFET5a,5b及びLE
D6を配置し、光起電力素子3及びMOSFET5a,5bを
フリップチップ実装するようにしたので、回路基板1上
にワイヤボンディングのためのパッドを形成する必要が
なく、フォトモスリレーを薄型化するとともに、小型化
することができる。
Therefore, in the present embodiment, the photovoltaic element 3, the MOSFETs 5a and 5b and the LE
Since D6 is arranged and the photovoltaic element 3 and the MOSFETs 5a and 5b are flip-chip mounted, there is no need to form a pad for wire bonding on the circuit board 1, and the photoMOS relay can be made thinner. , And can be downsized.

【0028】また、LED6を光起電力素子3に直接表面
実装しているので、封止のための遮光性樹脂9によりLE
D6と光起電力素子3との対向距離が変化することがな
く、実装歩留りを向上させることができる。
Also, since the LED 6 is directly surface-mounted on the photovoltaic element 3, the light-shielding resin 9 for sealing makes it possible to use the LE6.
The opposing distance between D6 and the photovoltaic element 3 does not change, and the mounting yield can be improved.

【0029】また、光起電力素子3及びMOSFET5a,5
bをフリップチップ実装するようにしているので、高精
度の位置合わせが可能となる。
Further, the photovoltaic element 3 and the MOSFETs 5a, 5
Since b is flip-chip mounted, highly accurate positioning is possible.

【0030】なお、本実施形態においては、MOSFET5
a,5bをフリップチップ実装するようにしたが、これ
に限定されるものではなく、ワイヤボンディングするよ
うにしてもよい。
In this embodiment, the MOSFET 5
Although a and 5b are flip-chip mounted, the present invention is not limited to this, and wire bonding may be used.

【0031】=実施形態2= 図2は、本発明の他の実施形態に係るフォトモスリレー
の全体構成を示す概略断面図である。本実施形態に係る
フォトモスリレーは、凹部2と、所定形状にパターニン
グされた配線パターン(図示せず)とが形成されて成る
回路基板1の凹部2底面に、光起電力素子3がAgペース
ト等によりダイボンディングされ、Auワイヤ10等によ
りワイヤボンディングされ、回路基板1の光起電力素子
3実装面側には、MOSFET5a,5bがバンプ4を介して
フリップチップ実装されている。
Embodiment 2 FIG. 2 is a schematic sectional view showing the entire configuration of a photo MOS relay according to another embodiment of the present invention. In the photo MOS relay according to the present embodiment, a photovoltaic element 3 is made of an Ag paste on the bottom surface of a concave portion 2 of a circuit board 1 in which a concave portion 2 and a wiring pattern (not shown) patterned in a predetermined shape are formed. The MOSFETs 5a and 5b are flip-chip mounted via bumps 4 on the photovoltaic element 3 mounting surface side of the circuit board 1 by die bonding.

【0032】また、光起電力素子3上には、ワイヤレス
実装タイプのLED6が半田やAgペースト等の導電性材料
7により直接表面実装され、光金電力素子3の受光部
(図示せず)および LED6は透光性樹脂8により覆わ
れている。そして、回路基板1の各チップ実装面側全体
は、遮光性樹脂9により封止されている。
A wireless mounting type LED 6 is directly surface-mounted on the photovoltaic element 3 by a conductive material 7 such as solder or Ag paste, and a light receiving portion (not shown) of the photovoltaic power element 3 and The LED 6 is covered with a translucent resin 8. The entire chip mounting surface side of the circuit board 1 is sealed with a light-shielding resin 9.

【0033】従って、本実施形態においては、1枚の回
路基板1上に光起電力素子3,MOSFET5a,5b及びLE
D6を配置し、MOSFET5a,5bをフリップチップ実装
するようにしたので、回路基板1上にワイヤボンディン
グのためのパッドを形成する必要がなく、フォトモスリ
レーを薄型化するとともに、小型化することができる。
Therefore, in the present embodiment, the photovoltaic element 3, the MOSFETs 5a, 5b and the LE
Since the D6 is arranged and the MOSFETs 5a and 5b are flip-chip mounted, there is no need to form a pad for wire bonding on the circuit board 1, and the photoMOS relay can be made thinner and smaller. it can.

【0034】また、LED6を光起電力素子3に直接表面
実装しているので、封止のための遮光性樹脂9によりLE
D6と光起電力素子3との対向距離が変化することがな
く、実装歩留りを向上させることができる。
Further, since the LED 6 is directly surface-mounted on the photovoltaic element 3, the light-shielding resin 9 for sealing allows the LE
The opposing distance between D6 and the photovoltaic element 3 does not change, and the mounting yield can be improved.

【0035】また、MOSFET5a,5bをフリップチップ
実装するようにしているので、高精度の位置合わせが可
能となる。
Also, since the MOSFETs 5a and 5b are flip-chip mounted, highly accurate alignment is possible.

【0036】なお、本実施形態においては、MOSFET5
a,5bをフリップチップ実装するようにしたが、これ
に限定されるものではなく、ワイヤボンディングするよ
うにしてもよい。
In this embodiment, the MOSFET 5
Although a and 5b are flip-chip mounted, the present invention is not limited to this, and wire bonding may be used.

【0037】=実施形態3= 図3は、本発明の他の実施形態に係るフォトモスリレー
の全体構成を示す概略断面図である。本実施形態に係る
フォトモスリレーは、実施形態1として図1に示すフォ
トモスリレーにおいて、実施形態1として図1に示すフ
ォトモスリレーにおいて、MOSFET5a,5b実装箇所の
回路基板1に凹部11を形成し、凹部11底面にMOSFET
5a,5bをAgペースト等によりダイボンディングし
て、Auワイヤ10等によりワイヤボンディングした構成
である。
Embodiment 3 = FIG. 3 is a schematic sectional view showing the entire configuration of a photomos relay according to another embodiment of the present invention. In the photo MOS relay according to the present embodiment, in the photo MOS relay shown in FIG. 1 as the first embodiment, and in the photo MOS relay shown in FIG. 1 as the first embodiment, the concave portion 11 is formed in the circuit board 1 where the MOSFETs 5a and 5b are mounted. And MOSFET on the bottom of the recess 11
In this configuration, 5a and 5b are die-bonded with an Ag paste or the like, and wire-bonded with an Au wire 10 or the like.

【0038】従って、本実施形態においては、1枚の回
路基板1上に光起電力素子3,MOSFET5a,5b及びLE
D6を配置し、光起電力素子3をフリップチップ実装す
るようにしたので、回路基板1上にワイヤボンディング
のためのパッドを形成する必要がなく、フォトモスリレ
ーを薄型化するとともに、小型化することができる。
Therefore, in the present embodiment, the photovoltaic element 3, the MOSFETs 5a, 5b and the LE
Since the D6 is arranged and the photovoltaic element 3 is flip-chip mounted, there is no need to form a pad for wire bonding on the circuit board 1, and the photoMOS relay is made thinner and smaller. be able to.

【0039】また、LED6を光起電力素子3に直接表面
実装しているので、封止のための遮光性樹脂9によりLE
D6と光起電力素子3との対向距離が変化することがな
く、実装歩留りを向上させることができる。
Further, since the LED 6 is directly surface-mounted on the photovoltaic element 3, the light-shielding resin 9 for sealing is used for LE.
The opposing distance between D6 and the photovoltaic element 3 does not change, and the mounting yield can be improved.

【0040】また、光起電力素子3をフリップチップ実
装するようにしているので、高精度の位置合わせが可能
となる。
Further, since the photovoltaic element 3 is flip-chip mounted, highly accurate alignment is possible.

【0041】なお、本実施形態においては、MOSFET5
a,5bをワイヤボンディングするようにしたが、これ
に限定されるものではなく、バンプ4を介してフリップ
チップ実装するようにしてもよく、この場合、ワイヤボ
ンディングのためのパッドを形成する必要がなくなり、
さらに小型化することができる。
In this embodiment, the MOSFET 5
Although a and 5b are wire-bonded, the present invention is not limited to this, and flip-chip mounting may be performed via bumps 4. In this case, it is necessary to form a pad for wire bonding. Gone
Further downsizing can be achieved.

【0042】なお、上述の全ての実施形態において、MO
SFET5a,5bを回路基板1の光起電力素子3実装面側
に実装するようにしたが、必ずしもこれに限定されるも
のではなく、回路基板1の光起電力素子3実装面と異な
る面側に、1つ、あるいは2つのMOSFETを実装するよう
にしてもよい。
In all of the above embodiments, the MO
The SFETs 5a and 5b are mounted on the surface of the circuit board 1 on which the photovoltaic element 3 is mounted. However, the present invention is not limited to this. One, or two MOSFETs may be mounted.

【0043】また、実施形態1,3において、回路基板
1の材料として白色のような反射しやすい色や、凹部2
の側面に光を反射する反射材等を設けるようにすれば、
光の伝達効率を向上させることができる。
In the first and third embodiments, the material of the circuit board 1 is a color that is easily reflected such as white or the like.
If a reflective material etc. that reflects light is provided on the side surface of
Light transmission efficiency can be improved.

【0044】また、上述の全ての実施形態において、MO
SFETを2つ実装する場合について説明したが、これに限
定される必要はなく、直流用に限定してMOSFETを1つだ
け実装するようにしてもよい。
In all the above embodiments, the MO
Although the case where two SFETs are mounted has been described, the present invention is not limited to this, and only one MOSFET may be mounted only for DC.

【0045】[0045]

【発明の効果】請求項1記載の発明は、1枚の基板上に
MOSFETと光起電力素子とが実装され、光起電力素子上
に、ワイヤレス実装タイプの発光素子が表面実装され、
光起電力素子と発光素子とが光結合して成るので、封止
により発光素子と光起電力素子との対向距離が変化する
ことがなく、小型化及び薄型化するとともに、実装歩留
りを向上させることのできる半導体リレーを提供するこ
とができた。
According to the first aspect of the present invention, on one substrate,
A MOSFET and a photovoltaic element are mounted, and a wireless mounting type light emitting element is surface-mounted on the photovoltaic element,
Since the photovoltaic element and the light emitting element are optically coupled, the opposing distance between the light emitting element and the photovoltaic element does not change due to sealing, and the size and thickness are reduced, and the mounting yield is improved. The semiconductor relay which can be provided.

【0046】請求項2記載の発明は、請求項1記載の半
導体リレーにおいて、基板に、凹部及び配線パターンが
形成され、凹部開口を覆うように光起電力素子が基板に
フリップチップ実装され、基板の、光起電力素子実装面
側および/または異なる面側にMOSFETがフリップチップ
実装またはワイヤボンディングされ、光起電力素子の凹
部形成面側に発光素子が表面実装され、光起電力素子の
受光部及び発光素子を覆うように透光性樹脂が設けら
れ、基板の光起電力素子実装面側が遮光性樹脂により封
止されて成るので、小型化及び薄型化することができ、
封止により発光素子と光起電力素子との対向距離が変化
することがなく、実装歩留りを向上させることができ、
各素子がフリップチップ実装されているので、高精度の
位置合わせが可能となる。
According to a second aspect of the present invention, in the semiconductor relay of the first aspect, a concave portion and a wiring pattern are formed in the substrate, and the photovoltaic element is flip-chip mounted on the substrate so as to cover the concave portion opening. The MOSFET is flip-chip mounted or wire-bonded on the photovoltaic element mounting surface side and / or on a different surface side, the light emitting element is surface mounted on the concave forming surface side of the photovoltaic element, and the light receiving section of the photovoltaic element And a light-transmitting resin is provided to cover the light-emitting element, and the photovoltaic element mounting surface side of the substrate is sealed with a light-blocking resin, so that the size and thickness can be reduced.
The sealing distance does not change the facing distance between the light emitting element and the photovoltaic element, and the mounting yield can be improved.
Since each element is flip-chip mounted, high-accuracy alignment is possible.

【0047】請求項3記載の発明は、請求項1記載の半
導体リレーにおいて、基板に、凹部及び配線パターンが
形成され、凹部底面に光起電力素子がダイボンディング
されてワイヤボンディングされ、基板の光起電力素子実
装面側および/または異なる面側にMOSFETがフリップチ
ップ実装またはワイヤボンディングされ、光起電力素子
上に発光素子が表面実装され、光起電力素子の受光部及
び発光素子を覆うように透光性樹脂が設けられ、基板の
光起電力素子実装面側が遮光性樹脂により封止されて成
るので、小型化及び薄型化することができ、封止により
発光素子と光起電力素子との対向距離が変化することが
なく、実装歩留りを向上させることができ、各素子がフ
リップチップ実装されているので、高精度の位置合わせ
が可能となる。
According to a third aspect of the present invention, in the semiconductor relay according to the first aspect, a concave portion and a wiring pattern are formed in the substrate, and a photovoltaic element is die-bonded to the bottom surface of the concave portion and wire-bonded. A MOSFET is flip-chip mounted or wire-bonded on the surface on which the electromotive element is mounted and / or on a different side, and a light emitting element is surface mounted on the photovoltaic element so as to cover the light receiving portion and the light emitting element of the photovoltaic element. A light-transmitting resin is provided, and the photovoltaic element mounting surface side of the substrate is sealed with a light-blocking resin, so that the size and thickness can be reduced. Since the facing distance does not change, the mounting yield can be improved, and since each element is flip-chip mounted, highly accurate positioning can be performed.

【0048】請求項4記載の発明は、請求項2または請
求項3記載の半導体リレーにおいて、基板の、MOSFET形
成箇所の内、少なくとも1箇所に凹部が設けられ、凹部
底面にMOSFETがフリップチップ実装またはワイヤボンデ
ィングされて成るので、小型化及び薄型化することがで
き、封止により発光素子と光起電力素子との対向距離が
変化することがなく、実装歩留りを向上させることがで
き、各素子がフリップチップ実装されているので、高精
度の位置合わせが可能となる。
According to a fourth aspect of the present invention, in the semiconductor relay according to the second or third aspect, a concave portion is provided in at least one of the MOSFET forming portions of the substrate, and the MOSFET is flip-chip mounted on the bottom surface of the concave portion. Alternatively, since it is formed by wire bonding, the size and thickness can be reduced, and the sealing distance does not change the facing distance between the light emitting element and the photovoltaic element, so that the mounting yield can be improved. Are mounted flip-chip, so that high-accuracy alignment is possible.

【0049】請求項5記載の発明は、請求項1乃至請求
項4のいずれかに記載の半導体リレーにおいて、凹部形
成箇所を、光を反射しやすい色にし、または光を反射す
る反射部材を設けたので、光の伝達効率を向上させるこ
とができる。
According to a fifth aspect of the present invention, in the semiconductor relay according to any one of the first to fourth aspects, the concave portion is formed in a color that easily reflects light, or a reflection member that reflects light is provided. Therefore, light transmission efficiency can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態に係るフォトモスリレーの
全体構成を示す概略断面図である。
FIG. 1 is a schematic cross-sectional view illustrating an overall configuration of a photomos relay according to an embodiment of the present invention.

【図2】本発明の他の実施形態に係るフォトモスリレー
の全体構成を示す概略断面図である。
FIG. 2 is a schematic cross-sectional view illustrating an overall configuration of a photo MOS relay according to another embodiment of the present invention.

【図3】本発明の他の実施形態に係るフォトモスリレー
の全体構成を示す概略断面図である。
FIG. 3 is a schematic cross-sectional view showing the entire configuration of a photo MOS relay according to another embodiment of the present invention.

【図4】従来例に係るフォトモスリレーの回路図であ
る。
FIG. 4 is a circuit diagram of a photo MOS relay according to a conventional example.

【図5】従来例に係るフォトモスリレーの全体構成を示
す概略断面図である。
FIG. 5 is a schematic cross-sectional view showing the entire configuration of a photo MOS relay according to a conventional example.

【符号の説明】[Explanation of symbols]

1 回路基板 2 凹部 3 光起電力素子 4 バンプAuワイヤ 5a,5b MOSFET 6 LED 7 導電性材料 8 透光性樹脂 9 遮光性樹脂 10 Auワイヤ 11 凹部 12a,12b リレー入力端子 13 LED 14 フォトダイオードアレイ 15 MOSFET 16a〜16c リレー出力端子 17a,17b リードフレーム 18 パッケージ R 抵抗 DESCRIPTION OF SYMBOLS 1 Circuit board 2 Concave part 3 Photovoltaic element 4 Bump Au wire 5a, 5b MOSFET 6 LED 7 Conductive material 8 Translucent resin 9 Light shielding resin 10 Au wire 11 Concave part 12a, 12b Relay input terminal 13 LED 14 Photodiode array 15 MOSFET 16a-16c Relay output terminal 17a, 17b Lead frame 18 Package R Resistance

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 1枚の基板上にMOSFETと光起電力素子と
が実装され、該光起電力素子上に、ワイヤレス実装タイ
プの発光素子が表面実装され、前記光起電力素子と前記
発光素子とが光結合して成ることを特徴とする半導体リ
レー。
1. A MOSFET and a photovoltaic element are mounted on one substrate, and a wireless mounting type light emitting element is surface-mounted on the photovoltaic element, wherein the photovoltaic element and the light emitting element are mounted. And a light-coupled semiconductor relay.
【請求項2】 前記基板に、凹部及び配線パターンが形
成され、該凹部開口を覆うように前記光起電力素子が前
記基板にフリップチップ実装され、前記基板の、前記光
起電力素子実装面側および/または異なる面側にMOSFET
がフリップチップ実装またはワイヤボンディングされ、
前記光起電力素子の凹部形成面側に前記発光素子が表面
実装され、前記光起電力素子の受光部及び前記発光素子
を覆うように透光性樹脂が設けられ、前記基板の前記光
起電力素子実装面側が遮光性樹脂により封止されて成る
ことを特徴とする請求項1記載の半導体リレー。
2. A recess and a wiring pattern are formed on the substrate, and the photovoltaic element is flip-chip mounted on the substrate so as to cover the opening of the recess, and the photovoltaic element mounting surface side of the substrate. And / or MOSFET on different side
Is flip-chip mounted or wire bonded,
The light emitting element is surface-mounted on the concave part forming surface side of the photovoltaic element, and a light-transmitting resin is provided so as to cover a light receiving part of the photovoltaic element and the light emitting element. 2. The semiconductor relay according to claim 1, wherein the element mounting surface is sealed with a light-shielding resin.
【請求項3】 前記基板に、凹部及び配線パターンが形
成され、該凹部底面に前記光起電力素子がダイボンディ
ングされてワイヤボンディングされ、前記基板の前記光
起電力素子実装面側および/または異なる面側にMOSFET
がフリップチップ実装またはワイヤボンディングされ、
前記光起電力素子上に前記発光素子が表面実装され、前
記光起電力素子の受光部及び前記発光素子を覆うように
透光性樹脂が設けられ、前記基板の前記光起電力素子実
装面側が遮光性樹脂により封止されて成ることを特徴と
する請求項1記載の半導体リレー。
3. A concave portion and a wiring pattern are formed on the substrate, and the photovoltaic device is die-bonded to the bottom surface of the concave portion and wire-bonded, and the photovoltaic device mounting surface side of the substrate and / or different portions are provided. MOSFET on the surface side
Is flip-chip mounted or wire bonded,
The light-emitting element is surface-mounted on the photovoltaic element, a light-transmitting resin is provided so as to cover a light-receiving portion of the photovoltaic element and the light-emitting element, and the photovoltaic element mounting surface side of the substrate is 2. The semiconductor relay according to claim 1, wherein the semiconductor relay is sealed with a light-shielding resin.
【請求項4】 前記基板の、前記MOSFET形成箇所の内、
少なくとも1箇所に凹部が設けられ、該凹部底面に前記
MOSFETがフリップチップ実装またはワイヤボンディング
されて成ることを特徴とする請求項2または請求項3記
載の半導体リレー。
4. The semiconductor device according to claim 1, wherein:
At least one recess is provided, and the bottom surface of the recess is
4. The semiconductor relay according to claim 2, wherein the MOSFET is flip-chip mounted or wire-bonded.
【請求項5】 前記凹部形成箇所を、光を反射しやすい
色にし、または光を反射する反射部材を設けたことを特
徴とする請求項1乃至請求項4のいずれかに記載の半導
体リレー。
5. The semiconductor relay according to claim 1, wherein the concave portion is formed in a color that easily reflects light, or a reflection member that reflects light is provided.
JP32916797A 1997-11-28 1997-11-28 Semiconductor relay Pending JPH11163394A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32916797A JPH11163394A (en) 1997-11-28 1997-11-28 Semiconductor relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32916797A JPH11163394A (en) 1997-11-28 1997-11-28 Semiconductor relay

Publications (1)

Publication Number Publication Date
JPH11163394A true JPH11163394A (en) 1999-06-18

Family

ID=18218402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32916797A Pending JPH11163394A (en) 1997-11-28 1997-11-28 Semiconductor relay

Country Status (1)

Country Link
JP (1) JPH11163394A (en)

Similar Documents

Publication Publication Date Title
US9450134B2 (en) Photocoupler
JP2000232235A (en) Semiconductor device
JP3505986B2 (en) Semiconductor relay
JP3242476B2 (en) Optical semiconductor device
JPH11163394A (en) Semiconductor relay
JP3684823B2 (en) Semiconductor relay
JP3622460B2 (en) Semiconductor relay
JP2005032951A (en) Optical semiconductor device and its manufacturing method
JPH10270805A (en) Semiconductor laser device
JPH11163392A (en) Semiconductor relay
JP3467174B2 (en) Optical coupling device
JP4337237B2 (en) Semiconductor relay
JP3415369B2 (en) Optically coupled relay device
JP2001326381A (en) Semiconductor relay
JPH05268042A (en) Solid-state relay
JP2004063764A (en) Optically coupled semiconductor device and manufacturing method thereof
JPH11195973A (en) Semiconductor device and two-way optical mos relay using it
JP7292241B2 (en) Semiconductor device and its manufacturing method
JPH11284221A (en) Semiconductor relay
US20240113238A1 (en) Insulation module
JPH0645636A (en) Photodetection and light-emitting element and photodetection and light-emitting device utilizing it
JPH10150217A (en) Two-contact type semiconductor relay
JPH05160520A (en) Package for optical semiconductor element
JPH11274548A (en) Semiconductor relay
JP3437363B2 (en) Optical coupling device