JPH11163244A - Die bonder and wire bonder, and manufacture of semiconductor device using the bonders thereof - Google Patents

Die bonder and wire bonder, and manufacture of semiconductor device using the bonders thereof

Info

Publication number
JPH11163244A
JPH11163244A JP32491697A JP32491697A JPH11163244A JP H11163244 A JPH11163244 A JP H11163244A JP 32491697 A JP32491697 A JP 32491697A JP 32491697 A JP32491697 A JP 32491697A JP H11163244 A JPH11163244 A JP H11163244A
Authority
JP
Japan
Prior art keywords
lead frame
die
semiconductor chip
support stage
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32491697A
Other languages
Japanese (ja)
Other versions
JP3338352B2 (en
Inventor
Toshiya Ishio
俊也 石尾
Hiroyuki Nakanishi
宏之 中西
Tomoyo Maruyama
朋代 丸山
Katsunobu Mori
勝信 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP32491697A priority Critical patent/JP3338352B2/en
Publication of JPH11163244A publication Critical patent/JPH11163244A/en
Application granted granted Critical
Publication of JP3338352B2 publication Critical patent/JP3338352B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a practical die bonder, which can stably mount a semiconductor chip without destroying both surfaces of a lead frame. SOLUTION: Grooves 1a and 1a are provided on a rectangular parallelopiped massive support stage 1. A width Y1a of the grooves 1a and 1a is made larger than a width Y12 of first semiconductor chips 12 and 12, which are freely coupled with the grooves 1a and 1a. When a paste-shaped die bonding material is applied in order to die-bond the second semiconductor chip, a lead frame 11 is mounted on an area 1b, and the first semiconductor chips 12 and 12 are freely coupled into the grooves 1a and 1a so as not be in contact with any thing. Then, the lead frame 11 is slid on the support stage 1 and moved to an area 1c. The first semiconductor chips 12 and 12 are in a loosely fitted state with the grooves 1a and 1a continuously, and the second semiconductor chip is die bonded under such a state.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、リードフレームの
両面に半導体チップを実装する際に用いられるダイボン
ダーおよびワイヤーボンダーならびにそれらを用いる半
導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a die bonder and a wire bonder used when semiconductor chips are mounted on both sides of a lead frame, and a method of manufacturing a semiconductor device using the same.

【０００２】[0002]

【従来の技術】近年、リードフレームの両面にそれぞれ
半導体チップを実装した半導体装置の生産が開始されて
いる。半導体チップの実装に際しては、半導体チップを
ダイボンディングするダイボンダーとワイヤーボンディ
ングするワイヤーボンダーとが使用される。2. Description of the Related Art In recent years, the production of semiconductor devices having semiconductor chips mounted on both sides of a lead frame has started. When mounting a semiconductor chip, a die bonder for die bonding the semiconductor chip and a wire bonder for wire bonding are used.

【０００３】従来、リードフレームの両面に実装される
半導体チップの大きさはいずれも５ｍｍ角以上であり、
本件出願人が先に特開平８ー２１３４１２号公報で提案
したように、図８（ａ）ないし（ｃ）に示すようなサポ
ートステージ２１を備えるダイボンダーや、図９（ａ）
ないし（ｃ）に示すようなヒータプレート２２を備える
ワイヤーボンダーが実用化されている。これらサポート
ステージ２１およびヒータプレート２２は、ダイボンデ
ィング時あるいはワイヤーボンディング時において、リ
ードフレーム３１の下面側にダイボンディングあるいは
ワイヤーボンディングされた半導体チップ３２・３２が
ダメージを受けないよう、半導体チップ３２・３２を凹
部２１ａ・２１ａ内において下側から支持する環状の弾
性体２４・２４を備える構成である。Conventionally, the size of a semiconductor chip mounted on both sides of a lead frame is 5 mm square or more.
As previously proposed by the present applicant in Japanese Patent Application Laid-Open No. Hei 8-213412, a die bonder having a support stage 21 as shown in FIGS.
A wire bonder including a heater plate 22 as shown in FIGS. The support stage 21 and the heater plate 22 are mounted on the semiconductor chips 32, 32 so that the die-bonded or wire-bonded semiconductor chips 32 are not damaged on the lower surface side of the lead frame 31 during die bonding or wire bonding. Are provided in the concave portions 21a. The annular elastic members 24 support the elastic members 24 from below.

【０００４】以下に、図１０を用いてその工程フローを
説明する。簡略化のため、リードフレーム３１の第１の
面および第２の面にそれぞれ１個ずつ第１の半導体チッ
プ３３と第２の半導体チップ３４とを実装することとす
る。Hereinafter, the process flow will be described with reference to FIG. For simplicity, one first semiconductor chip 33 and one second semiconductor chip 34 are mounted on the first surface and the second surface of the lead frame 31, respectively.

【０００５】まず、同図（ａ）に示すように、リードフ
レーム３１をダイボンダーのサポートステージ２３上に
載置して吸着孔２３ａからの真空吸着とクランパー２５
・２５とにより固定し、主回路面にバッファコート３３
ａを施した第１の半導体チップ３３を、リードフレーム
３１の第１の面のダイパッド３１ａへ銀ペースト３５を
用い、ダイコレット２６・２６で押しつけながらダイボ
ンディングする。First, as shown in FIG. 1 (a), a lead frame 31 is placed on a support stage 23 of a die bonder, and vacuum suction from a suction hole 23a and a clamper 25 are performed.
・ Fixed with 25 and buffer coat 33 on the main circuit surface
The first semiconductor chip 33 subjected to a is die-bonded to the die pad 31a on the first surface of the lead frame 31 by using the silver paste 35 with the die collets 26.

【０００６】銀ペースト３５を硬化させた後、リードフ
レーム３１の表裏を反転し、同図（ｂ）に示すように、
環状の弾性体２４を備えるサポートステージ２１のエリ
ア２１ｂ（図８参照）で、リードフレーム３１を吸着孔
２１ｄからの真空吸着とクランパー２５・２５とにより
固定し、リードフレーム３１の第２の面のダイパッド３
１ｂへ銀ペースト３６を塗布する。そして、リードフレ
ーム３１をエリア２１ｃ（図８参照）へ搬送し、主回路
面にバッファコート３４ａを施した第２の半導体チップ
３４をダイコレット２６・２６で押しつけながらダイボ
ンディングする。After the silver paste 35 is cured, the lead frame 31 is turned upside down, as shown in FIG.
In the area 21b (see FIG. 8) of the support stage 21 having the annular elastic body 24, the lead frame 31 is fixed by the vacuum suction from the suction holes 21d and the clampers 25, and the lead frame 31 is fixed on the second surface of the lead frame 31. Die pad 3
Silver paste 36 is applied to 1b. Then, the lead frame 31 is transported to the area 21c (see FIG. 8), and the second semiconductor chip 34 having the main circuit surface coated with the buffer coat 34a is die-bonded while being pressed by the die collets 26.

【０００７】銀ペースト３６を硬化させた後、ワイヤー
ボンダーを用い、同図（ｃ）に示すように環状の弾性体
２４を備えるヒータプレート２２上で第２の半導体チッ
プ３４の主回路面側を吸着孔２２ｂからの真空吸着とク
ランパー２７・２７とによって固定する。そして、ヒー
タプレート２２でリードフレーム３１全体を所望の温度
に昇温し、第１の半導体チップ３３の電極パッド３３ｂ
・３３ｂとリードフレーム３１のインナーリード３１ｃ
・３１ｃとを金ワイヤー３７・３７でワイヤーボンディ
ングする。After the silver paste 36 is cured, the main circuit surface side of the second semiconductor chip 34 is placed on the heater plate 22 having the annular elastic body 24 as shown in FIG. It is fixed by the vacuum suction from the suction holes 22b and the clampers 27. Then, the entire lead frame 31 is heated to a desired temperature by the heater plate 22, and the electrode pads 33b of the first semiconductor chip 33 are heated.
・ 33b and inner lead 31c of lead frame 31
31c is wire-bonded with gold wires 37.

【０００８】リードフレーム３１の表裏を反転した後、
同様に、同図（ｄ）に示すように、第２の半導体チップ
３４の電極パッド３４ｂ・３４ｂとリードフレーム３１
のインナーリード３１ｄ・３１ｄとを金ワイヤー３８・
３８でワイヤーボンディングする。After the lead frame 31 is turned upside down,
Similarly, as shown in FIG. 3D, the electrode pads 34b of the second semiconductor chip 34 and the lead frame 31
Of the inner leads 31d
At 38, wire bonding is performed.

【０００９】その後、同図（ｅ）に示すように、封止樹
脂３９で封止を行い、同図（ｆ）に示すように、アウタ
ーリード３１ｅ・３１ｅに半田メッキを施し、マーク、
カット、フォーミング工程および電気テストを経て完成
品となる。Thereafter, as shown in FIG. 1E, sealing is performed with a sealing resin 39, and as shown in FIG. 1F, the outer leads 31e are plated with solder,
After the cutting and forming process and the electrical test, it becomes a finished product.

【００１０】ところが、サポートステージ２１を備える
ダイボンダーおよびヒータプレート２２を備えるワイヤ
ーボンダーでは、リードフレーム３１の両面に実装され
る半導体チップ３２・３２の少なくともいずれか一方が
５ｍｍ角程度以下と比較的小さい場合、銀ペースト３５
・３６の塗布、ダイボンディング、およびワイヤーボン
ディングを行う際に環状の弾性体２４が半導体チップ３
２からはみ出してしまい、半導体チップ３２が割れたり
欠けたりするという不都合がある。However, in the case of a die bonder having the support stage 21 and a wire bonder having the heater plate 22, at least one of the semiconductor chips 32 mounted on both sides of the lead frame 31 is relatively small, about 5 mm square or less. , Silver paste 35
When the coating 36, die bonding, and wire bonding are performed, the annular elastic body 24
2, the semiconductor chip 32 may be broken or chipped.

【００１１】このような不都合を解消するために、５ｍ
ｍ角程度よりも小さな半導体チップ３２を少なくとも１
個含み、これがダイボンディング時あるいはワイヤーボ
ンディング時において下側になる場合は、環状の弾性体
２４では半導体チップ３２を支持できないので、代わり
に球状の弾性体を用いればよいことが考えられる。In order to eliminate such inconvenience, 5 m
At least one semiconductor chip 32 smaller than about m square
In the case where the semiconductor chip 32 is included in the lower side during die bonding or wire bonding, since the annular elastic body 24 cannot support the semiconductor chip 32, it is conceivable that a spherical elastic body may be used instead.

【００１２】以下に、図１１を用いてその場合の工程フ
ローを説明する。ここでは、第１の半導体チップ３３を
７ｍｍ角、第２の半導体チップ３４を３ｍｍ角の大きさ
とする。まず同図（ａ）に示すように、第１の半導体チ
ップ３３を前例と同様にダイボンディングする。次に、
第２の半導体チップ３４をダイボンディングするが、同
図（ｂ）に示すように５ｍｍ角以上の大きさの第１の半
導体チップ３３が下側になるため、環状の弾性体２４を
用いて前例と同様にダイボンディングする。A process flow in that case will be described below with reference to FIG. Here, the first semiconductor chip 33 has a size of 7 mm square, and the second semiconductor chip 34 has a size of 3 mm square. First, as shown in FIG. 7A, the first semiconductor chip 33 is die-bonded in the same manner as in the previous example. next,
Although the second semiconductor chip 34 is die-bonded, the first semiconductor chip 33 having a size of 5 mm square or more is on the lower side as shown in FIG. Die bonding is performed in the same manner as described above.

【００１３】ダイボンディングが終了するとワイヤーボ
ンディングを行うが、第１の半導体チップ３３をワイヤ
ーボンディングするときは、同図（ｃ）に示すように５
ｍｍ角よりも小さい第２の半導体チップ３４が下側にな
るので、球状の弾性体２９を備えるヒータプレート２８
上で実施する。次いで、同図（ｄ）に示すように、前例
と同様に第２の半導体チップ３４をワイヤーボンディン
グする。その後の樹脂封止（同図（ｅ））、マーク、カ
ット、フォーミング工程および電気テスト（同図
（ｆ））も前例と同様である。When the die bonding is completed, wire bonding is performed. When wire bonding the first semiconductor chip 33, as shown in FIG.
Since the second semiconductor chip 34 smaller than the square mm is on the lower side, the heater plate 28 having the spherical elastic body 29 is provided.
Performed above. Next, as shown in FIG. 4D, the second semiconductor chip 34 is wire-bonded in the same manner as in the previous example. Subsequent resin sealing (FIG. 10E), mark, cut, forming steps, and electrical test (FIG. 10F) are the same as in the previous example.

【００１４】[0014]

【発明が解決しようとする課題】ところが、上述のよう
に小さな半導体チップ３２が割れたり欠けたりすること
を防止するために球状の弾性体２９を用いると、球状の
弾性体２９は半導体チップ３２を一点のみで支持するこ
とになると共に真空吸着用の吸着孔を設けることができ
ず、リードフレーム３１全体を確実に固定することがで
きない。従って、安定なダイボンディングおよびワイヤ
ーボンディングを行うことができない。さらに、環状の
弾性体２４を用いる場合を含めて、環状の弾性体２４あ
るいは球状の弾性体２９に接触する半導体チップ３２の
主回路面を保護するために、バッファコートが必ず必要
であることも欠点である。However, if the spherical elastic body 29 is used to prevent the small semiconductor chip 32 from breaking or chipping as described above, the spherical elastic body 29 Since it is supported at only one point, a suction hole for vacuum suction cannot be provided, and the entire lead frame 31 cannot be securely fixed. Therefore, stable die bonding and wire bonding cannot be performed. Further, even when the annular elastic body 24 is used, a buffer coat is necessarily required to protect the main circuit surface of the semiconductor chip 32 in contact with the annular elastic body 24 or the spherical elastic body 29. It is a disadvantage.

【００１５】上記の問題のうち、ワイヤーボンディング
時に発生するものを解決する手段としては、特開平４−
２５３３４７号公報に開示されているように、ワイヤー
ボンディング時に下側を向く半導体チップが、ヒータプ
レートに載置された箱形プレートの中空部分に位置する
ようにして半導体チップとワイヤーとが何ものとも接触
しないようにしたワイヤーボンダーがある。ところが、
このような構造では、ワイヤーボンディング時にヒータ
プレートからの熱が箱形プレートを介してボンディング
箇所に伝わるため、ボンディング箇所が所望の温度に達
するまで非常に時間がかかり、実用的でない。As means for solving the above problems that occur during wire bonding, Japanese Patent Laid-Open No.
As disclosed in Japanese Patent No. 253347, the semiconductor chip facing downward at the time of wire bonding is positioned in the hollow portion of the box-shaped plate placed on the heater plate, so that the semiconductor chip and the wire can be any. There is a wire bonder that prevents contact. However,
In such a structure, since heat from the heater plate is transmitted to the bonding portion via the box-shaped plate during wire bonding, it takes a very long time until the bonding portion reaches a desired temperature, which is not practical.

【００１６】本発明は上記従来の問題点に鑑みなされた
ものであって、その目的は、リードフレームの両面に、
半導体チップを破損せずに安定に実装することのできる
実用的なダイボンダーおよびワイヤーボンダー、ならび
にそれらを用いる半導体装置の製造方法を提供すること
にある。The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide both sides of a lead frame.
It is an object of the present invention to provide a practical die bonder and a wire bonder capable of stably mounting a semiconductor chip without being damaged, and a method of manufacturing a semiconductor device using them.

【００１７】[0017]

【課題を解決するための手段】請求項１に係る発明のダ
イボンダーは、上記課題を解決するために、リードフレ
ームの第１の面と第２の面との両面にこの順で半導体チ
ップをダイボンディングする際に用いられ、上記リード
フレームが載置されるサポートステージを備えるダイボ
ンダーにおいて、上記サポートステージには、上記第２
の面のダイパッドにダイボンド材を塗布するあるいは半
導体チップをダイボンディングする際に、上記第１の面
にダイボンディングされた半導体チップが上記サポート
ステージと接触しないように遊嵌される凹部が形成され
ている、あるいは凹部を有する治具が備えられていると
共に、少なくとも上記ダイパッドの上記第１の面の一部
が上記サポートステージあるいは上記治具の上記凹部の
周縁部に支持されることを特徴としている。According to a first aspect of the present invention, there is provided a die bonder for mounting a semiconductor chip on a first surface and a second surface of a lead frame in this order. In a die bonder which is used at the time of bonding and has a support stage on which the lead frame is mounted, the support stage includes the second stage.
When a die bonding material is applied to the die pad on the surface or when the semiconductor chip is die-bonded, a concave portion is formed on the first surface so that the semiconductor chip die-bonded does not come into contact with the support stage. Or a jig having a recess is provided, and at least a part of the first surface of the die pad is supported by a peripheral portion of the support stage or the recess of the jig. .

【００１８】上記の発明では、第２の面のダイパッドに
ダイボンド材を塗布するあるいは半導体チップをダイボ
ンディングする際、第１の面にダイボンディングされた
半導体チップはサポートステージあるいは治具に設けら
れた凹部に遊嵌され、何ものにも接触しない状態とな
る。従って、半導体チップが割れたり欠けたりすること
がなくなると共に、主回路面を保護するためのバッファ
コートを省略することができる。In the above invention, when the die bond material is applied to the die pad on the second surface or the semiconductor chip is die-bonded, the semiconductor chip die-bonded to the first surface is provided on a support stage or a jig. It is loosely fitted in the recess, and comes into a state of not touching anything. Therefore, the semiconductor chip is not broken or chipped, and the buffer coat for protecting the main circuit surface can be omitted.

【００１９】またこのとき、リードフレームの第１の面
の一部はサポートステージのあるいは治具の凹部の周縁
部によって支持される。さらに、例えば、凹部の底面に
真空吸着用の吸着孔を設けておけば、第１の面にダイボ
ンディングされた半導体チップおよびその周辺と凹部と
で形成される空間を真空引きすることにより、リードフ
レーム全体が固定される。At this time, a part of the first surface of the lead frame is supported by the periphery of the support stage or the concave portion of the jig. Furthermore, for example, if a suction hole for vacuum suction is provided on the bottom surface of the concave portion, the semiconductor chip die-bonded to the first surface and the space formed by the periphery and the concave portion can be evacuated to provide a lead. The entire frame is fixed.

【００２０】従って、５ｍｍ角以下と小さい半導体チッ
プが実装されるリードフレームに対して、ダイボンド材
の塗布やダイボンディングを行うときに、リードフレー
ムがサポートステージ上あるいは治具上で不安定になる
ことがなく、半導体チップを破損することがない。Therefore, when a die bond material is applied or die-bonded to a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame becomes unstable on a support stage or a jig. There is no damage to the semiconductor chip.

【００２１】この結果、リードフレームの両面に、半導
体チップを破損せずに安定に実装することのできる実用
的なダイボンダーを提供することができる。As a result, it is possible to provide a practical die bonder capable of stably mounting the semiconductor chip on both sides of the lead frame without damaging the semiconductor chip.

【００２２】請求項２に係る発明のダイボンダーは、上
記課題を解決するために、請求項１に記載のダイボンダ
ーにおいて、上記リードフレームの搬送時に、上記リー
ドフレームとダイボンディングされた半導体チップとが
上記サポートステージあるいは上記治具と非接触状態を
なすことが可能なように、上記サポートステージあるい
は上記治具が上記リードフレームに対して近接・離反変
位することを特徴としている。According to a second aspect of the present invention, there is provided a die bonder according to the first aspect, wherein the lead frame and the semiconductor chip die-bonded to each other are transported when the lead frame is transported. The support stage or the jig is displaced toward or away from the lead frame so that the support stage or the jig can be in a non-contact state.

【００２３】上記の発明によれば、ダイボンド材の塗布
時およびダイボンディング時にはサポートステージがリ
ードフレームに対して近接変位してリードフレームと接
触状態をなし、リードフレームの搬送時にはサポートス
テージがリードフレームから離反変位してリードフレー
ムと非接触状態をなす。According to the above invention, at the time of applying the die bonding material and at the time of die bonding, the support stage is displaced close to the lead frame to make contact with the lead frame. It is separated from the lead frame and is out of contact with the lead frame.

【００２４】これにより、搬送時には半導体チップを含
めたリードフレーム全体がサポートステージと接触する
ことがないので、半導体チップの破損を防止することが
できる。Accordingly, the entire lead frame including the semiconductor chip does not come into contact with the support stage at the time of transport, so that damage to the semiconductor chip can be prevented.

【００２５】請求項３に係る発明の半導体装置の製造方
法は、上記課題を解決するために、請求項１に記載のダ
イボンダーを用い、上記第１の面にダイボンディングさ
れた半導体チップを上記凹部に遊嵌させて上記第２の面
のダイパッドにダイボンド材を塗布するあるいは半導体
チップをダイボンディングすることを特徴としている。According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: using the die bonder according to the first aspect to form a semiconductor chip die-bonded to the first surface; The die pad on the second surface is coated with a die bonding material or a semiconductor chip is die-bonded.

【００２６】上記の発明によれば、第２の面のダイパッ
ドにダイボンド材を塗布するあるいは半導体チップをダ
イボンディングする際、第１の面にダイボンディングさ
れた半導体チップはサポートステージあるいは治具に設
けられた凹部に遊嵌され、何ものにも接触しない状態と
なる。従って、半導体チップが割れたり欠けたりするこ
とがなくなると共に、主回路面を保護するためのバッフ
ァコートを省略することができる。According to the above invention, when the die bonding material is applied to the die pad on the second surface or the semiconductor chip is die-bonded, the semiconductor chip die-bonded to the first surface is provided on a support stage or a jig. It is loosely fitted in the recessed portion and comes into a state of not touching anything. Therefore, the semiconductor chip is not broken or chipped, and the buffer coat for protecting the main circuit surface can be omitted.

【００２７】またこのとき、リードフレームの下面側の
一部はサポートステージの上面あるいは治具の上面によ
って支持される。さらに、例えば、凹部の底面に真空吸
着用の吸着孔を設けておけば、第１の面にダイボンディ
ングされた半導体チップおよびその周辺と凹部とで形成
される空間を真空引きすることにより、リードフレーム
全体が固定される。At this time, a part of the lower surface of the lead frame is supported by the upper surface of the support stage or the upper surface of the jig. Furthermore, for example, if a suction hole for vacuum suction is provided on the bottom surface of the concave portion, the semiconductor chip die-bonded to the first surface and the space formed by the periphery and the concave portion can be evacuated to provide a lead. The entire frame is fixed.

【００２８】従って、５ｍｍ角以下と小さい半導体チッ
プが実装されるリードフレームに対して、ダイボンド材
の塗布やダイボンディングを行うときに、リードフレー
ムがサポートステージ上あるいは治具上で不安定になる
ことがなく、半導体チップを破損することがない。Therefore, when a die bond material is applied or die-bonded to a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame becomes unstable on a support stage or a jig. There is no damage to the semiconductor chip.

【００２９】請求項４に係る発明の半導体装置の製造方
法は、上記課題を解決するために、請求項２に記載のダ
イボンダーを用い、上記サポートステージあるいは上記
治具を上記リードフレームに近接変位させて上記リード
フレームと接触状態にし、上記リードフレームの上記第
１の面あるいは上記第２の面のダイパッドに上記ダイボ
ンド材を塗布して半導体チップをダイボンディングする
一方、上記サポートステージあるいは上記治具を上記リ
ードフレームから離反変位させて上記リードフレームと
非接触状態にし、上記リードフレームを搬送することを
特徴としている。According to a fourth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: displacing the support stage or the jig close to the lead frame by using the die bonder according to the second aspect. To make contact with the lead frame, apply the die bond material to the die pad on the first surface or the second surface of the lead frame and die-bond the semiconductor chip, and attach the support stage or the jig. The lead frame is transported away from the lead frame so as to be in a non-contact state with the lead frame, and the lead frame is transported.

【００３０】上記の発明によれば、ダイボンド材の塗布
時およびダイボンディング時にはサポートステージある
いは治具がリードフレームに近接変位してリードフレー
ムと接触状態をなし、リードフレームの搬送時にはサポ
ートステージあるいは治具がリードフレームから離反変
位してリードフレームと非接触状態をなす。According to the above invention, the support stage or the jig is displaced close to the lead frame to make contact with the lead frame during the application of the die bonding material and the die bonding, and the support stage or the jig is transferred when the lead frame is transferred. Is displaced away from the lead frame to be in a non-contact state with the lead frame.

【００３１】これにより、搬送時には半導体チップを含
めたリードフレーム全体がサポートステージあるいは治
具と接触することがないので、半導体チップの破損を防
止することができる。Thus, the entire lead frame including the semiconductor chip does not come into contact with the support stage or the jig during transportation, so that damage to the semiconductor chip can be prevented.

【００３２】請求項５に係る発明のワイヤーボンダー
は、上記課題を解決するために、リードフレームの第１
の面と第２の面との両面でこの順に半導体チップをワイ
ヤーボンディングする際に用いられ、上記リードフレー
ムが載置されると共に上記リードフレームを加熱するヒ
ータプレートを備えるワイヤーボンダーにおいて、上記
ヒータプレートには、上記第２の面で半導体チップをワ
イヤーボンディングする際に上記第１の面でワイヤーボ
ンディングされた半導体チップとワイヤーとが上記ヒー
タプレートと接触しないように遊嵌される凹部が形成さ
れていると共に、少なくとも上記リードフレームの上記
第１の面の一部が上記ヒータプレートの上記凹部の周縁
部に支持されることを特徴としている。According to a fifth aspect of the present invention, there is provided a wire bonder comprising:
A wire bonder used for wire bonding the semiconductor chip in this order on both surfaces of the second surface and the second surface, the wire bonder including a heater plate for mounting the lead frame and heating the lead frame; A concave portion in which when the semiconductor chip is wire-bonded on the second surface, the semiconductor chip wire-bonded on the first surface and the wire are loosely fitted so as not to contact the heater plate. In addition, at least a part of the first surface of the lead frame is supported by a peripheral edge of the concave portion of the heater plate.

【００３３】上記の発明によれば、リードフレームの第
２の面で半導体チップをワイヤーボンディングする際、
第１の面でワイヤーボンディングされた半導体チップは
ヒータプレートに設けられた凹部に遊嵌され、何ものに
も接触しない状態となる。従って、半導体チップが割れ
たり欠けたりすることがなくなると共に、主回路面を保
護するためのバッファコートを省略することができる。According to the above invention, when the semiconductor chip is wire-bonded on the second surface of the lead frame,
The semiconductor chip wire-bonded on the first surface is loosely fitted into a concave portion provided on the heater plate, and comes into contact with nothing. Therefore, the semiconductor chip is not broken or chipped, and the buffer coat for protecting the main circuit surface can be omitted.

【００３４】またこのとき、リードフレームの第１の面
の一部はヒータプレートの凹部の周縁部によって支持さ
れる。さらに、例えば、凹部の底面に真空吸着用の吸着
孔を設けておけば、第１の面でワイヤーボンディングさ
れた半導体チップおよびその周辺と凹部とで形成される
空間を真空引きすることにより、リードフレーム全体が
固定される。At this time, a part of the first surface of the lead frame is supported by the peripheral edge of the concave portion of the heater plate. Furthermore, for example, if a suction hole for vacuum suction is provided on the bottom surface of the concave portion, the semiconductor chip wire-bonded on the first surface and the space formed by the periphery and the concave portion are evacuated, so that the lead is formed. The entire frame is fixed.

【００３５】従って、５ｍｍ角以下と小さい半導体チッ
プが実装されるリードフレームに対してワイヤーボンデ
ィングを行うときに、リードフレームがヒータプレート
上で不安定になることがなく、半導体チップを破損する
ことがない。Accordingly, when wire bonding is performed on a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame does not become unstable on the heater plate, and the semiconductor chip may be damaged. Absent.

【００３６】さらに、凹部はヒータプレートに設けられ
ているため、リードフレームは凹部以外のヒータプレー
トに接触しており、ヒータプレートによる加熱によって
リードフレーム全体を所望の温度に昇温するのに困難さ
を伴わない。Further, since the recess is provided in the heater plate, the lead frame is in contact with the heater plate other than the recess, and it is difficult to heat the entire lead frame to a desired temperature by heating by the heater plate. Is not accompanied.

【００３７】この結果、リードフレームの両面に、半導
体チップを破損せずに安定に実装することのできる実用
的なワイヤーボンダーを提供することができる。As a result, it is possible to provide a practical wire bonder capable of stably mounting the semiconductor chip on both surfaces of the lead frame without breaking.

【００３８】請求項６に係る発明の半導体装置の製造方
法は、上記課題を解決するために、請求項５に記載のワ
イヤーボンダーを用い、上記第１の面でワイヤーボンデ
ィングされた半導体チップとワイヤーとを上記凹部に遊
嵌させて上記第２の面で半導体チップをワイヤーボンデ
ィングすることを特徴としている。According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: And the semiconductor chip is wire-bonded on the second surface.

【００３９】上記の発明によれば、リードフレームの第
２の面で半導体チップをワイヤーボンディングする際、
第１の面でワイヤーボンディングされた半導体チップは
ヒータプレートに設けられた凹部に遊嵌され、何ものに
も接触しない状態となる。従って、半導体チップが割れ
たり欠けたりすることがなくなると共に、主回路面を保
護するためのバッファコートを省略することができる。According to the above invention, when wire bonding the semiconductor chip on the second surface of the lead frame,
The semiconductor chip wire-bonded on the first surface is loosely fitted into a concave portion provided on the heater plate, and comes into contact with nothing. Therefore, the semiconductor chip is not broken or chipped, and the buffer coat for protecting the main circuit surface can be omitted.

【００４０】またこのとき、リードフレームの下面側の
一部はヒータプレートによって支持される。そして、例
えば、凹部の底面に真空吸着用の吸着孔を設けておけ
ば、第１の面でワイヤーボンディングされた半導体チッ
プおよびその周辺と凹部とで形成される空間を真空引き
することにより、リードフレーム全体が固定される。At this time, a part of the lower surface side of the lead frame is supported by the heater plate. For example, if a suction hole for vacuum suction is provided on the bottom surface of the concave portion, the semiconductor chip wire-bonded on the first surface and the space formed around the semiconductor chip and the concave portion are evacuated so that the lead is formed. The entire frame is fixed.

【００４１】従って、５ｍｍ角以下と小さい半導体チッ
プが実装されるリードフレームに対してワイヤーボンデ
ィングを行うときに、リードフレームがステージ上で不
安定になることがなく、半導体チップを破損することが
ない。Accordingly, when wire bonding is performed on a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame does not become unstable on the stage and the semiconductor chip is not damaged. .

【００４２】さらに、凹部はヒータプレートに設けられ
ているため、リードフレームは凹部以外のヒータプレー
トに接触しており、ヒータプレートによる加熱によって
リードフレーム全体を所望の温度に昇温するのに困難さ
を伴わない。Furthermore, since the recess is provided in the heater plate, the lead frame is in contact with the heater plate other than the recess, and it is difficult to heat the entire lead frame to a desired temperature by heating by the heater plate. Is not accompanied.

【００４３】[0043]

【発明の実施の形態】〔実施の形態１〕本発明のダイボ
ンダーおよびワイヤーボンダー並びにそれらを用いる半
導体装置の製造方法の実施の一形態について図１ないし
図３に基づいて説明すれば、以下の通りである。[Embodiment 1] One embodiment of a die bonder, a wire bonder and a method of manufacturing a semiconductor device using the same according to the present invention will be described with reference to FIGS. It is.

【００４４】図１（ａ）ないし（ｃ）に示すように、本
実施の形態のダイボンダーのサポートステージ１は、例
えばステンレス鋼などからなる直方体塊の上面に、リー
ドフレーム１１上でダイボンディングされた５ｍｍ角程
度よりも小さい第１の半導体チップ１２…が遊嵌される
べく凹部としての溝１ａ・１ａが設けられたものであ
る。同図（ｂ）（ｃ）では、サポートステージ１にリー
ドフレーム１１が載置された際の第１の半導体チップ１
２…と溝１ａ・１ａとの位置関係が明確になるように、
リードフレーム１１と第１の半導体チップ１２…とを図
示してある。As shown in FIGS. 1A to 1C, the support stage 1 of the die bonder of this embodiment is die-bonded on the lead frame 11 to the upper surface of a rectangular solid made of, for example, stainless steel. Grooves 1a are provided as recesses so that the first semiconductor chips 12 smaller than about 5 mm square can be loosely fitted. 1B and 1C, the first semiconductor chip 1 when the lead frame 11 is mounted on the support stage 1 is shown.
2 so that the positional relationship between the grooves 1a and 1a becomes clear,
The lead frame 11 and the first semiconductor chips 12 are illustrated.

【００４５】溝１ａ・１ａは、ダイボンディング時に下
側となる第１の半導体チップ１２…が遊嵌されるよう、
その幅Ｙ1aが第１の半導体チップ１２…の幅Ｙ12よりも
大きく設定されており、リードフレーム１１はサポート
ステージ１の上面に接して支持される。また、サポート
ステージ１の上面は、大きく別けてペースト状ダイボン
ド材塗布用のエリア１ｂとダイボンディング用のエリア
１ｃとに分かれる。The grooves 1a are formed so that the lower first semiconductor chips 12 are loosely fitted at the time of die bonding.
The width Y 1a is set larger than the width Y 12 of the first semiconductor chips 12..., And the lead frame 11 is supported in contact with the upper surface of the support stage 1. The upper surface of the support stage 1 is largely divided into an area 1b for applying a paste-like die bonding material and an area 1c for die bonding.

【００４６】なお、リードフレーム１１の片面にダイボ
ンディングされる半導体チップ１２…は本来１個である
が、２個ダイボンディングすることも可能となるよう
に、溝１ａを２ヶ所に設けてある。また、半導体チップ
１２を３個以上ダイボンディングするときには、その個
数に応じた溝１ａ…を設ければよいことは言うまでもな
い。The semiconductor chip 12 to be die-bonded to one side of the lead frame 11 is originally one, but two grooves 1a are provided so that two die-bonding can be performed. Needless to say, when three or more semiconductor chips 12 are die-bonded, grooves 1a...

【００４７】一方、図２（ａ）ないし（ｃ）に示すよう
に、本実施の形態のワイヤーボンダーのヒータプレート
２は、例えばステンレス鋼などからなる凸状塊の凸部上
面に２つの凹部２ａ・２ａを設け、載置されるリードフ
レーム１１と凹部２ａ・２ａとで形成される空間を、凹
部２ａ・２ａからヒータプレート２を貫通する吸着孔２
ｂ・２ｂから真空引きしてリードフレーム１１を固定す
るものである。同図（ｂ）（ｃ）では、ヒータプレート
２にリードフレーム１１が載置された際の第１の半導体
チップ１２・１２と凹部２ａ・２ａとの位置関係が明確
になるように、リードフレーム１１と第１の半導体チッ
プ１２・１２とを図示してある。On the other hand, as shown in FIGS. 2A to 2C, the heater plate 2 of the wire bonder according to the present embodiment has two concave portions 2a on the upper surface of the convex portion made of, for example, stainless steel. 2a, a space formed by the mounted lead frame 11 and the recesses 2a is formed by the suction holes 2 penetrating the heater plate 2 from the recesses 2a.
The lead frame 11 is fixed by evacuation from b · 2b. 5B and 5C, the lead frame 11 is placed on the heater plate 2 so that the positional relationship between the first semiconductor chips 12 and the recesses 2a becomes clear when the lead frame 11 is placed on the heater plate 2. 11 and the first semiconductor chips 12 are shown.

【００４８】凹部２ａ・２ａは、ワイヤーボンディング
時に下側となる第１の半導体チップ１２・１２が遊嵌さ
れるよう、その幅Ｘ2a・Ｙ2aがそれぞれ第１の半導体チ
ップ１２・１２の幅Ｘ12・Ｙ12よりも大きく設定されて
おり、リードフレーム１１はヒータプレート２の上面に
接して支持される。The recesses 2a and 2a have widths X 2a and Y 2a of the widths of the first semiconductor chips 12 and 12, respectively, such that the lower first semiconductor chips 12 and 12 are loosely fitted during wire bonding. It is set larger than X 12 · Y 12 , and the lead frame 11 is supported in contact with the upper surface of the heater plate 2.

【００４９】なお、リードフレーム１１の片面にワイヤ
ーボンディングされる第１の半導体チップ１２・１２は
本来１個であるが、この場合もサポートステージ１と同
様に、２個ワイヤーボンディングすることが可能となる
ように、凹部２ａを２ヶ所に設けてある。また、第１の
半導体チップ１２を３個以上ワイヤーボンディングする
ときには、その個数に応じた凹部２ａ…を設ければよい
ことは言うまでもない。The number of first semiconductor chips 12 to be wire-bonded to one side of the lead frame 11 is originally one, but in this case, two wires can be bonded similarly to the support stage 1. Thus, two concave portions 2a are provided. Needless to say, when three or more first semiconductor chips 12 are wire-bonded, concave portions 2a...

【００５０】次に、図１のサポートステージ１を備える
ダイボンダーと、図２のヒータプレート２を備えるワイ
ヤーボンダーとを用いて半導体装置を製造する工程フロ
ーを図３を参照しながら説明する。Next, a process flow for manufacturing a semiconductor device using the die bonder having the support stage 1 of FIG. 1 and the wire bonder having the heater plate 2 of FIG. 2 will be described with reference to FIG.

【００５１】この工程フローでは、約３ｍｍ角の大きさ
の第１の半導体チップ１２と、約７ｍｍ角の大きさの第
２の半導体チップ１３とを１チップずつ、それぞれリー
ドフレーム１１の第１の面・第２の面に実装する。実装
に際しては、特に第１の半導体チップ１２が下側になる
工程において、サポートステージ１に設けられた溝１ａ
とヒータプレート２に設けられた凹部２ａとを活用す
る。従って、図３では、溝１ａと凹部２ａとを１ヶ所ず
つ図示してある。In this process flow, the first semiconductor chip 12 having a size of about 3 mm square and the second semiconductor chip 13 having a size of about 7 mm square are mounted on the first frame of the lead frame 11 one by one. Mounted on the surface / second surface. At the time of mounting, especially in the step where the first semiconductor chip 12 is on the lower side, the groove 1a provided in the support stage 1 is provided.
And the concave portion 2 a provided in the heater plate 2. Therefore, in FIG. 3, the groove 1a and the concave portion 2a are illustrated one by one.

【００５２】図３（ａ）に示すように、まず、従来のサ
ポートステージ２３を備えるダイボンダーを用いて、吸
着孔２３ａからの真空吸着とクランパー６・６とによっ
てリードフレーム１１を固定しながら、リードフレーム
１１の第１の面のダイパッド１１ａに銀ペースト１４を
塗布した後、第１の半導体チップ１２をダイコレット７
・７で押しつけてダイボンディングし、銀ペースト１４
を硬化させる。第１の半導体チップ１２は、後述する第
２の半導体チップ１３のダイボンディング時に何ものに
も接触することがないので、その主回路面には保護のた
めのバッファコートを必要としない。As shown in FIG. 3A, first, using a conventional die bonder having a support stage 23, the lead frame 11 is fixed while the lead frame 11 is fixed by vacuum suction from the suction holes 23a and the clampers 6.6. After the silver paste 14 is applied to the die pad 11 a on the first surface of the frame 11, the first semiconductor chip 12 is attached to the die collet 7.
・ Die bonding by pressing with 7, silver paste 14
To cure. Since the first semiconductor chip 12 does not come into contact with anything at the time of die bonding of the second semiconductor chip 13 to be described later, a buffer coat for protection is not required on the main circuit surface.

【００５３】次いで、同図（ｂ）に示すように、溝１ａ
を有するサポートステージ１を備えたダイボンダーを用
い、クランパー６・６によってエリア１ｂ（図１参照）
上にリードフレーム１１を固定しながら、第１の半導体
チップ１２が溝１ａに遊嵌された状態で、リードフレー
ム１１の第２の面のダイパッド１１ｂにダイボンド材と
しての銀ペースト１５を塗布する。そして、リードフレ
ーム１１をエリア１ｃ（図１参照）上に搬送した後、上
述の方法と同様にリードフレーム１１を固定し、第１の
半導体チップ１２が溝１ａに遊嵌された状態で、主回路
面にバッファコート１３ａを施した第２の半導体チップ
１３をダイコレット７・７で押しつけてダイボンディン
グし、銀ペースト１５を硬化させる。Next, as shown in FIG.
Using a die bonder provided with a support stage 1 having an area 1b by a clamper 6 (see FIG. 1)
A silver paste 15 as a die bonding material is applied to the die pad 11b on the second surface of the lead frame 11 with the first semiconductor chip 12 loosely fitted in the groove 1a while fixing the lead frame 11 thereon. Then, after transporting the lead frame 11 onto the area 1c (see FIG. 1), the lead frame 11 is fixed in the same manner as described above, and the first semiconductor chip 12 is loosely fitted in the groove 1a. The second semiconductor chip 13 having the buffer surface 13a applied to the circuit surface is pressed by the die collets 7 and die-bonded, and the silver paste 15 is cured.

【００５４】この工程において、エリア１ｂとエリア１
ｃとの間でリードフレーム１１の搬送を行う際、第１の
半導体チップ１２を溝１ａに遊嵌させたまま、リードフ
レーム１１を溝１ａに沿ってスライドさせるだけでよい
ので効率的である。但し、リードフレーム１１と溝１ａ
とは閉じられた空間を形成しないため、吸着孔を設けて
真空吸着することができず、銀ペースト１４・１５の塗
布時およびダイボンディング時のリードフレーム１１の
固定はクランパー６・６のみによって行わなければなら
ない。In this step, area 1b and area 1
When the lead frame 11 is conveyed between the first semiconductor chip 12 and the first semiconductor chip 12, the lead frame 11 only has to be slid along the groove 1 a while the first semiconductor chip 12 is loosely fitted in the groove 1 a. However, the lead frame 11 and the groove 1a
Does not form a closed space, so that suction holes cannot be provided and vacuum suction cannot be performed, and the lead frame 11 is fixed only by the clampers 6 at the time of applying the silver pastes 14 and 15 and at the time of die bonding. There must be.

【００５５】ダイボンディングが終了すると、次にワイ
ヤーボンディングを行う。同図（ｃ）に示すように、凹
部２ａを有するヒータプレート２を備えたワイヤーボン
ダーを用い、吸着孔２ｂからの真空吸着とクランパー８
・８とによってリードフレーム１１を固定すると共に、
ヒータプレート２でリードフレーム１１および第２の半
導体チップ１３を所望の温度まで加熱しながら、第１の
半導体チップ１２が凹部２ａに遊嵌された状態で、第２
の半導体チップ１３の電極パッド１３ｂ・１３ｂとリー
ドフレーム１１の第２の面のインナーリード１１ｄ・１
１ｄとを金ワイヤー１６・１６でワイヤーボンディング
する。When the die bonding is completed, wire bonding is performed next. As shown in FIG. 3C, a vacuum bond from a suction hole 2b and a clamper 8 are used by using a wire bonder provided with a heater plate 2 having a concave portion 2a.
· Fixing the lead frame 11 by 8 and
While the lead frame 11 and the second semiconductor chip 13 are heated to a desired temperature by the heater plate 2, the second semiconductor chip 12 is loosely fitted in the recess 2a while the second semiconductor chip 13 is
Of the electrode pads 13b of the semiconductor chip 13 and the inner leads 11d-1 of the second surface of the lead frame 11.
1d is wire-bonded with gold wires 16.

【００５６】次いで、同図（ｄ）に示すように、リード
フレーム１１の表裏を反転し、環状の弾性体２４を有す
るヒータプレート２２上で、吸着孔２２ｂからの真空吸
着とクランパー８・８とによってリードフレーム１１を
固定すると共に、ヒータプレート２でリードフレーム１
１および第１の半導体チップ１２を所望の温度まで加熱
し、第１の半導体チップ１２の電極パッド１２ｂ・１２
ｂとリードフレーム１１の第１の面のインナーリード１
１ｃ・１１ｃとを金ワイヤー１７・１７でワイヤーボン
ディングする。Next, as shown in FIG. 6D, the lead frame 11 is turned upside down, and the vacuum suction from the suction holes 22 b and the clampers 8.8 are performed on the heater plate 22 having the annular elastic body 24. The lead frame 11 is fixed by the
The first and first semiconductor chips 12 are heated to desired temperatures, and the electrode pads 12b of the first semiconductor chip 12 are heated.
b and the inner lead 1 on the first surface of the lead frame 11
1c and 11c are wire-bonded with gold wires 17 and 17.

【００５７】その後、封止樹脂１８で封止を行い（同図
（ｅ））、アウターリード１１ｅ・１１ｅに半田メッキ
を施し、マーク、カット、フォーミング工程、電気テス
トを経て完成品となる（同図（ｆ））。Thereafter, sealing is carried out with a sealing resin 18 (FIG. 9 (e)), the outer leads 11e are plated with solder, and a mark, cut, forming step and an electrical test are performed to obtain a finished product (see FIG. Figure (f).

【００５８】以上のように、本実施の形態のダイボンダ
ーおよびワイヤーボンダーは、それぞれ溝１ａ・１ａを
有するサポートステージ１、凹部２ａ・２ａを有するヒ
ータプレート２を備えているため、リードフレーム１１
の少なくとも片面に、５ｍｍ角程度よりも小さい第１の
半導体チップ１２を破損せずに安定に実装することがで
きる。As described above, the die bonder and the wire bonder of the present embodiment each include the support stage 1 having the grooves 1a and 1a and the heater plate 2 having the recesses 2a and 2a.
The first semiconductor chip 12 smaller than about 5 mm square can be stably mounted on at least one surface without being damaged.

【００５９】〔実施の形態２〕本発明のダイボンダーの
他の実施の形態について図４ないし図６を用いて説明す
れば、以下の通りである。なお、説明の便宜上、前記の
実施の形態１の図面に示した構成要素と同一の機能を有
する構成要素については、同一の符号を付し、その説明
を省略する。[Embodiment 2] Another embodiment of the die bonder according to the present invention will be described below with reference to FIGS. For convenience of explanation, components having the same functions as those shown in the drawings of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【００６０】図４に示すように、本実施の形態のダイボ
ンダーのサポートステージ３は、例えばステンレス鋼な
どからなる直方体塊の上面に複数の凹部３ａ…を設け、
載置されるリードフレーム１１と凹部３ａ…とで形成さ
れる空間を、凹部３ａ…の底面からサポートステージ３
を貫通する吸着孔３ｄ…から真空引きしてリードフレー
ム１１を固定する構造である。同図（ｂ）（ｃ）では、
サポートステージ３にリードフレーム１１が載置された
際の第１の半導体チップ１２…と凹部３ａ…との位置関
係が明確になるように、リードフレーム１１と第１の半
導体チップ１２…とを図示してある。As shown in FIG. 4, the support stage 3 of the die bonder according to the present embodiment is provided with a plurality of concave portions 3a on the upper surface of a rectangular solid made of, for example, stainless steel.
The space formed by the mounted lead frame 11 and the recesses 3a is moved from the bottom of the recesses 3a to the support stage 3.
, And the lead frame 11 is fixed by vacuuming from the suction holes 3d. In the figures (b) and (c),
The lead frame 11 and the first semiconductor chips 12 are illustrated so that the positional relationship between the first semiconductor chips 12 and the recesses 3a when the lead frame 11 is mounted on the support stage 3 becomes clear. Is shown.

【００６１】凹部３ａ…は、ダイボンディング時に下側
となる５ｍｍ角程度よりも小さい第１の半導体チップ１
２…が遊嵌されるよう、その幅Ｘ3a・Ｙ3aがそれぞれ第
１の半導体チップ１２…の幅Ｘ12・Ｙ12よりも大きく設
定されており、リードフレーム１１はサポートステージ
３の上面に接して支持される。また、サポートステージ
３上面は、ペースト状ダイボンド材塗布用のエリア３ｂ
とダイボンディング用のエリア３ｃとに大別され、吸着
孔３ｄ…はこれらのエリア３ｂ・３ｃに位置する凹部３
ａ…に設けられている。The first semiconductor chip 1 smaller than about 5 mm square, which is the lower side during die bonding,
The widths X 3a and Y 3a are set larger than the widths X 12 and Y 12 of the first semiconductor chips 12... So that the lead frames 11 are loosely fitted. Touched and supported. The upper surface of the support stage 3 has an area 3b for applying a paste-like die bonding material.
And the area 3c for die bonding, and the suction holes 3d are recessed portions 3 located in these areas 3b and 3c.
a ... are provided.

【００６２】なお、リードフレーム１１の片面にダイボ
ンディングされる第１の半導体チップ１２…は本来１個
であるが、２個ダイボンディングすることも可能となる
ように、凹部３ａをエリア３ｂ・３ｃにそれぞれ２ヶ所
ずつ設けてある。また、第１の半導体チップを３個以上
ダイボンディングするときには、その個数に応じた凹部
３ａ…を設ければよいことは言うまでもない。The first semiconductor chips 12 to be die-bonded to one surface of the lead frame 11 are originally one, but the recesses 3a are formed in the areas 3b and 3c so that two die chips can be bonded. Are provided at two locations. Needless to say, when three or more first semiconductor chips are die-bonded, concave portions 3a...

【００６３】次に、図４のサポートステージ３を備える
ダイボンダーと、図２のヒータプレート２を備えるワイ
ヤーボンダーとを用いて半導体装置を製造する工程フロ
ーを図５を参照しながら説明する。Next, a process flow for manufacturing a semiconductor device using the die bonder having the support stage 3 of FIG. 4 and the wire bonder having the heater plate 2 of FIG. 2 will be described with reference to FIG.

【００６４】この工程フローでは、実施の形態１と同様
に、約３ｍｍ角の大きさの第１の半導体チップ１２と、
約７ｍｍ角の大きさの第２の半導体チップ１３とをリー
ドフレーム１１に実装する。In this process flow, as in the first embodiment, a first semiconductor chip 12 having a size of about
The second semiconductor chip 13 having a size of about 7 mm square is mounted on the lead frame 11.

【００６５】図５（ａ）に示すように、まず、従来のサ
ポートステージ２３を備えるダイボンダーを用いて、吸
着孔２３ａからの真空吸着とクランパー６・６とによっ
てリードフレーム１１を固定しながら、リードフレーム
１１の第１の面のダイパッド１１ａに銀ペースト１４を
塗布した後、第１の半導体チップ１２をダイコレット７
・７で押しつけてダイボンディングし、銀ペースト１４
を硬化させる。第１の半導体チップ１２は、後述する第
２の半導体チップ１３のダイボンディング時に何ものに
も接触することがないので、その主回路面には保護のた
めのバッファコートを必要としない。As shown in FIG. 5 (a), first, while using a conventional die bonder having a support stage 23, the lead frame 11 is fixed while the lead frame 11 is fixed by vacuum suction from the suction holes 23a and the clampers 6.6. After the silver paste 14 is applied to the die pad 11 a on the first surface of the frame 11, the first semiconductor chip 12 is attached to the die collet 7.
・ Die bonding by pressing with 7, silver paste 14
To cure. Since the first semiconductor chip 12 does not come into contact with anything at the time of die bonding of the second semiconductor chip 13 to be described later, a buffer coat for protection is not required on the main circuit surface.

【００６６】次いで、同図（ｂ）に示すように、凹部３
ａを有するサポートステージ３を備えたダイボンダーを
用い、吸着孔３ｄからの真空吸着とクランパー６・６と
によってエリア３ｂ（図４参照）上にリードフレーム１
１を固定しながら、第１の半導体チップ１２が凹部３ａ
に遊嵌された状態で、リードフレーム１１の第２の面の
ダイパッド１１ｂに銀ペースト１５を塗布する。そし
て、リードフレーム１１をエリア３ｃ（図４参照）上に
搬送した後、上述の方法と同様にリードフレーム１１を
固定し、第１の半導体チップ１２が凹部３ａに遊嵌され
た状態で、主回路面にバッファコート１３ａを施した第
２の半導体チップ１３をダイコレット７・７で押しつけ
てダイボンディングし、銀ペースト１５を硬化させる。Next, as shown in FIG.
Using a die bonder provided with a support stage 3 having a support frame 3a, the lead frame 1 is placed on the area 3b (see FIG. 4) by the vacuum suction from the suction holes 3d and the clampers 6.6.
1 while fixing the first semiconductor chip 12 in the recess 3a.
The silver paste 15 is applied to the die pad 11b on the second surface of the lead frame 11 in a state where the silver paste 15 is loosely fitted. Then, after the lead frame 11 is conveyed onto the area 3c (see FIG. 4), the lead frame 11 is fixed in the same manner as described above, and the first semiconductor chip 12 is loosely fitted in the recess 3a. The second semiconductor chip 13 having the buffer surface 13a applied to the circuit surface is pressed by the die collets 7 and die-bonded, and the silver paste 15 is cured.

【００６７】なお、この工程において、エリア３ｂとエ
リア３ｃとの間でリードフレーム１１の搬送を行う際、
第１の半導体チップ１２がサポートステージ３に接触し
ないよう、サポートステージ３が銀ペースト１５の塗布
時およびダイボンディング時の位置より下降するように
なっている。また、銀ペースト１５の塗布時およびダイ
ボンディング時には、サポートステージ３の上面によっ
て、ダイパッド１１ｂおよびその外周部分（ダイパッド
１１ｂをリードフレーム１１に固定する図示しないサポ
ートリード、およびリードフレーム１１の外枠部分であ
るクレードル部１１ｆ・１１ｆなど）を支持する必要が
あるため、サポートステージ３は上昇した状態である。In this step, when the lead frame 11 is transported between the area 3b and the area 3c,
The support stage 3 is lowered from the position at the time of applying the silver paste 15 and at the time of die bonding so that the first semiconductor chip 12 does not contact the support stage 3. Also, at the time of applying the silver paste 15 and at the time of die bonding, the upper surface of the support stage 3 causes the die pad 11b and its outer peripheral portion (support leads (not shown) for fixing the die pad 11b to the lead frame 11 and outer frame portions of the lead frame 11). Since it is necessary to support certain cradle parts 11f, 11f, etc., the support stage 3 is in a raised state.

【００６８】ダイボンディングが終了すると、次にワイ
ヤーボンディングを行うが、ワイヤーボンディング以降
の工程（同図（ｃ）ないし（ｆ））は、実施の形態１と
同様であるのでその説明を省略する。When the die bonding is completed, the wire bonding is performed next. The steps after the wire bonding (FIGS. (C) to (f)) are the same as those in the first embodiment, and the description thereof will be omitted.

【００６９】なお、本実施の形態のダイボンダーのサポ
ートステージ３は、ペースト状ダイボンド材塗布用のエ
リア３ｂとダインディング用のエリア３ｃとがひと続き
になった構造であるが、両エリア３ｂ・３ｃをそれぞれ
別体のサポートステージとしても、安定にダイボンディ
ングすることができることを確認した。The support stage 3 of the die bonder according to the present embodiment has a structure in which an area 3b for applying a paste-like die bond material and an area 3c for binding are continuous, but both areas 3b and 3c are provided. It was confirmed that the die bonding could be performed stably even when the support stages were separately provided.

【００７０】さらに、前述のサポートステージ３の凹部
３ａは、サポートステージ３に直接設けられたものであ
るが、これに限らず、図６に示すように、ペースト状ダ
イボンド材塗布用のエリア４ｃおよびダイボンディング
用のエリア４ｄの凹部４ｂ・４ｂおよびその外周部を独
立した治具４ａ・４ａとして備えるサポートステージ４
とすることもできる。凹部４ｂ…は、ダイボンディング
時に下側となる５ｍｍ角程度よりも小さい第１の半導体
チップ１２…が遊嵌されるよう、その幅Ｘ4b・Ｙ4bがそ
れぞれ第１の半導体チップ１２…の幅Ｘ12・Ｙ12よりも
大きく設定されている。また、ヒータプレート２につい
ても同様である。The recess 3a of the support stage 3 is provided directly on the support stage 3, but is not limited to this. As shown in FIG. 6, an area 4c for applying a paste-like die bonding material is provided. Support stage 4 having concave portions 4b of die bonding area 4d and outer peripheral portions thereof as independent jigs 4a.
It can also be. The widths X 4b and Y 4b of the recesses 4b are respectively equal to the widths of the first semiconductor chips 12 so that the lower first semiconductor chips 12 smaller than about 5 mm square are loosely fitted during die bonding. It is set to be larger than X 12 · Y 12. The same applies to the heater plate 2.

【００７１】この場合、第１の半導体チップ１２・１２
の大きさに応じた寸法の凹部４ｂ・４ｂを有する治具４
ａ・４ａを用意しておけば、ダイボンディングあるいは
ワイヤーボンディングする際に、半導体チップ１２・１
２の大きさによって治具４ａ・４ａを適宜交換すること
ができるので有用である。In this case, the first semiconductor chips 12
Jig 4 having concave portions 4b having dimensions corresponding to the size of
If a.4a is prepared, the semiconductor chip 12.1 can be used for die bonding or wire bonding.
This is useful because the jigs 4a can be appropriately replaced depending on the size of the jig 2.

【００７２】以上のように、本実施の形態のダイボンダ
ーは、凹部３ａ…を有するサポートステージ３、あるい
は凹部４ｂ・４ｂを有する治具４ａ・４ａを持ったサポ
ートステージ４を備えているため、リードフレーム１１
の少なくとも片面に、５ｍｍ角程度よりも小さい第１の
半導体チップ１２・１２を破損せずに安定に実装するこ
とができる。また、サポートステージ３および治具４ａ
・４ａは上下動が可能であるため、リードフレーム１１
の搬送時に、リードフレーム１１および第１の半導体チ
ップ１２・１２の、サポートステージ３あるいは治具４
ａ・４ａへの接触を回避することができる。As described above, the die bonder of this embodiment is provided with the support stage 3 having the concave portions 3a or the support stage 4 having the jigs 4a having the concave portions 4b. Frame 11
The first semiconductor chips 12 smaller than about 5 mm square can be stably mounted on at least one surface without damage. Also, the support stage 3 and the jig 4a
4a can move up and down, so the lead frame 11
During the transfer, the support stage 3 or the jig 4 of the lead frame 11 and the first semiconductor chips 12
a. Contact with 4a can be avoided.

【００７３】〔実施の形態３〕本発明のダイボンダーの
他の実施の形態について図７を用いて説明すれば、以下
の通りである。なお、説明の便宜上、前記の実施の形態
１および２の図面に示した構成要素と同一の機能を有す
る構成要素については、同一の符号を付し、その説明を
省略する。[Embodiment 3] Another embodiment of the die bonder of the present invention is described below with reference to FIG. For convenience of description, components having the same functions as those shown in the drawings of Embodiments 1 and 2 are given the same reference numerals, and descriptions thereof are omitted.

【００７４】図７に示すように、本実施の形態のダイボ
ンダーのサポートステージ５は、ペースト状ダイボンド
材塗布用のエリア５ｃとダイボンディング用のエリア５
ｄとに、それぞれ２つの凹部５ｂ・５ｂを有する着脱可
能な治具５ａ・５ａを備える構造である。これらの治具
５ａ・５ａは、図示しないエアーシリンダーによって上
下動が可能となっている。同図（ｂ）（ｃ）では、サポ
ートステージ５にリードフレーム１１が載置された際の
第１の半導体チップ１２…と凹部５ｂ…との位置関係が
明確になるように、リードフレーム１１と第１の半導体
チップ１２…とを図示してある。As shown in FIG. 7, the support stage 5 of the die bonder according to the present embodiment includes an area 5c for applying a paste die bond material and an area 5c for die bonding.
and d, the jigs 5a have detachable jigs 5a each having two recesses 5b. These jigs 5a can be moved up and down by an air cylinder (not shown). 5B and 5C, the lead frame 11 and the recesses 5b are positioned so that the positional relationship between the first semiconductor chips 12 and the recesses 5b when the lead frame 11 is mounted on the support stage 5 becomes clear. The first semiconductor chips 12 are shown.

【００７５】また、凹部５ｂ…は、ペースト状ダイボン
ド材の塗布時およびダイボンディング時に下側となる第
１の半導体チップ１２…が遊嵌されるよう、その幅Ｘ5b
・Ｙ5bがそれぞれ第１の半導体チップ１２…の幅Ｘ12・
Ｙ12よりも大きく設定されている。The recesses 5b have a width X 5b so that the lower first semiconductor chips 12 can be loosely fitted during the application of the paste-like die bonding material and the die bonding.
Y 5b is the width X 12 of the first semiconductor chips 12.
It is set to be larger than Y 12.

【００７６】このような構造をとることにより、サポー
トステージ５の上面と所定の間隔をおいて図示しない搬
送治具により両端が保持されたリードフレーム１１に対
して、ペースト状ダイボンド材の塗布時およびダイボン
ディング時には治具５ａ・５ａが初期位置から上昇して
接触し、第１の半導体チップ１２…を凹部５ｂ…に遊嵌
させる。この際、治具５ａ・５ａ上面に載置されるリー
ドフレーム１１と凹部５ｂ…とで形成される空間を吸着
孔５ｅ…から真空引きしてリードフレーム１１を固定す
る。By adopting such a structure, the paste-type die bonding material is applied to the lead frame 11 whose both ends are held at a predetermined distance from the upper surface of the support stage 5 by a transfer jig (not shown). At the time of die bonding, the jigs 5a rise from the initial position and come into contact with each other, so that the first semiconductor chips 12 are loosely fitted into the recesses 5b. At this time, the space formed by the lead frame 11 placed on the upper surfaces of the jigs 5a and the concave portions 5b is evacuated from the suction holes 5e to fix the lead frame 11.

【００７７】また、エリア５ｃとエリア５ｄとの間でリ
ードフレームを搬送する際には、第１の半導体チップ１
２…を保護するために治具５ａ・５ａが初期位置へ下降
した状態にあり、第１の半導体チップ１２…を治具５ａ
・５ａに接触させないようにする。When transporting the lead frame between the area 5c and the area 5d, the first semiconductor chip 1
The jigs 5a are lowered to the initial position to protect the first semiconductor chips 12 and the jigs 5a.
-Avoid contact with 5a.

【００７８】なお、ダイボンディング工程におけるリー
ドフレーム１１の搬送以外は、実施の形態２における工
程と同様であるのでその説明を省略する。The steps other than the transfer of the lead frame 11 in the die bonding step are the same as the steps in the second embodiment, so that the description thereof will be omitted.

【００７９】このように、本実施の形態のダイボンダー
は、凹部５ｂ・５ｂを有する治具５ａ・５ａを持ったサ
ポートステージ５を備えているため、リードフレーム１
１の少なくとも片面に、５ｍｍ角程度よりも小さい第１
の半導体チップ１２・１２を破損せずに安定に実装する
ことができる。また、治具５ａ・５ａは上下動が可能で
あるため、リードフレーム１１の搬送時に、リードフレ
ーム１１および第１の半導体チップ１２・１２の、治具
５ａ・５ａへの接触を回避することができる。As described above, the die bonder of the present embodiment includes the support stage 5 having the jigs 5a having the concave portions 5b.
1 on at least one side, the first of which is smaller than about 5 mm square.
Semiconductor chips 12 can be stably mounted without being damaged. Since the jigs 5a can move up and down, it is possible to prevent the lead frame 11 and the first semiconductor chips 12 from coming into contact with the jigs 5a when the lead frame 11 is transported. it can.

【００８０】[0080]

【発明の効果】請求項１に係る発明のダイボンダーは、
以上のように、リードフレームの第１の面と第２の面と
の両面にこの順で半導体チップをダイボンディングする
際に用いられ、上記リードフレームが載置されるサポー
トステージを備えるダイボンダーにおいて、上記サポー
トステージには、上記第２の面のダイパッドにダイボン
ド材を塗布するあるいは半導体チップをダイボンディン
グする際に、上記第１の面にダイボンディングされた半
導体チップが上記サポートステージと接触しないように
遊嵌される凹部が形成されている、あるいは凹部を有す
る治具が備えられていると共に、少なくとも上記ダイパ
ッドの下面側の一部が上記サポートステージの上面ある
いは上記治具の上面に支持される構成である。According to the first aspect of the present invention, a die bonder is provided.
As described above, in the die bonder including the support stage on which the lead frame is mounted, which is used when the semiconductor chip is die-bonded in this order to both the first surface and the second surface of the lead frame, The support stage is provided such that, when a die bond material is applied to the die pad on the second surface or when the semiconductor chip is die-bonded, the semiconductor chip die-bonded to the first surface does not contact the support stage. A configuration in which a concave portion to be loosely fitted is formed or a jig having a concave portion is provided, and at least a part of the lower surface side of the die pad is supported on the upper surface of the support stage or the upper surface of the jig. It is.

【００８１】それゆえ、ダイボンディング時に半導体チ
ップが割れたり欠けたりすることがなくなると共に、主
回路面を保護するためのバッファコートを省略すること
ができる。また、５ｍｍ角以下と小さい半導体チップが
実装されるリードフレームに対して、ダイボンド材の塗
布やダイボンディングを行うときに、リードフレームが
サポートステージ上あるいは治具上で不安定になること
がなく、半導体チップを破損することがない。Therefore, the semiconductor chip is not broken or chipped at the time of die bonding, and the buffer coat for protecting the main circuit surface can be omitted. Also, when applying or die-bonding a die bonding material to a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame does not become unstable on a support stage or a jig, There is no damage to the semiconductor chip.

【００８２】この結果、リードフレームの両面に、半導
体チップを破損せずに安定に実装することのできる実用
的なダイボンダーを提供することができるという効果を
奏する。As a result, it is possible to provide a practical die bonder capable of stably mounting the semiconductor chip on both surfaces of the lead frame without damaging it.

【００８３】請求項２に係る発明のダイボンダーは、以
上のように、請求項１に記載のダイボンダーにおいて、
上記リードフレームの搬送時に、上記リードフレームと
ダイボンディングされた半導体チップとが上記サポート
ステージあるいは上記治具と非接触状態をなすことが可
能なように、上記サポートステージあるいは上記治具が
上下動する構成である。According to a second aspect of the present invention, there is provided the die bonder according to the first aspect.
When the lead frame is transported, the support stage or the jig moves up and down so that the lead frame and the semiconductor chip die-bonded can be in a non-contact state with the support stage or the jig. Configuration.

【００８４】それゆえ、搬送時には半導体チップを含め
たリードフレーム全体がサポートステージあるいは治具
と接触することがないので、半導体チップの破損を防止
することができるという効果を奏する。Therefore, the entire lead frame including the semiconductor chip does not come into contact with the support stage or the jig at the time of transportation, so that the semiconductor chip can be prevented from being damaged.

【００８５】請求項３に係る発明の半導体装置の製造方
法は、以上のように、請求項１に記載のダイボンダーを
用い、上記第１の面にダイボンディングされた半導体チ
ップを上記凹部に遊嵌させて上記第２の面のダイパッド
にダイボンド材を塗布するあるいは半導体チップをダイ
ボンディングする構成である。According to a third aspect of the present invention, as described above, the semiconductor chip die-bonded to the first surface is loosely fitted into the recess using the die bonder according to the first aspect. Then, a die bonding material is applied to the die pad on the second surface, or a semiconductor chip is die-bonded.

【００８６】それゆえ、ダイボンディング時に半導体チ
ップが割れたり欠けたりすることがなくなると共に、主
回路面を保護するためのバッファコートを省略すること
ができるという効果を奏する。Therefore, the semiconductor chip is not broken or chipped at the time of die bonding, and the buffer coat for protecting the main circuit surface can be omitted.

【００８７】また、５ｍｍ角以下と小さい半導体チップ
が実装されるリードフレームに対して、ダイボンド材の
塗布やダイボンディングを行うときに、リードフレーム
がサポートステージ上あるいは治具上で不安定になるこ
とがなく、半導体チップを破損することがないという効
果を奏する。When a die bond material is applied or die-bonded to a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame becomes unstable on a support stage or a jig. Therefore, there is an effect that the semiconductor chip is not damaged.

【００８８】請求項４に係る発明の半導体装置の製造方
法は、以上のように、請求項２に記載のダイボンダーを
用い、上記サポートステージあるいは上記治具を上昇さ
せて上記リードフレームと接触状態にし、上記リードフ
レームの上記第１の面あるいは上記第２の面のダイパッ
ドにダイボンド材を塗布して半導体チップをダイボンデ
ィングする一方、上記サポートステージあるいは上記治
具を下降させて上記リードフレームと非接触状態にし、
上記リードフレームを搬送する構成である。According to a fourth aspect of the present invention, as described above, the support stage or the jig is raised and brought into contact with the lead frame by using the die bonder according to the second aspect. A die bonding material is applied to the die pad on the first surface or the second surface of the lead frame to die-bond the semiconductor chip, while the support stage or the jig is lowered to make no contact with the lead frame. State,
This is a configuration for transporting the lead frame.

【００８９】それゆえ、搬送時には半導体チップを含め
たリードフレーム全体がサポートステージあるいは治具
と接触することがないので、半導体チップの破損を防止
することができるという効果を奏する。Therefore, since the entire lead frame including the semiconductor chip does not come into contact with the support stage or the jig during the transportation, the semiconductor chip can be prevented from being damaged.

【００９０】請求項５に係る発明のワイヤーボンダー
は、以上のように、リードフレームの第１の面と第２の
面との両面でこの順に半導体チップをワイヤーボンディ
ングする際に用いられ、上記リードフレームが載置され
ると共に上記リードフレームを加熱するヒータプレート
を備えるワイヤーボンダーにおいて、上記ヒータプレー
トには、上記第２の面で半導体チップをワイヤーボンデ
ィングする際に上記第１の面でワイヤーボンディングさ
れた半導体チップとワイヤーとが上記ヒータプレートと
接触しないように遊嵌される凹部が形成されていると共
に、少なくとも上記リードフレームの下面側の一部が上
記ヒータプレートに支持される構成である。As described above, the wire bonder according to the fifth aspect of the present invention is used for wire bonding a semiconductor chip on both the first and second surfaces of a lead frame in this order. In a wire bonder provided with a heater plate for mounting a frame and heating the lead frame, the heater plate is wire-bonded on the first surface when the semiconductor chip is wire-bonded on the second surface. A recess is formed in which the semiconductor chip and the wire are loosely fitted so as not to contact the heater plate, and at least a part of the lower surface side of the lead frame is supported by the heater plate.

【００９１】それゆえ、ワイヤーボンディング時に半導
体チップが割れたり欠けたりすることがなくなると共
に、主回路面を保護するためのバッファコートを省略す
ることができる。また、５ｍｍ角以下と小さい半導体チ
ップが実装されるリードフレームに対してワイヤーボン
ディングを行うときに、リードフレームがヒータプレー
ト上で不安定になることがなく、半導体チップを破損す
ることがない。さらに、凹部はヒータプレートに設けら
れているため、リードフレームは凹部以外のヒータプレ
ートに接触しており、ヒータプレートによる加熱によっ
てリードフレーム全体を所望の温度に昇温するのに困難
さを伴わない。Therefore, the semiconductor chip is not broken or chipped at the time of wire bonding, and the buffer coat for protecting the main circuit surface can be omitted. Further, when wire bonding is performed on a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame does not become unstable on the heater plate, and the semiconductor chip is not damaged. Furthermore, since the recess is provided in the heater plate, the lead frame is in contact with the heater plate other than the recess, and it is not difficult to heat the entire lead frame to a desired temperature by heating by the heater plate. .

【００９２】この結果、リードフレームの両面に、半導
体チップを破損せずに安定に実装することのできる実用
的なワイヤーボンダーを提供することができるという効
果を奏する。As a result, it is possible to provide a practical wire bonder capable of stably mounting the semiconductor chip on both sides of the lead frame without damaging the semiconductor chip.

【００９３】請求項６に係る発明の半導体装置の製造方
法は、以上のように、請求項５に記載のワイヤーボンダ
ーを用い、上記第１の面でワイヤーボンディングされた
半導体チップとワイヤーとを上記凹部に遊嵌させて上記
第２の面で半導体チップをワイヤーボンディングする構
成である。According to a sixth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: using the wire bonder according to the fifth aspect, bonding the semiconductor chip wire-bonded on the first surface to a wire. This is a configuration in which the semiconductor chip is wire-bonded on the second surface by loosely fitting into the concave portion.

【００９４】それゆえ、ワイヤーボンディング時に半導
体チップが割れたり欠けたりすることがなくなると共
に、主回路面を保護するためのバッファコートを省略す
ることができるという効果を奏する。Therefore, the semiconductor chip is not broken or chipped at the time of wire bonding, and the buffer coat for protecting the main circuit surface can be omitted.

【００９５】また、５ｍｍ角以下と小さい半導体チップ
が実装されるリードフレームに対してワイヤーボンディ
ングを行うときに、リードフレームがステージ上で不安
定になることがなく、半導体チップを破損することがな
いという効果を奏する。When wire bonding is performed on a lead frame on which a semiconductor chip as small as 5 mm square or less is mounted, the lead frame does not become unstable on the stage and the semiconductor chip is not damaged. This has the effect.

【００９６】さらに、凹部はヒータプレートに設けられ
ているため、リードフレームは凹部以外のヒータプレー
トに接触しており、ヒータプレートによる加熱によって
リードフレーム全体を所望の温度まで容易に昇温するこ
とができるという効果を奏する。Further, since the recess is provided in the heater plate, the lead frame is in contact with the heater plate other than the recess, and the entire lead frame can be easily heated to a desired temperature by heating by the heater plate. It has the effect of being able to.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施の形態におけるダイボンダーの
サポートステージを示すものであって、（ａ）は平面
図、（ｂ）は（ａ）のＡ−Ａ’線矢視断面図、（ｃ）は
（ａ）のＢ−Ｂ’線矢視断面図である。1A and 1B show a support stage of a die bonder according to an embodiment of the present invention, wherein FIG. 1A is a plan view, FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. () Is a sectional view taken along line BB 'of (a).

【図２】本発明の一実施の形態におけるワイヤーボンダ
ーのヒータプレートを示すものであって、（ａ）は平面
図、（ｂ）は（ａ）のＣ−Ｃ’線矢視断面図、（ｃ）は
（ａ）のＤ−Ｄ’線矢視断面図である。2A and 2B show a heater plate of a wire bonder according to an embodiment of the present invention, wherein FIG. 2A is a plan view, FIG. 2B is a cross-sectional view taken along line CC ′ of FIG. (c) is a sectional view taken along line DD ′ of (a).

【図３】（ａ）ないし（ｆ）は、本発明の一実施の形態
における半導体装置の製造方法を示す工程フロー図であ
る。FIGS. 3A to 3F are process flow charts showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図４】本発明の他の実施の形態におけるダイボンダー
のサポートステージを示すものであって、（ａ）は平面
図、（ｂ）は（ａ）のＥ−Ｅ’線矢視断面図、（ｃ）は
（ａ）のＦ−Ｆ’線矢視断面図である。4A and 4B show a support stage of a die bonder according to another embodiment of the present invention, wherein FIG. 4A is a plan view, FIG. 4B is a cross-sectional view taken along line EE ′ of FIG. (c) is a sectional view taken along line FF 'of (a).

【図５】（ａ）ないし（ｆ）は、本発明の他の実施の形
態における半導体装置の製造方法を示す工程フロー図で
ある。FIGS. 5A to 5F are process flow charts showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【図６】本発明の他の実施の形態におけるダイボンダー
の他のサポートステージを示すものであって、（ａ）は
平面図、（ｂ）は（ａ）のＧ−Ｇ’線矢視断面図、
（ｃ）は（ａ）のＨ−Ｈ’線矢視断面図である。6A and 6B show another support stage of the die bonder according to another embodiment of the present invention, wherein FIG. 6A is a plan view, and FIG. 6B is a sectional view taken along line GG ′ of FIG. ,
(C) is a sectional view taken along line HH 'of (a).

【図７】本発明のさらに他の実施の形態におけるダイボ
ンダーのサポートステージを示すものであって、（ａ）
は平面図、（ｂ）は（ａ）のＩ−Ｉ’線矢視断面図、
（ｃ）は（ａ）のＪ−Ｊ’線矢視断面図である。FIG. 7 shows a support stage of a die bonder according to still another embodiment of the present invention, and (a).
Is a plan view, (b) is a sectional view taken along line II ′ of (a),
(C) is a sectional view taken along line JJ ′ of (a).

【図８】従来のダイボンダーのサポートステージを示す
ものであって、（ａ）は平面図、（ｂ）は（ａ）のＫ−
Ｋ’線矢視断面図、（ｃ）は（ａ）のＬ−Ｌ’線矢視断
面図である。8A and 8B show a support stage of a conventional die bonder, wherein FIG. 8A is a plan view, and FIG.
FIG. 3C is a cross-sectional view taken along line K ′, and FIG. 3C is a cross-sectional view taken along line LL ′ in FIG.

【図９】従来のワイヤーボンダーのヒータプレートを示
すものであって、（ａ）は平面図、（ｂ）は（ａ）のＭ
−Ｍ’線矢視断面図、（ｃ）は（ａ）のＮ−Ｎ’線矢視
断面図である。9A and 9B show a heater plate of a conventional wire bonder, wherein FIG. 9A is a plan view, and FIG.
FIG. 3C is a cross-sectional view taken along the line M ′, and FIG. 3C is a cross-sectional view taken along the line NN ′ in FIG.

【図１０】（ａ）ないし（ｆ）は、従来の半導体装置の
製造方法を示す工程フロー図である。FIGS. 10A to 10F are process flow charts showing a conventional method for manufacturing a semiconductor device.

【図１１】（ａ）ないし（ｆ）は、従来の他の半導体装
置の製造方法を示す工程フロー図である。FIGS. 11A to 11F are process flow charts showing another conventional method for manufacturing a semiconductor device.

【符号の説明】 １ サポートステージ １ａ 溝（凹部） ２ ヒータプレート ２ａ 凹部 ３ サポートステージ ３ａ 凹部 ４ サポートステージ ４ｂ 凹部 ５ サポートステージ ５ａ 治具 ５ｂ 凹部 １１ リードフレーム １１ｂ ダイパッド １２ 第１の半導体チップ（半導体チップ） １３ 第２の半導体チップ（半導体チップ） １５ 銀ペースト（ダイボンド材）[Description of Signs] 1 Support stage 1a Groove (recess) 2 Heater plate 2a Recess 3 Support stage 3a Recess 4 Support stage 4b Recess 5 Support stage 5a Jig 5b Recess 11 Lead frame 11b Die pad 12 First semiconductor chip (semiconductor chip) 13) Second semiconductor chip (semiconductor chip) 15 Silver paste (die bonding material)

フロントページの続き (72)発明者 森 勝信 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内Continued on the front page (72) Inventor Katsunobu Mori 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】リードフレームの第１の面と第２の面との
両面にこの順で半導体チップをダイボンディングする際
に用いられ、上記リードフレームが載置されるサポート
ステージを備えるダイボンダーにおいて、 上記サポートステージには、上記第２の面のダイパッド
にダイボンド材を塗布するあるいは半導体チップをダイ
ボンディングする際に、上記第１の面にダイボンディン
グされた半導体チップが上記サポートステージと接触し
ないように遊嵌される凹部が形成されている、あるいは
凹部を有する治具が備えられていると共に、少なくとも
上記ダイパッドの上記第１の面の一部が上記サポートス
テージあるいは上記治具の上記凹部の周縁部に支持され
ることを特徴とするダイボンダー。1. A die bonder which is used when a semiconductor chip is die-bonded in this order to both of a first surface and a second surface of a lead frame, and which has a support stage on which the lead frame is mounted. The support stage is provided such that, when a die bond material is applied to the die pad on the second surface or when the semiconductor chip is die-bonded, the semiconductor chip die-bonded to the first surface does not contact the support stage. A jig in which a recess to be loosely fitted is formed or a jig having a recess is provided, and at least a part of the first surface of the die pad is a peripheral portion of the support stage or the recess of the jig. A die bonder characterized by being supported by. 【請求項２】上記リードフレームの搬送時に、上記リー
ドフレームとダイボンディングされた半導体チップとが
上記サポートステージあるいは上記治具と非接触状態を
なすことが可能なように、上記サポートステージあるい
は上記治具が上記リードフレームに対して近接・離反変
位することを特徴とする請求項１に記載のダイボンダ
ー。2. The support stage or the jig so that the lead frame and the die-bonded semiconductor chip can be brought into non-contact with the support stage or the jig when the lead frame is transported. The die bonder according to claim 1, wherein the tool is displaced toward and away from the lead frame. 【請求項３】請求項１に記載のダイボンダーを用い、上
記第１の面にダイボンディングされた半導体チップを上
記凹部に遊嵌させて上記第２の面のダイパッドにダイボ
ンド材を塗布するあるいは半導体チップをダイボンディ
ングすることを特徴とする半導体装置の製造方法。3. A die bonder according to claim 1, wherein a semiconductor chip die-bonded to said first surface is loosely fitted into said recess, and a die bond material is applied to a die pad on said second surface. A method of manufacturing a semiconductor device, comprising die-bonding a chip. 【請求項４】請求項２に記載のダイボンダーを用い、上
記サポートステージあるいは上記治具を上記リードフレ
ームに近接変位させて上記リードフレームと接触状態に
し、上記リードフレームの上記第１の面あるいは上記第
２の面のダイパッドに上記ダイボンド材を塗布して半導
体チップをダイボンディングする一方、上記サポートス
テージあるいは上記治具を上記リードフレームから離反
変位させて上記リードフレームと非接触状態にし、上記
リードフレームを搬送することを特徴とする半導体装置
の製造方法。4. The lead bonder according to claim 2, wherein said support stage or said jig is displaced close to said lead frame to be in contact with said lead frame, and said first surface of said lead frame or said jig is brought into contact with said lead frame. The semiconductor chip is die-bonded by applying the die bond material to the die pad on the second surface, and the support stage or the jig is displaced away from the lead frame so as to be in a non-contact state with the lead frame. A method for manufacturing a semiconductor device, comprising: 【請求項５】リードフレームの第１の面と第２の面との
両面でこの順に半導体チップをワイヤーボンディングす
る際に用いられ、上記リードフレームが載置されると共
に上記リードフレームを加熱するヒータプレートを備え
るワイヤーボンダーにおいて、 上記ヒータプレートには、上記第２の面で半導体チップ
をワイヤーボンディングする際に上記第１の面でワイヤ
ーボンディングされた半導体チップとワイヤーとが上記
ヒータプレートと接触しないように遊嵌される凹部が形
成されていると共に、少なくとも上記リードフレームの
上記第１の面の一部が上記ヒータプレートの上記凹部の
周縁部に支持されることを特徴とするワイヤーボンダ
ー。5. A heater which is used when a semiconductor chip is wire-bonded in this order on both of a first surface and a second surface of a lead frame, on which the lead frame is mounted and which heats the lead frame. In the wire bonder provided with a plate, when the semiconductor chip is wire-bonded on the second surface, the semiconductor chip and the wire wire-bonded on the first surface are not in contact with the heater plate. A wire bonder, wherein a concave portion is formed so as to be loosely fitted to the heater plate, and at least a part of the first surface of the lead frame is supported by a peripheral portion of the concave portion of the heater plate. 【請求項６】請求項５に記載のワイヤーボンダーを用
い、上記第１の面でワイヤーボンディングされた半導体
チップとワイヤーとを上記凹部に遊嵌させて上記第２の
面で半導体チップをワイヤーボンディングすることを特
徴とする半導体装置の製造方法。6. The wire bonder according to claim 5, wherein the semiconductor chip wire-bonded on the first surface and the wire are loosely fitted in the recess, and the semiconductor chip is wire-bonded on the second surface. A method of manufacturing a semiconductor device.
JP32491697A 1997-11-26 1997-11-26 Die bonder, wire bonder, and method of manufacturing semiconductor device using the same Expired - Fee Related JP3338352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32491697A JP3338352B2 (en) 1997-11-26 1997-11-26 Die bonder, wire bonder, and method of manufacturing semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32491697A JP3338352B2 (en) 1997-11-26 1997-11-26 Die bonder, wire bonder, and method of manufacturing semiconductor device using the same

Publications (2)

Publication Number Publication Date
JPH11163244A true JPH11163244A (en) 1999-06-18
JP3338352B2 JP3338352B2 (en) 2002-10-28

Family

ID=18171054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32491697A Expired - Fee Related JP3338352B2 (en) 1997-11-26 1997-11-26 Die bonder, wire bonder, and method of manufacturing semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP3338352B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002214288A (en) * 2000-12-20 2002-07-31 Hanmi Co Ltd Handler system for cutting semiconductor package device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002214288A (en) * 2000-12-20 2002-07-31 Hanmi Co Ltd Handler system for cutting semiconductor package device

Also Published As

Publication number Publication date
JP3338352B2 (en) 2002-10-28

Similar Documents

Publication Publication Date Title
JP3205235B2 (en) Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method
US5888847A (en) Technique for mounting a semiconductor die
JP3980698B2 (en) Radio frequency tag creation method
JP3408987B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2972096B2 (en) Resin-sealed semiconductor device
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JPH10270626A (en) Semiconductor device and manufacture thereof
JP4036116B2 (en) Circuit board, semiconductor device, semiconductor manufacturing apparatus, circuit board manufacturing method, and semiconductor device manufacturing method
JP3338352B2 (en) Die bonder, wire bonder, and method of manufacturing semiconductor device using the same
JP3092585B2 (en) Semiconductor chip suction tool and semiconductor device manufacturing method using the tool
JP2002093982A (en) Semiconductor device and manufacturing method therefor
US20010042912A1 (en) Dual-die integrated circuit package
JP3022910B2 (en) Method for manufacturing semiconductor device
TWI230449B (en) High heat dissipation micro package of semiconductor chip
JP3348830B2 (en) Solder bump bonding apparatus and solder bump bonding method
US5471017A (en) No fixture method to cure die attach for bonding IC dies to substrates
JP2800806B2 (en) Semiconductor device and manufacturing method thereof
JPH0547988A (en) Semiconductor device
JP3001483B2 (en) Lead frame, semiconductor device and method of manufacturing the same
KR20220062891A (en) Printed circuit and manufacturing method thereof
JPH11251510A (en) Lead frame and semiconductor device using the same
JP3630043B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
KR100401017B1 (en) Heat block and manufacturing method of semiconductor package using the same
JP2003007773A (en) Bonding tool and bonding method
JP3548671B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20070809

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080809

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees