JPH11162359A

JPH11162359A - プラズマディスプレイパネル

Info

Publication number: JPH11162359A
Application number: JP9322593A
Authority: JP
Inventors: Takao Yasue; 孝夫安江
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-11-25
Filing date: 1997-11-25
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】走査電極の電極ピッチが短縮される場合であ
っても、リード端子とケーブル線とを容易に接続するこ
とができるプラズマディスプレイパネルを得る。【解決手段】内部が導体で充填されたスルーホール１
５を誘電体層６に選択的に形成し、誘電体層６上にリー
ド端子１３ｂを設ける。そして、走査電極Ｘ_2kをスルー
ホール１５を介して誘電体層６上に引き出し、リード端
子１３ｂに接続する。リード端子１３ｂには外部電気回
路との接続のためのケーブル線１２ｂも接続する。一
方、前面ガラス基板１ａ上に設けられたリード端子１３
ａには、走査電極Ｘ_2k-1及びケーブル線１２ａをそれぞ
れ接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、近年進展著しい
パーソナルコンピュータやオフィスワークステーショ
ン、あるいは将来の発展が期待される壁掛けテレビ等に
用いられるプラズマディスプレイパネルに関するもので
あり、特に外部電気回路との接続のためのリード端子形
成技術に関する。

【０００２】

【従来の技術】図２０は、ＡＣ（交流）型プラズマディ
スプレイパネルの全体構成を示す模式図である。パネル
部１００ｐは、互いに対向する前面ガラス基板１ａ及び
背面ガラス基板１ｂによって構成されている。前面ガラ
ス基板１ａには、互いに平行する走査電極Ｘ₁〜Ｘ_n（以
下、１≦ｉ≦ｎとして、走査電極を一般に「Ｘ_i」とも
表記する。）と、この走査電極Ｘ_iに平行する共通電極
Ｙとが設けられている。一方、背面ガラス基板１ｂに
は、互いに平行するアドレス電極Ｗ₁〜Ｗ_m（以下、１≦
ｔ≦ｍとして、アドレス電極を一般に「Ｗ_t」とも表記
する。）が、走査電極Ｘ₁〜Ｘ_n及び共通電極Ｙが設けら
れている方向と垂直な方向に設けられている。また、走
査電極Ｘ₁〜Ｘ_nはＸドライバ２ｐに、共通電極ＹはＹド
ライバ３ｐに、アドレス電極Ｗ₁〜Ｗ_mはアドレスドライ
バ４ｐにそれぞれ接続されている。そして、Ｘドライバ
２ｐ、Ｙドライバ３ｐ、及びアドレスドライバ４ｐはい
ずれも制御回路５ｐに接続されており、制御回路５ｐか
ら出力される制御信号によって各々の動作が制御され
る。

【０００３】図２１，２２は、パネル部１００ｐを図２
０に示す矢印方向Ａ１，Ａ２からそれぞれ眺めたときの
断面図である。走査電極Ｘ_iは前面ガラス基板１ａ上に
設けられ、この走査電極Ｘ_iを覆うように誘電体層６が
形成されている。一方、アドレス電極Ｗ₁〜Ｗ_mは背面ガ
ラス基板１ｂ上に設けられており、背面ガラス基板１ｂ
には隔壁９が形成されている。また、隔壁９及びアドレ
ス電極Ｗ₁〜Ｗ_mが形成されている領域の周囲を取り囲む
ようにフリットガラス７が形成されており、このフリッ
トガラス７の上下端は、誘電体層６及び背面ガラス基板
１ｂにそれぞれ固着されている。そして、フリットガラ
ス７と誘電体層６と背面ガラス基板１ｂとによって囲ま
れる空間内部に放電可能な希ガスが導入される。なお、
図２１中に示した１２は、走査電極Ｘ_iとＸドライバ２
ｐとを接続するためのケーブル線であり、図２２中に示
した２２は、アドレス電極Ｗ_tとアドレスドライバ４ｐ
とを接続するためのケーブル線である。

【０００４】図２３は、走査電極Ｘ₁〜Ｘ_nとＸドライバ
２ｐとの接続を説明するための平面図であり、図２１，
２２に示す矢印方向Ａ３から前面ガラス基板１ａを眺め
たものに相当する。また、図２３においては、走査電極
Ｘ₁〜Ｘ_n、共通電極Ｙ、及びケーブル線１２にハッチン
グを施してこれらを明確にした。前面ガラス基板１ａ上
には複数のリード端子１３が形成されており、走査電極
Ｘ₁〜Ｘ_nは、各々対応するリード端子１３にそれぞれ接
続される。また、ＦＰＣ（Flexible Printed Circuit）
１１の有する各ケーブル線１２の一端も、対応するリー
ド端子１３にそれぞれ接続される。そして、各ケーブル
線１２の他端は、各々対応するＸドライバ２ｐの出力端
子１４にそれぞれ接続される。以上より、走査電極Ｘ₁
〜Ｘ_nとＸドライバ２ｐとは、リード端子１３、ケーブ
ル線１２、及び出力端子１４を介して相互に接続される
こととなる。

【０００５】

【発明が解決しようとする課題】しかし、このような従
来のＡＣ型プラズマディスプレイパネルにおいては次の
ような問題がある。即ち、既述した図２０〜図２３に示
した例に関して言えば、全てのリード端子１３が前面ガ
ラス基板１ａ上に並設されているため、例えばパネルの
小型化や高精細化のために走査電極Ｘ₁〜Ｘ_nの電極ピッ
チが短縮される場合には、隣接するリード端子１３同士
の間隔もそれに応じて狭くなる。このため、リード端子
１３とケーブル線１２とを正確に接続することが困難に
なり、接続不良を引き起こすという問題がある。

【０００６】この発明はかかる問題を解決するために成
されたものであり、走査電極の電極ピッチが短縮される
場合であっても、リード端子とケーブル線とを容易に接
続することができるプラズマディスプレイパネルを得る
ことを目的とする。

【０００７】

【課題を解決するための手段】この発明のうち請求項１
に係るプラズマディスプレイは、所定距離を隔てて対向
する第１及び第２基板と、第１基板の主面のうち第２基
板に対向する第１主面上に等間隔に並設された少なくと
も３つの走査電極と、第１主面の外周縁を含む所定領域
以外の第１主面上に形成された誘電体層と、誘電体層の
主面のうち第２基板に対向する第２主面上において、第
２主面の外周縁から所定距離だけ内側に設けられ、走査
電極を全て取り囲むように両端部がそれぞれ第２基板及
び第２主面上に固着されたフリットガラスと、所定領域
内の第１主面上に設けられた少なくとも２つの第１リー
ド端子と、フリットガラスの端部が第２主面に固着され
ている部分と第２主面の外周縁との間の第２主面上に設
けられた少なくとも１つの第２リード端子と、フリット
ガラスの端部が第２主面に固着されている部分と第２主
面の外周縁との間の第２主面から第１主面へと誘電体層
を貫通して形成され、その内部が導体で充填された選択
開口とを備え、少なくとも３つの走査電極の中から一の
走査電極を特定した場合において、一の走査電極に隣接
する２つの走査電極は、各々対応する第１リード端子に
それぞれ接続され、一の走査電極は導体を介して第２リ
ード端子に接続されるものである。

【０００８】また、この発明のうち請求項２に係るプラ
ズマディスプレイパネルは、請求項１記載のプラズマデ
ィスプレイパネルであって、第２リード端子及び選択開
口はそれぞれ少なくとも２つ設けられ、少なくとも３つ
の走査電極のうち、２つの走査電極に隣接し、かつ一の
走査電極とは異なる走査電極は、少なくとも２つの選択
開口のうち、一の走査電極が介する導体によって充填さ
れた選択開口とは異なる選択開口を充填する導体を介し
て、少なくとも２つの第２リード端子のうち、一の走査
電極が接続される第２リード端子とは異なる第２リード
端子に接続されるものである。

【０００９】また、この発明のうち請求項３に係るプラ
ズマディスプレイパネルは、請求項１記載のプラズマデ
ィスプレイパネルであって、少なくとも３つの走査電極
のうち隣接する走査電極同士の間隔は、所定領域内の第
１主面上において隣接する第１リード端子同士の間隔の
半分であることを特徴とするものである。

【００１０】また、この発明のうち請求項４に係るプラ
ズマディスプレイパネルは、所定距離を隔てて対向する
第１及び第２基板と、第１基板の主面のうち第２基板に
対向する第１主面上に等間隔に並設された少なくとも４
つの走査電極と、第１主面の外周縁を含む所定の第１領
域以外の第１主面上に形成された第１誘電体層と、第１
誘電体層の主面のうち第２基板に対向する第２主面上に
おいて、第２主面の外周縁を含む所定の第２領域以外に
設けられた第２誘電体層と、第２誘電体層の主面のうち
第２基板に対向する第３主面上において、第３主面の外
周縁から所定距離だけ内側に設けられ、走査電極を全て
取り囲むように両端部がそれぞれ第２基板及び第３主面
上に固着されたフリットガラスと、第１領域内の第１主
面上に設けられた少なくとも２つの第１リード端子と、
第２領域内の第２主面上に設けられた少なくとも１つの
第２リード端子と、フリットガラスの端部が第３主面に
固着されている部分と第３主面の外周縁との間の第３主
面上に設けられた少なくとも１つの第３リード端子と、
第２領域内の第２主面から第１主面へと第１誘電体層を
貫通して形成され、その内部が第１導体で充填された第
１選択開口と、フリットガラスの端部が第３主面に固着
されている部分と第３主面の外周縁との間の第３主面か
ら第１主面へと第２誘電体層を貫通して形成され、その
内部が第２導体で充填された第２選択開口とを備え、少
なくとも４つの走査電極の中から第１の走査電極を特定
した場合において、第１の走査電極にそれぞれ隣接する
第２及び第３の走査電極のうち、第２の走査電極は第１
リード端子に、第３の走査電極は第２導体を介して第３
リード端子にそれぞれ接続され、第１の走査電極は第１
導体を介して第２リード端子に接続され、少なくとも４
つの走査電極のうち、第３の走査電極に隣接し、かつ第
１の走査電極とは異なる第４の走査電極は、少なくとも
２つの第１リード端子のうち、第２の走査電極が接続さ
れる第１リード端子とは異なる第１リード端子に接続さ
れるものである。

【００１１】また、この発明のうち請求項５に係るプラ
ズマディスプレイパネルは、請求項４記載のプラズマデ
ィスプレイパネルであって、第２リード端子及び第１選
択開口はそれぞれ少なくとも２つ設けられ、少なくとも
４つの走査電極のうち、第４の走査電極に隣接し、かつ
第３の走査電極とは異なる第５の走査電極は、少なくと
も２つの第１選択開口のうち、第１の走査電極が介する
第１導体によって充填された第１選択開口とは異なる第
１選択開口を充填する第１導体を介して、少なくとも２
つの第２リード端子のうち、第１の走査電極が接続され
る第２リード端子とは異なる第２リード端子に接続され
るものである。

【００１２】また、この発明のうち請求項６に係るプラ
ズマディスプレイパネルは、請求項５記載のプラズマデ
ィスプレイパネルであって、第３リード端子及び第２選
択開口はそれぞれ少なくとも２つ設けられ、少なくとも
４つの走査電極のうち、第５の走査電極に隣接し、かつ
第４の走査電極とは異なる第６の走査電極は、少なくと
も２つの第２選択開口のうち、第３の走査電極が介する
第２導体によって充填された第２選択開口とは異なる第
２選択開口を充填する第２導体を介して、少なくとも２
つの第３リード端子のうち、第３の走査電極が接続され
る第３リード端子とは異なる第３リード端子に接続され
るものである。

【００１３】また、この発明のうち請求項７に係るプラ
ズマディスプレイパネルは、請求項４記載のプラズマデ
ィスプレイパネルであって、少なくとも４つの走査電極
のうち隣接する走査電極同士の間隔は、第１領域内の前
記第１主面上において隣接する第１リード端子同士の間
隔の３分の１であることを特徴とするものである。

【００１４】

【発明の実施の形態】実施の形態１．図１は、ＡＣ型プ
ラズマディスプレイパネルの全体構成を示す模式図であ
る。パネル部１００は、前面ガラス基板（第１基板）１
ａと、これに対向する背面ガラス基板（第２基板）１ｂ
とによって構成されている。前面ガラス基板１ａには、
等間隔かつ互いに平行する走査電極Ｘ₁〜Ｘ_2n及び共通
電極Ｙが、図１に示す第１方向に沿って設けられてい
る。共通電極Ｙは走査電極Ｘ₁〜Ｘ_2nのそれぞれに対応
してこれに接近して設けられており、走査電極Ｘ₁〜Ｘ
_2nとともに放電維持電極を構成する。また、共通電極Ｙ
の一端は共通に接続されている。一方、背面ガラス基板
１ｂには、等間隔かつ互いに平行するアドレス電極Ｗ₁
〜Ｗ_mが、第１方向に垂直な第２方向に沿って設けられ
ている。また、走査電極Ｘ₁〜Ｘ_2nはＸドライバ２に、
共通電極ＹはＹドライバ３に、アドレス電極Ｗ₁〜Ｗ_mは
アドレスドライバ４にそれぞれ接続される。そして、Ｘ
ドライバ２、Ｙドライバ３、及びアドレスドライバ４は
いずれも制御回路５に接続されており、制御回路５から
出力される制御信号によって各々の動作が制御される。

【００１５】図２，３は、本発明の実施の形態１に係る
プラズマディスプレイパネルの構造を示す断面図であ
る。これらの図はいずれも、図１に示す矢印方向Ａ１か
らパネル部１００を眺めたときの断面図に相当し、特に
図２は、走査電極Ｘ₁〜Ｘ_2nのうち奇数番号を付した走
査電極（本実施の形態１においては、以下、これを一般
に「Ｘ_2k-1」と表記する。）が形成されている部分の断
面構造を示し、図３は、偶数番号を付した走査電極（本
実施の形態１においては、以下、これを一般に「Ｘ_2k」
と表記する。）が形成されている部分の断面構造を示す
ものである。

【００１６】図２に示す走査電極Ｘ_2k-1、及び図３に示
す走査電極Ｘ_2kは、いずれも前面ガラス基板１ａ上に設
けられ、光透過性の高い誘電体層６が走査電極Ｘ_2k-1，
Ｘ_2kを覆うように形成されている。このとき誘電体層６
は前面ガラス基板１ａの全面に形成されるのではなく、
前面ガラス基板１ａの外周縁を含む所定領域を残置する
格好で前面ガラス基板１ａ上に形成される。一方、アド
レス電極Ｗ₁〜Ｗ_mは背面ガラス基板１ｂ上に設けられて
おり、背面ガラス基板１ｂには、上記第１方向に隣接す
る放電セル相互間の混色を防止したり、前面ガラス基板
１ａと背面ガラス基板１ｂとの間隙を一定に維持するた
めの隔壁９が形成されている。また、隔壁９及びアドレ
ス電極Ｗ₁〜Ｗ_mが形成されている領域の周囲を取り囲む
ようにフリットガラス７が形成されている。このとき、
誘電体層６はフリットガラス７が形成される領域の外側
にも形成されているため、フリットガラス７の上下端
は、誘電体層６及び背面ガラス基板１ｂにそれぞれ固着
されることとなる。そして、フリットガラス７と誘電体
層６と背面ガラス基板１ｂとによって囲まれる空間内部
に、放電可能な希ガス（例えばネオンとキセノンの混合
ガス等）が導入される。

【００１７】図４は、図２に示した断面構造のうち、走
査電極Ｘ_2k-1とケーブル線１２ａとの接続部分を拡大し
て示す断面図である。複数のリード端子（第１リード端
子）１３ａが前面ガラス基板１ａ上に設けられており、
走査電極Ｘ_2k-1及びケーブル線１２ａが、各々対応する
リード端子１３ａにそれぞれ接続される。

【００１８】また、図５は、図３に示した断面構造のう
ち、走査電極Ｘ_2kとケーブル線１２ｂとの接続部分を拡
大して示す断面図である。リード端子１３ｂ（第２リー
ド端子）が誘電体層６上に形成されており、また、誘電
体層６には、内部が導体で充填されたスルーホール（選
択開口）１５が選択的に設けられている。即ち、スルー
ホール１５は、内部に充填された導体と一体となって走
査電極Ｘ_2kの一部を成す。そして、走査電極Ｘ_2kは、こ
のスルーホール１５を介して誘電体層６上に引き出さ
れ、各々対応するリード端子１３ｂにそれぞれ接続され
る。また、リード端子１３ｂにはケーブル線１２ｂもそ
れぞれ接続される。

【００１９】図６は、図３のVI部分における断面構造を
示す断面図である。共通電極Ｙとそれぞれ対を成す走査
電極Ｘ₁〜Ｘ_2nのうち、走査電極Ｘ_2kがスルーホール１
５を介して誘電体層６上に引き出されていることが分か
る。

【００２０】図７は、走査電極Ｘ₁〜Ｘ_2nとケーブル線
１２ａ，１２ｂとの接続を説明するための平面図であ
り、図２，３に示す矢印方向Ａ４から前面ガラス基板１
ａを眺めたものに相当する。図７においては、走査電極
Ｘ₁〜Ｘ_2n、共通電極Ｙ、及びケーブル線１２ａ，１２
ｂにハッチングを施してこれらを明確にした。前面ガラ
ス基板１ａ上に複数形成された各リード端子１３ａに
は、各々対応する走査電極Ｘ_2k-1及びＦＰＣ１１ａの有
するケーブル線１２ａがそれぞれ接続される。一方、誘
電体層６上に複数形成された各リード端子１３ｂには、
各々対応する走査電極Ｘ_2k及びＦＰＣ１１ｂの有するケ
ーブル線１２ｂがそれぞれ接続される。そして、ケーブ
ル線１２ａ，１２ｂの他端は、図１に示したＸドライバ
２の出力端子（図７には示さない。）にそれぞれ接続さ
れる。ここで、ＦＰＣ１１ａ，１１ｂは自在に曲げるこ
とが可能であるため、例えば背面ガラス基板１ｂの裏側
にＸドライバ２を配置することもできる。

【００２１】このように本実施の形態１に係るプラズマ
ディスプレイパネルによれば、リード端子１３ａ，１３
ｂをそれぞれ前面ガラス基板１ａ上及び誘電体層６上に
形成することにより、リード端子を階層化する構成とし
た。従って、図７に示すごとく隣接する走査電極同士の
間隔をｄとした場合に、前面ガラス基板１ａ上において
隣接するリード端子１３ａ同士の間隔、及び誘電体層６
上において隣接するリード端子１３ｂ同士の間隔はいず
れも２ｄとなり、走査電極同士の間隔に対してリード端
子同士の間隔に余裕ができる。このため、図８に示すご
とく走査電極Ｘ₁〜Ｘ_2nの電極ピッチが短縮された場合
であっても、リード端子１３ａ，１３ｂとケーブル線１
２ａ，１２ｂとを、接続不良を起こすことなく接続する
ことが可能となる。具体的には、従来のプラズマディス
プレイにおいて許容される最小の電極ピッチの半分まで
電極ピッチを短縮した場合でも接続不良を起こすことは
ない。

【００２２】なお、以上の説明ではリード端子１３ｂを
誘電体層６上に形成する場合について述べたが、必ずし
も誘電体層６上にリード端子１３ｂを形成する必要はな
い。即ち、図９に示すように誘電体層６とは異なる誘電
体層１０を新たに設け、この誘電体層１０上にリード端
子１３ｂを形成してもよい。この方式によると、誘電体
層６を有しないＤＣ（直流）型プラズマディスプレイパ
ネルにおける走査電極が接続されるリード端子や、ＡＣ
又はＤＣ型プラズマディスプレイパネルのアドレス電極
が接続されるリード端子についても、リード端子の階層
化を図ることができる。

【００２３】実施の形態２．実施の形態１では、前面ガ
ラス基板１ａ上にリード端子１３ａを設け、誘電体層６
上にリード端子１３ｂを設けることにより、リード端子
１３ａと１３ｂとを２層に階層化する場合について述べ
たが、３層に階層化されたリード端子を得ることもでき
る。以下、実施の形態１との相違点を中心に説明する。
なお、図１では前面ガラス基板１ａ上に形成された走査
電極にＸ₁〜Ｘ_2nの番号を付したが、本実施の形態２で
は、図１における走査電極にＸ₁〜Ｘ_3nの番号が付され
たものと想定してこれを引用する。

【００２４】図１０〜図１２は、本発明の実施の形態２
に係るプラズマディスプレイパネルの構造をそれぞれ示
す断面図である。これらの図はいずれも、図１に示す矢
印方向Ａ１からパネル部１００を眺めたときの断面図に
相当し、特に図１０は、走査電極Ｘ₁〜Ｘ_3nのうち「３
の倍数−２」の番号を付した走査電極（本実施の形態２
においては、以下、これを一般に「Ｘ_3s-2」と表記す
る。）が形成されている部分の断面構造を示し、図１１
は、同様に「３の倍数−１」の番号を付した走査電極
（以下、「Ｘ_3s-1」と表記する。）が形成されている部
分の断面構造を示し、図１２は、同様に「３の倍数」の
番号を付した走査電極（以下、「Ｘ_3s」と表記する。）
が形成されている部分の断面構造を示すものである。

【００２５】走査電極Ｘ₁〜Ｘ_3nは前面ガラス基板１ａ
上にそれぞれ設けられ、走査電極Ｘ₁〜Ｘ_3nを覆うよう
に誘電体層１６（第１誘電体層）及び誘電体層１７（第
２誘電体層）が形成されている。このとき、誘電体層１
６は前面ガラス基板１ａの外周縁を含む領域（第２領
域）を残置する格好で前面ガラス基板１ａ上に形成さ
れ、誘電体層１７は、誘電体層１６の外周縁を含む領域
（第３領域）を残置する格好で誘電体層１６上に形成さ
れる。また、隔壁９及びアドレス電極Ｗ₁〜Ｗ_mが形成さ
れている領域の周囲を取り囲むようにフリットガラス１
８が形成されている。このとき、誘電体層１６，１７は
フリットガラス１８が形成される領域の外側にも形成さ
れるため、フリットガラス１８の上下端は、誘電体層１
７及び背面ガラス基板１ｂにそれぞれ固着されることと
なる。

【００２６】図１３は、図１０に示した断面構造のう
ち、走査電極Ｘ_3s-2とケーブル線１２ｃとの接続部分を
拡大して示す断面図である。リード端子１３ｃ（第１リ
ード端子）が前面ガラス基板１ａ上に設けられており、
各々対応する走査電極Ｘ_3s-2及びケーブル線１２ｃがリ
ード端子１３ｃに接続される。

【００２７】また、図１４は、図１１に示した断面構造
のうち、走査電極Ｘ_3s-1とケーブル線１２ｄとの接続部
分を拡大して示す断面図である。リード端子１３ｄ（第
２リード端子）が誘電体層１６上に設けられており、誘
電体層１６には内部が導体で充填されたスルーホール
（第１選択開口）１９が選択的に形成されている。即
ち、スルーホール１９は、内部に充填された導体と一体
となって走査電極Ｘ_3s-1の一部を成す。そして、走査電
極Ｘ_3s-1は、このスルーホール１９を介して誘電体層１
６上に引き出され、リード端子１３ｄに接続される。ま
た、リード端子１３ｄにはケーブル線１２ｄも接続され
る。

【００２８】さらに、図１５は、図１２に示した断面構
造のうち、走査電極Ｘ_3sとケーブル線１２ｅとの接続部
分を拡大して示す断面図である。リード端子１３ｅ（第
３リード端子）が誘電体層１７上に設けられており、誘
電体層１７，１６には内部が導体で充填されたスルーホ
ール（第２選択開口）２０が選択的に形成されている。
即ち、スルーホール２０は、内部に充填された導体と一
体となって走査電極Ｘ_3sの一部を成す。そして、走査電
極Ｘ_3sは、このスルーホール２０を介して誘電体層１７
上に引き出され、リード端子１３ｅに接続される。ま
た、リード端子１３ｅにはケーブル線１２ｅも接続され
る。

【００２９】図１６は、図１１のXVI部分における断面
構造を示す断面図である。走査電極Ｘ₁〜Ｘ_3nのうち、
走査電極Ｘ_3s-1がスルーホール１９を介して誘電体層１
６上に引き出されていることが分かる。また、図１７
は、図１２のXVII部分における断面構造を示す断面図で
ある。走査電極Ｘ₁〜Ｘ_3nのうち、走査電極Ｘ_3sがスル
ーホール２０を介して誘電体層１７上に引き出されてい
ることが分かる。

【００３０】図１８は、走査電極Ｘ₁〜Ｘ_3nとケーブル
線１２ｃ〜１２ｅとの接続を表す平面図であり、図１０
〜図１２に示した矢印方向Ａ５から前面ガラス基板１ａ
を眺めたものに相当する。図１８においては、走査電極
Ｘ₁〜Ｘ_3n、共通電極Ｙ、及びケーブル線１２ｃ〜１２
ｅにハッチングを施してこれらを明確にした。走査電極
Ｘ_3s-2はＦＰＣ１１ｃの有するケーブル線１２ｃに、走
査電極Ｘ_3s-1はＦＰＣ１１ｄの有するケーブル線１２ｄ
に、走査電極Ｘ_3sはＦＰＣ１１ｅの有するケーブル線１
２ｅにそれぞれ接続される。また、図１９に示すよう
に、ＦＰＣ１１ｃ〜１１ｅを集約して単一のＦＰＣと
し、これをＸドライバ２の出力端子に接続することもで
きる。

【００３１】このように本実施の形態２に係るプラズマ
ディスプレイパネルによれば、リード端子１３ｃ，１３
ｄ，１３ｅを、それぞれ前面ガラス基板１ａ上、誘電体
層１６上、誘電体層１７上に設けることにより、リード
端子を３層に階層化する構成とした。従って、図１８に
示すごとく隣接する走査電極同士の間隔をｄとした場合
に、前面ガラス基板１ａ上において隣接するリード端子
１３ｃ同士の間隔、誘電体層１６上において隣接するリ
ード端子１３ｄ同士の間隔、及び誘電体層１７上におい
て隣接するリード端子１３ｅ同士の間隔はいずれも３ｄ
となり、走査電極同士の間隔に対してリード端子同士の
間隔にさらに余裕ができる。これにより、走査電極Ｘ₁
〜Ｘ_3nの電極ピッチがさらに短縮された場合であって
も、リード端子１３ｃ〜１３ｅとケーブル線１２ｃ〜１
２ｅとを接続不良を起こすことなく容易に接続すること
ができる。具体的には、従来のプラズマディスプレイに
おいて許容される最小の電極ピッチの３分の１まで電極
ピッチを短縮した場合でも接続不良を起こすことはな
い。

【００３２】また、以上の説明では２層の誘電体層１
６，１７を以てリード端子１３ｃ〜１３ｅを３層に階層
化する場合について述べたが、３層以上の誘電体層を以
て階層化することもできる。例えば、前面ガラス基板１
ａ上に３層の誘電体層を積層し、前面ガラス基板１ａ及
び各誘電体層のそれぞれにリード端子を形成した場合
は、４層に階層化されたリード端子を得ることができ
る。

【００３３】なお、特開平５−１２１００４号公報、特
開平８−１２４４８７号公報、特開平４−７９１２７号
公報には、スルーホールを備えるプラズマディスプレイ
パネルがそれぞれ記載されているが、いずれのスルーホ
ールもリード端子の階層化を図ることを目的として走査
電極を引き出すために形成されたものではなく、本願の
発明とは明らかに目的を異にする。

【００３４】

【発明の効果】この発明のうち請求項１に係るものによ
れば、一の走査電極に隣接する２つの走査電極が第１主
面上に設けられた第１リード端子にそれぞれ接続される
のに対して、その間に挟まれる一の走査電極は誘電体層
上に設けられた第２リード端子に接続される。従って、
第１基板上に併設された走査電極同士の間隔に対して第
１リード端子同士の間隔に余裕ができ、走査電極の電極
ピッチが短縮される場合であっても、第１リード端子と
外部電気回路とを容易に接続することができる。

【００３５】また、この発明のうち請求項２に係るもの
によれば、第１主面上に形成された第１リード端子同士
の間隔のみならず、第２主面上に形成された第２リード
端子同士の間隔にも余裕を持たせることができる。

【００３６】また、この発明のうち請求項３に係るもの
によれば、隣接する走査電極同士の間隔を、隣接する第
１リード端子同士の間隔の半分とすることで、プラズマ
ディスプレイパネルの高精細化を図ることができる。し
かも、第１リード端子同士の間隔に余裕があるため、走
査電極同士の間隔を狭めることに起因して外部電気回路
と第１リード端子との間で接続不良が起こることもな
い。

【００３７】また、この発明のうち請求項４に係るもの
によれば、第１基板上でこの順に並ぶ第２の走査電極、
第１の走査電極、第３の走査電極、第４の走査電極がそ
れぞれ、第１基板上に形成された第１リード端子、第１
誘電体層上に形成された第２リード端子、第２誘電体層
上に形成された第３リード端子、第１基板上に形成され
た第１リード端子に接続される。従って、請求項１に記
載されたプラズマディスプレイパネルと比較すると、第
１基板上に並設された走査電極同士の間隔に対して第１
リード端子同士の間隔にさらに余裕ができる。

【００３８】また、この発明のうち請求項５に係るもの
によれば、第１主面上に形成された第１リード端子同士
の間隔のみならず、第２主面上に形成された第２リード
端子同士の間隔にも余裕を持たせることができる。

【００３９】また、この発明のうち請求項６に係るもの
によれば、第１主面上に形成された第１リード端子同士
の間隔、及び第２主面上に形成された第２リード端子同
士の間隔のみならず、第３主面上に形成された第３リー
ド端子同士の間隔にも余裕を持たせることができる。

【００４０】また、この発明のうち請求項７に係るもの
によれば、隣接する走査電極同士の間隔を、隣接する第
１リード端子同士の間隔の３分の１とすることで、プラ
ズマディスプレイパネルの高精細化を図ることができ
る。しかも、第１リード端子同士の間隔に余裕があるた
め、走査電極同士の間隔を狭めることに起因して外部電
気回路と第１リード端子との間で接続不良が起こること
もない。

【図面の簡単な説明】

【図１】ＡＣ型プラズマディスプレイパネルの全体構
成を示す模式図である。

【図２】本発明の実施の形態１に係るプラズマディス
プレイパネルの構造を示す断面図である。

【図３】本発明の実施の形態１に係るプラズマディス
プレイパネルの構造を示す断面図である。

【図４】走査電極Ｘ_2k-1とケーブル線１２ａとの接続
部分を拡大して示す断面図である。

【図５】走査電極Ｘ_2kとケーブル線１２ｂとの接続部
分を拡大して示す断面図である。

【図６】図３のVI部分における断面構造を示す断面図
である。

【図７】走査電極Ｘ₁〜Ｘ_2nとケーブル線１２ａ，１
２ｂとの接続を説明するための平面図である。

【図８】走査電極Ｘ₁〜Ｘ_2nの電極ピッチが短縮され
たプラズマディスプレイパネルの構造を示す平面図であ
る。

【図９】リード端子部の他の構成を示す断面図であ
る。

【図１０】本発明の実施の形態２に係るプラズマディ
スプレイパネルの構造を示す断面図である。

【図１１】本発明の実施の形態２に係るプラズマディ
スプレイパネルの構造を示す断面図である。

【図１２】本発明の実施の形態２に係るプラズマディ
スプレイパネルの構造を示す断面図である。

【図１３】走査電極Ｘ_3s-2とケーブル線１２ｃとの接
続部分を拡大して示す断面図である。

【図１４】走査電極Ｘ_3s-1とケーブル線１２ｄとの接
続部分を拡大して示す断面図である。

【図１５】走査電極Ｘ_3sとケーブル線１２ｅとの接続
部分を拡大して示す断面図である。

【図１６】図１１のXVI部分における断面構造を示す
断面図である。

【図１７】図１２のXVII部分における断面構造を示す
断面図である。

【図１８】走査電極Ｘ₁〜Ｘ_3nとケーブル線１２ｃ〜
１２ｅとの接続を表す平面図である。

【図１９】ＦＰＣの構造を例示する斜視図である。

【図２０】従来のＡＣ型プラズマディスプレイパネル
の全体構成を示す模式図である。

【図２１】パネル部１００ｐをＡ１方向から眺めたと
きの断面図である。

【図２２】パネル部１００ｐをＡ２方向から眺めたと
きの断面図である。

【図２３】走査電極Ｘ_iとＸドライバ２ｐとの接続を
説明するための平面図である。

【符号の説明】

１ａ前面ガラス基板、１ｂ背面ガラス基板、６，１
０，１６，１７誘電体層、７，１８フリットガラ
ス、９隔壁、１２ａ〜１２ｅケーブル線、１３ａ〜
１３ｅリード端子、１５，１９，２０スルーホー
ル。

Claims

【特許請求の範囲】

【請求項１】所定距離を隔てて対向する第１及び第２
基板と、前記第１基板の主面のうち前記第２基板に対向する第１
主面上に等間隔に並設された少なくとも３つの走査電極
と、前記第１主面の外周縁を含む所定領域以外の前記第１主
面上に形成された誘電体層と、前記誘電体層の主面のうち前記第２基板に対向する第２
主面上において、前記第２主面の外周縁から所定距離だ
け内側に設けられ、前記走査電極を全て取り囲むように
両端部がそれぞれ前記第２基板及び前記第２主面上に固
着されたフリットガラスと、前記所定領域内の前記第１主面上に設けられた少なくと
も２つの第１リード端子と、前記フリットガラスの前記端部が前記第２主面に固着さ
れている部分と前記第２主面の前記外周縁との間の前記
第２主面上に設けられた少なくとも１つの第２リード端
子と、前記フリットガラスの前記端部が前記第２主面に固着さ
れている部分と前記第２主面の前記外周縁との間の前記
第２主面から前記第１主面へと前記誘電体層を貫通して
形成され、その内部が導体で充填された選択開口とを備
え、前記少なくとも３つの走査電極の中から一の走査電極を
特定した場合において、前記一の走査電極に隣接する２
つの走査電極は、各々対応する前記第１リード端子にそ
れぞれ接続され、前記一の走査電極は前記導体を介して
前記第２リード端子に接続されるプラズマディスプレイ
パネル。
【請求項２】前記第２リード端子及び前記選択開口は
それぞれ少なくとも２つ設けられ、前記少なくとも３つの走査電極のうち、前記２つの走査
電極に隣接し、かつ前記一の走査電極とは異なる走査電
極は、前記少なくとも２つの選択開口のうち、前記一の
走査電極が介する前記導体によって充填された前記選択
開口とは異なる選択開口を充填する導体を介して、前記
少なくとも２つの第２リード端子のうち、前記一の走査
電極が接続される前記第２リード端子とは異なる第２リ
ード端子に接続される、請求項１記載のプラズマディス
プレイパネル。
【請求項３】前記少なくとも３つの走査電極のうち隣
接する走査電極同士の間隔は、前記所定領域内の前記第
１主面上において隣接する前記第１リード端子同士の間
隔の半分であることを特徴とする、請求項１記載のプラ
ズマディスプレイパネル。
【請求項４】所定距離を隔てて対向する第１及び第２
基板と、前記第１基板の主面のうち前記第２基板に対向する第１
主面上に等間隔に並設された少なくとも４つの走査電極
と、前記第１主面の外周縁を含む所定の第１領域以外の前記
第１主面上に形成された第１誘電体層と、前記第１誘電体層の主面のうち前記第２基板に対向する
第２主面上において、前記第２主面の外周縁を含む所定
の第２領域以外に設けられた第２誘電体層と、前記第２誘電体層の主面のうち前記第２基板に対向する
第３主面上において、前記第３主面の外周縁から所定距
離だけ内側に設けられ、前記走査電極を全て取り囲むよ
うに両端部がそれぞれ前記第２基板及び前記第３主面上
に固着されたフリットガラスと、前記第１領域内の前記第１主面上に設けられた少なくと
も２つの第１リード端子と、前記第２領域内の前記第２主面上に設けられた少なくと
も１つの第２リード端子と、前記フリットガラスの前記端部が前記第３主面に固着さ
れている部分と前記第３主面の前記外周縁との間の前記
第３主面上に設けられた少なくとも１つの第３リード端
子と、前記第２領域内の前記第２主面から前記第１主面へと前
記第１誘電体層を貫通して形成され、その内部が第１導
体で充填された第１選択開口と、前記フリットガラスの前記端部が前記第３主面に固着さ
れている部分と前記第３主面の前記外周縁との間の前記
第３主面から前記第１主面へと前記第２誘電体層を貫通
して形成され、その内部が第２導体で充填された第２選
択開口とを備え、前記少なくとも４つの走査電極の中から第１の走査電極
を特定した場合において、前記第１の走査電極にそれぞ
れ隣接する第２及び第３の走査電極のうち、第２の走査
電極は前記第１リード端子に、第３の走査電極は前記第
２導体を介して前記第３リード端子にそれぞれ接続さ
れ、前記第１の走査電極は前記第１導体を介して前記第２リ
ード端子に接続され、前記少なくとも４つの走査電極のうち、前記第３の走査
電極に隣接し、かつ前記第１の走査電極とは異なる第４
の走査電極は、前記少なくとも２つの第１リード端子の
うち、前記第２の走査電極が接続される前記第１リード
端子とは異なる第１リード端子に接続されるプラズマデ
ィスプレイパネル。
【請求項５】前記第２リード端子及び前記第１選択開
口はそれぞれ少なくとも２つ設けられ、前記少なくとも４つの走査電極のうち、前記第４の走査
電極に隣接し、かつ前記第３の走査電極とは異なる第５
の走査電極は、前記少なくとも２つの第１選択開口のう
ち、前記第１の走査電極が介する前記第１導体によって
充填された前記第１選択開口とは異なる第１選択開口を
充填する第１導体を介して、前記少なくとも２つの第２
リード端子のうち、前記第１の走査電極が接続される前
記第２リード端子とは異なる第２リード端子に接続され
る、請求項４記載のプラズマディスプレイパネル。
【請求項６】前記第３リード端子及び前記第２選択開
口はそれぞれ少なくとも２つ設けられ、前記少なくとも４つの走査電極のうち、前記第５の走査
電極に隣接し、かつ前記第４の走査電極とは異なる第６
の走査電極は、前記少なくとも２つの第２選択開口のう
ち、前記第３の走査電極が介する前記第２導体によって
充填された前記第２選択開口とは異なる第２選択開口を
充填する第２導体を介して、前記少なくとも２つの第３
リード端子のうち、前記第３の走査電極が接続される前
記第３リード端子とは異なる第３リード端子に接続され
る、請求項５記載のプラズマディスプレイパネル。
【請求項７】前記少なくとも４つの走査電極のうち、
隣接する走査電極同士の間隔は、前記第１領域内の前記
第１主面上において隣接する前記第１リード端子同士の
間隔の３分の１であることを特徴とする、請求項４記載
のプラズマディスプレイパネル。