JPH1115868A - 論理回路の信号遅延時間解析方法 - Google Patents
論理回路の信号遅延時間解析方法Info
- Publication number
- JPH1115868A JPH1115868A JP9169925A JP16992597A JPH1115868A JP H1115868 A JPH1115868 A JP H1115868A JP 9169925 A JP9169925 A JP 9169925A JP 16992597 A JP16992597 A JP 16992597A JP H1115868 A JPH1115868 A JP H1115868A
- Authority
- JP
- Japan
- Prior art keywords
- analysis
- time
- logic circuit
- delay time
- library
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】信号遅延時間を解析する前に、精度と解析時間
との関係を把握する。 【解決手段】解析手段検索手段１００は、要求解析精度
データ１１０を入力として、解析手段の精度を示した精
度ライブラリ１２０を参照し、要求精度を満たす解析手
段を検索して、結果を解析手段データ１１１として出力
する。遅延解析時間算出手段１０１は、解析手段データ
１１１と回路接続・レイアウトデータ１１２とを入力と
して、回路情報と解析時間との関係を示した解析時間ラ
イブラリ１２１を参照し、解析手段毎に解析時間の予測
値を算出して、結果を予測解析時間データ１１３として
出力する。予測解析時間表示手段１０２は、得られた予
測解析時間データ１１３を表示装置に表示する。
との関係を把握する。 【解決手段】解析手段検索手段１００は、要求解析精度
データ１１０を入力として、解析手段の精度を示した精
度ライブラリ１２０を参照し、要求精度を満たす解析手
段を検索して、結果を解析手段データ１１１として出力
する。遅延解析時間算出手段１０１は、解析手段データ
１１１と回路接続・レイアウトデータ１１２とを入力と
して、回路情報と解析時間との関係を示した解析時間ラ
イブラリ１２１を参照し、解析手段毎に解析時間の予測
値を算出して、結果を予測解析時間データ１１３として
出力する。予測解析時間表示手段１０２は、得られた予
測解析時間データ１１３を表示装置に表示する。
Description
【０００１】
【発明の属する技術分野】本発明は、論理回路設計過程
において信号遅延時間を解析する方法に係り、特に、信
号遅延時間を解析する前に、信号遅延時間解析方法の精
度と解析時間との関係を把握するのに好適な信号遅延時
間解析方法に関する。
において信号遅延時間を解析する方法に係り、特に、信
号遅延時間を解析する前に、信号遅延時間解析方法の精
度と解析時間との関係を把握するのに好適な信号遅延時
間解析方法に関する。
【０００２】
【従来の技術】同期式の論理回路では、全てのフリップ
フロップ間のパスの信号遅延時間が、設計基準制限値以
内に収まることが要求される。そのために、製造前に論
理回路の設計データを元にして、全てのパスの信号遅延
時間を解析し、設計基準値と比較する遅延検証が行われ
ている。また、近年の論理回路の高速化により、論理設
計，レイアウト設計工程においても、パスの遅延時間を
解析し、その遅延時間を設計基準値に収めるように、論
理、レイアウトを最適化することが行われる。以上のこ
とから、大規模、高速な論理回路の設計において、信号
遅延時間の解析は、高精度かつ短時間に行うことが要求
されている。
フロップ間のパスの信号遅延時間が、設計基準制限値以
内に収まることが要求される。そのために、製造前に論
理回路の設計データを元にして、全てのパスの信号遅延
時間を解析し、設計基準値と比較する遅延検証が行われ
ている。また、近年の論理回路の高速化により、論理設
計，レイアウト設計工程においても、パスの遅延時間を
解析し、その遅延時間を設計基準値に収めるように、論
理、レイアウトを最適化することが行われる。以上のこ
とから、大規模、高速な論理回路の設計において、信号
遅延時間の解析は、高精度かつ短時間に行うことが要求
されている。
【０００３】信号遅延時間を解析する方法は以下の２種
類に大きく分類されるが、精度と解析時間の面でそれぞ
れ得失をもっている。
類に大きく分類されるが、精度と解析時間の面でそれぞ
れ得失をもっている。
【０００４】（１）回路シミュレーション：回路シミュ
レーションは、論理セルに含まれるトランジスタ素子
や、抵抗素子，容量素子の関係を連立微分方程式で記述
し、これを数値的に積分して解くものである。一般に、
回路シミュレーションは高精度の解析が可能であるが、
解析に要する時間が多大である。また、解析時間を短縮
する目的で開発された方法（例えば「ＩＥＥＥコンピュ
ータ・エイデド・デザイン論文集（１９９４年）の１４
９８頁から１５１２頁」）は数多くあるが、これらはト
ランジスタ素子を抵抗素子に近似することにより計算量
を削減する方法であることから、一般に回路シミュレー
ションに比べて精度が劣化する。
レーションは、論理セルに含まれるトランジスタ素子
や、抵抗素子，容量素子の関係を連立微分方程式で記述
し、これを数値的に積分して解くものである。一般に、
回路シミュレーションは高精度の解析が可能であるが、
解析に要する時間が多大である。また、解析時間を短縮
する目的で開発された方法（例えば「ＩＥＥＥコンピュ
ータ・エイデド・デザイン論文集（１９９４年）の１４
９８頁から１５１２頁」）は数多くあるが、これらはト
ランジスタ素子を抵抗素子に近似することにより計算量
を削減する方法であることから、一般に回路シミュレー
ションに比べて精度が劣化する。
【０００５】（２）静的遅延解析：静的遅延解析は、連
立微分方程式を解くのではなく、論理ゲートの遅延時間
の解析に必要な情報を収めたライブラリを活用すること
で、遅延時間を簡易的に計算する方法である。例えば、
「第３１回デザインオートメーション・コンファレンス
（１９９４年）予稿集３２７頁から３３２頁」では、論
理ゲートおよび配線の１段分の遅延時間Ｔを次の式で求
めるとしている。
立微分方程式を解くのではなく、論理ゲートの遅延時間
の解析に必要な情報を収めたライブラリを活用すること
で、遅延時間を簡易的に計算する方法である。例えば、
「第３１回デザインオートメーション・コンファレンス
（１９９４年）予稿集３２７頁から３３２頁」では、論
理ゲートおよび配線の１段分の遅延時間Ｔを次の式で求
めるとしている。
【０００６】Ｔ＝Ｔint ＋Ｔload＋Ｔwire＋Ｔprev ここに、Ｔint は負荷によらない論理ゲートの遅延時
間、Ｔloadは負荷による論理ゲートの遅延時間、Ｔwire
は配線の遅延時間、Ｔprevは前段の波形なまりによる遅
延時間を示している。
間、Ｔloadは負荷による論理ゲートの遅延時間、Ｔwire
は配線の遅延時間、Ｔprevは前段の波形なまりによる遅
延時間を示している。
【０００７】Ｔint は、論理ゲート毎に予め求められた
定数である。Ｔloadは、論理ゲートの負荷となる配線や
次段の論理ゲートを等価的な１つの容量で近似し、その
容量の関数として求められる。Ｔprevは、前段の論理ゲ
ートと負荷の状態により決められる信号波形の立ち上り
および立ち下り時間等の関数として求められる。それら
の関数は、論理ゲート毎に予め定められており、Ｔint
とともに静的遅延解析ライブラリに保存されている。Ｔ
wireは、配線の抵抗と容量から求められる。
定数である。Ｔloadは、論理ゲートの負荷となる配線や
次段の論理ゲートを等価的な１つの容量で近似し、その
容量の関数として求められる。Ｔprevは、前段の論理ゲ
ートと負荷の状態により決められる信号波形の立ち上り
および立ち下り時間等の関数として求められる。それら
の関数は、論理ゲート毎に予め定められており、Ｔint
とともに静的遅延解析ライブラリに保存されている。Ｔ
wireは、配線の抵抗と容量から求められる。
【０００８】このように、静的遅延解析では、必要な定
数や関数を予めライブラリとして作成しておき、それを
活用するので、連立微分方程式を数値計算で解いている
回路シミュレーションに比べて解析時間が極めて短い。
しかし、配線抵抗や波形ひずみの影響を表現することが
困難であることから、回路シミュレーションに比べて精
度が劣化する。
数や関数を予めライブラリとして作成しておき、それを
活用するので、連立微分方程式を数値計算で解いている
回路シミュレーションに比べて解析時間が極めて短い。
しかし、配線抵抗や波形ひずみの影響を表現することが
困難であることから、回路シミュレーションに比べて精
度が劣化する。
【０００９】
【発明が解決しようとする課題】以上述べたように、ま
すます大規模化，高性能化する論理回路を短期間で設計
するという目的から、信号遅延時間の解析を高精度かつ
短時間に行うことが要求されている。一方、信号遅延時
間を解析する方法は、精度と解析時間の面でそれぞれ得
失をもっている。そのため、信号遅延時間を解析する前
に、信号遅延時間解析方法の精度と解析時間とのトレー
ドオフを把握できることが重要になってきた。
すます大規模化，高性能化する論理回路を短期間で設計
するという目的から、信号遅延時間の解析を高精度かつ
短時間に行うことが要求されている。一方、信号遅延時
間を解析する方法は、精度と解析時間の面でそれぞれ得
失をもっている。そのため、信号遅延時間を解析する前
に、信号遅延時間解析方法の精度と解析時間とのトレー
ドオフを把握できることが重要になってきた。
【００１０】しかしながら、従来技術では、信号遅延時
間を解析する前に、信号遅延時間解析方法の精度と解析
時間とのトレードオフを把握できなかった。
間を解析する前に、信号遅延時間解析方法の精度と解析
時間とのトレードオフを把握できなかった。
【００１１】本発明は、信号遅延時間を解析する前に、
精度と解析時間とのトレードオフを把握できる信号遅延
時間解析方法を提供することを目的とする。
精度と解析時間とのトレードオフを把握できる信号遅延
時間解析方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明者は、論理回路の
信号遅延時間解析方法について鋭意研究を重ねた結果、
（ｉ）遅延解析を行う前に、以前に行った解析の結果を
もとに解析時間の予測値を算出して表示する機構と、
（ii）解析終了時に、得られた解析の結果を用いて以前
に行った解析の結果を自動更新する機構とを新たに備
え、（ｉ）を行うにあたり、論理回路中の素子間の節点
数と、ゲート等の非線形素子数とを用いて解析時間の予
測値を算出すれば、信号遅延時間解析方法の精度と解析
時間とのトレードオフを把握しうることを見い出し、こ
の知見に基づいて本発明をなすに至った。
信号遅延時間解析方法について鋭意研究を重ねた結果、
（ｉ）遅延解析を行う前に、以前に行った解析の結果を
もとに解析時間の予測値を算出して表示する機構と、
（ii）解析終了時に、得られた解析の結果を用いて以前
に行った解析の結果を自動更新する機構とを新たに備
え、（ｉ）を行うにあたり、論理回路中の素子間の節点
数と、ゲート等の非線形素子数とを用いて解析時間の予
測値を算出すれば、信号遅延時間解析方法の精度と解析
時間とのトレードオフを把握しうることを見い出し、こ
の知見に基づいて本発明をなすに至った。
【００１３】本発明の信号遅延時間解析方法のうち、
（ｉ）の具体的な構成は、精度ライブラリすなわち遅延
時間解析手段の精度を示すライブラリと、解析時間ライ
ブラリすなわち論理回路の接続およびレイアウト情報
（以下「回路情報」と略す）と遅延解析に要する時間と
の関係を示したライブラリとを備え、（ａ）解析手段検
索手段：必要とする解析精度を入力として、上記精度ラ
イブラリを参照し、要求精度を満たす解析手段を検索す
る手段と、（ｂ）遅延解析時間算出手段：上記解析手段
と回路情報とを入力として、上記解析時間ライブラリを
参照し、解析時間の予測値を算出する手段と、（ｃ）予
測遅延時間表示手段：上記解析時間の予測値を表示装置
に表示する手段からなることを特徴とする。
（ｉ）の具体的な構成は、精度ライブラリすなわち遅延
時間解析手段の精度を示すライブラリと、解析時間ライ
ブラリすなわち論理回路の接続およびレイアウト情報
（以下「回路情報」と略す）と遅延解析に要する時間と
の関係を示したライブラリとを備え、（ａ）解析手段検
索手段：必要とする解析精度を入力として、上記精度ラ
イブラリを参照し、要求精度を満たす解析手段を検索す
る手段と、（ｂ）遅延解析時間算出手段：上記解析手段
と回路情報とを入力として、上記解析時間ライブラリを
参照し、解析時間の予測値を算出する手段と、（ｃ）予
測遅延時間表示手段：上記解析時間の予測値を表示装置
に表示する手段からなることを特徴とする。
【００１４】また、（ii）の具体的な構成は、（ｄ）実
解析時間抽出手段：遅延解析の結果を入力として、所要
解析時間を算出する手段と、（ｅ）解析時間ライブラリ
更新手段：上記回路情報と解析手段と上記所要解析時間
とを入力として、上記解析時間ライブラリを更新する手
段からなることを特徴とする。
解析時間抽出手段：遅延解析の結果を入力として、所要
解析時間を算出する手段と、（ｅ）解析時間ライブラリ
更新手段：上記回路情報と解析手段と上記所要解析時間
とを入力として、上記解析時間ライブラリを更新する手
段からなることを特徴とする。
【００１５】
【発明の実施の形態】図１は、本発明の信号遅延時間解
析方法のうち、上記（ｉ）の構成を示す図である。
析方法のうち、上記（ｉ）の構成を示す図である。
【００１６】解析手段検索手段１００は、要求解析精度
データ１１０を入力として、精度ライブラリ１２０を参
照し、要求精度を満たす解析手段を検索して、結果を解
析手段データ１１１として出力する。遅延解析時間算出
手段１０１は、解析手段データ１１１と回路接続・レイ
アウトデータ１１２とを入力として、解析時間ライブラ
リ１２１を参照し、解析手段毎に解析時間の予測値を算
出して、結果を予測解析時間データ１１３として出力す
る。予測解析時間表示手段１０２は、得られた予測解析
時間データ１１３を表示装置に表示する。
データ１１０を入力として、精度ライブラリ１２０を参
照し、要求精度を満たす解析手段を検索して、結果を解
析手段データ１１１として出力する。遅延解析時間算出
手段１０１は、解析手段データ１１１と回路接続・レイ
アウトデータ１１２とを入力として、解析時間ライブラ
リ１２１を参照し、解析手段毎に解析時間の予測値を算
出して、結果を予測解析時間データ１１３として出力す
る。予測解析時間表示手段１０２は、得られた予測解析
時間データ１１３を表示装置に表示する。
【００１７】図２は、本発明の信号遅延時間解析方法の
うち、上記（ii）の構成を示す図である。
うち、上記（ii）の構成を示す図である。
【００１８】実解析時間抽出手段２００は、遅延解析結
果データ２１０を入力として、解析に要した実際の時間
を算出して、結果を実解析時間データ２１１として出力
する。解析時間ライブラリ更新手段２１１は、解析手段
データ１１１と、回路接続・レイアウトデータ１１２
と、上記実解析時間データ２１１とを入力として、解析
時間ライブラリ１２１を更新する。
果データ２１０を入力として、解析に要した実際の時間
を算出して、結果を実解析時間データ２１１として出力
する。解析時間ライブラリ更新手段２１１は、解析手段
データ１１１と、回路接続・レイアウトデータ１１２
と、上記実解析時間データ２１１とを入力として、解析
時間ライブラリ１２１を更新する。
【００１９】次に、解析手段検索手段１００から、予測
解析時間表示手段１０２までの各手段で行う処理につい
て具体的に説明する前に、まず精度ライブラリ１２０
と、解析時間ライブラリ１２１とについて具体的に説明
する。
解析時間表示手段１０２までの各手段で行う処理につい
て具体的に説明する前に、まず精度ライブラリ１２０
と、解析時間ライブラリ１２１とについて具体的に説明
する。
【００２０】図３は、精度ライブラリ１２０のデータ構
造の一例を示す図である。
造の一例を示す図である。
【００２１】３００は、解析手段の精度を示す表であ
る。３０１は、解析手段を示す列である。３０２は、精
度を示す列であり、図の例では相対誤差が収められてい
る。
る。３０１は、解析手段を示す列である。３０２は、精
度を示す列であり、図の例では相対誤差が収められてい
る。
【００２２】図４は、解析時間ライブラリ１２１のデー
タ構造の一例を示す図である。
タ構造の一例を示す図である。
【００２３】４００は、論理回路の接続およびレイアウ
ト情報と解析時間との関係を、解析手段ごとに示した表
である。４０１は、解析手段を示す列である。４０２
は、論理回路の接続およびレイアウト情報（以下「回路
情報」と略す）と解析時間との関係を示す列であり、一
例として入れ子状の表４１０が収められている。入れ子
状の表４１０については、４１１から４１２が、回路情
報を示す列であり、一例として回路中のゲート数４１１
と、節点数４１２が収められている。４１５は、解析時
間を示す列である。
ト情報と解析時間との関係を、解析手段ごとに示した表
である。４０１は、解析手段を示す列である。４０２
は、論理回路の接続およびレイアウト情報（以下「回路
情報」と略す）と解析時間との関係を示す列であり、一
例として入れ子状の表４１０が収められている。入れ子
状の表４１０については、４１１から４１２が、回路情
報を示す列であり、一例として回路中のゲート数４１１
と、節点数４１２が収められている。４１５は、解析時
間を示す列である。
【００２４】図４では、回路情報として、ゲート数と節
点数を与えているが、他の情報を加えても、同様な入れ
子状の表を作成可能である。また、入れ子状の表ではな
く、関数の形で与えることも可能である。表から関数に
変換する場合には、補間計算等の数学的方法を用いれ
ば、容易に実施可能である。
点数を与えているが、他の情報を加えても、同様な入れ
子状の表を作成可能である。また、入れ子状の表ではな
く、関数の形で与えることも可能である。表から関数に
変換する場合には、補間計算等の数学的方法を用いれ
ば、容易に実施可能である。
【００２５】次に、上記（ｉ）を構成している、解析手
段検索手段１００から、予測解析時間表示手段１０２ま
での各手段で行う処理について具体的に説明する。
段検索手段１００から、予測解析時間表示手段１０２ま
での各手段で行う処理について具体的に説明する。
【００２６】解析手段検索手段１００で行う処理は、図
３に示した表から要求精度を満たす解析手段を検索する
ことである。図３によれば、要求精度として２％が入力
された場合には、解析手段として＃１が出力されること
になる。回路接続・レイアウトデータ１１２には、例え
ば、通常の一般的な回路シミュレータの入力データ等、
公知の技術により生成可能なデータを用いればよい。
３に示した表から要求精度を満たす解析手段を検索する
ことである。図３によれば、要求精度として２％が入力
された場合には、解析手段として＃１が出力されること
になる。回路接続・レイアウトデータ１１２には、例え
ば、通常の一般的な回路シミュレータの入力データ等、
公知の技術により生成可能なデータを用いればよい。
【００２７】遅延解析時間算出手段１０１で行う処理
は、図３に示した表から補間計算等の数学的手法により
解析時間を算出することである。図４によれば、解析手
段名として＃１、節点数として３０００、ゲート数とし
て３００が入力された場合には、一次の補間計算により
解析時間の予測値として（ａ＋ｂ）／２（分）が出力さ
れることになる。
は、図３に示した表から補間計算等の数学的手法により
解析時間を算出することである。図４によれば、解析手
段名として＃１、節点数として３０００、ゲート数とし
て３００が入力された場合には、一次の補間計算により
解析時間の予測値として（ａ＋ｂ）／２（分）が出力さ
れることになる。
【００２８】予測解析時間表示手段１０２で行う処理
は、解析手段毎に、解析手段と解析時間の予測値を対応
させて表示することである。例えば、解析手段と解析時
間の予測値を表にして表示したり、あるいは解析手段毎
に回路情報と解析時間の関係をグラフで示し、そのグラ
フの中に解析時間の予測値を点で表示することで、精度
と解析時間のトレードオフを視覚的に容易に把握できる
ようにする。
は、解析手段毎に、解析手段と解析時間の予測値を対応
させて表示することである。例えば、解析手段と解析時
間の予測値を表にして表示したり、あるいは解析手段毎
に回路情報と解析時間の関係をグラフで示し、そのグラ
フの中に解析時間の予測値を点で表示することで、精度
と解析時間のトレードオフを視覚的に容易に把握できる
ようにする。
【００２９】次に、上記（ii）を構成している、実解析
時間抽出手段２００から、解析時間ライブラリ更新手段
２０１までの各手段で行う処理について具体的に説明す
る。
時間抽出手段２００から、解析時間ライブラリ更新手段
２０１までの各手段で行う処理について具体的に説明す
る。
【００３０】実解析時間抽出手段２００で行う処理は、
遅延解析結果データ２１０に記述された実際の解析時間
を合計することである。遅延解析結果データ２１０に
は、上記回路シミュレータの出力データ等、公知の技術
により生成可能なデータを用いればよい。
遅延解析結果データ２１０に記述された実際の解析時間
を合計することである。遅延解析結果データ２１０に
は、上記回路シミュレータの出力データ等、公知の技術
により生成可能なデータを用いればよい。
【００３１】解析時間ライブラリ更新手段２０１で行う
処理は、図４に示した入れ子状の表４１０に、解析に要
した実際の時間を追加および削除することである。図４
によれば、解析手段名として＃１、節点数として３００
０、ゲート数として３００、実解析時間としてｘ（分）
が入力された場合、入れ子状の表４１０に上記入力デー
タが追加されることになる。
処理は、図４に示した入れ子状の表４１０に、解析に要
した実際の時間を追加および削除することである。図４
によれば、解析手段名として＃１、節点数として３００
０、ゲート数として３００、実解析時間としてｘ（分）
が入力された場合、入れ子状の表４１０に上記入力デー
タが追加されることになる。
【００３２】
【発明の効果】本発明の信号遅延時間解析方法によれ
ば、上記（ｉ）により、解析時間との相関性が強い、論
理回路中の節点数と非線形素子数とを用いて解析時間の
予測値を算出するので、信号遅延時間を解析する前に、
精度と解析時間とのトレードオフを把握できる。さら
に、上記（ii）により、遅延解析終了時に、以前の解析
に要した時間を収めたライブラリに、解析時間を自動で
追加および削除していくので、解析時間の予測値を正確
に求めるのに好適である。
ば、上記（ｉ）により、解析時間との相関性が強い、論
理回路中の節点数と非線形素子数とを用いて解析時間の
予測値を算出するので、信号遅延時間を解析する前に、
精度と解析時間とのトレードオフを把握できる。さら
に、上記（ii）により、遅延解析終了時に、以前の解析
に要した時間を収めたライブラリに、解析時間を自動で
追加および削除していくので、解析時間の予測値を正確
に求めるのに好適である。
【図１】本発明の信号遅延時間解析方法の構成を示す
図。
図。
【図２】解析時間ライブラリを更新する方法の構成を示
す図。
す図。
【図３】精度ライブラリのデータ構造の一例を示す図。
【図４】解析時間ライブラリのデータ構造の一例を示す
図。
図。
１００…解析手段検索手段、１０１…遅延解析時間算出
手段、１０２…予測解析時間表示手段、１１０…要求解
析精度データ、１１１…解析手段データ、112…回路接
続・レイアウトデータ、１１３…予測解析時間データ、
１２０…精度ライブラリ、１２１…解析時間ライブラ
リ。
手段、１０２…予測解析時間表示手段、１１０…要求解
析精度データ、１１１…解析手段データ、112…回路接
続・レイアウトデータ、１１３…予測解析時間データ、
１２０…精度ライブラリ、１２１…解析時間ライブラ
リ。
Claims (5)
- 【請求項１】論理回路の設計データを入力として、演算
処理装置，記憶装置，表示装置および入出力装置を有す
る計算機システムを用いて、信号遅延時間を自動的に計
算する信号遅延時間計算方法において、論理回路の接続
およびレイアウト情報を入力として、論理回路中のパス
について遅延解析を行う、精度および解析時間の異なる
複数の遅延時間解析手段と、遅延時間解析手段の精度を
示す精度ライブラリと、論理回路の接続およびレイアウ
ト情報と、遅延解析に要する時間との関係を示した解析
時間ライブラリとを備え、（ａ）必要とする解析精度を
入力として、上記精度ライブラリを参照し、要求精度を
満たす解析手段を検索する解析手段検索ステップと、
（ｂ）上記検索された解析手段と論理回路の接続および
レイアウト情報とを入力として、上記解析時間ライブラ
リを参照し、解析時間の予測値を算出する遅延解析時間
算出ステップと、（ｃ）上記解析時間の予測値を表示装
置に表示する予測遅延時間表示ステップを有してなるこ
とを特徴とする論理回路の信号遅延時間解析方法。 - 【請求項２】上記論理回路の接続およびレイアウト情報
は、論理回路中の素子間の節点数を含むことを特徴とす
る請求項１記載の信号遅延時間計算方法。 - 【請求項３】上記論理回路の接続およびレイアウト情報
は、論理回路中の非線形素子数を含むことを特徴とする
請求項１記載の信号遅延時間計算方法。 - 【請求項４】（ｄ）上記遅延解析の結果を入力として、
所要解析時間を算出する実解析時間抽出ステップと、
（ｅ）上記論理回路の接続およびレイアウト情報と解析
手段と上記所要解析時間とを入力として、上記解析時間
ライブラリを更新する解析時間ライブラリ更新ステップ
とを含むことを特徴とする請求項１記載の信号遅延時間
解析方法。 - 【請求項５】上記（ｃ）予測遅延時間表示ステップにお
いて、論理回路の接続およびレイアウト情報と解析時間
との関係をグラフで示し、そのグラフの中に解析時間の
予測値を点で表示することを特徴とする請求項１記載の
信号遅延時間解析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169925A JPH1115868A (ja) | 1997-06-26 | 1997-06-26 | 論理回路の信号遅延時間解析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9169925A JPH1115868A (ja) | 1997-06-26 | 1997-06-26 | 論理回路の信号遅延時間解析方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1115868A true JPH1115868A (ja) | 1999-01-22 |
Family
ID=15895497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9169925A Pending JPH1115868A (ja) | 1997-06-26 | 1997-06-26 | 論理回路の信号遅延時間解析方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1115868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8024158B2 (en) * | 2006-03-27 | 2011-09-20 | Honda Motor Co., Ltd. | Management system and management method of CAD data used for a structural analysis |
-
1997
- 1997-06-26 JP JP9169925A patent/JPH1115868A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8024158B2 (en) * | 2006-03-27 | 2011-09-20 | Honda Motor Co., Ltd. | Management system and management method of CAD data used for a structural analysis |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7222311B2 (en) | Method and apparatus for interconnect-driven optimization of integrated circuit design | |
| US6964028B2 (en) | Method of simultaneously displaying schematic and timing data | |
| US20090132981A1 (en) | Method for Incremental, Timing-Driven, Physical-Synthesis Using Discrete Optimization | |
| US20150199460A1 (en) | Custom circuit power analysis | |
| JP3153403B2 (ja) | 半導体集積回路の遅延時間計算装置 | |
| US8813006B1 (en) | Accelerated characterization of circuits for within-die process variations | |
| Martínez-García et al. | Word length selection method for HIL power converter models | |
| Martin et al. | A machine learning approach to predict timing delays during FPGA placement | |
| US6532576B1 (en) | Cell interconnect delay library for integrated circuit design | |
| JPH1115868A (ja) | 論理回路の信号遅延時間解析方法 | |
| Wichmann et al. | On the simplification of nonlinear DAE systems in analog circuit design | |
| US7047175B1 (en) | System and method for enhancing the speed of dynamic timing simulation using delay assessment at compile time | |
| JP5146087B2 (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
| JPH1049561A (ja) | 信号遅延計算方法 | |
| Chakraborty et al. | Approximate algorithms for time separation of events | |
| US7886253B2 (en) | Design structure for performing iterative synthesis of an integrated circuit design to attain power closure | |
| Temenos et al. | A Markov chain framework for modeling the statistical properties of stochastic computing finite-state machines | |
| Miki | PCHECK: A delay analysis tool for high performance LSI design | |
| Dharani et al. | Design and Verification of an Adder-Subtractor Using UVM Methodology | |
| JPH11274023A (ja) | 半導体装置の信頼性評価方法及び半導体装置の信頼性評価プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| Ye et al. | Fast variational interconnect delay and slew computation using quadratic models | |
| CN115293078B (zh) | 集成电路的节点改写方法、装置、电子设备及介质 | |
| Naganur et al. | Design and ASIC Implementation of Efficient 8-bit Integer Division Algorithms | |
| JP3952825B2 (ja) | 半導体集積回路のバッファ挿入方法及び装置 | |
| US7124393B1 (en) | System and method for processing configuration information |