JPH11150402A - Stacked-type filter - Google Patents

Stacked-type filter

Info

Publication number
JPH11150402A
JPH11150402A JP31798897A JP31798897A JPH11150402A JP H11150402 A JPH11150402 A JP H11150402A JP 31798897 A JP31798897 A JP 31798897A JP 31798897 A JP31798897 A JP 31798897A JP H11150402 A JPH11150402 A JP H11150402A
Authority
JP
Japan
Prior art keywords
input terminal
electrode
output terminal
ground
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31798897A
Other languages
Japanese (ja)
Inventor
Kyoichi Yasuda
教一 安田
Shigemitsu Tomaki
重光 戸蒔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP31798897A priority Critical patent/JPH11150402A/en
Publication of JPH11150402A publication Critical patent/JPH11150402A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To match a frequency characteristic after trimming with a frequency characteristic after shorted circuits are cut by printing a ground pattern on a dielectric green sheet and constituting the ground pattern, the detouring electrode of an input terminal and the electrode of an output terminal do not overlap, namely, in non-overlapped state. SOLUTION: A dielectric green sheet in which a detouring electrode 123 of the input terminal IN and a detouring electrode 124 of the output terminal OUT are formed at the back is stacked on a printing sheet and a ground pattern 121 is printed on it. Recessed parts 131 and 132 are formed on the ground pattern 121. A part where the ground pattern 121 overlaps with the detouring electrodes 123 and 123 so constituted so as not to exist, and floating capacity is prevented from existing in the part. Thus, the dispersion of shift quantity due to the dispersion of the floating capacity of already adjusted filter characteristic can be eliminated at cutting of short circuits SC1 and SC1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば携帯電話、
コードレスホーンのような移動帯通信機器等の高周波回
路に使用される積層形フィルタに関する。
TECHNICAL FIELD The present invention relates to a mobile phone,
The present invention relates to a multilayer filter used in a high-frequency circuit of a mobile communication device such as a cordless horn.

【0002】[0002]

【従来の技術】近年携帯電話のような移動帯通信機に積
層形フィルタが広く使用されている。積層形フィルタ
は、例えば図7に示す如き回路を有し、フィルタを構成
する一つの基体1にZ1、Z2の複数の共振回路が形成
された構造を有する。これら共振回路Z1、Z2は電気
的に互いに結合されている。
2. Description of the Related Art In recent years, laminated filters have been widely used in mobile communication devices such as mobile phones. The laminated filter has a circuit as shown in FIG. 7, for example, and has a structure in which a plurality of resonance circuits Z1 and Z2 are formed on one base 1 constituting the filter. These resonance circuits Z1 and Z2 are electrically coupled to each other.

【0003】最初は、図8に示す如く、共振回路Z1は
後述するようにトリミングによりその静電容量が調整可
能なコンデンサである可変インピーダンス素子Z12
と、インダクタンスであるインピーダンス素子Z11の
並列回路により構成される。そしてこの共振回路Z1の
一端がアース端子T11と接続され、他端がコンデンサ
である第1のインピーダンス素子Z13と短絡回路SC
1の並列回路を介して入力端子INと接続される。
At first, as shown in FIG. 8, a resonance circuit Z1 is a variable impedance element Z12 which is a capacitor whose capacitance can be adjusted by trimming, as will be described later.
And a parallel circuit of an impedance element Z11 which is an inductance. One end of the resonance circuit Z1 is connected to the ground terminal T11, and the other end is connected to a first impedance element Z13 which is a capacitor and a short circuit SC.
It is connected to the input terminal IN via one parallel circuit.

【0004】同じく共振回路Z2は、トリミングにより
その静電容量が調整可能なコンデンサである可変インピ
ーダンス素子Z22と、インダクタンスであるインピー
ダンス素子Z21の並列回路により構成される。そして
この共振回路Z2の一端がアース端子T21と接続さ
れ、他端がコンデンサである第2のインピーダンス素子
Z23と短絡回路SC2の並列回路を介して出力端子O
UTと接続される。
Similarly, the resonance circuit Z2 is constituted by a parallel circuit of a variable impedance element Z22 which is a capacitor whose capacitance can be adjusted by trimming and an impedance element Z21 which is an inductance. One end of the resonance circuit Z2 is connected to the ground terminal T21, and the other end is connected to the output terminal O via a parallel circuit of the second impedance element Z23, which is a capacitor, and the short circuit SC2.
Connected to UT.

【0005】そして図8(A)に示す如く、共振回路Z
1において、入力端子INにネットワークアナライザ等
の特性測定装置2を接続するとともに、アース端子T1
1をアースする。このとき共振回路Z2側では出力端子
OUT及びアース端子T12をアースする。
[0005] Then, as shown in FIG.
1, a characteristic measuring device 2 such as a network analyzer is connected to an input terminal IN, and a ground terminal T1 is connected to the input terminal IN.
Ground 1 At this time, on the resonance circuit Z2 side, the output terminal OUT and the ground terminal T12 are grounded.

【0006】この状態で共振回路Z1に含まれる可変イ
ンピーダンス素子Z12の回路定数を、後述するように
調整し、共振回路Z1 の特性を調整する。例えば共振回
路Z1の調整前の周波数−反射特性S11が、図8
(B)に示すようなものであり、共振周波数fr1が目
標とする周波数fo1より低い場合、可変インピーダン
ス素子Z12の回路定数値を調整し、これにより図8
(C)に示す如く、その共振周波数を目標とする周波数
fo1に調整する。
[0006] The circuit constant of the variable impedance element Z12 included in the resonant circuit Z1 in this state, adjusted as described below, to adjust the characteristics of the resonance circuit Z 1. For example, the frequency-reflection characteristic S11 of the resonance circuit Z1 before adjustment is shown in FIG.
8B, when the resonance frequency fr1 is lower than the target frequency fo1, the circuit constant value of the variable impedance element Z12 is adjusted.
As shown in (C), the resonance frequency is adjusted to the target frequency fo1.

【0007】このとき共振回路Z2は出力端子OUTが
アースされてアース端子T21と短絡されているので、
特性調整作業中の共振回路Z1が作業中に共振回路Z2
の影響を受けることはない。
At this time, since the output terminal OUT of the resonance circuit Z2 is grounded and short-circuited with the ground terminal T21,
The resonance circuit Z1 during the characteristic adjustment operation is connected to the resonance circuit Z2 during the operation.
Is not affected.

【0008】共振回路Z1の特性調整が終わった後、共
振回路Z2の特性調整を同様にして行う。今度は、図9
に示す如く、共振回路Z2の出力端子OUTに特性測定
装置2を接続し、アース端子T21をアースする。そし
て共振回路Z1側において、入力端子INとアース端子
T11をそれぞれアースする。
After the characteristic adjustment of the resonance circuit Z1 is completed, the characteristic adjustment of the resonance circuit Z2 is performed in the same manner. This time, FIG.
As shown in the figure, the characteristic measuring device 2 is connected to the output terminal OUT of the resonance circuit Z2, and the ground terminal T21 is grounded. Then, on the resonance circuit Z1 side, the input terminal IN and the ground terminal T11 are grounded.

【0009】この状態で共振回路Z2の可変インピーダ
ンス素子Z22の回路定数値を調整し、その特性を調整
する。このようにして共振回路Z1、Z2の特性調整が
終わった後に、図10に示す如く、短絡回路SC1を、
B1に示す如く切断して入力端子INから切り離し、短
絡回路SC2を、B2に示す如く切断して出力端子OU
Tから切り離す。これにより図7に示す如く、共振回路
Z1、Z2が、フィルタ回路を構成する第1のインピー
ダンス素子Z13、Z23を介して入力端子INまたは
出力端子OUTに接続された、本来の回路構成が得られ
る。
In this state, the circuit constant value of the variable impedance element Z22 of the resonance circuit Z2 is adjusted, and its characteristics are adjusted. After the characteristic adjustment of the resonance circuits Z1 and Z2 is completed in this way, as shown in FIG.
The input terminal IN is cut off as shown in B1, and the short circuit SC2 is cut off as shown in B2 and the output terminal OU is cut out.
Disconnect from T. Thereby, as shown in FIG. 7, an original circuit configuration in which the resonance circuits Z1 and Z2 are connected to the input terminal IN or the output terminal OUT via the first impedance elements Z13 and Z23 forming the filter circuit is obtained. .

【0010】このような特性調整後のフィルタ全体とし
ての特性は、調整後の共振回路Z1、Z2の特性を合成
したものになることは明らかである。図11は調整後の
共振回路Z1、Z2の特性を合成した周波数−挿入損失
特性の一例を示す。
It is clear that the characteristics of the filter as a whole after such characteristic adjustment are obtained by combining the characteristics of the adjusted resonance circuits Z1 and Z2. FIG. 11 shows an example of a frequency-insertion loss characteristic obtained by combining the characteristics of the adjusted resonance circuits Z1 and Z2.

【0011】特開平9−36607号公報に記載された
手法による、前記の積層形フィルタの外形及び前記調整
方法を図12、図13に示す。図12(A)は積層形フ
ィルタの外形図であり、調整用トリミング及び短絡回路
が切断される前の状態を示し、同(B)はその内部を示
す断面図である。
FIGS. 12 and 13 show the outer shape of the multilayer filter and the adjusting method according to the method described in Japanese Patent Application Laid-Open No. 9-36607. FIG. 12A is an external view of the multilayer filter, showing a state before trimming for adjustment and a short circuit are cut off, and FIG. 12B is a cross-sectional view showing the inside thereof.

【0012】図12において、基体10は、その内部に
コンデンサである可変インピーダンス素子Z12、Z2
2を構成するパターン導体12、13と、コンデンサで
あるインピーダンス素子Z13、Z23を構成するパタ
ーン導体18、19、インダクタンスであるインピーダ
ンス素子Z11、Z21を構成するパターン導体16、
17が誘電体層中に設けられ、その外側に入力端子I
N、出力端子OUT、アース導体11が形成されてい
る。そしてアース導体11の主面上部がトリミング電極
部111を構成している。またその下面にもアース導体
11−0が形成されている。
In FIG. 12, a substrate 10 has variable impedance elements Z12 and Z2, which are capacitors, inside thereof.
2, pattern conductors 18 and 19 forming impedance elements Z13 and Z23 as capacitors, and pattern conductors 16 forming impedance elements Z11 and Z21 as inductances.
17 is provided in the dielectric layer, and the input terminal I
N, an output terminal OUT, and a ground conductor 11 are formed. The upper portion of the main surface of the ground conductor 11 constitutes a trimming electrode portion 111. A ground conductor 11-0 is also formed on the lower surface.

【0013】前記共振回路Z1の特性調整は、図13
(A)に示す如く、入力端子INにケーブル等の配線2
1を介して特性測定装置2を接続し、出力端子OUTを
ケーブル等の配線22によりアースする。この状態でレ
ーザまたはサンドブラスト等のトリミング装置23を用
い、トリミング電極部111をトリミングつまり部分的
に削除する。この後、同様に共振回路Z2についてもト
リミングによる特性調整を行う。図13(B)の削除部
112、113はこれらのトリミングした状態を示す。
The characteristic adjustment of the resonance circuit Z1 is performed as shown in FIG.
As shown in (A), a wiring 2 such as a cable is connected to the input terminal IN.
1, the characteristic measuring device 2 is connected, and the output terminal OUT is grounded by a wiring 22 such as a cable. In this state, the trimming electrode unit 111 is trimmed, that is, partially deleted by using a trimming device 23 such as a laser or a sandblast. Thereafter, the characteristics of the resonance circuit Z2 are similarly adjusted by trimming. The deletion units 112 and 113 in FIG. 13B show these trimmed states.

【0014】このトリミングのみでは、特性調整のため
に必要な第1の短絡回路SC1及び第2の短絡回路SC
2がインピーダンス素子Z13、Z23を短絡している
ので、そのままでは機能しない。これらを機能させるた
め、各短絡回路SC1、SC2の切り離しが必要であ
る。
Only by this trimming, the first short-circuit SC1 and the second short-circuit SC required for the characteristic adjustment
2 does not function as it is because the impedance elements Z13 and Z23 are short-circuited. In order for these to function, it is necessary to disconnect the short circuits SC1 and SC2.

【0015】そのため、図13(C)に示す如く、トリ
ミング装置23を用いて、トリミング電極部111のあ
る主面上で、入力端子INを矢印X1の方向に切断B1
する。また図13(D)に示す如く、出力端子OUTを
矢印X2の方向に切断B2する。このようにして図7に
示す如き回路の積層形フィルタが得られる。
Therefore, as shown in FIG. 13 (C), the input terminal IN is cut in the direction of arrow X1 on the main surface of the trimming electrode section 111 by using the trimming device 23.
I do. Further, as shown in FIG. 13D, the output terminal OUT is cut B2 in the direction of the arrow X2. In this way, a multilayer filter having a circuit as shown in FIG. 7 is obtained.

【0016】ところで、この図12に示す如き積層形フ
ィルタを作成するとき先ず印刷シート(基台)上に、イ
ンダクタンス用のパターン導体16、17、入出力コン
デンサ用のパターン導体18、19、インピーダンス素
子Z12、Z22用のパターン導体12、13、トリミ
ング電極部用のパターン導体111などパターンに応じ
て用意された複数種類の誘電体グリーンシート及び各パ
ターン導体の厚さ方向の間隔を調整するブランク(パタ
ーン導体の形成されていない)誘電体グリーンシートを
積層、スタックしたものを反転し、アース導体11用の
パターン導体11−0を印刷する。このあと焼成、切断
などの工程を通じて個別のチップ(基体10)とし、入
出力端子IN、OUT並びにアース端子11用の導電体
ペーストを転写技術を用いて付着させ焼き付けを行う。
When a laminated filter as shown in FIG. 12 is prepared, first, pattern conductors 16 and 17 for inductance, pattern conductors 18 and 19 for input / output capacitors, and impedance elements are printed on a printing sheet (base). A plurality of types of dielectric green sheets prepared according to patterns such as the pattern conductors 12 and 13 for Z12 and Z22, the pattern conductor 111 for the trimming electrode portion, and a blank (pattern) for adjusting the interval in the thickness direction of each pattern conductor. The laminated and stacked dielectric green sheets (with no conductor formed) are inverted, and the pattern conductor 11-0 for the ground conductor 11 is printed. Thereafter, individual chips (substrate 10) are formed through processes such as baking and cutting, and conductive paste for the input / output terminals IN and OUT and the ground terminal 11 is adhered using a transfer technique, and is baked.

【0017】なお図12には示されていないが、基体1
0の内部にはビアホールが形成されインダクタンス用の
パターン導体16、17とインピーダンス素子Z12、
Z22用のパターン導体12、13とを接続し、また第
1の短絡回路SC1及び第2の短絡回路SC2が形成さ
れる。そしてこの基体の側面にアース導体11、11−
0が形成される。
Although not shown in FIG.
0, a via hole is formed, and pattern conductors 16 and 17 for inductance and impedance element Z12,
The first short circuit SC1 and the second short circuit SC2 are formed by connecting the pattern conductors 12 and 13 for Z22. The ground conductors 11 and 11-
0 is formed.

【0018】[0018]

【発明が解決しようとする課題】ところでこのアース導
体11−0は印刷シート(基台)の上に最初に印刷でき
れば問題ないが、アース導体11−0は誘電体グリーン
シートのように積層できるものはなく導電体ペーストで
印刷されるため、前記の如く、基体10を構成すると
き、このアース導体11−0を外側に印刷するための工
程が必要であった。
There is no problem if the ground conductor 11-0 can be first printed on a printing sheet (base), but the ground conductor 11-0 can be laminated like a dielectric green sheet. However, since it is printed with a conductive paste, as described above, a step for printing the ground conductor 11-0 on the outside when forming the base 10 is required.

【0019】これを改善してアース導体11−0を後で
外側に印刷せずに、基体中にインダクタンスやコンデン
サ用の他の導電パターンと同様に誘電体グリーンシート
上に印刷するため、図14に示す如く、印刷シート(基
台)(図示省略)上に誘電体グリーンシート120を積
層し、その上にアース導体11−0に対応するグランド
パターン121を導電ペーストにより印刷する。
In order to improve this and print the ground conductor 11-0 on the dielectric green sheet in the same manner as other conductive patterns for inductance and capacitors without printing the ground conductor 11-0 on the outside later, FIG. As shown in FIG. 7, a dielectric green sheet 120 is laminated on a printing sheet (base) (not shown), and a ground pattern 121 corresponding to the ground conductor 11-0 is printed thereon with a conductive paste.

【0020】それから前記と同様に、誘電体グリーンシ
ートを一定数積層したあとで、共振器のインダクタンス
部分のパターン導体L1、L2を印刷し、入出力コンデ
ンサのパターン導体Cio1、Cio2を印刷し、共振
器のコンデンサ部分のパターン導体Ct1、Ct2を印
刷し、トリミング電極部となる表面のグランドパターン
122及び入力端子INの回り込み電極125、出力端
子OUTの回り込み電極126を印刷する。
Then, in the same manner as described above, after laminating a certain number of dielectric green sheets, the pattern conductors L1 and L2 of the inductance part of the resonator are printed, and the pattern conductors Cio1 and Cio2 of the input / output capacitor are printed. The pattern conductors Ct1 and Ct2 of the capacitor portion of the container are printed, and the ground pattern 122 on the surface serving as the trimming electrode portion, the wraparound electrode 125 of the input terminal IN, and the wraparound electrode 126 of the output terminal OUT are printed.

【0021】なおこのとき前記インダクタンス部分のパ
ターン導体L1、L2と前記共振器のコンデンサ部分の
パターン導体Ct1、Ct2を接続するためのビアホー
ルVHが形成されて両者は接続され、短絡回路SC1、
SC2が形成されて前記回り込み電極125、126
と、共振器のコンデンサ部分のパターン導体Ct1、C
t2とが接続されている。
At this time, a via hole VH for connecting the pattern conductors L1 and L2 of the inductance portion and the pattern conductors Ct1 and Ct2 of the capacitor portion of the resonator is formed, and both are connected to form a short circuit SC1 and SC2.
SC2 is formed and the wraparound electrodes 125 and 126 are formed.
And the pattern conductors Ct1 and Ct in the capacitor portion of the resonator.
t2 is connected.

【0022】また基体の裏側にも側面電極である入力端
子INの回り込み電極123と、同じく側面電極である
出力端子OUTの回り込み電極124が形成されてい
る。これらの回り込み電極123と124は特別に印刷
するのではなく、入力端子INと出力端子OUTをゴム
印で積層形フィルタの側面に転写印刷するとき、ゴム印
の溝に存在する導電ペーストの一部がゴム印が押しつけ
られたときに基体の表面まで回り込んで(下方にだれ
て)これらの回り込み電極123、124が形成される
ものとなる。
A wraparound electrode 123 for the input terminal IN, which is a side electrode, and a wraparound electrode 124 for the output terminal OUT, which is also a side electrode, are formed on the back side of the base. These wraparound electrodes 123 and 124 are not specially printed, but when the input terminal IN and the output terminal OUT are transferred and printed on the side surface of the laminated filter with a rubber stamp, a part of the conductive paste existing in the groove of the rubber stamp becomes a rubber stamp. When these are pressed, they wrap around (fall downward) to the surface of the base, and these wraparound electrodes 123 and 124 are formed.

【0023】このように構成された積層形フィルタを前
記と同様に、特性測定装置を図16に示す入力端子S1
1に接続し、出力端子S22をアースした状態で、共振
回路の周波数−反射特性を測定すると図16(B)に示
す如く目標周波数Ftより離れている。このときグラン
ドパターン122の一部をトリミング装置によりトリミ
ングし、共振器のコンデンサCt1の容量を、この共振
周波数を目標周波数Ftになるように調整する。同様に
出力端子側でも、出力端子S22に特性測定装置と接続
し、入力端子S11をアースしてグランドパターン12
2の1部をトリミングし共振器のコンデンサCt2の容
量調整を行う。なお図16(A)に示される、入力端子
S11及び出力端子S22にそれぞれ接続されたコンデ
ンサCf、Cfは、いずれも浮遊容量である。
In the same manner as described above, the laminated filter having the above-described structure is connected to an input terminal S1 shown in FIG.
1 and the output terminal S22 is grounded, the frequency-reflection characteristic of the resonance circuit is measured, and as shown in FIG. At this time, a part of the ground pattern 122 is trimmed by a trimming device, and the capacitance of the capacitor Ct1 of the resonator is adjusted so that the resonance frequency becomes the target frequency Ft. Similarly, on the output terminal side, the output terminal S22 is connected to a characteristic measuring device, the input terminal S11 is grounded, and the ground pattern 12 is connected.
2 is trimmed to adjust the capacitance of the resonator capacitor Ct2. Note that the capacitors Cf and Cf respectively connected to the input terminal S11 and the output terminal S22 shown in FIG. 16A are stray capacitances.

【0024】この浮遊容量Cf、Cfは、図15に示す
入力端子INの回り込み電極123とグランドパターン
121及び出力端子OUTの回り込み電極124とグラ
ンドパターン121との間に存在するものである。
The stray capacitances Cf, Cf exist between the wraparound electrode 123 of the input terminal IN and the ground pattern 121 and the wraparound electrode 124 of the output terminal OUT and the ground pattern 121 shown in FIG.

【0025】調整時において浮遊容量Cf、Cfは短絡
回路SC1、SC2より各共振回路のコンデンサCt
1、Ct2にそれぞれ並列接続されていることと等価で
ある。この各浮遊容量Cfの影響を含んだままCt1、
Ct2をトリミングし共振周波数を調整することとなり
(図17(B)のA特性)、このあと短絡回路SC1、
SC2を切り離すことによって浮遊容量Cfは各共振回
路から切り離されることとなり、フィルタ全体の特性が
シフトしてしまう影響を及ぼす。(図17(B)のB特
性) 従って本発明の目的は、グランドパターンを誘電体グリ
ーンシート上に印刷して構成した積層形フィルタにおい
て、トリミング後の周波数特性と、短絡回路カット後の
周波数特性とが略一致するものを提供することである。
At the time of adjustment, the stray capacitances Cf and Cf are changed from the short-circuits SC1 and SC2 to the capacitors Ct of the respective resonance circuits.
1 and Ct2 are equivalent to being connected in parallel. Ct1 including the effect of each stray capacitance Cf,
Ct2 is trimmed to adjust the resonance frequency (A characteristic in FIG. 17 (B)).
By separating SC2, the stray capacitance Cf is separated from each resonance circuit, which has the effect of shifting the characteristics of the entire filter. Therefore, an object of the present invention is to provide a laminated filter having a ground pattern printed on a dielectric green sheet, in which a frequency characteristic after trimming and a frequency characteristic after cutting a short circuit are cut. Is to provide something that substantially matches.

【0026】[0026]

【問題を解決するための手段】前記目的を達成するた
め、本発明の積層形フィルタでは、図1(A)(B)に
示す如く、グランドパターン121と入力端子INの回
り込み電極123及び出力端子OUTの回り込み電極1
24が重ならないように即ち非重畳状態に構成する。例
えばグランドパターン121に凹部131、132を形
成して、回り込み電極123、124とグランドパター
ン121とが重ならないようにする。これにより入力端
子INの回り込み電極123との間に浮遊容量が存在せ
ず、また出力端子OUTの回り込み電極124との間に
浮遊容量が存在することがないので、従来のように存在
する浮遊容量のバラツキに基因する前記課題を解決した
積層形フィルタを提供することができる。
In order to achieve the above object, in the multilayer filter of the present invention, as shown in FIGS. 1A and 1B, a ground pattern 121, a wraparound electrode 123 of an input terminal IN, and an output terminal. OUT wraparound electrode 1
24 are configured so as not to overlap, that is, in a non-overlapping state. For example, concave portions 131 and 132 are formed in the ground pattern 121 so that the wraparound electrodes 123 and 124 and the ground pattern 121 do not overlap. As a result, no stray capacitance exists between the input terminal IN and the sneak electrode 123, and no stray capacitance exists between the output terminal OUT and the sneak electrode 124. Thus, it is possible to provide a laminated filter that solves the above-mentioned problem caused by the variation of the above.

【0027】[0027]

【発明の実施の形態】本発明の一実施の形態を図1〜図
3により説明する。図1(A)は本発明の一実施の形態
の積層形フィルタの分解構成説明図、同(B)はその裏
側からみた入力端子INの回り込み電極123とグラン
ドパターン121との重合関係及び出力端子OUTの回
り込み電極124とグランドパターン121との重合関
係を示すものである。図2は図1(A)で分解的に示し
た積層形フィルタの上側及び下側斜視図である。図3は
その短絡回路が切断されたあとの本発明の積層形フィル
タの回路構成図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS. FIG. 1A is an exploded configuration view of a laminated filter according to an embodiment of the present invention, and FIG. 1B is a view showing the overlapping relationship between a wraparound electrode 123 of an input terminal IN and a ground pattern 121 and an output terminal as viewed from the back side. This shows the overlapping relationship between the OUT wraparound electrode 124 and the ground pattern 121. FIG. 2 is an upper and lower perspective view of the multilayer filter shown exploded in FIG. FIG. 3 is a circuit diagram of the laminated filter of the present invention after the short circuit has been cut.

【0028】本発明の積層形フィルタは、図1(A)に
示す如く、その裏面に入力端子INの回り込み電極12
3と、出力端子OUTの回り込み電極124が形成され
る誘電体グリーンシート120を印刷シート(基台)
(図示省略)上に積層し、その上にグランドパターン1
21を導電ペーストにより印刷する。このグランドパタ
ーン121には凹部131と132が形成されており、
前記回り込み電極123がその凹部131に位置し、前
記回り込み電極124がその凹部132に位置し、これ
によりグランドパターン121と回り込み電極122及
び123とがそれぞれオーバラップする部分が存在しな
いように構成されている。
As shown in FIG. 1A, the multilayer filter of the present invention has a wraparound electrode 12 of the input terminal IN on the back surface thereof.
3 and the dielectric green sheet 120 on which the wraparound electrode 124 of the output terminal OUT is formed is printed on a printing sheet (base).
(Not shown) stacked on top, and a ground pattern 1
21 is printed with a conductive paste. The ground pattern 121 has recesses 131 and 132 formed therein.
The wraparound electrode 123 is located in the recess 131, and the wraparound electrode 124 is located in the recess 132, so that there is no portion where the ground pattern 121 and the wraparound electrodes 122 and 123 overlap each other. I have.

【0029】グランドパターン121の上には、前記の
如く、共振器のインダクタンス用のパターン電極L1、
L2が誘電体グリーンシートを介して積層され、更にそ
の上に入出力コンデンサ用のパターン導体Cio1、C
io2が誘電体グリーンシートを介して積層される。そ
してその上に共振器のコンデンサ用のパターン電極Ct
1、Ct2が誘電体グリーンシートを介して積層され、
その上に、主面上に入力端子IN用の上部の回り込み電
極125と、出力端子OUT用の上部の回り込み電極1
26と、グランドパターン122が誘電体グリーンシー
トを介して積層される。
On the ground pattern 121, as described above, the pattern electrodes L1,
L2 are laminated via a dielectric green sheet, and the pattern conductors Cio1, C for input / output capacitors are further laminated thereon.
io2 is laminated via a dielectric green sheet. A pattern electrode Ct for a capacitor of the resonator is formed thereon.
1, Ct2 is laminated via a dielectric green sheet,
On the main surface, the upper wraparound electrode 125 for the input terminal IN and the upper wraparound electrode 1 for the output terminal OUT are provided on the main surface.
26 and the ground pattern 122 are laminated via a dielectric green sheet.

【0030】共振器のインダクタンス用のパターン電極
L1、L2はそれぞれビアホールVH、VHによりコン
デンサ用のパターン電極Ct1、Ct2と接続され、ま
たこのパターン電極Ct1、Ct2は短絡回路SC1、
SC2により前記上部の回り込み電極125、126と
接続されている。
The pattern electrodes L1 and L2 for inductance of the resonator are connected to the pattern electrodes Ct1 and Ct2 for capacitors by via holes VH and VH, respectively. The pattern electrodes Ct1 and Ct2 are connected to the short circuit SC1 and SC2, respectively.
SC2 is connected to the upper wraparound electrodes 125 and 126.

【0031】図2(A)はこの積層形フィルタを上部か
ら見た斜視図であり、同(B)は下部から見た斜視図で
ある。この図1、図2において積層形フィルタの左右側
面には、入力端子INと出力端子OUTが転写により形
成されて入力端子INは上の回り込み電極125と接続
され下方の回り込み電極123をダレにより形成する。
同様に出力端子OUTは上の回り込み電極126と接続
され下方の回り込み電極124をダレにより形成する。
そして主面上のグランドパターン122と、底側内部の
グランドパターン121等を接続するアース導体11
が、積層フィルタの他の両側面に形成される。このアー
ス導体11は、前記インダクタンス用のパターン電極L
1、L2の一端とも接続されている。
FIG. 2A is a perspective view of the laminated filter as viewed from above, and FIG. 2B is a perspective view of the laminated filter as viewed from below. 1 and 2, an input terminal IN and an output terminal OUT are formed by transfer on the left and right side surfaces of the multilayer filter, and the input terminal IN is connected to the upper wraparound electrode 125 and the lower wraparound electrode 123 is formed by sagging. I do.
Similarly, the output terminal OUT is connected to the upper wraparound electrode 126 to form the lower wraparound electrode 124 by sagging.
The ground conductor 11 connects the ground pattern 122 on the main surface and the ground pattern 121 on the bottom side.
Are formed on the other side surfaces of the laminated filter. This ground conductor 11 is connected to the pattern electrode L for inductance.
1, and also connected to one end of L2.

【0032】このようにして、入出力用のコンデンサC
io1、Cio2が短絡回路SC1、SC2に短絡され
た状態の積層形フィルタが得られる。その後、前記と同
様に先ず入力端子IN側に特性測定器を接続し、出力端
子OUTをアースして、トリミング装置により主面上の
グランドパターン122をトリミングして共振器Z1の
共振周波数fr1を目標値に合わせる。次に入力端子I
Nをアースして、特性測定器を出力端子OUTに接続
し、トリミング装置により主面上のグランドパターン1
22をトリミングして共振器Z2の共振周波数fr2を
目標値に合わせる。それからトリミング装置により短絡
回路SC1、SC2をそれぞれ切断する。
Thus, the input / output capacitor C
A laminated filter in which io1 and Cio2 are short-circuited to short-circuits SC1 and SC2 is obtained. After that, similarly to the above, first, a characteristic measuring device is connected to the input terminal IN side, the output terminal OUT is grounded, the ground pattern 122 on the main surface is trimmed by the trimming device, and the resonance frequency fr1 of the resonator Z1 is targeted. Adjust to the value. Next, input terminal I
N is grounded, the characteristic measuring device is connected to the output terminal OUT, and the ground pattern 1 on the main surface is trimmed by the trimming device.
22 is trimmed to adjust the resonance frequency fr2 of the resonator Z2 to a target value. Then, the short circuits SC1 and SC2 are cut by the trimming device.

【0033】これにより積層形フィルタの電気回路は図
3に示す如きものとなる。このとき、図1(A)(B)
に示す如く、底側のグランドパターン121には凹部1
31、132が形成されて、入力端子INの回り込み電
極123及び出力端子OUTの回り込み電極124とオ
ーバラップしないので、この間に浮遊容量は存在せず、
従って図3に示す電気回路のものとなる。
Thus, the electric circuit of the multilayer filter is as shown in FIG. At this time, FIGS.
As shown in FIG.
31 and 132 are formed and do not overlap with the wraparound electrode 123 of the input terminal IN and the wraparound electrode 124 of the output terminal OUT, so that no stray capacitance exists between them.
Therefore, the electric circuit shown in FIG.

【0034】それ故、図14〜図17に示す如く、従来
のものでは浮遊容量が共振器に悪影響が存在したこと
を、効果的に改善することができる。オーバラップしな
い手法としては、上記凹部の形成に限定されるものでは
なく、例えば、図4に示す如く、グランドパターン12
1の直線状の側線P1、P2が前記回り込み電極12
3、124と重ならない位置になるようパターニングす
ることもできる。
Therefore, as shown in FIG. 14 to FIG. 17, it is possible to effectively improve the conventional structure in which the stray capacitance has an adverse effect on the resonator. The method of non-overlapping is not limited to the formation of the concave portion. For example, as shown in FIG.
1 linear side lines P1 and P2
Patterning can also be performed so as not to overlap with 3, 124.

【0035】本発明の第2の実施の形態を図5及び図6
により説明する。前記図1及び図2に示すものは、入力
端子INと出力端子OUTが積層形フィルタのそれぞれ
異なる側面に形成されたものであったが、第2の実施の
形態では、図5に示す如く、入力端子INと出力端子O
UTを同一側面に形成したものである。
FIGS. 5 and 6 show a second embodiment of the present invention.
This will be described below. Although the input terminal IN and the output terminal OUT shown in FIGS. 1 and 2 are formed on different side surfaces of the multilayer filter, in the second embodiment, as shown in FIG. Input terminal IN and output terminal O
The UT is formed on the same side.

【0036】この第2の実施の形態の積層形フィルタ
は、図6に示す如く、誘電体グリーンシート120を印
刷シート(基台)(図示省略)上に積層し、その上にグ
ランドパターン121を導電ペーストにより印刷する。
このグランドパターン121の側線121−1、121
−2は回り込み電極123、124と重さならない位置
に形成される。
In the laminated filter of the second embodiment, as shown in FIG. 6, a dielectric green sheet 120 is laminated on a printing sheet (base) (not shown), and a ground pattern 121 is formed thereon. Print with conductive paste.
Side lines 121-1, 121 of this ground pattern 121
-2 is formed at a position that does not overlap with the wraparound electrodes 123 and 124.

【0037】グランドパターン121の上には、前記の
如く共振器のインダクタンス用のパターン電極L1、L
2が誘電体グリーンシートを介して積層され、更にその
上に入出力コンデンサ用のパターン導体Cio1、Ci
o2が誘電体グリーンシートを介して積層される。そし
てその上に共振器のコンデンサ用のパターン電極Ct
1、Ct2が誘電体グリーンシートを介して積層され、
その上の主面上に入力端子IN用の上部の回り込み電極
125と、出力端子OUT用の上部の回り込み電極12
6と、グランドパターン122が誘電体グリーンシート
を介して積層される。なお図6には入力端子IN及び出
力端子OUTは図示省略した。
On the ground pattern 121, as described above, the pattern electrodes L1, L for inductance of the resonator are provided.
2 are laminated via a dielectric green sheet, and further thereon are patterned conductors Cio1 and Ci for input / output capacitors.
o2 is laminated via a dielectric green sheet. A pattern electrode Ct for a capacitor of the resonator is formed thereon.
1, Ct2 is laminated via a dielectric green sheet,
The upper wraparound electrode 125 for the input terminal IN and the upper wraparound electrode 12 for the output terminal OUT are formed on the main surface on the upper side.
6 and the ground pattern 122 are laminated via a dielectric green sheet. In FIG. 6, the input terminal IN and the output terminal OUT are not shown.

【0038】共振器のインダクタンス用のパターン電極
L1、L2は、それぞれビアホールVH、VHによりコ
ンデンサ用のパターン電極Ct1、Ct2と接続され、
またこのパターン電極Ct1、Ct2は短絡回路SC
1、SC2により前記上部の回り込み電極125、12
6と接続されている。
The pattern electrodes L1 and L2 for inductance of the resonator are connected to the pattern electrodes Ct1 and Ct2 for capacitors by via holes VH and VH, respectively.
The pattern electrodes Ct1 and Ct2 are connected to the short circuit SC.
1. The upper wraparound electrodes 125, 12 by SC2
6 is connected.

【0039】このようにして積層形を形成したあとで、
図5に示す如く、例えばゴム印の転写パターンによりそ
の側面に入力端子IN、出力端子OUT、アース導体1
1を転写する。このとき、この転写の際の導電ペースト
のだれにより、入力端子INの回り込み電極123、出
力端子OUTの回り込み電極124、アース導体11の
回り込み部11−1が形成される。この図5(A)
(B)に示す、これら入力端子IN、出力端子OUT、
アース導体11が転写印刷された反対側の側面にはアー
ス導体が印刷されることが好ましい。
After forming the laminated shape in this way,
As shown in FIG. 5, for example, an input terminal IN, an output terminal OUT, and a ground conductor
Transfer 1 At this time, the wraparound electrode 123 of the input terminal IN, the wraparound electrode 124 of the output terminal OUT, and the wraparound portion 11-1 of the ground conductor 11 are formed by dripping of the conductive paste at the time of this transfer. This FIG.
These input terminals IN, output terminals OUT,
It is preferable that a ground conductor is printed on the opposite side surface on which the ground conductor 11 is transferred and printed.

【0040】この図5、図6の構成では、前記入力端子
IN、出力端子OUT、アース導体11が印刷された反
対側にもアース導体を印刷したとしても、図2に示す入
力端子INとその反対側の出力端子を転写印刷する2つ
の面には何も印刷する必要がないので、印刷工程が少な
くてよいというメリットがある。
In the configuration of FIGS. 5 and 6, even if the input terminal IN, the output terminal OUT, and the ground conductor 11 are printed on the opposite side where the ground conductor is printed, the input terminal IN shown in FIG. Since there is no need to print anything on the two surfaces on which the output terminals on the opposite side are transferred and printed, there is an advantage that the number of printing steps may be reduced.

【0041】[0041]

【発明の効果】本発明によれば下記の効果がある。 (1)入力端子の下面側回り込み部分と基体の下面側に
内蔵されたグランド電極及び、出力端子の下面側回り込
み部分と基体の下面側に内蔵されたグランド電極とがい
ずれも重ならないため、この部分に浮遊容量が存在しな
くなる。そのため従来この部分に存在した入力側及び出
力側の浮遊容量のバラツキにより、第1、第2の各短絡
回路を切断したとき調整ずみのフィルタ特性のシフト量
にバラツキが存在する欠点を改善することができる。
According to the present invention, the following effects can be obtained. (1) Since the lower surface side wraparound portion of the input terminal and the ground electrode built in on the lower surface side of the base and the lower side wraparound portion of the output terminal do not overlap with the ground electrode built in the lower surface side of the base, neither No stray capacitance exists in the part. Therefore, it is an object of the present invention to improve the disadvantage that the shift amount of the adjusted filter characteristic varies when the first and second short circuits are cut off due to the variation of the stray capacitance on the input side and the output side which has conventionally existed in this portion. Can be.

【0042】(2)下面側に内蔵されたグランド電極
の、入力端子の下面側回り込み部分と出力端子の下面側
回り込み部分とに凹部を形成するという簡単な手法によ
り、浮遊容量のバラツキによる欠点を有効に改善するこ
とができる。
(2) By a simple method of forming a concave portion on the lower surface side of the input terminal and the lower surface side of the output terminal of the ground electrode built in the lower surface side, the disadvantage due to the variation of the stray capacitance can be reduced. It can be improved effectively.

【0043】(3)入力端子の下面側回り込み部分と出
力端子の下面側回り込み部分の各位置の内側に、下面側
に内蔵されたグランド電極の側線部分が位置するように
形成するという簡単な手法により、浮遊容量のバラツキ
による欠点を有効に改善することができる。
(3) A simple method in which a side line portion of a ground electrode built in the lower surface side is formed inside each position of the lower surface side wraparound portion of the input terminal and the lower surface side wraparound portion of the output terminal. Thereby, the defect caused by the variation of the stray capacitance can be effectively improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の構成説明図である。FIG. 1 is a configuration explanatory diagram of an embodiment of the present invention.

【図2】本発明の積層形フィルタの一実施の形態の斜視
図である。
FIG. 2 is a perspective view of an embodiment of the laminated filter of the present invention.

【図3】本発明の積層形フィルタの電気回路図である。FIG. 3 is an electric circuit diagram of the multilayer filter of the present invention.

【図4】本発明の積層形フィルタの第2の実施の形態説
明図である。
FIG. 4 is an explanatory view of a second embodiment of the laminated filter of the present invention.

【図5】本発明の第3の実施の形態の斜視図である。FIG. 5 is a perspective view of a third embodiment of the present invention.

【図6】本発明の第3の実施の形態の構成説明図であ
る。
FIG. 6 is a configuration explanatory diagram of a third embodiment of the present invention.

【図7】積層形フィルタの電気回路図である。FIG. 7 is an electric circuit diagram of the multilayer filter.

【図8】積層形フィルタの特性調整説明図(その1)で
ある。
FIG. 8 is an explanatory diagram (part 1) of characteristic adjustment of the multilayer filter.

【図9】積層形フィルタの特性調整説明図(その2)で
ある。
FIG. 9 is an explanatory diagram (part 2) of adjusting characteristics of the multilayer filter.

【図10】短絡回路切断状態説明図である。FIG. 10 is an explanatory view of a short circuit cut state.

【図11】特性調整後の積層形フィルタのフィルタ特性
である。
FIG. 11 shows filter characteristics of the multilayer filter after characteristic adjustment.

【図12】従来の積層形フィルタの構成説明図である。FIG. 12 is an explanatory diagram of a configuration of a conventional laminated filter.

【図13】従来の積層形フィルタのトリミング状態説明
図である。
FIG. 13 is an explanatory diagram of a trimming state of a conventional laminated filter.

【図14】従来の積層形フィルタの構成説明図(その
1)である。
FIG. 14 is an explanatory diagram (part 1) of a configuration of a conventional laminated filter.

【図15】従来の積層形フィルタの構成説明図(その
2)である。
FIG. 15 is a diagram (part 2) illustrating the configuration of a conventional laminated filter.

【図16】従来の積層形フィルタの電気回路及び特性調
整説明図である。
FIG. 16 is an explanatory diagram of an electric circuit and characteristic adjustment of a conventional laminated filter.

【図17】従来の積層形フィルタの問題点説明図であ
る。
FIG. 17 is a diagram illustrating a problem of a conventional laminated filter.

【符号の説明】[Explanation of symbols]

10 基体 11 アース導体 121、122 グランドパターン DESCRIPTION OF SYMBOLS 10 Base 11 Ground conductor 121,122 Ground pattern

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基体と、これに入力端子と、出力端子と、
アース導体と、複数の共振回路と、第1のインピーダン
ス素子と、第2のインピーダンス素子と、第1の短絡回
路と、第2の短絡回路が形成された積層形フィルタであ
って、前記基体は6つの主面を有する多面体であって、
前記入力端子及び出力端子は前記基体の両側面の少なく
とも一面に形成されており、主面の1つにトリミング電
極部を有しており、前記第1の短絡回路は前記基体上に
設けられ一端が前記共振回路の1つと接続され他端が前
記基体の外面に導出されてかつ前記入力端子に接続さ
れ、これにより前記第1のインピーダンス素子を短絡し
ており、第2の短絡回路は、前記基体上に設けられ一端
が前記共振回路の他の1つと接続され他端が前記基体の
外面に導出されてかつ前記出力端子に接続され、これに
より前記第2のインピーダンス素子を短絡しており、前
記トリミング電極部は前記共振回路の一部を構成し、前
記基体にトリミング可能に設けられている積層形フィル
タにおいて、前記入力端子の下面側回り込み部分及び出
力端子の下面側回り込み部分と、下面側に内蔵されたグ
ランド電極とを非重畳状態に設けたことを特徴とする積
層形フィルタ。
A base, an input terminal, an output terminal,
A multilayer filter in which a ground conductor, a plurality of resonance circuits, a first impedance element, a second impedance element, a first short circuit, and a second short circuit are formed; A polyhedron having six major surfaces,
The input terminal and the output terminal are formed on at least one of both side surfaces of the base, have a trimming electrode portion on one of the main surfaces, and the first short circuit is provided on the base and one end is provided. Is connected to one of the resonance circuits, and the other end is led out to the outer surface of the base and connected to the input terminal, thereby short-circuiting the first impedance element. One end is provided on the base, one end is connected to the other one of the resonance circuits, and the other end is led out to the outer surface of the base and connected to the output terminal, thereby short-circuiting the second impedance element; The trimming electrode portion constitutes a part of the resonance circuit, and in the multilayer filter which is provided on the base so as to be capable of being trimmed, in the lower surface side wrap around the input terminal and the lower surface side around the output terminal. Laminated filters, characterized by comprising a viewing portion and a ground electrode which is built on the lower surface side non-overlapping state.
【請求項2】前記重ならない状態として、グランド電極
に凹部を形成したことを特徴とする請求項1記載の積層
形フィルタ。
2. The multilayer filter according to claim 1, wherein a concave portion is formed in the ground electrode as the non-overlapping state.
【請求項3】前記重ならない状態として、前記入力端子
の下面側回り込み部分及び前記出力側回り込み部分の位
置よりも内側に前記グランド電極の側線部分が位置する
ように形成したことを特徴とする請求項1記載の積層形
フィルタ。
3. The non-overlapping state wherein the side line portion of the ground electrode is located inside the positions of the lower surface side wraparound portion and the output side wraparound portion of the input terminal. Item 2. The laminated filter according to Item 1.
JP31798897A 1997-11-19 1997-11-19 Stacked-type filter Withdrawn JPH11150402A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31798897A JPH11150402A (en) 1997-11-19 1997-11-19 Stacked-type filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31798897A JPH11150402A (en) 1997-11-19 1997-11-19 Stacked-type filter

Publications (1)

Publication Number Publication Date
JPH11150402A true JPH11150402A (en) 1999-06-02

Family

ID=18094240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31798897A Withdrawn JPH11150402A (en) 1997-11-19 1997-11-19 Stacked-type filter

Country Status (1)

Country Link
JP (1) JPH11150402A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009225A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Laminated band pass filter, high frequency radio equipment, and method of manufacturing laminated band pass filter
JP2005203826A (en) * 2004-01-13 2005-07-28 Ngk Spark Plug Co Ltd Branching filter
JP2005323288A (en) * 2004-05-11 2005-11-17 Hosiden Corp Digital microphone

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002009225A1 (en) * 2000-07-24 2002-01-31 Matsushita Electric Industrial Co., Ltd. Laminated band pass filter, high frequency radio equipment, and method of manufacturing laminated band pass filter
US6768399B2 (en) 2000-07-24 2004-07-27 Matsushita Electric Industrial Co., Ltd. Laminated bandpass filter, high frequency radio device and laminated bandpass filter manufacturing method
JP2005203826A (en) * 2004-01-13 2005-07-28 Ngk Spark Plug Co Ltd Branching filter
JP2005323288A (en) * 2004-05-11 2005-11-17 Hosiden Corp Digital microphone

Similar Documents

Publication Publication Date Title
US6046409A (en) Multilayer microelectronic circuit
US6417745B1 (en) LC filter with a coupling capacitor formed by shared first and second capacitor patterns
JPH01295407A (en) Inductor, composite component including inductor and manufacture thereof
US6714100B2 (en) Monolithic electronic device
JP4136050B2 (en) Multilayer filter
JPH11150402A (en) Stacked-type filter
JPH06151243A (en) Laminated filter
US5682674A (en) Dielectric filter and method of manufacturing the same
JP3750792B2 (en) Front-end module for mobile communication equipment
JPH03210801A (en) Frequency adjustment method for strip line filter
JPH06204075A (en) Stacked ceramic electronic component for high frequency and its manufacture
JP3650433B2 (en) Antenna switch
JP3063886B2 (en) filter
JPH05152803A (en) Dielectric filter
JP4398201B2 (en) Composite high frequency components
JP2000209003A (en) Control method for filter characteristic
US6392505B1 (en) Dielectric device
JPH09214204A (en) Lamination filter
JPH11150436A (en) Laminated resonator and band-pass filter
JP2002075742A (en) Balanced transformer and method for adjusting its characteristics
JPH07202514A (en) Dielectric resonator device
JPH08330187A (en) Composite electronic device
JPH01208007A (en) Resonator and its manufacture
JP2002135005A (en) Laminated shared unit and method of regulating the same
US20120249258A1 (en) Electronic component

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050201