JP4136050B2 - Multilayer filter - Google Patents

Multilayer filter Download PDF

Info

Publication number
JP4136050B2
JP4136050B2 JP04677798A JP4677798A JP4136050B2 JP 4136050 B2 JP4136050 B2 JP 4136050B2 JP 04677798 A JP04677798 A JP 04677798A JP 4677798 A JP4677798 A JP 4677798A JP 4136050 B2 JP4136050 B2 JP 4136050B2
Authority
JP
Japan
Prior art keywords
electrode
ground
inductor
electrodes
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04677798A
Other languages
Japanese (ja)
Other versions
JPH11251856A (en
Inventor
敏之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP04677798A priority Critical patent/JP4136050B2/en
Publication of JPH11251856A publication Critical patent/JPH11251856A/en
Application granted granted Critical
Publication of JP4136050B2 publication Critical patent/JP4136050B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、携帯電話やコードレスホン等の移動体通信機器等の高周波回路に使用される帯域通過フィルタ特性を有する積層誘電体フィルタに関する。
【0002】
【従来の技術】
図4(A)は従来の積層フィルタの外観図、図4(B)は外観を示す斜視図、図5(A)は図4(B)のE−E断面図、図5(B)はその等価回路図である。この積層フィルタは、図4(B)に示すように、セラミック誘電体からなるほぼ直方体状をなす基体1の両端面に接地端子2、3を有し、両側面に入力端子4と出力端子5とを有する。
【0003】
この積層フィルタは、シート積層法やスクリーン印刷法により作製されるものである。図4(A)において、1a〜1iは誘電体層である。7、8、9はそれぞれ誘電体層1a、1f、1h上に形成した内部グランド電極であり、これらは両端が図4(B)に示す前記接地端子2、3に接続される。10a、10bは誘電体層1b上に形成され、ストリップラインとして作用するインダクタ電極である。
【0004】
11a、11bは誘電体層1dに形成された整合容量電極であり、それぞれ前記入力端子4、出力端子5に接続される。12は誘電体層1c上に形成され、両端が前記整合容量電極11a、11bに誘電体層1dを介して対向して整合容量電極11a、11bどうしを容量的に結合する減衰容量電極である。
【0005】
13a、13bはそれぞれ整合容量電極11a、11bと、グランド電極8との間に誘電体層1e、1fを介して挟まれて対向する第1のキャパシタ電極、13c、13dはそれぞれ誘電体層1g、1hを介してグランド電極8、9間に挟まれて対向する第2のキャパシタ電極である。
【0006】
前記インダクタ電極10aのホット端子側は、ビアホール14e、14c、14aを介して第2のキャパシタ電極13cおよび第1のキャパシタ電極13aに接続される。また、前記インダクタ電極10bのホット端子側は、ビアホール14f、14d、14bを介して第2のキャパシタ電極13dおよび第1のキャパシタ電極13bに接続される。インダクタ電極10a、10bのグランド側は、図4(B)に示した基体1の一端の接地端子2に接続される。このような接続関係は、図5(A)の断面図に示されている。ただし、図5(A)において、14は一連のビアホール14e、14c、14aまたは14f、14d、14bを示す。
【0007】
図5(B)の等価回路図において、前記インダクタ電極10a、10bはそれぞれインダクタンスLa2、Lb2を形成すると共に、互いに相互誘導(M)的に結合する。また、ビアホール14cと14a(14eはインダクタンスが小さいため無視する。)はインダクタンスLa1を構成し、ビアホール14dと14b(14fはインダクタンスが小さいため無視する。)はインダクタンスLb1を形成する。
【0008】
従って、入力端子4側に電気的に結合される回路のインダクタンスLaは、
La=La1+La2であり、また、出力端子5側に電気的に結合される回路のインダクタンスLbは、
Lb=Lb1+Lb2である。
【0009】
また、整合容量電極11a、11bと第1のキャパシタ電極13a、13bとによりそれぞれ整合容量Ci、Ciを形成する。また、整合容量電極11a、11bと減衰容量電極12とにより入力端子4と出力端子5との間の減衰容量Cpを形成する。
【0010】
また、第1のキャパシタ電極13a、13bとグランド電極8との間でそれぞれ容量Ca1、Cb1を形成する。また、第2のキャパシタ電極13c、13dとグランド電極8、9との間でそれぞれ容量Ca2、Ca3とCb2とCb3を形成する。これらの容量Ca1+Ca2+Ca3=Ca、
Cb1+Cb2+Cb3=Cbの各成分がそれぞれ前記インダクタンスLa、
Lbの成分に並列に接続されて図5(B)の等価回路を構成する。
【0011】
【発明が解決しようとする課題】
積層フィルタは、例えばシート積層法により製造する場合、誘電体層1a〜1hとなるグリーンシートに所定の電極を形成し、電極が形成されたグリーンシートおよび最上層となる誘電体グリーンシート1iとの積層を行うことにより積層素材を得た後、個片に分割する。この積層時における積層ずれと、分割時における切断ずれにより、前記グランド端子2に接続される前記インダクタ電極10a、10bは、電極10a、10bの長さが変化するため、インダクタンスLa1、Lb1と、相互誘導によるインダクタンス(結合値)が変化し、特性がばらつき、歩留りが低いという問題点があった。
【0012】
本発明は、上記問題点に鑑み、積層ずれや切断すれによるインダクタンス値と結合値の変動を極力おさえ、歩留りの高い積層フィルタを提供することを目的とする。
【0013】
【課題を解決するための手段】
この目的を達成するため、本発明の請求項1の積層フィルタは、セラミック誘電体でなる基体の両側面に設けられる入力端子、出力端子と、
基体の両端面に設けられた接地端子と、
前記基体の内部に設けられ、基体の両端面の接地端子に両端が接続される少なくとも2層以上のグランド電極と、
前記基体の内部に設けられ、一端が前記入力端子、出力端子にそれぞれ電気的に結合され、かつ相互誘導的に結合される複数のインダクタ電極と、
前記基体の内部の前記各インダクタ電極に対応してそれぞれ設けられてそれぞれLC共振器を構成するキャパシタ電極とを有する積層フィルタにおいて、
前記複数のインダクタ電極は前記基体の両端の接地端子の対向方向に長い直線状をなして両端の接地端子に到達しない範囲にわたり平行に並んで形成され、
前記各インダクタ電極のホット端子側と前記キャパシタ電極とは、ビアホールにより接続され、
前記各インダクタ電極の接地側端部は、ビアホールを介して少なくとも1つのグランド電極に接続され、
前記キャパシタ電極から前記グランド電極に至るインダクタンスが、前記キャパシタ電極と前記インダクタ電極とを接続するビアホールのインダクタンスと、前記インダクタ電極のインダクタンスと、前記インダクタ電極と前記グランド電極とを接続するビアホールのインダクタンスとの和によりなる
ことを特徴とする。
【0014】
請求項1においては、インダクタ電極の両端がそれぞれキャパシタ電極、グランド電極にそれぞれ基体内部で接続されるので、積層ずれや切断ずれによるインダクタ電極の長さやインダクタ電極間の結合値の変化が小さい。
【0015】
請求項2の積層フィルタは、請求項1において、
前記各インダクタ電極の接地側端部が、ビアホールを介して、少なくとも1つのグランド電極に対し、前記基体両端の接地端子間のほぼ中央部において接続されてなる
ことを特徴とする。
【0016】
請求項2においては、インダクタ電極の接地側が、グランド電極の中央部にビアホールにより接続されているので、ビアホールとグランド電極との接続部と基体端部の接地端子との間のインダクタンスの積層ずれや切断ずれによる変化が、ビアホールとグランド電極との接続部を中央部以外に設けた場合よりも小さくなる。
【0017】
【発明の実施の形態】
図1は本発明による積層フィルタの一実施の形態を示す積層構造図、図2(A)はその図5(A)相当断面図、図5(B)はその等価回路図である。
【0018】
図1の積層構造図と図2(A)の断面図において、図4(A)に示した従来の積層構造図と異なる点は、インダクタ電極10a、10bの接地側端部を、ビアホール15a、15bを介してグランド電極7に接続したことにある。各インダクタ電極10a、10bは、基体1の両端の接地端子2、3の対向方向に長い直線状をなして両端の接地端子2、3に到達しない範囲にわたり平行に並んで形成される。また、本実施の形態においては、ビアホール15a、15bを、グランド電極7における接地端子2、3間の中央部に接続している。各インダクタ電極10a、10bのホット端子側は、従来と同様に、それぞれビアホール14a、14c、14eを介して、あるいはビアホール14b、14d、14fを介して、それぞれキャパシタ電極13a、13cと、13b、13dに接続している。
【0019】
このような構成とすれば、ビアホール14cと14aのインダクタンスをLa1、ビアホール14dと14bのインダクタンスをLb1、インダクタ電極10a、10bの各インダクタンスをLa2、Lb2、ビアホール15a、15bの各インダクタンスをLa3、Lb3とすると、入力端子4側の共振回路のインダクタンスLa、出力端子5側の共振回路のインダクタンスLbはそれぞれ下記のようになる。
La=La1+La2+La3
Lb=Lb1+Lb2+Lb3
ここで、積層工程における積層ずれや積層素材から個片への切断のずれがあっても、インダクタ電極10a、10bは長さの変化を生じないため、インダクタンスLa2、Lb2の値は前記ずれによる影響を受けず、また、ビアホールのインダクタンスLa1、La2、Lb1、Lb2もその影響を受けない。また、インダクタ電極10a、10bの長さが前記ずれの影響を受けないから、相互誘導(M)の結合度のばらつきも小さくなる。これらのことから、前記ずれによるフィルタ特性のばらつきが小さくなる。
【0020】
この積層フィルタを接地端子2、3の対向方向に縦幅を3.2mm、入力端子4、出力端子5の対向方向の横幅を2.5mm、高さを1.5mmに設定し、従来のように、インダクタ電極10a、10bを接地端子2に接続した場合と、本実施の形態のようにグランド電極7の接地側端部をビアホール15a、15bを介して接地端子2、3間の中央部に接続した場合について、積層ずれまたは切断ずれによる特性の変化を調べた。
【0021】
図3(A)は、1.9GHz帯バンドパスフィルタにおける積層ずれ、切断ずれの量が±0.2mm変化した場合のフィルタの伝送特性を示す。図2(A)、図5(A)において、インダクタ電極10a、10bのずれは接地端子2側(左側)へ偏よる方向をプラス、接地端子3側(右側)へ偏よる方向をマイナスとした。図3(A)から分かるように、本発明による場合、従来例に比較して、ずれ量に対する通過帯域の変化が大幅に小さくなる。
【0022】
また、図3(B)、(C)は、バンドパスフィルタの中心周波数fo、比帯域幅wのずれによる変化を示す。中心周波数foとは、フィルタの伝送特性S21と反射特性S11との交差する周波数fa、fb(但し、fb>fa)の中心の周波数であり、比帯域幅wとは、フィルタの通過帯域fw(faとfbとの差)と中心周波数foとの比である。下にこれらの関連式を記す。
fo=(fa+fb)/2
fw=fb−fa
w=fw/fo
図3(B)に示すように、本発明による場合、ずれ量が±0.2mmの範囲においては、中心周波数foは殆ど変化しないが、従来例による場合、中心周波数foが約±0.08GHz程度変化する。
【0023】
また、図3(C)に示すように、ずれ量が±0.2mmの範囲においては、従来例の場合、比帯域幅wの変化は約±0.02程度となるが、本発明による場合、比帯域幅wの変化は約±0.008程度と従来例よりはるかに小さくなった。
【0024】
このように、本発明による場合、積層ずれや切断ずれによる中心周波数や通過帯域幅の変化が従来より大幅に小さくなる。
【0025】
本発明を実施する場合、ビアホール15a、15bとグランド電極7との接続点は、本実施の形態において示したように、接地端子2、3間のほぼ中央とすることがより好ましい。なぜならば、ビアホール15a、15bとグランド電極7との接続点と接地端子2、3との間に存在するわずかなインダクタンス成分の前記ずれによる変化が、接続点が中央であればより小さくなるからである。
【0026】
また、減衰容量電極12を設けない場合にも積層フィルタを構成することは可能であるが、減衰容量電極12を設けることにより、通過帯域の両側の帯域における減衰量を増大させて特性のよい積層フィルタを得ることが可能となる。
【0027】
また、整合容量電極11a、11bを設けてキャパシタ電極13a、13bに誘電体層を介して対向させることは、適正な面積並びにキャパシタ電極13a、13bとの間隔をもって整合容量電極を設けることにより、信号の反射を防止するために有効であるが、入力端子4や出力端子5をキャパシタ電極13a、13bにそれぞれ接続する構成も採用可能である。
【0028】
さらに、図1、図2の実施の形態において、キャパシタ電極は第2のキャパシタ電極13c、13dのみとしてもよく、さらにまた、キャパシタ電極は入力端子4、出力端子5にそれぞれ電気的に結合されるものとして、3層以上のものを設けてもよい。
【0029】
【発明の効果】
請求項1によれば、各インダクタ電極が、それぞれ入力端子、出力端子に対してキャパシタ電極を介して接続されると共に、各インダクタ電極のホット端子側と前記キャパシタ電極とは、ビアホールにより接続され、前記各インダクタ電極の接地側端部が、ビアホールを介して1つのグランド電極に接続されてなるので、積層ずれや切断ずれによるインダクタ電極の長さやインダクタ電極間の結合度が小さくなり、中心周波数や通過帯域幅等のフィルタ特性の変化を小さくすることができる。
【0030】
請求項2によれば、前記各インダクタ電極の接地側端部が、ビアホールを介して少なくとも1つのグランド電極の前記両端の接地端子間のほぼ中央部に接続されているので、積層ずれや切断ずれによるフィルタ特性の変化をさらに小さくすることができる。
【図面の簡単な説明】
【図1】本発明による積層フィルタの一実施の形態を示す積層構造図である。
【図2】(A)は図1の積層フィルタの図5(A)相当断面図、(B)はその等価回路図である。
【図3】(A)は従来例と本発明の積層ずれや切断ずれによる周波数特性の変化を各ずれ量に対応して示す図、(B)は従来例と本発明の積層ずれや切断ずれのずれ量に対応した中心周波数特性の変化を示す図、(C)は従来例と本発明の積層ずれや切断ずれのずれ量に対応した比帯域幅の変化を示す図である。
【図4】(A)従来の積層フィルタの一例を示す積層構造図、(B)はその外観を示す斜視図である。
【図5】(A)は図4(B)のE−E断面図、(B)はその等価回路図である。
【符号の説明】
1:基体、1a〜1i:誘電体層、2、3:接地端子、4:入力端子、5:出力端子、7、8、9:グランド電極、10a、10b:インダクタ電極、11a、11b:整合容量電極、12:減衰容量電極、13a、13b:第1のキャパシタ電極、13c、13d:第2のキャパシタ電極、14a〜14f、15a、15b:ビアホール
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a multilayer dielectric filter having band-pass filter characteristics used in a high-frequency circuit such as a mobile communication device such as a mobile phone or a cordless phone.
[0002]
[Prior art]
4A is an external view of a conventional multilayer filter, FIG. 4B is a perspective view showing the external appearance, FIG. 5A is a cross-sectional view taken along line EE of FIG. 4B, and FIG. It is the equivalent circuit diagram. As shown in FIG. 4B, this multilayer filter has ground terminals 2 and 3 on both end faces of a substantially rectangular parallelepiped base 1 made of a ceramic dielectric, and an input terminal 4 and an output terminal 5 on both side faces. And have.
[0003]
This multilayer filter is manufactured by a sheet lamination method or a screen printing method. In FIG. 4A, reference numerals 1a to 1i denote dielectric layers. Reference numerals 7, 8, and 9 denote internal ground electrodes formed on the dielectric layers 1a, 1f, and 1h, respectively, and both ends thereof are connected to the ground terminals 2 and 3 shown in FIG. Reference numerals 10a and 10b denote inductor electrodes which are formed on the dielectric layer 1b and function as strip lines.
[0004]
Reference numerals 11a and 11b denote matching capacitance electrodes formed on the dielectric layer 1d, which are connected to the input terminal 4 and the output terminal 5, respectively. Reference numeral 12 denotes an attenuating capacitance electrode formed on the dielectric layer 1c and having both ends opposed to the matching capacitance electrodes 11a and 11b via the dielectric layer 1d and capacitively coupling the matching capacitance electrodes 11a and 11b.
[0005]
Reference numerals 13a and 13b denote first capacitor electrodes sandwiched between the matching capacitor electrodes 11a and 11b and the ground electrode 8 through the dielectric layers 1e and 1f, respectively. Reference numerals 13c and 13d denote dielectric layers 1g and 13g, respectively. This is a second capacitor electrode which is sandwiched and opposed between the ground electrodes 8 and 9 via 1h.
[0006]
The hot electrode side of the inductor electrode 10a is connected to the second capacitor electrode 13c and the first capacitor electrode 13a through via holes 14e, 14c and 14a. The inductor electrode 10b has a hot terminal side connected to the second capacitor electrode 13d and the first capacitor electrode 13b through via holes 14f, 14d, and 14b. The ground sides of the inductor electrodes 10a and 10b are connected to the ground terminal 2 at one end of the base 1 shown in FIG. Such a connection relationship is shown in the cross-sectional view of FIG. In FIG. 5A, reference numeral 14 denotes a series of via holes 14e, 14c, 14a or 14f, 14d, 14b.
[0007]
In the equivalent circuit diagram of FIG. 5B, the inductor electrodes 10a and 10b form inductances La2 and Lb2, respectively, and are mutually coupled (M). Further, the via holes 14c and 14a (14e is ignored because the inductance is small) constitutes an inductance La1, and the via holes 14d and 14b (14f is ignored because the inductance is small) forms an inductance Lb1.
[0008]
Therefore, the inductance La of the circuit electrically coupled to the input terminal 4 side is
La = La1 + La2 and the inductance Lb of the circuit electrically coupled to the output terminal 5 side is
Lb = Lb1 + Lb2.
[0009]
In addition, matching capacitors Ci and Ci are formed by the matching capacitor electrodes 11a and 11b and the first capacitor electrodes 13a and 13b, respectively. The matching capacitance electrodes 11a and 11b and the attenuation capacitance electrode 12 form an attenuation capacitance Cp between the input terminal 4 and the output terminal 5.
[0010]
Capacitances Ca1 and Cb1 are formed between the first capacitor electrodes 13a and 13b and the ground electrode 8, respectively. Capacitances Ca2, Ca3, Cb2, and Cb3 are formed between the second capacitor electrodes 13c and 13d and the ground electrodes 8 and 9, respectively. These capacities Ca1 + Ca2 + Ca3 = Ca,
Each component of Cb1 + Cb2 + Cb3 = Cb is the inductance La,
The equivalent circuit shown in FIG. 5B is configured by being connected in parallel to the component Lb.
[0011]
[Problems to be solved by the invention]
When the multilayer filter is manufactured by, for example, a sheet lamination method, a predetermined electrode is formed on a green sheet to be the dielectric layers 1a to 1h, and the green sheet on which the electrode is formed and the dielectric green sheet 1i that is the uppermost layer. After obtaining a laminated material by laminating, it is divided into individual pieces. The inductor electrodes 10a and 10b connected to the ground terminal 2 change in length due to the stacking shift at the time of stacking and the cutting shift at the time of splitting, so that the lengths of the electrodes 10a and 10b change. There is a problem that inductance (coupling value) due to induction changes, characteristics vary, and yield is low.
[0012]
In view of the above problems, an object of the present invention is to provide a multilayer filter having a high yield by minimizing fluctuations in an inductance value and a coupling value due to misalignment or cutting.
[0013]
[Means for Solving the Problems]
In order to achieve this object, the multilayer filter according to claim 1 of the present invention includes an input terminal and an output terminal provided on both side surfaces of a substrate made of a ceramic dielectric,
A ground terminal provided on both end faces of the substrate;
At least two or more layers of ground electrodes provided inside the base and connected at both ends to ground terminals on both ends of the base;
A plurality of inductor electrodes provided inside the substrate, one end of which is electrically coupled to the input terminal and the output terminal, respectively, and coupled inductively;
In the multilayer filter having capacitor electrodes respectively provided corresponding to the respective inductor electrodes inside the base and constituting LC resonators,
The plurality of inductor electrodes are formed in parallel with each other over a range that does not reach the ground terminals at both ends in a long straight line in the opposing direction of the ground terminals at both ends of the base,
Wherein the hot terminal side and the capacitor electrode of each inductor electrodes are connected by via holes,
The ground side end of each inductor electrode is connected to at least one ground electrode through a via hole,
The inductance from the capacitor electrode to the ground electrode is the inductance of the via hole that connects the capacitor electrode and the inductor electrode, the inductance of the inductor electrode, and the inductance of the via hole that connects the inductor electrode and the ground electrode It is characterized by comprising the sum of
[0014]
According to the first aspect, since both ends of the inductor electrode are connected to the capacitor electrode and the ground electrode, respectively, the length of the inductor electrode and the change in the coupling value between the inductor electrodes due to the stacking shift or cutting shift are small.
[0015]
The multilayer filter according to claim 2 is the method according to claim 1.
A ground side end portion of each inductor electrode is connected to at least one ground electrode through a via hole at a substantially central portion between ground terminals at both ends of the base.
[0016]
According to the second aspect of the present invention, since the ground side of the inductor electrode is connected to the center portion of the ground electrode by a via hole, an inductance stacking deviation between the connection portion between the via hole and the ground electrode and the ground terminal at the end of the substrate is reduced. The change due to the cutting deviation is smaller than when the connection portion between the via hole and the ground electrode is provided at a portion other than the central portion.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a multilayer structure diagram showing an embodiment of a multilayer filter according to the present invention, FIG. 2 (A) is a sectional view corresponding to FIG. 5 (A), and FIG. 5 (B) is an equivalent circuit diagram thereof.
[0018]
1 and the cross-sectional view of FIG. 2 (A) are different from the conventional multilayer structure shown in FIG. 4 (A) in that the ground-side ends of the inductor electrodes 10a and 10b are connected to via holes 15a, This is because it is connected to the ground electrode 7 via 15b. The inductor electrodes 10a and 10b are formed in a line in parallel over a range that does not reach the ground terminals 2 and 3 at both ends while forming a long straight line in the opposing direction of the ground terminals 2 and 3 at both ends of the base 1. In the present embodiment, the via holes 15 a and 15 b are connected to the central portion between the ground terminals 2 and 3 in the ground electrode 7. The hot terminals of the inductor electrodes 10a and 10b are respectively connected to the capacitor electrodes 13a, 13c, 13b, and 13d through the via holes 14a, 14c, and 14e, or the via holes 14b, 14d, and 14f, respectively, as in the prior art. Connected to.
[0019]
With such a configuration, the inductance of the via holes 14c and 14a is La1, the inductance of the via holes 14d and 14b is Lb1, the inductances of the inductor electrodes 10a and 10b are La2 and Lb2, and the inductances of the via holes 15a and 15b are La3 and Lb3. Then, the inductance La of the resonance circuit on the input terminal 4 side and the inductance Lb of the resonance circuit on the output terminal 5 side are as follows.
La = La1 + La2 + La3
Lb = Lb1 + Lb2 + Lb3
Here, the inductor electrodes 10a and 10b do not change in length even when there is a stacking shift in the stacking process or a cut from the stacking material to the individual piece, so that the values of the inductances La2 and Lb2 are affected by the shift. In addition, the inductances La1, La2, Lb1, and Lb2 of the via holes are not affected. Further, since the lengths of the inductor electrodes 10a and 10b are not affected by the deviation, the variation in the coupling degree of the mutual induction (M) is reduced. For these reasons, variations in filter characteristics due to the deviation are reduced.
[0020]
In this multilayer filter, the vertical width is set to 3.2 mm in the opposing direction of the ground terminals 2 and 3, the lateral width in the opposing direction of the input terminal 4 and the output terminal 5 is set to 2.5 mm, and the height is set to 1.5 mm. In addition, when the inductor electrodes 10a and 10b are connected to the ground terminal 2, the ground side end of the ground electrode 7 is connected to the center between the ground terminals 2 and 3 via the via holes 15a and 15b as in the present embodiment. In the case of connection, changes in characteristics due to stacking deviation or cutting deviation were examined.
[0021]
FIG. 3A shows the transmission characteristics of the filter when the amount of stacking deviation and cutting deviation in the 1.9 GHz band bandpass filter changes by ± 0.2 mm. In FIG. 2 (A), FIG. 5 (A), the inductor electrodes 10a, deviation of 10b has a minus direction by polarization direction by polarization to the ground terminal 2 side (left side) plus a ground terminal 3 side (right side) did. As can be seen from FIG. 3A, in the case of the present invention, the change of the pass band with respect to the shift amount is significantly smaller than that of the conventional example.
[0022]
FIGS. 3B and 3C show changes due to a shift in the center frequency fo and the specific bandwidth w of the bandpass filter. The center frequency fo is the center frequency of the frequencies fa and fb (where fb> fa) where the transmission characteristic S21 and the reflection characteristic S11 of the filter intersect, and the specific bandwidth w is the passband fw ( (the difference between fa and fb) and the center frequency fo. These related formulas are described below.
fo = (fa + fb) / 2
fw = fb−fa
w = fw / fo
As shown in FIG. 3B, according to the present invention, the center frequency fo hardly changes in the range where the deviation amount is ± 0.2 mm, but in the conventional example, the center frequency fo is about ± 0.08 GHz. Varies.
[0023]
As shown in FIG. 3C, in the case of the conventional example, the change of the specific bandwidth w is about ± 0.02 in the range where the deviation amount is ± 0.2 mm. The change of the specific bandwidth w is about ± 0.008, which is much smaller than the conventional example.
[0024]
As described above, according to the present invention, changes in the center frequency and the pass bandwidth due to the stacking error and the cutting error are significantly reduced as compared with the conventional case.
[0025]
When practicing the present invention, the connection point between the via holes 15a and 15b and the ground electrode 7 is more preferably approximately at the center between the ground terminals 2 and 3, as shown in the present embodiment. This is because a small change in inductance component existing between the connection point between the via holes 15a and 15b and the ground electrode 7 and the ground terminals 2 and 3 is smaller if the connection point is the center. is there.
[0026]
In addition, it is possible to configure a multilayer filter even when the attenuation capacitor electrode 12 is not provided. However, by providing the attenuation capacitor electrode 12, the amount of attenuation in the bands on both sides of the pass band can be increased and a multilayer with good characteristics can be formed. A filter can be obtained.
[0027]
In addition, providing the matching capacitance electrodes 11a and 11b and facing the capacitor electrodes 13a and 13b through the dielectric layer can be achieved by providing the matching capacitance electrodes with an appropriate area and an interval from the capacitor electrodes 13a and 13b. However, it is also possible to adopt a configuration in which the input terminal 4 and the output terminal 5 are connected to the capacitor electrodes 13a and 13b, respectively.
[0028]
Further, in the embodiment of FIGS. 1 and 2, the capacitor electrode may be only the second capacitor electrodes 13c and 13d, and the capacitor electrode is electrically coupled to the input terminal 4 and the output terminal 5, respectively. As a thing, you may provide the thing of three or more layers.
[0029]
【The invention's effect】
According to claim 1, each inductor electrode is connected to the input terminal and the output terminal via the capacitor electrode, respectively, and the hot terminal side of each inductor electrode and the capacitor electrode are connected by a via hole, the ground-side end of each inductor electrodes, since it is connected to one of the ground electrodes through the via hole, the degree of coupling is reduced between the length and the inductor electrode of the inductor electrode due to laminating misalignment or disconnection deviation Ya center frequency Changes in filter characteristics such as passband width can be reduced.
[0030]
According to claim 2, since the ground side end of each inductor electrode is connected to a substantially central portion between the ground terminals at both ends of at least one ground electrode via a via hole, stacking misalignment or cutting misalignment The change in filter characteristics due to can be further reduced.
[Brief description of the drawings]
FIG. 1 is a multilayer structure diagram showing an embodiment of a multilayer filter according to the present invention.
2A is a cross-sectional view corresponding to FIG. 5A of the multilayer filter of FIG. 1, and FIG. 2B is an equivalent circuit diagram thereof.
FIGS. 3A and 3B are diagrams showing changes in frequency characteristics due to misalignment and cutting misalignment between the conventional example and the present invention, corresponding to each misalignment amount, and FIG. 3B is a misalignment misalignment and misalignment between the conventional example and the present invention. FIG. 6C is a diagram showing a change in the center frequency characteristic corresponding to the amount of deviation of the band, and FIG. 10C is a diagram showing a change in the relative bandwidth corresponding to the amount of deviation of the stacking deviation and the cutting deviation of the conventional example and the present invention.
FIG. 4A is a multilayer structure diagram showing an example of a conventional multilayer filter, and FIG. 4B is a perspective view showing its appearance.
5A is an EE cross-sectional view of FIG. 4B, and FIG. 5B is an equivalent circuit diagram thereof.
[Explanation of symbols]
1: Base, 1a to 1i: Dielectric layer, 2: 3, Ground terminal, 4: Input terminal, 5: Output terminal, 7, 8, 9: Ground electrode, 10a, 10b: Inductor electrode, 11a, 11b: Matching Capacitance electrode, 12: attenuation capacitor electrode, 13a, 13b: first capacitor electrode, 13c, 13d: second capacitor electrode, 14a-14f, 15a, 15b: via hole

Claims (2)

セラミック誘電体でなる基体の両側面に設けられる入力端子、出力端子と、
基体の両端面に設けられた接地端子と、
前記基体の内部に設けられ、基体の両端面の接地端子に両端が接続される少なくとも2層以上のグランド電極と、
前記基体の内部に設けられ、一端が前記入力端子、出力端子にそれぞれ電気的に結合され、かつ相互誘導的に結合される複数のインダクタ電極と、
前記基体の内部の前記各インダクタ電極に対応してそれぞれ設けられてそれぞれLC共振器を構成するキャパシタ電極とを有する積層フィルタにおいて、
前記複数のインダクタ電極は前記基体の両端の接地端子の対向方向に長い直線状をなして両端の接地端子に到達しない範囲にわたり平行に並んで形成され、
前記各インダクタ電極のホット端子側と前記キャパシタ電極とは、ビアホールにより接続され、
前記各インダクタ電極の接地側端部は、ビアホールを介して少なくとも1つのグランド電極に接続され、
前記キャパシタ電極から前記グランド電極に至るインダクタンスが、前記キャパシタ電極と前記インダクタ電極とを接続するビアホールのインダクタンスと、前記インダクタ電極のインダクタンスと、前記インダクタ電極と前記グランド電極とを接続するビアホールのインダクタンスとの和によりなる
ことを特徴とする積層フィルタ。
An input terminal and an output terminal provided on both side surfaces of a base made of a ceramic dielectric;
A ground terminal provided on both end faces of the substrate;
At least two or more layers of ground electrodes provided inside the base and connected at both ends to ground terminals on both ends of the base;
A plurality of inductor electrodes provided inside the substrate, one end of which is electrically coupled to the input terminal and the output terminal, respectively, and coupled inductively;
In a multilayer filter having a capacitor electrode provided corresponding to each inductor electrode inside the substrate and constituting an LC resonator, respectively.
The plurality of inductor electrodes are formed in parallel with each other over a range that does not reach the ground terminals at both ends in a long straight line in the opposing direction of the ground terminals at both ends of the base,
Wherein the hot terminal side and the capacitor electrode of each inductor electrodes are connected by via holes,
The ground side end of each inductor electrode is connected to at least one ground electrode through a via hole,
The inductance from the capacitor electrode to the ground electrode is the inductance of the via hole that connects the capacitor electrode and the inductor electrode, the inductance of the inductor electrode, and the inductance of the via hole that connects the inductor electrode and the ground electrode A multilayer filter characterized by comprising the sum of
請求項1において、
前記各インダクタ電極の接地側端部が、ビアホールを介して、少なくとも1つのグランド電極に対し、前記基体両端の接地端子間のほぼ中央部において接続されてなる
ことを特徴とする積層フィルタ。
In claim 1,
The multilayer filter, wherein a ground side end portion of each inductor electrode is connected to at least one ground electrode through a via hole at a substantially central portion between ground terminals at both ends of the substrate.
JP04677798A 1998-02-27 1998-02-27 Multilayer filter Expired - Lifetime JP4136050B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04677798A JP4136050B2 (en) 1998-02-27 1998-02-27 Multilayer filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04677798A JP4136050B2 (en) 1998-02-27 1998-02-27 Multilayer filter

Publications (2)

Publication Number Publication Date
JPH11251856A JPH11251856A (en) 1999-09-17
JP4136050B2 true JP4136050B2 (en) 2008-08-20

Family

ID=12756770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04677798A Expired - Lifetime JP4136050B2 (en) 1998-02-27 1998-02-27 Multilayer filter

Country Status (1)

Country Link
JP (1) JP4136050B2 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057543A (en) 2000-08-09 2002-02-22 Murata Mfg Co Ltd Laminated lc component
JP3567885B2 (en) * 2000-11-29 2004-09-22 株式会社村田製作所 Laminated LC filter
JP2005064779A (en) * 2003-08-11 2005-03-10 Hitachi Metals Ltd High pass filter and multiband antenna switching circuit using it, multiband antenna switch lamination module, and communication system
JP4593503B2 (en) * 2006-03-28 2010-12-08 三菱電機株式会社 Even harmonic mixer and its bandpass filter
JP2008182340A (en) * 2007-01-23 2008-08-07 Ngk Spark Plug Co Ltd Diplexer and multiplexer using the same
JP2009055344A (en) * 2007-08-27 2009-03-12 Ngk Spark Plug Co Ltd Laminated electronic component and adjusting method of frequency characteristic of laminated electronic component
KR101092390B1 (en) * 2007-10-23 2011-12-09 가부시키가이샤 무라타 세이사쿠쇼 Laminated electronic component and method for manufacturing the same
JP2009159328A (en) * 2007-12-26 2009-07-16 Ngk Spark Plug Co Ltd Multiplexer, triplexer and diplexer
JP5219858B2 (en) * 2009-01-29 2013-06-26 京セラ株式会社 BANDPASS FILTER, RADIO COMMUNICATION MODULE AND COMMUNICATION DEVICE DEVICE USING THE SAME
JP5811170B2 (en) * 2013-12-26 2015-11-11 Tdk株式会社 ESD protection parts

Also Published As

Publication number Publication date
JPH11251856A (en) 1999-09-17

Similar Documents

Publication Publication Date Title
US5608364A (en) Layered stripline filter including inductive coupling adjustment strip
US8378763B2 (en) Layered bandpass filter
JP3115149B2 (en) Multilayer dielectric filter
CN100466372C (en) Laminated filter with improved stop band attenuation
CN102986137A (en) Laminated band pass filter
JP4136050B2 (en) Multilayer filter
US6417745B1 (en) LC filter with a coupling capacitor formed by shared first and second capacitor patterns
US8018305B2 (en) Electronic component
JP2851981B2 (en) Multilayer dielectric filter
WO2014185200A1 (en) High frequency filter and high frequency module equipped with same
JPWO2010061815A1 (en) BANDPASS FILTER, RADIO COMMUNICATION MODULE AND RADIO COMMUNICATION DEVICE USING THE SAME
JP2710904B2 (en) Multilayer dielectric filter
JP4291488B2 (en) Multilayer dielectric resonator
JP4194878B2 (en) Multilayer dielectric filter
JPH11186807A (en) Lamination band pass filter and method for controlling its band width
KR100577742B1 (en) Stack filter for use in signal transmitting and receiving part of mobile phone
JP4185805B2 (en) Multilayer dielectric filter
JPH10190309A (en) Lamination type dielectric filter
JP2008035565A (en) Laminated type dielectric filter
JPH11186808A (en) Lamination filter
JP3469339B2 (en) High frequency filter
JPH10303602A (en) Lamination band pass filter
JPH11136001A (en) Laminated stripline filter improved in frequency characteristic
JPH1141004A (en) Laminate type dielectric filter
JPH11284406A (en) Stacked dielectric filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140613

Year of fee payment: 6

EXPY Cancellation because of completion of term