JPH11150246A - Capacitor-insulating film of semiconductor device and its manufacturing method - Google Patents
Capacitor-insulating film of semiconductor device and its manufacturing methodInfo
- Publication number
- JPH11150246A JPH11150246A JP9318197A JP31819797A JPH11150246A JP H11150246 A JPH11150246 A JP H11150246A JP 9318197 A JP9318197 A JP 9318197A JP 31819797 A JP31819797 A JP 31819797A JP H11150246 A JPH11150246 A JP H11150246A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- nitride film
- insulating film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 80
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 80
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 45
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 30
- 229910021529 ammonia Inorganic materials 0.000 claims description 21
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 20
- 239000002994 raw material Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 11
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 12
- 229920005591 polysilicon Polymers 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 2
- 229910007277 Si3 N4 Inorganic materials 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 176
- 230000015572 biosynthetic process Effects 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 14
- 239000007789 gas Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 5
- 230000035882 stress Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical group CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 235000019589 hardness Nutrition 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】この発明は、IC等の半導体
装置に含まれるキャパシターの絶縁膜の構造、およびそ
の製造方法に関する。The present invention relates to a structure of an insulating film of a capacitor included in a semiconductor device such as an IC, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】半導体装置に含まれるキャパシターは、
不純物を含むポリシリコンである下層電極の上に絶縁膜
を形成し、その絶縁膜上に不純物を含むポリシリコンに
より上層電極を形成して構成される。従来の絶縁膜は、
シリコン酸化膜(SiO2)とシリコン窒化膜(Si3N4)との組
み合わせからなり、O/N(酸化膜/窒化膜)の2層構
造、あるいはO/N/O(酸化膜/窒化膜/酸化膜)の3
層構造である。いずれの構成でも、酸化膜の厚さは3nm
程度、窒化膜の厚さは3nm〜10nmの厚さである。シリコ
ン窒化膜は、ジクロールシラン(SiH2Cl2)あるいはモノ
シラン(SiH4)と、アンモニア(NH3)とを用いて低圧化学
気相成長法(LPCVD法)により形成されている。2. Description of the Related Art Capacitors included in semiconductor devices include:
An insulating film is formed on a lower electrode made of polysilicon containing impurities, and an upper electrode is formed of polysilicon containing impurities on the insulating film. Conventional insulating film
It consists of a combination of a silicon oxide film (SiO 2 ) and a silicon nitride film (Si 3 N 4 ), and has a two-layer structure of O / N (oxide film / nitride film) or O / N / O (oxide film / nitride film) / Oxide film) 3
It has a layer structure. In any case, the thickness of the oxide film is 3 nm
The thickness of the nitride film is about 3 nm to 10 nm. The silicon nitride film is formed by low pressure chemical vapor deposition (LPCVD) using dichlorosilane (SiH 2 Cl 2 ) or monosilane (SiH 4 ) and ammonia (NH 3 ).
【0003】シリコン窒化膜の形成時、ジクロールシラ
ンとアンモニアとを用いる場合には反応の下限温度が約
600℃であるが、温度が高いほど膜の形成速度が速いた
め、従来は700℃〜750℃で形成されている。また、ジク
ロールシランに対するアンモニアの流量比(NH3/SiH2C
l2)は、10〜100程度に設定されている。When dichlorosilane and ammonia are used in forming a silicon nitride film, the lower limit temperature of the reaction is about
Although the temperature is 600 ° C., the higher the temperature, the faster the film formation rate. Therefore, conventionally, the film is formed at 700 ° C. to 750 ° C. Also, the flow ratio of ammonia to dichlorosilane (NH 3 / SiH 2 C
l 2 ) is set to about 10 to 100.
【0004】[0004]
【発明が解決しようとする課題】半導体装置の小型化に
伴って小さい電極面積で大きな静電容量を確保するため
に絶縁膜には薄い膜が求められているが、一方で絶縁性
を確保するためには所定の膜厚が必要とされる。上述し
たO/N/Oの3層構造の従来の絶縁膜は、2層のシリ
コン酸化膜を有しているため絶縁膜全体に占める酸化膜
の割合が大きいが、シリコン酸化膜はシリコン窒化膜と
比較すると誘電率が低いため、絶縁膜全体の平均誘電率
が比較的低く、一定の膜厚で得られる静電容量は比較的
小さくなる。また、従来の3層構造の絶縁膜では、両側
で電極に接して形成されたシリコン酸化膜の不純物に対
するブロック性が低く、かつ、その機械的な強度、凹凸
の影響にも弱いため、ポリシリコン電極からの不純物が
酸化膜中に拡散したり、外部からの応力がかかった場
合、あるいは三次元構造の電極や表面に凹凸がある電極
を用いる場合に、絶縁性が低下し、特に絶縁膜が薄い場
合にはこの低下が顕著となる。As the size of the semiconductor device is reduced, a thin film is required for the insulating film in order to secure a large capacitance with a small electrode area. For this purpose, a predetermined film thickness is required. The above-described conventional insulating film having a three-layer structure of O / N / O has two layers of silicon oxide films, and thus the proportion of the oxide film in the entire insulating film is large, but the silicon oxide film is a silicon nitride film. Since the dielectric constant is lower than that of, the average dielectric constant of the entire insulating film is relatively low, and the capacitance obtained with a constant film thickness is relatively small. In a conventional insulating film having a three-layer structure, a silicon oxide film formed in contact with electrodes on both sides has a low blocking property against impurities and is weak against the mechanical strength and unevenness. When the impurities from the electrodes diffuse into the oxide film, when an external stress is applied, or when a three-dimensional structure electrode or an electrode having unevenness on the surface is used, the insulating property is reduced. When the thickness is thin, this decrease becomes remarkable.
【0005】一方、従来のO/Nの2層構造で、従来の
製法により薄い絶縁膜を形成すると、電圧印加により絶
縁膜が破壊するまでの寿命が短く、キャパシタの寿命、
ひいてはキャパシタを含むIC等の半導体装置の寿命が
短くなるという問題がある。On the other hand, if a thin insulating film is formed by a conventional manufacturing method in a conventional O / N two-layer structure, the life until the insulating film is broken by applying a voltage is short, and the life of the capacitor is reduced.
As a result, there is a problem that the life of a semiconductor device such as an IC including a capacitor is shortened.
【0006】この発明は、上述した従来技術の問題点に
鑑みてなされたものであり、3層構造の場合には、所定
の膜厚で従来より大きな静電容量が確保でき、かつ、良
好な絶縁性を保つことができるキャパシタ絶縁膜の構
造、2層構造の場合には、薄型化した場合にも耐久性の
高いキャパシタ絶縁膜の製造方法を提供することを目的
とする。The present invention has been made in view of the above-mentioned problems of the prior art, and in the case of a three-layer structure, a larger capacitance than the conventional one can be ensured at a predetermined film thickness, and good results are obtained. It is an object of the present invention to provide a method for manufacturing a capacitor insulating film which can maintain the insulating property and has a high durability even in a case where the capacitor insulating film has a two-layer structure and has a small thickness.
【0007】[0007]
【課題を解決するための手段】この発明にかかる半導体
装置の3層構造のキャパシタ絶縁膜は、シリコン酸化膜
とシリコン窒化膜とから構成され、下層、上層の電極間
に配置される半導体装置のキャパシタ絶縁膜において、
下層電極に、第1のシリコン窒化膜、シリコン酸化膜、
第2のシリコン窒化膜を順に積層して構成されることを
特徴とする。このような絶縁膜は、下層電極上に第1の
シリコン窒化膜を形成する段階と、第1のシリコン窒化
膜上にシリコン酸化膜を形成する段階と、シリコン酸化
膜上に第2のシリコン窒化膜を形成する段階とを経て形
成される。A three-layer capacitor insulating film of a semiconductor device according to the present invention comprises a silicon oxide film and a silicon nitride film, and is provided between a lower layer and an upper layer electrode. In the capacitor insulating film,
A first silicon nitride film, a silicon oxide film,
The second silicon nitride film is sequentially laminated. Such an insulating film includes a step of forming a first silicon nitride film on the lower electrode, a step of forming a silicon oxide film on the first silicon nitride film, and a step of forming a second silicon nitride film on the silicon oxide film. And a step of forming a film.
【0008】上記の構成では、シリコン酸化膜の厚さが
3nm以上であることが望ましく、また、第1、第2の
シリコン窒化膜の膜厚がほぼ等しいことが望ましい。第
1のシリコン窒化膜は、下層電極を熱窒化した後、LP
CVD法によりシリコン窒化膜を堆積することにより形
成することができ、あるいは、ロードロック式のLPC
VD法によりシリコン窒化膜を堆積することにより形成
することができる。さらに、シリコン酸化膜を形成する
段階では、CVD法によりシリコン酸化膜を堆積した
後、酸化雰囲気中でアニールすることが望ましく、アン
モニアガス中でアニールした後、酸化雰囲気中でアニー
ルすればより望ましい。In the above configuration, it is desirable that the thickness of the silicon oxide film is 3 nm or more, and that the first and second silicon nitride films have substantially the same thickness. After the first silicon nitride film is thermally nitrided on the lower electrode,
It can be formed by depositing a silicon nitride film by a CVD method, or a load lock type LPC.
It can be formed by depositing a silicon nitride film by the VD method. Further, in the step of forming the silicon oxide film, it is preferable to perform annealing in an oxidizing atmosphere after depositing the silicon oxide film by the CVD method, and more preferable to anneal in an oxidizing atmosphere after annealing in an ammonia gas.
【0009】また、この発明にかかる半導体装置の2層
構造のキャパシタ絶縁膜の製造方法は、下層電極上にジ
クロールシランとアンモニアとを原料としてLPCVD
法により600〜700℃の範囲、望ましくは650〜
700℃の範囲でシリコン窒化膜を形成する段階と、こ
のシリコン窒化膜上にシリコン酸化膜を形成する段階と
を有することを特徴とする。Further, according to the method of manufacturing a capacitor insulating film having a two-layer structure of a semiconductor device according to the present invention, LPCVD using dichlorosilane and ammonia as raw materials on a lower electrode is provided.
In the range of 600 to 700 ° C., preferably 650 to 700 ° C.
Forming a silicon nitride film in a temperature range of 700 ° C. and forming a silicon oxide film on the silicon nitride film;
【0010】さらに、この発明にかかる半導体装置の2
層構造のキャパシタ絶縁膜の他の製造方法は、下層電極
上にジクロールシランとアンモニアとを原料としてLP
CVD法によりジクロールシランに対するアンモニアの
流量比が1〜5の範囲でシリコン窒化膜を形成する段階
と、このシリコン窒化膜上にシリコン酸化膜を形成する
段階とを有することを特徴とする。Further, the semiconductor device according to the present invention has a
Another method for manufacturing a capacitor insulating film having a layered structure is to use LP with dichlorosilane and ammonia as raw materials on a lower electrode.
The method includes a step of forming a silicon nitride film at a flow rate ratio of ammonia to dichlorosilane of 1 to 5 by a CVD method, and a step of forming a silicon oxide film on the silicon nitride film.
【0011】[0011]
【発明の実施の形態】以下、この発明にかかる半導体装
置のキャパシタ絶縁膜、およびその製造方法の実施形態
を説明する。実施形態1のキャパシタ絶縁膜を含む半導
体装置のキャパシタは、図1に示されるように、基板1
上に高濃度に不純物を含んだポリシリコンにより下層電
極2を形成し、この下層電極2上に3層構造の絶縁膜3
を形成し、最後に絶縁膜3上に上層電極4を下層電極2
と同じく不純物を含むポリシリコンにより形成すること
により構成されている。なお、電極2,4は、シリコン
により形成してもよい。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a capacitor insulating film of a semiconductor device according to the present invention and a method of manufacturing the same will be described. As shown in FIG. 1, the capacitor of the semiconductor device including the capacitor insulating film of the first embodiment has a substrate 1
A lower electrode 2 is formed of polysilicon containing impurities at a high concentration, and an insulating film 3 having a three-layer structure is formed on the lower electrode 2.
Is formed, and finally the upper electrode 4 is formed on the insulating film 3 by the lower electrode 2.
It is formed of polysilicon containing impurities in the same manner as described above. The electrodes 2 and 4 may be formed of silicon.
【0012】絶縁膜3は、下層電極2側から順に、第1
のシリコン窒化膜(Si3N4)3a、シリコン酸化膜(SiO2)
3b、第2のシリコン窒化膜(Si3N4)3cが重ねて構成
されるN/O/Nの3層構造である。シリコン酸化膜3
bの膜厚は3nm以上確保されており、第1、第2のシ
リコン窒化膜3a,3cの膜厚はほぼ等しくなるよう設
定されている。The insulating film 3 is formed in the order of the first
Silicon nitride film (Si 3 N 4 ) 3a, silicon oxide film (SiO 2 )
3b and a three-layer structure of N / O / N constituted by stacking a second silicon nitride film (Si 3 N 4 ) 3c. Silicon oxide film 3
The thickness of b is 3 nm or more, and the thicknesses of the first and second silicon nitride films 3a and 3c are set to be substantially equal.
【0013】シリコン窒化膜はシリコン酸化膜と比較し
て高い緻密性と硬度を持ち、不純物やガスに対するブロ
ック性が高く、凹凸に強いという特性を持っている。し
たがって、実施形態1のように電極に接する位置にシリ
コン窒化膜3a,3cを設けることにより、電極2,4
に含まれる不純物の絶縁膜3内への拡散を防ぐことがで
きると共に、外部から加えられる機械的な応力に対する
耐性も強くなり、不純物の混入や機械的なストレス、電
極の凹凸形状による絶縁膜の特性の劣化を防ぐことがで
きる。The silicon nitride film has higher densities and hardnesses than the silicon oxide film, has a high blocking property against impurities and gases, and has a property of being resistant to irregularities. Therefore, by providing the silicon nitride films 3a and 3c at the positions in contact with the electrodes as in the first embodiment, the electrodes 2 and 4 can be formed.
Can be prevented from diffusing into the insulating film 3 and the resistance to mechanical stress applied from the outside can be increased. Deterioration of characteristics can be prevented.
【0014】キャパシタの静電容量は電極間の距離に反
比例し、絶縁膜の誘電率に比例するため、静電容量を大
きくするためには絶縁膜を薄くし、絶縁膜の誘電率を高
めればよいことになる。シリコン酸化膜の誘電率3.9
に対してシリコン窒化膜の誘電率は6.9と高いため、
実施形態1のように絶縁膜3中に占める窒化膜の割合を
大きくすることにより、絶縁膜の平均誘電率を高めるこ
とができ、従来と同じ厚さでも静電容量を大きく確保す
ることができる。Since the capacitance of a capacitor is inversely proportional to the distance between the electrodes and proportional to the dielectric constant of the insulating film, in order to increase the capacitance, it is necessary to make the insulating film thinner and increase the dielectric constant of the insulating film. It will be good. Dielectric constant of silicon oxide film 3.9
Since the dielectric constant of the silicon nitride film is as high as 6.9,
By increasing the proportion of the nitride film in the insulating film 3 as in the first embodiment, the average dielectric constant of the insulating film can be increased, and a large capacitance can be ensured even with the same thickness as in the related art. .
【0015】また、第1、第2のシリコン窒化膜3a,
3cの膜厚をほぼ等しく設定することにより、極性依存
性をなくすことができる。図2のバンド図に示されるよ
うに、シリコン窒化膜中の電流の伝導はプールフレンケ
ル型の正孔が主であるため、下層電極(カソード)2、上
層電極(アノード)4の両極側にシリコン窒化膜3a,3
cを有することにより、負バイアス、正バイアスいずれ
の場合にも電子の伝導が抑えられる。加えて、シリコン
酸化膜3bの膜厚が3nm以上あるために正孔の伝導は
シリコン酸化膜3bにより抑えられる。このように電
子、正孔の伝導が共に抑えられるため、リーク電流を抑
制することができる。The first and second silicon nitride films 3a, 3a,
By setting the thickness of 3c to be substantially equal, the polarity dependency can be eliminated. As shown in the band diagram of FIG. 2, the current conduction in the silicon nitride film is mainly caused by pool Frenkel holes, so that silicon is provided on both electrode sides of the lower electrode (cathode) 2 and the upper electrode (anode) 4. Nitride films 3a, 3
By having c, electron conduction is suppressed in both cases of a negative bias and a positive bias. In addition, since the thickness of the silicon oxide film 3b is 3 nm or more, hole conduction is suppressed by the silicon oxide film 3b. Since the conduction of electrons and holes is suppressed as described above, leakage current can be suppressed.
【0016】次に、実施形態1のキャパシタの形成方法
について説明する。キャパシタを含むウェーハは、CV
D装置のチャンバ内でモノシラン(SiH4)を原料とする低
圧化学気相成長法(LPCVD法)により600℃前後で
処理され、表面に下層電極2に相当するポリシリコンの
層が形成される。Next, a method of forming the capacitor according to the first embodiment will be described. The wafer containing the capacitor has a CV
A low pressure chemical vapor deposition (LPCVD) process using monosilane (SiH 4 ) as a raw material is performed at about 600 ° C. in a chamber of the D apparatus to form a polysilicon layer corresponding to the lower electrode 2 on the surface.
【0017】下層電極2が形成されたウェーハは、アン
モニア(NH3)を用いて急速熱処理(Rapid Thermal Proces
s; RTP)により800℃以上の温度で窒化される。熱窒
化により表面にシリコン窒化膜の薄い層が形成されたウ
ェーハは、CVD装置のチャンバ内に配置され、ジクロ
ールシラン(SiH2Cl2)とアンモニア(NH3)とを原料として
LPCVD法により700〜750℃で処理され、所定
の膜厚に達するまでシリコン窒化膜が蓄積される。The wafer on which the lower electrode 2 is formed is subjected to a rapid thermal treatment using ammonia (NH 3 ).
s; RTP) at a temperature of 800 ° C. or higher. The wafer having a thin layer of silicon nitride film formed on the surface by thermal nitridation is placed in a chamber of a CVD apparatus, and 700 ppm by LPCVD using dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ) as raw materials. 750 ° C., and a silicon nitride film is accumulated until a predetermined thickness is reached.
【0018】熱窒化のみで所定の膜厚の窒化膜を形成し
ようとすると、高温で長時間の熱処理が必要となる。一
方、RTPを経ずに通常のLPCVD法により処理する
と、窒化膜が形成される前にポリシリコン層の表面が酸
化し、下層電極2とシリコン窒化膜3aとの間に酸化膜
が形成される。このため、一旦RTPで薄い窒化膜を形
成した後、LPCVD法により膜を成長させている。In order to form a nitride film having a predetermined thickness only by thermal nitriding, a long-time heat treatment at a high temperature is required. On the other hand, if the process is performed by the ordinary LPCVD method without passing through the RTP, the surface of the polysilicon layer is oxidized before the nitride film is formed, and an oxide film is formed between the lower electrode 2 and the silicon nitride film 3a. . Therefore, after a thin nitride film is once formed by RTP, the film is grown by LPCVD.
【0019】なお、ロードロック式のLPCVD装置を
用いる場合には、RTPを経なくとも下層電極2上に酸
化膜を形成することなくシリコン窒化膜3aを形成する
ことができる。この場合にも、チャンバ内でジクロール
シラン(SiH2Cl2)とアンモニア(NH3)とを原料としてLP
CVD法により700〜750℃で処理され、ポリシリ
コン層の上に第1のシリコン窒化膜(Si3N4)3aが形成
される。When a load-lock type LPCVD apparatus is used, the silicon nitride film 3a can be formed on the lower electrode 2 without forming an oxide film without performing RTP. Also in this case, LP is performed in a chamber using dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ) as raw materials.
The first silicon nitride film (Si 3 N 4 ) 3 a is formed on the polysilicon layer by processing at 700 to 750 ° C. by the CVD method.
【0020】次に、第1のシリコン窒化膜3aが形成さ
れたウェーハは、CVD装置のチャンバ内に配置され、
モノシラン(SiH4)と酸化窒素(N2O)とを原料としてLP
CVD法により700〜800℃で処理され、第1のシ
リコン窒化膜3aの上にシリコン酸化膜(SiO2)3bが形
成される。シリコン酸化膜3bは、テトラエチルオルソ
シリケート(Tetra-Ethyl-Ortho-Silicate; TEOS)の熱分
解を用いてLPCVD法により600〜700℃で処理
することにより形成することもできる。Next, the wafer on which the first silicon nitride film 3a has been formed is placed in a chamber of a CVD apparatus.
LP using monosilane (SiH 4 ) and nitrogen oxide (N 2 O) as raw materials
The silicon oxide film (SiO 2 ) 3b is formed on the first silicon nitride film 3a by processing at 700 to 800 ° C. by the CVD method. The silicon oxide film 3b can also be formed by processing at 600 to 700 ° C. by LPCVD using thermal decomposition of tetra-ethyl-ortho-silicate (TEOS).
【0021】上記のようにシリコン酸化膜3bをCVD
法により形成した場合には、膜が疎であり、欠陥を含む
可能性があるため、ウェーハはシリコン酸化膜3bの形
成後にアニール装置で処理される。アニールは、酸素(O
2)、あるいは酸化窒素(N2O)を含む酸化雰囲気中で行わ
れる。このとき、アニール温度を800℃程度に設定し
ておくと、膜厚の増加を防ぐことができる。また、雰囲
気に酸化窒素(N2O)が含まれる場合には、シリコン酸化
膜3b中の未結合手を低温で短時間のうちに解消するこ
とができる。なお、アンモニア(NH3)ガスの中でアニー
ルをした後に、上記の酸化雰囲気によりアニールするよ
うにしてもよい。As described above, the silicon oxide film 3b is formed by CVD.
When formed by the method, the film is sparse and may contain defects. Therefore, the wafer is processed by the annealing device after the formation of the silicon oxide film 3b. Annealing is performed using oxygen (O
2 ) or in an oxidizing atmosphere containing nitrogen oxide (N 2 O). At this time, if the annealing temperature is set to about 800 ° C., an increase in the film thickness can be prevented. When the atmosphere contains nitrogen oxide (N 2 O), dangling bonds in the silicon oxide film 3b can be eliminated at a low temperature in a short time. After annealing in ammonia (NH 3 ) gas, annealing may be performed in the above-described oxidizing atmosphere.
【0022】シリコン酸化膜3bは、上記のようなCV
D法により形成する他、熱酸化装置を用いて形成しても
よい。熱酸化による場合には、800〜950℃のウェ
ット雰囲気で第1のシリコン窒化膜3aの表面を酸化さ
せてシリコン酸化膜3bを形成する。ただし、この場合
には、第1のシリコン窒化膜3aの膜厚の約1/2が酸
化膜に転換されるため、この転換される膜厚を考慮に入
れて、第1のシリコン窒化膜3aの形成時の厚さを最終
的な厚さより厚く設定しておく必要がある。The silicon oxide film 3b has a CV as described above.
In addition to the formation using the method D, the formation may be performed using a thermal oxidation device. In the case of thermal oxidation, the surface of the first silicon nitride film 3a is oxidized in a wet atmosphere at 800 to 950 ° C. to form a silicon oxide film 3b. However, in this case, about の of the thickness of the first silicon nitride film 3a is converted to an oxide film. It is necessary to set the thickness at the time of formation of the layer larger than the final thickness.
【0023】シリコン酸化膜3bが形成されたウェーハ
は、CVD装置のチャンバにセットされ、ジクロールシ
ラン(SiH2Cl2)とアンモニア(NH3)とを原料としてLPC
VD法により700〜750℃で処理される。これによ
り、シリコン酸化膜3bの上に第2のシリコン窒化膜(S
i3N4)3cが形成される。第2のシリコン窒化膜3cが
形成されたウェーハは、最後にCVD装置のチャンバ内
でモノシラン(SiH4)を原料とするLPCVD法により6
00℃前後で処理され、表面に上層電極4に相当するポ
リシリコンの層が形成される。The wafer on which the silicon oxide film 3b is formed is set in a chamber of a CVD apparatus, and LPC is performed using dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ) as raw materials.
Treated at 700 to 750 ° C. by VD method. As a result, the second silicon nitride film (S
i 3 N 4 ) 3c is formed. The wafer on which the second silicon nitride film 3c has been formed is finally subjected to LPCVD using monosilane (SiH 4 ) as a raw material in a chamber of a CVD apparatus.
The treatment is performed at about 00 ° C., and a polysilicon layer corresponding to the upper electrode 4 is formed on the surface.
【0024】図3は、上述した実施形態1の実施例2例
と従来のO/N/Oの3層構造の比較例とを対象に実施
した経時破壊(TDDB)試験の結果を示すグラフであ
る。試験は、電界12.5MV/cm、電極の面積0.
14mm2の条件下で行われており、グラフはストレス
時間(横軸、単位:秒)に対するキャパシタの累積不良率
(縦軸、単位:%)を示している。FIG. 3 is a graph showing the results of a time-destruction (TDDB) test performed on Example 2 of Embodiment 1 described above and a comparative example of a conventional three-layer structure of O / N / O. is there. The test was conducted under the conditions of an electric field of 12.5 MV / cm and an electrode area of 0.
Are carried out under conditions of 14 mm 2, graph stress time (horizontal axis, in seconds) Cumulative failure rate of the capacitor with respect to
(Vertical axis, unit:%).
【0025】実施例1は、上述した何通りかの製法のう
ち、RTPにより1.6nmの窒化膜を形成した後にL
PCVD法により3.9nmの窒化膜を堆積して第1の
シリコン窒化膜3aを形成し、CVD法によりシリコン
酸化膜を8.1nm形成して酸化雰囲気中でアニール
し、LPCVD法により5.5nmの第2のシリコン窒
化膜3cを形成して構成されている。In the first embodiment, after forming a 1.6 nm nitride film by RTP, L
A 3.9 nm nitride film is deposited by PCVD to form a first silicon nitride film 3a, a 8.1 nm silicon oxide film is formed by CVD, annealed in an oxidizing atmosphere, and 5.5 nm by LPCVD. Is formed by forming the second silicon nitride film 3c.
【0026】実施例2は、実施例1のシリコン酸化膜3
bの形成後にアンモニア(NH3)ガスの中で850℃で6
0秒アニールし、さらに酸化雰囲気(酸素(O2))中で85
0℃で60秒アニールして形成されている。第1、第2
のシリコン窒化膜3a,3cの形成、各膜厚は実施例1
と同一である。比較例は、下層電極側から5.5nmの
シリコン酸化膜、8.1nmのシリコン窒化膜、5.5
nmのシリコン酸化膜が順に積層して形成された絶縁膜
を有している。In the second embodiment, the silicon oxide film 3 of the first embodiment is used.
After formation of b in ammonia (NH 3 ) gas at 850 ° C.
Anneal for 0 seconds, and further in an oxidizing atmosphere (oxygen (O 2 )) for 85
It is formed by annealing at 0 ° C. for 60 seconds. 1st, 2nd
Of the silicon nitride films 3a and 3c,
Is the same as In the comparative examples, a 5.5 nm silicon oxide film, a 8.1 nm silicon nitride film, and a 5.5 nm
An insulating film is formed by laminating silicon oxide films each having a thickness of nm.
【0027】図3に示されるとおり、絶縁膜がN/O/
Nの3層で構成される実施形態1のいずれの実施例も、
O/N/Oの3層構造の比較例よりも寿命が長く、初期
不良の発生率も低くなる。また、シリコン酸化膜3bの
アニールに際し、最初にアンモニアを用いて処理した後
に酸化雰囲気中で処理することにより、アンモニアによ
る処理を経ずに酸化雰囲気中で処理するよりも寿命が延
びることが理解できる。As shown in FIG. 3, the insulating film is N / O /
In any of the examples of the first embodiment including three layers of N,
The life is longer and the incidence of initial failure is lower than in the comparative example having the three-layer structure of O / N / O. Further, it can be understood that, when annealing the silicon oxide film 3b, the treatment is first performed using ammonia and then the treatment is performed in an oxidizing atmosphere, whereby the life is extended as compared with the case where the treatment is performed in an oxidizing atmosphere without the treatment with ammonia. .
【0028】図4は、実施形態2のキャパシタを示す。
実施形態2では、下層電極2と上層電極4との間に配置
された絶縁膜6が、下層電極2側から順に、シリコン窒
化膜6aとシリコン酸化膜6bとのN/Oの2層構造で
構成されている。シリコン窒化膜6aが先に形成される
点が従来例の2層構造の絶縁体とは異なる。FIG. 4 shows a capacitor according to the second embodiment.
In the second embodiment, the insulating film 6 disposed between the lower electrode 2 and the upper electrode 4 has a two-layer structure of N / O of a silicon nitride film 6a and a silicon oxide film 6b in order from the lower electrode 2 side. It is configured. The point that the silicon nitride film 6a is formed first is different from the conventional insulator having a two-layer structure.
【0029】実施形態2のキャパシタの形成方法を説明
する。下層電極2は、実施形態1と同様に、CVD装置
のチャンバ内でモノシラン(SiH4)を原料とするLPCV
D法により600℃前後で処理して形成されるポリシリ
コン層である。下層電極2が形成されたウェーハは、ロ
ードロック式のLPCVD装置のチャンバ内に配置さ
れ、ジクロールシラン(SiH2Cl2)とアンモニア(NH3)とを
原料としてLPCVD法により処理され、シリコン窒化
膜6aが形成される。シリコン窒化膜6aの形成時のチ
ャンバー内の温度は600〜700℃、ガスの流量比(N
H3/SiH2Cl2)は1〜5の範囲内で設定される。A method for forming a capacitor according to the second embodiment will be described. The lower electrode 2 is made of an LPCV made of monosilane (SiH 4 ) as a raw material in a chamber of a CVD apparatus as in the first embodiment.
This is a polysilicon layer formed by processing at about 600 ° C. by Method D. The wafer on which the lower electrode 2 has been formed is placed in a chamber of a load-lock type LPCVD apparatus, processed by LPCVD using dichlorosilane (SiH 2 Cl 2 ) and ammonia (NH 3 ) as raw materials, and subjected to silicon nitride. The film 6a is formed. The temperature in the chamber during the formation of the silicon nitride film 6a is 600 to 700 ° C., and the gas flow ratio (N
H 3 / SiH 2 Cl 2 ) is set within a range of 1 to 5.
【0030】シリコン酸化膜6bは、熱酸化装置を用
い、800〜950℃のウェット雰囲気でシリコン窒化
膜3aの表面を酸化させて形成される。上層電極4は、
下層電極2と同様にLPCVD法により600℃前後で
処理して形成されるポリシリコン層である。The silicon oxide film 6b is formed by oxidizing the surface of the silicon nitride film 3a in a wet atmosphere at 800 to 950 ° C. using a thermal oxidation device. The upper electrode 4
Like the lower layer electrode 2, it is a polysilicon layer formed by processing at about 600 ° C. by the LPCVD method.
【0031】実施形態2の特徴は、シリコン窒化膜6a
の形成時の温度を600〜700℃の範囲とすること
と、その際のガスの流量比(NH3/SiH2Cl2)を1〜5の範
囲内で設定したことにある。絶縁膜6の厚さが5nm程
度である場合、上記の条件を満たすことにより絶縁膜の
寿命を10年以上にすることができる。The feature of the second embodiment is that the silicon nitride film 6a
Is that the temperature at the time of formation is in the range of 600 to 700 ° C., and that the gas flow ratio (NH 3 / SiH 2 Cl 2 ) at that time is set in the range of 1 to 5. When the thickness of the insulating film 6 is about 5 nm, by satisfying the above conditions, the life of the insulating film can be increased to 10 years or more.
【0032】図5は、実施形態2に示す2層構造でシリ
コン窒化膜6aの形成条件を変化させて実施した経時破
壊(TDDB)試験の結果を示すグラフであり、(A)は形
成温度を変化させた場合、(B)はガスの流量比(NH3/SiH
2Cl2)を変化させた場合を示す。試験では、絶縁膜6の
厚さを4.5nm、電極の面積0.1mm2とし、上層
のシリコン酸化膜6bは800℃、30分のウェット雰
囲気で形成されることを前提としている。試験は、高電
圧を印加した加速試験として実行されており、図6に示
すように各種の電圧での寿命(破壊するまでの時間)をプ
ロットし、これを外挿することにより半導体装置の電源
電圧3Vの半分、一般にキャパシタに印加される電圧
1.5Vでの寿命を予測している。FIG. 5 is a graph showing the results of a time-destruction (TDDB) test performed by changing the formation conditions of the silicon nitride film 6a in the two-layer structure shown in the second embodiment. When changed, (B) shows the gas flow ratio (NH 3 / SiH
2 shows the case where Cl 2 ) was changed. In the test, it is assumed that the thickness of the insulating film 6 is 4.5 nm, the area of the electrode is 0.1 mm 2 , and the upper silicon oxide film 6b is formed in a wet atmosphere at 800 ° C. for 30 minutes. The test is performed as an accelerated test to which a high voltage is applied. As shown in FIG. 6, the life (time until breakdown) at various voltages is plotted, and the power supply of the semiconductor device is extrapolated. Life expectancy at half the voltage of 3V, typically 1.5V applied to the capacitor.
【0033】形成温度を変化させる試験では、流量比(N
H3/SiH2Cl2)は5に設定されている。図5(A)に示され
るとおり、窒化膜形成時の温度が720℃程度より高く
なると、寿命が10年より短くなる。形成温度が低いほ
ど寿命は長くなるが、ジクロールシランとアンモニアと
の反応の下限温度が約600℃であるため、これより低い
温度では窒化膜を形成できない。そこで、形成温度は上
限に多少の余裕を見て600〜700℃の範囲にあるこ
とを条件としている。ただし、膜の形成速度は温度が高
いほど早い、例えば、5nmのシリコン窒化膜を形成す
る際に、600℃では約90分、650℃では約40
分、680℃では約30分となる。したがって、600
〜700℃の範囲の中でも650℃以上、できれば68
0℃程度に設定すると、寿命と膜形成にかかる時間との
バランスをとることができる。In the test in which the forming temperature is changed, the flow ratio (N
H 3 / SiH 2 Cl 2 ) is set to 5. As shown in FIG. 5A, when the temperature at the time of forming the nitride film is higher than about 720 ° C., the life is shorter than 10 years. The lower the formation temperature is, the longer the life is. However, since the lower limit temperature of the reaction between dichlorsilane and ammonia is about 600 ° C., a nitride film cannot be formed at a lower temperature. Therefore, the formation temperature is required to be in the range of 600 to 700 ° C. with some allowance at the upper limit. However, the film formation speed is higher as the temperature is higher. For example, when forming a silicon nitride film of 5 nm, about 90 minutes at 600 ° C. and about 40 minutes at 650 ° C.
Minutes, at 680 ° C., about 30 minutes. Therefore, 600
650 ° C. or higher, preferably 68 ° C.
When the temperature is set to about 0 ° C., the life and the time required for film formation can be balanced.
【0034】形成時のガス流量比を変化させる試験で
は、形成温度は680℃に設定されている。図5(B)に
示されるように、流量比が約0.7よりも小さいとき、
および約8よりも大きいときには寿命が10年より短く
なる。そこで、上限、下限に多少の余裕を見て、流量比
が1〜5の範囲にあることを条件としている。なお、流
量比が下限より小さくなると、シリコン窒化膜6a中の
シリコンの濃度が高くなり、熱酸化によりシリコン酸化
膜6bを形成する際に、局部的に酸化が速く進む場合が
ある。このような場合には、酸化が速く進んだ部分でシ
リコン窒化膜に孔があいてその部分もシリコン酸化膜に
転換されるため、絶縁膜6の絶縁性が劣化し、かつ、静
電容量が減少する。In the test for changing the gas flow ratio during formation, the formation temperature was set to 680 ° C. As shown in FIG. 5B, when the flow ratio is smaller than about 0.7,
And greater than about 8, the lifetime is less than 10 years. Therefore, the condition is that the flow rate ratio is in the range of 1 to 5 with some allowance for the upper and lower limits. If the flow rate ratio is smaller than the lower limit, the concentration of silicon in the silicon nitride film 6a becomes high, and when the silicon oxide film 6b is formed by thermal oxidation, oxidation may locally proceed rapidly. In such a case, since the silicon nitride film has a hole at a portion where the oxidation has progressed rapidly and the portion is also converted to the silicon oxide film, the insulating property of the insulating film 6 is deteriorated and the capacitance is reduced. Decrease.
【0035】[0035]
【発明の効果】以上説明したように、この発明のN/O
/Nの3層構造の絶縁膜を用いた場合には、電極に含ま
れる不純物の絶縁膜内への拡散を防ぐことができると共
に、外部から加えられる機械的な応力、電極の凹凸形状
に対する耐性も強くなり、不純物の混入や機械的なスト
レスによる絶縁膜の特性の劣化を防ぐことができる。ま
た、誘電率の高い窒化膜の占める割合が大きくなるた
め、絶縁膜の平均誘電率を高めることができ、従来と同
じ膜厚でもより大きな静電容量を確保することができ
る。さらに、第1、第2のシリコン窒化膜の膜厚をほぼ
等しく設定した場合には、極性依存性をなくすことがで
き、加えて、シリコン酸化膜の膜厚を3nm以上に設定
することにより、リーク電流を抑制することができる。As described above, according to the present invention, the N / O
In the case where an insulating film having a three-layer structure of / N is used, diffusion of impurities contained in the electrode into the insulating film can be prevented, and mechanical stress applied from the outside and resistance to the uneven shape of the electrode can be prevented. And the deterioration of the characteristics of the insulating film due to entry of impurities and mechanical stress can be prevented. Further, since the proportion of the nitride film having a high dielectric constant occupies a large portion, the average dielectric constant of the insulating film can be increased, and a larger capacitance can be secured even with the same film thickness as in the related art. Further, when the thicknesses of the first and second silicon nitride films are set to be substantially equal, the polarity dependency can be eliminated. In addition, by setting the thickness of the silicon oxide film to 3 nm or more, Leak current can be suppressed.
【0036】また、この発明の方法によりN/Oの2層
構造の絶縁体を形成した場合には、ジクロールシランと
アンモニアとを用いてLPCVD法によりシリコン窒化
膜を形成する際に、反応温度を600〜700℃の範囲
とすること、および/または、ガスの流量比(NH3/SiH2C
l2)を1〜5の範囲内で設定することにより、膜厚5n
m程度の絶縁膜の寿命を10年以上と長くすることがで
き、キャパシタの寿命、ひいてはキャパシタを含む半導
体装置の寿命を長くすることができる。In the case where an insulator having a two-layered structure of N / O is formed by the method of the present invention, the reaction temperature is increased when a silicon nitride film is formed by LPCVD using dichlorosilane and ammonia. In the range of 600 to 700 ° C. and / or a gas flow ratio (NH 3 / SiH 2 C
l 2 ) is set in the range of 1 to 5 so that the film thickness 5n
The life of the insulating film of about m can be extended to 10 years or more, and the life of the capacitor, and the life of the semiconductor device including the capacitor can be extended.
【図1】 実施形態1にかかるキャパシタ絶縁膜を有す
るキャパシタの構造を示す概念図。FIG. 1 is a conceptual diagram showing a structure of a capacitor having a capacitor insulating film according to a first embodiment.
【図2】 実施形態1にかかるキャパシタ絶縁膜を有す
るキャパシタの負バイアス、正バイアス時のバンド図。FIG. 2 is a band diagram at the time of a negative bias and a positive bias of the capacitor having the capacitor insulating film according to the first embodiment.
【図3】 実施形態1にかかるキャパシタ絶縁膜の実施
例1、2と比較例とにつき、ストレス時間に対する累積
不良率を示すグラフ。FIG. 3 is a graph showing a cumulative failure rate with respect to a stress time in Examples 1 and 2 of the capacitor insulating film according to the first embodiment and a comparative example.
【図4】 実施形態2にかかるキャパシタ絶縁膜を有す
るキャパシタの構造を示す概念図。FIG. 4 is a conceptual diagram showing a structure of a capacitor having a capacitor insulating film according to a second embodiment.
【図5】 実施形態2の構成で、(A)窒化膜の形成温
度、(B)ガスの流量比をそれぞれ変化させた際の寿命の
変化を示すグラフ。FIG. 5 is a graph showing a change in life when the (A) nitride film formation temperature and (B) gas flow ratio are changed in the configuration of the second embodiment.
【図6】 実施形態2の構成に対する寿命試験におい
て、高電圧での加速試験による結果に基づいて電圧1.
5Vでの寿命を予測する際の外挿の様子を示すグラフ。FIG. 6 is a diagram illustrating a life test for the configuration according to the second embodiment.
The graph which shows the mode of the extrapolation at the time of predicting the lifetime at 5V.
2 下層電極 3 絶縁膜 3a 第1のシリコン窒化膜 3b シリコン酸化膜 3c 第2のシリコン窒化膜 4 上層電極 2 Lower electrode 3 Insulating film 3a First silicon nitride film 3b Silicon oxide film 3c Second silicon nitride film 4 Upper electrode
Claims (13)
構成され、下層、上層の電極間に配置される半導体装置
のキャパシタ絶縁膜において、 前記下層電極に、第1のシリコン窒化膜、シリコン酸化
膜、第2のシリコン窒化膜を順に積層して構成される3
層構造であることを特徴とする半導体装置のキャパシタ
絶縁膜。1. A capacitor insulating film of a semiconductor device comprising a silicon oxide film and a silicon nitride film and disposed between lower and upper electrodes, wherein a first silicon nitride film and a silicon oxide film are provided on the lower electrode. , Which are formed by sequentially laminating a second silicon nitride film.
A capacitor insulating film of a semiconductor device having a layer structure.
であることを特徴とする請求項1に記載のキャパシタ絶
縁膜。2. The capacitor insulating film according to claim 1, wherein said silicon oxide film has a thickness of 3 nm or more.
が互いにほぼ等しいことを特徴とする請求項1に記載の
キャパシタ絶縁膜。3. The capacitor insulating film according to claim 1, wherein said first and second silicon nitride films have substantially the same thickness.
構成され、下層、上層の電極間に配置される半導体装置
のキャパシタ絶縁膜製造方法において、 前記下層電極上に、第1のシリコン窒化膜を形成する段
階と、 前記第1のシリコン窒化膜上に、シリコン酸化膜を形成
する段階と、 前記シリコン酸化膜上に、第2のシリコン窒化膜を形成
する段階とを有し、これらの段階が順に実行されること
を特徴とする半導体装置のキャパシタ絶縁膜製造方法。4. A method of manufacturing a capacitor insulating film for a semiconductor device comprising a silicon oxide film and a silicon nitride film and disposed between lower and upper electrodes, wherein a first silicon nitride film is formed on the lower electrode. Forming, forming a silicon oxide film on the first silicon nitride film, and forming a second silicon nitride film on the silicon oxide film. A method for manufacturing a capacitor insulating film of a semiconductor device, the method being performed sequentially.
階では、前記下層電極を熱窒化した後、LPCVD法に
よりシリコン窒化膜を堆積することを特徴とする請求項
4に記載のキャパシタ絶縁膜製造方法。5. The capacitor insulating film according to claim 4, wherein, in the step of forming the first silicon nitride film, the lower electrode is thermally nitrided, and then a silicon nitride film is deposited by an LPCVD method. Production method.
階では、ロードロック式のLPCVD法によりシリコン
窒化膜を堆積することを特徴とする請求項4に記載のキ
ャパシタ絶縁膜製造方法。6. The method according to claim 4, wherein in the step of forming the first silicon nitride film, a silicon nitride film is deposited by a load-lock type LPCVD method.
は、CVD法によりシリコン酸化膜を堆積した後、酸化
雰囲気中でアニールすることを特徴とする請求項4〜6
のいずれかに記載のキャパシタ絶縁膜製造方法。7. The method according to claim 4, wherein in the step of forming the silicon oxide film, the silicon oxide film is deposited by a CVD method and then annealed in an oxidizing atmosphere.
The method for manufacturing a capacitor insulating film according to any one of the above.
は、CVD法によりシリコン酸化膜を堆積した後、アン
モニアガス中でアニールし、その後、酸化雰囲気中でア
ニールすることを特徴とする請求項4〜6のいずれかに
記載のキャパシタ絶縁膜製造方法。8. The method according to claim 4, wherein in the step of forming the silicon oxide film, after the silicon oxide film is deposited by a CVD method, annealing is performed in an ammonia gas, and then annealing is performed in an oxidizing atmosphere. 7. The method for manufacturing a capacitor insulating film according to any one of 6.
構成され、下層、上層の電極間に配置される半導体装置
のキャパシタ絶縁膜製造方法において、 前記下層電極上に、ジクロールシランとアンモニアとを
原料としてLPCVD法により600〜700℃の範囲
でシリコン窒化膜を形成する段階と、 前記シリコン窒化膜上に、シリコン酸化膜を形成する段
階とを備え、これらの段階が順に実行されることを特徴
とする半導体装置のキャパシタ絶縁膜製造方法。9. A method for manufacturing a capacitor insulating film of a semiconductor device comprising a silicon oxide film and a silicon nitride film and disposed between lower and upper electrodes, wherein dichlorosilane and ammonia are formed on the lower electrode. Forming a silicon nitride film at a temperature of 600 to 700 ° C. by LPCVD as a raw material; and forming a silicon oxide film on the silicon nitride film, wherein these steps are sequentially performed. A method for manufacturing a capacitor insulating film of a semiconductor device.
は、650〜700℃の範囲で処理されることを特徴と
する請求項9に記載のキャパシタ絶縁膜製造方法。10. The method according to claim 9, wherein the step of forming the silicon nitride film is performed at a temperature of 650 to 700 ° C.
は、ジクロールシランに対するアンモニアの流量比が1
〜5の範囲で処理されることを特徴とする請求項9また
は10のいずれかに記載のキャパシタ絶縁膜製造方法。11. The step of forming a silicon nitride film, wherein a flow ratio of ammonia to dichlorosilane is 1%.
11. The method for manufacturing a capacitor insulating film according to claim 9, wherein the process is performed in a range of from 5 to 5.
ら構成され、下層、上層の電極間に配置される半導体装
置のキャパシタ絶縁膜製造方法において、 前記下層電極上に、ジクロールシランとアンモニアとを
原料としてLPCVD法によりジクロールシランに対す
るアンモニアの流量比が1〜5の範囲でシリコン窒化膜
を形成する段階と、 前記シリコン窒化膜上に、シリコン酸化膜を形成する段
階とを備え、これらの段階が順に実行されることを特徴
とする半導体装置のキャパシタ絶縁膜製造方法。12. A method of manufacturing a capacitor insulating film for a semiconductor device comprising a silicon oxide film and a silicon nitride film and disposed between lower and upper electrodes, wherein dichlorosilane and ammonia are formed on the lower electrode. A step of forming a silicon nitride film at a flow rate ratio of ammonia to dichlorsilane of 1 to 5 by LPCVD as a raw material; and a step of forming a silicon oxide film on the silicon nitride film. Are sequentially performed.
は、600〜700℃の範囲で処理されることを特徴と
する請求項12に記載のキャパシタ絶縁膜製造方法。13. The method according to claim 12, wherein the step of forming the silicon nitride film is performed at a temperature of 600 to 700 ° C.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31819797A JP4031854B2 (en) | 1997-11-19 | 1997-11-19 | Method for manufacturing capacitor insulating film of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31819797A JP4031854B2 (en) | 1997-11-19 | 1997-11-19 | Method for manufacturing capacitor insulating film of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150246A true JPH11150246A (en) | 1999-06-02 |
JP4031854B2 JP4031854B2 (en) | 2008-01-09 |
Family
ID=18096535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31819797A Expired - Fee Related JP4031854B2 (en) | 1997-11-19 | 1997-11-19 | Method for manufacturing capacitor insulating film of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4031854B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057154A (en) * | 2000-08-14 | 2002-02-22 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
US6791156B2 (en) | 2001-10-26 | 2004-09-14 | Denso Corporation | Semiconductor device and method for manufacturing it |
US6975102B2 (en) * | 2000-12-12 | 2005-12-13 | Sharp Kabushiki Kaisha | Apparatus and method for analyzing capacitance of insulator |
KR20180064618A (en) * | 2016-12-05 | 2018-06-15 | 주식회사 원익아이피에스 | Method for Deposition of Thin Film |
KR20200092393A (en) | 2018-01-19 | 2020-08-03 | 미쓰비시덴키 가부시키가이샤 | Thin layer capacitor and manufacturing method of thin layer capacitor |
-
1997
- 1997-11-19 JP JP31819797A patent/JP4031854B2/en not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057154A (en) * | 2000-08-14 | 2002-02-22 | Matsushita Electric Ind Co Ltd | Manufacturing method of semiconductor device |
US6975102B2 (en) * | 2000-12-12 | 2005-12-13 | Sharp Kabushiki Kaisha | Apparatus and method for analyzing capacitance of insulator |
US6791156B2 (en) | 2001-10-26 | 2004-09-14 | Denso Corporation | Semiconductor device and method for manufacturing it |
KR20180064618A (en) * | 2016-12-05 | 2018-06-15 | 주식회사 원익아이피에스 | Method for Deposition of Thin Film |
KR20200092393A (en) | 2018-01-19 | 2020-08-03 | 미쓰비시덴키 가부시키가이샤 | Thin layer capacitor and manufacturing method of thin layer capacitor |
US11276530B2 (en) | 2018-01-19 | 2022-03-15 | Mitsubishi Electric Corporation | Thin-layer capacitor and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP4031854B2 (en) | 2008-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11152455B2 (en) | Method to reduce breakdown failure in a MIM capacitor | |
JPH09116104A (en) | Manufacture of capacitor for semiconductor element | |
JPH09307074A (en) | Memory using dielectric capacitor element and its manufacture | |
KR100360413B1 (en) | Method of manufacturing capacitor of semiconductor memory device by two-step thermal treatment | |
KR100307884B1 (en) | Method of fabricating semiconductor device with capacitor | |
US6949477B2 (en) | Method of fabricating a capacitive element for a semiconductor device | |
KR100541675B1 (en) | Method for fabricating dielectric layer | |
JP4031854B2 (en) | Method for manufacturing capacitor insulating film of semiconductor device | |
US20060063391A1 (en) | Method of forming silicon oxynitride layer in semiconductor device and apparatus of forming the same | |
JPH05190796A (en) | Dielectric film for dynamic-random-access-memory-cell and forming method thereof | |
KR20010085446A (en) | Manufacturing method of semiconductor device having tantalum oxide film | |
JPH118359A (en) | Capacitor insulation film and manufacture thereof | |
JPH11204757A (en) | Manufacturing semiconductor device | |
JPH08213611A (en) | Semiconductor device and its manufacturing method | |
JPH09260372A (en) | Manufacture of insulating film of semiconductor device | |
JP2000208645A (en) | Forming method for silicon group dielectric film and manufacture of nonvolatile semiconductor storage device | |
US7528435B2 (en) | Semiconductor constructions | |
KR100274353B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
JP2002033460A (en) | Semiconductor device and its fabricating method | |
JPH10178159A (en) | Semiconductor device having capacitor and manufacture thereof | |
KR100256262B1 (en) | Method for forming inter layer insulating layer of semiconductor device | |
JPH07335768A (en) | Manufacture of capacitor dielectric film in semiconductor element | |
JPH0677433A (en) | Manufacture of semiconductor device | |
JPS63229742A (en) | Manufacture of semiconductor device | |
JP2001217409A (en) | Method for forming dielectric film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |