JPH11150228A - Ｉｃベアチップ実装構造 - Google Patents
Ｉｃベアチップ実装構造Info
- Publication number
- JPH11150228A JPH11150228A JP31682897A JP31682897A JPH11150228A JP H11150228 A JPH11150228 A JP H11150228A JP 31682897 A JP31682897 A JP 31682897A JP 31682897 A JP31682897 A JP 31682897A JP H11150228 A JPH11150228 A JP H11150228A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- heat
- back plate
- signal transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＩＣベアチップの放熱を妨げることなく、ワ
イヤの長さを短くし、信号の高周波特性の向上を図り得
るＩＣベアチップ実装構造を提供する。 【解決手段】 ＩＣベアチップ実装構造において、基板
２１と、この基板２１に形成される穴２１Ａ，２１Ｂ
と、グランドに接続され、前記基板２１の裏面に設けら
れる導電性裏板２４と、前記基板２１の表面に形成され
る高周波信号用配線の電極パッド３３と、前記穴２１
Ａ，２１Ｂの導電性裏板２４上に設けられる放熱板２
７，２８と、該放熱板２７，２８上に設けられるＦＥＴ
チップ２２，２３と、このＦＥＴチップ２２，２３と高
周波信号用配線の電極パッド３３と接続するボンディン
グワイヤ３１，３２とを具備する。
イヤの長さを短くし、信号の高周波特性の向上を図り得
るＩＣベアチップ実装構造を提供する。 【解決手段】 ＩＣベアチップ実装構造において、基板
２１と、この基板２１に形成される穴２１Ａ，２１Ｂ
と、グランドに接続され、前記基板２１の裏面に設けら
れる導電性裏板２４と、前記基板２１の表面に形成され
る高周波信号用配線の電極パッド３３と、前記穴２１
Ａ，２１Ｂの導電性裏板２４上に設けられる放熱板２
７，２８と、該放熱板２７，２８上に設けられるＦＥＴ
チップ２２，２３と、このＦＥＴチップ２２，２３と高
周波信号用配線の電極パッド３３と接続するボンディン
グワイヤ３１，３２とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、高放熱ＩＣベアチ
ップの実装構造に関するものである。
ップの実装構造に関するものである。
【０００２】
【従来の技術】図２は従来の送信電力用増幅器（ＰＡ）
に搭載されるパワーＦＥＴの実装構造を示す斜視図、図
３はその実装構造を示す断面図である。なお、ここで
は、携帯電話、自動車電話等に使用する送信電力用増幅
器パワーＦＥＴの実装例を説明する。
に搭載されるパワーＦＥＴの実装構造を示す斜視図、図
３はその実装構造を示す断面図である。なお、ここで
は、携帯電話、自動車電話等に使用する送信電力用増幅
器パワーＦＥＴの実装例を説明する。
【０００３】これらの図に示すように、ＰＡ基板１は、
２３×１１．８×１．０ｍｍ（両面基板）サイズであ
り、ＦＥＴ（Ｑ１）２，ＦＥＴ（Ｑ２）３は、Ｑ１，Ｑ
２の２石を、ＰＡ基板１上に穴４，５をあけて実装する
ようにしていた。また、ＦＥＴ２，３の実装は、ＰＡ基
板１の裏面ＧＮＤに半田付けにて放熱経路を形成し、マ
ザーボード側へ熱を逃がす構造としていた。ＦＥＴ２，
３は信号用配線６の電極パッド６Ａとワイヤ７によるワ
イヤボンディングにより、電源供給、信号伝送を行い、
樹脂封止して、これらを保護するようにしていた。な
お、図３において、８，９は半田、１０は裏板（Ｃｕ
板）、１１は封止樹脂、１２はシールドケースである。
２３×１１．８×１．０ｍｍ（両面基板）サイズであ
り、ＦＥＴ（Ｑ１）２，ＦＥＴ（Ｑ２）３は、Ｑ１，Ｑ
２の２石を、ＰＡ基板１上に穴４，５をあけて実装する
ようにしていた。また、ＦＥＴ２，３の実装は、ＰＡ基
板１の裏面ＧＮＤに半田付けにて放熱経路を形成し、マ
ザーボード側へ熱を逃がす構造としていた。ＦＥＴ２，
３は信号用配線６の電極パッド６Ａとワイヤ７によるワ
イヤボンディングにより、電源供給、信号伝送を行い、
樹脂封止して、これらを保護するようにしていた。な
お、図３において、８，９は半田、１０は裏板（Ｃｕ
板）、１１は封止樹脂、１２はシールドケースである。
【０００４】因みに、ここでは、ＦＥＴチップ２２はド
ライバＦＥＴチップであり、チップサイズは、０．７６
×０．４７×０．２２（単位ｍｍ）、ＦＥＴチップ２３
はパワーＦＥＴチップであり、チップサイズは、１．７
５×０．７０×０．２２（単位ｍｍ）であり、ＰＡ基板
１の厚さを１とすると、裏板（Ｃｕ板）の厚さは、０．
１３である。
ライバＦＥＴチップであり、チップサイズは、０．７６
×０．４７×０．２２（単位ｍｍ）、ＦＥＴチップ２３
はパワーＦＥＴチップであり、チップサイズは、１．７
５×０．７０×０．２２（単位ｍｍ）であり、ＰＡ基板
１の厚さを１とすると、裏板（Ｃｕ板）の厚さは、０．
１３である。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のＦＥＴの実装構造では、１Ｗ以上の出力電力を
有する近年のハイパワーなＰＡモジュールにおいては、
ＦＥＴチップの小型化に伴い、チップサイズに対する発
熱量が膨大に大きく、放熱が追いつかず、熱がチップに
溜まり、熱によりＰＡモジュールの特性が著しく劣化し
たり、最悪の場合は、チップが熱で破壊されてしまうと
いう大きな問題があった。
た従来のＦＥＴの実装構造では、１Ｗ以上の出力電力を
有する近年のハイパワーなＰＡモジュールにおいては、
ＦＥＴチップの小型化に伴い、チップサイズに対する発
熱量が膨大に大きく、放熱が追いつかず、熱がチップに
溜まり、熱によりＰＡモジュールの特性が著しく劣化し
たり、最悪の場合は、チップが熱で破壊されてしまうと
いう大きな問題があった。
【０００６】そこで、ベアチップの放熱のためには、ベ
アチップは裏板（Ｃｕ板）に接していることが必要とな
る。しかしながら、基板の裏板（Ｃｕ板）はグランド接
続となっており、基板の表面にはマイクロストリップ配
線が形成されているため、伝送特性がグラウンドとの距
離で定められているので、基板の厚さは不用意に薄くす
ることはできない。つまり、かなりの深さの穴の下方に
実装されるＦＥＴチップに対してワイヤボンディングを
施す必要があるため、ワイヤが長くなり、信号の高周波
伝送特性に影響を及ぼしてしまう。
アチップは裏板（Ｃｕ板）に接していることが必要とな
る。しかしながら、基板の裏板（Ｃｕ板）はグランド接
続となっており、基板の表面にはマイクロストリップ配
線が形成されているため、伝送特性がグラウンドとの距
離で定められているので、基板の厚さは不用意に薄くす
ることはできない。つまり、かなりの深さの穴の下方に
実装されるＦＥＴチップに対してワイヤボンディングを
施す必要があるため、ワイヤが長くなり、信号の高周波
伝送特性に影響を及ぼしてしまう。
【０００７】本発明は、上記問題点を除去し、ＩＣベア
チップの放熱を妨げることなく、ワイヤの長さを短く
し、信号の高周波特性の向上を図り得るＩＣベアチップ
実装構造を提供することを目的とする。
チップの放熱を妨げることなく、ワイヤの長さを短く
し、信号の高周波特性の向上を図り得るＩＣベアチップ
実装構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、〔１〕ＩＣベアチップ実装構造におい
て、基板と、この基板に形成される穴と、グランドに接
続され、前記基板の裏面に設けられる導電性裏板と、前
記基板の表面に形成される信号伝送用配線と、前記穴の
導電性裏板上に設けられる放熱板と、この放熱板上に設
けられるＩＣベアチップと、このＩＣベアチップと前記
信号伝送用配線とを接続するボンディングワイヤとを設
けるようにしたものである。
成するために、〔１〕ＩＣベアチップ実装構造におい
て、基板と、この基板に形成される穴と、グランドに接
続され、前記基板の裏面に設けられる導電性裏板と、前
記基板の表面に形成される信号伝送用配線と、前記穴の
導電性裏板上に設けられる放熱板と、この放熱板上に設
けられるＩＣベアチップと、このＩＣベアチップと前記
信号伝送用配線とを接続するボンディングワイヤとを設
けるようにしたものである。
【０００９】〔２〕ＩＣベアチップ実装構造において、
基板と、この基板に形成される穴と、グランドに接続さ
れ、前記基板の裏面に設けられるとともに、前記穴の部
分のみを高く形成した放熱凸部を有する導電性裏板と、
前記基板の表面に形成される信号伝送用配線と、前記穴
の放熱凸部上に設けられるＩＣベアチップと、このＩＣ
ベアチップと前記信号伝送用配線とを接続するボンディ
ングワイヤとを設けるようにしたものである。
基板と、この基板に形成される穴と、グランドに接続さ
れ、前記基板の裏面に設けられるとともに、前記穴の部
分のみを高く形成した放熱凸部を有する導電性裏板と、
前記基板の表面に形成される信号伝送用配線と、前記穴
の放熱凸部上に設けられるＩＣベアチップと、このＩＣ
ベアチップと前記信号伝送用配線とを接続するボンディ
ングワイヤとを設けるようにしたものである。
【００１０】〔３〕ＩＣベアチップ実装構造において、
基板と、この基板に形成される穴と、グランドに接続さ
れ、前記基板の裏面に設けられるとともに、前記穴の部
分のみを高く形成した放熱突出部を有する導電性裏板
と、前記基板の表面に形成される信号伝送用配線と、前
記穴の放熱突出部上に設けられるＩＣベアチップと、こ
のＩＣベアチップと前記信号伝送用配線とを接続するボ
ンディングワイヤとを設けるようにしたものである。
基板と、この基板に形成される穴と、グランドに接続さ
れ、前記基板の裏面に設けられるとともに、前記穴の部
分のみを高く形成した放熱突出部を有する導電性裏板
と、前記基板の表面に形成される信号伝送用配線と、前
記穴の放熱突出部上に設けられるＩＣベアチップと、こ
のＩＣベアチップと前記信号伝送用配線とを接続するボ
ンディングワイヤとを設けるようにしたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例の高放熱ＩＣベアチップの実装構造を示す断
面図であり、ここではＦＥＴチップの実装構造を示して
いる。この図に示すように、ＰＡ基板２１には穴２１
Ａ，２１Ｂが形成されており、ＰＡ基板２１の底面の裏
板（Ｃｕ板）２４に、半田２５，２６を介して、放熱板
（熱伝導の良い金属、例えば銅）２７，２８を設け、そ
れらの放熱板２７，２８上に熱伝導の良い、例えば、Ａ
ｕＳｎ（金錫）２９，３０を介してＦＥＴチップ２２，
２３を接着する。つまり、ＦＥＴチップ２２，２３を放
熱板２７，２８の上に、熱伝導の良い、例えば、ＡｕＳ
ｎ（金錫）等で接着し、この放熱板２７，２８をＰＡ基
板２１裏面のＧＮＤパターンに半田付けする。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例の高放熱ＩＣベアチップの実装構造を示す断
面図であり、ここではＦＥＴチップの実装構造を示して
いる。この図に示すように、ＰＡ基板２１には穴２１
Ａ，２１Ｂが形成されており、ＰＡ基板２１の底面の裏
板（Ｃｕ板）２４に、半田２５，２６を介して、放熱板
（熱伝導の良い金属、例えば銅）２７，２８を設け、そ
れらの放熱板２７，２８上に熱伝導の良い、例えば、Ａ
ｕＳｎ（金錫）２９，３０を介してＦＥＴチップ２２，
２３を接着する。つまり、ＦＥＴチップ２２，２３を放
熱板２７，２８の上に、熱伝導の良い、例えば、ＡｕＳ
ｎ（金錫）等で接着し、この放熱板２７，２８をＰＡ基
板２１裏面のＧＮＤパターンに半田付けする。
【００１２】その後、従来と同様に、ＰＡ基板２１の表
面に形成される高周波信号用配線の電極パッド３３とワ
イヤ３１，３２によるワイヤボンディングを行った後、
エポキシ樹脂３４，３５により、樹脂封止を行い、ＦＥ
Ｔを実装する。なお、３６はシールドケースである。因
みに、ＰＡ基板２１の厚さを１とすると、裏板（Ｃｕ
板）２４の厚さは０．１３である。また、ＦＥＴチップ
２２のチップサイズは、０．７６×０．４７×０．２２
（単位ｍｍ）、ＦＥＴチップ２３のチップサイズは、
１．７５×０．７０×０．２２（単位ｍｍ）、放熱板２
７の寸法は、２．３×１．６×０．５（単位ｍｍ）、放
熱板２８の寸法は、４．２×１．６×０．５（単位ｍ
ｍ）である。
面に形成される高周波信号用配線の電極パッド３３とワ
イヤ３１，３２によるワイヤボンディングを行った後、
エポキシ樹脂３４，３５により、樹脂封止を行い、ＦＥ
Ｔを実装する。なお、３６はシールドケースである。因
みに、ＰＡ基板２１の厚さを１とすると、裏板（Ｃｕ
板）２４の厚さは０．１３である。また、ＦＥＴチップ
２２のチップサイズは、０．７６×０．４７×０．２２
（単位ｍｍ）、ＦＥＴチップ２３のチップサイズは、
１．７５×０．７０×０．２２（単位ｍｍ）、放熱板２
７の寸法は、２．３×１．６×０．５（単位ｍｍ）、放
熱板２８の寸法は、４．２×１．６×０．５（単位ｍ
ｍ）である。
【００１３】このように、第１実施例によれば、ＦＥＴ
チップ２２，２３の放熱効率を向上させるように、放熱
板２７，２８をＦＥＴチップ２２，２３の下方に敷設す
るとともに、ＦＥＴチップ２２，２３とＰＡ基板２１の
表面に形成される高周波信号用配線のパッド３３とＦＥ
Ｔチップ２２，２３間のワイヤ３１，３２の長さを短く
することにより、信号の高周波特性の向上を図ることが
できる。
チップ２２，２３の放熱効率を向上させるように、放熱
板２７，２８をＦＥＴチップ２２，２３の下方に敷設す
るとともに、ＦＥＴチップ２２，２３とＰＡ基板２１の
表面に形成される高周波信号用配線のパッド３３とＦＥ
Ｔチップ２２，２３間のワイヤ３１，３２の長さを短く
することにより、信号の高周波特性の向上を図ることが
できる。
【００１４】図４は本発明の第２実施例の高放熱ＩＣベ
アチップの実装構造を示す断面図であり、ここではＦＥ
Ｔチップの実装構造を示している。なお、上記第１実施
例と同じ部分については、同じ番号を付してそれらの説
明は省略する。この実施例では、放熱板として、導電性
裏板と別体のものを用いるのではなく、裏板自体の厚さ
を加工して放熱部を形成するようにしている。
アチップの実装構造を示す断面図であり、ここではＦＥ
Ｔチップの実装構造を示している。なお、上記第１実施
例と同じ部分については、同じ番号を付してそれらの説
明は省略する。この実施例では、放熱板として、導電性
裏板と別体のものを用いるのではなく、裏板自体の厚さ
を加工して放熱部を形成するようにしている。
【００１５】図４において、裏板（Ｃｕ板）４１には、
ＰＡ基板２１の穴２１Ａ，２１Ｂに対応する位置に放熱
凸部４１Ａ，４１Ｂを形成するようにしている。つま
り、裏板（Ｃｕ板）４１の所望位置が厚くなるように、
エッチング、電解メッキ、機械的研磨加工等により放熱
凸部４１Ａ，４１Ｂを形成する。このように第２実施例
によれば、裏板（Ｃｕ板）４１自体を用いて、放熱凸部
４１Ａ，４１Ｂを形成することができ、別部分としての
放熱板を要することもなく、また半田付け工程などを省
略することができる。
ＰＡ基板２１の穴２１Ａ，２１Ｂに対応する位置に放熱
凸部４１Ａ，４１Ｂを形成するようにしている。つま
り、裏板（Ｃｕ板）４１の所望位置が厚くなるように、
エッチング、電解メッキ、機械的研磨加工等により放熱
凸部４１Ａ，４１Ｂを形成する。このように第２実施例
によれば、裏板（Ｃｕ板）４１自体を用いて、放熱凸部
４１Ａ，４１Ｂを形成することができ、別部分としての
放熱板を要することもなく、また半田付け工程などを省
略することができる。
【００１６】図５は本発明の第３実施例の高放熱ＩＣベ
アチップの実装構造を示す断面図であり、ここではＦＥ
Ｔチップの実装構造を示している。なお、上記第１実施
例と同じ部分については、同じ番号を付してそれらの説
明は省略する。この実施例では、放熱板として、導電性
裏板と別体のものを用いるのではなく、裏板自体をプレ
ス加工等により放熱部のみを突出させた放熱突出部を形
成するようにしている。
アチップの実装構造を示す断面図であり、ここではＦＥ
Ｔチップの実装構造を示している。なお、上記第１実施
例と同じ部分については、同じ番号を付してそれらの説
明は省略する。この実施例では、放熱板として、導電性
裏板と別体のものを用いるのではなく、裏板自体をプレ
ス加工等により放熱部のみを突出させた放熱突出部を形
成するようにしている。
【００１７】図５において、裏板（Ｃｕ板）５１には、
ＰＡ基板２１の穴２１Ａ，２１Ｂに対応する位置に放熱
突出部５１Ａ，５１Ｂを形成するようにしている。つま
り、裏板（Ｃｕ板）５１の所望位置が突出するように、
プレス等によりに加工する。このように第３実施例によ
れば、裏板（Ｃｕ板）５１をプレス加工するのみで、よ
り容易に放熱突出部５１Ａ，５１Ｂを形成することがで
きる。
ＰＡ基板２１の穴２１Ａ，２１Ｂに対応する位置に放熱
突出部５１Ａ，５１Ｂを形成するようにしている。つま
り、裏板（Ｃｕ板）５１の所望位置が突出するように、
プレス等によりに加工する。このように第３実施例によ
れば、裏板（Ｃｕ板）５１をプレス加工するのみで、よ
り容易に放熱突出部５１Ａ，５１Ｂを形成することがで
きる。
【００１８】上記実施例では、パワーＦＥＴでの例を示
したが、他のＩＣベアチップの実装にも適用可能であ
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
それらを本発明の範囲から排除するものではない。
したが、他のＩＣベアチップの実装にも適用可能であ
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
それらを本発明の範囲から排除するものではない。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ＡｕＳｎの熱伝導
は非常に良いため、チップから発熱した熱は放熱板に伝
導するので、チップに熱が溜まることがなくなり、ＰＡ
モジュール特性の劣化を防ぐことができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、ＡｕＳｎの熱伝導
は非常に良いため、チップから発熱した熱は放熱板に伝
導するので、チップに熱が溜まることがなくなり、ＰＡ
モジュール特性の劣化を防ぐことができる。
【００２０】また、放熱板をＰＡモジュールの外部に搭
載する方法もあるが、本構造では放熱板を基板に内蔵す
る構造とすることにより、小型化の面でも有利となる。
更に、基板表面からＦＥＴチップまでの距離が短くなる
ため、ベアチップと基板とのワイヤを短くすることがで
き、信号の高周波特性も有利となる。 （２）請求項２記載の発明によれば、放熱板として、裏
板（Ｃｕ板）自体を用いて、放熱凸部を形成することが
でき、別部分としての放熱板を要することもなく、また
半田付け工程などを省略することができる。
載する方法もあるが、本構造では放熱板を基板に内蔵す
る構造とすることにより、小型化の面でも有利となる。
更に、基板表面からＦＥＴチップまでの距離が短くなる
ため、ベアチップと基板とのワイヤを短くすることがで
き、信号の高周波特性も有利となる。 （２）請求項２記載の発明によれば、放熱板として、裏
板（Ｃｕ板）自体を用いて、放熱凸部を形成することが
でき、別部分としての放熱板を要することもなく、また
半田付け工程などを省略することができる。
【００２１】（３）請求項３記載の発明によれば、放熱
板として、導電性裏板と別体のものを用いるのではな
く、裏板自体をプレス加工等により、放熱部のみを突出
させた放熱突出部を形成するようにしたので、より容易
に放熱突出部を形成することができる。
板として、導電性裏板と別体のものを用いるのではな
く、裏板自体をプレス加工等により、放熱部のみを突出
させた放熱突出部を形成するようにしたので、より容易
に放熱突出部を形成することができる。
【図１】本発明の実施例の高放熱ＩＣベアチップの実装
構造を示す断面図である。
構造を示す断面図である。
【図２】従来の送信電力用増幅器（ＰＡ）に搭載される
パワーＦＥＴの実装構造を示す斜視図である。
パワーＦＥＴの実装構造を示す斜視図である。
【図３】従来の送信電力用増幅器（ＰＡ）に搭載される
パワーＦＥＴの実装構造を示す断面図である。
パワーＦＥＴの実装構造を示す断面図である。
【図４】本発明の第２実施例の高放熱ＩＣベアチップの
実装構造を示す断面図である。
実装構造を示す断面図である。
【図５】本発明の第３実施例の高放熱ＩＣベアチップの
実装構造を示す断面図である。
実装構造を示す断面図である。
【符号の説明】 ２１ ＰＡ基板 ２１Ａ，２１Ｂ 穴 ２２，２３ ＦＥＴチップ（ＩＣベアチップ） ２４，４１，５１ 裏板（Ｃｕ板） ２５，２６ 半田 ２７，２８ 放熱板 ２９，３０ ＡｕＳｎ（金錫） ３１，３２ ワイヤ ３３ 高周波信号用配線の電極パッド ３４，３５ 樹脂 ３６ 蓋 ４１Ａ，４１Ｂ 放熱凸部 ５１Ａ，５１Ｂ 放熱突出部
Claims (3)
- 【請求項１】（ａ）基板と、（ｂ）該基板に形成される
穴と、（ｃ）グランドに接続され、前記基板の裏面に設
けられる導電性裏板と、（ｄ）前記基板の表面に形成さ
れる信号伝送用配線と、（ｅ）前記穴の導電性裏板上に
設けられる放熱板と、（ｆ）該放熱板上に設けられるＩ
Ｃベアチップと、（ｇ）該ＩＣベアチップと前記信号伝
送用配線とを接続するボンディングワイヤとを具備する
ことを特徴とするＩＣベアチップ実装構造。 - 【請求項２】（ａ）基板と、（ｂ）該基板に形成される
穴と、（ｃ）グランドに接続され、前記基板の裏面に設
けられるとともに、前記穴の部分のみを高く形成した放
熱凸部を有する導電性裏板と、（ｄ）前記基板の表面に
形成される信号伝送用配線と、（ｅ）前記穴の放熱凸部
上に設けられるＩＣベアチップと、（ｇ）該ＩＣベアチ
ップと前記信号伝送用配線とを接続するボンディングワ
イヤとを具備することを特徴とするＩＣベアチップ実装
構造。 - 【請求項３】（ａ）基板と、（ｂ）該基板に形成される
穴と、（ｃ）グランドに接続され、前記基板の裏面に設
けられるとともに、前記穴の部分のみを高く形成した放
熱突出部を有する導電性裏板と、（ｄ）前記基板の表面
に形成される信号伝送用配線と、（ｅ）前記穴の放熱突
出部上に設けられるＩＣベアチップと、（ｇ）該ＩＣベ
アチップと前記信号伝送用配線とを接続するボンディン
グワイヤとを具備することを特徴とするＩＣベアチップ
実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31682897A JPH11150228A (ja) | 1997-11-18 | 1997-11-18 | Ｉｃベアチップ実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31682897A JPH11150228A (ja) | 1997-11-18 | 1997-11-18 | Ｉｃベアチップ実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11150228A true JPH11150228A (ja) | 1999-06-02 |
Family
ID=18081381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31682897A Withdrawn JPH11150228A (ja) | 1997-11-18 | 1997-11-18 | Ｉｃベアチップ実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11150228A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171193A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 高周波半導体装置 |
| WO2017200561A1 (en) * | 2016-05-18 | 2017-11-23 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
-
1997
- 1997-11-18 JP JP31682897A patent/JPH11150228A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016171193A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 高周波半導体装置 |
| WO2017200561A1 (en) * | 2016-05-18 | 2017-11-23 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US9960127B2 (en) | 2016-05-18 | 2018-05-01 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US10700023B2 (en) | 2016-05-18 | 2020-06-30 | Macom Technology Solutions Holdings, Inc. | High-power amplifier package |
| US10134658B2 (en) | 2016-08-10 | 2018-11-20 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US11367674B2 (en) | 2016-08-10 | 2022-06-21 | Macom Technology Solutions Holdings, Inc. | High power transistors |
| US11862536B2 (en) | 2016-08-10 | 2024-01-02 | Macom Technology Solutions Holdings, Inc. | High power transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6813154B2 (en) | Reversible heat sink packaging assembly for an integrated circuit | |
| KR100412056B1 (ko) | 마이크로웨이브하이브리드집적회로 | |
| JP3234057B2 (ja) | 熱導体をもつパッド・アレイ半導体およびその製法 | |
| US7236373B2 (en) | Electronic device capable of preventing electromagnetic wave from being radiated | |
| KR20190018812A (ko) | 반도체 패키지와 이를 구비하는 전자 기기 | |
| KR20040034457A (ko) | 개선된 히트싱크 구조를 갖는 반도체 장치 | |
| US20070108594A1 (en) | Semiconductor apparatus | |
| US7961470B2 (en) | Power amplifier | |
| US6396699B1 (en) | Heat sink with chip die EMC ground interconnect | |
| JPH08172255A (ja) | モータドライブ用半導体素子放熱装置 | |
| JP2004071977A (ja) | 半導体装置 | |
| KR20050002659A (ko) | 혼성집적회로 | |
| JP3450803B2 (ja) | 樹脂封止型半導体装置 | |
| JP2006120996A (ja) | 回路モジュール | |
| JP2000299427A (ja) | 高周波集積回路装置 | |
| JP2003017879A (ja) | 放熱装置 | |
| JPH11150228A (ja) | Ｉｃベアチップ実装構造 | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2000059003A (ja) | ハイブリッドモジュール | |
| JP2003273297A (ja) | 電子装置 | |
| JP2000133765A (ja) | 高周波集積回路装置 | |
| JP4696621B2 (ja) | 半導体装置 | |
| JP2000124578A (ja) | ハイブリッドモジュール及びその製造方法 | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JP3842887B2 (ja) | ハイブリッドモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |