JPH1115020A - アクティブマトリクス型液晶パネルとその製造法および駆動法 - Google Patents

Abstract

(57)【要約】 【課題】 広い視角で良好な多階調表示を実現できるＩ
ＰＳ方式のアクティブマトリクス型液晶パネルにおい
て、製造歩留まりを向上できる構造、および製造法、駆
動法を提供することを目的とする。 【解決手段】 ＩＰＳ方式のアクティブマトリクス型液
晶パネルであって、共通電極配線３の各々に電極パッド
８を設け、かつ各共通電極配線３を少なくとも一つ以上
の配線接続用のＴＦＴ１６を介して共通電極電位を供給
する給電配線13と接続する。この簡易な構成により、走
査配線１と信号配線４との層間ショート、および共通電
極配線３と信号配線４との層間ショートの発生位置の同
定検査が可能となり、リペア（修理）することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＡＶ・ＯＡ機器な
どの平面ディスプレイとして使用するアクティブマトリ
クス型液晶パネルとその製造法および駆動法に関するも
のである。

【０００２】

【従来の技術】現在、液晶を用いた表示パネルは、ビデ
オカメラのビューファインダーやポケットＴＶさらには
高精細投写型ＴＶ、パーソナルコンピュータ（パソコ
ン）、ワードプロセッサなどの情報表示端末など種々の
分野で応用されてきており、開発、商品化が活発に行わ
れている。特にスイッチング素子として薄膜トランジス
タ（ＴＦＴ）を用いたアクティブマトリクス型方式のＴ
Ｎ（Twisted Nematic）液晶表示パネルは大容量の表示
を行っても高いコントラストが保たれるという大きな特
徴をもち、特に近年市場要望の極めて高い、ラップトッ
プパソコンやノートパソコン、さらには、エンジニアリ
ングワークステーション用の大型・大容量フルカラーデ
ィスプレイの本命として開発、商品化が盛んである。

【０００３】この様なアクティブマトリクス型の液晶表
示パネルにおいて、広く用いられている液晶表示モード
に、ＴＮ（Twisted Nematic）方式がある。ＴＮ方式は
液晶層を狭持する電極基板間で液晶分子が９０゜捻れた
構造をとるパネルを、２枚の偏光板によりはさんだもの
である。２枚の偏光板は互いの偏光軸方向が直交し、一
方の偏光板はその偏光軸が一方の基板に接している液晶
分子の長軸方向と平行か垂直になるように配置されてい
る。電圧無印加の場合は白表示であるが、２枚の基板間
すなわち液晶パネルに対して垂直方向に電圧を印加して
いくと、徐々に光透過率が低下して黒表示となる。この
ような表示特性が得られるのは、液晶パネルに電圧を印
加すると液晶分子は捻れ構造をほどきながら電界の向き
に配列しようとし、この分子の配列状態により、パネル
を透過してくる光の偏光状態が変わり、光の透過率が変
調されるからである。しかし同じ分子配列状態でも、液
晶パネルに入射してくる光の入射方向によって透過光の
偏光状態は変化するので、入射方向に対応して光の透過
率は異なってくる。すなわち液晶パネルの特性は視角依
存性を持つ。この視角特性は主視角方向（液晶層の中間
層における液晶分子の長軸方向）に対し視点を斜めに傾
けると輝度の逆転現象を引き起こし、液晶パネルの画質
上、重要な課題となっている。

【０００４】この課題を解決するために、ＴＮ型液晶表
示方式のように基板垂直方向に電界を印加するのではな
く、液晶に印加する方向を基板に対してほぼ平行な方向
とするＩＰＳ（In-Plane Switching）方式があり、例
えば特公昭６３ー２１９０７号公報や特開平６ー１６０
８７８号公報により提案されている。

【０００５】従来のＩＰＳ方式の液晶表示素子のアクテ
ィブマトリクスアレイ基板の構成を図６に示す。図６に
示すように、複数の走査配線１および信号配線４が直交
するように形成され、各々走査配線電極パッド９と信号
配線電極パッド１０に接続されている。さらに、通常パ
ネル作製完了まで工程で生じうる静電気からスイッチン
グ素子を保護するために、電極パッドの外側に各信号配
線４間、各走査配線１間を接続する給電配線が設けられ
ている。また走査配線１と信号配線４の各交差点に対応
してスイッチング素子６が設けられる。隣接する２つの
走査配線１と隣接する２つの信号配線４に囲まれる１画
素において、複数、例えば２つの画素電極５が形成され
ている。信号配線４と画素電極５の間及び隣接する画素
電極５の間には、複数、例えば３つの共通電極２が形成
されている。蓄積容量部７は画素電極５の間で、かつ走
査配線１の上部に形成されている。共通電極２は、隣接
する２つの走査配線１の間に形成される共通電極配線３
に接続され、更に共通電極配線３はコンタクトホール１
７を介して一括接続され共通電極配線電極パッド８に接
続されている。なお走査配線１並びに共通電極配線３と
信号配線４との交差部には絶縁体層（図示せず）が存在
する。

【０００６】一般にアクティブマトリクスアレイ基板を
作製する場合、パターニング時の不良により、各電極配
線間でショートを引き起こすことがある。従って通常ア
レイ基板完成後、このような不良の存在を確認する検査
を行っている。このパネル検査は、一般的に静電気対策
用の給電配線を取り除いた後、信号配線４、走査配線１
の一本づつ各々の電極パッド１０，９にプローブ（探
針）を当てて、所定の電圧を印加し電気的検査を行い、
ショートしている配線を直接特定する方法である。この
検査の時にショート箇所が特定できれば、リペア（修
復）することが可能であり、アレイ基板の製造歩留まり
を下げずにすむ。

【０００７】

【発明が解決しようとする課題】通常のＴＮ方式のアク
ティブマトリクスアレイ基板の場合、基板上には信号配
線４と走査配線１のみであり、したがって配線間のショ
ートは、信号配線４と走査配線１との間でのみ発生す
る。しかしながら、ＩＰＳ方式のアクティブマトリクス
アレイ基板の場合、上記のように、信号配線４、走査配
線１に加えて共通電極配線３も加わる構成となるので、
ショートは信号配線４と走査配線１の間のみでなく、信
号配線４と共通電極配線３との間、および走査配線１と
共通電極配線３の間でも発生する。上記構成の場合、走
査配線１と共通電極配線３は同じ製膜工程を経て、同じ
フォトリソグラフィ工程でパターニングされて作成され
ており、走査配線１と共通電極配線３間のショート箇所
は目視検査で見つけることができる。しかしながら、信
号配線４と共通電極配線３との間のショートは、信号配
線４と走査配線１との間と同様、絶縁層にピンホールが
存在するなどの層間絶縁不良であり、ショート位置は目
視では判別できない。さらに従来の共通電極２は、上記
の様に全画素にわたって一括接続する構成をとってお
り、共通電極配線３と信号配線４との層間ショートが発
生した場合、上記の検査方法を用いても、層間ショート
の有無は判明するが、そのショート位置は特定すること
はできない。

【０００８】本発明は、このようなＩＰＳ方式のアクテ
ィブマトリクス型液晶パネルにおいて、共通電極配線
と、信号配線または走査配線とのショート位置を特定す
ることができるアクティブマトリクス型液晶パネルを提
供する。

【０００９】

【課題を解決するための手段】本発明のアクティブマト
リクス型液晶パネルにおいては、ＩＰＳ方式のアクティ
ブマトリクス型液晶パネルであって、共通電極配線の各
々は電極パッドを有し、かつ各共通電極配線はそれぞれ
少なくとも一つ以上の配線接続用のスイッチング素子を
介して共通電極電位を供給する給電配線と接続されてい
るものである。

【００１０】この本発明によれば、共通電極配線と、信
号配線または走査配線とのショート位置を特定すること
ができるアクティブマトリクス型液晶パネルが得られ
る。

【００１１】

【発明の実施の形態】本発明の請求項１に記載のアクテ
ィブマトリクス型液晶パネルは、一方の基板上に、マト
リクス状に配置された複数の走査配線および信号配線
と、その各交差点に対応して配置された少なくとも一つ
以上の画素部スイッチング素子と、前記画素部スイッチ
ング素子に接続された櫛形状の画素電極と、前記画素電
極と咬合して形成された櫛形状の共通電極と、前記共通
電極に接続され、前記走査配線または前記信号配線の間
に形成される複数の共通電極配線とを設け、他方の基板
との間に液晶が挟持されているアクティブマトリクス型
液晶パネルであって、前記共通電極配線の各々は電極パ
ッドを有し、かつ各共通電極配線はそれぞれ少なくとも
一つ以上の配線接続用のスイッチング素子を介して共通
電極電位を供給する給電配線と接続されていることを特
徴とするものであり、共通電極配線と信号配線または走
査配線との間のショート欠陥部位を識別する検査時に
は、配線接続用のスイッチング素子を電気的に切断され
た状態とすることにより、複数の共通電極配線の一本一
本がそれぞれ独立した状態とすることができ、よって一
本一本の共通電極配線に有した電極パッドに探針を当て
ることにより、どの共通電極配線と信号配線または走査
配線とがショートしているかがわかり、ショート位置の
特定をする事が可能となる。

【００１２】請求項２に記載のアクティブマトリクス型
液晶パネルの駆動法は、請求項１記載のアクティブマト
リクス型液晶パネルの駆動法であって、共通電極配線と
信号配線または走査配線との間のショート欠陥部位を識
別する検査時には、配線接続用のスイッチング素子を電
気的に切断された状態とし、液晶パネルの表示動作時に
は、配線接続用のスイッチング素子を電気的に接続され
た状態とするものであり、上記請求項１と同様に、複数
の共通電極配線の一本一本をそれぞれ独立した状態にで
き、どの共通電極配線と信号配線または走査配線とがシ
ョートしているかがわかり、ショート位置の特定をする
事が可能となる。

【００１３】請求項３に記載のアクティブマトリクス型
液晶パネルは、請求項１記載のアクティブマトリクス型
液晶パネルであって、画素部スイッチング素子と、配線
接続用のスイッチング素子は、薄膜トランジスタ素子で
あり、前記配線接続用のスイッチング素子には、スイッ
チング特性を制御する制御配線が配されていることを特
徴とするものであり、薄膜トランジスタ素子を制御配線
により制御することにより、複数の共通電極配線の一本
一本をそれぞれ独立した状態とすることができる。

【００１４】請求項４に記載のアクティブマトリクス型
液晶パネルは、請求項３記載のアクティブマトリクス型
液晶パネルであって、各々の共通電極配線と給電配線と
の間には、配線接続用の２つの薄膜トランジスタ素子が
並列に接続されており、前記２つの薄膜トランジスタ素
子は各々異なる制御配線によりスイッチング特性が制御
されていることを特徴とするものであり、２つの薄膜ト
ランジスタ素子を制御配線により制御することにより、
複数の共通電極配線の一本一本をそれぞれ独立した状態
とすることができる。

【００１５】請求項５に記載のアクティブマトリクス型
液晶パネルの駆動法は、請求項４記載のアクティブマト
リクス型液晶パネルの駆動法であって、共通電極配線と
信号配線または走査配線との間のショート欠陥部位を識
別する検査時には、２つの制御配線にはスイッチング特
性が電気的に切断された状態となるような電圧が印加さ
れており、液晶パネルの表示動作時においては、一方の
制御配線には所定の電位が交互に変化する矩形波が印加
されて、薄膜トランジスタ素子のスイッチング特性が一
定期間ずつ切断、接続を繰り返しており、他方の制御配
線には、前記一方の制御配線とは位相のみ異にする矩形
波が印加されており、常時給電配線から共通電極電位が
共通電極配線に供給されていることを特徴とするもので
あり、共通電極配線と信号配線または走査配線との間の
ショート欠陥部位を識別する検査時には、２つの制御配
線にはスイッチング特性が電気的に切断された状態とな
るような電圧が印加されることにより、複数の共通電極
配線の一本一本をそれぞれ独立した状態とすることがで
きる。

【００１６】請求項６記載のアクティブマトリクス型液
晶パネルの製造法は、請求項３記載のアクティブマトリ
クス型液晶パネルの製造法であって、走査配線と共通電
極配線と制御配線を第１の導電体層で同時に形成し、次
に絶縁体層を成膜した後、信号配線と給電配線を第２の
導電体層で同時に形成し、かつ画素部スイッチング素子
と配線接続用のスイッチング素子の薄膜トランジスタ素
子を同一工程で形成していることを特徴とするものであ
り、従来のアクティブマトリクス型液晶パネルと同じ作
製工程で作製される。

【００１７】請求項７記載のアクティブマトリクス型液
晶パネルの製造法は、請求項３記載のアクティブマトリ
クス型液晶パネルの製造法であって、走査配線と制御配
線を第１の導電体層で同時に形成し、次に絶縁体層を成
膜した後、信号配線と共通電極配線と給電配線とを第２
の導電体層で同時に形成し、かつ画素部スイッチング素
子と配線接続用のスイッチング素子の薄膜トランジスタ
素子を同一工程で形成していることを特徴とするもので
あり、従来のアクティブマトリクス型液晶パネルと同じ
作製工程で作製される。

【００１８】以下、本発明の実施の形態におけるアクテ
ィブマトリクス型液晶パネルを図面に基づいて説明す
る。なお、従来例の図６の構成とは同一の構成には同一
の符号を付して説明を省略する。 （実施の形態１）図１は本発明の実施の形態１における
アクティブマトリクス型液晶パネルの平面構成を概略的
に示したものである。

【００１９】共通電極配線３各々は電極パッド８を有し
ており、各共通電極配線３はコンタクトホール１７を介
して２つの薄膜トランジスタ素子（Thin Film Transi
stor；以下ＴＦＴと記す）１６のドレイン電極１５に接
続されている。

【００２０】また、走査配線１、共通電極配線３の電極
パッド９，８側と反対の終端側の先に、略直交方向に制
御配線１１がを２本隣接して設けられ、さらに制御配線
１１と略平行に共通電極電位を供給する給電配線１３が
設けられており、制御配線１１の制御による上記ＴＦＴ
１６の駆動により、各共通電極配線３と給電配線１３が
接続がされるように構成されている。

【００２１】また、制御配線１１に制御配線電極パッド
１２が設けられ、給電配線１３に給電配線電極パッド１
４が設けられている。以下、上記構成のアクティブマト
リクス型液晶パネルの製造法について説明する。

【００２２】まず走査配線１を、クロムを用いて、フォ
トリソグラフィ法によってアレイ基板（図示せず）上に
図の様にそれぞれ所定の間隔を隔てて、略平行にパター
ン形成する。同時に、隣接する２つの走査配線１の間に
互いに略平行な共通電極配線３と、共通電極配線３に接
続する共通電極２がパターン形成され、さらに同時に、
走査配線１、共通電極配線３の電極パッド９，８側と反
対の終端側の先に、略直交方向にＴＦＴ１６用制御配線
１１が２本隣接して形成される。また共通電極配線３に
接続して共通電極配線電極パッド８が形成される。な
お、材料はクロムに限定せず、アルミニウム、アルミニ
ウムを主成分とする金属など導電性単層膜または多層膜
を用いても良い。

【００２３】次に、走査配線１、共通電極２および共通
電極配線３の上には、スイッチング素子であるＴＦＴ６
として機能するＴＦＴのゲート絶縁膜として働く、例え
ば窒化シリコン（ＳｉＮｘ）等の第１絶縁体層（図示せ
ず）を積層する。さらに第１絶縁体層上にはＴＦＴ６の
スイッチ機能を司る、例えばアモルファスシリコン（α
−Ｓｉ）半導体層を積層させる。このスイッチング素子
を形成する一連の工程においては、配線接続用のスイッ
チング素子であるＴＦＴ１６も制御配線１１の上に形成
される。

【００２４】その後、半導体層上にチタン／アルミニウ
ム（Ｔｉ／Ａｌ）の二層を堆積させ、信号配線４が走査
配線１に対して略直交し、かつ、それぞれ略平行になる
様パターン形成する。同時に相互に隣接する２つの共通
電極２の間に、共通電極２と略平行となるように画素電
極５が形成され、さらに同時に制御配線１１と略平行に
共通電極電位を供給する給電配線１３が形成される。そ
してさらに、配線接続用ＴＦＴ１６に重なるように給電
配線１３から分岐した電極と、これに向かい合い、かつ
共通電極配線３とコンタクトホール１７を介して接続さ
れているドレイン電極１５が形成される。また、信号配
線４に接続するように信号配線電極パッド１０が形成さ
れ、同様に走査配線電極パッド９、制御配線電極パッド
１２、給電配線電極パッド１４が形成され、各々、走査
配線１、制御配線１１、給電配線１３に接続される。な
お、材料はチタン／アルミニウム（Ｔｉ／Ａｌ）に限定
せず、導電性金属の単層膜または多層膜を用いても良
い。絶縁膜層と半導体層を挟んで走査配線１上には、２
つの画素電極５を接続するように蓄積容量部７がオーバ
ーラップして形成される。この蓄積容量部７は画素に供
給された電圧の保持するために設けられたものである。
そして保護膜として、例えば窒化シリコン（ＳｉＮｘ）
等の第２絶縁体層（図示せず）が積層され、共通電極配
線電極パッド８、走査配線電極パッド９、信号配線電極
パッド１０、制御配線電極パッド１２、給電配線電極パ
ッド１４の上に開口部１８が設けられる。

【００２５】以下、上記構成のアクティブマトリックス
アレイ基板の各配線間のショート位置の検査法について
説明する。配線間のショートは、主に配線同士が交差す
る点で、配線間の絶縁不良によるものが圧倒的に多い。
本実施の形態１の場合、このような層間ショートが発生
するのは、走査配線１と信号配線４との交点、共通電極
配線３と信号配線４との交点、共通電極配線３に接続さ
れているドレイン電極１５と制御配線１１との交点、お
よび制御配線１１と給電配線１３との交点である。

【００２６】このうち共通電極配線３に接続されている
ドレイン電極１５と制御配線１１との交点、および制御
配線１１と給電配線１３との交点は、マトリクス上に配
列された多数の走査配線１と多数の信号配線４との交
点、および多数の共通電極配線３と多数の信号配線４と
の交点に比較してその点数が少ないので、ショートする
確率は格段に小さくほとんどない。そこで実際には、走
査配線１と信号配線４との交点、共通電極配線３と信号
配線４との交点でのショート検査のみをすればよい。

【００２７】これらのショート検査は、それぞれの配線
のパッド上の開口部１８にプローブ（探針）を当てて、
配線間の導通をチェックするものである。たとえば、走
査配線１と信号配線４との間のショート検査では走査配
線電極パッド９と信号配線電極パッド１０上の開口部１
８にプローブを当てて導通チェックする。通常すべての
走査配線電極パッド９、信号配線電極パッド１０にプロ
ーブを当てて、すべての走査配線１、信号配線４間のシ
ョートを検査するので、どの走査配線１とどの信号配線
４がショートしているかがわかる。つまり、特定された
走査配線１と信号配線４との交点の場所にショートがあ
ることがわかるのである。これは従来の構成でも同様に
行われてきた検査である。

【００２８】つぎに共通電極配線３と信号配線４との間
のショートを検査する。このショートは図６のような従
来の構成では、すべての共通電極配線３が導通状態にな
っていたので、ショートの有無は分かるが、どの共通電
極配線３と信号配線４とがショートしているかの場所の
特定はできなかったものである。

【００２９】まず、共通電極配線電極パッド８、信号配
線電極パッド１０、制御配線電極パッド１２、および給
電配線電極パッド１４の上の開口部１８にそれぞれプロ
ーブを当てる。そして共通電極配線３と給電配線１３に
は０Ｖの電圧を印加し、制御配線１１には−５Ｖの電圧
を印加する。このように共通電極配線３，給電配線１３
より低い電位を制御配線１１に印加することにより、配
線接続用ＴＦＴ１６はスイッチ切断状態となっている。
本実施の形態の配線接続用ＴＦＴ１６の特性は図２のよ
うであり共通電極配線３の電圧に対して制御配線１１に
印加するゲート電圧が＋２Ｖ以上でなければ電流は流れ
ない。したがって、すべての共通電極配線３は配線接続
用ＴＦＴ１６によってすべて切断状態となっていること
がわかる。つまり、すべての共通電極配線電極パッド
８、信号配線電極パッド１０にプローブを当てて、すべ
ての共通電極配線３、信号配線４間のショートを検査す
ることで、どの共通電極配線３とどの信号配線４がショ
ートしているかがこの検査でわかる。

【００３０】以上の検査によって、走査配線１と信号配
線４、および共通電極配線３と信号配線４との交差部で
のショートの発生位置の同定が可能となり、層間ショー
トのリペア（修復）ができるためアレイ基板の製造歩留
まりを大幅に向上することができる。

【００３１】このようにしてショート欠陥をなくしたア
クティブマトリクスアレイ基板ともう一方の基板を貼り
合わせ、基板間に液晶を充填することでアクティブマト
リクス型液晶パネルが得られる。

【００３２】また、このアクティブマトリクス型液晶パ
ネルを表示動作させるときには、すべての共通電極配線
３に所定の共通電極電位を印加する必要がある。通常の
駆動では、走査配線１には図３（ａ）のような波形を、
信号配線４には図３（ｂ）のような波形を、そして共通
電極配線３には図３（ｃ）のような波形を入力する。し
たがって、この図によると共通電極配線３には５Ｖの電
圧がかかる必要がある。そこで本実施の形態１では、給
電配線１３には図４（ａ）のように５Ｖを印加するとと
もに、２本の制御配線の一方には図４（ｂ）のように１
０Ｖと０Ｖが１６msec毎に交互に印加されるような矩形
波を印加し、さらに他方の制御配線には図４（ｃ）のよ
うに一方の制御配線に対して８msec分位相のずれた矩形
波が入力されるようにしている。このような矩形波の入
力によって、配線接続用のＴＦＴ１６は、制御配線が０
Ｖのときは切断状態、１０Ｖのときは接続状態となり、
接続状態のときに、各共通電極配線３に給電配線１３の
５Ｖが印加される。そして、２つの制御配線１１に印加
されている矩形波の位相がずれているために、共通電極
配線３には、２つの接続用ＴＦＴ１６のいずれか一方は
必ず接続された状態となっていることから、常に表示し
ている間、共通電極配線３の電位は、給電配線１３と同
じ５Ｖに保たれ、正常な表示ができている。

【００３３】このように、共通電極配線３と信号配線
４、および信号配線４と走査配線１との層間ショートは
ＩＰＳ方式のアクティブマトリクスアレイ基板の製造歩
留まりを極端に低くしている欠陥であり、上記構成およ
び検査でリペア可能となるためアレイ基板の製造歩留ま
りを大幅に向上することができる。さらにショート位置
をレスキューした後、液晶パネルの表示動作時には、配
線接続用のＴＦＴ１６により電気的に接続させれば、す
べての共通電極配線３に共通電極電位を供給することが
でき、線欠陥なくかつ正常な表示を行うことができる。

【００３４】なお、制御配線１１は一本で、接続用ＴＦ
Ｔ１６は各共通電極配線３に対して１つの場合でも表示
は可能である。この場合、欠陥検査時は上記検査法と同
じ電圧を印加すればよいが、アクティブマトリクス型液
晶パネルを表示動作させるときには、制御配線１１には
常に１０Ｖを印加しておけば、共通電極配線３には常に
接続状態となっている配線接続用ＴＦＴ１６によって、
給電配線１３の電位５Ｖが保たれることになる。一般的
には、ＴＦＴ１６は給電配線１３よりも高い一定の電位
（＋ＤＣの電位）が、常時制御配線１１に印加されてい
るよりも、給電配線１３に対して極性の異なる電位が制
御配線１１に印加されている方がより安定した特性が得
られる。このことから、本実施の形態１のような制御配
線１１が２本の場合の方が信頼性のより高いアクティブ
マトリクス型液晶パネルが得られるが、実用レベルでは
制御配線１１が一本でも支障はない。 （実施の形態２）本発明の実施の形態２について図５に
基づいて説明する。図１に示す実施の形態１と異なる点
は、共通電極配線３を信号配線４に略平行に配置してい
ることである。

【００３５】この実施の形態２のアクティブマトリクス
型液晶パネルの製造法について説明する。まず走査配線
１を、クロムを用いて、フォトリソグラフィ法によって
アレイ基板（図示せず）上に図の様にそれぞれ所定の間
隔を隔てて、略平行にパターン形成する。同時に、隣接
する２つの走査配線１の間に互いに略平行な画素電極５
がパターン形成され、さらに同時に、後に形成する信号
配線４の信号配線電極パッド１０側と反対の終端側の先
に、走査配線１に略平行に制御配線１１と制御配線電極
パッド１２が２本隣接して形成される。また、後に形成
する共通電極配線３に接続するような位置に共通電極配
線電極パッド８が形成される。

【００３６】次に走査配線１、画素電極５の上に、ＴＦ
Ｔ６として機能するＴＦＴのゲート絶縁膜として働く、
例えば窒化シリコン（ＳｉＮｘ）等の第１絶縁体層（図
示せず）を積層させる。さらに第１絶縁体層上にはＴＦ
Ｔ６のスイッチ機能を司る、例えばアモルファスシリコ
ン（α−Ｓｉ）半導体層を積層させる。このスイッチン
グ素子を形成する一連の工程においては、配線接続用の
スイッチング素子であるＴＦＴ１６が制御配線１２の上
に形成される。

【００３７】その後、半導体層上にチタン／アルミニウ
ム（Ｔｉ／Ａｌ）の二層を堆積させ、信号配線４が走査
配線１に対して略直交し、かつ、それぞれ略平行になる
様パターン形成され、同時に相互に隣接する複数の画素
電極５の間に、画素電極５と略平行となるように共通電
極２および共通電極配線３が形成される。さらに同時
に、制御配線１１と略平行に共通電極電位を供給する給
電配線１３も形成され、そしてさらに、配線接続用ＴＦ
Ｔ１６に重なるように給電配線１３から分岐した電極が
形成される。また信号配線４に接続するように信号配線
電極パッド１０が形成され、同様に、走査配線電極パッ
ド９、給電配線電極パッド１４が形成され、各々、走査
配線１、給電配線１３に接続される。絶縁膜層と半導体
層を挟んで走査配線１上には、２つの画素電極５を接続
するように蓄積容量部７がオーバーラップして形成され
ている。そして保護膜として、例えば窒化シリコン（Ｓ
ｉＮｘ）等の第２絶縁体層（図示せず）が積層され、共
通電極配線電極パッド８、走査配線電極パッド９、信号
配線電極パッド１０、制御配線電極パッド１２、給電配
線電極パッド１４の上に開口部１８が設けられる。

【００３８】以上のように製造されたアクティブマトリ
クスアレイ基板は、各配線の間の構成は第１の実施形態
とは異なるものの、走査配線１、信号配線４、共通電極
配線３、制御配線１１、給電配線１３の機能は、実施の
形態１と全く同じである。

【００３９】このアクティブマトリクスアレイ基板の各
配線間のショート位置の検査法を説明する。本実施の形
態２の場合は、配線同士が交差する点で起こるショート
は、走査配線１と信号配線４との交点、走査配線１と共
通電極配線３との交点において確率が高い。このうち、
走査配線１と信号配線４とのショートを検査する場合
は、実施の形態１の場合と全く同じであり、一方走査配
線１と共通電極配線３とのショートを検査する場合は、
実施の形態１での共通電極配線３と信号配線４との間の
検査と同じ方法で行えばよいことは言うまでもない。

【００４０】従って、実施の形態２のアクティブマトリ
クスアレイ基板の構成、製造法を用いても、配線間のシ
ョート欠陥を検査することは可能であり、実施の形態１
とも歩留まりにおいて劣ることなく正常なアレイ基板が
作成され、それを用いたアクティブマトリクス型液晶パ
ネルも正常に動作する。

【００４１】

【発明の効果】以上のように本発明によれば、広い視角
で良好な多階調表示を実現できるＩＰＳ方式であって、
かつ簡易な構成と従来と同じ作製工程でありながら、共
通電極配線と信号配線との、あるいは走査配線と共通電
極配線との層間ショートの発生位置の同定が可能とな
り、アレイ基板の製造歩留まりを大幅に向上することが
できる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるアクティブマト
リクスアレイが形成された一方の基板の平面構成を概略
的に示す平面図である。

【図２】同基板の配線接続用ＴＦＴの特性図である。

【図３】同基板のアクティブマトリクス型液晶パネルの
駆動電圧波形図である。

【図４】同基板のアクティブマトリクス型液晶パネルの
駆動電圧波形図である。

【図５】本発明の実施の形態２におけるアクティブマト
リクスアレイが形成された一方の基板の平面構成を概略
的に示す平面図である。

【図６】従来のアクティブマトリクスアレイ基板の平面
構成を概略的に示す平面図である。

【符号の説明】

１ 走査配線 ２ 共通電極 ３ 共通電極配線 ４ 信号配線 ５ 画素電極 ６ ＴＦＴ ７ 蓄積容量部 ８ 共通電極配線電極パッド ９ 走査配線電極パッド １０ 信号配線電極パッド １１ 制御配線 １２ 制御配線電極パッド １３ 給電配線 １４ 給電配線電極パッド １５ ドレイン電極 １６ 配線接続用ＴＦＴ １７ コンタクトホール １８ 開口部

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６１２Ｃ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 一方の基板上に、マトリクス状に配置さ
   れた複数の走査配線および信号配線と、その各交差点に
   対応して配置された少なくとも一つ以上の画素部スイッ
   チング素子と、前記画素部スイッチング素子に接続され
   た櫛形状の画素電極と、前記画素電極と咬合して形成さ
   れた櫛形状の共通電極と、前記共通電極に接続され、前
   記走査配線または前記信号配線の間に形成される複数の
   共通電極配線とを設け、他方の基板との間に液晶が挟持
   されているアクティブマトリクス型液晶パネルであっ
   て、 前記共通電極配線の各々は電極パッドを有し、かつ各共
   通電極配線はそれぞれ少なくとも一つ以上の配線接続用
   のスイッチング素子を介して共通電極電位を供給する給
   電配線と接続されていることを特徴とするアクティブマ
   トリクス型液晶パネル。
2. 【請求項２】 請求項１記載のアクティブマトリクス型
   液晶パネルの駆動法であって、 共通電極配線と信号配線または走査配線との間のショー
   ト欠陥部位を識別する検査時には、配線接続用のスイッ
   チング素子を電気的に切断された状態とし、 液晶パネルの表示動作時には、配線接続用のスイッチン
   グ素子を電気的に接続された状態とすることを特徴とす
   るアクティブマトリクス型液晶パネルの駆動法。
3. 【請求項３】 画素部スイッチング素子と配線接続用の
   スイッチング素子は、薄膜トランジスタ素子であり、前
   記配線接続用のスイッチング素子には、スイッチング特
   性を制御する制御配線が配されていることを特徴とする
   請求項１記載のアクティブマトリクス型液晶パネル。
4. 【請求項４】 各々の共通電極配線と給電配線との間に
   は、配線接続用の２つの薄膜トランジスタ素子が並列に
   接続されており、前記２つの薄膜トランジスタ素子は各
   々異なる制御配線によりスイッチング特性が制御されて
   いることを特徴とする請求項３記載のアクティブマトリ
   クス型液晶パネル。
5. 【請求項５】 請求項４記載のアクティブマトリクス型
   液晶パネルの駆動法であって、 共通電極配線と信号配線または走査配線との間のショー
   ト欠陥部位を識別する検査時には、２つの制御配線には
   スイッチング特性が電気的に切断された状態となるよう
   な電圧が印加されており、 液晶パネルの表示動作時においては、一方の制御配線に
   は所定の電位が交互に変化する矩形波が印加されて、薄
   膜トランジスタ素子のスイッチング特性が一定期間ずつ
   切断状態と接続状態を繰り返し、他方の制御配線には、
   前記一方の制御配線とは位相のみ異にする矩形波が印加
   されており、常時給電配線から共通電極電位が共通電極
   配線に供給されていることを特徴とするアクティブマト
   リクス型液晶パネルの駆動法。
6. 【請求項６】 請求項３記載のアクティブマトリクス型
   液晶パネルの製造法であって、 走査配線と共通電極配線と制御配線を第１の導電体層で
   同時に形成し、次に絶縁体層を成膜した後、信号配線と
   給電配線を第２の導電体層で同時に形成し、かつ画素部
   スイッチング素子と配線接続用のスイッチング素子の薄
   膜トランジスタ素子を同一工程で形成していることを特
   徴とするアクティブマトリクス型液晶パネルの製造法。
7. 【請求項７】 請求項３記載のアクティブマトリクス型
   液晶パネルの製造法であって、 走査配線と制御配線を第１の導電体層で同時に形成し、
   次に絶縁体層を成膜した後、信号配線と共通電極配線と
   給電配線とを第２の導電体層で同時に形成し、かつ画素
   部スイッチング素子と配線接続用のスイッチング素子の
   薄膜トランジスタ素子を同一工程で形成していることを
   特徴とするアクティブマトリクス型液晶パネルの製造
   法。