JPH11145548A - 半導体レーザ用パッケージ及びアースリードの製造方法 - Google Patents

半導体レーザ用パッケージ及びアースリードの製造方法

Info

Publication number
JPH11145548A
JPH11145548A JP9303166A JP30316697A JPH11145548A JP H11145548 A JPH11145548 A JP H11145548A JP 9303166 A JP9303166 A JP 9303166A JP 30316697 A JP30316697 A JP 30316697A JP H11145548 A JPH11145548 A JP H11145548A
Authority
JP
Japan
Prior art keywords
semiconductor laser
lead
ground
bonding surface
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9303166A
Other languages
English (en)
Inventor
Kazuo Fukui
和雄 福井
Toru Kitakoga
亨 北古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP9303166A priority Critical patent/JPH11145548A/ja
Publication of JPH11145548A publication Critical patent/JPH11145548A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 半導体レーザ素子とモニタ素子の各アースを
共通アースとすることができ、かつ、ワイヤボンディン
グ時の不着発生率の低減と加工工数の低減を図ることが
できる半導体レーザ用パッケージを提供する。 【解決手段】 アースリード52は所定の長さに切断し
た円柱形のリードである。このリード52は、その先端
部にリードの直径方向のつぶし加工によって第1のボン
ディング面が形成され、次にリードの長さ方向のつぶし
加工によって第2のボンディング面が形成されている。
第1のボンディング面は半導体レーザ素子7のボンディ
ング面と平行に配置され、また、第2のボンディング面
はモニタ素子11のボンディング面と平行に配置され
る。そして、半導体レーザ素子7のグランド線13が第
1のボンディング面に、モニタ素子11のグランド線1
3が第2のボンディング面に、それぞれワイヤボンディ
ングによって接続される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体レーザ素子
とモニタ素子とから共通にワイヤボンディングによって
接続されるアースリードを有する半導体レーザ用パッケ
ージ及びアースリードの製造方法に関する。
【0002】
【従来の技術】図6に半導体レーザに用いるパッケージ
の一従来例を示す。このパッケージは、ステム1と、ス
テム1上に形成したステムヒートシンク2と、ステム1
にガラス溶着した3本のリード3、4、5と、ステム1
に直接溶接したアースリード6を有する。
【0003】半導体レーザ素子7はヒートシンク素子8
を介して、ステムヒートシンク2に接合される。半導体
レーザ素子用信号線9はリード3に、半導体レーザ素子
用グランド線10はステムヒートシンク2にそれぞれワ
イヤボンディングによって接続される。モニタ素子11
は、ステム1上に接合される。モニタ素子用信号線12
はリード4に、モニタ素子用グランド線13はリード5
にワイヤボンディングによって接続される。図7は半導
体レーザ7およびモニタ素子11の電気的接続状態を示
した接続図である。上記のように、図6の半導体レーザ
用パッケージでは、半導体レーザ素子7およびモニタ素
子11のアースはそれぞれ独立している。
【0004】ところで、ワイヤボンディングによる結線
は、接続する2つのボンディング面が平行である必要が
ある。ところが、半導体レーザ素子7とモニタ素子11
は、ほぼ垂直に交わる面に設置されており、アースを共
通にするためには、各々の素子と平行なボンディング面
をアースリードに設ける必要がある。各々の素子と平行
なボンディング面をアースリードに設けた例として特開
平4−207092号公報が知られている。図8にアー
スリードにほぼ垂直に交わる2つのボンディング面を設
けた従来例を示す。円柱形のリード5の側面にL字形リ
ード51を溶接し、モニタ素子用グランド線13はリー
ド5の上端面に図6と同様に接続され、半導体レーザ素
子用グランド線10は溶接したL字形リード51にワイ
ヤボンディングによって接続することで半導体レーザ素
子7とモニタ素子11のアースを共通にしている。
【0005】
【発明が解決しようとする課題】図6に示す半導体レー
ザ用パッケージにあっては、半導体レーザ素子7のグラ
ンド線10はステム1を介してアース電位に接続されて
いるために、ステム1を介して外部ノイズが混入しやす
い。また、半導体レーザ素子7とモニタ素子11のアー
スがそれぞれ独立しているために、これらの素子を駆動
するための電源ラインが各々に必要という問題がある。
【0006】一方、図8に示すパッケージにあっては、
円柱形をしたリードにL字形リードを溶接によって接合
していたために、加工精度を必要とし、かつ加工工数が
掛かる。さらにワイヤボンディングを行う際にL字形リ
ードが共振を起こす場合があり、この場合、ワイヤの不
着が発生するという問題がある。本発明は、このような
事情に鑑みてなされたもので、半導体レーザ素子とモニ
タ素子の各アースを共通アースとすることができ、しか
も、ワイヤボンディング時の不着発生率の低減と加工工
数の低減を図ることができる半導体レーザ用パッケージ
を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1に記載の発明
は、半導体レーザ素子とモニタ素子とから共通にワイヤ
ボンディングによって接続されるアースリードを有する
半導体レーザ用パッケージにおいて、前記アースリード
の先端部に、前記半導体レーザ素子の設置面と平行にな
るように加工された第1のボンディング面と、前記モニ
タ素子の設置面と平行になるように加工された第2のボ
ンディング面とを形成したことを特徴とする。請求項2
に記載の発明は、請求項1に記載の半導体レーザ用パッ
ケージのアースリードの製造方法であって、丸棒状の端
子部材の先端部に直径方向のつぶし加工を行うことによ
って第1の平坦部を形成する第1の工程と、前記端子部
材の先端部に長さ方向のつぶし加工を行うことによって
前記第1の平坦部に直交する第2の平坦部を形成する第
2の工程とを有することを特徴とする。
【0008】
【発明の実施の形態】以下、本発明の一実施形態による
半導体レーザ用パッケージを図面を参照して説明する。
図1は同実施形態の斜視図である。この図において、符
号1は円盤状のステム、符号2はステム1上に設けられ
たステムヒートシンクである。符号3はステム1にガラ
ス溶着された信号線リードであり、ステムヒートシンク
2の側方に配置されている。符号4はステム1にガラス
溶着された信号線リードであり、ステムヒートシンク2
の前方に配置されている。符号52はリード3、4と同
様にステム1にガラス溶着されたアースリードであり、
ステムヒートシンク2を挟んで信号線リード3とは反対
側のステムヒートシンク2の側方に配置されている。な
お、このアースリード52については後に詳細に説明す
る。符号6はステム1に直接溶接したケースアースリー
ドである。符号7は半導体レーザ素子であり、ヒートシ
ンク素子8を介してステムヒートシンク2の前面に取り
付けられている。
【0009】符号9は半導体レーザ素子用信号線であ
り、信号線リード3の上端に接続されている。符号10
は半導体レーザ素子用グランド線であり、アースリード
52の上端に接続されている。符号11はモニタ素子で
ある。符号12はモニタ素子用信号線であり、信号線リ
ード4の上端に接続されている。符号13はモニタ素子
用グランド線であり、アースリード52の先端に接続さ
れている。
【0010】図2、図3、図4は各々アースリード52
の詳細を示す正面図、側面図、平面図である。このアー
スリード52は、丸棒状のリード部材を所定の長さに切
断した後、リード部材を寝かせた状態で、先端部に直径
方向のつぶし加工を行い、これにより、半導体レーザ素
子用グランド線10を接続するボンディング面52aを
形成し、次に、リード部材を立てた状態で長さ方向のつ
ぶし加工を行い、これにより、モニタ素子用グランド線
13を接続するボンディング面52bを形成する。この
時、ボンディング面の共振の影響を少なくするために、
ボンディング面52bの平坦加工部面積をワイヤボンデ
ィングに必要な0.3mm×0.5mm程度の必要最小
限の面積とする。
【0011】このアースリード52は、ステムヒートシ
ンク2にガラス溶着によって取りつけられる。この場
合、下部側がステムヒートシンク2の下面から20mm
延出し、上部側がステムヒートシンク2の上面から1.
2mm突出する。また、このアースリード52は、ボン
ディング面52aが半導体レーザ素子7の取り付け面お
よびリード3のつぶし面と各々平行になるように、ま
た、ボンディング面52bがリード4の上端面と同一の
高さでかつ平行になるように設置される。そして、半導
体レーザ素子用グランド線10はボンディング面52a
に、モニタ素子用グランド線13はボンディング面52
bに、それぞれワイヤボンディングによって接続する。
【0012】上記に説明した配置にすることによって、
相互接続されるボンディング面の対は平行となるために
従来のワイヤボンディングツールによって容易にワイヤ
ボンディングを行うことができる。図5は上記の説明に
沿って各素子を接続した場合の接続図であり、本発明の
半導体レーザ用パッケージを用いた場合、半導体レーザ
素子とモニタ素子のアースを共通にすることができる。
【0013】
【発明の効果】以上説明したように、この発明によれ
ば、アースリードの先端部に、半導体レーザ素子の設置
面と平行になるように加工された第1のボンディング面
と、モニタ素子の設置面と平行になるように加工された
第2のボンディング面とを形成したため、従来のワイヤ
ボンディング技術で、半導体レーザ素子とモニタ素子の
アースを共通にする結線が可能になる。また、アースを
ステムに接続しないために、ステムを介した外部ノイズ
の混入を防ぎ、かつ各々の素子を駆動する電源ラインを
共通にできるという効果が得られる。
【0014】また、この発明によれば、ワイヤボンディ
ングを行う際の共振を起こし難くできるため、ワイヤの
不着発生率を低減でき、リードの共振の影響で発生する
ワイヤ切れも低減できるという効果が得られる。さら
に、溶接工数を必要としないため加工工数を低減できる
という効果も得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態の構成を示す斜視図であ
る。
【図2】図1に示すアースリード52のボンディング面
の詳細を示す正面図である。
【図3】同ボンディング面の詳細を示す側面図である。
【図4】同ボンディング面の詳細を示す平面図である。
【図5】同実施形態の電気的接続を示す接続図である。
【図6】従来の半導体レーザ用パッケージの構成例を示
す斜視図である。
【図7】図6に示すパッケージの電気的接続を示す接続
図である。
【図8】従来の半導体レーザ用パッケージの他の構成例
を示す斜視図である。
【符号の説明】
1・・・ステム 2・・・ステムヒートシンク 3・・・信号線リード 4・・・信号線リード 5・・・アースリード 6・・・ケースアースリード 7・・・半導体レーザ素子 8・・・ヒートシンク素
子 9・・・半導体レーザ素子用信号線 10・・・半導体レーザ素子用グランド線 11・・
・モニタ素子 12・・・モニタ素子用信号線 13・・・モニタ素
子用グランド線 51・・・L字形アースリード 52・・・アースリー

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体レーザ素子とモニタ素子とから共
    通にワイヤボンディングによって接続されるアースリー
    ドを有する半導体レーザ用パッケージにおいて、 前記アースリードの先端部に、 前記半導体レーザ素子の設置面と平行になるように加工
    された第1のボンディング面と、 前記モニタ素子の設置面と平行になるように加工された
    第2のボンディング面と、 を形成したことを特徴とする半導体レーザ用パッケー
    ジ。
  2. 【請求項2】 請求項1に記載の半導体レーザ用パッケ
    ージのアースリードの製造方法において、 丸棒状の端子部材の先端部に直径方向のつぶし加工を行
    うことによって第1の平坦部を形成する第1の工程と、 前記端子部材の先端部に長さ方向のつぶし加工を行うこ
    とによって前記第1の平坦部に直交する第2の平坦部を
    形成する第2の工程と、 を有することを特徴とするアースリードの製造方法。
JP9303166A 1997-11-05 1997-11-05 半導体レーザ用パッケージ及びアースリードの製造方法 Pending JPH11145548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9303166A JPH11145548A (ja) 1997-11-05 1997-11-05 半導体レーザ用パッケージ及びアースリードの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9303166A JPH11145548A (ja) 1997-11-05 1997-11-05 半導体レーザ用パッケージ及びアースリードの製造方法

Publications (1)

Publication Number Publication Date
JPH11145548A true JPH11145548A (ja) 1999-05-28

Family

ID=17917690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9303166A Pending JPH11145548A (ja) 1997-11-05 1997-11-05 半導体レーザ用パッケージ及びアースリードの製造方法

Country Status (1)

Country Link
JP (1) JPH11145548A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562693B2 (en) 2000-03-14 2003-05-13 Sharp Kabushiki Kaisha Semiconductor laser device and wire bonding method capable of easily performing reliable wire bonding
JP2004311923A (ja) * 2003-03-27 2004-11-04 Mitsubishi Electric Corp 光半導体素子用パッケージ
JP2007103685A (ja) * 2005-10-05 2007-04-19 Nec Schott Components Corp レーザダイオード用ステム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562693B2 (en) 2000-03-14 2003-05-13 Sharp Kabushiki Kaisha Semiconductor laser device and wire bonding method capable of easily performing reliable wire bonding
US6784464B2 (en) 2000-03-14 2004-08-31 Sharp Kabushiki Kaisha Semiconductor laser device and wire bonding method capable of easily performing reliable wire bonding
JP2004311923A (ja) * 2003-03-27 2004-11-04 Mitsubishi Electric Corp 光半導体素子用パッケージ
JP4550386B2 (ja) * 2003-03-27 2010-09-22 三菱電機株式会社 光半導体素子用パッケージ
JP2007103685A (ja) * 2005-10-05 2007-04-19 Nec Schott Components Corp レーザダイオード用ステム

Similar Documents

Publication Publication Date Title
US4951098A (en) Electrode structure for light emitting diode array chip
JP4908411B2 (ja) 圧力センサ及びその製造方法
US20070290342A1 (en) Semiconductor device
JPH11145548A (ja) 半導体レーザ用パッケージ及びアースリードの製造方法
EP0758798A2 (en) Semiconductor device with enhanced electrical characteristic
US6672503B2 (en) Method of bonding wires
US6753204B1 (en) Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
US5408127A (en) Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
US6420781B1 (en) Method for producing emulation circuit configuration, and configuration with two integrated circuits
US5726490A (en) Semiconductor device
US7464851B2 (en) Wire bonding method and apparatus therefor
US6683450B2 (en) Sensor assembly with splice band connection
JPH01132142A (ja) 半導体装置のパツケージ構造
US6759667B2 (en) Photocoupling device and method of manufacturing the same
JPH10270671A (ja) 半導体チップ、光受信モジュールおよび光受信モジュールの製造方法
KR102076924B1 (ko) 전기 전도체 트랙, 방법
JPH06244230A (ja) ボンディング電極を有する装置およびボンディング電極の製造方法
US6376913B1 (en) Integrated semiconductor chip having leads to one or more external terminals
JPH02211643A (ja) 半導体装置
JP2900912B2 (ja) 半導体装置
JPS6144450A (ja) 絶縁型半導体装置の製造方法
JPS63219131A (ja) 半導体装置の製造方法
JPH08222595A (ja) ワイヤーボンディング方法
KR100391451B1 (ko) 엔진 오일 누유 방지장치
JPH02192139A (ja) 半導体装置の製造装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010703