JPH11145284A - Method for manufacturing semiconductor device and semiconductor device using the same - Google Patents

Method for manufacturing semiconductor device and semiconductor device using the same

Info

Publication number
JPH11145284A
JPH11145284A JP30764197A JP30764197A JPH11145284A JP H11145284 A JPH11145284 A JP H11145284A JP 30764197 A JP30764197 A JP 30764197A JP 30764197 A JP30764197 A JP 30764197A JP H11145284 A JPH11145284 A JP H11145284A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
film
wiring
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30764197A
Other languages
Japanese (ja)
Other versions
JP3617283B2 (en
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30764197A priority Critical patent/JP3617283B2/en
Publication of JPH11145284A publication Critical patent/JPH11145284A/en
Application granted granted Critical
Publication of JP3617283B2 publication Critical patent/JP3617283B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a delamination, or a thermal deformation and a breakage of an organic system insulation film by a method wherein, after a heating step of eliminating moisture included in a laminated insulation film is executed, a wiring material is continuously formed without exposing a substrate to-be- processed to the outer atmosphere. SOLUTION: Before a wiring material for a control plug 12 is buried in a connection hole, before a wiring material for an upper layer wiring 13 is formed, and before an upper layer cap inorganic system insulation film 8 is formed, a heating step is executed. Thus, moisture adsorbed in the inorganic system insulation film 8 and existing internally is eliminated. For this reason, if a wiring material and an interlayer insulation film are formed continuously without exposing a to-be-processed substrate 1 to the outer atmosphere thereafter, it disappears that moisture at a time of the heating step is evaporated. Accordingly, it is possible to prevent separation between an organic insulation film lacking stress-resistance and an inorganic insulation film, or a thermal deformation or a breakage of the organic insulation film.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法およびこれを用いた半導体装置に関し、さらに詳しく
は、有機系絶縁膜と無機系絶縁膜との積層絶縁膜を用い
た半導体装置における、絶縁膜の剥離を防止する際に適
用して好適な半導体装置の製造方法およびこれを用いた
半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a semiconductor device using the same, and more particularly, to a method of manufacturing a semiconductor device using a laminated insulating film of an organic insulating film and an inorganic insulating film. The present invention relates to a method for manufacturing a semiconductor device suitable for application in preventing peeling of a film and a semiconductor device using the same.

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積度化が進
展するに伴い、多層配線構造が多用され、同一配線層内
の隣り合う配線間の層間絶縁膜の幅が狭まるとともに、
異なる配線層間の層間絶縁膜の厚さも薄くなっている。
かかる配線間隔の縮小により、配線間容量の上昇による
配線遅延等が問題となりつつある。このため半導体装置
の実動作速度は1/K(Kはスケーリングファクタ)の
スケーリング則に合致しなくなり、高集積化のメリット
を充分に発揮することができない。配線間容量の上昇防
止は、高集積度半導体装置の高速動作、低消費電力およ
び低発熱等の諸要請に応えるためには、是非とも解決し
なければならない要素技術の1つである。
2. Description of the Related Art As the degree of integration of semiconductor devices such as LSIs increases, multilayer wiring structures are frequently used, and the width of an interlayer insulating film between adjacent wirings in the same wiring layer is reduced.
The thickness of the interlayer insulating film between different wiring layers is also reduced.
Due to such a reduction in the wiring interval, wiring delay and the like due to an increase in the capacitance between wirings are becoming a problem. Therefore, the actual operation speed of the semiconductor device does not conform to the scaling rule of 1 / K (K is a scaling factor), and the advantage of high integration cannot be sufficiently exhibited. Preventing an increase in the capacitance between wirings is one of the elemental technologies that must be solved in order to respond to various demands such as high-speed operation, low power consumption, and low heat generation of a highly integrated semiconductor device.

【0003】従来より半導体装置の層間絶縁膜等に採用
されてきた絶縁体膜材料は、SiO2 、SiONやSi
3 4 等の無機系材料が主体であった。高集積度半導体
装置の配線間容量の低減方法として、例えば特開昭63
−7650号公報に開示されているように、これら一般
的な無機系材料よりも低誘電率の材料による層間絶縁膜
の採用が有効である。この低誘電率材料としては、フッ
素原子を含む酸化シリコン系絶縁膜(以下SiOFと記
す)等の無機系材料と、炭素原子を含む有機系材料が代
表的である。
[0003] Insulator film materials that have been conventionally used for interlayer insulating films and the like of semiconductor devices include SiO 2 , SiON and Si.
Inorganic materials such as 3 N 4 was mainly. As a method of reducing the capacitance between wirings of a highly integrated semiconductor device, for example, Japanese Patent Laid-Open
As disclosed in JP-A-7650, it is effective to employ an interlayer insulating film made of a material having a lower dielectric constant than these general inorganic materials. Representative examples of the low dielectric constant material include an inorganic material such as a silicon oxide-based insulating film containing fluorine atoms (hereinafter referred to as SiOF) and an organic material containing carbon atoms.

【0004】SiOFは、SiO2 を構成するSi−O
−Si結合をF原子により終端することで、その密度が
低下すること、およびSi−F結合やO−F結合の分極
率が小さいこと等により低誘電率が達成される。このS
iOFはその成膜やエッチングのプロセスが従来のSi
2 に類似したものであるので、現用の製造装置でも容
易に採用できる。また無機系材料であるので耐熱性にも
優れる。
[0004] SiOF is Si-O constituting SiO 2.
By terminating the -Si bond with an F atom, a low dielectric constant is achieved due to a decrease in the density and a small polarizability of the Si-F bond and the OF bond. This S
iOF uses a conventional Si
Since it is similar to O 2 , it can be easily adopted even in a current manufacturing apparatus. Also, since it is an inorganic material, it has excellent heat resistance.

【0005】一方の炭素原子を含む有機系材料による低
誘電率絶縁体膜としては、有機SOG(Spin On Glas
s)、ポリイミド、ポリパラキシリレン(商標名パリレ
ン)、ベンゾシクロブテン、ポリナフタレン等の有機高
分子材料が知られている。これらの材料は炭素原子を含
有することでその密度が低減され、また分子(モノマ)
自体の分極率を小さくすることで低誘電率を達成してい
る。またシロキサン結合、イミド結合あるいはベンゼン
環やナフタレン環を導入することにより、ある程度の耐
熱性を得ている。これら炭化水素系の有機系材料に、さ
らにフッ素原子を導入することにより、比誘電率が1.
5〜2.5程度と一層の低誘電率化と耐熱性の向上が得
られる。かかるフッ素系樹脂の有機系材料としては、パ
ーフルオロ基含有ポリイミドやフッ化ポリアリールエー
テル、テフロン(商標名)あるいはフレア(商標名)等
が知られている。これら有機低誘電率材料は、例えば
「日経マイクロデバイス」誌1995年7月号105〜
112頁に紹介されている。
On the other hand, an organic SOG (Spin On Glas) is used as a low dielectric constant insulator film made of an organic material containing carbon atoms.
Organic polymer materials such as s), polyimide, polyparaxylylene (trade name: parylene), benzocyclobutene, and polynaphthalene are known. These materials contain carbon atoms to reduce their density, and they also contain molecules (monomers).
A low dielectric constant is achieved by reducing the polarizability of itself. In addition, a certain degree of heat resistance is obtained by introducing a siloxane bond, an imide bond or a benzene ring or a naphthalene ring. By introducing a fluorine atom into these hydrocarbon-based organic materials, the relative dielectric constant becomes 1.
The dielectric constant is further reduced to about 5 to 2.5, and the heat resistance is further improved. As the organic material of such a fluororesin, perfluoro group-containing polyimide, fluorinated polyarylether, Teflon (trade name), Flare (trade name) and the like are known. These organic low dielectric constant materials are described, for example, in "Nikkei Micro Devices" magazine, July 1995, 105-105.
It is introduced on page 112.

【0006】これら比誘電率が3.5程度以下の低誘電
率材料層を、隣り合う配線間はもとより異なるレベルの
配線層間にも適用し、しかも低誘電率材料層をSiO2
(比誘電率4)、SiON(比誘電率4〜6)やSi3
4 (比誘電率6)等の膜質に優れた絶縁体膜により挟
み込む構造の積層絶縁膜を、本願出願人は特開平8−1
62528号公報で開示し、低誘電率と高信頼性を合わ
せ持つ層間絶縁膜を有する半導体装置の可能性を示し
た。かかる半導体装置の一例を図4を参照して説明す
る。
These low dielectric constant material layers having a relative dielectric constant of about 3.5 or less are applied not only between adjacent wirings but also between wiring layers of different levels, and the low dielectric constant material layer is formed of SiO 2.
(Dielectric constant 4), SiON (dielectric constant 4 to 6), Si 3
The applicant of the present invention has disclosed a laminated insulating film sandwiched between insulator films having excellent film quality such as N 4 (relative dielectric constant 6) in Japanese Patent Application Laid-Open No. Hei 8-1.
No. 62528 discloses the possibility of a semiconductor device having an interlayer insulating film having both low dielectric constant and high reliability. An example of such a semiconductor device will be described with reference to FIG.

【0007】図4にその概略断面図を示す半導体装置
は、不図示のMOSトランジスタ等が作りこまれたSi
等の半導体基板1上に、SiO2 等からなる下層絶縁体
膜2、Al−1%Si等からなるラインアンドスペース
状の配線10、この配線10をコンフォーマルに被覆す
る保護無機系絶縁膜23、平坦な表面を有する有機系絶
縁膜24、およびこの有機系絶縁膜24をさらに被覆す
るキャップ無機系絶縁膜25が順次形成された構造を有
する。有機系絶縁膜24は、保護無機系絶縁膜23とキ
ャップ無機系絶縁膜25により挟み込まれた積層絶縁膜
となっている。
FIG. 4 is a schematic cross-sectional view of a semiconductor device in which a MOS transistor (not shown) or the like is formed.
A lower insulating film 2 made of SiO 2 or the like, a line-and-space wiring 10 made of Al-1% Si or the like, and a protective inorganic insulating film 23 for covering the wiring 10 conformally on a semiconductor substrate 1 such as , An organic insulating film 24 having a flat surface, and a cap inorganic insulating film 25 further covering the organic insulating film 24 are sequentially formed. The organic insulating film 24 is a laminated insulating film sandwiched between the protective inorganic insulating film 23 and the cap inorganic insulating film 25.

【0008】[0008]

【発明が解決しようとする課題】図4に示す構造に代表
される積層絶縁膜は、特にフッ素系樹脂を有機系絶縁膜
に採用した半導体装置に有効である。フッ素系樹脂は耐
酸化性、耐熱性、熱拡散性、耐ストレス性が必ずしも充
分ではなく、フッ素系樹脂をはじめとする有機系絶縁膜
単層の状態で半導体装置の層間絶縁膜に適用するのは困
難である。特に機械的応力に対する耐ストレス性に関し
ては、従来から層間絶縁膜として用いられてきた酸化シ
リコン系絶縁膜に比較して不充分である。これは、ヤン
グ率で比べると、酸化シリコン系絶縁膜の5〜10×1
10Paに対し、フッ素系樹脂は0.1〜0.8×10
10Pa程度と桁違いに小さいことが理由として挙げられ
る。
The laminated insulating film represented by the structure shown in FIG. 4 is particularly effective for a semiconductor device using a fluorine resin as an organic insulating film. Fluorine-based resins do not always have sufficient oxidation resistance, heat resistance, heat diffusion properties, and stress resistance, and are applied to the interlayer insulation film of semiconductor devices in the form of a single layer of organic insulation film such as fluorine-based resin. It is difficult. In particular, the stress resistance against mechanical stress is insufficient compared with a silicon oxide-based insulating film conventionally used as an interlayer insulating film. This is 5 to 10 × 1 of the silicon oxide-based insulating film in comparison with Young's modulus.
For 0 10 Pa, the fluororesin is 0.1 to 0.8 × 10
One reason is that it is as small as about 10 Pa.

【0009】このため、半導体装置の層間絶縁膜として
有機系絶縁膜を導入する場合には、従来にはなかった新
たな問題が発生する。その一つに、無機系絶縁膜に吸着
あるいは含有されている水分の気化圧力による、主とし
て無機系絶縁膜と有機系絶縁膜との間の剥離の問題があ
る。層間剥離の問題は、後工程での配線や層間絶縁膜の
形成工程における加熱により発生し、特に水分含有量の
多い酸化シリコン系絶縁膜等を使用する場合にはこの問
題が顕在化する。
For this reason, when an organic insulating film is introduced as an interlayer insulating film of a semiconductor device, a new problem which has not occurred in the past occurs. One of the problems is separation of the inorganic insulating film and the organic insulating film mainly due to the vaporization pressure of moisture adsorbed or contained in the inorganic insulating film. The problem of delamination occurs due to heating in a later step of forming wiring and an interlayer insulating film, and this problem becomes apparent particularly when a silicon oxide-based insulating film having a high water content is used.

【0010】従来から層間絶縁膜として用いられてきた
酸化シリコン系絶縁膜の場合には、このような気化水分
は膜中を拡散して外部へ放出されるので、無機系絶縁膜
同志の積層絶縁膜の場合は、層間剥離は特に問題とはな
らない。しかしながら有機系絶縁膜の場合は吸湿性が小
さいので、無機系絶縁膜から発生した気化水分は透湿性
の高い有機系絶縁膜中に閉じ込められ、その部分の内圧
が上昇する。このとき、有機系絶縁膜は機械的なストレ
スに弱いので、その圧力によって層間剥離や、甚だしい
場合には有機系絶縁膜自体の破壊が発生する。
In the case of a silicon oxide insulating film conventionally used as an interlayer insulating film, such vaporized moisture diffuses in the film and is released to the outside. In the case of a film, delamination is not particularly problematic. However, in the case of an organic insulating film, since the moisture absorption is small, vaporized moisture generated from the inorganic insulating film is confined in the organic insulating film having high moisture permeability, and the internal pressure of that portion increases. At this time, since the organic insulating film is weak to mechanical stress, the pressure causes delamination or, in extreme cases, destruction of the organic insulating film itself.

【0011】本発明はこのような問題点に鑑み提案する
ものであり、有機系絶縁膜と無機系絶縁膜との積層絶縁
膜を用いた半導体装置の製造方法において、層間剥離
や、有機系絶縁膜の変形あるいは破壊を防止することを
その課題とする。また本発明の他の課題は、かかる製造
方法を用いた信頼性の高い高集積度の半導体装置を提供
することである。
The present invention has been made in view of the above problems, and has been proposed in a method of manufacturing a semiconductor device using a laminated insulating film of an organic insulating film and an inorganic insulating film. It is an object to prevent deformation or destruction of a film. Another object of the present invention is to provide a highly reliable and highly integrated semiconductor device using such a manufacturing method.

【0012】[0012]

【課題を解決するための手段】上述した課題を達成する
ため、本願の請求項1の半導体装置の製造方法は、被処
理基板上に有機系絶縁膜と無機系絶縁膜とを含む積層絶
縁膜を有し、この積層絶縁膜上に配線材料を形成する工
程を有する半導体装置の製造方法であって、この配線材
料を形成する工程に先立ち、積層絶縁膜に含まれる水分
を除去する熱処理工程を施し、この後、被処理基板を大
気に露出することなく、連続的に配線材料を形成するこ
とを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to claim 1 of the present invention is directed to a laminated insulating film including an organic insulating film and an inorganic insulating film on a substrate to be processed. A method for manufacturing a semiconductor device, comprising the step of forming a wiring material on the laminated insulating film, comprising a heat treatment step of removing water contained in the laminated insulating film prior to the step of forming the wiring material. After that, the wiring material is continuously formed without exposing the substrate to be processed to the atmosphere.

【0013】この積層絶縁膜は接続孔を有するととも
に、この配線材料を形成する工程は、少なくともこの接
続孔内を充填するコンタクトプラグ材料形成工程を含む
ことを特徴とする。あるいは、この積層絶縁膜は接続孔
およびこの接続孔内に充填されたコンタクトプラグを有
するとともに、この配線材料を形成する工程は、この積
層絶縁膜上の上層配線材料形成工程であることを特徴と
する。
The laminated insulating film has connection holes, and the step of forming the wiring material includes a step of forming a contact plug material for filling at least the inside of the connection holes. Alternatively, the laminated insulating film has a connection hole and a contact plug filled in the connection hole, and the step of forming the wiring material is a step of forming an upper wiring material on the laminated insulating film. I do.

【0014】さらに、上述した課題を達成するため、本
願の請求項6の半導体装置の製造方法は、被処理基板上
に、有機系絶縁膜と無機系絶縁膜とを含む積層絶縁膜、
およびこの積層絶縁膜上の配線を有し、この積層絶縁膜
および配線上に上層絶縁膜を形成する工程を有する半導
体装置の製造方法であって、この上層絶縁膜を形成する
工程に先立ち、先の積層絶縁膜に含まれる水分を除去す
る熱処理工程を施し、この後、被処理基板を大気に露出
することなく、連続的に先の上層絶縁膜を形成すること
を特徴とする。
Further, in order to achieve the above-mentioned object, a method of manufacturing a semiconductor device according to a sixth aspect of the present invention provides a method for manufacturing a semiconductor device, comprising the steps of:
A method of manufacturing a semiconductor device having a wiring on the laminated insulating film and a step of forming an upper insulating film on the laminated insulating film and the wiring, the method comprising the steps of: A heat treatment step of removing moisture contained in the laminated insulating film is performed, and thereafter, the upper insulating film is continuously formed without exposing the substrate to be processed to the atmosphere.

【0015】本発明の半導体装置は、これら半導体装置
の製造方法を含んで製造されたものであることを特徴と
する。
The semiconductor device according to the present invention is characterized by being manufactured by including the method for manufacturing these semiconductor devices.

【0016】本発明で用いられる無機系絶縁膜としては
特に限定はなく、酸化シリコン、あるいはPSG、BS
G、BPSG等の不純物を含む酸化シリコン、酸化窒化
シリコン、窒化シリコン、SiOF等、一般的な半導体
装置に用いられる無機系の絶縁膜であれば種類を問わな
い。シリカゲル(Xerogel)のような微細気泡を
有する酸化シリコンでもよい。また通常の化学等量組成
よりSi原子を多く含む酸化シリコンでもよい。ダイア
モンドライクカーボンやフッ化ダイアモンドライクカー
ボン等、高熱伝導率の無機系絶縁膜の採用も有効であ
る。またこれらの絶縁膜を単層で用いても複層で用いて
もよい。またその製造方法もCVD (Chemical Vapor D
eposition)、PVD (Physical Vapor Deposition)、あ
るいは塗布法、焼成法等の別を問わない。
The inorganic insulating film used in the present invention is not particularly limited, and may be silicon oxide, PSG or BS.
Any type of inorganic insulating film such as silicon oxide, silicon oxynitride, silicon nitride, and SiOF containing impurities such as G and BPSG may be used. Silicon oxide having fine bubbles such as silica gel (Xerogel) may be used. Alternatively, silicon oxide containing more Si atoms than a normal chemical equivalent composition may be used. It is also effective to use an inorganic insulating film having high thermal conductivity, such as diamond-like carbon or fluorinated diamond-like carbon. Further, these insulating films may be used in a single layer or a multilayer. Also, its manufacturing method is CVD (Chemical Vapor D
eposition), PVD (Physical Vapor Deposition), coating method, firing method, and the like.

【0017】つぎに本発明で用いられる有機系絶縁膜
は、先に示した無機系絶縁膜より低誘電率のものであれ
ば特に限定はない。有機SOG(比誘電率3〜3.
5)、ポリイミド(比誘電率3〜3.5)、ポリパラキ
シリレン、ベンゾシクロブテン(比誘電率約2.6)、
ポリナフタレン等の炭化水素系樹脂、あるいはパーフル
オロ基を導入したポリイミド(比誘電率約2.7)、フ
ッ素添加ポリパラキシリレン(比誘電率約2.4)、フ
ッ化ポリアリールエーテル(比誘電率2.6)、テフロ
ン(商標名、比誘電率1.9〜2.1)、サイトップ
(商品名、比誘電率2.1)あるいはフレア(商標名)
等はいずれも採用できる。またこれらの絶縁膜を単層で
用いても複層で用いてもよい。またその製造方法もCV
D、PVDあるいは塗布形成法等の別を問わない。
Next, the organic insulating film used in the present invention is not particularly limited as long as it has a lower dielectric constant than the above-mentioned inorganic insulating film. Organic SOG (relative permittivity 3 to 3.
5), polyimide (dielectric constant 3 to 3.5), polyparaxylylene, benzocyclobutene (dielectric constant about 2.6),
Hydrocarbon resins such as polynaphthalene, or polyimides having a perfluoro group introduced (relative permittivity of about 2.7), fluorinated polyparaxylylene (relative permittivity of about 2.4), and fluorinated polyarylether (relative permittivity of about 2.4) Dielectric constant 2.6), Teflon (trade name, relative dielectric constant 1.9 to 2.1), Cytop (trade name, relative dielectric constant 2.1) or flare (trade name)
Can be adopted. Further, these insulating films may be used in a single layer or a multilayer. The manufacturing method is also CV
Regardless of D, PVD or a coating method, it does not matter.

【0018】本発明で採用する熱処理工程は、積層絶縁
膜、特に無機系絶縁膜に吸着あるいは内包された水分を
除去する目的であるから、無機系絶縁膜の種類や膜質に
より、適用温度は異なるが、概ね200℃程度以上の温
度を用いることが望ましい。例えば基板バイアス印加に
よる高密度プラズマCVD法で成膜した場合には、膜質
が緻密であり水分の吸着あるいは含有量は少ないので、
200℃程度の低温でよい。また上限としては、これも
有機系絶縁膜の材料により異なるが、一般的には耐熱樹
脂の熱分解あるいは変質温度以下である、400℃程度
以下の温度であることが望ましい。熱処理雰囲気は窒素
や希ガスが望ましいが、配線等に対する熱酸化の虞れが
なければ空気中でもよい。また常圧中でも、減圧雰囲気
であってもよい。
Since the heat treatment step employed in the present invention is for the purpose of removing moisture adsorbed or contained in the laminated insulating film, particularly the inorganic insulating film, the application temperature varies depending on the type and film quality of the inorganic insulating film. However, it is desirable to use a temperature of about 200 ° C. or higher. For example, when a film is formed by a high-density plasma CVD method by applying a substrate bias, since the film quality is dense and the adsorption or content of moisture is small,
A low temperature of about 200 ° C. is sufficient. The upper limit also varies depending on the material of the organic insulating film, but it is generally preferable that the upper limit is about 400 ° C. or lower, which is lower than the thermal decomposition or deterioration temperature of the heat-resistant resin. The heat treatment atmosphere is desirably nitrogen or a rare gas, but may be air if there is no fear of thermal oxidation of the wiring and the like. Further, even under normal pressure, a reduced pressure atmosphere may be used.

【0019】つぎに作用の説明に移る。本発明において
は、透湿性の無い、あるいは少ない配線材料や層間絶縁
膜を積層絶縁膜上に形成する前に、200℃以上400
℃以下程度の熱処理を加える。この熱処理により、主と
して無機系絶縁膜に吸着している、あるいは内在してい
る水分が除去される。この後、被処理基板を大気に露出
することなく、連続的に配線材料や層間絶縁膜を形成す
れば、これら配線材料や層間絶縁膜形成時の加熱工程
で、もはや水分が気化することはない。したがって、耐
ストレス性に乏しい有機系絶縁膜と無機系絶縁膜との間
の剥離や、有機系絶縁膜の熱変形、破壊が防止される。
Next, the operation will be described. In the present invention, before forming a wiring material having no or little moisture permeability or an interlayer insulating film on the laminated insulating film, the temperature is 200 ° C. or more and 400 ° C. or less.
A heat treatment of about not more than ℃ is applied. This heat treatment mainly removes moisture adsorbed on or contained in the inorganic insulating film. Thereafter, if the wiring material and the interlayer insulating film are continuously formed without exposing the substrate to be processed to the atmosphere, moisture is no longer vaporized in the heating step in forming the wiring material and the interlayer insulating film. . Therefore, separation between the organic insulating film and the inorganic insulating film having poor stress resistance, and thermal deformation and destruction of the organic insulating film are prevented.

【0020】[0020]

【発明の実施の形態】以下、本発明の半導体装置の製造
方法およびこれを用いた半導体装置の実施の形態例につ
き、図面を参照しながら説明する。まず本発明の半導体
装置の製造方法を含んで製造された半導体装置を、図1
に示す概略断面図を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a semiconductor device according to the present invention and an embodiment of a semiconductor device using the same will be described below with reference to the drawings. First, a semiconductor device manufactured by including the method of manufacturing a semiconductor device of the present invention is described with reference to FIG.
This will be described with reference to the schematic sectional view shown in FIG.

【0021】不図示のMOSトランジスタやBipol
arトランジスタ等が作りこまれたSi等の半導体基板
1上に、下層絶縁膜2、Al−1%Si等からなる下層
配線11、この下層配線11をコンフォーマルに被覆す
る下層保護無機系絶縁膜3、この下層保護無機系絶縁膜
3上に形成され、望ましくはその表面が平坦化されてい
る下層有機系絶縁膜4、下層キャップ無機系絶縁膜5、
同じくAl−1%Si等からなる上層配線13、この上
層配線13をコンフォーマルに被覆する上層保護無機系
絶縁膜6、この上層保護無機系絶縁膜6上に形成され、
望ましくはその表面が平坦化されている上層有機系絶縁
膜7、上層キャップ無機系絶縁膜8等を含み、本発明の
半導体装置は大略構成されている。下層配線11と上層
配線13は、コンタクトプラグ12により接続されてい
る。
A MOS transistor (not shown) or Bipol
A lower insulating film 2, a lower wiring 11 made of Al-1% Si or the like, and a lower protective inorganic insulating film for covering the lower wiring 11 conformally on a semiconductor substrate 1 made of Si or the like in which an ar transistor or the like is formed. 3, a lower organic insulating film 4 formed on the lower protective inorganic insulating film 3 and desirably having a flat surface, a lower cap inorganic insulating film 5,
An upper-layer wiring 13 also made of Al-1% Si or the like, an upper-layer protective inorganic insulating film 6 that conformally covers the upper-layer wiring 13, and formed on the upper protective inorganic insulating film 6;
Desirably, the semiconductor device of the present invention generally includes an upper organic insulating film 7, an upper cap inorganic insulating film 8, and the like, the surfaces of which are planarized. The lower wiring 11 and the upper wiring 13 are connected by a contact plug 12.

【0022】これらのうち、下層絶縁膜2、下層保護無
機系絶縁膜3、下層キャップ無機系絶縁膜5、上層保護
無機系絶縁膜6および上層キャップ無機系絶縁膜8等
は、酸化シリコン、PSG、BSG、BPSG等の不純
物を含む酸化シリコン、酸化窒化シリコン、窒化シリコ
ン、SiOF、ダイアモンドライクカーボンやフッ化ダ
イアモンドライクカーボン等の無機系絶縁材料により形
成されている。上層キャップ無機系絶縁膜8に、さらに
上層の配線を形成してもよい。また上層キャップ無機系
絶縁膜8は最終パシベーション膜であってもよい。
Among these, the lower insulating film 2, the lower protective inorganic insulating film 3, the lower cap inorganic insulating film 5, the upper protective inorganic insulating film 6, the upper cap inorganic insulating film 8 and the like are made of silicon oxide, PSG. , BSG, and BPSG, and is formed of an inorganic insulating material such as silicon oxide, silicon oxynitride, silicon nitride, SiOF, diamond-like carbon, or fluorinated diamond-like carbon. An upper wiring layer may be formed on the upper cap inorganic insulating film 8. Further, the upper cap inorganic insulating film 8 may be a final passivation film.

【0023】また下層有機系絶縁膜4および上層有機系
絶縁膜7は、有機SOG、ポリイミド、ポリパラキシリ
レン、ベンゾシクロブテン、ポリナフタレン等の炭化水
素系樹脂、あるいはパーフルオロ基を導入したポリイミ
ド、フッ素添加ポリパラキシリレン、フッ化ポリアリー
ルエーテル、テフロン(商品名)、サイトップ(商品
名)あるいはフレア(商標名)等により形成されてい
る。
The lower organic insulating film 4 and the upper organic insulating film 7 are made of a hydrocarbon resin such as organic SOG, polyimide, polyparaxylylene, benzocyclobutene, polynaphthalene, or a polyimide having a perfluoro group introduced. , Fluorinated polyparaxylylene, fluorinated polyaryl ether, Teflon (trade name), Cytop (trade name) or Flare (trade name).

【0024】下層配線11および上層配線13の材料は
特に制限はなく、Al系金属、Cu系金属、W等の高融
点金属や高融点金属シリサイド、高融点金属ポリサイド
あるいは多結晶シリコン等、いずれの材料であってもよ
い。また密着層やバリア層あるいは反射防止層を組み合
わせて用いてもよい。コンタクトプラグ12の材料も特
に限定はなく、Al系金属、Cu系金属、WやMo等の
高融点金属あるいは多結晶シリコン等いずれの材料であ
ってもよい。またTiやTiN等の密着層やバリア層を
組み合わせて用いてもよい。
The material of the lower layer wiring 11 and the upper layer wiring 13 is not particularly limited, and may be any of a high melting point metal such as Al-based metal, Cu-based metal, W, a high melting point metal silicide, a high melting point metal polycide, and polycrystalline silicon. It may be a material. Further, an adhesive layer, a barrier layer or an antireflection layer may be used in combination. The material of the contact plug 12 is also not particularly limited, and may be any material such as an Al-based metal, a Cu-based metal, a high melting point metal such as W or Mo, or polycrystalline silicon. Further, an adhesive layer such as Ti or TiN or a barrier layer may be used in combination.

【0025】さて、本発明の半導体装置の製造方法が特
徴とする熱処理工程は、接続孔にコンタクトプラグ12
用の配線材料を埋め込む前、上層配線13用の配線材料
を形成する前、および上層キャップ無機系絶縁膜8を形
成する前にそれぞれ施す。すなわち、水分透過性のな
い、あるいは小さい膜を形成する前に熱処理工程を入れ
る。熱処理工程後は、積層絶縁膜、特に無機系絶縁膜へ
の再度の水分の吸着を防止するため、被処理基板を大気
に露出することなく、同一の熱処理チャンバ内で、ある
いは真空中や乾燥窒素雰囲気中等を成膜チャンバに搬送
して、連続的に配線材料層や上層の絶縁膜を成膜する。
これらの熱処理により、配線材料層や上層の絶縁膜の成
膜工程での加熱や、その後の熱処理工程での剥離や有機
系絶縁膜の破壊等が防止される。
The heat treatment step characterized by the method of manufacturing a semiconductor device according to the present invention comprises the steps of:
Before the wiring material for the upper layer wiring 13 is formed, and before the formation of the upper cap inorganic insulating film 8. That is, a heat treatment step is performed before forming a film having no or small moisture permeability. After the heat treatment step, the substrate to be processed is not exposed to the atmosphere, but in the same heat treatment chamber, or in a vacuum or dry nitrogen, in order to prevent the moisture absorption into the laminated insulating film, particularly the inorganic insulating film again. The substrate is transferred to a film forming chamber in an atmosphere or the like, and a wiring material layer and an upper insulating film are continuously formed.
By these heat treatments, heating in the step of forming the wiring material layer and the upper insulating film, separation in the subsequent heat treatment step, and destruction of the organic insulating film are prevented.

【0026】[0026]

【実施例】以下、本発明の半導体装置の製造方法および
これを用いた半導体装置の好適な実施例につき、図面を
参照してさらに詳しく説明する。なお本発明はこれら実
施例になんら限定されるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of a method of manufacturing a semiconductor device according to the present invention and a semiconductor device using the same will be described in more detail with reference to the drawings. The present invention is not limited to these examples.

【0027】実施例1 本実施例は、有機系絶縁膜の材料として〔化1〕で示さ
れるポリパラキシリレンを採用し、これをCVD法で形
成して有機系絶縁膜を形成した例であり、この工程を図
2(a)〜(c)を参照して説明する。
Embodiment 1 This embodiment is an example in which polyparaxylylene represented by Chemical Formula 1 is adopted as a material of an organic insulating film and is formed by a CVD method to form an organic insulating film. Yes, this step will be described with reference to FIGS.

【0028】[0028]

【化1】 Embedded image

【0029】まず図2(a)に示すように、半導体基板
1として不図示のトランジスタ等が作りこまれたシリコ
ン基板を採用し、この半導体基板1上に下層絶縁膜2と
してシリコン酸化膜をCVD法により500nmの厚さ
に形成し、必要に応じてここに接続孔(不図示)を開口
する。下層絶縁膜2の成膜方法は、一般的なSiH4
よびO2 ガスを用いた減圧CVD法、あるいはTEOS
(Tetraethylorthosilicate)とO2 ガスを用いたプラズ
マCVD法等でよい。
First, as shown in FIG. 2A, a silicon substrate in which transistors and the like (not shown) are formed is adopted as the semiconductor substrate 1, and a silicon oxide film is formed as a lower insulating film 2 on the semiconductor substrate 1 by CVD. It is formed to a thickness of 500 nm by a method, and a connection hole (not shown) is opened here if necessary. The lower insulating film 2 can be formed by a low-pressure CVD method using a general SiH 4 and O 2 gas or a TEOS
A plasma CVD method using (Tetraethylorthosilicate) and O 2 gas may be used.

【0030】この後、Al−1%Si合金膜をスパッタ
リングにより600nmの厚さに形成し、さらに化学増
幅型レジストとKrFエキシマレーザステッパによるリ
ソグラフィ、ドライエッチング等の各工程を経て0.3
5μmのラインアンドスペース状の下層配線11を形成
する。Al−1%Si合金膜はTi、TiN等によるバ
リア膜や反射防止膜等を含んでいてもよい。下層配線1
1は、例えば0.35μmの配線幅と同じく0.35μ
mのスペース幅からなる密な配線間隔領域と、1〜10
μm程度の広いスペース幅を有する疎な配線間隔領域と
を含んでいる。
Thereafter, an Al-1% Si alloy film is formed to a thickness of 600 nm by sputtering, and is further subjected to a lithography process using a chemically amplified resist and a KrF excimer laser stepper, a dry etching process, etc.
A 5 μm line-and-space lower wiring 11 is formed. The Al-1% Si alloy film may include a barrier film made of Ti, TiN, or the like, an antireflection film, or the like. Lower layer wiring 1
1 is 0.35 μm, which is the same as the wiring width of 0.35 μm, for example.
m, a dense wiring interval region having a space width of
and a sparse wiring space region having a wide space width of about μm.

【0031】つぎにシリコン酸化膜からなる下層保護無
機系絶縁膜3を、SiH4 とN2 Oガスを用いたプラズ
マCVD法により100nmの厚さに形成する。この厚
さは、被処理基板の平坦部分での成膜厚さであり、特に
密な配線間隔領域の下層配線11のスペース部分では、
この成膜厚さより薄く形成される。
Next, a lower protective inorganic insulating film 3 made of a silicon oxide film is formed to a thickness of 100 nm by a plasma CVD method using SiH 4 and N 2 O gas. This thickness is the thickness of the film formed on the flat portion of the substrate to be processed. In particular, in the space portion of the lower wiring 11 in the dense wiring interval region,
It is formed thinner than this film thickness.

【0032】つぎに図2(b)に示すように、下層保護
無機系絶縁膜3上にポリパラキシリレンからなる下層有
機系絶縁膜4を500nmの厚さに減圧CVD法により
形成する。 減圧CVD条件 ジパラキシリレン昇華温度 200 ℃ 加熱分解温度 600〜650 ℃ 被処理基板温度 0 ℃ 原料のジパラキシリレンは固体粉末であるが、減圧雰囲
気中200℃程度に加熱することにより、ダイマの形の
まま、気体となって昇華する。このジパラキシリレンガ
スは、600〜650℃に加熱することにより、モノマ
に分解される。ジパラキシリレンガスの加熱は、例えば
同じCVDチャンバ内の昇華源と被処理基板間に抵抗加
熱ヒータを巻回した中空加熱炉を配設し、この中空加熱
炉中にジパラキシリレンガスを通過させればよい。分解
されたパラキシリレンモノマはこの後150℃程度のガ
ス流となり、0℃程度に冷却された被処理基板上に到達
するとここで重合し、パラキシリレンポリマからなる下
層有機系絶縁膜4を形成する。
Next, as shown in FIG. 2B, a lower organic insulating film 4 made of polyparaxylylene is formed on the lower protective inorganic insulating film 3 to a thickness of 500 nm by a low pressure CVD method. Decompression CVD conditions Diparaxylylene sublimation temperature 200 ° C Thermal decomposition temperature 600 to 650 ° C Substrate temperature to be processed 0 ° C Raw material diparaxylylene is a solid powder. And sublime. This diparaxylylene gas is decomposed into monomers by heating to 600 to 650 ° C. For heating diparaxylylene gas, for example, a hollow heating furnace in which a resistance heater is wound between a sublimation source and a substrate to be processed in the same CVD chamber is provided, and diparaxylylene gas is supplied into the hollow heating furnace. You only have to pass. The decomposed para-xylylene monomer then becomes a gas flow of about 150 ° C., and when it reaches the substrate to be processed cooled to about 0 ° C., it polymerizes there and forms a lower organic insulating film 4 made of para-xylylene polymer. Form.

【0033】この後、図2(c)に示すように下層有機
系絶縁膜4上に、下層キャップ無機系絶縁膜5としてシ
リコン酸化膜を平行平板型プラズマCVD装置を用いた
プラズマCVD法により450nm形成する。下層キャ
ップ無機系絶縁膜5表面の平坦性が要求される場合に
は、予め1000nm程度の厚さに成膜し、この後その
表面をCMP(Chemical Mechanical Polishing)法によ
り平坦化する。この場合、下層キャップ無機系絶縁膜5
は、下層配線11上で少なくとも450nm残すことが
望ましい。 プラズマCVD条件 SiH4 100 sccm N2 O 1500 sccm N2 1000 sccm 圧力 100 Pa 被処理基板温度 350 ℃ プラズマパワー 500 W(13.56MHz) CMPは、コロイダルシリカをアルカリ性水溶液に懸濁
したスラリを用いればよい。
Thereafter, as shown in FIG. 2C, a silicon oxide film is formed on the lower organic insulating film 4 as the lower cap inorganic insulating film 5 by a plasma CVD method using a parallel plate type plasma CVD apparatus to a thickness of 450 nm. Form. When flatness of the surface of the lower cap inorganic insulating film 5 is required, a film having a thickness of about 1000 nm is formed in advance, and then the surface is flattened by a CMP (Chemical Mechanical Polishing) method. In this case, the lower cap inorganic insulating film 5
It is desirable that at least 450 nm be left on the lower wiring 11. Plasma CVD conditions SiH 4 100 sccm N 2 O 1500 sccm N 2 1000 sccm Pressure 100 Pa Substrate temperature 350 ° C. Plasma power 500 W (13.56 MHz) CMP uses a slurry in which colloidal silica is suspended in an alkaline aqueous solution. Good.

【0034】つぎに、通常のレジストパターニング工
程、シリコン酸化膜および有機高分子膜のエッチング工
程を用いて0.25μmの開口径を有する接続孔(ビア
コンタクトホール)9を開口する。レジストマスク剥離
後の状態を図3(d)に示す。
Next, a connection hole (via contact hole) 9 having an opening diameter of 0.25 μm is formed by using a normal resist patterning step and a silicon oxide film and organic polymer film etching step. FIG. 3D shows a state after the resist mask is removed.

【0035】この後通常は、接続孔9開口後、直ちにコ
ンタクトプラグの形成工程に移るが、本実施例では、レ
ジストマスク剥離後に窒素等の非酸化性雰囲気中で熱処
理工程を加える。 熱処理条件 被処理基板温度 350 ℃ 時間 30 分 この熱処理工程により、主として下層キャップ無機系絶
縁膜5に吸着ないしは内包されている水分が除去され
る。
Thereafter, usually, immediately after the opening of the connection hole 9, the process immediately proceeds to the step of forming a contact plug. In this embodiment, a heat treatment step is performed in a non-oxidizing atmosphere such as nitrogen after the resist mask is stripped. Heat treatment condition Substrate temperature to be processed 350 ° C. Time 30 minutes By this heat treatment step, moisture adsorbed or contained in lower cap inorganic insulating film 5 is mainly removed.

【0036】この後、被処理基板をECRプラズマCV
D装置の基板ステージ上に搬送する。搬送に当たっては
真空搬送あるいは乾燥窒素雰囲気中を搬送し、大気に直
接触れることによる被処理基板の再吸湿を防止する。
Thereafter, the substrate to be processed is subjected to ECR plasma CV.
It is transported on the substrate stage of the D apparatus. In the transfer, the substrate is transferred in a vacuum or in a dry nitrogen atmosphere to prevent re-absorption of moisture on the substrate to be processed due to direct contact with the atmosphere.

【0037】つぎにTi膜を30nm、およびTiN膜
を40nmの厚さにECRプラズマCVD法により順次
形成する。 Ti膜のECRプラズマCVD条件 TiCl4 5 sccm H2 120 sccm Ar 250 sccm マイクロ波パワー 2.8 kW(2.45GHz) 圧力 103 Pa 被処理基板温度 350 ℃ Ti膜およびTiN膜は、スパッタリング法や反応性ス
パッタリング法により形成してもよい。
Next, a Ti film is formed to a thickness of 30 nm and a TiN film is formed to a thickness of 40 nm by ECR plasma CVD. ECR plasma CVD conditions for Ti film TiCl 4 5 sccm H 2 120 sccm Ar 250 sccm Microwave power 2.8 kW (2.45 GHz) Pressure 10 3 Pa Substrate temperature 350 ° C. The Ti film and TiN film are formed by sputtering or the like. It may be formed by a reactive sputtering method.

【0038】さらに、ブランケットCVD法によりW
(タングステン)膜を700nmの厚さに成膜する。 核形成ブランケットCVD条件 WF6 25 sccm SiH4 10 sccm マイクロ波パワー 2.8 kW(2.45GHz) 圧力 104 Pa 被処理基板温度 450 ℃ 膜成長ブランケットCVD条件 WF6 60 sccm H2 350 sccm マイクロ波パワー 2.8 kW(2.45GHz) 圧力 104 Pa 被処理基板温度 450 ℃ W膜の形成に替えて、Al系金属をスパッタリング等に
より形成して、コンタクトプラグ材料としてもよい。
Further, W is formed by a blanket CVD method.
A (tungsten) film is formed to a thickness of 700 nm. Nucleation blanket CVD conditions WF 6 25 sccm SiH 4 10 sccm Microwave power 2.8 kW (2.45 GHz) pressure 10 4 Pa target substrate temperature 450 ° C. the film growth blanket CVD conditions WF 6 60 sccm H 2 350 sccm Microwave Power 2.8 kW (2.45 GHz) Pressure 10 4 Pa Substrate temperature 450 ° C. A contact plug material may be formed by forming an Al-based metal by sputtering or the like instead of forming a W film.

【0039】この後、SF6 等のフッ素系ガスを用いて
W膜をエッチバックし、続けてCl2 等の塩素系ガスを
用いてTiN膜およびTi膜をエッチバックすることに
より、図3(e)に示すように接続孔9内にコンタクト
プラグ12を形成する。なおエッチバックに替えて、C
MPによりW膜、TiN膜およびTi膜を研磨して接続
孔9内に埋め込み、コンタクトプラグ12を形成しても
よい。
Thereafter, the W film is etched back using a fluorine-based gas such as SF 6 , and then the TiN film and the Ti film are etched back using a chlorine-based gas such as Cl 2 . The contact plug 12 is formed in the connection hole 9 as shown in e). Note that instead of etch back, C
The contact plug 12 may be formed by polishing the W film, the TiN film, and the Ti film by MP so as to bury them in the connection holes 9.

【0040】通常は、コンタクトプラグ12形成後、直
ちに上層の配線材料の形成工程に移るが、本実施例で
は、コンタクトプラグ12形成後に窒素等の非酸化性雰
囲気中で熱処理工程を加える。 熱処理条件 被処理基板温度 350 ℃ 時間 30 分 この熱処理工程により、主として下層キャップ無機系絶
縁膜5に新たに吸着ないしは内包された水分が除去され
る。
Normally, immediately after the formation of the contact plug 12, the process immediately proceeds to the step of forming an upper layer wiring material. In the present embodiment, a heat treatment step is performed in a non-oxidizing atmosphere such as nitrogen after the formation of the contact plug 12. Heat treatment conditions Substrate temperature to be processed 350 ° C. Time 30 minutes By this heat treatment step, moisture newly adsorbed or included in the lower cap inorganic insulating film 5 is mainly removed.

【0041】この後、被処理基板をスパッタリング装置
の基板ステージ上に搬送する。搬送に当たっては真空搬
送あるいは乾燥窒素雰囲気中を搬送し、大気に直接触れ
ることによる被処理基板の再吸湿を防止する。
After that, the substrate to be processed is transferred onto the substrate stage of the sputtering apparatus. In the transfer, the substrate is transferred in a vacuum or in a dry nitrogen atmosphere to prevent re-absorption of moisture on the substrate to be processed due to direct contact with the atmosphere.

【0042】この後、Al−1%Si合金膜をスパッタ
リングにより600nmの厚さに形成し、さらに化学増
幅型レジストとKrFエキシマレーザステッパによるリ
ソグラフィ、塩素系ガスによるドライエッチング等の各
工程を経てラインアンドスペース状の上層配線13を形
成する。Al−1%Si合金膜はTi、TiN等による
バリア膜や反射防止膜を含んでいてもよい。上層配線1
3形成後の状態を図3(f)に示す。
Thereafter, an Al-1% Si alloy film is formed to a thickness of 600 nm by sputtering, and further subjected to various steps such as lithography using a chemically amplified resist and a KrF excimer laser stepper, and dry etching using a chlorine-based gas. The upper wiring 13 in the form of an and space is formed. The Al-1% Si alloy film may include a barrier film or an antireflection film made of Ti, TiN, or the like. Upper layer wiring 1
FIG. 3 (f) shows a state after the formation of No. 3.

【0043】通常は、上層配線13を形成後、直ちに上
層配線13を被覆する絶縁膜の形成工程に移るが、本実
施例では、上層配線13形成後に窒素等の非酸化性雰囲
気中で熱処理工程を加える。 熱処理条件 被処理基板温度 350 ℃ 時間 30 分 この熱処理工程により、主として下層キャップ無機系絶
縁膜5に再び吸着ないしは内包された水分が除去され
る。
Normally, immediately after the formation of the upper wiring 13, the process immediately proceeds to the step of forming an insulating film covering the upper wiring 13. However, in this embodiment, after the formation of the upper wiring 13, the heat treatment is performed in a non-oxidizing atmosphere such as nitrogen. Add. Heat treatment condition Substrate temperature to be processed 350 ° C. Time 30 minutes By this heat treatment step, water adsorbed or included in lower cap inorganic insulating film 5 is mainly removed.

【0044】上層配線13を被覆する絶縁膜として、上
層保護無機系絶縁膜6、上層有機系絶縁膜7および上層
キャップ無機系絶縁膜8を形成した状態が、先に図1に
示した概略断面図として示される。これらの絶縁膜は、
先にその形成方法を示した下層保護無機系絶縁膜3、下
層有機系絶縁膜4および下層キャップ無機系絶縁膜5の
形成方法に準じて成膜することができるので、重複する
説明は省略する。この後、3層以上の多層配線を形成す
る場合には、上述した工程を反復すればよい。また2層
配線に留める場合には、上層キャップ無機系絶縁膜8を
最終パシベーション膜としてもよいし、さらに耐湿性、
イオンバリア性の高い窒化シリコン膜等をさらに形成し
てもよい。
The state in which the upper protective inorganic insulating film 6, the upper organic insulating film 7, and the upper cap inorganic insulating film 8 are formed as the insulating film covering the upper wiring 13 is shown in FIG. Shown as a diagram. These insulating films
Since the film can be formed according to the method of forming the lower protective inorganic insulating film 3, the lower organic insulating film 4, and the lower cap inorganic insulating film 5 whose forming method has been previously described, duplicate description will be omitted. . Thereafter, when forming a multilayer wiring of three or more layers, the above-described steps may be repeated. When the wiring is limited to a two-layer wiring, the upper cap inorganic insulating film 8 may be used as a final passivation film,
A silicon nitride film or the like having a high ion barrier property may be further formed.

【0045】本実施例によれば、有機系絶縁膜としてポ
リパラキシリレンを用いた半導体装置における膜剥離あ
るいは有機系絶縁膜の変形、破損を、要所での熱処理工
程の導入により、効果的に防止することができる。
According to the present embodiment, film peeling or deformation and breakage of an organic insulating film in a semiconductor device using polyparaxylylene as an organic insulating film can be effectively prevented by introducing a heat treatment step at a key position. Can be prevented.

【0046】実施例2 本実施例は、有機系絶縁膜の材料として〔化2〕に示さ
れるフッ素樹脂(商品名:テフロンAF)を採用し、こ
れをスピンコーティング法で成膜して有機系絶縁膜を形
成した例であり、この工程を同じく図2、図3および図
1を参照して説明する。なお〔化2〕に示される、ある
いは類似のフッ素樹脂であればテフロンAF(商品名)
以外のものを用いてよい。
Example 2 In this example, a fluororesin (trade name: Teflon AF) shown in [Chemical Formula 2] was employed as a material for an organic insulating film, and this was formed into a film by a spin coating method. This is an example in which an insulating film is formed, and this step will be described with reference to FIGS. In addition, Teflon AF (trade name) is a fluororesin shown in [Chemical formula 2] or similar.
Other than these may be used.

【0047】[0047]

【化2】 Embedded image

【0048】本実施例で採用した試料は、前実施例1で
図2(a)を参照して説明したものと同一であるので重
複する説明は省略する。つぎに下層保護無機系絶縁膜3
表面にプラズマを照射してその表面エネルギを高める。
プラズマ処理装置は、通常の平行平板型プラズマ処理装
置を用いた。 プラズマ処理条件 N2 O 50 sccm 圧力 10 Pa RFパワー 300 W 時間 2 分 続けて、カプリング剤としてCF3 (CF2 n CH2
SiCl3 、あるいはCF3 (CF2 n CH2 Si
(OCH3 3 、もしくはCF3 (CF2 n CH2
i(OH)3 等を溶剤に希釈した溶液をスピンコートし
た(ただしnは2以上の自然数)。塗布厚は単分子層に
相当する膜厚程度でよい。
The sample employed in this embodiment is the same as that described in the first embodiment with reference to FIG. Next, the lower protective inorganic insulating film 3
The surface is irradiated with plasma to increase its surface energy.
As the plasma processing apparatus, an ordinary parallel plate type plasma processing apparatus was used. Plasma treatment conditions N 2 O 50 sccm Pressure 10 Pa RF power 300 W Time 2 minutes Continuously, CF 3 (CF 2 ) n CH 2 as a coupling agent
SiCl 3 or CF 3 (CF 2 ) n CH 2 Si
(OCH 3 ) 3 or CF 3 (CF 2 ) n CH 2 S
A solution obtained by diluting i (OH) 3 or the like in a solvent was spin-coated (where n is a natural number of 2 or more). The coating thickness may be about the thickness of a monomolecular layer.

【0049】〔化2〕で示されるフッ素樹脂をフロロカ
ーボン系の溶媒に溶解し、カプリング剤処理した下層保
護無機系絶縁膜3上にスピンコーティング法により塗布
し、乾燥、キュアリングの工程を経て下層有機系絶縁膜
4を500nm成膜した。 スピンコーティング条件 粘度 30 cp 回転数 3000 rpm 乾燥条件 温度 100 ℃ 雰囲気 窒素 圧力 大気圧 時間 2 分 キュアリング条件 温度 250 ℃ 雰囲気 窒素 圧力 大気圧 時間 5 分 乾燥およびキュアリングの雰囲気はAr等の不活性ガス
を用いてもよい。下層有機系絶縁膜4形成後の状態を図
2(b)に示す。
The fluororesin represented by the formula (2) is dissolved in a fluorocarbon-based solvent, applied to the lower protective inorganic insulating film 3 treated with a coupling agent by a spin coating method, dried and cured to form a lower layer. An organic insulating film 4 was formed to a thickness of 500 nm. Spin coating condition Viscosity 30 cp Rotation speed 3000 rpm Drying condition Temperature 100 ° C. Atmosphere Nitrogen pressure Atmospheric pressure Time 2 minutes Curing condition Temperature 250 ° C. Atmosphere Nitrogen pressure Atmospheric pressure Time 5 minutes Atmosphere for drying and curing is an inert gas such as Ar. May be used. FIG. 2B shows a state after the lower organic insulating film 4 is formed.

【0050】この後の工程、すなわち図2(c)に示す
下層キャップ無機系絶縁膜5の形成工程から図3(f)
の上層配線13形成工程迄は、熱処理工程も含めていず
れも前実施例1に準じておこなってよい。
From the subsequent step, that is, the step of forming the lower cap inorganic insulating film 5 shown in FIG.
The steps up to the step of forming the upper wiring 13 may be performed according to the first embodiment, including the heat treatment step.

【0051】上層配線13を被覆する絶縁膜として、上
層保護無機系絶縁膜6、上層有機系絶縁膜7および上層
キャップ無機系絶縁膜8を形成した状態が、先に図1に
示した概略断面図として示される。これらの絶縁膜は、
下層保護無機系絶縁膜3、下層有機系絶縁膜4および下
層キャップ無機系絶縁膜5の形成方法や熱処理方法に準
じて形成することができる。この後、3層以上の多層配
線を形成する場合には、上述した工程を反復すればよ
い。また2層配線に留める場合には、上層キャップ無機
系絶縁膜8を最終パシベーション膜としてもよいし、さ
らに耐湿性、イオンバリア性の高い窒化シリコン膜等を
さらに形成してもよい。
The state in which the upper protective inorganic insulating film 6, the upper organic insulating film 7, and the upper cap inorganic insulating film 8 are formed as the insulating film covering the upper wiring 13 is shown in FIG. Shown as a diagram. These insulating films
The lower protective inorganic insulating film 3, the lower organic insulating film 4, and the lower cap inorganic insulating film 5 can be formed according to a forming method or a heat treatment method. Thereafter, when forming a multilayer wiring of three or more layers, the above-described steps may be repeated. When the wiring is limited to a two-layer wiring, the upper cap inorganic insulating film 8 may be used as a final passivation film, or a silicon nitride film having high moisture resistance and high ion barrier properties may be further formed.

【0052】本実施例によれば、有機系絶縁膜として低
誘電率のフッ素樹脂を用いた半導体装置における膜剥離
あるいは有機系絶縁膜の変形、破損を、要所での熱処理
工程の導入により、効果的に防止することができる。
According to the present embodiment, film peeling or deformation and damage of the organic insulating film in a semiconductor device using a low dielectric constant fluororesin as the organic insulating film can be prevented by introducing a heat treatment step at a key position. It can be effectively prevented.

【0053】実施例3 本実施例は、有機系絶縁膜の材料として〔化3〕に示さ
れるサイトップ(商品名)を用いた他は、前実施例2に
準じた製造方法により半導体装置を製造した。サイトッ
プの成膜方法もテフロンAFと同様でよい。ただし〔化
3〕と同じあるいは類似した構造を有する有機系絶縁膜
材料であれば、サイトップ以外の樹脂を採用してよい。
Embodiment 3 In this embodiment, a semiconductor device was manufactured by the same manufacturing method as in Embodiment 2 except that Cytop (trade name) shown in Chemical Formula 3 was used as the material of the organic insulating film. Manufactured. The method of forming a CYTOP film may be the same as that of Teflon AF. However, a resin other than Cytop may be used as long as it is an organic insulating film material having the same or similar structure as in Chemical Formula 3.

【0054】[0054]

【化3】 Embedded image

【0055】本実施例によっても、有機系絶縁膜として
低誘電率のサイトップを用いた半導体装置における膜剥
離あるいは有機系絶縁膜の変形、破損を、要所での熱処
理工程の導入により、効果的に防止することができる。
According to the present embodiment, the peeling of the film or the deformation and damage of the organic insulating film in a semiconductor device using a low dielectric constant CYTOP as the organic insulating film can be effectively reduced by introducing a heat treatment step at an important place. Can be prevented.

【0056】実施例4 本実施例は、有機系絶縁膜の材料として〔化4〕に示さ
れるフッ化ポリアリールエーテル(商品名:フレア)を
用いた他は、前実施例2に準じた製造方法により半導体
装置を製造した。フレアの成膜方法もテフロンAFと同
様でよい。ただし〔化4〕と同じあるいは類似した構造
を有する有機系絶縁膜材料であれば、フレア以外の樹脂
を採用してよい。またフッ素原子を含まないポリアリー
ルエーテルを用いてもよい。
Example 4 In this example, the production was carried out in the same manner as in Example 2 except that a fluorinated polyaryl ether (trade name: flare) shown in Chemical Formula 4 was used as the material of the organic insulating film. A semiconductor device was manufactured by the method. The method of forming the flare may be the same as that of Teflon AF. However, a resin other than the flare may be used as long as it is an organic insulating film material having the same or similar structure as in Chemical Formula 4. Further, a polyaryl ether containing no fluorine atom may be used.

【0057】[0057]

【化4】 Embedded image

【0058】本実施例によっても、有機系絶縁膜として
低誘電率のフレアを用いた半導体装置における膜剥離あ
るいは有機系絶縁膜の変形、破損を、要所での熱処理工
程の導入により、効果的に防止することができる。
According to the present embodiment, film peeling or deformation and breakage of the organic insulating film in a semiconductor device using a flare having a low dielectric constant as the organic insulating film can be effectively prevented by introducing a heat treatment step at an important point. Can be prevented.

【0059】実施例5 本実施例は、有機系絶縁膜の材料として〔化5〕に示さ
れるフッ化ポリイミドを用いた他は、前実施例2に準じ
た製造方法により半導体装置を製造した。フッ化ポリイ
ミドの成膜方法もテフロンAFと同様でよい。ただし
〔化5〕と同じあるいは類似した構造を有する有機系絶
縁膜材料であれば、フッ化ポリイミド以外の樹脂を採用
してよい。
Example 5 In this example, a semiconductor device was manufactured by the same manufacturing method as in Example 2 except that the fluorinated polyimide shown in Chemical Formula 5 was used as the material of the organic insulating film. The method of forming the fluorinated polyimide may be the same as that of Teflon AF. However, a resin other than the fluorinated polyimide may be employed as long as it is an organic insulating film material having the same or similar structure as in Chemical Formula 5.

【0060】[0060]

【化5】 Embedded image

【0061】本実施例によっても、有機系絶縁膜として
低誘電率かつ高耐熱性のフッ化ポリイミドを用いた半導
体装置における膜剥離あるいは有機系絶縁膜の変形、破
損を、要所での熱処理工程の導入により、効果的に防止
することができる。
According to this embodiment, film peeling or deformation and damage of the organic insulating film in a semiconductor device using a polyimide having a low dielectric constant and high heat resistance as the organic insulating film can be prevented by a heat treatment step at a key position. Can be effectively prevented.

【0062】以上、本発明を5例の実施例により詳細に
説明したが、本発明はこれら実施例に何ら限定されるも
のではない。
Although the present invention has been described in detail with reference to the five embodiments, the present invention is not limited to these embodiments.

【0063】例えば、無機系絶縁膜材料として酸化シリ
コンを例示したが、不純物を含む酸化シリコン、フッ素
を含む酸化シリコン、化学等量以外の酸化シリコン、酸
化窒化シリコン、窒化シリコン、あるいはダイアモンド
ライクカーボン等を用いることができる。
For example, silicon oxide is exemplified as the inorganic insulating film material, but silicon oxide containing impurities, silicon oxide containing fluorine, silicon oxide other than chemical equivalents, silicon oxynitride, silicon nitride, diamond-like carbon, etc. Can be used.

【0064】また有機系絶縁膜として実施例に挙げたポ
リパラキシリレン、テフロン(商品名)、サイトップ
(商品名)、フレア(商品名)あるいはフッ化ポリイミ
ドの他に、有機SOGや各種炭化水素樹脂、シリコーン
樹脂あるいはフッ化炭素樹脂等を採用してよい。
Further, in addition to polyparaxylylene, Teflon (trade name), Cytop (trade name), flare (trade name), or fluorinated polyimide, organic SOG and various carbonized materials described in the examples as the organic insulating film. A hydrogen resin, a silicone resin, a fluorocarbon resin, or the like may be used.

【0065】またAl−1%Si合金からなる配線層に
より配線群が形成された被処理基板を採用したが、配線
材料として多結晶シリコンや高融点金属、あるいはその
積層構造の高融点金属ポリサイド等を用いてもよい。ま
た積層絶縁膜を最終パッシベーション膜として用いる場
合にも適用できる。さらに半導体基板としてはSiの他
にGaAs等の化合物半導体基板を用いる場合にも有効
である。また半導体装置以外にも、薄膜ヘッドや薄膜イ
ンダクタ等、絶縁膜の低誘電率化が臨まれる、高周波の
各種マイクロ電子デバイス等にも適用可能であることは
言うまでもない。
Although a substrate to be processed in which a wiring group is formed by a wiring layer made of an Al-1% Si alloy is employed, a wiring material such as polycrystalline silicon, a high melting point metal, or a high melting point metal polycide having a laminated structure thereof is used. May be used. Further, the present invention can be applied to a case where a laminated insulating film is used as a final passivation film. Further, the present invention is also effective when a compound semiconductor substrate such as GaAs is used in addition to Si as the semiconductor substrate. In addition to the semiconductor device, it is needless to say that the present invention can be applied to various kinds of high-frequency microelectronic devices, such as a thin film head and a thin film inductor, in which an insulating film is required to have a low dielectric constant.

【0066】[0066]

【発明の効果】以上の説明から明らかなように、本発明
の半導体装置の製造方法によれば、耐ストレス性の小さ
い有機系絶縁膜を、積層絶縁膜の一部に用いた半導体装
置の製造工程における膜剥離の問題や、有機系絶縁膜の
熱変形、破損の問題を回避することが可能となる。した
がって、本発明の半導体装置の製造方法の採用により、
層間絶縁膜やパシベーション膜の低誘電率を図った高集
積度半導体装置を信頼性高く提供することが可能であ
る。
As is apparent from the above description, according to the method of manufacturing a semiconductor device of the present invention, a method of manufacturing a semiconductor device in which an organic insulating film having low stress resistance is used as a part of a laminated insulating film. It is possible to avoid the problem of film peeling in the process and the problem of thermal deformation and breakage of the organic insulating film. Therefore, by employing the method for manufacturing a semiconductor device of the present invention,
A highly integrated semiconductor device with a low dielectric constant of an interlayer insulating film or a passivation film can be provided with high reliability.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置を示す概略断面図である。FIG. 1 is a schematic sectional view showing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製造方法を示す概略断面
図である。
FIG. 2 is a schematic sectional view illustrating a method for manufacturing a semiconductor device of the present invention.

【図3】本発明の半導体装置の製造方法を示す概略断面
図であり、図2に続く工程を示す。
FIG. 3 is a schematic cross-sectional view showing a method for manufacturing a semiconductor device of the present invention, showing a step following FIG. 2;

【図4】無機系絶縁膜と有機系絶縁膜の積層絶縁膜を有
する半導体装置の概略断面図である。
FIG. 4 is a schematic cross-sectional view of a semiconductor device having a stacked insulating film of an inorganic insulating film and an organic insulating film.

【符号の説明】[Explanation of symbols]

1…半導体基板、2…下層絶縁膜、3…下層保護無機系
絶縁膜、4…下層有機系絶縁膜、5…下層キャップ無機
系絶縁膜、6…上層保護無機系絶縁膜、7…上層有機系
絶縁膜、8…上層キャップ無機系絶縁膜、9…接続孔、
10…配線、11…下層配線、12…コンタクトプラ
グ、13…上層配線、23…保護無機系絶縁膜、24…
有機系絶縁膜、25…キャップ無機系絶縁膜
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Lower insulating film, 3 ... Lower protective inorganic insulating film, 4 ... Lower organic insulating film, 5 ... Lower cap inorganic insulating film, 6 ... Upper protective inorganic insulating film, 7 ... Upper organic System insulating film, 8: upper cap inorganic insulating film, 9: connection hole,
DESCRIPTION OF SYMBOLS 10 ... wiring, 11 ... lower wiring, 12 ... contact plug, 13 ... upper wiring, 23 ... protective inorganic insulating film, 24 ...
Organic insulating film, 25 ... cap inorganic insulating film

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 被処理基板上に有機系絶縁膜と無機系絶
縁膜とを含む積層絶縁膜を有し、前記積層絶縁膜上に配
線材料を形成する工程を有する半導体装置の製造方法で
あって、 前記配線材料を形成する工程に先立ち、 前記積層絶縁膜に含まれる水分を除去する熱処理工程を
施し、 この後前記被処理基板を大気に露出することなく、連続
的に前記配線材料を形成することを特徴とする半導体装
置の製造方法。
1. A method for manufacturing a semiconductor device, comprising: a laminated insulating film including an organic insulating film and an inorganic insulating film on a substrate to be processed; and a step of forming a wiring material on the laminated insulating film. Prior to the step of forming the wiring material, a heat treatment step of removing moisture contained in the laminated insulating film is performed. Thereafter, the wiring material is continuously formed without exposing the substrate to be processed to the atmosphere. A method of manufacturing a semiconductor device.
【請求項2】 前記積層絶縁膜は接続孔を有するととも
に、 前記配線材料を形成する工程は、少なくとも前記接続孔
内を充填するコンタクトプラグ材料形成工程を含むこと
を特徴とする請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the laminated insulating film has a connection hole, and the step of forming the wiring material includes a step of forming a contact plug material for filling at least the inside of the connection hole. A method for manufacturing a semiconductor device.
【請求項3】 前記積層絶縁膜は接続孔および前記接続
孔内に充填されたコンタクトプラグを有するとともに、 前記配線材料を形成する工程は、前記積層絶縁膜上の上
層配線材料形成工程であることを特徴とする請求項1記
載の半導体装置の製造方法。
3. The laminated insulating film has a connection hole and a contact plug filled in the connection hole, and the step of forming the wiring material is a step of forming an upper wiring material on the laminated insulating film. The method for manufacturing a semiconductor device according to claim 1, wherein:
【請求項4】 前記有機系絶縁膜の比誘電率は、前記無
機系絶縁膜の比誘電率より小さいことを特徴とする請求
項1記載の半導体装置の製造方法。
4. The method according to claim 1, wherein a relative dielectric constant of the organic insulating film is smaller than a relative dielectric constant of the inorganic insulating film.
【請求項5】 請求項1記載の半導体装置の製造方法を
含んで製造されたことを特徴とする半導体装置。
5. A semiconductor device manufactured by including the method for manufacturing a semiconductor device according to claim 1.
【請求項6】 被処理基板上に、有機系絶縁膜と無機系
絶縁膜とを含む積層絶縁膜、および前記積層絶縁膜上の
配線を有し、前記積層絶縁膜および前記配線上に上層絶
縁膜を形成する工程を有する半導体装置の製造方法であ
って、 前記上層絶縁膜を形成する工程に先立ち、 前記積層絶縁膜に含まれる水分を除去する熱処理工程を
施し、 この後前記被処理基板を大気に露出することなく、連続
的に前記上層絶縁膜を形成することを特徴とする半導体
装置の製造方法。
6. A laminated insulating film including an organic insulating film and an inorganic insulating film on a substrate to be processed, and a wiring on the laminated insulating film, wherein an upper insulating film is formed on the laminated insulating film and the wiring. A method of manufacturing a semiconductor device having a step of forming a film, wherein prior to the step of forming the upper insulating film, a heat treatment step of removing moisture contained in the laminated insulating film is performed. A method of manufacturing a semiconductor device, wherein the upper insulating film is continuously formed without being exposed to the atmosphere.
【請求項7】 前記有機系絶縁膜の比誘電率は、前記無
機系絶縁膜の比誘電率より小さいことを特徴とする請求
項6記載の半導体装置の製造方法。
7. The method according to claim 6, wherein a relative dielectric constant of the organic insulating film is smaller than a relative dielectric constant of the inorganic insulating film.
【請求項8】 請求項6記載の半導体装置の製造方法を
含んで製造されたことを特徴とする半導体装置。
8. A semiconductor device manufactured by including the method for manufacturing a semiconductor device according to claim 6.
JP30764197A 1997-11-10 1997-11-10 Semiconductor device manufacturing method and semiconductor device using the same Expired - Fee Related JP3617283B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30764197A JP3617283B2 (en) 1997-11-10 1997-11-10 Semiconductor device manufacturing method and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30764197A JP3617283B2 (en) 1997-11-10 1997-11-10 Semiconductor device manufacturing method and semiconductor device using the same

Publications (2)

Publication Number Publication Date
JPH11145284A true JPH11145284A (en) 1999-05-28
JP3617283B2 JP3617283B2 (en) 2005-02-02

Family

ID=17971493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30764197A Expired - Fee Related JP3617283B2 (en) 1997-11-10 1997-11-10 Semiconductor device manufacturing method and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP3617283B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010066380A (en) * 1999-12-31 2001-07-11 박종섭 Method for forming semiconductor device with multi-layered metal line
US6573191B1 (en) 1999-09-22 2003-06-03 Tokyo Electron Limited Insulating film forming method and insulating film forming apparatus
KR100494480B1 (en) * 2001-07-19 2005-06-10 가부시끼가이샤 한도따이 프로세스 켄큐쇼 Manufacturing method of semiconductor device
JP2006517061A (en) * 2003-02-04 2006-07-13 ティーガル コーポレイション Method for depositing impermeable film on porous low-k dielectric film
JP2009170544A (en) * 2008-01-11 2009-07-30 Rohm Co Ltd Semiconductor apparatus
JP2010238892A (en) * 2009-03-31 2010-10-21 Sharp Corp Semiconductor device, and method of manufacturing the same
JP2012213873A (en) * 2011-03-31 2012-11-08 Fujifilm Corp Method of forming water-repellent film, nozzle plate, ink jet head and ink jet recording device
JP2012530362A (en) * 2009-06-19 2012-11-29 アイメック Reduction of cracks at the metal / organic dielectric interface
JP2016519621A (en) * 2013-03-14 2016-07-07 ユニバーシティ オブ サリー Carbon fiber reinforced plastic

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573191B1 (en) 1999-09-22 2003-06-03 Tokyo Electron Limited Insulating film forming method and insulating film forming apparatus
US6786974B2 (en) 1999-09-22 2004-09-07 Tokyo Electron Limited Insulating film forming method and insulating film forming apparatus
KR20010066380A (en) * 1999-12-31 2001-07-11 박종섭 Method for forming semiconductor device with multi-layered metal line
KR100494480B1 (en) * 2001-07-19 2005-06-10 가부시끼가이샤 한도따이 프로세스 켄큐쇼 Manufacturing method of semiconductor device
JP2006517061A (en) * 2003-02-04 2006-07-13 ティーガル コーポレイション Method for depositing impermeable film on porous low-k dielectric film
JP2009170544A (en) * 2008-01-11 2009-07-30 Rohm Co Ltd Semiconductor apparatus
JP2010238892A (en) * 2009-03-31 2010-10-21 Sharp Corp Semiconductor device, and method of manufacturing the same
US8395248B2 (en) 2009-03-31 2013-03-12 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JP2012530362A (en) * 2009-06-19 2012-11-29 アイメック Reduction of cracks at the metal / organic dielectric interface
JP2012213873A (en) * 2011-03-31 2012-11-08 Fujifilm Corp Method of forming water-repellent film, nozzle plate, ink jet head and ink jet recording device
JP2016519621A (en) * 2013-03-14 2016-07-07 ユニバーシティ オブ サリー Carbon fiber reinforced plastic
US10550232B2 (en) 2013-03-14 2020-02-04 University Of Surrey Thin film barrier coating for CFRP

Also Published As

Publication number Publication date
JP3617283B2 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US7119441B2 (en) Semiconductor interconnect structure
KR100630978B1 (en) Semiconductor device and method of fabricating the same
JP2003023069A (en) Metal wiring layer formation method for semiconductor element
US6355572B1 (en) Method of dry etching organic SOG film
US6974762B2 (en) Adhesion of carbon doped oxides by silanization
JPH11145284A (en) Method for manufacturing semiconductor device and semiconductor device using the same
JPH10112503A (en) Manufacture of semiconductor device
US7429542B2 (en) UV treatment for low-k dielectric layer in damascene structure
US6524944B1 (en) Low k ILD process by removable ILD
JP3610745B2 (en) Method for forming interlayer insulating film
JP2003303880A (en) Wiring structure using insulating film structure between laminated layers and manufacturing method therefor
JPH10289952A (en) Method of manufacturing semiconductor device
JPH1131678A (en) Manufacture of semiconductor device
JP3439189B2 (en) Semiconductor device and manufacturing method thereof
JP2000243749A (en) Method for forming insulated film
JPH08306681A (en) Formation of flattened coat insulating film
KR100483202B1 (en) Method of manufacturing a semiconductor device
JP2010258222A (en) Method for manufacturing semiconductor device
JPH10125675A (en) Deposition of low permittivity silicon oxide insulator and semiconductor device employing it
JP2000349151A (en) Semiconductor device and method of manufacturing it
JPH1167906A (en) Formation of interlayer insulating film and semiconductor device using the same
JP2002093798A (en) Method of forming multilayer wiring
KR100403617B1 (en) Method for patterning a spin on glass layer
JPH118237A (en) Method for forming low permittivity insulating film and semiconductor device using the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040803

A521 Written amendment

Effective date: 20040917

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20091119

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees