JPH11145255A - Apparatus and method for inspecting semiconductor wafers - Google Patents

Apparatus and method for inspecting semiconductor wafers

Info

Publication number
JPH11145255A
JPH11145255A JP10162058A JP16205898A JPH11145255A JP H11145255 A JPH11145255 A JP H11145255A JP 10162058 A JP10162058 A JP 10162058A JP 16205898 A JP16205898 A JP 16205898A JP H11145255 A JPH11145255 A JP H11145255A
Authority
JP
Japan
Prior art keywords
wafer
image
alignment
unit
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10162058A
Other languages
Japanese (ja)
Inventor
Jong-Sun Yun
鍾淳 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11145255A publication Critical patent/JPH11145255A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501Semiconductor wafers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691Handling of masks or workpieces
    • G03F7/70716Stages
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7092Signal processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Abstract

PROBLEM TO BE SOLVED: To provide an apparatus and method of inspecting semiconductor wafers, providing a high test reliability and high work efficiency. SOLUTION: This apparatus comprises a transfer part 10, a wafer arranger 12 which drives a stage with wafers settled thereon in axes X, Y and θ to arrange to wafers, an image processor 14 for processing the image of regions with arranging marks in a pattern of the wafer settled on the stage, a controller 16 for controlling the drive of the wafer arranger and analyzing the arranging condition of the arrange marks upon the receipt of image signals from the image processor, a particle inspecting section 18 for analyzing the wafer surface with an ultraviolet laser to inspect particles on the wafer, and output part 20 for outputting analysis data of the arranging condition of the arrange marks from the controller 16. Thus it is possible to improve the reliability of the inspected value of the arranging condition of the marks and productivity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェーハの
検査装置及び検査方法に関するもので、より詳しくはウ
ェーハ(Wafer)のパターン(Pattern)を検査するため
にウェーハに形成させた整列マーク(Align Mark)の整
列状態の分析を映像で処理する半導体ウェーハの検査装
置及び検査方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inspection apparatus and an inspection method for a semiconductor wafer, and more particularly, to an alignment mark formed on a wafer for inspecting a pattern of a wafer. The present invention relates to an inspection apparatus and an inspection method for a semiconductor wafer which process the analysis of the alignment state by an image.

【0002】[0002]

【従来の技術】一般的に半導体装置はウェーハ上に所定
の膜(Film)を形成させた後、前記所定の膜を所定のパ
ターン(Pattern)に形成させる写真エッチング工程を
行う。前記写真エッチング工程は、最初に前記ウェーハ
に形成された所定の膜上にフォトレジスト(Photo Resi
st)を塗布し、露光工程、及び現像工程の遂行によって
前記フォトレジストを所定のパターンに形成する。続い
て、前記所定のパターンの形成によって露出される下部
膜を除去させ前記ウェーハ上に残留する前記フォトレジ
ストを完全に除去させる工程を有する。そして、前記写
真エッチング工程の遂行で前記ウェーハに形成される所
定のパターンを検査する検査工程を行う。
2. Description of the Related Art Generally, a semiconductor device performs a photolithography process of forming a predetermined film on a wafer and then forming the predetermined film in a predetermined pattern. The photo-etching process includes a photo-resist on a predetermined film formed on the wafer.
st) is applied, and the photoresist is formed into a predetermined pattern by performing an exposure process and a development process. Subsequently, a step of removing the lower film exposed by forming the predetermined pattern and completely removing the photoresist remaining on the wafer is provided. Then, an inspection process for inspecting a predetermined pattern formed on the wafer by performing the photo etching process is performed.

【0003】ここで、前記検査工程は主に前記現像工程
を行った後行われる第1検査工程(After Develop Insp
ection;以下「ADI工程」とする。)、及び前記フォ
トレジストを除去させて洗浄工程を遂行した後行われる
第2検査工程(After Cleaning Inspection;ACI)
で分けられる。
Here, the inspection step is a first inspection step (After Develop Inspection) mainly performed after the development step.
section; hereinafter, referred to as “ADI process”. ) And a second inspection step (After Cleaning Inspection; ACI) performed after the photoresist is removed and a cleaning step is performed.
Divided by

【0004】そして、前記検査工程は一般的に前記所定
のパターンの形成時前記ウェーハ上に形成する整列マー
ク(Align mark)の整列状態(Aligning state)を分析する
ことによって行われ、従来の前記ADI工程は主に顕微
鏡を利用して前記ウェーハ上に形成された所定のパター
ンを検査した。即ち、作業者が前記顕微鏡を利用して前
記ウェーハに形成されたパターン中の整列マークを利用
してその整列状態を分析することで前記所定のパターン
を検査した。そして、前記ウェーハの所定のパターンを
検査するために形成させる整列マークであるバーニアー
キー(Vernier Key)を作業者が顕微鏡から直接視認し
て分析することで前記ADI工程を遂行した。
The inspection process is generally performed by analyzing an alignment state of an alignment mark formed on the wafer when the predetermined pattern is formed. In the process, a predetermined pattern formed on the wafer was inspected mainly using a microscope. That is, the operator inspects the predetermined pattern by analyzing the alignment state using alignment marks in the pattern formed on the wafer using the microscope. Then, the ADI process was performed by an operator directly viewing and analyzing a Vernier Key, which is an alignment mark formed for inspecting a predetermined pattern of the wafer, from a microscope.

【0005】[0005]

【発明が解決しようとする課題】このような従来のAD
I工程は、作業者が顕微鏡で直接視認して分析が行われ
たので、前記分析の結果に対する信頼度が欠けていた。
つまり作業者の任意の判断、またはバーニアーキーをフ
ォーカシング(Focusing)する時の作業者の肉眼の解像
力等の差によって分析のデータの誤差が発生したからで
ある。このようなデータの誤差は後続工程の遂行時不良
を誘発させる原因として作用した。また、前記ADI工
程は25枚のウェーハが積載されたカセット(Cassett
e)で主に3枚程度のウェーハをサンプリング(Samplin
g)して行われるので、前記サンプリングで行われるA
DI工程の遂行時、整列マークの整列状態の分析検査中
の誤認は大量の不良を発生させることもあった。そし
て、前記ADI工程が直接視認によって行われたので、
作業者の視力を低下させる等、作業効率が低下する原因
となった。
SUMMARY OF THE INVENTION Such a conventional AD
In the process I, the analysis was performed by the operator directly visually recognizing the analysis, so that the reliability of the result of the analysis was lacking.
That is, an error in the analysis data occurs due to an arbitrary judgment of the operator or a difference in resolution of the operator's naked eye when focusing the vernier key. Such an error in the data acts as a cause of inducing a failure in performing the subsequent process. In the ADI process, a cassette (Cassett) loaded with 25 wafers is used.
e) Sampling of about 3 wafers (Samplin
g), so that A
When performing the DI process, a misidentification during the analysis inspection of the alignment state of the alignment mark may generate a large number of defects. Then, since the ADI process was performed directly by visual recognition,
This caused a decrease in work efficiency, such as a decrease in worker's eyesight.

【0006】また、前記ADI工程の遂行では、前記ウ
ェーハ上に存在するパーティクル(Particle)等の検査は
行わず、前記パーティクルの検査は洗浄工程を行った後
なされる第2検査工程を遂行して別途に行った。
In performing the ADI process, inspection of particles and the like existing on the wafer is not performed, and the inspection of the particles is performed by performing a second inspection process performed after performing a cleaning process. Performed separately.

【0007】従って、従来のADIは顕微鏡から直接視
認して行われたので、分析のデータの信頼度を低下さ
せ、作業効率を低下させ、また後続工程の遂行時不良を
誘発させるなどによって生産性が低下されるという問題
があった。
[0007] Therefore, the conventional ADI is performed by visually recognizing the ADI directly from a microscope, thereby lowering the reliability of the analysis data, lowering the work efficiency, and inducing a defect in the performance of the subsequent process. There is a problem that is reduced.

【0008】本発明の目的は、ウェーハに形成させる所
定のパターンを検査するために、整列マークの整列状態
を分析する検査工程を映像上で分析することで分析結果
の信頼度を向上させ、作業効率等を向上させることで生
産性を高めることが可能な半導体ウェーハの検査装置及
び検査方法を提供することにある。
An object of the present invention is to improve the reliability of analysis results by analyzing an inspection process for analyzing the alignment state of alignment marks on an image in order to inspect a predetermined pattern to be formed on a wafer. An object of the present invention is to provide a semiconductor wafer inspection apparatus and an inspection method capable of increasing productivity by improving efficiency and the like.

【0009】[0009]

【発明を解決するための手段】前記目的を達成するため
の本発明による半導体ウェーハの検査装置は、ウェーハ
が安着されたステージの駆動で前記ウェーハを整列させ
るウェーハ整列部と、ステージに安着された前記ウェー
ハのパターン中で整列マークが形成された領域を映像で
処理する映像処理部と、前記ウェーハ整列部の駆動を制
御して、前記映像処理部の映像信号の入力を受けて前記
整列マークの整列状態を分析する制御部と、を備えるこ
とを特徴とする。
According to an aspect of the present invention, there is provided an apparatus for inspecting a semiconductor wafer, comprising: a wafer aligning unit for aligning the wafer by driving a stage on which the wafer is mounted; An image processing unit that processes an area in which alignment marks are formed in the formed wafer pattern with an image, and controls driving of the wafer alignment unit to receive an image signal of the image processing unit and perform the alignment. And a control unit for analyzing an alignment state of the marks.

【0010】前記検査装置は、前記ウェーハを前記カセ
ットから前記ステージに、または前記ステージから前記
カセットに移送させる移送部がさらに備えられることが
望ましい。また本発明による半導体ウェーハの検査装置
は、前記制御部に対する整列マークの整列状態の分析の
分析結果をデータ出力する出力部がさらに備えられるこ
とが望ましい。また本発明による半導体ウェーハの検査
装置は、前記ウェーハ上に存在するパーティクルを検査
するパーティクル検査部がさらに備えられることが望ま
しい。さらに、前記パーティクル検査部は、前記ウェー
ハの表面を紫外線レーザーで分析することが望ましい。
Preferably, the inspection apparatus further includes a transfer unit for transferring the wafer from the cassette to the stage or from the stage to the cassette. Preferably, the apparatus for inspecting a semiconductor wafer according to the present invention further comprises an output unit for outputting an analysis result of an analysis of an alignment state of the alignment mark to the control unit. The inspection apparatus for a semiconductor wafer according to the present invention may further include a particle inspection unit for inspecting particles existing on the wafer. Further, it is preferable that the particle inspection unit analyzes the surface of the wafer with an ultraviolet laser.

【0011】さらに、前記ウェーハ整列部は、X軸、Y
軸、及び、θへの駆動で前記ウェーハを整列させること
が望ましい。さらに、前記映像処理部は、前記ウェーハ
の前記整列マークの像を拡大する顕微鏡と、前記顕微鏡
の像を撮影するカメラと、前記撮影された映像を映像信
号に処理する映像信号変換機とを備えることが望まし
い。さらに、前記映像処理部は前記カメラで撮影した映
像をモニターリングできるモニターがさらに備えられる
ことが望ましい。
Further, the wafer alignment section has an X-axis and a Y-axis.
It is desirable to align the wafer by driving to an axis and θ. The image processing unit further includes a microscope that enlarges the image of the alignment mark on the wafer, a camera that captures an image of the microscope, and a video signal converter that processes the captured video into a video signal. It is desirable. The image processing unit may further include a monitor for monitoring an image captured by the camera.

【0012】また、本発明による半導体ウェーハの検査
装置は、前記ウェーハを前記カセットから前記ステージ
にまたは前記ステージから前記カセットに移送させる前
記移送部と、前記ウェーハが安着された前記ステージを
X軸、Y軸及びθに駆動させ前記ウェーハを整列させる
前記ウェーハ整列部と、前記ステージに安着された前記
ウェーハの前記パターン中で前記整列マークが形成され
た領域を映像で処理できるように前記ウェーハの前記整
列マークの像を拡大する前記顕微鏡、前記顕微鏡の像を
撮影する前記カメラ、前記カメラで撮影した映像をモニ
ターリングする前記モニター及び前記撮影された映像を
前記映像信号に処理する前記映像信号変換機からなる前
記映像処理部と、前記ウェーハ整列部の駆動を制御し、
前記映像処理部の前記映像信号の入力を受けて前記整列
マークの整列状態を分析する前記制御部と、前記ウェー
ハ上に存在する前記パーティクルを検査できるように前
記ウェーハの表面を前記紫外線レーザーで分析する前記
パーティクル検査部と、前記制御部による前記整列マー
クの整列状態の分析結果をデータ出力する前記出力部
と、を備えることを特徴とする。
[0012] In the inspection apparatus for semiconductor wafers according to the present invention, the transfer unit for transferring the wafers from the cassette to the stage or from the stage to the cassette, and the stage on which the wafers are seated are placed on the X-axis. A wafer alignment unit for aligning the wafer by driving the wafer in the Y axis and θ, and the wafer so that an area where the alignment mark is formed in the pattern of the wafer seated on the stage can be processed by an image. The microscope for enlarging the image of the alignment mark, the camera for capturing an image of the microscope, the monitor for monitoring a video captured by the camera, and the video signal for processing the captured video into the video signal The image processing unit comprising a converter, and controls the drive of the wafer alignment unit,
The controller for analyzing the alignment state of the alignment mark in response to the input of the image signal of the image processing unit, and analyzing the surface of the wafer with the ultraviolet laser so as to inspect the particles present on the wafer. The particle inspection unit, and the output unit configured to output an analysis result of an alignment state of the alignment mark by the control unit.

【0013】本発明による半導体ウェーハの検査方法
は、前記ウェーハが安着された前記ステージをX軸、Y
軸及びθに駆動させ前記ウェーハを整列させる工程と、
前記ステージに安着された前記ウェーハの前記パターン
中で前記整列マークが形成された領域を映像に処理する
工程と、前記映像に処理した前記映像信号の入力を受け
て前記整列マークの整列状態を分析する工程を有するこ
とを特徴とする。
[0013] In the inspection method of a semiconductor wafer according to the present invention, the stage on which the wafer is seated may be moved along the X axis and the Y axis.
Driving the axis and the θ to align the wafer;
Processing an image of the area where the alignment mark is formed in the pattern of the wafer seated on the stage into an image, and receiving an input of the image signal processed into the image to change an alignment state of the alignment mark. It is characterized by having a step of analyzing.

【0014】さらに本発明による半導体ウェーハの検査
方法は、前記ウェーハ上に存在する前記パーティクルを
検査する工程を有することが望ましい。さらに本発明に
よる半導体ウェーハの検査方法は、前記整列マークの整
列状態の分析結果をデータ出力する工程を有することが
望ましい。
It is preferable that the method for inspecting a semiconductor wafer according to the present invention further includes a step of inspecting the particles existing on the wafer. The method for inspecting a semiconductor wafer according to the present invention may further include a step of outputting an analysis result of an alignment state of the alignment mark.

【0015】[0015]

【発明の実施の形態】以下、本発明の具体的な実施例を
図1、図2により詳細に説明する。図1は本発明の実施
例よる半導体ウェーハの検査装置を示す構成図で、図2
は本発明の実施例による半導体ウェーハの検査方法を示
す工程図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a specific embodiment of the present invention will be described in detail with reference to FIGS. FIG. 1 is a block diagram showing a semiconductor wafer inspection apparatus according to an embodiment of the present invention.
FIG. 3 is a process diagram showing a semiconductor wafer inspection method according to an embodiment of the present invention.

【0016】図1に示すように本発明の実施例による半
導体ウェーハの検査装置は、ウェーハをカセットからス
テージ(Stage)にまたはステージからカセットに移送さ
せる移送部10、及び、前記ウェーハが安着されたステ
ージをX軸、Y軸及びθに駆動させ前記ウェーハを整列
させるウェーハ整列部12が備えられ、さらに前記ステ
ージに安着されたウェーハのパターン中で整列マークが
形成された領域を映像で処理できるように前記ウェーハ
の整列マークの像を拡大する顕微鏡142、前記顕微鏡
142の像を撮影するカメラ(Camera)144、前記カメ
ラ144で撮影した映像をモニターリング(Monitoring)
するモニター146、及び前記撮影された映像を映像信
号に処理する映像信号変換機148からなる映像処理部
14が備えられ、さらに前記ウェーハ整列部12の駆動
を制御し、前記映像処理部14の映像信号の入力を受け
て前記整列マークの整列状態を分析する制御部16が備
えられ、さらに前記ウェーハ上に存在するパーティクル
を検査できるように前記ウェーハの表面を紫外線レーザ
ーで分析するパーティクル検査部18、及び、前記制御
部16による整列マークの整列状態の分析のデータを出
力する出力部20が備えられている。
As shown in FIG. 1, an apparatus for inspecting a semiconductor wafer according to an embodiment of the present invention includes a transfer unit 10 for transferring a wafer from a cassette to a stage or from a stage to a cassette, and the wafer being seated thereon. A wafer alignment unit 12 for aligning the wafers by driving the stage to the X-axis, Y-axis, and θ, and further processing an area where alignment marks are formed in the pattern of the wafer seated on the stage with an image. A microscope 142 for enlarging the image of the alignment mark on the wafer, a camera 144 for photographing the image of the microscope 142, and monitoring of an image photographed by the camera 144.
And a video processing unit 14 including a video signal converter 148 for processing the captured video into a video signal. The video processing unit 14 further controls the driving of the wafer alignment unit 12 and controls the video of the video processing unit 14. A control unit 16 for receiving an input signal and analyzing an alignment state of the alignment mark; and a particle inspection unit 18 for analyzing a surface of the wafer with an ultraviolet laser so as to inspect particles existing on the wafer. Further, an output unit 20 for outputting data of analysis of the alignment state of the alignment marks by the control unit 16 is provided.

【0017】すなわち本発明の実施例よる半導体ウェー
ハの検査装置は、前記映像処理部14及び制御部16等
を利用して従来の直接視認で行われたADI工程を画面
上の処理で遂行することを実現する。
That is, the apparatus for inspecting a semiconductor wafer according to the embodiment of the present invention performs the conventional ADI process performed by the direct visual recognition using the image processing unit 14 and the control unit 16 as a process on a screen. To achieve.

【0018】図2に示すように本発明の実施例よる半導
体ウェーハの検査方法は、ウェーハをステージに移送さ
せる工程、及び、前記ウェーハが安着されたステージを
X軸、Y軸及びθに駆動させ前記ウェーハを整列させる
工程を有する。さらに前記ステージに安着されたウェー
ハのパターン中で整列マークが形成された領域を映像で
処理する工程、及び、前記映像で処理した映像信号の入
力を受けて前記整列マークの整列状態を分析する工程を
備えている。さらに前記ウェーハ上に存在するパーティ
クルを検査する工程及び前記整列マークの整列状態の分
析のデータを出力する工程を備えている。
As shown in FIG. 2, a method for inspecting a semiconductor wafer according to an embodiment of the present invention includes a step of transferring a wafer to a stage, and driving the stage on which the wafer is seated in the X-axis, Y-axis and θ. And aligning the wafer. Processing an area where the alignment mark is formed in the pattern of the wafer seated on the stage with an image, and analyzing an alignment state of the alignment mark by receiving an image signal processed with the image; It has a process. The method further includes a step of inspecting particles existing on the wafer and a step of outputting data of analysis of an alignment state of the alignment mark.

【0019】本発明の実施例による半導体ウェーハの検
査方法により半導体ウェーハの検査装置を用いたとき、
前記ウェーハに形成させたパターンの検査のための検査
工程、即ちADI工程の遂行時に、前記整列マークの整
列状態を映像信号に処理して分析することで前記分析の
データの信頼度が向上され、また前記映像処理部14の
モニター146または出力部20を利用することで作業
効率を向上させることができる。
When using a semiconductor wafer inspection apparatus according to the semiconductor wafer inspection method according to the embodiment of the present invention,
When performing an inspection process for inspecting a pattern formed on the wafer, that is, an ADI process, the alignment state of the alignment marks is processed into a video signal and analyzed, thereby improving the reliability of the analysis data. In addition, by using the monitor 146 or the output unit 20 of the video processing unit 14, the work efficiency can be improved.

【0020】前述した構成からなる本発明の具体的な実
施例に対する作用及び効果に対して説明する。最初に移
送部10を利用してカセットに積載されているウェーハ
をステージに移送する。次に制御部16によってウェー
ハ整列部12は、ウェーハが安着されたステージをX
軸、Y軸及びθ等に駆動させて前記ウェーハを整列させ
る。即ち、前記ウェーハを移送部10を利用してステー
ジに移送させた後、前記ウェーハを整列させるもので、
一般的に前記ウェーハのフラットゾーン(Flat zone)を
最初に整列させた後、前記のようにX軸、Y軸及びθ等
に駆動させて前記ウェーハを整列させる。続いて、前記
ウェーハに形成させた整列マークを前記映像処理部14
を利用して映像に処理する。ここで前記ウェーハの整列
マークの映像処理は、一般的に5個をサンプル検査する
が、作業者がパターンの特性によるサンプル検査数の増
減等を任意に決めて検査することができる。即ち、顕微
鏡142、カメラ144及びモニター146を利用して
前記整列マークの映像をモニターリングして、また映像
信号変換機148を利用して前記映像を映像信号に処理
して制御部16に入力させる。
The operation and effects of the specific embodiment of the present invention having the above-described configuration will be described. First, the wafer loaded on the cassette is transferred to the stage using the transfer unit 10. Next, the control unit 16 causes the wafer alignment unit 12 to move the stage on which the wafer is seated to X
The wafers are aligned by driving them along the axis, the Y axis, and theta. That is, after the wafer is transferred to the stage using the transfer unit 10, the wafer is aligned.
Generally, after aligning the flat zone of the wafer first, the wafer is driven by the X-axis, the Y-axis, and the like as described above to align the wafer. Subsequently, the alignment mark formed on the wafer is stored in the image processing unit 14.
To process video. Here, in the image processing of the alignment marks on the wafer, generally, five samples are inspected, but the operator can arbitrarily determine the increase or decrease of the number of sample inspections due to the characteristics of the pattern and perform the inspection. That is, the image of the alignment mark is monitored using the microscope 142, the camera 144, and the monitor 146, and the image is processed into an image signal using the image signal converter 148 and input to the control unit 16. .

【0021】ここで、作業者は前記映像処理部14のモ
ニター146にモニターリングされた映像として前記整
列マークの整列状態を確認することができ、また前記制
御部16が映像信号の入力で前記整列マークの整列状態
を分析したデータとして前記整列マークの整列状態を確
認することができる。即ち、前記制御部16による分析
結果を出力部20を利用して提供されることで作業者は
前記整列マークの整列状態を分析することができる。
Here, the operator can check the alignment state of the alignment marks as an image monitored on the monitor 146 of the image processing unit 14, and the control unit 16 can control the alignment by inputting an image signal. The alignment state of the alignment mark can be confirmed as data obtained by analyzing the alignment state of the mark. That is, since the analysis result of the control unit 16 is provided using the output unit 20, the operator can analyze the alignment state of the alignment marks.

【0022】続いて、パーティクル分析器18を利用し
て前記ウェーハ上に存在するパーティクルを検査する。
即ち、紫外線レーザーを利用して前記ウェーハの表面を
分析することで前記ウェーハ上に存在するパーティクル
を分析する。そして、前記ウェーハの整列マークの整列
状態の分析のデータのみではなく前記パーティクルの分
析結果を出力する。ここで、前記整列状態の分析を映像
処理部14のモニター146に画面表示することがで
き、また出力部20によってウェーハのマップ(Map)等
に出力される分析結果を提供することもできる。
Subsequently, the particles existing on the wafer are inspected using the particle analyzer 18.
That is, particles existing on the wafer are analyzed by analyzing the surface of the wafer using an ultraviolet laser. Then, it outputs not only the data of the analysis of the alignment state of the alignment marks of the wafer but also the analysis result of the particles. Here, the analysis of the alignment state can be displayed on a screen of the monitor 146 of the image processing unit 14, and the output unit 20 can provide an analysis result output to a map of a wafer or the like.

【0023】このような本発明の実施例によると、前記
ウェーハに形成させるパターンの検査、即ち、ADI工
程の遂行を画面上で処理することで前記ADI工程の遂
行時発生される不良等を未然に防止することができる。
即ち、サンプリング等で行われるADI工程の遂行時、
整列マークの整列状態の分析のミスを極力減少させるこ
とができる。そして、前記のサンプリング検査を25枚
の全数検査で遂行することが可能なため、前記サンプリ
ング検査で発見できない不良等を極力減少させることが
できる。また前記ADI工程の分析結果を確認すること
で、その分析結果を基準として推移分析などを遂行し、
後で発生し得るADI工程の問題点などの把握を効率的
に遂行することができる。そして、映像処理部14を利
用することで作業者の視力等を保護することができるの
で作業効率等を向上させることができる。また、パーテ
ィクル分析器18を利用してパーティクル検査を同時に
遂行することによって前記パーティクル等による不良に
迅速に対処することができる。
According to the embodiment of the present invention, the pattern formed on the wafer is inspected, that is, the ADI process is performed on a screen, so that defects generated during the ADI process can be prevented. Can be prevented.
That is, when performing the ADI process performed by sampling or the like,
It is possible to minimize errors in analyzing the alignment state of the alignment marks. Since the sampling inspection can be performed by inspection of all 25 sheets, defects that cannot be found by the sampling inspection can be reduced as much as possible. Also, by confirming the analysis result of the ADI process, a transition analysis or the like is performed based on the analysis result,
It is possible to efficiently grasp problems of the ADI process that may occur later. The use of the video processing unit 14 can protect the worker's eyesight and the like, so that the working efficiency and the like can be improved. In addition, by simultaneously performing the particle inspection using the particle analyzer 18, it is possible to quickly cope with the defect due to the particles or the like.

【0024】そして、本発明の実施例は後続工程の遂行
時リジェクト(Reject)またはリワーク(Rework)されるウ
ェーハ等を減少させることができるので製造設備の稼動
効率を向上させ得る。即ち、前記ウェーハのパターンを
検査するために遂行される整列マークの整列状態の検査
を画面上で処理することで、前記検査による分析結果の
信頼性等を向上させることができ、検査ミスを最小化す
ることができる。
The embodiment of the present invention can reduce the number of wafers to be rejected or reworked during a subsequent process, thereby improving the operation efficiency of manufacturing equipment. That is, the inspection of the alignment state of the alignment mark, which is performed to inspect the pattern of the wafer, is processed on the screen, so that the reliability of the analysis result by the inspection can be improved, and the inspection error can be minimized. Can be

【0025】[0025]

【発明の効果】従って、本発明によると、整列マークの
整列状態の検査の分析結果の信頼性を向上させることが
でき、その検査ミス等を最小化させることができ、また
作業効率等を向上させることによって生産性を向上させ
ることができるという効果がある。
Therefore, according to the present invention, the reliability of the analysis result of the inspection of the alignment state of the alignment mark can be improved, the inspection error and the like can be minimized, and the working efficiency and the like can be improved. By doing so, there is an effect that productivity can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施例による半導体ウェーハの検査
装置の構成図である。
FIG. 1 is a configuration diagram of a semiconductor wafer inspection apparatus according to an embodiment of the present invention.

【図2】 本発明の実施例による半導体ウェーハの検査
方法の工程図である。
FIG. 2 is a process chart of a semiconductor wafer inspection method according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 移送部 12 ウェーハ整列部 14 映像処理部 16 制御部 18 パーティクル検査部 20 出力部 142 顕微鏡 144 カメラ 146 モニター 148 映像信号変換機 Reference Signs List 10 transfer unit 12 wafer alignment unit 14 image processing unit 16 control unit 18 particle inspection unit 20 output unit 142 microscope 144 camera 146 monitor 148 image signal converter

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 ウェーハが安着されたステージの駆動で
前記ウェーハを整列させるウェーハ整列部と、 前記ステージに安着されたウェーハのパターンの中で整
列マークが形成された領域を映像に処理する映像処理部
と、 前記ウェーハ整列部の駆動を制御し、前記映像処理部の
映像信号の入力を受けて前記整列マークの整列状態を分
析する制御部と、 を備えることを特徴とする半導体ウェーハ検査装置。
A wafer alignment unit for aligning the wafer by driving a stage on which the wafer is mounted, and processing an image of an area where alignment marks are formed in a pattern of the wafer mounted on the stage. An image processing unit, comprising: a control unit configured to control driving of the wafer alignment unit, receive an image signal of the image processing unit, and analyze an alignment state of the alignment mark. apparatus.
【請求項2】 前記ウェーハをカセットから前記ステー
ジに、または前記ステージから前記カセットに移送させ
る移送部を備えることを特徴とする請求項1記載の半導
体ウェーハ検査装置。
2. The semiconductor wafer inspection apparatus according to claim 1, further comprising a transfer unit configured to transfer the wafer from a cassette to the stage or from the stage to the cassette.
【請求項3】 前記制御部による前記整列マークの整列
状態を分析結果としてデータ出力する出力部を備えるこ
とを特徴とする請求項1記載の半導体ウェーハ検査装
置。
3. The semiconductor wafer inspection apparatus according to claim 1, further comprising: an output unit configured to output an alignment state of the alignment mark by the control unit as an analysis result.
【請求項4】 前記ウェーハ上に存在するパーティクル
を検査するパーティクル検査部を備えることを特徴とす
る請求項1記載の半導体ウェーハ検査装置。
4. The semiconductor wafer inspection apparatus according to claim 1, further comprising a particle inspection unit for inspecting particles existing on the wafer.
【請求項5】 前記パーティクル検査部は、前記ウェー
ハの表面を紫外線レーザーで分析することを特徴とする
請求項4記載の半導体ウェーハ検査装置。
5. The semiconductor wafer inspection apparatus according to claim 4, wherein the particle inspection unit analyzes the surface of the wafer with an ultraviolet laser.
【請求項6】 前記ウェーハ整列部は、X軸、Y軸及び
θの駆動で前記ウェーハを整列させることを特徴とする
請求項1記載の半導体ウェーハ検査装置。
6. The semiconductor wafer inspection apparatus according to claim 1, wherein the wafer alignment unit aligns the wafer by driving the X axis, the Y axis, and θ.
【請求項7】 前記映像処理部は、前記ウェーハの整列
マークの像を拡大する顕微鏡と、前記顕微鏡の像を撮影
するカメラと、撮影された映像を映像信号で処理する映
像信号変換機とを備えることを特徴とする請求項1記載
の半導体ウェーハ検査装置。
7. The image processing unit includes a microscope that enlarges an image of the alignment mark on the wafer, a camera that captures an image of the microscope, and a video signal converter that processes the captured video with a video signal. The semiconductor wafer inspection device according to claim 1, further comprising:
【請求項8】 前記映像処理部は、前記カメラで撮影し
た前記映像をモニターリング可能なモニターを備えるこ
とを特徴とする請求項7記載の半導体ウェーハ検査装
置。
8. The semiconductor wafer inspection apparatus according to claim 7, wherein the image processing unit includes a monitor capable of monitoring the image photographed by the camera.
【請求項9】 ウェーハをカセットからステージに、ま
たは前記ステージから前記カセットに移送させる移送部
と、 前記ウェーハが安着された前記ステージをX軸、Y軸及
びθに駆動させて前記ウェーハを整列させるウェーハ整
列部と、 前記ステージに安着された前記ウェーハのパターン中で
整列マークが形成された領域を映像で処理できるよう
に、前記ウェーハの前記整列マークの像を拡大する顕微
鏡、前記顕微鏡の像を撮影するカメラ、前記カメラで撮
影した映像をモニターリングするモニター、及び撮影さ
れた前記映像を映像信号に処理する映像信号変換機を有
する映像処理部と、 前記ウェーハ整列部の駆動を制御して、前記映像処理部
の前記映像信号の入力を受けて前記整列マークの整列状
態を分析する制御部と、 前記ウェーハ上に存在するパーティクルを検査すること
ができるように前記ウェーハの表面を紫外線レーザーで
分析するパーティクル検査部と、 前記制御部による前記整列マークの整列状態の分析を分
析結果としてデータ出力する出力部と、 を備えることを特徴とする半導体ウェーハ検査装置。
9. A transfer unit for transferring a wafer from a cassette to a stage or from the stage to the cassette, and driving the stage on which the wafer is seated in X, Y and θ directions to align the wafer. A wafer aligning unit, a microscope for enlarging an image of the alignment mark on the wafer so that a region where the alignment mark is formed in the pattern of the wafer seated on the stage can be processed with an image. A camera that captures an image, a monitor that monitors an image captured by the camera, and an image processing unit that has an image signal converter that processes the captured image into an image signal, and controls driving of the wafer alignment unit. A control unit that receives an input of the video signal from the video processing unit and analyzes an alignment state of the alignment mark; A particle inspection unit that analyzes the surface of the wafer with an ultraviolet laser so that existing particles can be inspected; and an output unit that outputs data of the analysis of the alignment state of the alignment marks by the control unit as an analysis result. A semiconductor wafer inspection device, comprising:
【請求項10】 ウェーハが安着されたステージを、X
軸、Y軸及びθに駆動させ前記ウェーハを整列させる工
程と、 前記ステージに安着された前記ウェーハのパターン中で
整列マークが形成された領域を映像で処理する工程と、 前記映像で処理した映像信号の入力を受けて前記整列マ
ークの整列状態を分析する工程と、 を含むことを特徴とする半導体ウェーハの検査方法。
10. A stage on which a wafer is seated,
Driving the wafer along the axis, the Y-axis, and θ to align the wafer; processing an area where alignment marks are formed in the pattern of the wafer seated on the stage with an image; Analyzing the alignment state of the alignment mark in response to an input of a video signal.
【請求項11】 前記ウェーハ上に存在する前記パーテ
ィクルを検査する工程を含むことを特徴とする請求項1
0記載の半導体ウェーハ検査方法。
11. The method according to claim 1, further comprising the step of inspecting the particles present on the wafer.
0. A semiconductor wafer inspection method according to item 0.
【請求項12】 前記整列マークの整列状態の分析結果
をデータ出力する工程を含むことを特徴とする請求項1
0記載の半導体ウェーハ検査方法。
12. The method according to claim 1, further comprising the step of outputting data of an analysis result of the alignment state of the alignment mark.
0. A semiconductor wafer inspection method according to item 0.
JP10162058A 1997-10-29 1998-06-10 Apparatus and method for inspecting semiconductor wafers Pending JPH11145255A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1997P56010 1997-10-29
KR1019970056010A KR100274594B1 (en) 1997-10-29 1997-10-29 Inspection equipment of semiconductor device and method of inspection

Publications (1)

Publication Number Publication Date
JPH11145255A true JPH11145255A (en) 1999-05-28

Family

ID=19523688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10162058A Pending JPH11145255A (en) 1997-10-29 1998-06-10 Apparatus and method for inspecting semiconductor wafers

Country Status (2)

Country Link
JP (1) JPH11145255A (en)
KR (1) KR100274594B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972119A (en) * 2013-01-25 2014-08-06 北大方正集团有限公司 Testing device and method for measuring alignment deviation through testing device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252705B1 (en) * 1999-05-25 2001-06-26 Schlumberger Technologies, Inc. Stage for charged particle microscopy system
KR100607780B1 (en) * 1999-12-31 2006-08-01 동부일렉트로닉스 주식회사 Alignment measurement system having a capability of a visual inspection
KR100384681B1 (en) * 2000-12-12 2003-05-22 주식회사 실트론 Apparatus for analysising an organic impurity on wafer surface and method thereof
KR100452317B1 (en) * 2001-07-11 2004-10-12 삼성전자주식회사 photo-lithography fabrication system and method there of
KR100479305B1 (en) * 2002-08-20 2005-03-25 삼성전자주식회사 Method for recognizing pattern of align mark on wafer
KR101015807B1 (en) * 2008-04-08 2011-02-22 한국영상기술(주) Apparatus for inspecting surface and method for inspecting surface
KR100973506B1 (en) * 2008-09-08 2010-08-03 주식회사 힘스 fourier filter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2971628B2 (en) * 1991-06-27 1999-11-08 株式会社日立製作所 Pattern inspection method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972119A (en) * 2013-01-25 2014-08-06 北大方正集团有限公司 Testing device and method for measuring alignment deviation through testing device

Also Published As

Publication number Publication date
KR100274594B1 (en) 2000-12-15
KR19990034411A (en) 1999-05-15

Similar Documents

Publication Publication Date Title
JP4468696B2 (en) Semiconductor wafer inspection equipment
JPS62173731A (en) Inspection device for surface of article to be inspected
JP4545412B2 (en) Board inspection equipment
JP3721147B2 (en) Pattern inspection device
KR20010101550A (en) Defect inspection data processing system
JPH10247245A (en) Pattern defect inspection device
JP2007192652A (en) Pattern inspection device and method, and inspection object sample
JPH11145255A (en) Apparatus and method for inspecting semiconductor wafers
JPH11316201A (en) Method for inspecting surface of sample and x-ray analyser used therein
TWI827863B (en) Wafer appearance inspection device and method
KR100515376B1 (en) System and Method for inspecting wafer
JP2008135568A (en) Method and device for reviewing defect
WO2020008838A1 (en) Dicing-tip inspection apparatus
KR20010039251A (en) Method of detecting defects in reticle pattern by comparing pattern of chip with normal pattern
US8577119B2 (en) Wafer surface observing method and apparatus
JPH11223662A (en) Electron beam defect inspection device and defect inspection method
JPH11230917A (en) Defect inspection apparatus
JP2006275527A (en) Optical system integrated type inspection device
JP2003177371A (en) Apparatus and method for inspecting liquid crystal display unit
KR100509826B1 (en) In-situ pattern inspectable developer and method thereof
JP3257571B2 (en) Foreign object analysis method and foreign object analyzer
JP5291419B2 (en) Data processing apparatus, data processing method, and inspection work support system using the same
KR100272240B1 (en) Testing method and pattern testing apparatus of image device with reqular minuteness pattern
JP4895356B2 (en) Line width measuring device
JPH0643110A (en) Detecting method for defect of resist pattern