JPH11143596A - 電源異常表示方法および回路 - Google Patents

電源異常表示方法および回路

Info

Publication number
JPH11143596A
JPH11143596A JP9310801A JP31080197A JPH11143596A JP H11143596 A JPH11143596 A JP H11143596A JP 9310801 A JP9310801 A JP 9310801A JP 31080197 A JP31080197 A JP 31080197A JP H11143596 A JPH11143596 A JP H11143596A
Authority
JP
Japan
Prior art keywords
circuit
power supply
power
time
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9310801A
Other languages
English (en)
Inventor
Atsushi Yamazaki
篤 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9310801A priority Critical patent/JPH11143596A/ja
Publication of JPH11143596A publication Critical patent/JPH11143596A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Debugging And Monitoring (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 電源異常発生による電源供給停止時に、異常
発生を知らせるともに発生時刻を記録する。 【解決手段】 電源回路2からの電源異常信号を、電源
供給停止時にアラーム保持回路3に保持し、その出力に
よって、表示素子6を駆動する。同時に、タイマ停止回
路4から実時間タイマ6の停止信号を発生させる。単純
な回路で構成したため、消費電力が少なくなり、大容量
の内蔵電源が不要である。また、電源異常表示信号によ
って実時間タイマ6を停止する手段を設けたため、電源
異常の発生時刻を知ることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電源異常表示回路に
関し、特にバッテリバックアップされた実時間タイマを
備える診断制御装置に用いられる電源異常表示回路に関
する。
【0002】
【従来の技術】診断制御装置は本体装置に内蔵され、本
体装置が発する各種異常通知を検知し、障害解析に必要
な情報をログとして、記憶装置に格納する。ここで、外
部電源異常については、異常通知を出した直後に電力供
給が停止することが多く、その場合、診断制御装置自体
の動作も停止してしまうため、ログの格納が行えず、障
害情報を得ることができない。
【0003】そこで、例えば実開昭63−175227
号公報には、本体装置が内蔵電源を備え、そこから電力
を得て、電源異常を表示する技術が記載されている。
【0004】
【発明が解決しようとする課題】上述した従来技術は、
次のような問題点がある。
【0005】第1の問題点は、大容量の内蔵電源が必要
になることである。その理由は、診断制御装置を備える
ほどの本体装置は、大規模な構成となるものが多く、駆
動するためには多くの電力を必要とするからである。診
断制御装置には、ログ格納時間を記録するために実時間
タイマを備えており、それの駆動用の内蔵電源は備えて
いる。しかし、診断制御装置はプロセッサやログ格納用
の記憶装置をもっているために、診断制御装置自体を駆
動するためには、それなりの容量の内蔵電源が必要とな
る。
【0006】第2の問題点は、電源異常の発生時刻がわ
からないことである。その理由は、電源異常発生時に異
常表示灯を点灯させるだけであるからである。通常の障
害ログであれば、診断制御装置が発生時刻を含んだ障害
情報を採取するが、電源異常発生時は、診断制御装置自
体が停止してしまうため、障害発生時刻を知ることはで
きない。また、電源異常発生時にも診断制御装置が動け
るようにすると、第1の問題点が発生してしまう。
【0007】本発明の目的は、電源異常の発生を記憶す
るとともに、異常発生時刻も記録できる、電源異常表示
方法および回路を提供することにある。
【0008】
【課題を解決するための手段】本発明の電源異常表示方
法は、診断制御装置がログ格納時刻を記憶するために備
えている実時間タイマ用の内蔵電源を利用し、電源回路
の異常が発生すると、電源回路から発生する電源異常信
号を保持するとともに、表示素子にその旨を表示し、前
記実時間タイマを停止させる。
【0009】また、本発明の電源異常表示回路は、診断
制御装置がログ格納時刻を記録するために備えているタ
イマと、電源回路からの電源異常信号を保持するアラー
ム保持手段と、電源異常信号が保持されると、電源異常
を表示する表示手段と、電源異常信号が保持されると、
実時間タイマを停止させるタイマ停止手段と、実時間タ
イマおよび各手段に電力を供給するバックアップ用バッ
テリを有する。
【0010】したがって、大容量の内蔵電源が不要であ
り、電源異常の発生時刻を知ることができる。
【0011】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0012】図1を参照すると、本発明の一実施形態の
電源異常表示回路1は、アラーム保持回路3とタイマ停
止回路4と実時間タイマ5と表示素子6とバックアップ
用バッテリ7を有している。アラーム保持回路3は電源
回路2からの電源異常通知の有無を調べ、電源異常発生
時にその情報を保持する。表示素子6は、アラーム保持
回路3に接続され、その出力に応じて外部に表示を行
う。タイマ停止回路4は、アラーム保持回路3と実時間
タイマ5に接続され、アラーム保持回路3の出力によっ
て、実時間タイマ5の停止信号を発生する。バックアッ
プ用バッテリ7はアラーム保持回路3、タイマ停止回路
4、実時間タイマ5、表示素子6に電力を供給する。
【0013】アラーム保持回路3は、図2に示すよう
に、セットリセットフリップフロップ(以下、FFと記
す)8と、コンデンサ9と、抵抗10と、抵抗11と、
抵抗12とから構成される。コンデンサ9は電源異常信
号に直列に接続され、抵抗10とともに時定数回路を構
成する。時定数回路の出力はFF9のセット端子Sに供
給され、FF8をセットする。抵抗11と抵抗12は分
圧回路を構成し、電源回路2の出力電圧をFF8の入力
電圧に分圧し、FF8のリセット端子Rに供給する。
【0014】次に、図1の回路の動作について、図3を
参照して説明する。
【0015】時刻t0におけるように、電源回路2に異
常がない場合には、電源電圧をアラーム保持回路3に供
給している。したがって、それを分圧したFF8のリセ
ット信号もまた、FF8のリセット端子Rに供給されて
いるため、FF8はリセットされ続ける。
【0016】時刻t1に、電源回路2が異常を検出する
と、電源回路2は電源異常信号を発生する。コンデンサ
9、抵抗10からなる時定数回路は、電源異常信号を受
けると、FF8のセット信号を緩やかに立ち上げてい
き、時刻t2において、定常状態となる。この時点で
は、FF8のリセット信号が出力されているため、FF
8はリセットされたままである。
【0017】時刻t3に、電源回路2が自らの動作を停
止する。そのため、電源電圧の供給および電源異常信号
が停止する。電源電圧が供給されなくなるため、抵抗1
1,12からなる分圧回路からの、FF8に対するリセ
ット信号も供給されなくなる。また、電源異常信号が停
止することで、コンデンサ9、抵抗10からなる時定数
回路は、FF8のセット信号を緩やかに停止させてい
き、時刻t4において、FF8のセット端子Sの閾値を
割り込む。時刻t3からt4においては、FF8のセット
信号のみが供給されているため、FF8がセットされる
ことになる。その結果、アラーム保持回路3は電源異常
表示信号を発生させることになる。
【0018】電源異常表示信号は表示素子6、タイマ停
止回路4に供給される。表示素子6は電源異常発生を表
示する。表示素子6は例えば、電源異常表示信号で発光
する発光ダイオードでよい。タイマ停止回路4は、電源
異常表示信号を供給されると、実時間タイマ5の停止信
号を発生する。実時間タイマ5は、停止信号を供給され
ることで、電源異常発生時刻で停止する。
【0019】
【発明の効果】以上説明したように、本発明は、次のよ
うな効果がある。 1)診断制御装置に比べて、単純な回路で構成したた
め、消費電力が少なくなり、大容量の内蔵電源が不要で
ある。 2)電源異常表示信号によって実時間タイマを停止する
手段を設けたため、電源異常の発生時刻を知ることがで
きる。
【図面の簡単な説明】
【図1】本発明の一実施形態の電源異常表示回路のブロ
ック図である。
【図2】図1のアラーム保持回路3の回路図である。
【図3】図1の実施形態の動作を説明するためのタイム
チャートである。
【符号の説明】
1 電源異常表示回路 2 電源回路 3 アラーム保持回路 4 タイマ停止回路 5 実時間タイマ 6 表示素子 7 バックアップ用バッテリ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 診断制御装置がログ格納時刻を記憶する
    ために備えている実時間タイマ用の内蔵電源を利用し、
    電源回路の異常が発生すると、前記電源回路から発生す
    る電源異常信号を保持するとともに、表示素子にその旨
    を表示し、前記実時間タイマを停止させる電源異常表示
    方法。
  2. 【請求項2】 診断制御装置がログ格納時刻を記録する
    ために備えている実時間タイマと、 電源回路からの電源異常信号を保持するアラーム保持手
    段と、 前記電源異常信号が保持されると、電源異常を表示する
    表示手段と、 前記電源異常信号が保持されると、前記実時間タイマを
    停止させるタイマ停止手段と、 前記実時間タイマおよび前記各手段に電力を供給するバ
    ックアップ用バッテリを有する電源異常表示回路。
  3. 【請求項3】 前記アラーム保持手段が、セットリセッ
    トフリップフロップと、前記電源異常信号を入力とし、
    出力を該フリップフロップのセット端子に出力する時定
    数回路と、電源電圧を分圧し、出力を該フリップフロッ
    プのリセット端子に出力する分圧回路を含む、請求項2
    記載の回路。
  4. 【請求項4】 前記発光手段が発光素子である、請求項
    2記載の回路。
JP9310801A 1997-11-12 1997-11-12 電源異常表示方法および回路 Pending JPH11143596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9310801A JPH11143596A (ja) 1997-11-12 1997-11-12 電源異常表示方法および回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9310801A JPH11143596A (ja) 1997-11-12 1997-11-12 電源異常表示方法および回路

Publications (1)

Publication Number Publication Date
JPH11143596A true JPH11143596A (ja) 1999-05-28

Family

ID=18009614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9310801A Pending JPH11143596A (ja) 1997-11-12 1997-11-12 電源異常表示方法および回路

Country Status (1)

Country Link
JP (1) JPH11143596A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217396A (ja) * 2008-03-07 2009-09-24 Nec Corp 障害表示回路、情報処理装置及び障害表示方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217396A (ja) * 2008-03-07 2009-09-24 Nec Corp 障害表示回路、情報処理装置及び障害表示方法

Similar Documents

Publication Publication Date Title
JP3063708B2 (ja) 無停止電源システム並びにこれに用いる被バックアップ装置及びコンピュータを被バックアップ装置として動作させるためのプログラムを記録した記録媒体
US20240053812A1 (en) Power supply control method and apparatus, and server and non-volatile storage medium
JPH11143596A (ja) 電源異常表示方法および回路
JP2001028085A (ja) ガス漏れ警報器
JPS5818645B2 (ja) 電源異常表示方式
JPH0333029Y2 (ja)
JPS6031657A (ja) デ−タ処理装置
JPH03260576A (ja) 冷蔵庫の制御装置
JPWO2022186376A5 (ja)
CN117129902A (zh) 一种电源健康自诊断系统及嵌入式平台
JPH03263233A (ja) 自己診断制御方式
JPH04368875A (ja) 異常検出装置
JPH03223916A (ja) 予備電源装置、予備電力供給方法、電子機器、および情報処理システム
CN116027759A (zh) 一种处理器板监视诊断电路及电子设备
JPH02310739A (ja) 障害検出回路
JPS6265141A (ja) 情報処理システムにおける初期診断処理方式
JPH10207733A (ja) 電子装置
JPH0519110B2 (ja)
JPH05324137A (ja) 瞬断検出記憶部を有する端末装置
JPH01228040A (ja) メモリのバックアップ状態表示装置
JPS6161196B2 (ja)
JPS60237548A (ja) 計算機システム
JPS6216272A (ja) 故障表示付きハ−ドデイスク装置
JPH05289951A (ja) 電子ディスク装置
JPH0354479A (ja) 電池駆動装置