JPH11142889A - Active matrix substrate and its manufacturing method - Google Patents

Active matrix substrate and its manufacturing method

Info

Publication number
JPH11142889A
JPH11142889A JP24382498A JP24382498A JPH11142889A JP H11142889 A JPH11142889 A JP H11142889A JP 24382498 A JP24382498 A JP 24382498A JP 24382498 A JP24382498 A JP 24382498A JP H11142889 A JPH11142889 A JP H11142889A
Authority
JP
Japan
Prior art keywords
thin film
driving circuit
gate electrode
active matrix
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24382498A
Other languages
Japanese (ja)
Other versions
JP3108998B2 (en
Inventor
Tsutomu Hashizume
勉 橋爪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP24382498A priority Critical patent/JP3108998B2/en
Publication of JPH11142889A publication Critical patent/JPH11142889A/en
Application granted granted Critical
Publication of JP3108998B2 publication Critical patent/JP3108998B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate the generation of the defect caused by the short circuit in a display region by dividing the driving circuit into plural regions, alternatively arranging the regions while sandwitching a pixel region and pulling out the wirings for the anodizing of gate electrodes from the places where no driving circuit exists. SOLUTION: The signal side driving circuit of the driving circuit is divided into plural regions DAR1 to DAR3 and the regions DAR1 to DAR3 are alternatively arranged while sandwitching the display region. Moreover, a scanning line side driving circuit is divided into plural regions SAR1 to SAR3 and are alternatively arranged while sandwitching the display region. In this case, the gate electrode of the display region is the Ta, which is formed by the process that is same as the process of making the scanning lines. The electrode is electrically connected to a terminal AXC on a glass substrate through a wiring AXL on which the Ta is formed with the same process. The wiring AXL used for anodizing is formed to the opposite side with respect to the region, in which the scanning line side driving circuit, or the region in which no scanning line side driving circuit is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はアクティブマトリク
ス基板を用いる液晶表示装置のなどに関するものであ
る。なお、本発明の構成及び製造方法はアクティブマト
リクス型液晶表示装置に限らず、駆動回路を絶縁基板上
に構成するラインセンサや平面センサ、あるいは液晶シ
ャッターなどの分野でも本発明を適用することが可能で
ある。
The present invention relates to a liquid crystal display device using an active matrix substrate and the like. The configuration and the manufacturing method of the present invention are not limited to the active matrix type liquid crystal display device, and the present invention can be applied to fields such as a line sensor or a flat sensor in which a drive circuit is formed on an insulating substrate, or a liquid crystal shutter. It is.

【0002】[0002]

【従来の技術】近年、平面画像表示装置の中で特にアク
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、画素の薄膜トランジスタの駆動回路を画素と同一の
絶縁基板上に構成する研究が盛んに行われている。C−
MOSの駆動回路を構成するためには移動度の高い薄膜
トランジスタを絶縁基板上に製造する必要がある。特開
昭58−4180号に示すように薄膜トランジスタの活
性シリコン層を固相成長法あるいはレーザ照射法によっ
て結晶化することにより移動度の高い薄膜トランジスタ
を製造することが可能である。特に、レーザ照射によっ
てシリコン層を結晶化する方法は、基板を室温に保った
まま優れた薄膜トランジスタを製造することが可能なた
め、歪点の低い安価なガラス基板上に駆動回路を構成で
きる。
2. Description of the Related Art In recent years, among flat-panel image display devices, research on an active matrix type liquid crystal display device has been particularly advanced, and an image quality equal to or higher than that of a cathode-ray tube type image display device has been obtained. In order to achieve high-definition image quality and reduce manufacturing costs, research on configuring a thin film transistor driving circuit on the same insulating substrate as a pixel has been actively conducted. C-
In order to form a MOS driving circuit, a thin film transistor having high mobility needs to be manufactured on an insulating substrate. As shown in JP-A-58-4180, a thin film transistor having high mobility can be manufactured by crystallizing an active silicon layer of a thin film transistor by a solid phase growth method or a laser irradiation method. In particular, in the method in which a silicon layer is crystallized by laser irradiation, an excellent thin film transistor can be manufactured with the substrate kept at room temperature; therefore, a driver circuit can be formed over an inexpensive glass substrate having a low strain point.

【0003】シリコン薄膜をレーザビームの照射によ
り、結晶粒のグレンサイズの大きな、あるいはダングリ
ングボンドの少ないシリコン薄膜を製造する方法とし
て、特開昭61−78119号に示すように短波長レー
ザにより表面部だけをいったん再結晶化し、その後熱処
理によって固相成長を行わせることで結晶粒径を大きく
し、粒径を揃えて特性を向上させる方法や、特開昭63
−31108号に示すように、結晶化する半導体薄膜の
下に熱伝導率の小さい枠型絶縁膜を形成し、レーザ光を
照射することで枠型内部の多結晶シリコン膜の結晶化を
中心部から枠型方向に進め、結晶性を向上させ、その部
分に素子を形成することで特性を向上させる方法を検討
している。あるいは特開平3−30433号に示すよう
に、レーザ光のエッジ部に起因する結晶性の不均一性
を、レーザ光の照射で、最初に結晶化させる部分と未結
晶部分のエッジ部となる半導体膜の基板側に、紫外光を
透過する絶縁膜を介して、この絶縁膜より融点が低く、
紫外光に対する吸収係数が結晶化した半導体薄膜より大
きい材質の膜を形成する方法を用いることにより、レー
ザ光の照射によって、結晶性の向上した均一な半導体薄
膜を得る試みが行われてきた。
[0003] As a method of manufacturing a silicon thin film by irradiating a laser beam with a laser beam, a silicon thin film having a large grain size of grain or having few dangling bonds is disclosed in Japanese Patent Application Laid-Open No. 61-78119. A method of recrystallizing only the portion once and then performing solid phase growth by heat treatment to increase the crystal grain size and improve the characteristics by uniforming the grain size.
As shown in JP-A-31108, a frame-shaped insulating film having low thermal conductivity is formed under a semiconductor thin film to be crystallized, and irradiation with a laser beam causes crystallization of the polycrystalline silicon film inside the frame to be centered. From now on, we are studying a method to improve crystallinity and improve the characteristics by forming an element in that part. Alternatively, as shown in JP-A-3-30433, the non-uniformity of the crystallinity caused by the edge portion of the laser beam can be reduced by irradiating the laser beam with a semiconductor to be first crystallized and an edge portion of an uncrystallized portion. On the substrate side of the film, via an insulating film that transmits ultraviolet light, the melting point is lower than this insulating film,
Attempts have been made to obtain a uniform semiconductor thin film with improved crystallinity by irradiating a laser beam by using a method of forming a film having a higher absorption coefficient with respect to ultraviolet light than a crystallized semiconductor thin film.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、レーザ
ビームの照射によってシリコン層を基板全体にわたって
均一に結晶化することは困難である。PECVD法ある
いは減圧化学気層成長法などにより形成したシリコン薄
膜をエキシマレーザのビームで結晶化すると、エネルギ
ー強度を光学系により均一化されたレーザビームの照射
でも、最初のレーザビームによって結晶された部分とレ
ーザビームが照射されない境界部分のエッジで生じた微
結晶粒子がその後レーザビームをずらして照射しても残
るという問題点があった。
However, it is difficult to uniformly crystallize the silicon layer over the entire substrate by laser beam irradiation. When a silicon thin film formed by PECVD or low pressure chemical vapor deposition is crystallized with an excimer laser beam, even if the laser beam is irradiated with a laser beam whose energy intensity is made uniform by an optical system, the portion crystallized by the first laser beam In addition, there is a problem that the microcrystalline particles generated at the edge of the boundary portion where the laser beam is not irradiated remain even after the laser beam is shifted and irradiated.

【0005】また一方、特殊な光学系をレーザビームの
発振源とサンプルであるシリコン層の間に設けて、ビー
ムのエネルギー分布を均一化する試みが行われてきた。
レーザ発振器から出射したレーザビームのエネルギーは
空間的にガウス分布している。このレーザビームを、フ
ライアイレンズなどの光学系により、図11に示すよう
にエネルギー分布を空間的に均一化する。しかしなが
ら、この特殊な光学系によるビーム強度分布の改良によ
る結果は、ビーム全体に渡って均一になっていることな
く、ビームの縁ではなお依然として不均一性が残り、図
11のように台形状のエネルギー分布となる。図11
で、E2からE1の照射エネルギーでシリコン薄膜が融解
し大粒径の多結晶シリコン薄膜が形成できるとすると、
シリコン薄膜を融解するのに不十分なE3からE2のエネ
ルギー強度では、レーザビームが照射されたシリコン薄
膜は微結晶シリコン薄膜となる。つまり、XbからXc
の間と、XdからXeの間の照射領域で微結晶シリコン
薄膜が生じる。次にこの微結晶シリコン層に、大粒径粒
子を有するシリコン層を形成するために必要なエネルギ
ー(E2からE1)を照射しても、微結晶状態のままであ
る。したがって、従来のようにパルスレーザのビームを
重なり部分が生じるように照射する方法では、図12に
示すように、多結晶シリコン薄膜CPSの間に微結晶シ
リコン層の領域が発生し、パルスレーザのビームよりも
広い面積のシリコン薄膜を均一に多結晶シリコン化する
ことができない。このように、パルスレーザ照射では、
ビームより大きな大面積にわたって均一な特性の結晶性
のシリコン薄膜を得られることは極めて困難であった。
On the other hand, an attempt has been made to provide a special optical system between a laser beam oscillation source and a silicon layer as a sample to make the energy distribution of the beam uniform.
The energy of the laser beam emitted from the laser oscillator is spatially Gaussian distributed. The energy distribution of this laser beam is spatially uniformed by an optical system such as a fly-eye lens as shown in FIG. However, the result of the improvement of the beam intensity distribution by this special optical system is that the beam is not uniform over the entire beam, and the non-uniformity still remains at the edge of the beam and the trapezoidal shape as shown in FIG. Energy distribution. FIG.
Assuming that the silicon thin film is melted by the irradiation energy from E 2 to E 1 to form a polycrystalline silicon thin film having a large grain size,
At an energy intensity from E 3 to E 2 that is insufficient to melt the silicon thin film, the silicon thin film irradiated with the laser beam becomes a microcrystalline silicon thin film. That is, from Xb to Xc
, And in the irradiation region between Xd and Xe, a microcrystalline silicon thin film is formed. Then the microcrystalline silicon layer, even when irradiated with an energy (E 1 from E 2) required to form a silicon layer having a large particles remain microcrystalline state. Therefore, in the conventional method of irradiating a pulsed laser beam so as to generate an overlapping portion, as shown in FIG. 12, a region of a microcrystalline silicon layer is generated between the polycrystalline silicon thin films CPS, A silicon thin film having an area larger than the beam cannot be uniformly converted into polycrystalline silicon. Thus, in pulsed laser irradiation,
It has been extremely difficult to obtain a crystalline silicon thin film having uniform properties over a large area larger than the beam.

【0006】特開平3−30433号では、格子状に紫
外光の吸収係数の大きい薄膜を形成することにより、レ
ーザ照射によるシリコン薄膜の均一化を試みているが、
この方法では、駆動回路を構成する薄膜トランジスタの
シリコン層の配置が制約される他、液晶表示体の画素ト
ランジスタの配置は、格子状に制約されることになり、
画像表示のより優れたデルタ配置型のアクティブマトリ
クス基板ができない欠点があった。さらに、特開平3−
30433号の方法では、レーザ照射によって駆動回路
のための均一なシリコン薄膜を形成することができない
欠点があった。特開昭64−45162号では、アクテ
ィブマトリクス基板にXeClパルスレーザ照射により
形成された駆動回路を内蔵しているが、パルスレーザビ
ームのエッジ部分に起因するシリコン薄膜の微結晶化に
よる薄膜トランジスタの電気的特性のバラツキについて
は、全く対策が考慮されていないため、高性能の周辺回
路を内蔵できない欠点があった。
JP-A-3-30433 attempts to make a silicon thin film uniform by laser irradiation by forming a thin film having a large absorption coefficient of ultraviolet light in a lattice shape.
In this method, the arrangement of the silicon layer of the thin film transistor forming the drive circuit is restricted, and the arrangement of the pixel transistors of the liquid crystal display is restricted in a lattice shape.
There is a drawback that a delta arrangement type active matrix substrate having better image display cannot be provided. Further, Japanese Unexamined Patent Publication No.
The method of No. 30433 has a disadvantage that a uniform silicon thin film for a drive circuit cannot be formed by laser irradiation. In JP-A-64-45162, a drive circuit formed by XeCl pulse laser irradiation is incorporated in an active matrix substrate. However, the electric circuit of a thin film transistor is formed by microcrystallization of a silicon thin film caused by an edge portion of a pulse laser beam. As for the variation in characteristics, no countermeasure was taken at all, so that there was a disadvantage that a high-performance peripheral circuit could not be built.

【0007】また、アクティブマトリクス基板では、塵
などが原因で発生する信号線と走査線の間の短絡の問題
がある。
Further, the active matrix substrate has a problem of a short circuit between a signal line and a scanning line caused by dust or the like.

【0008】本発明は上記の問題を鑑み、安価なガラス
基板上にアクティブマトリクス型の液晶表示装置の表示
領域の短絡による欠陥がないアクティブマトリクス基板
の構造とその製造方法を提供するものである。
The present invention has been made in view of the above problems, and provides an active matrix substrate structure on an inexpensive glass substrate free from defects due to short-circuiting of a display region of an active matrix type liquid crystal display device, and a method of manufacturing the same.

【0009】また、本発明は上記の問題を鑑み、薄膜ト
ランジスタのソース・ドレイン電極の接触不良による欠
陥を防止し、良好な表示を与えるアクティブマトリクス
基板の構造とその製造方法を提供するものである。
Further, the present invention has been made in view of the above problems, and provides a structure of an active matrix substrate which prevents defects due to poor contact between source / drain electrodes of a thin film transistor and provides a good display, and a method of manufacturing the same.

【0010】[0010]

【課題を解決するための手段】本発明のアクティブマト
リクス基板は、画素領域と、駆動回路とが同一基板上に
形成されるアクティブマトリクス基板において、前記画
素領域の薄膜トランジスタは、金属薄膜によって形成さ
れ、その表面に陽極酸化膜が被着形成されるゲート電極
と、該ゲート電極下に絶縁膜を介して配置され、前記ゲ
ート電極に陽極酸化膜が被着形成された状態で不純物が
注入されたシリコン薄膜とを有し、前記駆動回路は、複
数の領域に分割されて、かつ前記画素領域を挟んで交互
に配置されてなり、 前記ゲート電極の陽極酸化用の配
線を、前記駆動回路の配置されていない個所から引き出
すように構成することを特徴とする。
According to the present invention, there is provided an active matrix substrate, wherein a pixel region and a drive circuit are formed on the same substrate, wherein the thin film transistor in the pixel region is formed of a metal thin film; A gate electrode having an anodic oxide film formed on the surface thereof; and a silicon electrode disposed under the gate electrode with an insulating film interposed therebetween and doped with impurities while the anodic oxide film is formed on the gate electrode. A thin film and the drive circuit is divided into a plurality of regions, and is alternately arranged with the pixel region interposed therebetween. Wiring for anodic oxidation of the gate electrode is arranged in the drive circuit. It is characterized in that it is constructed so as to be drawn from a place where it is not.

【0011】また、画素領域と、駆動回路とが同一基板
上に形成されるアクティブマトリクス基板の製造方法に
おいて、前記基板上に前記画素領域の薄膜トランジスタ
のシリコン薄膜と形成する工程と、前記シリコン薄膜上
に絶縁膜を介して金属薄膜からなるゲート電極を形成す
る工程と、前記ゲート電極の金属薄膜を前記駆動回路領
域の形成されていない個所から引き出した配線を用いて
陽極酸化し、当該ゲート電極に陽極酸化膜を被着形成す
る工程と、前記ゲート電極に陽極酸化膜が被着形成され
た状態で前記シリコン薄膜に不純物を注入してソース・
ドレイン領域を形成する工程と、を有することを特徴と
する。
In a method for manufacturing an active matrix substrate in which a pixel region and a drive circuit are formed on the same substrate, a step of forming a silicon thin film of a thin film transistor in the pixel region on the substrate; Forming a gate electrode made of a metal thin film via an insulating film, and anodizing the metal thin film of the gate electrode using a wiring drawn from a place where the drive circuit region is not formed, and forming the gate electrode on the gate electrode. Depositing and forming an anodic oxide film, and implanting impurities into the silicon thin film in a state where the anodic oxide film is formed on the gate electrode.
Forming a drain region.

【0012】[0012]

【実施例】以下図面を参照して実施例を詳細に説明す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments will be described below in detail with reference to the drawings.

【0013】本発明の周辺駆動回路内蔵型のアクティプ
マトリックス基板の構成を図1に示す。
FIG. 1 shows the configuration of an active matrix substrate having a built-in peripheral driving circuit according to the present invention.

【0014】画素トランジスタが配置されている画像の
表示領域の周辺部に表示領域と同一基板上に薄膜トラン
ジスタによって駆動回路が構成されている。駆動回路の
信号側駆動回路が、図1に示すようにDAR1、DAR
2、DAR3と複数の領域に分割され、表示領域を挟ん
で交互に配置されている。また、走査線側駆動回路は、
必要に応じてSAR1、SAR2、およびSAR3の複
数に分割され表示領域を挟んで交互に配置されている。
それぞれの領域の長辺方向の長さは、駆動回路を構成す
る薄膜トランジスタのシリコン薄膜を結晶化するパルス
レーザビームのビーム面積や、薄膜トランジスタの能力
によって変化する。
A driving circuit is formed by a thin film transistor on the same substrate as the display area around the display area of the image in which the pixel transistors are arranged. As shown in FIG. 1, the signal-side drive circuit of the drive circuit is DAR1, DAR
2, DAR3 and a plurality of areas, which are alternately arranged with the display area interposed therebetween. In addition, the scanning line side driving circuit,
It is divided into a plurality of SAR1, SAR2, and SAR3 as necessary, and is arranged alternately with the display area interposed.
The length in the long side direction of each region changes depending on the beam area of the pulse laser beam for crystallizing the silicon thin film of the thin film transistor constituting the driving circuit and the capability of the thin film transistor.

【0015】薄膜トランジスタの活性シリコン薄膜のた
めの、減圧化学気相成長法で製膜した膜厚が25nmの
多結晶シリコン薄膜を波長308nmのFWHMが50
nsのXeClエキシマレーザの照射によって再結晶化
する際には、レーザビームのエネルギー強度が250〜
500mJ/cm2程度必要である。上記のエキシマレ
ーザビームの1パルスのエネルギーが試料直前で500
mJであり、上記駆動回路の短辺の長さが2mmであれ
ば、上記の分割されたそれぞれの駆動回路の長辺の長さ
は、50mm〜100mmである。長辺が300mmで
あり、短辺が225mmである大きさの長方形の表示領
域であれば、長辺に信号側駆動回路があり、短辺に走査
側の駆動回路があるアクティブマトリクス型の液晶表示
体の場合、長辺にある信号側駆動回路を3分割し、短辺
の走査側駆動回路を3分割した構成にすることができ
る。3分割された信号線側駆動回路のそれぞれの領域の
大きさは2mm×100mmであり、また3分割された
走査線側駆動回路のそれぞれの領域の大きさは2mm×
75mmでよい。図1に示されるように駆動回路の分割
する領域の数と、それぞれの領域の面積は上記の例に限
らない。分割された駆動回路のそれぞれの領域の形状は
長方形でなくでも構わない。さらに、信号線側駆動回路
の分割されたそれぞれの領域は、同じ面積でなくても構
わない。上記に述べた信号線側駆動回路の分割方法と同
様に走査線側駆動回路を分割配置することができる。
For an active silicon thin film of a thin film transistor, a polycrystalline silicon thin film having a thickness of 25 nm formed by a low pressure chemical vapor deposition method has a FWHM of 308 nm of 50 nm.
When recrystallizing by irradiation with an XeCl excimer laser of ns, the energy intensity of the laser beam is 250 to
About 500 mJ / cm 2 is required. The energy of one pulse of the excimer laser beam is 500 immediately before the sample.
mJ, and the length of the short side of the drive circuit is 2 mm, the length of the long side of each of the divided drive circuits is 50 mm to 100 mm. In a rectangular display area having a long side of 300 mm and a short side of 225 mm, an active matrix type liquid crystal display having a signal side driving circuit on a long side and a scanning side driving circuit on a short side. In the case of a body, the signal side drive circuit on the long side can be divided into three, and the scan side drive circuit on the short side can be divided into three. The size of each region of the signal line side driving circuit divided into three is 2 mm × 100 mm, and the size of each region of the scanning line side driving circuit divided into three is 2 mm × 100 mm.
It may be 75 mm. As shown in FIG. 1, the number of regions into which the drive circuit is divided and the area of each region are not limited to the above example. The shape of each area of the divided drive circuit does not have to be rectangular. Further, each divided region of the signal line side driving circuit does not have to have the same area. The scanning line side driving circuit can be divided and arranged in the same manner as the above described method of dividing the signal line side driving circuit.

【0016】図2に上記の様に分割された駆動回路の具
体的な構成例を示す。
FIG. 2 shows a specific configuration example of the drive circuit divided as described above.

【0017】図2では、点順次型の駆動方法によるアク
ティブマトリクス型液晶表示体の基板の構成例を示して
おり、走査線側駆動回路を3分割し、信号線側駆動回路
を3分割した例を示す。図2において、DDC1、DD
C2およびDDC3はそれぞれ信号線側駆動回路であ
る。ビデオ信号線をV1、V2およびV3の三本の線で
示しているが、必要によってビデオ信号線の増減が有り
得る。この例ではビデオ信号を画素トランジスタに点順
次方法で伝えるため、信号線側駆動回路によって、それ
ぞれの信号線をアナログスイッチASWによってスイッ
チングして、液晶表示体の表示領域PARIAに構成さ
れている画素トランジスタに、ビデオ信号のデータをデ
ータラインDLを通じて伝える。
FIG. 2 shows an example of the configuration of a substrate of an active matrix type liquid crystal display body by a dot sequential driving method, in which a scanning line side driving circuit is divided into three and a signal line side driving circuit is divided into three. Is shown. In FIG. 2, DDC1, DD
C2 and DDC3 are signal line side drive circuits, respectively. Although the video signal lines are shown by three lines V1, V2 and V3, the number of video signal lines may increase or decrease as necessary. In this example, in order to transmit a video signal to the pixel transistors in a dot-sequential manner, each signal line is switched by an analog switch ASW by a signal line side driving circuit to form a pixel transistor in a display area PARIA of a liquid crystal display. The data of the video signal is transmitted through the data line DL.

【0018】また、SDC1、SDC2およびSDC3
は、走査線側駆動回路をそれぞれ示す。さらにB1、B
2およびB3は、上記分割された走査線側駆動回路SD
C1、SDC2およびSDC3のそれぞれに接続したバ
ッファ回路である。バッファ回路からの信号は走査線S
Lを通じて画素トランジスタに伝えられる。信号線DL
と走査線SLの交差点に画素を駆動するための薄膜トラ
ンジスタがそれぞれ形成されている。
Further, SDC1, SDC2 and SDC3
Indicates a scanning line side driving circuit. B1, B
2 and B3 are the divided scanning line side driving circuits SD
It is a buffer circuit connected to each of C1, SDC2 and SDC3. The signal from the buffer circuit is the scanning line S
It is transmitted to the pixel transistor through L. Signal line DL
A thin film transistor for driving a pixel is formed at the intersection of the scan line SL and the scan line SL.

【0019】DDC1、DDC2、DDC3、SDC
1、SDC2、およびSDC3の領域内に構成されたシ
フトレジスタは平面的に周期的に配置されているが、例
えばDDC1とDDC2の領域に構成された最近接の薄
膜トランジスタの間は、レーザビームのエッジの影響の
及ばない様に5mmから50mmの距離がある。
DDC1, DDC2, DDC3, SDC
The shift registers formed in the regions 1, 1, SDC2, and SDC3 are periodically arranged in a plane. For example, the edge of the laser beam is located between the closest thin film transistors formed in the regions DDC1 and DDC2. There is a distance of 5 mm to 50 mm so that the influence of is not affected.

【0020】上記の実施例により、パルスレーザを使っ
たシリコン薄膜の結晶化による、優れた電気的特性の周
辺駆動回路を内蔵したアクティブマトリックス基板を構
成することができる。図2では点順次型の駆動回路例を
示したが、線順次でも他の方式の駆動方法の駆動回路内
蔵型のアクティブマトリクス基板の製造方法でも本発明
を適用できる。
According to the above-described embodiment, an active matrix substrate having a built-in peripheral driving circuit having excellent electrical characteristics can be formed by crystallization of a silicon thin film using a pulse laser. FIG. 2 shows an example of a dot-sequential type driving circuit, but the present invention can be applied to a method of manufacturing an active matrix substrate with a built-in driving circuit by another method or a line-sequential driving method.

【0021】次に、以上に示した構成の駆動回路内蔵の
アクティブマトリックス基板の具体的な製造方法の実施
例を図3〜図10に説明する。
Next, an embodiment of a specific method for manufacturing an active matrix substrate having a driving circuit having the above-described structure will be described with reference to FIGS.

【0022】図3に示すように歪温度の低いガラス基板
上GLSに多結晶シリコン薄膜シリコン薄膜PLSを被
着形成する。この多結晶シリコン薄膜は、減圧CVD法
により温度600℃で25nmの厚みで製膜された。こ
の多結晶シリコン薄膜の結晶粒子の大きさは約5nm程
度であった。上記多結晶シリコン薄膜PLSの駆動回路
が形成される領域である図1のDAR1、DAR2、D
AR3、SAR1、SAR2、およびSAR3の領域に
レーザビームLSRを照射することにより多結晶シリコ
ン薄膜PLSを再結晶化して、図4に示すように再結晶
化シリコン薄膜CPSを形成した。この実施例ではアク
ティブマトリクス領域にはレーザビームを照射すること
無く駆動回路が形成される部分にレーザを照射した。図
4のDCAは駆動回路が形成される部分を、PARIA
はアクティブマトリクス領域を表わす。台形状の空間的
なエネルギー分布の有するエネルギービームをシリコン
層に照射すると先に述べたように、レーザビームのエッ
ジ部分が照射されたシリコン層は微結晶シリコン薄膜M
CSを生じる。
As shown in FIG. 3, a polycrystalline silicon thin film PLS is deposited on a GLS on a glass substrate having a low strain temperature. This polycrystalline silicon thin film was formed with a thickness of 25 nm at a temperature of 600 ° C. by a low pressure CVD method. The size of the crystal grains of the polycrystalline silicon thin film was about 5 nm. DAR1, DAR2, D in FIG. 1 which is a region where the drive circuit of the polycrystalline silicon thin film PLS is formed
The polycrystalline silicon thin film PLS was recrystallized by irradiating a laser beam LSR to the areas AR3, SAR1, SAR2, and SAR3, thereby forming a recrystallized silicon thin film CPS as shown in FIG. In this embodiment, the laser is applied to the portion where the drive circuit is formed without irradiating the active matrix area with the laser beam. The DCA shown in FIG.
Represents an active matrix area. As described above, when the silicon layer is irradiated with an energy beam having a trapezoidal spatial energy distribution, the silicon layer irradiated with the edge portion of the laser beam has a microcrystalline silicon thin film M
This produces CS.

【0023】そこで、レーザビームは、駆動回路を構成
するそれぞれの領域を十分含む大きさであり、さらにそ
れぞれ分割された駆動回路の領域の間にレーザビームの
エッジ部が存在するようにレーザビームの位置を調整し
てレーザ照射する。上記多結晶シリコン薄膜PLSの厚
みが25〜50nmであればレーザビームのエッジ部の
影響による、微結晶シリコンの発生領域は、100μm
〜500μm程度であるため、隣接する分割された駆動
回路の間隔は500μm以上が望ましい。駆動回路の設
計に支障がない限り、この間隔は数10mmに及んでも
構わない。また、レーザビームのエッジは駆動回路の領
域DCAと画素領域PARIAの間に存在するようにレ
ーザビームを照射する。この方法によりガラス基板GL
S上の多結晶シリコン薄膜PLSは、部分的に結晶化さ
れる。
Therefore, the laser beam is large enough to include the respective regions constituting the driving circuit, and furthermore, the laser beam is formed so that the edge of the laser beam exists between the divided driving circuit regions. Adjust the position and irradiate the laser. If the thickness of the polycrystalline silicon thin film PLS is 25 to 50 nm, the region where microcrystalline silicon is generated due to the edge of the laser beam is 100 μm.
Since the distance is about 500 μm, the interval between adjacent divided drive circuits is preferably 500 μm or more. This interval may extend to several tens of mm as long as there is no problem in the design of the drive circuit. The laser beam is irradiated so that the edge of the laser beam exists between the region DCA of the driving circuit and the pixel region PARIA. By this method, the glass substrate GL
The polycrystalline silicon thin film PLS on S is partially crystallized.

【0024】上記多結晶シリコン薄膜をレーザ照射する
ときの条件は、XeClエキシマレーザの場合、例えば
エネルギー強度分布を均一に調整した300mJ/cm
2の強度のレーザビームを真空中で照射する。
The conditions for irradiating the polycrystalline silicon thin film with a laser are, for example, 300 mJ / cm in the case of a XeCl excimer laser in which the energy intensity distribution is uniformly adjusted.
A laser beam of intensity 2 is applied in vacuum.

【0025】DAR1、DAR2、およびDAR3の走
査線方向の長さが10cmであり、信号線方向の長さが
2mmであれば、試料直前のパルスのエネルギーは60
0mJでよい。レーザ発振器の出力が1パルスあたり1
Jであれば、レーザビームの形状を特殊な光学系で上記
の大きさに成形して、試料までの光学系の透過率をアッ
テネーターなどで調節して0.6にすれば、レーザ照射
の対象となる領域のシリコン薄膜の再結晶化が可能とな
る。SAR1、SAR2、およびSAR3の領域の面積
がDAR1、DAR2、およびDAR3と異なれば、光
学系の調整によって、必要な形状と透過率にしてレーザ
照射すればよい。レーザ発振器の1パルスあたりの最大
出力エネルギーが自由に変更できないときには、液晶表
示体の表示面積の大きさに対応してレーザ照射が必要な
駆動回路の分割する面積と駆動回路の分割数を調節すれ
ばよい。
If the length of DAR1, DAR2 and DAR3 in the scanning line direction is 10 cm and the length in the signal line direction is 2 mm, the energy of the pulse immediately before the sample is 60
It may be 0 mJ. Laser oscillator output is 1 per pulse
If J, shape the laser beam to the above size with a special optical system, adjust the transmittance of the optical system to the sample with an attenuator, etc., and set it to 0.6. The recrystallization of the silicon thin film in the region where If the areas of the SAR1, SAR2, and SAR3 regions are different from those of the DAR1, DAR2, and DAR3, laser irradiation may be performed by adjusting the optical system so as to have a required shape and transmittance. When the maximum output energy per pulse of the laser oscillator cannot be freely changed, the area to be divided into the drive circuits requiring laser irradiation and the number of drive circuit divisions must be adjusted according to the display area of the liquid crystal display. I just need.

【0026】NTSC方式のテレビジョンの表示のため
にこの発明のアクティブマトリクス基板を応用すると
き、走査線数が525本であるので走査線側駆動回路は
31.5kHzの動作周波数が有ればよい。この程度の
駆動回路は、レーザビームを照射しない減圧CVD法に
より形成された多結晶シリコン薄膜を利用した薄膜トラ
ンジスタによっても構成できる。よって走査線側駆動回
路の薄膜トランジスタを構成するシリコン薄膜に対する
レーザビームの照射は、必要に応じて実施すれば良い。
When the active matrix substrate of the present invention is applied to display an NTSC television, the number of scanning lines is 525, so that the scanning line driving circuit only needs to have an operating frequency of 31.5 kHz. . Such a drive circuit can also be constituted by a thin film transistor using a polycrystalline silicon thin film formed by a low pressure CVD method without irradiating a laser beam. Therefore, irradiation of the laser beam to the silicon thin film forming the thin film transistor of the scan line driver circuit may be performed as needed.

【0027】次に、図5に示すように、多結晶シリコン
薄膜CPSをリソグラフィー法によって島状にパターニ
ングする。さらにソースガスにSiH4とO2を用いたE
CR−CVD法によって、厚さ150nmの酸化シリコ
ン薄膜によるゲート絶縁膜GISを、上記島状のシリコ
ン薄膜CPSを覆うように被着形成する。さらに、上記
ゲート絶縁膜GISに覆われた島状のシリコン薄膜CP
Sに一部分重なるように、ゲート電極GELを形成す
る。ゲート電極GELの材料は、スパッタ法により形成
された厚み350nmのTa金属薄膜である。リソグラ
フィー法によりパターニングしてゲート電極GELを形
成する。信号線側駆動回路および走査線側駆動回路のゲ
ート電極GELは島状に形成されている。一方、図6に
示すように表示領域のゲート電極は走査線と同じ工程で
形成されたTaであり、さらに同じ工程でTaで形成さ
れた配線AXLを経て、ガラス基板上の端子AXCに繋
がれている。
Next, as shown in FIG. 5, the polycrystalline silicon thin film CPS is patterned into an island shape by lithography. Furthermore, E using SiH 4 and O 2 as a source gas
A gate insulating film GIS made of a silicon oxide thin film having a thickness of 150 nm is formed by CR-CVD so as to cover the island-shaped silicon thin film CPS. Further, the island-shaped silicon thin film CP covered with the gate insulating film GIS
A gate electrode GEL is formed so as to partially overlap S. The material of the gate electrode GEL is a Ta metal thin film having a thickness of 350 nm formed by a sputtering method. The gate electrode GEL is formed by patterning by lithography. The gate electrodes GEL of the signal line side driving circuit and the scanning line side driving circuit are formed in an island shape. On the other hand, as shown in FIG. 6, the gate electrode in the display region is Ta formed in the same step as the scanning line, and further connected to the terminal AXC on the glass substrate via the wiring AXL formed in Ta in the same step. ing.

【0028】図7の回路図に示すように、走査線側駆動
回路は、薄膜トランジスタにより高密度にCMOSが形
成されているため、陽極酸化の配線AXLに接続するよ
うに、走査線側駆動回路を横切って走査線SLを形成す
ることは困難である。よって、この陽極酸化するための
配線AXLは、走査線側駆動回路を形成する領域と反対
側、あるいは走査線側駆動回路が形成されていない領域
に形成するとよい。
As shown in the circuit diagram of FIG. 7, since the scanning line side driving circuit has a high density CMOS formed by thin film transistors, the scanning line side driving circuit is connected to the anodic oxidation wiring AXL. It is difficult to form a scanning line SL across it. Therefore, the wiring AXL for anodizing is preferably formed on the side opposite to the region where the scanning line side driving circuit is formed or in the region where the scanning line side driving circuit is not formed.

【0029】次に、図8に示すように、ゲート電極GE
Lの表面を陽極酸化法により酸化して酸化タンタル薄膜
を形成する。重量濃度0.01%のクエン酸電界液中に
ゲート電極GELが形成された基板を浸し、端子AXL
を通じてゲート電極GELおよびゲートラインGLに1
20Vの直流電圧を2時間印加する。この方法によって
ゲート電極GELの表面に厚さ200nmの酸化タンタ
ル薄膜AXIが形成される。
Next, as shown in FIG.
The surface of L is oxidized by an anodic oxidation method to form a tantalum oxide thin film. The substrate on which the gate electrode GEL was formed was immersed in a citric acid electrolyte solution having a weight concentration of 0.01%, and a terminal AXL was formed.
Through the gate electrode GEL and the gate line GL
A DC voltage of 20 V is applied for 2 hours. By this method, a tantalum oxide thin film AXI having a thickness of 200 nm is formed on the surface of the gate electrode GEL.

【0030】配線AXLは、後に説明する図10までの
工程が終了した際に、基板を図6で示すCTLの線で切
断すると共に除去される。
When the process up to FIG. 10 described later is completed, the wiring AXL is cut off the substrate along the line CTL shown in FIG. 6 and removed.

【0031】次に、図9に示すように、上記島状の多結
晶シリコン薄膜中に、ソース領域とドレイン領域を形成
するため上記ゲート電極に対して自己整合的に不純物を
イオン注入する。駆動回路をC−MOS回路で構成する
ため、適宜イオン注入に対して阻止能力のある材料をマ
スクに用いて不純物を注入する。たとえば、適宜にレジ
ストをマスクにして、p型の薄膜トランジスタの構成の
ためには3×1015cm-2のp型の不純物のみを例えば
ホウ素イオンを、n型の薄膜トランジスタの構成のため
には3×1015cm-2のn型の不純物のみを例えばリン
イオンを注入する。駆動回路をn型のみの薄膜トランジ
スタによって、あるいは、p型のみの薄膜トランジスタ
によって構成しても構わない。図9でPSDはp型の不
純物が注入された領域、NSDはn型の不純物が注入さ
れた領域である。次に、レーザビームを照射してソース
領域とドレイン領域中の不純物を活性化する。このレー
ザ照射の条件は、FMWH50nsの波長308nmの
XeClのエキシマレーザで、基板表面のエネルギー強
度が350mJ/cm2で、大気中で照射すればよい。
次に、薄膜トランジスタの活性領域に存在するダングリ
ングボンドを減少させるために、必要に応じてECR−
CVD法により水素粒子を注入する。
Next, as shown in FIG. 9, impurities are ion-implanted into the island-shaped polycrystalline silicon thin film in a self-aligned manner with respect to the gate electrode to form a source region and a drain region. In order to form the driving circuit with a C-MOS circuit, impurities are appropriately implanted using a material having a blocking ability against ion implantation as a mask. For example, using a resist as an appropriate mask, only a 3 × 10 15 cm −2 p-type impurity such as boron ions is used for the configuration of a p-type thin film transistor, and 3 × 10 15 cm −2 is used for an n-type thin film transistor. For example, phosphorus ions are implanted only into an n-type impurity of × 10 15 cm −2 . The driver circuit may be formed using an n-type thin film transistor or a p-type thin film transistor. In FIG. 9, PSD is a region into which a p-type impurity is implanted, and NSD is a region into which an n-type impurity is implanted. Next, a laser beam is irradiated to activate impurities in the source region and the drain region. The laser irradiation may be performed by using an XeCl excimer laser having a wavelength of 308 nm and an energy of 350 mJ / cm 2 on the substrate surface in the atmosphere at a FMWH of 50 ns.
Next, in order to reduce dangling bonds existing in the active region of the thin film transistor, ECR-
Hydrogen particles are injected by the CVD method.

【0032】次に、図10に示すように酸化シリコン膜
による層間絶縁膜MISを被着形成し、ソース領域、ド
レイン領域およびゲート電極に到達するスルーホールを
形成する。
Next, as shown in FIG. 10, an interlayer insulating film MIS is formed by depositing a silicon oxide film to form a source region, a drain region, and a through hole reaching the gate electrode.

【0033】次に、ITO薄膜をスパッタ法により被着
形成して、リソグラフィー法により画素電極DELを形
成する。さらに、スパッタ法によりシリコン原子と銅原
子を含んだAl薄膜をスパッタ法により形成して、パタ
ーニングにより信号線SLと駆動回路に必要な配線MS
Dを形成する。さらに、薄膜トランジスタを外部環境か
ら保護するため窒化珪素膜によってパッシベーション膜
PALを形成する。
Next, an ITO thin film is formed by sputtering, and a pixel electrode DEL is formed by lithography. Further, an Al thin film containing silicon atoms and copper atoms is formed by a sputtering method, and the signal line SL and a wiring MS required for a driving circuit are formed by patterning.
Form D. Further, a passivation film PAL is formed of a silicon nitride film to protect the thin film transistor from an external environment.

【0034】上記の実施例では、多結晶シリコンPLS
のレーザ照射による結晶化を、多結晶シリコンのパター
ニングの前に行っているが、多結晶シリコン薄膜を島状
にパターニングした後に、レーザ照射してもよい。この
後のアクティブマトリクス基板の製造工程は図6以下で
示した工程と同じである。
In the above embodiment, the polysilicon PLS
Although the crystallization by laser irradiation is performed before patterning the polycrystalline silicon, the laser irradiation may be performed after the polycrystalline silicon thin film is patterned into an island shape. Subsequent manufacturing steps of the active matrix substrate are the same as those shown in FIG.

【0035】上記の実施例では、自己整合型の例を示し
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。
In the above embodiment, an example of a self-alignment type is shown. However, the present invention can be applied to the manufacture of an active matrix substrate using a non-self-alignment type thin film transistor.

【0036】上記の実施例では、多結晶シリコン薄膜を
レーザビームで結晶化したしたシリコン薄膜により駆動
回路を構成したアクティブマトリクス基板の製造方法を
示したが、アモルファスシリコン膜をレーザ照射するこ
とでも本発明は適用できる。上記の例では、表示領域の
画素電極を駆動するための薄膜トランジスタはn型であ
るが、目的によってはp型でもよく、さらには、n型と
p型の両タイプの薄膜トランジスタによって、画素電極
を駆動してもよい。
In the above embodiment, a method of manufacturing an active matrix substrate in which a drive circuit is constituted by a silicon thin film obtained by crystallizing a polycrystalline silicon thin film with a laser beam has been described. The invention is applicable. In the above example, the thin film transistor for driving the pixel electrode in the display region is n-type, but may be p-type depending on the purpose. Further, the pixel electrode is driven by both n-type and p-type thin film transistors. May be.

【0037】[0037]

【発明の効果】以上本発明によれば、画素領域の薄膜ト
ランジスタのゲート電極を金属薄膜で形成し、陽極酸化
した金属酸化膜がゲート電極をとりまいているため、不
純物が注入されているソース・ドレイン領域と、ゲート
電極直下のチャンネル領域の間に、オフセット領域が形
成されているため、ゲート電圧がオフ状態におけるソー
ス・ドレイン間のリーク電流が極めて少なくなるため、
液晶表示体にこのアクティブマトリクス基板を応用する
際には、開口率が高く、コントラスト比の大きい、フリ
ッカーや色ムラの少ない表示を得ることが出来る。
As described above, according to the present invention, the gate electrode of the thin film transistor in the pixel region is formed of a metal thin film, and the anodized metal oxide film surrounds the gate electrode. Since the offset region is formed between the drain region and the channel region immediately below the gate electrode, the leakage current between the source and drain when the gate voltage is off is extremely small.
When this active matrix substrate is applied to a liquid crystal display, it is possible to obtain a display having a high aperture ratio, a large contrast ratio, and little flicker and color unevenness.

【0038】また、ゲート電極の陽極酸化の配線を駆動
回路の存在に問題なく構成できる利点を有する。
Another advantage is that the anodized wiring of the gate electrode can be configured without any problem due to the existence of the drive circuit.

【0039】また、走査線と信号線の間に陽極酸化によ
り形成された酸化タンタル薄膜と、酸化シリコン薄膜の
2層の絶縁薄膜が存在するため、信号線と走査線の間の
短絡が極めて少なくなる利点を有する。この結果欠陥の
無い、良好な表示特性を有するアクティブマトリクス基
板を製造することが出来る。
Further, since two insulating thin films of a tantalum oxide thin film formed by anodic oxidation and a silicon oxide thin film exist between the scanning line and the signal line, a short circuit between the signal line and the scanning line is extremely small. There are advantages. As a result, it is possible to manufacture an active matrix substrate having good display characteristics without defects.

【0040】この上記の方法により、高精細で、均一な
表示特性の表示領域を持ち、この表示領域の薄膜トラン
ジスタを駆動するための、電気的特性の優れた均一な駆
動能力ができる駆動回路内蔵型のアクティブマトリクス
液晶表示体を製造することができる。
According to the above-mentioned method, a drive circuit built-in type having a display region with high definition and uniform display characteristics and capable of driving a thin film transistor in this display region with excellent electric characteristics and uniform driving capability. Can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の駆動回路内蔵のアクティブマトリク
ス基板の概略図。
FIG. 1 is a schematic view of an active matrix substrate with a built-in drive circuit of the present invention.

【図2】 本発明の駆動回路内蔵型アクティブマトリク
ス基板の回路図。
FIG. 2 is a circuit diagram of a drive circuit built-in type active matrix substrate of the present invention.

【図3】 本発明のアクティブマトリクス基板の製造方
法の工程図。
FIG. 3 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図4】 本発明のアクティブマトリクス基板の製造方
法の工程図。
FIG. 4 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図5】 本発明のアクティブマトリクス基板の製造方
法の工程図。
FIG. 5 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図6】 本発明のアクティブマトリクス基板の製造方
法の工程図。
FIG. 6 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図7】 駆動回路の略図。FIG. 7 is a schematic diagram of a drive circuit.

【図8】 本発明のアクティブマトリクス基板の製造方
法の工程図。
FIG. 8 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図9】 本発明のアクティブマトリクス基板の製造方
法の工程図。
FIG. 9 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図10】 本発明のアクティブマトリクス基板の製造
方法の工程図。
FIG. 10 is a process chart of a method for manufacturing an active matrix substrate of the present invention.

【図11】 レーザビームのエネルギー分布図。FIG. 11 is an energy distribution diagram of a laser beam.

【図12】 従来例のレーザビームの照射方法の図。FIG. 12 is a diagram of a conventional laser beam irradiation method.

【符号の説明】[Explanation of symbols]

DAR1、DAR2、DAR3 …信号線側駆動
回路領域 SAR1、SAR2、SAR3 …走査線側駆動
回路領域 DDC1、DDC2、DDC3 …信号線側駆動
回路 SDC1、SDC2、SDC3 …走査線側駆動
回路 B1、B2、B3 …バッファ回路 PARIA …アクティブマト
リクス基板の表示領域 DL …信号線 SL …走査線 ASW …アナログスイ
ッチ V1、V2、V3 …ビデオ信号 GLS …ガラス基板 PLS …多結晶シリコ
ン薄膜 LSR …レーザ照射 CPS …再結晶化多結
晶シリコン MCS …微結晶シリコ
ン DCA …駆動回路領域 GIS …ゲート絶縁膜 GEL …ゲート電極 AXL …陽極酸化用配
線 AXC …陽極酸化用端
子 CTL …ガラス基板切
断線 CNT …接続端子 PIXEL …画素および画
素トランジスタ AXI …酸化タンタル
薄膜 PSD …p型ソース・
ドレイン領域 NSD …n型ソース・
ドレイン領域 MIS …層間絶縁膜 DEL …画素電極 MSD …金属配線 PAL …パッシベーシ
ョン膜
DAR1, DAR2, DAR3 ... signal line side drive circuit area SAR1, SAR2, SAR3 ... scan line side drive circuit area DDC1, DDC2, DDC3 ... signal line side drive circuit SDC1, SDC2, SDC3 ... scan line side drive circuit B1, B2, B3: Buffer circuit PARIA: Display area of active matrix substrate DL: Signal line SL: Scanning line ASW: Analog switch V1, V2, V3: Video signal GLS: Glass substrate PLS: Polycrystalline silicon thin film LSR: Laser irradiation CPS: Recrystallization Polycrystalline silicon MCS… Microcrystalline silicon DCA… Drive circuit area GIS… Gate insulating film GEL… Gate electrode AXL… Anodic oxidation wiring AXC… Anodic oxidation terminal CTL… Glass substrate cutting line CNT… Connection terminal PIXEL… Pixel and pixel Transis AXI ... tantalum oxide thin film PSD ... p-type source and
Drain region NSD ... n-type source
Drain region MIS: interlayer insulating film DEL: pixel electrode MSD: metal wiring PAL: passivation film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 画素領域と、駆動回路とが同一基板上に
形成されるアクティブマトリクス基板において、 前記画素領域の薄膜トランジスタは、金属薄膜によって
形成され、その表面に陽極酸化膜が被着形成されるゲー
ト電極と、該ゲート電極下に絶縁膜を介して配置され、
前記ゲート電極に陽極酸化膜が被着形成された状態で不
純物が注入されたシリコン薄膜とを有し、 前記駆動回路は、複数の領域に分割されて、かつ前記画
素領域を挟んで交互に配置されてなり、 前記ゲート電
極の陽極酸化用の配線を、前記駆動回路の配置されてい
ない個所から引き出すように構成することを特徴とする
アクティブマトリクス基板。
1. An active matrix substrate in which a pixel region and a drive circuit are formed on the same substrate, wherein the thin film transistor in the pixel region is formed of a metal thin film, and an anodic oxide film is formed on the surface thereof. A gate electrode, disposed under the gate electrode via an insulating film,
A silicon thin film into which an impurity is implanted in a state where an anodic oxide film is formed on the gate electrode, wherein the drive circuit is divided into a plurality of regions and arranged alternately with the pixel region interposed therebetween. An active matrix substrate, wherein a wiring for anodic oxidation of the gate electrode is drawn out from a place where the driving circuit is not arranged.
【請求項2】 画素領域と、駆動回路とが同一基板上に
形成されるアクティブマトリクス基板の製造方法におい
て、 前記基板上に前記画素領域の薄膜トランジスタのシリコ
ン薄膜と形成する工程と、前記シリコン薄膜上に絶縁膜
を介して金属薄膜からなるゲート電極を形成する工程
と、前記ゲート電極の金属薄膜を前記駆動回路領域の形
成されていない個所から引き出した配線を用いて陽極酸
化し、当該ゲート電極に陽極酸化膜を被着形成する工程
と、前記ゲート電極に陽極酸化膜が被着形成された状態
で前記シリコン薄膜に不純物を注入してソース・ドレイ
ン領域を形成する工程と、 を有することを特徴とするアクティブマトリクス基板の
製造方法。
2. A method of manufacturing an active matrix substrate in which a pixel region and a drive circuit are formed on the same substrate, comprising: forming a silicon thin film of a thin film transistor in the pixel region on the substrate; Forming a gate electrode made of a metal thin film via an insulating film, and anodizing the metal thin film of the gate electrode using a wiring drawn from a place where the drive circuit region is not formed, and forming the gate electrode on the gate electrode. Depositing an anodic oxide film, and forming source / drain regions by injecting impurities into the silicon thin film with the anodic oxide film deposited on the gate electrode. Of manufacturing an active matrix substrate.
JP24382498A 1998-08-28 1998-08-28 Active matrix substrate and method of manufacturing active matrix substrate Expired - Lifetime JP3108998B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24382498A JP3108998B2 (en) 1998-08-28 1998-08-28 Active matrix substrate and method of manufacturing active matrix substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24382498A JP3108998B2 (en) 1998-08-28 1998-08-28 Active matrix substrate and method of manufacturing active matrix substrate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26967791A Division JPH05107558A (en) 1991-10-17 1991-10-17 Active matrix substrate and its manufacture

Publications (2)

Publication Number Publication Date
JPH11142889A true JPH11142889A (en) 1999-05-28
JP3108998B2 JP3108998B2 (en) 2000-11-13

Family

ID=17109482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24382498A Expired - Lifetime JP3108998B2 (en) 1998-08-28 1998-08-28 Active matrix substrate and method of manufacturing active matrix substrate

Country Status (1)

Country Link
JP (1) JP3108998B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093715A (en) * 2004-09-25 2006-04-06 Samsung Electronics Co Ltd Method of manufacturing thin-film transistor
JP2016053720A (en) * 2000-05-12 2016-04-14 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016053720A (en) * 2000-05-12 2016-04-14 株式会社半導体エネルギー研究所 Semiconductor device
JP2017040935A (en) * 2000-05-12 2017-02-23 株式会社半導体エネルギー研究所 Semiconductor device
JP2017161905A (en) * 2000-05-12 2017-09-14 株式会社半導体エネルギー研究所 Light-emitting device
JP2006093715A (en) * 2004-09-25 2006-04-06 Samsung Electronics Co Ltd Method of manufacturing thin-film transistor

Also Published As

Publication number Publication date
JP3108998B2 (en) 2000-11-13

Similar Documents

Publication Publication Date Title
US5936291A (en) Thin film transistor and method for fabricating the same
KR100573657B1 (en) Display device and semiconductor device having laser annealed semiconductor elements
JPH1187720A (en) Semiconductor device and liquid crystal display device
JPH07335903A (en) Active matrix circuit
JPH0758339A (en) Semiconductor device and its production
JP3224215B2 (en) Method for manufacturing thin-film insulated gate semiconductor device
US5937304A (en) Method for fabricating semiconductor device and method for producing liquid crystal display apparatus
JP3108998B2 (en) Active matrix substrate and method of manufacturing active matrix substrate
JP2001051301A (en) Production of liquid crystal display panel
JP3107345B2 (en) Method for manufacturing semiconductor device
JP3244518B2 (en) Active matrix substrate manufacturing method
JPH05107558A (en) Active matrix substrate and its manufacture
JP2762218B2 (en) Semiconductor device and manufacturing method thereof
JP3025814B2 (en) Semiconductor device
JP4035019B2 (en) Manufacturing method of semiconductor device
JP2001067019A (en) Active matrix substrate, and manufacture of it
JP4401667B2 (en) Thin film semiconductor structure for annealing, annealing method for thin film semiconductor, thin film semiconductor device, method for manufacturing thin film semiconductor device, and display device.
JPH0645607A (en) Liquid-crystal display device and its manufacture
JP3242884B2 (en) Semiconductor device
JP3435561B2 (en) Semiconductor device and manufacturing method thereof
JP3413709B2 (en) Method of manufacturing thin-film semiconductor device for display
JP3845569B2 (en) Thin film semiconductor device, method for manufacturing the same, and electronic device including the device
JP3824898B2 (en) Method for manufacturing semiconductor device
JPH1187729A (en) Manufacture of semiconductor device
JP3480208B2 (en) Method for manufacturing thin film semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080914

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090914

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 12