JPH11133906A - Crt display - Google Patents

Crt display

Info

Publication number
JPH11133906A
JPH11133906A JP30040597A JP30040597A JPH11133906A JP H11133906 A JPH11133906 A JP H11133906A JP 30040597 A JP30040597 A JP 30040597A JP 30040597 A JP30040597 A JP 30040597A JP H11133906 A JPH11133906 A JP H11133906A
Authority
JP
Japan
Prior art keywords
signal
circuit
converter
line memory
modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30040597A
Other languages
Japanese (ja)
Inventor
Kouji Shigesawa
功士 繁澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP30040597A priority Critical patent/JPH11133906A/en
Publication of JPH11133906A publication Critical patent/JPH11133906A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)
  • Picture Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a CRT display which reduces moire phenomena generated by interference between a picture signal pattern and a shadow mask pitch without degrading the picture quality. SOLUTION: Picture signals 1 are converted into digital signals by an A/D converter 2 to be stored in a line memory 3 and read out by a line memory 3 by a read-out clock R whose frequency is modulated at a horizontal period so that the picture signals 1 are modulated in the time-axis direction and converted again into the analog signals A by a D/A converter 4. A voltage control oscillator circuit 9 is varied by changing the frequency deviation at a prescribed modulation level so that the relation of the interval between respective dots of the picture signals 1 to the mask pitch is deviated so as to prevent the degradation of the picture quality and reduce the moire.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、CRT表示装置に
係り、特に、水平モアレ現象を軽減したCRT表示装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CRT display device, and more particularly to a CRT display device in which horizontal moire phenomenon is reduced.

【0002】[0002]

【従来の技術】従来のCRT表示装置は、大型化及び高
解像度化が進み、1ドット毎に輝度差のある映像表示パ
ターンを表示した場合、表示パターンとCRTのマスク
ピッチの互いの干渉で起きるモアレ現象が画面の品質を
悪化させ、これを軽減させるモアレキャンセル回路を搭
載したものが増え、図3に示すように、シフト信号回路
113から出力された信号が同期回路111の位相シフ
ト回路に入力され、偏向電流の位相または映像信号1の
位相を1水平期間毎に微妙に変化させて偏向回路112
を介してCRT6の画面上に発生するモアレを軽減して
いる。
2. Description of the Related Art In a conventional CRT display device, when an image display pattern having a luminance difference for each dot is displayed with an increase in size and resolution, interference occurs between the display pattern and the mask pitch of the CRT. The moiré phenomenon degrades the quality of the screen, and an increase in the number of devices equipped with a moiré canceling circuit for reducing the quality of the screen increases. As shown in FIG. The deflecting circuit 112 delicately changes the phase of the deflection current or the phase of the video signal 1 every horizontal period.
, The moire generated on the screen of the CRT 6 is reduced.

【0003】また、モアレキャンセル信号をCRT6の
フォーカス回路に入力することにより、画面のフォーカ
スを悪化させて表示パターンの1ドットの大きさを大き
くしてモアレ現象を目立たなくしていた。
Further, by inputting a moiré cancel signal to a focus circuit of the CRT 6, the focus of the screen is degraded, and the size of one dot of the display pattern is increased to make the moiré phenomenon less noticeable.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
CRT表示装置は、モアレキャンセル信号を位相シフト
回路に加えることにより、入力された映像信号の位相ま
たは偏向電流の位相を一水平期間毎に微妙に変化させる
ため、画面の文字がギザギザになって画質の劣化を招
き、モアレキャンセル信号をフォーカス回路に入力する
ことにより、画面のフォーカスを悪化させて表示パター
ンの1ドットの大きさを大きくすることによりモアレ現
象を目立たなくする方法においては、高解像度信号にお
ける画面の品位の劣化となってしまっていた。
However, in the conventional CRT display device, by adding a moiré cancel signal to a phase shift circuit, the phase of the input video signal or the phase of the deflection current is delicately changed every one horizontal period. In order to change it, the characters on the screen become jagged and the image quality deteriorates. By inputting a moiré cancel signal to the focus circuit, the focus of the screen is deteriorated and the size of one dot of the display pattern is increased. In the method of making the moiré phenomenon inconspicuous, the quality of a screen in a high-resolution signal is deteriorated.

【0005】そこで、本発明の目的は、表示画質を損な
うことなくモアレを軽減させる方法を提供するものであ
る。
Accordingly, an object of the present invention is to provide a method for reducing moiré without impairing display quality.

【0006】[0006]

【課題を解決するための手段】上述の課題を解決するた
めに、本発明のCRT表示装置は、水平同期信号及び垂
直同期信号に基づいて出力された映像信号をデジタル信
号に変換するA/Dコンバータと、このA/Dコンバー
タで変換されたデジタル信号を一水平期間毎に格納する
ラインメモリと、このラインメモリに格納されたデジタ
ル信号をアナログ信号に変換するD/Aコンバータと、
このD/Aコンバータで変換されたアナログ信号を処理
して出力する出力回路と、この出力回路で処理されたア
ナログ信号を表示するCRTと、上記水平同期信号及び
垂直同期信号を処理する同期回路と、この同期回路で処
理された水平同期信号を変調して変調信号を出力する変
調回路と、この変調回路からの変調信号を電圧制御する
電圧制御発振回路と、上記水平同期信号及び垂直同期信
号に基づき、サンプリングクロック及び書込クロックを
上記A/Dコンバータ及びラインメモリに送出する書込
クロック回路と、この書込クロック回路からの出力信号
及び上記電圧制御された変調信号により、上記ラインメ
モリに送出する読出クロックを生成する読出クロック回
路とで構成され、上記映像信号のドットピッチと上記C
RTのシャドウマスクピッチとの関係をずらしてモアレ
干渉を軽減することを特徴とする。
In order to solve the above-mentioned problems, a CRT display device according to the present invention provides an A / D converter for converting a video signal output based on a horizontal synchronization signal and a vertical synchronization signal into a digital signal. A converter, a line memory for storing the digital signal converted by the A / D converter for each horizontal period, a D / A converter for converting the digital signal stored in the line memory to an analog signal,
An output circuit that processes and outputs the analog signal converted by the D / A converter, a CRT that displays the analog signal processed by the output circuit, and a synchronization circuit that processes the horizontal synchronization signal and the vertical synchronization signal. A modulation circuit that modulates the horizontal synchronization signal processed by the synchronization circuit and outputs a modulation signal; a voltage control oscillation circuit that voltage-controls the modulation signal from the modulation circuit; And a write clock circuit for sending a sampling clock and a write clock to the A / D converter and the line memory based on the output signal from the write clock circuit and the voltage-controlled modulation signal. And a read clock circuit for generating a read clock to be read.
The moire interference is reduced by shifting the relationship between the RT and the shadow mask pitch.

【0007】[0007]

【発明の実施の形態】次に、本発明の一実施の形態によ
るCRT表示装置を図面を参照して説明する。
Next, a CRT display device according to an embodiment of the present invention will be described with reference to the drawings.

【0008】図1は、本発明の一実施の形態によるCR
T表示装置のブロック構成図である。
FIG. 1 shows a CR according to an embodiment of the present invention.
It is a block diagram of a T display device.

【0009】図2は、本発明の一実施の形態によるCR
T表示装置の1水平期間における映像信号波形図であ
る。
FIG. 2 shows a CR according to an embodiment of the present invention.
It is a video signal waveform diagram in one horizontal period of a T display device.

【0010】本発明の一実施の形態によるCRT表示装
置は、水平同期信号H及び垂直同期信号Vに基づいて出
力された映像信号1をデジタル信号に変換するA/Dコ
ンバータ2と、このA/Dコンバータ2で変換されたデ
ジタル信号を一水平期間毎に格納するラインメモリ3
と、このラインメモリ3に格納されたデジタル信号をア
ナログ信号Aに変換するD/Aコンバータ4と、このD
/Aコンバータで変換されたアナログ信号Aを処理して
出力する出力回路5と、この出力回路5で処理されたア
ナログ信号Aを表示するCRT6と、水平同期信号H及
び垂直同期信号Vを処理する同期回路11と、この同期
回路11で処理された水平同期信号Hを変調して変調信
号Mを出力する変調回路10と、この変調回路10から
の変調信号を電圧制御する電圧制御発振回路9と、水平
同期信号H及び垂直同期信号Vに基づき、サンプリング
クロック及び書込クロックWをA/Dコンバータ2及び
ラインメモリ3に送出する書込クロック回路7と、この
書込クロック回路7からの出力信号及び電圧制御された
変調信号Mにより、ラインメモリ3に送出する読出クロ
ックRを生成する読出クロック回路8とで構成される。
A CRT display device according to an embodiment of the present invention includes an A / D converter 2 for converting a video signal 1 output based on a horizontal synchronizing signal H and a vertical synchronizing signal V into a digital signal, and an A / D converter 2. A line memory 3 for storing the digital signal converted by the D converter 2 for each horizontal period
A D / A converter 4 for converting a digital signal stored in the line memory 3 into an analog signal A;
An output circuit 5 that processes and outputs the analog signal A converted by the / A converter, a CRT 6 that displays the analog signal A processed by the output circuit 5, and processes the horizontal synchronization signal H and the vertical synchronization signal V. A synchronizing circuit 11, a modulating circuit 10 that modulates the horizontal synchronizing signal H processed by the synchronizing circuit 11 and outputs a modulating signal M, a voltage control oscillator 9 that voltage-controls the modulating signal from the modulating circuit 10, , A write clock circuit 7 for sending a sampling clock and a write clock W to the A / D converter 2 and the line memory 3 based on the horizontal synchronizing signal H and the vertical synchronizing signal V, and an output signal from the write clock circuit 7. And a read clock circuit 8 that generates a read clock R to be sent to the line memory 3 based on the voltage-controlled modulation signal M.

【0011】次に、本発明の一実施の形態によるCRT
表示装置の動作を図面を参照して説明する。
Next, a CRT according to an embodiment of the present invention will be described.
The operation of the display device will be described with reference to the drawings.

【0012】本発明の一実施の形態によるCRT表示装
置の動作は、図1及び図2に示すように、入力された映
像信号1がA/Dコンバータ2でデジタル信号に変換さ
れてラインメモリ3に書き込まれ、この書き込まれたデ
ジタル信号を水平周期で周波数変調を受けた読出クロッ
クRで読み出し、この読み出されたデジタル信号が時間
軸方向に変調を受けた信号となってD/Aコンバータ4
でアナログ信号Aに変換され、また書込クロック回路7
には、水平同期信号H及び垂直同期信号Vが入力されて
A/Dコンバータ2及びラインメモリ3の書込クロック
Wを作成し、この書込クロックWのタイミングにてアナ
ログ信号がデジタル信号に変換され、ラインメモリ3に
書き込まれる。
As shown in FIGS. 1 and 2, the operation of a CRT display device according to an embodiment of the present invention is as follows. An input video signal 1 is converted into a digital signal by an A / D converter 2 and a line memory 3 is used. The read digital signal is read by a read clock R that has been frequency-modulated in a horizontal cycle, and the read digital signal is converted into a signal that has been modulated in the time axis direction.
Is converted into an analog signal A, and the write clock circuit 7
Receives a horizontal synchronizing signal H and a vertical synchronizing signal V, generates a write clock W for the A / D converter 2 and the line memory 3, and converts an analog signal into a digital signal at the timing of the write clock W. Is written to the line memory 3.

【0013】一方、読出クロックRは、水平周期の変調
回路10で作成された変調信号Mによって発振周波数が
変調され、かつ電圧制御発振回路9から出力された信号
で書込クロックWと同期してラインメモリ3の読出用の
クロックとなり、また変調されるレベルは変調回路10
で可変され、ラインメモリ3は、水平周期で変調を受け
た読出クロックRで読み出しを行なう。
On the other hand, the read clock R has an oscillation frequency modulated by a modulation signal M generated by the horizontal period modulation circuit 10, and is synchronized with the write clock W by a signal output from the voltage controlled oscillation circuit 9. It becomes a clock for reading the line memory 3 and the level to be modulated is the modulation circuit 10
, And the line memory 3 performs reading with the read clock R modulated in the horizontal cycle.

【0014】また、映像信号1及びアナログ信号Aの1
水平期間における動作は、図2に示すように、電圧制御
発振回路9の制御電圧が高くなると周波数が高くなり、
逆に制御電圧が低くなると周波数が低くなるように設定
され、モード1の場合、変調回路10によってt2付近
の電圧が低くなるため、電圧制御発振回路9の出力はt
2付近の周波数が低くなり、この信号をクロックとして
ラインメモリ3の読み出しを行うと、t2付近の映像信
号1の各ドット間隔は広がることになり、画面の中央付
近では各ドット間隔は微妙に広がることになる。
The video signal 1 and the analog signal A 1
In the operation during the horizontal period, as shown in FIG. 2, the frequency increases as the control voltage of the voltage-controlled oscillation circuit 9 increases,
Conversely, the frequency is set so as to decrease as the control voltage decreases. In the case of mode 1, the voltage near t2 is reduced by the modulation circuit 10, so that the output of the voltage controlled oscillation circuit 9 is t
When the frequency near 2 decreases and the line memory 3 is read by using this signal as a clock, the dot interval of the video signal 1 near t2 increases, and the dot interval slightly increases near the center of the screen. Will be.

【0015】さらに、モード2の変調信号Mを変えた場
合、変調信号Mは、t1付近の方がt3付近に対して電
圧が高くなるため、電圧制御発振回路9の出力は、t1
よりt2の方が周波数が低くなり、この信号をクロック
としてラインメモリ3の読み出しを行うと、t3付近の
映像信号1のドット間隔はt1付近のドット間隔と比較
して広がり、画面の左から右側にかけて映像信号1のド
ット間隔が徐々に広がることになる。
Further, when the modulating signal M in mode 2 is changed, the modulating signal M has a higher voltage near t1 than near t3.
When the signal is read from the line memory 3 using the signal as a clock, the dot interval of the video signal 1 near t3 is wider than the dot interval near t1, and the frequency becomes shorter from the left to the right of the screen. , The dot interval of the video signal 1 gradually increases.

【0016】[0016]

【発明の効果】以上の説明したように、本発明のCRT
表示装置によれば、CRTに入力された映像信号が水平
周期内で微妙に時間軸方向に変調することにより、映像
信号の各ドットの間隔とシャドウマスクピッチとの関係
をずらしているため、干渉縞であるモアレを軽減するこ
とができ、映像信号や偏向電流の位相及びフォーカス回
路を制御しないので、表示画面の文字がギザギザになっ
たり、フォーカスの悪化等の画質の劣化を防止する効果
がある。
As described above, the CRT according to the present invention is
According to the display device, the relationship between the interval between each dot of the video signal and the shadow mask pitch is shifted by slightly modulating the video signal input to the CRT in the time axis direction within the horizontal period. Since moiré as stripes can be reduced and the phase of the video signal and the deflection current and the focus circuit are not controlled, there is an effect of preventing the display screen from being jagged or from deteriorating image quality such as focus deterioration. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態によるCRT表示装置の
ブロック構成図である。
FIG. 1 is a block diagram of a CRT display device according to an embodiment of the present invention.

【図2】本発明の一実施の形態によるCRT表示装置の
1水平期間における映像信号波形図である。
FIG. 2 is a video signal waveform diagram in one horizontal period of the CRT display device according to one embodiment of the present invention.

【図3】従来のCRT表示装置のブロック構成図であ
る。
FIG. 3 is a block diagram of a conventional CRT display device.

【符号の説明】[Explanation of symbols]

1 映像信号 2 A/Dコンバータ 3 ラインメモリ 4 D/Aコンバータ 5 出力回路 6 CRT 7 書込クロック回路 8 読出クロック回路 9 電圧制御発振回路 10 変調回路 11 同期回路 12 偏向回路 REFERENCE SIGNS LIST 1 video signal 2 A / D converter 3 line memory 4 D / A converter 5 output circuit 6 CRT 7 write clock circuit 8 read clock circuit 9 voltage controlled oscillation circuit 10 modulation circuit 11 synchronization circuit 12 deflection circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 水平同期信号及び垂直同期信号に基づい
て出力された映像信号をデジタル信号に変換するA/D
コンバータと、このA/Dコンバータで変換されたデジ
タル信号を一水平期間毎に格納するラインメモリと、こ
のラインメモリに格納されたデジタル信号をアナログ信
号に変換するD/Aコンバータと、このD/Aコンバー
タで変換されたアナログ信号を処理して出力する出力回
路と、この出力回路で処理されたアナログ信号を表示す
るCRTと、上記水平同期信号及び垂直同期信号を処理
する同期回路と、この同期回路で処理された水平同期信
号を変調して変調信号を出力する変調回路と、この変調
回路からの変調信号を電圧制御する電圧制御発振回路
と、上記水平同期信号及び垂直同期信号に基づき、サン
プリングクロック及び書込クロックを上記A/Dコンバ
ータ及びラインメモリに送出する書込クロック回路と、
この書込クロック回路からの出力信号及び上記電圧制御
された変調信号により、上記ラインメモリに送出する読
出クロックを生成する読出クロック回路とで構成され、
上記映像信号のドットピッチと上記CRTのシャドウマ
スクピッチとの関係をずらしてモアレ干渉を軽減するこ
とを特徴とするCRT表示装置。
An A / D for converting a video signal output based on a horizontal synchronization signal and a vertical synchronization signal into a digital signal.
A converter, a line memory for storing the digital signal converted by the A / D converter every horizontal period, a D / A converter for converting the digital signal stored in the line memory into an analog signal, and a D / A converter An output circuit that processes and outputs the analog signal converted by the A converter, a CRT that displays the analog signal processed by the output circuit, a synchronization circuit that processes the horizontal synchronization signal and the vertical synchronization signal, A modulation circuit that modulates the horizontal synchronization signal processed by the circuit and outputs a modulation signal; a voltage-controlled oscillation circuit that voltage-controls the modulation signal from the modulation circuit; and sampling based on the horizontal synchronization signal and the vertical synchronization signal. A write clock circuit for sending a clock and a write clock to the A / D converter and the line memory;
A read clock circuit that generates a read clock to be sent to the line memory based on the output signal from the write clock circuit and the voltage-controlled modulation signal;
A CRT display device wherein the relationship between the dot pitch of the video signal and the shadow mask pitch of the CRT is shifted to reduce moire interference.
JP30040597A 1997-10-31 1997-10-31 Crt display Pending JPH11133906A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30040597A JPH11133906A (en) 1997-10-31 1997-10-31 Crt display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30040597A JPH11133906A (en) 1997-10-31 1997-10-31 Crt display

Publications (1)

Publication Number Publication Date
JPH11133906A true JPH11133906A (en) 1999-05-21

Family

ID=17884405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30040597A Pending JPH11133906A (en) 1997-10-31 1997-10-31 Crt display

Country Status (1)

Country Link
JP (1) JPH11133906A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10053204B4 (en) * 1999-10-27 2007-04-12 Nec Viewtechnology Ltd. Apparatus and method for avoiding image quality degradation for a display device
US7570245B2 (en) 2002-09-06 2009-08-04 Nxp B.V. Control unit and method for reducing interference patterns in the display of an image on a screen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10053204B4 (en) * 1999-10-27 2007-04-12 Nec Viewtechnology Ltd. Apparatus and method for avoiding image quality degradation for a display device
US7570245B2 (en) 2002-09-06 2009-08-04 Nxp B.V. Control unit and method for reducing interference patterns in the display of an image on a screen

Similar Documents

Publication Publication Date Title
JPS6239975A (en) Picture processor
KR980013250A (en) Distortion correction circuit
JPH0561640B2 (en)
US4651209A (en) Television display system with increased field frequency
US5534936A (en) Apparatus for reducing flickers of encoder when digitally converting video signals from non-interlaced to interlaced format
US5420645A (en) Display device using scan velocity modulation
US4212008A (en) Circuit for displaying characters on limited bandwidth, raster scanned display
JPH11133906A (en) Crt display
JPH02291521A (en) Half-tone display system and half-tone display controller
US6094018A (en) Method and apparatus for providing moire effect correction based on displayed image resolution
JPS6014357B2 (en) Beam index display device
KR100270722B1 (en) Digital image correction device and display device
EP1109146A2 (en) Sync frequency conversion circuit
JPS631792B2 (en)
US6529176B1 (en) Image display and horizontal speed modulator
JP3077440B2 (en) Display monitor
JPS598114B2 (en) Digital convergence device
JP3463429B2 (en) Television receiver
JPH0369273A (en) Television receiver
JPH11122562A (en) Image correction device
JPS6242693A (en) Image processing device
JPH05236291A (en) Moire cancel circuit
JPH0614217A (en) Moire canceling circuit
JPH07193722A (en) Picture processor
JPH0951449A (en) Moire cancelation circuit