JPH11133115A - Ｄ／ａコンバータ内蔵集積回路とその検査方法 - Google Patents
Ｄ／ａコンバータ内蔵集積回路とその検査方法Info
- Publication number
- JPH11133115A JPH11133115A JP9294426A JP29442697A JPH11133115A JP H11133115 A JPH11133115 A JP H11133115A JP 9294426 A JP9294426 A JP 9294426A JP 29442697 A JP29442697 A JP 29442697A JP H11133115 A JPH11133115 A JP H11133115A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- integrated circuit
- inspection
- built
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 Ｄ／Ａコンバータ内蔵集積回路の検査におい
て、Ｄ／Ａコンバータに不具合がある場合であっても、
その後の検査項目を支障無く実行することができる検査
方法と、その検査方法に適した集積回路の構成を提供す
る。 【解決手段】 集積回路１の内蔵Ｄ／Ａコンバータ３に
不具合が検出された場合、内蔵Ｄ／Ａコンバータ３の複
数の出力パッドに近接するように設けられ内蔵Ｄ／Ａコ
ンバータの入力信号に接続された複数のテストパッド
ａ，ｂ，．．．ｆに一組のテストピンＰｉｎＡ〜Ｇを接
続すると共に、検査機側に設けた外部Ｄ／Ａコンバータ
５の入力端子Ｂｉｔ１〜６とテストピンＰｉｎＡ〜Ｇと
を接続し、外部Ｄ／Ａコンバータ５のアナログ出力を用
いて検査を続行する。
て、Ｄ／Ａコンバータに不具合がある場合であっても、
その後の検査項目を支障無く実行することができる検査
方法と、その検査方法に適した集積回路の構成を提供す
る。 【解決手段】 集積回路１の内蔵Ｄ／Ａコンバータ３に
不具合が検出された場合、内蔵Ｄ／Ａコンバータ３の複
数の出力パッドに近接するように設けられ内蔵Ｄ／Ａコ
ンバータの入力信号に接続された複数のテストパッド
ａ，ｂ，．．．ｆに一組のテストピンＰｉｎＡ〜Ｇを接
続すると共に、検査機側に設けた外部Ｄ／Ａコンバータ
５の入力端子Ｂｉｔ１〜６とテストピンＰｉｎＡ〜Ｇと
を接続し、外部Ｄ／Ａコンバータ５のアナログ出力を用
いて検査を続行する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｄ／Ａコンバータ
が内蔵された集積回路を効率的に検査するための検査方
法と、それを可能にする集積回路の構成に関する。
が内蔵された集積回路を効率的に検査するための検査方
法と、それを可能にする集積回路の構成に関する。
【０００２】
【従来の技術】この種の集積回路として、例えばマイク
ロプロセッサをコアとして、Ｄ／Ａコンバータ等の周辺
回路をワンチップ化したいわゆるオンチップ集積回路が
ある。その一例を図６に示す。マイクロプロセッサ（Ｍ
ＰＵ）１２、ＲＯＭ（リードオンリメモリ）１３、ＲＡ
Ｍ（ランダムアクセスメモリ）１４、Ｉ／Ｏインターフ
ェース１５の他に、Ｄ／Ａコンバータ１６が集積回路１
１に内蔵されている。このような集積回路の検査におい
て、Ｄ／Ａコンバータ１６を含むいずれかの部分に不良
が検出された場合、その時点で検査は終了し、その集積
回路は不良品と判定されるのが通常である。
ロプロセッサをコアとして、Ｄ／Ａコンバータ等の周辺
回路をワンチップ化したいわゆるオンチップ集積回路が
ある。その一例を図６に示す。マイクロプロセッサ（Ｍ
ＰＵ）１２、ＲＯＭ（リードオンリメモリ）１３、ＲＡ
Ｍ（ランダムアクセスメモリ）１４、Ｉ／Ｏインターフ
ェース１５の他に、Ｄ／Ａコンバータ１６が集積回路１
１に内蔵されている。このような集積回路の検査におい
て、Ｄ／Ａコンバータ１６を含むいずれかの部分に不良
が検出された場合、その時点で検査は終了し、その集積
回路は不良品と判定されるのが通常である。
【０００３】しかしながら、他の機能検査等と異なり、
Ｄ／Ａコンバータ１６の検査に関しては、その良否を自
動検査のみによって一律に断定するのが難しいような場
合がある。例えばアナログ出力が検査規格内に入ってい
るかどうかの判定において、検査規格は通常、検査条件
（温度、湿度、電源電圧等）の変動を考慮して、製品規
格より厳しく設定される。したがって、検査時間に制限
のある通常の自動検査で規格外と判定されても、検査条
件等を正確に設定して精密な測定器を用いて行う個別検
査では良品になることがある。このような場合、個別検
査で良品となった集積回路は再び自動検査にかけられる
ことになる。
Ｄ／Ａコンバータ１６の検査に関しては、その良否を自
動検査のみによって一律に断定するのが難しいような場
合がある。例えばアナログ出力が検査規格内に入ってい
るかどうかの判定において、検査規格は通常、検査条件
（温度、湿度、電源電圧等）の変動を考慮して、製品規
格より厳しく設定される。したがって、検査時間に制限
のある通常の自動検査で規格外と判定されても、検査条
件等を正確に設定して精密な測定器を用いて行う個別検
査では良品になることがある。このような場合、個別検
査で良品となった集積回路は再び自動検査にかけられる
ことになる。
【０００４】
【発明が解決しようとする課題】上記のように、自動検
査でＤ／Ａコンバータに不具合が検出された集積回路に
ついて個別の精密検査を行った後、良品であれば再び自
動検査にかけるといった手順は効率が悪く、１ロット全
体の検査時間、ひいては１個当たりの検査時間が長くな
ることになる。
査でＤ／Ａコンバータに不具合が検出された集積回路に
ついて個別の精密検査を行った後、良品であれば再び自
動検査にかけるといった手順は効率が悪く、１ロット全
体の検査時間、ひいては１個当たりの検査時間が長くな
ることになる。
【０００５】そこで、Ｄ／Ａコンバータに不具合が検出
された場合に、その時点で検査を終了するのではなく、
Ｄ／Ａコンバータの検査項目をスキップして他の検査項
目をひとまず完了し、その後で、不具合のあったＤ／Ａ
コンバータについて精密検査を行うようにすれば、１ロ
ット全体の検査時間を短縮することができる。上記のよ
うな問題点は一例であって、この他にも、Ｄ／Ａコンバ
ータの検査項目をスキップして他の検査項目をひとまず
完了することが好ましい場合がある。
された場合に、その時点で検査を終了するのではなく、
Ｄ／Ａコンバータの検査項目をスキップして他の検査項
目をひとまず完了し、その後で、不具合のあったＤ／Ａ
コンバータについて精密検査を行うようにすれば、１ロ
ット全体の検査時間を短縮することができる。上記のよ
うな問題点は一例であって、この他にも、Ｄ／Ａコンバ
ータの検査項目をスキップして他の検査項目をひとまず
完了することが好ましい場合がある。
【０００６】一方、Ｄ／Ａコンバータに不具合がある場
合、例えばアナログ出力が検査規格内に入っていない場
合、その後の他の検査を正しく行うことができない場合
がある。
合、例えばアナログ出力が検査規格内に入っていない場
合、その後の他の検査を正しく行うことができない場合
がある。
【０００７】そこで、本発明は、Ｄ／Ａコンバータ内蔵
集積回路の検査において、Ｄ／Ａコンバータに不具合が
ある場合であっても、その後の検査項目を支障無く実行
することができる検査方法と、その検査方法に適した集
積回路の構成を提供することを目的とする。
集積回路の検査において、Ｄ／Ａコンバータに不具合が
ある場合であっても、その後の検査項目を支障無く実行
することができる検査方法と、その検査方法に適した集
積回路の構成を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めの本発明によるＤ／Ａコンバータ内蔵集積回路は、Ｄ
／Ａコンバータの入力信号を外部に直接出力する機能を
備えていることを特徴とする。好ましくは、Ｄ／Ａコン
バータの入力信号のそれぞれに接続された複数のテスト
パッドが設けられている。さらに、複数のテストパッド
が前記Ｄ／Ａコンバータのアナログ出力用の複数の出力
パッドのそれぞれに一つずつ対応して近接するように配
置されていることが好ましい。上記のようなＤ／Ａコン
バータ内蔵集積回路の本発明による検査方法は、一組の
テストピンを検査対象であるＤ／Ａコンバータ内蔵集積
回路に内蔵されたＤ／Ａコンバータのアナログ出力用の
複数の出力パッドのそれぞれに接続した状態で前記集積
回路の検査を行い、内蔵Ｄ／Ａコンバータの不具合が検
出されたときは、前記アナログ出力用の複数の出力パッ
ドに近接するように設けられ内蔵Ｄ／Ａコンバータの入
力信号に接続された複数のテストパッドに前記一組のテ
ストピンを接続すると共に、検査機側に設けた外部Ｄ／
Ａコンバータの入力端子と前記テストピンとを接続し、
前記外部Ｄ／Ａコンバータのアナログ出力を用いて検査
を続行することを特徴とする。
めの本発明によるＤ／Ａコンバータ内蔵集積回路は、Ｄ
／Ａコンバータの入力信号を外部に直接出力する機能を
備えていることを特徴とする。好ましくは、Ｄ／Ａコン
バータの入力信号のそれぞれに接続された複数のテスト
パッドが設けられている。さらに、複数のテストパッド
が前記Ｄ／Ａコンバータのアナログ出力用の複数の出力
パッドのそれぞれに一つずつ対応して近接するように配
置されていることが好ましい。上記のようなＤ／Ａコン
バータ内蔵集積回路の本発明による検査方法は、一組の
テストピンを検査対象であるＤ／Ａコンバータ内蔵集積
回路に内蔵されたＤ／Ａコンバータのアナログ出力用の
複数の出力パッドのそれぞれに接続した状態で前記集積
回路の検査を行い、内蔵Ｄ／Ａコンバータの不具合が検
出されたときは、前記アナログ出力用の複数の出力パッ
ドに近接するように設けられ内蔵Ｄ／Ａコンバータの入
力信号に接続された複数のテストパッドに前記一組のテ
ストピンを接続すると共に、検査機側に設けた外部Ｄ／
Ａコンバータの入力端子と前記テストピンとを接続し、
前記外部Ｄ／Ａコンバータのアナログ出力を用いて検査
を続行することを特徴とする。
【０００９】このようにして、本発明のＤ／Ａコンバー
タ内臓集積回路とその検査方法によれば、Ｄ／Ａコンバ
ータに不具合がある場合であっても、その後の検査項目
を支障無く実行することができる。
タ内臓集積回路とその検査方法によれば、Ｄ／Ａコンバ
ータに不具合がある場合であっても、その後の検査項目
を支障無く実行することができる。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１に本発明の実施形態によるＤ／
Ａコンバータ内蔵集積回路の概略構成をブロック図で示
す。Ｄ／Ａコンバータ内蔵集積回路１はマイクロプロセ
ッサ等のロジック回路２、内蔵Ｄ／Ａコンバータ３、出
力パッド４、テストパッド６を備えている。
基づいて説明する。図１に本発明の実施形態によるＤ／
Ａコンバータ内蔵集積回路の概略構成をブロック図で示
す。Ｄ／Ａコンバータ内蔵集積回路１はマイクロプロセ
ッサ等のロジック回路２、内蔵Ｄ／Ａコンバータ３、出
力パッド４、テストパッド６を備えている。
【００１１】この集積回路の自動検査において、ロジッ
ク回路から出力されたディジタル信号は内蔵Ｄ／Ａコン
バータ３でアナログ出力に変換され、出力パッド４から
外部に出力される。内蔵Ｄ／Ａコンバータ３に不具合が
ある場合、例えば内蔵Ｄ／Ａコンバータ３からのアナロ
グ出力が検査規格から外れている場合は、テストパッド
６からディジタル値を直接出力して外部Ｄ／Ａ回路５に
与え、外部Ｄ／Ａ回路５から出力されるアナログ値を用
いて検査を続行する。一通りの検査を終了して内蔵Ｄ／
Ａコンバータ３以外の機能が合格であった場合、個別に
内臓Ｄ／Ａ回路５の精密な検査を行い、最終的な良否判
定を行う。精密検査で内臓Ｄ／Ａ回路５が規格内に入っ
ておれば、改めて他の検査項目を再検査することなくそ
の集積回路は良品と判定される。
ク回路から出力されたディジタル信号は内蔵Ｄ／Ａコン
バータ３でアナログ出力に変換され、出力パッド４から
外部に出力される。内蔵Ｄ／Ａコンバータ３に不具合が
ある場合、例えば内蔵Ｄ／Ａコンバータ３からのアナロ
グ出力が検査規格から外れている場合は、テストパッド
６からディジタル値を直接出力して外部Ｄ／Ａ回路５に
与え、外部Ｄ／Ａ回路５から出力されるアナログ値を用
いて検査を続行する。一通りの検査を終了して内蔵Ｄ／
Ａコンバータ３以外の機能が合格であった場合、個別に
内臓Ｄ／Ａ回路５の精密な検査を行い、最終的な良否判
定を行う。精密検査で内臓Ｄ／Ａ回路５が規格内に入っ
ておれば、改めて他の検査項目を再検査することなくそ
の集積回路は良品と判定される。
【００１２】次に、上記のＤ／Ａ内蔵集積回路１の出力
パッド４及びテストパッド６の配置等について図２に基
づいて説明する。図１に示した出力パッド４は図２のパ
ッドＡ，Ｂ，．．．Ｇに相当し、同じくテストパッド６
はパッドａ，ｂ，．．．ｆに相当する。出力パッド４を
構成する各パッドＡ，Ｂ，．．．Ｇとテストパッド６を
構成する各パッドａ，ｂ，．．．ｆは、１対１で対応す
るように互いに近接して配置されている。
パッド４及びテストパッド６の配置等について図２に基
づいて説明する。図１に示した出力パッド４は図２のパ
ッドＡ，Ｂ，．．．Ｇに相当し、同じくテストパッド６
はパッドａ，ｂ，．．．ｆに相当する。出力パッド４を
構成する各パッドＡ，Ｂ，．．．Ｇとテストパッド６を
構成する各パッドａ，ｂ，．．．ｆは、１対１で対応す
るように互いに近接して配置されている。
【００１３】図２において、集積回路１に内蔵されたＤ
／Ａ変換器３からの出力は、Ａ，Ｂ，．．．Ｇの各パッ
ドで構成される出力パッドから出力され、これらのパッ
ドに検査機側のテストピンＡ，Ｂ，．．．Ｇが接続され
た状態で通常の検査が行われる。内蔵Ｄ／Ａコンバータ
３に不具合がある場合、例えば内蔵Ｄ／Ａコンバータ３
からのアナログ出力が検査規格から外れている場合は、
テストピンＡ，Ｂ，．．．Ｇの接続先が出力パッドＡ，
Ｂ，．．．Ｇから図３に示すようにテストパッドａ，
ｂ，．．．ｆに変更される。同時に、検査機内でテスト
ピンＡ，Ｂ，．．．Ｇと外部Ｄ／Ａコンバータ５のディ
ジタル入力端子Ｂｉｔ１〜６とが接続される。そして、
前述のように、外部Ｄ／Ａコンバータ５から出力される
アナログ信号を用いて集積回路１の検査が続行される。
／Ａ変換器３からの出力は、Ａ，Ｂ，．．．Ｇの各パッ
ドで構成される出力パッドから出力され、これらのパッ
ドに検査機側のテストピンＡ，Ｂ，．．．Ｇが接続され
た状態で通常の検査が行われる。内蔵Ｄ／Ａコンバータ
３に不具合がある場合、例えば内蔵Ｄ／Ａコンバータ３
からのアナログ出力が検査規格から外れている場合は、
テストピンＡ，Ｂ，．．．Ｇの接続先が出力パッドＡ，
Ｂ，．．．Ｇから図３に示すようにテストパッドａ，
ｂ，．．．ｆに変更される。同時に、検査機内でテスト
ピンＡ，Ｂ，．．．Ｇと外部Ｄ／Ａコンバータ５のディ
ジタル入力端子Ｂｉｔ１〜６とが接続される。そして、
前述のように、外部Ｄ／Ａコンバータ５から出力される
アナログ信号を用いて集積回路１の検査が続行される。
【００１４】上記のように自動検査機が集積回路の内蔵
Ｄ／Ａコンバータに不具合を検出したときにテストピン
の接続先等を変更する処理のフローチャートを図４に示
す。内蔵Ｄ／Ａコンバータを使用する通常の検査ルーチ
ンのためのネットリストに対し、外部Ｄ／Ａコンバータ
を含むテスト回路を自動挿入して、新たにネットリスト
を作成する。そして、テスト用Ｉ／Ｏ端子が挿入された
状態で、テストピン等の接続先のレイアウトを生成す
る。
Ｄ／Ａコンバータに不具合を検出したときにテストピン
の接続先等を変更する処理のフローチャートを図４に示
す。内蔵Ｄ／Ａコンバータを使用する通常の検査ルーチ
ンのためのネットリストに対し、外部Ｄ／Ａコンバータ
を含むテスト回路を自動挿入して、新たにネットリスト
を作成する。そして、テスト用Ｉ／Ｏ端子が挿入された
状態で、テストピン等の接続先のレイアウトを生成す
る。
【００１５】上述のように外部Ｄ／Ａコンバータを含む
テスト回路を自動的に挿入するために読み込まれるファ
イルの一例を図５に示す。ピン番号、信号名及び共有す
るテストピン名のクロスリファレンスが記載されてい
る。内蔵Ｄ／Ａコンバータに不具合が検出された場合、
このファイルを読み込むことにより、テストピンの接続
先が自動的に変更される。
テスト回路を自動的に挿入するために読み込まれるファ
イルの一例を図５に示す。ピン番号、信号名及び共有す
るテストピン名のクロスリファレンスが記載されてい
る。内蔵Ｄ／Ａコンバータに不具合が検出された場合、
このファイルを読み込むことにより、テストピンの接続
先が自動的に変更される。
【００１６】
【発明の効果】以上のように、本発明によるＤ／Ａコン
バータ内蔵集積回路とその検査方法によれば、集積回路
のＤ／Ａコンバータに不具合がある場合であっても、自
動的にテストピンの接続先を変更して外部Ｄ／Ａコンバ
ータを使用することにより、その後の検査項目を支障無
く実行することができる。その結果、ロット全体の検査
時間の削減を実現することができる。
バータ内蔵集積回路とその検査方法によれば、集積回路
のＤ／Ａコンバータに不具合がある場合であっても、自
動的にテストピンの接続先を変更して外部Ｄ／Ａコンバ
ータを使用することにより、その後の検査項目を支障無
く実行することができる。その結果、ロット全体の検査
時間の削減を実現することができる。
【図１】本発明によるＤ／Ａコンバータ内蔵集積回路と
検査用外部接続回路の概略を示すブロック図
検査用外部接続回路の概略を示すブロック図
【図２】本発明によるＤ／Ａコンバータ内蔵集積回路の
通常の検査におけるテストピンの接続状態を示す詳細ブ
ロック図
通常の検査におけるテストピンの接続状態を示す詳細ブ
ロック図
【図３】図２の集積回路の内蔵Ｄ／Ａコンバータに不具
合があった場合に変更されたテストピン等の接続状態を
示す詳細ブロック図
合があった場合に変更されたテストピン等の接続状態を
示す詳細ブロック図
【図４】テストピン等の接続先を変更して外部Ｄ／Ａコ
ンバータを含むテスト回路を自動挿入するためのフロー
チャート
ンバータを含むテスト回路を自動挿入するためのフロー
チャート
【図５】テスト回路を自動挿入する際に読み込まれるク
ロスリファレンスファイルの例を示すテーブル
ロスリファレンスファイルの例を示すテーブル
【図６】従来のＤ／Ａコンバータ内蔵集積回路の例を示
すブロック図
すブロック図
１ Ｄ／Ａコンバータ内蔵集積回路 ２ ロジック回路 ３ 内蔵Ｄ／Ａコンバータ ４ 出力パッド ５ 外部Ｄ／Ａコンバータ ６ テストパッド
Claims (4)
- 【請求項１】 Ｄ／Ａコンバータを内蔵する集積回路で
あって、前記Ｄ／Ａコンバータの入力信号を外部に直接
出力する機能を備えていることを特徴とするＤ／Ａコン
バータ内蔵集積回路。 - 【請求項２】 前記Ｄ／Ａコンバータの入力信号のそれ
ぞれに接続された複数のテストパッドが設けられている
請求項１記載のＤ／Ａコンバータ内蔵集積回路。 - 【請求項３】 前記複数のテストパッドが前記Ｄ／Ａコ
ンバータのアナログ出力用の複数の出力パッドのそれぞ
れに一つずつ対応して近接するように配置されている請
求項１記載のＤ／Ａコンバータ内蔵集積回路。 - 【請求項４】 一組のテストピンを検査対象であるＤ／
Ａコンバータ内蔵集積回路に内蔵されたＤ／Ａコンバー
タのアナログ出力用の複数の出力パッドのそれぞれに接
続した状態で前記集積回路の検査を行い、 内蔵Ｄ／Ａコンバータの不具合が検出されたときは、前
記アナログ出力用の複数の出力パッドに近接するように
設けられ内蔵Ｄ／Ａコンバータの入力信号に接続された
複数のテストパッドに前記一組のテストピンを接続する
と共に、検査機側に設けた外部Ｄ／Ａコンバータの入力
端子と前記テストピンとを接続し、前記外部Ｄ／Ａコン
バータのアナログ出力を用いて検査を続行するＤ／Ａコ
ンバータ内蔵集積回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294426A JPH11133115A (ja) | 1997-10-27 | 1997-10-27 | Ｄ／ａコンバータ内蔵集積回路とその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9294426A JPH11133115A (ja) | 1997-10-27 | 1997-10-27 | Ｄ／ａコンバータ内蔵集積回路とその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11133115A true JPH11133115A (ja) | 1999-05-21 |
Family
ID=17807619
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9294426A Pending JPH11133115A (ja) | 1997-10-27 | 1997-10-27 | Ｄ／ａコンバータ内蔵集積回路とその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11133115A (ja) |
-
1997
- 1997-10-27 JP JP9294426A patent/JPH11133115A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2513904B2 (ja) | テスト容易化回路 | |
| US9121892B2 (en) | Semiconductor circuit and methodology for in-system scan testing | |
| US7797591B2 (en) | Semiconductor integrated circuit, design support software system, and automatic test pattern generation system | |
| JP3795822B2 (ja) | 組込み自己テスト回路及び設計検証方法 | |
| JP4022297B2 (ja) | 判定基準の動的変更可能な半導体測定装置 | |
| US6834366B2 (en) | Method of outputting internal information through test pin of semiconductor memory and output circuit thereof | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| EP0849678B1 (en) | A system and method for testing electronic devices | |
| KR20070029695A (ko) | 집적 회로를 테스트하기 위한 테스트 방법 및 테스트 장치 | |
| JP3031883B2 (ja) | 併合データ出力モードおよび標準動作モードとして動作する集積回路素子を一緒に検査することができる検査基板 | |
| JPH11133115A (ja) | Ｄ／ａコンバータ内蔵集積回路とその検査方法 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| US6815969B2 (en) | Semiconductor inspection device capable of performing various inspections on a semiconductor device | |
| JP2583057B2 (ja) | Ｉｃテストシステム | |
| KR100505661B1 (ko) | 반도체 테스트 장치 및 그 구동방법 | |
| JP2005140555A (ja) | 半導体集積回路検査装置および半導体集積回路検査方法 | |
| KR100669073B1 (ko) | 패키지 옵션을 고려한 경계 스캔 방법 | |
| JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
| JPH0712903A (ja) | 半導体集積回路装置及びその検査方法 | |
| JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
| JP2008186829A (ja) | ウェハー検査用治工具及びその治工具を使用した測定方法 | |
| JP2007064645A (ja) | 半導体検査方法 | |
| KR100505613B1 (ko) | 반도체 메모리 장치의 번인 테스트용 인쇄회로기판 | |
| Bennetts | Scan technology at work | |
| JPH0330304B2 (ja) |