JPH11126911A - Pn junction diode and method for evaluating semiconductor substrate using the same - Google Patents
Pn junction diode and method for evaluating semiconductor substrate using the sameInfo
- Publication number
- JPH11126911A JPH11126911A JP29298497A JP29298497A JPH11126911A JP H11126911 A JPH11126911 A JP H11126911A JP 29298497 A JP29298497 A JP 29298497A JP 29298497 A JP29298497 A JP 29298497A JP H11126911 A JPH11126911 A JP H11126911A
- Authority
- JP
- Japan
- Prior art keywords
- region
- junction
- junction diode
- semiconductor substrate
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体デバイスに
用いられる半導体基板の結晶欠陥の評価に用いられる方
法に関する。特に、半導体基板に含まれる結晶欠陥を正
確に評価するための評価構造とその構造による結晶欠陥
の面密度を推定する方法を提供する。The present invention relates to a method for evaluating crystal defects of a semiconductor substrate used for a semiconductor device. In particular, the present invention provides an evaluation structure for accurately evaluating a crystal defect included in a semiconductor substrate and a method for estimating a surface density of the crystal defect due to the structure.
【０００２】[0002]
【従来技術】半導体基板にｐｎ接合ダイオードを形成
し、リーク電流により、半導体基板の結晶を評価する方
法は、よく知られている。特にデバイスの高集積化に合
わせて、デバイスの構造に合わせたウェル構造を有する
ｐｎ接合ダイオードを用いて評価されてきている（Semi
conductor Silicon1994 p992）。ウェル構造を形成する
方法も従来の拡散による方法から高エネルギーイオン注
入法を用いたレトログレードウェル構造も用いられてい
る（応用物理Vol.60 No.11 p1089）。2. Description of the Related Art A method of forming a pn junction diode on a semiconductor substrate and evaluating a crystal of the semiconductor substrate by a leak current is well known. In particular, pn-junction diodes having a well structure that matches the device structure have been evaluated in accordance with high integration of devices (Semi
conductor Silicon1994 p992). As a method for forming a well structure, a retrograde well structure using a high-energy ion implantation method is used instead of a conventional diffusion method (Applied Physics Vol. 60 No. 11 p1089).
【０００３】半導体基板中の結晶欠陥密度を導出する方
法として、ライトエッチングに代表される選択エッチン
グ法によるエッチングピット観察法が知られている。As a method for deriving the crystal defect density in a semiconductor substrate, there is known an etching pit observation method by a selective etching method represented by light etching.
【０００４】[0004]
【発明が解決しようとする課題】レトログレードウェル
構造も含めた従来のウェル構造を用いたｐｎ接合リーク
電流の評価方法では、ｐｎ接合の周辺に電界が集中し、
周辺から発生する高いリーク電流の影響を受けて、正確
にリーク電流の評価を行うことができない。また、測定
されるリーク電流そのものが正確でないため、素子中に
含まれる欠陥密度も評価する事ができない。In the conventional method for evaluating a pn junction leakage current using a well structure including a retrograde well structure, an electric field concentrates around the pn junction,
The leak current cannot be accurately evaluated due to the influence of the high leak current generated from the periphery. Further, since the measured leak current itself is not accurate, the density of defects contained in the element cannot be evaluated.
【０００５】また、半導体基板中の結晶欠陥密度を導出
する方法として、ライトエッチングに代表される選択エ
ッチング法によるエッチングピット観察法により欠陥密
度を求めることは可能であるが、これらのエッチングピ
ットとなる結晶欠陥は、必ずしもｐｎ接合のリーク電流
を増加させるわけではないため、ｐｎ接合リーク電流に
影響を与える欠陥密度は求める事はできない。As a method for deriving the crystal defect density in a semiconductor substrate, it is possible to obtain the defect density by an etching pit observation method by a selective etching method represented by light etching. Since a crystal defect does not necessarily increase the leak current of the pn junction, the defect density that affects the pn junction leak current cannot be determined.
【０００６】[0006]
【課題を解決するための手段】半導体基板表面に形成さ
れるｐｎ接合ダイオードの直下に該ｐｎ接合ダイオード
の面積より狭い面積に対してドーパント濃度の高い領域
を有する構造のｐｎ接合ダイオードである。この構造に
より、ｐｎ接合ダイオードの直下の周辺のドーパント濃
度が高くならないため、ｐｎ接合の周辺に電界が集中せ
ず、周辺からの高いリーク電流が発生しない。従って、
周辺の影響を受けず、面積に依存する正確なリーク電流
の評価を行えるｐｎ接合ダイオードが得られる。According to the present invention, there is provided a pn junction diode having a structure in which a region having a high dopant concentration is provided immediately below a pn junction diode formed on the surface of a semiconductor substrate with respect to an area smaller than the area of the pn junction diode. With this structure, the dopant concentration in the vicinity immediately below the pn junction diode does not increase, so that the electric field does not concentrate around the pn junction and a high leakage current from the periphery does not occur. Therefore,
A pn-junction diode can be obtained that can accurately evaluate the leak current depending on the area without being affected by the surroundings.
【０００７】また、上記構造に形成された多数のｐｎ接
合ダイオードの逆方向のリーク電流を測定し、測定され
たｐｎ接合リーク電流値が、規定のリーク電流を越えた
素子を不良素子と判定し、測定したそれぞれのｐｎ接合
ダイオードの素子面積から（１）式により欠陥面密度を
推定する。Further, the leakage current in the reverse direction of many pn junction diodes formed in the above structure is measured, and an element whose measured pn junction leakage current value exceeds a specified leakage current is determined as a defective element. From the measured element area of each pn junction diode, the defect surface density is estimated by equation (1).
【０００８】[0008]
【数２】 (Equation 2)
【０００９】[0009]
【発明の実施の形態】半導体基板の評価として、ｐ型で
もｎ型でも同様の評価が可能であることはいうまでもな
いが、ｐ型基板の評価を例に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS It is needless to say that the same evaluation can be performed for a semiconductor substrate whether it is a p-type substrate or an n-type substrate.
【００１０】図２、図３は、従来のｐｎ接合ダイオード
の構造を示す図である。図２、図３に示したｐｎ接合ダ
イオードは、ｎ型ドーパント領域１、ｐ型ウェル領域
２、ｐ型シリコン基板３、ｎ型ドーパント領域曲線部４
を有している。ドーパント濃度の高いｐ型ウェル領域２
は、ｐｎ接合の直下の周辺部のｎ型ドーパント領域曲線
部４も含む広い領域に広がっているため、構造上、周辺
部の曲線状領域の電界が強くなり、主にこの部分でリー
ク電流の増加が起こる。FIGS. 2 and 3 show the structure of a conventional pn junction diode. The pn junction diode shown in FIGS. 2 and 3 has an n-type dopant region 1, a p-type well region 2, a p-type silicon substrate 3, and an n-type dopant region curved portion 4.
have. P-type well region 2 with high dopant concentration
Is spread over a wide region including the peripheral n-type dopant region curved portion 4 immediately below the pn junction, so that the electric field in the curved region in the peripheral portion becomes strong from a structural point of view, and the leakage current is mainly reduced in this portion. An increase occurs.
【００１１】図１は、本発明のｐｎ接合ダイオードの構
造を示す図である。図１のｐｎ接合ダイオードも、図
２、図３に示したｐｎ接合ダイオードと同様にｎ型ドー
パント領域１、ｐ型ウェル領域２、ｐ型シリコン基板
３、ｎ型ドーパント領域曲線部４を有している。FIG. 1 is a diagram showing the structure of a pn junction diode according to the present invention. The pn junction diode of FIG. 1 also has an n-type dopant region 1, a p-type well region 2, a p-type silicon substrate 3, and an n-type dopant region curved portion 4, similarly to the pn junction diodes shown in FIGS. ing.
【００１２】本発明の構造である、ｐｎ接合ダイオード
の面積より狭い面積に対して、ｐｎ接合の直下に基板側
のドーパント濃度を高くした領域を有するｐｎ接合ダイ
オードを形成する（図１）と周辺部のｎ型ドーパント領
域曲線部４の基板側でのドーパント濃度が増加しないた
め、周辺部の曲線状領域の電界は緩和され、周辺部での
リーク電流の増加を抑えることができる。In the structure of the present invention, a pn junction diode having a region with a high dopant concentration on the substrate side is formed immediately below the pn junction for an area smaller than the area of the pn junction diode (FIG. 1). Since the dopant concentration on the substrate side of the n-type dopant region curved portion 4 of the portion does not increase, the electric field in the curved region in the peripheral portion is alleviated, and an increase in leakage current in the peripheral portion can be suppressed.
【００１３】ｐｎ接合ダイオード１のｎ型ドーパント領
域１とｐ型ウェル領域２のそれぞれのドーパントの広が
りを考慮すると、このｐｎ接合ダイオード直下に形成す
るＰ型ウェル領域２は、ｐｎ接合ダイオードのｎ型ドー
パント領域１の各辺に対して、幅を１μｍ狭くした領域
で十分である。このような構造は、まず、所定の面積に
ボロンをイオン注入したのち、拡散処理を行い、ウェル
領域を形成する。その後に、ｐｎ接合を形成するため
に、所定の面積のボロンの注入領域を完全に覆うような
面積にリンをイオン注入し、拡散処理を行うことにより
形成することができる。Considering the spread of the respective dopants in the n-type dopant region 1 and the p-type well region 2 of the pn junction diode 1, the P-type well region 2 formed immediately below the pn junction diode is A region having a width reduced by 1 μm with respect to each side of the dopant region 1 is sufficient. In such a structure, first, boron is ion-implanted into a predetermined area, and then diffusion processing is performed to form a well region. After that, in order to form a pn junction, phosphorus can be ion-implanted into an area which completely covers a boron-implanted region having a predetermined area, and diffusion is performed.
【００１４】このような構造により、測定されるｐｎ接
合ダイオードの逆方向のリーク電流は、周辺部でリーク
電流の増加が起こらず、中央部の電界強度で規定される
正確なリーク電流の測定を行うことができる。ウェル濃
度としては、１０16〜１０18／ｃｍ3 が好ましい。With such a structure, the leakage current measured in the reverse direction of the pn junction diode does not increase in the peripheral portion, and the accurate leakage current defined by the electric field strength in the central portion is measured. It can be carried out. The well concentration is preferably 10 16 to 10 18 / cm 3 .
【００１５】半導体基板表面にｐｎ接合ダイオードを形
成し、ｐｎ接合の逆方向のリーク電流を測定した場合
に、ｐｎ接合の空乏層中に電気的に活性な結晶欠陥が含
まれると著しくリーク電流が増加する。ｐｎ接合の空乏
層中に結晶欠陥が含まれない場合のリーク電流値と比較
して、適当な判定電流値を設定することにより、評価し
ているｐｎ接合の空乏層中の結晶欠陥の有無を判定する
ことができる。When a pn junction diode is formed on the surface of a semiconductor substrate and the leakage current in the reverse direction of the pn junction is measured, if an electrically active crystal defect is contained in the depletion layer of the pn junction, the leakage current is remarkably increased. To increase. By setting an appropriate judgment current value in comparison with a leak current value when no crystal defect is included in the depletion layer of the pn junction, the presence or absence of a crystal defect in the depletion layer of the pn junction being evaluated is determined. Can be determined.
【００１６】欠陥が存在しない場合のリーク電流値は、
素子面積に比例し、およそ１０-10Ａ／ｃｍ2 であるこ
とより、判定電流値としては、その１０倍程度が好まし
く、１０-9Ａ／ｃｍ2 である。また、測定する素子面積
を小さくして、素子の無欠陥領域のリーク電流値を小さ
くすることにより、欠陥を高感度に評価する事ができ
る。そして、結晶欠陥がｐｎ接合の空乏層中に含まれる
確率を結晶欠陥分布としてポアソン分布と仮定すること
により、次式の関係が成り立つ。When no defect exists, the leak current value is:
Since it is proportional to the element area and is about 10 −10 A / cm 2 , the judgment current value is preferably about 10 times that, and is preferably 10 −9 A / cm 2 . Further, the defect can be evaluated with high sensitivity by reducing the element area to be measured and the leak current value in the defect-free region of the element. By assuming that the probability that a crystal defect is included in the depletion layer of the pn junction is a Poisson distribution as a crystal defect distribution, the following relationship is established.
【００１７】[0017]
【数３】 (Equation 3)
【００１８】この式を変形するとBy transforming this equation,
【００１９】[0019]
【数４】 (Equation 4)
【００２０】となり欠陥密度を導出することができる。Thus, the defect density can be derived.
【００２１】この評価は、評価素子の面積依存性より、
精度を上げることができる。また、評価素子の素子面積
は、特に制限するものではなく、予想される欠陥密度よ
り最適な素子面積を選ぶことができる。好ましくは、１
００ｍｍ2 〜０．００１ｍｍ2 である。This evaluation is based on the area dependence of the evaluation element.
Accuracy can be increased. Further, the element area of the evaluation element is not particularly limited, and an optimum element area can be selected from an expected defect density. Preferably, 1
It is a 00mm 2 ~0.001mm 2.
【００２２】[0022]
その１ 従来のｐｎ接合ダイオードを作製するために、ｐ型６イ
ンチの基板で、ボロン濃度が、１．５×１０15／ｃｍ3
のシリコンウェハを用いた。まず、ウェル領域の形成と
して、ウェハ表側全面にボロンをイオン注入し、高温で
拡散処理を行った。拡散後の表面のボロン濃度は、２×
１０16／ｃｍ3 である。その後、ｐｎ接合を形成するた
めにリンをイオン注入し、拡散処理を行った。このよう
にして形成したｐｎ接合は、ｐｎ接合の直下全体がウェ
ル領域になっている。この条件の試料を試料Ａとする。Part 1 In order to fabricate a conventional pn junction diode, a boron concentration of 1.5 × 10 15 / cm 3 on a p-type 6-inch substrate was used.
Was used. First, as a formation of a well region, boron was ion-implanted on the entire front surface of the wafer, and diffusion treatment was performed at a high temperature. The boron concentration on the surface after diffusion is 2 ×
10 16 / cm 3 . Thereafter, in order to form a pn junction, phosphorus was ion-implanted and diffusion treatment was performed. In the pn junction formed in this way, the entire area immediately below the pn junction is a well region. A sample under these conditions is referred to as a sample A.
【００２３】次に、本発明のｐｎ接合ダイオードを作製
するために、ｐ型６インチの基板で、ボロン濃度が、
１．５×１０15／ｃｍ3 のシリコンウェハを用いた。ま
ず、ウェル領域の形成として、ウェハ表側の一部にボロ
ンをイオン注入し、高温で拡散処理を行った。拡散後の
表面のボロン濃度は、２×１０16／ｃｍ3 である。その
後、ｐｎ接合を形成するためにリンをボロンを注入した
領域全部を覆うように、ボロンの注入領域よりそれぞれ
幅を１μｍ広くした領域にイオン注入し、拡散処理を行
った。このようにして形成したｐｎ接合は、ｐｎ接合の
直下のｐｎ接合よりそれぞれ１μｍだけ狭い領域がウェ
ル領域になっている。この条件の試料を試料Ｂとする。Next, in order to fabricate the pn junction diode of the present invention, the boron concentration on a p-type 6 inch substrate is
A 1.5 × 10 15 / cm 3 silicon wafer was used. First, as a formation of a well region, boron was ion-implanted into a part of the front side of the wafer and diffusion treatment was performed at a high temperature. The boron concentration on the surface after diffusion is 2 × 10 16 / cm 3 . Thereafter, ions were implanted into regions each having a width 1 μm wider than the boron implantation region so as to cover the entire region in which phosphorus was implanted with boron to form a pn junction, and a diffusion process was performed. In the pn junction formed in this way, a region narrower by 1 μm than the pn junction immediately below the pn junction is a well region. A sample under these conditions is referred to as a sample B.
【００２４】上記試料のリーク電流の測定を行った。素
子面積は１ｍｍ2 と０．１ｍｍ2 である。結果を表１に
示す。The leak current of the sample was measured. The element areas are 1 mm 2 and 0.1 mm 2 . Table 1 shows the results.
【００２５】[0025]
【表１】 [Table 1]
【００２６】試料Ａのような従来の構造では、印加電圧
を１０Ｖから２０Ｖに上げるに従い、周辺からのリーク
電流が増加し、正確な測定ができていない。さらに、印
加電圧を３０Ｖまで上げると、周辺でｐｎ接合破壊が起
こり、著しくリーク電流が増加する。一方、本発明のｐ
ｎ接合構造では、周辺起因のリーク電流が抑えられ、面
積に依存するリーク電流値になり、正確なリーク電流の
測定が行える事がわかる。In the conventional structure such as the sample A, as the applied voltage is increased from 10 V to 20 V, the leak current from the periphery increases, and accurate measurement cannot be performed. Further, when the applied voltage is increased to 30 V, pn junction destruction occurs in the periphery, and the leakage current increases significantly. On the other hand, p of the present invention
In the n-junction structure, the leakage current caused by the periphery is suppressed, the leakage current value depends on the area, and it can be seen that the leak current can be measured accurately.
【００２７】その２ ｐ型６インチの基板で、ドーパントのボロン濃度が、
１．５×１０15／ｃｍ3で、Ｃｕを１０13／ｃｍ3 固溶
させたシリコンウェハに、ｐｎ接合ダイオードの直下に
ｐｎ接合ダイオードの素子面積より全体の幅をを１μｍ
だけ狭くした領域で、ボロン濃度を５×１０16／ｃｍ3
に増加させた構造を有するｐｎ接合ダイオードを形成
し、リーク電流の測定を行った。素子面積は０．０１ｍ
ｍ2 で、評価素子数は１００個である。リーク電流量の
判定値は、１０-9Ａ／ｃｍ2 とした。不良素子数は、４
０個であった。（１）式より、半導体基板中に含まれる
欠陥面密度は、５×１０3 個／ｃｍ2 である。In the 2p type 6 inch substrate, the boron concentration of the dopant is
In 1.5 × 10 15 / cm 3, a Cu to 10 13 / cm 3 silicon wafer is dissolved, 1 [mu] m and a total width than the element area of the pn junction diode just below the pn junction diode
In a region narrowed only by 5 × 10 16 / cm 3
A pn junction diode having an increased structure was formed, and the leakage current was measured. Element area is 0.01m
With m 2 , the number of evaluation elements is 100. The determination value of the amount of leak current was 10 −9 A / cm 2 . The number of defective elements is 4
There were zero. According to the equation (1), the density of the defects included in the semiconductor substrate is 5 × 10 3 / cm 2 .
【００２８】その３ ｐ型６インチの基板で、ドーパントのボロン濃度が、
１．５×１０15／ｃｍ3のシリコンウェハに、ｐｎ接合
ダイオードの直下にｐｎ接合ダイオードの素子面積より
全体の幅をを１μｍだけ狭くした領域で、ボロン濃度を
５×１０16／ｃｍ3 に増加させた構造を有するｐｎ接合
ダイオードを形成し、リーク電流の測定を行った。素子
面積は１０ｍｍ2 で、評価素子数は１００個である。リ
ーク電流量の判定値は、１０-9／ｃｍ2 とした。不良素
子数は、４０個であった。（２）式より、半導体基板中
に含まれる欠陥面密度は、５個／ｃｍ2 である。In the 3p type 6 inch substrate, the boron concentration of the dopant is
On a silicon wafer of 1.5 × 10 15 / cm 3 , a boron concentration is set to 5 × 10 16 / cm 3 in a region immediately below the pn junction diode, in which the entire width is smaller than the element area of the pn junction diode by 1 μm. A pn junction diode having an increased structure was formed, and leakage current was measured. The element area is 10 mm 2 and the number of evaluation elements is 100. The judgment value of the amount of leak current was 10 −9 / cm 2 . The number of defective elements was 40. According to the equation (2), the defect surface density contained in the semiconductor substrate is 5 / cm 2 .
【００２９】[0029]
【本発明の効果】本発明の構造をもつｐｎ接合ダイオー
ドにより、ｐｎ接合ダイオードの正確なリーク電流が評
価でき、ｐｎ接合の空乏層中に含まれる結晶欠陥を正確
に評価する事ができる。また、この構造を用いることに
より、半導体基板に含まれる結晶欠陥の面密度を推定す
ることができ、得られた結果よりｐｎ接合リークの少な
い半導体基板を作るための指針を得ることができる。According to the pn junction diode having the structure of the present invention, accurate leakage current of the pn junction diode can be evaluated, and crystal defects contained in the depletion layer of the pn junction can be accurately evaluated. Further, by using this structure, the areal density of crystal defects included in the semiconductor substrate can be estimated, and a guideline for manufacturing a semiconductor substrate with less pn junction leakage can be obtained from the obtained results.
【図１】 本発明のｐｎ接合ダイオードである。FIG. 1 is a pn junction diode of the present invention.
【図２】 従来のｐｎ接合ダイオードである。FIG. 2 is a conventional pn junction diode.
【図３】 従来のｐｎ接合ダイオードである。FIG. 3 is a conventional pn junction diode.
１…ｎ型ドーパント領域（ｎ+ ） ２…ｐ型ウェル領域（ｐ+ ） ３…ｐ型シリコン基板（ｐ） ４…ｎ型ドーパント領域曲線部（ｎ+ ）DESCRIPTION OF SYMBOLS 1 ... n-type dopant region (n + ) 2 ... p-type well region (p + ) 3 ... p-type silicon substrate (p) 4 ... n-type dopant region curved part (n + )
Claims (2)
イオードの直下に該ｐｎ接合ダイオードの面積より狭い
面積に対してドーパント濃度の高い領域を有する構造の
ｐｎ接合ダイオード。1. A pn junction diode having a structure in which a region with a higher dopant concentration is provided immediately below a pn junction diode formed on the surface of a semiconductor substrate with respect to an area smaller than the area of the pn junction diode.
１記載のｐｎ接合ダイオードの逆方向のリーク電流を測
定し、測定されたｐｎ接合リーク電流値が、規定のリー
ク電流を越えた素子を不良素子と判定し、測定したそれ
ぞれのｐｎ接合ダイオードの素子面積から（１）式によ
り欠陥面密度を推定することを特徴とする半導体基板の
評価方法。 【数１】 2. A plurality of pn junction diodes according to claim 1 formed on the surface of a semiconductor substrate, wherein the leakage current in the reverse direction is measured, and an element whose measured pn junction leakage current value exceeds a specified leakage current is measured. A method for evaluating a semiconductor substrate, comprising determining a defective element and estimating a defect surface density from the measured element area of each pn junction diode according to equation (1). (Equation 1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29298497A JPH11126911A (en) | 1997-10-24 | 1997-10-24 | Pn junction diode and method for evaluating semiconductor substrate using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29298497A JPH11126911A (en) | 1997-10-24 | 1997-10-24 | Pn junction diode and method for evaluating semiconductor substrate using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11126911A true JPH11126911A (en) | 1999-05-11 |
Family
ID=17788973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29298497A Withdrawn JPH11126911A (en) | 1997-10-24 | 1997-10-24 | Pn junction diode and method for evaluating semiconductor substrate using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11126911A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005015A (en) * | 2015-06-05 | 2017-01-05 | 信越半導体株式会社 | Evaluation method for semiconductor substrate |
| WO2019039257A1 (en) * | 2017-08-24 | 2019-02-28 | 住友化学株式会社 | Method for evaluating electrical defect density of semiconductor layer, and semiconductor element |
| CN111665429A (en) * | 2019-03-07 | 2020-09-15 | 富士电机株式会社 | Method for testing semiconductor device |
-
1997
- 1997-10-24 JP JP29298497A patent/JPH11126911A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017005015A (en) * | 2015-06-05 | 2017-01-05 | 信越半導体株式会社 | Evaluation method for semiconductor substrate |
| WO2019039257A1 (en) * | 2017-08-24 | 2019-02-28 | 住友化学株式会社 | Method for evaluating electrical defect density of semiconductor layer, and semiconductor element |
| JP2019040988A (en) * | 2017-08-24 | 2019-03-14 | 住友化学株式会社 | Evaluating method of electrical defect concentration of semiconductor layer and semiconductor element |
| CN111033711A (en) * | 2017-08-24 | 2020-04-17 | 住友化学株式会社 | Method for evaluating concentration of electrical defect of semiconductor layer and semiconductor device |
| EP3675154A4 (en) * | 2017-08-24 | 2021-07-14 | Sumitomo Chemical Company, Limited | Method for evaluating electrical defect density of semiconductor layer, and semiconductor element |
| US11513149B2 (en) | 2017-08-24 | 2022-11-29 | Sumitomo Chemical Company, Limited | Method for evaluating electrical defect density of semiconductor layer, and semiconductor element |
| TWI791592B (en) * | 2017-08-24 | 2023-02-11 | 日商住友化學股份有限公司 | Method for evaluating electrical defect concentration of semiconductor layer and semiconductor element |
| CN111665429A (en) * | 2019-03-07 | 2020-09-15 | 富士电机株式会社 | Method for testing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sakic et al. | High-efficiency silicon photodiode detector for sub-keV electron microscopy | |
| US5541140A (en) | Semiconductor arrangement and method for its manufacture | |
| US6048778A (en) | Gettering regions and methods of forming gettering regions within a semiconductor wafer | |
| US6344092B1 (en) | Epitaxial semiconductor substrate, manufacturing method thereof, manufacturing method of semiconductor device and manufacturing method of solid-state imaging device | |
| JP5751531B2 (en) | Semiconductor substrate evaluation method, semiconductor substrate for evaluation, semiconductor device | |
| US6583485B2 (en) | Schottky diode | |
| JPH11126911A (en) | Pn junction diode and method for evaluating semiconductor substrate using the same | |
| US20070249136A1 (en) | Silicon structures with improved resistance to radiation events | |
| US9935021B2 (en) | Method for evaluating a semiconductor wafer | |
| EP1061587A1 (en) | Monolithic semiconductor particle detector and method for its manufacture | |
| US20200203491A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003100760A (en) | Epitaxial silicon wafer and method for manufacturing the same | |
| JPH11126809A (en) | Method for evaluating semiconductor substrate with p-n junction diode | |
| US6093955A (en) | Power semiconductor device | |
| Hässler et al. | Grain boundaries in multicrystalline silicon. Characterization by admittance and EBIC measurements | |
| US6288405B1 (en) | Method for determining ultra shallow junction dosimetry | |
| US9252234B2 (en) | Partially-blocked well implant to improve diode ideality with SiGe anode | |
| KR100578268B1 (en) | Method for producing diodes | |
| Polignano et al. | The impact of the metallization technology on junction behavior | |
| JPH024134B2 (en) | ||
| JPS6174361A (en) | Buried resistance semiconductor device | |
| JP3088329B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7727851B2 (en) | Method of measuring shifted epitaxy layer by buried layer | |
| JPH0855999A (en) | Semiconductor device | |
| JPS6129537B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |