JPH11126826A - 消費電力を削減するレイアウト・パターンの決定方法および装置ならびにレイアウト・パターン決定プログラムを記録した記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 消費電力を削減する新規なレイアウト・パタ
ーンの設計手法を与えること。 【解決手段】 スイッチング確率で重み付けされた全配
線容量を最小にするので、電力消費の少ない最適なレイ
アウト・パターンを求めることができる。本発明は、セ
ルの配置に基づいて各セルに対する配線を決定し、配線
容量（ｃｉ）を求めるステップと、すべての配線容量に
対して配線のスイッチング確率（ｐｉ）と配線容量（ｃ
ｉ）との積の総和を計算するステップ（ｃ）と、セルの
配置を変更し、ステップ（ｂ）および（ｃ）を行うこと
により総和を最小にするステップ（ｄ）と、総和を最小
にするセルの配置に基づいて、レイアウト・パターンを
作成するステップ（ｅ）から構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路のレイア
ウト・パターンの自動設計に関し、特に、配線容量が支
配的になるディープ・サブミクロン・テクノロジーにお
けるレイアウト・パターンの自動設計に関する。

【０００２】

【従来の技術】半導体集積回路の設計は、一般に次の過
程を経て行なわれる。まず、仕様書（スペック）にした
がって、システム構成図を作成する。次に、システム構
成図に基づいて、集積回路の機能および論理を設計し、
ゲート・レベルの論理回路図を作成する。その後、具体
的な実装設計（レイアウト・パターンの作成）を行う。
一方、半導体集積回路の高速化、動作周波数の増加、LS
Iの大規模化等に伴って、集積回路の消費電力が増大し
ている。このため、集積回路の消費電力を低減する様々
な試みがなされている。

【０００３】図１(110),(120)は、論理合成における消
費電力を低減する一例である。図１(110)は、ｘ=((a+b)
・c)反転を出力する論理回路を示す。図１(120)の論理回
路も同様の動作をするものであるが、図１(120)に示す
回路は図１(110)に示す回路よりも消費電力が小さい。
なぜなら、接続ゲートｇの数の少ない方が電力消費も小
さいからである。図１(110)の回路では接続ゲート数は
２であり、図１(120)の回路では接続ゲート数が１であ
る。さらに、論理ゲートを構成するトランジスタの接続
方法を工夫することによっても消費電力を削減すること
ができる。図１(110),(120)は、ゲートレベルにおける
消費電力を削減する手法を示すのに対して、図１(130),
(140)はトランジスタレベルにおける手法を示す。図１
(130),(140)はともにｘ=((a+b)・c)反転を出力する論理
回路を示す。この例の場合、消費電力は、図１(130)の
回路よりも図１(140)の回路の方が小さい。各トランジ
スタ(131)ないし(146)には寄生容量が存在するので、出
力ノードに直接結合するトランジスタ数の少ない方が電
力消費も小さいからである。図１(130)の回路では、出
力ノードｘに直接結合するトランジスタは(132),(133),
(135),(136)の４つである。一方、図１(140)の回路で
は、出力ノードｘに直接結合するトランジスタは(142),
(143),(145)の３つである。このようにして、論理回路
のトポロジーを変更することにより、電力消費を削減す
ることができる。

【０００４】

【発明が解決しようとする課題】集積回路の消費電力を
削減する従来の手法は、基本論理回路のみに対して行う
ものであった。論理ゲートの入出力端子に生じる寄生容
量に比べ、ゲートとゲートを接続する配線の寄生容量は
小さく、無視できると考えられたからである。しかし、
トランジスタの寸法が小さくなってくると、その寄生容
量は無視することができず、電力消費を削減する従来の
手法だけでは、低電力消費の集積回路を設計することが
困難である。このため、大規模な回路に対して、配線の
寄生容量を考慮しつつ低消費電力化を図ることが重要に
なる。ディープ・サブ・ミクロン・シリコン・デザイン
にあっては、特に重要な課題の１つである。

【０００５】本発明は、消費電力を削減するレイアウト
・パターンの設計手法を与えることを目的とする。

【０００６】本発明は、集積回路の機能・論理設計をし
た後における、消費電力を削減する設計手法を与えるこ
とを目的とする。

【０００７】本発明は、消費電力を削減する上で従来考
慮されていなかったセル間の配線の寄生容量を考慮した
設計手法を与えることを目的とする。

【０００８】

【課題を解決するための手段】本発明により教示される
方法は：（ａ）セルの初期配置に基づいて、仮想的に複
数のセルを配置するステップと、（ｂ）セルの配置に基
づいて各セル間における配線を決定し、各配線の配線容
量（ｃｉ）を求めるステップと、（ｃ）すべての配線容
量についての平均スイッチング確率（ｐｉ）と配線容量
（ｃｉ）との積の総和を計算するステップと、（ｄ）セ
ルの配置を変更し、ステップ（ｂ）および（ｃ）を繰り
返し行うステップと、（ｅ）繰り返し行なわれた計算結
果に基づいて、セルをレイアウト領域に配置するレイア
ウト・パターンを決定するステップから構成される。

【０００９】

【実施例】図２は、セル（２２）を配置する半導体集積
回路のレイアウト領域（２０）および接続パッド（２
１）を示す。セル（２２）は、レイアウト領域（２０）
におけるスロット（２３）に配置される。ここで、「セ
ル」とは、トランジスタや容量等の素子で構成される回
路であり、NORゲートやNANDゲート等の論理回路その他
の最適化された各種の基本回路、さらにはマイクロコン
ピュータ（コア）も含まれる。コアを配置するような場
合は、一般に、コア以外の領域における電力消費を削減
するため本発明を適用する。「スロット」とは、セルを
配置する場所をいう。セルおよびスロットの数は、設計
する集積回路の用途や種類により異なるが、数十万ゲー
トさらには百万ゲートを越えるものもある。セルは１種
類であるとは限らないので、セルのサイズ，面積，寸
法，アスペクト比等は一般に異なる。これは、レイアウ
ト・パターンの自動設計を困難にする要因となる。そこ
で、たとえばセルの寸法を揃えたスタンダード・セルを
予めライブラリに用意しておき、集積回路の機能・用途
に応じて各種セルを使用すると便利である。

【００１０】図３は、セルを配置するレイアウト・パタ
ーンの決定方法を示すフローチャートである。一般に、
このフローチャートに基づいてレイアウト・パターン決
定プログラムを作成し、そのプログラムを実行してシミ
ュレーションを行うことにより、レイアウト・パターン
を決定する。まず、セルの配置を設定する配置設定手段
（図示せず）にセルの初期配置に関する情報を与える。
配置設定手段は、セルの初期配置に関する情報に基づい
て、各セル（２２）をスロット（２３）にそれぞれ仮想
的に配置する（３１０）。セルの配置が決まると、セル
と他のセルまたは接続パッドとの配線を決定する。配線
は、機能・論理設計により定められた所定の接続関係を
みたすように行なわれる。

【００１１】次に、すべてのネット（ｉ）について配線
容量（ｃｉ）を計算する（３２０）。「ネット」とは、
配線で接続した電位の等しい部分をいい、電気回路にお
ける節（ノード）に対応するものである（図４）。配線
容量とは、シリコン基板と配線層、または配線層と配線
層との間に生じる容量である。この配線容量は、トラン
ジスタの寸法が小さくなってくると無視できない値を有
する。配線容量は厳密に計算することも可能であるが、
計算を早くするためスタイナー・ツリー近似（STEINER
TREE approximation）等の近似を用いることもできる。

【００１２】次に、配線容量にその配線に対する平均ス
イッチング確率を乗じる（３３０）。「平均スイッチン
グ確率(pi)」は、各ノード（ネット）におけるスイッチ
ングの平均確率である。スイッチングするトランジスタ
が、各配線に寄生する寄生容量を充放電することにより
電力が消費される。配線容量に平均スイッチング確率を
乗じることにより、電力消費量に応じて配線容量に重み
付けをするのである。平均スイッチング確率は、真理値
表に基づく確率モデルを使用し、または論理シミュレー
ションを行うこと等により求めることができる。ところ
で、セルの配置を変更しても、どのセルとどのセルを接
続するかというセルの接続関係は変わらない。すなわ
ち、セルの接続関係が機能・論理設計により定められる
と、各セルに関する平均スイッチング確率を求めること
ができる。したがって、図３に示す各ステップを実行す
る前に予め計算しておくことも可能である。表１は、真
理値表に基づく各種NORゲートのスイッチング確率を示
す。同様の手法で他の素子の確率を求めることもでき
る。

【００１３】

【表１】 ここで、NOR2とは２入力のＮＯＲゲートを示し、NOR3,N
OR4は３入力，４入力のＮＯＲゲートを意味する。p0
は、出力がローである確率を示し、p1は出力がハイであ
る確率を示す。たとえば、２入力NORゲートでは、両入
力がともにローである場合にのみ出力がハイになり、他
の３つの場合はすべてローになるので、p0=3/4,p1=1/4
である。また、p01は、出力がローからハイになる確率
を示し、p01=p0*p1=3/16である。なお、p0*p1=p1*p0で
あるから、p01=p10である。このようにして得られたス
イッチング確率に基づいて、各ネットに対する平均確率
を計算することができる。

【００１４】次に、すべてのネット(i)について、pi*ci
の総和を計算し、次式に基づいて目的関数(object func
tion)を計算する（３４０）。 目的関数＝ｆVDD2Σpi*Ci ここで、ｆは集積回路の動作周波数，VDDは電源電圧で
ある。

【００１５】目的関数のとる値が小さくなるように、配
置設定手段（図示せず）にセル配置の変更を指示してセ
ル配置を変更し、ステップ（３２０）へ戻る（３５
５）。目的関数のとる値が極小である場合、その極小値
を与えるセルの配置に基づいて、レイアウト・パターン
を作成する（３６０）。

【００１６】本実施例によれば、平均スイッチング確率
で重み付けされた全配線容量和を極小にするので、電力
消費の少ない最適なレイアウト・パターンを求めること
ができる。消費電力に大きく寄与する平均スイッチング
確率の高い配線が、相対的に短かくなるからである。こ
れを、図５（ａ）のレイアウト・パターン（ｂ）および
（ｃ）を例にとって説明する。３つのパッドに接続され
るセルは、全部で３つの接続端子を有し、セルの左側に
第１，第２配線、右側に第３配線を有する。第１ないし
第３配線に対する平均スイッチング確率は、p1=0.1,p2=
0.2,p3=0.5とする。

【００１７】図５（ｂ）は、配線による消費電力または
スイッチング確率を考慮せず、単に配線長を最小にする
従来のレイアウト・パターンである。図５（ｂ）のレイ
アウト・パターンでは、第１，第２配線長(L1,L2)はそ
れぞれ１であり、第３配線長(L3)は９である。配線長の
合計は、１＋１＋９＝１１となる。一方、図５（ｃ）
は、配線による電力消費を考慮した本願発明によるレイ
アウト・パターンである。図５（ｃ）のレイアウト・パ
ターンでは、第１，第２配線長(L1,L2)はそれぞれ９で
あり、第３配線長(L3)は１である。配線長の合計は、９
＋９＋１＝１９となる。配線長が長ければ配線の容量も
大きくなり、寄生容量も大きくなる。しかしながら、各
配線に対する平均スイッチング確率を考慮して、配線長
にそれぞれ平均スイッチング確率を乗じて計算すると、
図５（ｂ）の場合は、0.1*1+0.2*1+0.5*9=4.8となり、
図５（ｃ）の場合は、0.1*9+0.2*9+0.5*1=3.2となる。
したがって、図５（ｂ）より図５（ｃ）のレイアウト・
パターンの方が、電力消費は小さく、本実施例によれば
図５（ｃ）のパターンを採用することができる。もっと
も、平均スイッチング確率が上述した値以外の値をとる
ときは、異なるパターンを採用することになる。たとえ
ば、第１ないし第３配線の平均スイッチング確率がすべ
て等しい場合は、図５（ｂ）のレイアウト・パターンの
電力消費の方が小さい。一般的には、各ネットに対する
平均スイッチング確率は異なる。

【００１８】また、本実施例では、配線層の配線幅を変
更することなく消費電力を削減することができるので、
デザイン・ルールを変更する必要がない。したがって、
本実施例はレイアウト・パターンの自動設計に特に有利
である。さらに、同一平面における配線層と配線層との
間の距離を広げることなく消費電力を削減できるので、
チップ面積の増加を伴わない。

【００１９】ところで、ある制約条件のもとに目的関数
を最小化ないし最適化するに当たって、セルの配置をど
のように変更してゆくかについては、関数の最適化を行
う各種のアルゴリズムを利用することが可能である。本
実施例では、目的関数値が極小であるか否かを繰り返し
計算の度に判断していたが（図３(350)）、これに限定
されない。たとえば、予め定められた回数の計算を繰り
返し行うこととし、極小であるか否かの判断をそのつど
行わないようにすることも可能である。

【００２０】また、セルのすべての可能な配置について
消費電力を計算して最小値を求めるコンプリート・サー
チは、探索空間が広く、正確な解が得られる反面、計算
労力および時間を費やすことになる。このため、必要に
応じて、経験的事実を考慮して探索空間を限定し、セル
の可能な配置のうち一部にのみ限定してサーチを行うヒ
ューリスティック(heuristic)サーチや、ランダム・サ
ーチを行うことも可能である。ただし、経験的事実を考
慮してサーチを行うと、計算の手間を省くことができる
反面、「グローバルな解」が得られない場合があるとい
うデメリットがある。これを図６を用いて説明する。図
６は、縦軸に目的関数の値、横軸にセル配置をとった場
合の定性的なグラフである。グラフ５２は、各配置に対
する目的関数値を示す。セル配置に対する目的関数値が
点Ｐで示されている状態から次のセル配置を求める場合
を考える。経験的事実に基づいて求めると、次のセル配
置は点Ｑで示す目的関数値を与える配置になり、最終的
には配置Ａの解を得る。目的関数値が増加するような配
置は、次のセル配置として採用されないからである。し
かしながら、実際は、配置Ｂの方が配置Ａより低い値を
有するので、セルの最適配置として配置Ｂを採用できる
ことが望ましい。このような配置Ｂを、「グローバルな
解」という。すなわち、配置Ａ，Ｂはともに目的関数の
極小値を与える解であるが、グローバルな解である配置
Ｂは最小値としての意義を有する。

【００２１】セルの配置を変更するステップ（３５５）
において、２つのセルの配置を互いに交換してセル配置
を順次変更するセル交換技術を用いることもできる。さ
らに、どのセルとどのセルを交換するかについても各種
の手法が考えられるが、一般に電力消費に関し最も大き
な影響を与えるセルから順番に交換してゆくと、解に早
くたどり着く。

【００２２】具体的な最適化アルゴリズムとしては、力
線緩和法(Force directed relaxation approach)，シミ
ュレーテッド・アニーリング法(Simulated Annealin
g)，さらにはニューラル・ネットワークの手法(Neural
Network approach)等の各種のアルゴリズムを用いるこ
とができる。

【００２３】力線緩和法では、ネットにおけるスイッチ
ング確率を弾性定数で置き換え、各セルにはたらく仮想
的な弾性力を考える。そして、各セルに作用する力（力
のベクトルの大きさ）が最も小さくなるような配置が、
集積回路の電力消費を最も小さくする配置であるとする
ものである。この手法によれば、各セルに作用する力が
より小さくなる配置を順次探索し、力が大きくなるよう
な配置は採用しないので、すべての可能なセル配置につ
いて探索を行う必要がなく、計算の手間を削減すること
ができる反面、グローバルな解を得ることができない場
合もある。

【００２４】シミュレーテッド・アニーリング法では、
仮想的な温度パラメータを用いて熱力学的エネルギを考
え、温度パラメータを高温から所望の温度まで徐々に減
少させる。そして、熱力学的エネルギが最も小さくなる
ような配置が、集積回路の電力消費を最も小さくする配
置であるとするものである。本発明における目的関数の
値は、仮想的な熱力学的エネルギに対応する。セルの配
置を変更した場合におけるエネルギ変化が負、すなわち
セル配置を変更した結果エネルギが減少する場合、その
変更した配置を採用して次の配置を検討する。エネルギ
変化が正、すなわちエネルギが増加する場合であっても
一定の条件を満たせばその配置を採用する。一定の条件
とは、exp(-ΔE/T)＞random(0,1)をみたすことである。
ここで、ΔＥはエネルギ変化，Ｔは温度パラメータ，ra
ndom(0,1)はランダムに選ばれた０以上１以下の数値で
ある。この手法によれば、エネルギを増加させるような
配置であっても採用され得るので、グローバルな解を得
ることができる。

【００２５】ニューラル・ネットワークの手法を用いる
場合は、セルｉがスロットｋに配置されている場合に１
を出力し、他の場合には０を出力するニューロンUikを
考える。目的関数の値は、ニューラル・ネットワークの
エネルギに対応させる。ニューラル・ネットワークのエ
ネルギは、スロット間の距離（マンハッタン距離），平
均スイッチング確率，セル間の接続数に基づいて計算す
ることができる。

【００２６】以上本発明を特定の実施例について説明し
てきたが、本発明がこれらに限定される主旨ではない。
本実施例では、電力消費に対する目的関数だけであった
が、これに限定されない。集積回路の種類および用途に
応じて、たとえば、集積回路の面積，配線による遅延時
間等をも最適化するため、面積に対する目的関数，遅延
時間に対する目的関数，本願の電力消費に対する目的関
数を組み合わせて全体として最適化することにより集積
回路の最適なセル配置を求めることも可能である。

【図面の簡単な説明】

【図１】従来の技術における論理回路を示す回路図であ
る。

【図２】セルを配置するレイアウト領域および接続パッ
ドを示す概念図である。

【図３】セルを配置するレイアウト・パターンの作成方
法を示すフローチャートである。

【図４】ネットとノードの関係を示す回路図である。

【図５】セルの配置例を示す図である。

【図６】目的関数の値とセル配置との関係を示す定性的
なグラフである。

【符号の説明】

１１１，１２１ ＯＡゲート １１２，１２２ ＮＡＮＤゲート １３１ないし１４６ ＭＯＳトランジスタ ２０ セル配置領域 ２１ 接続パッド ２２ セル ２３ スロット

Claims (6)

【特許請求の範囲】
1. 【請求項１】 レイアウト領域の少なくとも一部に複数
   のセルを配置するレイアウト・パターンの決定方法であ
   って： （ａ）前記セルの初期配置に基づいて、仮想的に前記複
   数のセルを配置するステップ； （ｂ）セルの配置に基づいて各セル間における配線(i)
   を決定し、各配線(i)の配線容量(ci)を求めるステッ
   プ； （ｃ）すべての前記配線(i)についての平均スイッチン
   グ確率(pi)と前記配線容量(ci)との積の総和を計算する
   ステップ； （ｄ）前記セルの配置を変更し、前記ステップ（ｂ）お
   よび（ｃ）を繰り返し行うステップ；および （ｅ）繰り返し行なわれた計算の結果に基づいて、前記
   セルを前記レイアウト領域に配置するレイアウト・パタ
   ーンを決定するステップ；から構成されることを特徴と
   する方法。
2. 【請求項２】 前記セルが論理ゲートから成る請求項１
   記載の方法。
3. 【請求項３】 前記配線容量が、セルのゲート容量より
   大きい請求項２記載の方法。
4. 【請求項４】 前記繰り返し行なわれた計算の結果が、
   前記総和の極値を与える請求項１記載の方法。
5. 【請求項５】 レイアウト領域の少なくとも一部におい
   て複数のセルを配置するレイアウト・パターンを決定す
   る装置であって：前記セルの配置を設定する配置設定手
   段；配置設定手段に結合され、前記セルの配置に基づい
   て各セル間における配線(i)を決定して各配線(i)の配線
   容量(ci)を計算し、すべての配線(i)について、前記配
   線容量(ci)と前記配線(i)の平均スイッチング確率(pi)
   との積の総和に関連する目的関数値を計算する演算手
   段；および前記演算手段に結合され、前記配置設定手段
   に対して前記セルの配置の変更を指示する制御手段であ
   って、前記制御手段は、前記目的関数を最適化する最適
   化アルゴリズムに従って前記セルの配置の変更を指示す
   る制御手段；から構成され、最適化されたセルの配置に
   基づいて前記セルのレイアウト・パターンを決定するこ
   とを特徴とする装置。
6. 【請求項６】 レイアウト領域の少なくとも一部におい
   て複数のセルを配置するレイアウト・パターン決定プロ
   グラムを記録した記録媒体であって、前記レイアウト・
   パターン決定プログラムは： （ａ）前記セルの初期配置に基づいて、仮想的に前記複
   数のセルを配置し； （ｂ）セルの配置に基づいて各セル間における配線(i)
   を決定し、各配線(i)の配線容量(ci)を求め； （ｃ）すべての前記配線(i)についての平均スイッチン
   グ確率(pi)と前記配線容量(ci)との積の総和を計算し； （ｄ）前記セルの配置を変更し、前記（ｂ）および
   （ｃ）の演算を繰り返し行い； （ｅ）繰り返し行なわれた演算の結果に基づいて、前記
   セルを前記レイアウト領域に配置するレイアウト・パタ
   ーンを決定する；ことを特徴とするレイアウト・パター
   ン決定プログラムを記録した記録媒体。