JPH11126792A - Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module - Google Patents

Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module

Info

Publication number
JPH11126792A
JPH11126792A JP29018097A JP29018097A JPH11126792A JP H11126792 A JPH11126792 A JP H11126792A JP 29018097 A JP29018097 A JP 29018097A JP 29018097 A JP29018097 A JP 29018097A JP H11126792 A JPH11126792 A JP H11126792A
Authority
JP
Japan
Prior art keywords
electrode
wiring
face
electrodes
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP29018097A
Other languages
Japanese (ja)
Inventor
Takeshi Tamura
田村  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP29018097A priority Critical patent/JPH11126792A/en
Publication of JPH11126792A publication Critical patent/JPH11126792A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electrode layout enabling one side wiring by making a chip size smaller so as to use a low-cost flexible board wherein mass production effects can be expected, in a face-down type multi-output driver for display drive. SOLUTION: In a strip type multi-output driver, signal electrodes commonly connected to a plurality of chips are gathered at one of long sides to be configured. Electrodes of driver power wirings 41 and 42 with large width are configured at both the short sides. The vertical distance between the input electrodes at the long side and the electrodes at the short sides is more than the number of electrodes at the short side through which common wiring 45 between wiring pitch x pitch on a flexible board passes. Thus, the power electrodes are configured at the short sides to enable a chip size to be smaller, which enables the wiring on the flexible board to be formed on a single layer, enabling cost reduction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フェースダウン用
ICの電極位置に関する。さらに詳しくは、ディスプレ
イモジュールに使用される多出力ドライバの電極位置
と、そのICを接続する配線基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrode position of a face-down IC. More specifically, the present invention relates to an electrode position of a multi-output driver used for a display module and a wiring board for connecting the IC.

【0002】[0002]

【従来の技術】液晶表示モジュールでは表示駆動用のド
ライバICはフラットパッケージからテープチップキャ
リア型のパッケージ(以後TCP)に移行、近年では特
開平3−211838号公報に示すようにガラス基板上
に設けた配線に、フェイスダウン状態で樹脂を用いて固
定するいわゆるチップオングラス(以後COG)実装も
行われている。一方従来のプラズマディスプレイモジュ
ールでは、表示駆動用のドライバICはフラットパッケ
ージがメインである、プラズマディスプレイモジュール
でフラットパッケージからTCPに移行できない理由と
して、ドライバの駆動電圧および駆動電流が大で発熱が
大きくTCPの許容電力範囲外となってしまう為であ
る。また価格的な事を考えても、TCPは高価でメリッ
トが少ない。
2. Description of the Related Art In a liquid crystal display module, a driver IC for driving a display is shifted from a flat package to a tape chip carrier type package (hereinafter referred to as TCP). In recent years, a driver IC is provided on a glass substrate as disclosed in JP-A-3-211838. A so-called chip-on-glass (hereinafter referred to as COG) mounting for fixing the wiring using a resin in a face-down state is also performed. On the other hand, in the conventional plasma display module, the driver IC for driving the display is mainly a flat package. The reason that the plasma display module cannot shift from the flat package to the TCP is that the driving voltage and the driving current of the driver are large and the heat generation is large. Is out of the allowable power range. Also, considering the price, TCP is expensive and has little merit.

【0003】近年では、IC形状より少し大きな数個の
穴をあけたフレキシブル基板(以後FRP)を放熱用の
アルミ基板上に重ね、ICをFRPの穴の部分のアルミ
基板にダイレクトにのせ、ワイヤボンデイングによりI
C電極とFRP上の配線を接続したICモジュール。ま
たICの電極にバンプをつけ、FRP上の配線にフェー
スダウン状態で数個のICを固定し、ICの裏面に放熱
用のアルミ基板を接触させたICモジュール。これらI
Cモジュールを複数ディスプレイパネルに接続する実装
方法がとられてきた。従来のICモジュールに使用され
るドライバICは特開平3−225949号公報に示す
ようなフラットパッケージに入っていたICをそのまま
使用しているため、フェースダウン実装に適していな
く、各ICの入力電極に共通に使用される配線を通す場
合、配線にクロスができるため、FPCは高価な両面配
線基板を使うざるを得なかった。
In recent years, a flexible substrate (hereinafter referred to as FRP) having several holes slightly larger than the IC shape is laid on an aluminum substrate for heat radiation, and the IC is directly placed on the aluminum substrate in the hole portion of the FRP and a wire is formed. I by bonding
An IC module that connects the C electrode and the wiring on the FRP. An IC module in which bumps are attached to the electrodes of the IC, several ICs are fixed face-down to the wiring on the FRP, and an aluminum substrate for heat dissipation is brought into contact with the back surface of the IC. These I
A mounting method of connecting the C module to a plurality of display panels has been adopted. As a driver IC used in a conventional IC module, an IC contained in a flat package as disclosed in JP-A-3-225949 is used as it is, so it is not suitable for face-down mounting, and input electrodes of each IC are not provided. In the case of passing a wiring commonly used in the FPC, a cross is formed in the wiring, so that the FPC has to use an expensive double-sided wiring board.

【0004】[0004]

【発明が解決しようとする課題】しかしこの実装方法で
ICモジュールをディスプレイパネルに接続したとして
も、ICモジュール自体が高価であれば、プラズマディ
スプレイモジュール全体の価格が高価となり、プラズマ
ディスプレイの普及を向上させることができなくなって
しまう。プラズマディスプレイの表示サイズを1280
*1024でカラー表示としたとき、データ側の画素数
は1280*3=3840ドット、ドライバの出力数を
96としたとき3840/96=40個、2画面駆動の
とき80個のドライバが必要になる。上記ICモジュー
ルを4個のICで構成した場合、ICモジュールは20
個必要になる。したがってICモジュール自体の価格を
徹底的に下げる必要がある。したがって本発明は、フェ
ースダウン実装用のICとFPCを接続するにあたっ
て、高価な両面配線のFPCではなく片面配線のFPC
で接続を実現する事を目的とする。
However, even if the IC module is connected to the display panel by this mounting method, if the IC module itself is expensive, the price of the plasma display module as a whole becomes expensive, and the spread of the plasma display is improved. You will not be able to make it. Display size of plasma display is 1280
When the color display is set to * 1024, the number of pixels on the data side is 1280 * 3 = 3840 dots, and when the number of outputs of the driver is 96, 3840/96 = 40, and when driving two screens, 80 drivers are required. Become. When the above IC module is composed of four ICs, the IC module is 20
Required. Therefore, it is necessary to reduce the price of the IC module itself. Therefore, the present invention provides a single-sided FPC instead of an expensive double-sided FPC when connecting a face-down mounting IC to an FPC.
The purpose is to realize the connection with.

【0005】[0005]

【課題を解決するための手段】この発明は、半導体素子
をフェースダウン状態で回路基板上に固定する方法で搭
載される表示装置を駆動する短冊型の多出力ドライバに
おいて、複数の多出力ドライバに共通に接続される信号
電極を一方の長辺に沿って配置し、その長辺上の電極位
置を長辺上の片側に集めて配置したことを特徴とするフ
ェースダウン用多出力ドライバの電極位置。
SUMMARY OF THE INVENTION The present invention relates to a strip-shaped multi-output driver for driving a display device mounted by a method of fixing a semiconductor element on a circuit board in a face-down state. An electrode position of a face-down multi-output driver, wherein commonly connected signal electrodes are arranged along one long side, and the electrode positions on the long side are collected and arranged on one side on the long side. .

【0006】前記多出力ドライバの電極位置において、
多出力ドライバを複数個並べて使用し、隣接のドライバ
間で接続されるデータの受け渡し用の電極は、長辺上の
左右端に配置したことを特徴とするフェースダウン用多
出力ドライバの電極位置。
At the electrode position of the multi-output driver,
An electrode position of a face-down multi-output driver, wherein a plurality of multi-output drivers are used side by side, and electrodes for transferring data connected between adjacent drivers are arranged at left and right ends on a long side.

【0007】前記多出力ドライバの電極位置において、
ドライバへ供給する電源端子を短辺に沿って配置し、長
辺が水平方向に平行に配置されているとしたときに、短
辺に並ぶ電源電極の垂直方向の位置と、長辺に並ぶ入力
電極の垂直方向の位置との間隔は、データ受け渡し用電
極を除く複数の多出力ドライバに共通に接続される信号
の入力端子数と、配線基板の配線ピッチの積よりも大き
いことを特徴とするフェースダウン用多出力ドライバの
電極位置。
At the electrode position of the multi-output driver,
When the power supply terminals to be supplied to the driver are arranged along the short side and the long side is arranged in parallel in the horizontal direction, the vertical position of the power supply electrode arranged on the short side and the input line arranged on the long side The distance between the electrode and the vertical position is larger than the product of the number of input terminals of signals commonly connected to a plurality of multi-output drivers excluding the data transfer electrode and the wiring pitch of the wiring board. Electrode position of face-down multi-output driver.

【0008】またICをフェースダウン状態で回路基板
上に固定する方法で搭載されるICの電極位置におい
て、ICのテスト時に使用されるテスト電極の隣接に配
置される電極は、テスト機能を非アクティブ状態にする
レベルとなる電極であることを特徴とするフェースダウ
ン用ICの電極位置。
Further, at an electrode position of an IC mounted by a method of fixing the IC on a circuit board in a face-down state, an electrode arranged adjacent to a test electrode used for testing the IC has a test function inactive. An electrode position of the face-down IC, which is an electrode at a level to be brought into a state.

【0009】ICをフェースダウン状態で回路基板上に
固定する方法で搭載されるICの電極位置において、I
Cの使用条件により入力レベルをハイレベルかロウレベ
ルにあらかじめ設定する必要のある入力電極の隣接に配
置される電極は、ハイレベルとなる電極とロウレベルと
なる電極であることを特徴とするフェースダウン用IC
の電極位置。
[0009] At an electrode position of an IC mounted by a method of fixing the IC on a circuit board in a face-down state, I
The electrodes arranged adjacent to the input electrodes for which the input level needs to be preset to a high level or a low level depending on the use condition of C are a high level electrode and a low level electrode. IC
Electrode position.

【0010】上記多出力ドライバを複数搭載する配線基
板において、各ドライバに共通接続される信号配線、電
源配線、およびデータ受け渡し電極間の配線を単層配線
で接続することを特徴とする配線基板。
In a wiring board on which a plurality of multi-output drivers are mounted, a signal wiring, a power supply wiring, and a wiring between data transfer electrodes commonly connected to each driver are connected by a single-layer wiring.

【0011】ディスプレイ表示を行う表示モジュールに
おいて前記配線基板を複数搭載する事を特徴とするディ
スプレイモジュール。
[0011] A display module for displaying a display, wherein a plurality of the wiring boards are mounted.

【0012】[0012]

【作用】本発明の上記の構成のフェースダウン用の多出
力ドライバを使用すれば、ICを複数搭載するFPC上
の配線を片面で配線することが可能になる。
When the face-down multi-output driver of the present invention is used, the wiring on the FPC on which a plurality of ICs are mounted can be wired on one side.

【0013】[0013]

【発明の実施の形態】以下、図面に従って本発明の実施
例を詳細に説明する。図1は本発明の多出力ドライバで
配置された電極位置を示す一実施例の図である。1はチ
ップ外形、2はドライバ出力電極、3は電源電極、4は
入力電極、5は隣接IC間でデータの受け渡しをするた
めの入出力電極、6は電気的接続のないダミーである。
電極は全てバンプがつけられている。ICモジュールは
プラズマディスプレイ本体のガラス基板の外側に配置さ
れるため、額縁エリアの拡大につながる。チップ外形は
額縁エリアを小さくするのに有利な短冊型である。チッ
プの長辺に沿って出力電極を配置し、もう一方の長辺に
沿って入力電極と隣接IC間でデータの受け渡しをする
ための入出力電極およびダミーが配置されている。ここ
で注目すべき点は隣接IC間でデータの受け渡しをする
ための入出力電極を除くすべての入力電極4が長辺の片
側に集めて配置されている点である。またドライバに供
給する電源電極を短辺の両側に配置している。プラズマ
ディスプレイ駆動用多出力ドライバは1出力当たりに流
れる電流は数十mA以上となり、ドライバ全出力に共通
に接続される電源ラインの太さはエレクトロマイグレー
ションを考慮すると数百μm以上と太くしなければなら
ない。この太い電極をICの入力側長辺に配置した場
合、太い配線の引き回しが必要で、チップ横方向の寸法
が極端に大きくなってしまう。したがって電源配線をス
トレートにし電源電極を短辺に配置することでICのチ
ップサイズを極端に小さくすることができる。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a diagram of one embodiment showing electrode positions arranged in the multiple output driver of the present invention. 1 is a chip outer shape, 2 is a driver output electrode, 3 is a power supply electrode, 4 is an input electrode, 5 is an input / output electrode for transferring data between adjacent ICs, and 6 is a dummy having no electrical connection.
The electrodes are all bumped. Since the IC module is arranged outside the glass substrate of the plasma display body, it leads to an increase in the frame area. The chip outer shape is a strip shape which is advantageous for reducing the frame area. Output electrodes are arranged along the long sides of the chip, and input / output electrodes and dummy for transferring data between the input electrodes and adjacent ICs are arranged along the other long side. A point to be noted here is that all input electrodes 4 except for input / output electrodes for transferring data between adjacent ICs are arranged on one side of the long side. In addition, power supply electrodes to be supplied to the driver are arranged on both sides of the short side. In a multi-output driver for driving a plasma display, the current flowing per output is several tens mA or more, and the thickness of a power line commonly connected to all outputs of the driver must be several hundred μm or more in consideration of electromigration. No. When this thick electrode is arranged on the long side of the input side of the IC, it is necessary to route the thick wiring, and the dimension in the chip lateral direction becomes extremely large. Therefore, by making the power supply wiring straight and arranging the power supply electrodes on the short sides, the chip size of the IC can be extremely reduced.

【0014】たとえば図2に示すように21の出力電極
および、22のドライバブロックを94μmピッチで9
6出力並べた場合23で示す横方向長さは9024μm
となる、24の電源ライン幅500μmの配線2本を入
力側長辺上に引き出す場合、横方向広がりは少なくとも
25に示すように1mm必要で、ICの両端に配置した
場合、合計2mm広がりが必要になる。配線の端チップ
エッジまでの距離を100μmとしたとき、チップサイ
ズは9024+2000+200=11224μm(約
11.2mm)となる。
For example, as shown in FIG. 2, 21 output electrodes and 22 driver blocks are formed at a pitch of 94 μm.
When 6 outputs are arranged, the horizontal length indicated by 23 is 9024 μm
When two 24 power supply lines with a width of 500 μm are drawn out on the long side on the input side, the lateral spread must be at least 1 mm as shown at 25, and a total of 2 mm must be spread when placed at both ends of the IC. become. When the distance to the end chip edge of the wiring is 100 μm, the chip size is 9024 + 2000 + 200 = 111224 μm (about 11.2 mm).

【0015】ここで電源電極を短辺に配置した場合を図
3に示す。34の電源ラインはストレートに電極に出す
事ができる。したがって35の横方向広がりは150μ
m程度で両辺に配置した場合でも300μm程度の広が
りになる。上記同様チップサイズは9024+300+
200=9524μm(約9.6mm)程度に小さくす
る事ができる。したがって短辺に電源電極をならべるこ
とで、チップサイズを極端に小さくすることができる。
チップサイズを小さくすることによりチップコストが安
価になることはもちろんであるが、それ以外にも大きな
メリットがある。それは、ICモジュールの大きさに関
わる。プラズマディスプレイはカラーフラット大画面で
大きなインパクトを与え脚光をあびているが、42イン
チで120万円程度とかなり高価である、したがって大
画面だけではなく、21インチ程度の中画面での普及も
考えられる。このプラズマディスプレイの画面サイズに
対するICモジュールの大きさを考えた場合、画面サイ
ズにあわせてICモジュールを開発していては開発費増
加、FPC基板価格の量産効果が半減してしまう、IC
モジュールの大きさは全ての画面サイズに合うコンパク
トな大きさにする必要がある。21インチサイズ(53
3.4mm)で高精細画質(1280*1024)を考
慮すると、横方向の長さは約426.7mm、この長さ
の中に、96出力のドライバICを4個入れたICモジ
ュールを10個入れなければならない。したがって1個
のICモジュールの大きさは426.7/10=42.
5mm程度の大きさにしなければならない。もし上記の
11.2mm幅のICを入れようとした場合、ICを隙
間無く並べても44.8mmとなりFPCからはみ出し
てしまう。9.6mmのICであれば42.5mmのF
PCの中にIC間のクリアランス(約1.0mm)を確
保して入れることができる。このように電源電極を短冊
型ICの短辺に配置することで、コンパクトなICモジ
ュールができ、1つのICモジュールでどの画面サイズ
のプラズマディスプレイモジュールにも使用することが
可能になる。
FIG. 3 shows a case where the power supply electrodes are arranged on the short sides. The 34 power supply lines can be extended straight to the electrodes. Therefore, the lateral spread of 35 is 150μ.
Even if it is arranged on both sides at about m, the spread becomes about 300 μm. 9024 + 300 + chip size as above
200 = 9524 μm (about 9.6 mm). Therefore, by arranging the power supply electrodes on the short side, the chip size can be extremely reduced.
Although the chip cost is reduced by reducing the chip size, there are other significant advantages. It depends on the size of the IC module. The plasma display has a big impact on the color flat large screen and is in the spotlight, but it is quite expensive at about 1.2 million yen for 42 inches. Therefore, not only the large screen but also the medium screen of about 21 inches is expected to spread . When considering the size of the IC module with respect to the screen size of the plasma display, if the IC module is developed according to the screen size, the development cost increases, and the mass production effect of the FPC board price is reduced by half.
The module size must be compact enough to fit all screen sizes. 21 inch size (53
Considering high-definition image quality (1280 * 1024) at 3.4 mm), the length in the horizontal direction is about 426.7 mm, and 10 IC modules containing 4 driver ICs with 96 outputs in this length I have to enter. Therefore, the size of one IC module is 426.7 / 10 = 42.
It must be about 5 mm in size. If an IC having a width of 11.2 mm is to be inserted, even if the ICs are arranged without gaps, they will be 44.8 mm and will protrude from the FPC. For a 9.6mm IC, 42.5mm F
The clearance (about 1.0 mm) between the ICs can be secured and inserted into the PC. By arranging the power supply electrode on the short side of the strip-shaped IC in this manner, a compact IC module can be obtained, and one IC module can be used for a plasma display module of any screen size.

【0016】図4に本発明のICを使用したときの、F
PC配線例を示す。41,42はドライバ供給用電源で
あり、太い配線になっている。43,44はロジック用
の電源である。45はIC間の共通信号用の配線であ
る。46,47はIC間のデータの受け渡しをするため
の電極を接続する配線である。図4を右から見ていくと
IC間の共通配線45は短辺上の電極と長辺上の電極の
間を通り、長辺上のダミー電極を通り一度ICの外部に
向かって引き出され、次にIC内部に向かい入力電極に
接続され、左側の短辺上の電極と、長辺上の電極の間を
通り抜けて配線される。右側短辺の配線位置と左側短辺
の配線位置の垂直位置は同じであるため、これの構成を
連続して配置すれば、片面配線のFPCを使用する事が
できる。長辺上のダミー電極は電気的に浮いており、配
線間をショートさせる心配は無い。
FIG. 4 shows a graph of F when the IC of the present invention is used.
An example of PC wiring is shown. Reference numerals 41 and 42 denote driver supply power supplies, which are thick wirings. 43 and 44 are logic power supplies. 45 is a wiring for common signals between ICs. Wirings 46 and 47 connect electrodes for transferring data between ICs. When FIG. 4 is viewed from the right, the common wiring 45 between the ICs passes between the electrode on the short side and the electrode on the long side, passes through the dummy electrode on the long side, and is once drawn out of the IC. Next, it is connected to the input electrode facing the inside of the IC, and is wired so as to pass between the electrode on the left short side and the electrode on the long side. Since the vertical position of the wiring position of the right short side is the same as the vertical position of the wiring position of the left short side, it is possible to use a single-sided wiring FPC by arranging this configuration continuously. The dummy electrodes on the long sides are electrically floating, and there is no fear of short-circuiting between the wirings.

【0017】簡単に考えると、全ての入力電極を短辺上
に配置して、共通配線をストレートに引き出せば可能と
考えられるが、入力端子の近くには静電気保護抵抗や、
静電気保護ダイオードが必要になり、多くの面積が必要
になる。むりやり短辺に入力端子を配置した場合、横方
向の広がりが大きくなるか、短辺側の長さが広くなって
しまいチップサイズの拡大につながってしまう。フェー
スダウンICの場合、実装時のICの傾きや、熱の伝導
の関係から、入力側の長辺上の電極の面積は、出力側の
電極の面積に近い方が望ましく、短辺側に入力を配置し
たとしても、下辺の電極が無くて良いというものではな
く、短辺側に入力端子を配置する事は決して得策でな
い。図4をみてわかるとおり、入力電極を長辺側に配置
すると、電極間のクリアランスが大きく保てるため、入
力側の接続が容易になる。
To put it simply, it can be considered that all input electrodes are arranged on the short side and the common wiring is drawn straight out.
An electrostatic protection diode is required, and a large area is required. If the input terminal is disposed on the short side, the width in the lateral direction becomes large, or the length of the short side becomes large, which leads to an increase in chip size. In the case of a face-down IC, the area of the electrode on the long side of the input side is preferably closer to the area of the electrode on the output side, and the input side However, even if is arranged, it does not mean that there is no need for an electrode on the lower side, and it is not advisable to arrange an input terminal on the short side. As can be seen from FIG. 4, when the input electrodes are arranged on the long side, the clearance between the electrodes can be kept large, so that the connection on the input side becomes easy.

【0018】図5に本発明の多出力ドライバの構成概略
図の一実施例を示す。51はドライバ出力、52はロジ
ック信号をドライバ駆動電圧に変換するレベルシフト、
53はラッチ回路、54は双方向のシフトレジスタであ
る。55のLDIO1,56のLDIO2,57のLD
IO3,58RDIO1,59のRDIO2,60のR
DIO3はIC間のデータを受け渡しするための信号、
61のCK,62のLH,63のBK,64のXIN
V,65のSHFR,66のXHIMPはIC間で共通
に使用される信号である。67のVDDH,68のVD
DL,69のVSS(高電圧側とロジック側で端子は分
けている)は電源を示している。70のTESTはIC
テスト時にのみ使用する端子で通常使用時はハイレベル
に固定する端子である。
FIG. 5 shows one embodiment of a schematic diagram of the configuration of a multi-output driver according to the present invention. 51 is a driver output, 52 is a level shift for converting a logic signal into a driver drive voltage,
53 is a latch circuit, and 54 is a bidirectional shift register. 55 LDIO1, 56 LDIO2, 57 LD
IO3, 58RDIO1, 59 RDIO2, 60 R
DIO3 is a signal for transferring data between ICs,
61 CK, 62 LH, 63 BK, 64 XIN
SHFR of V, 65 and XHIMP of 66 are signals commonly used between ICs. VDDH of 67, VDD of 68
The VSS of DL and 69 (terminals are separated on the high voltage side and the logic side) indicates a power supply. TEST of 70 is IC
This terminal is used only for testing and is fixed to high level during normal use.

【0019】簡単に動作を説明する、65のSHFRを
ハイレベルにすると、54の双方向シフトレジスタは左
から右側にデータをシフト可能になる。55〜57のL
DIO1〜3がデータ入力、58〜60のRDIO1〜
3がデータ出力になる。LDIO1〜3に入ったデータ
を61のクロックでデータ取り込み、シフトレジスタ内
のデータをシフトさせ、RDIO1〜3にデータが出力
される。所定のデータが転送されると、62のLH信号
により53のラッチ回路にデータが保管される。ラッチ
回路に保管されたデータはレベルシフト回路を経由して
ドライバに出力となる。63のBK信号はラッチデータ
に関わりなく出力を強制的にロウレベルにする信号。6
4のXINVはラッチ内データを反転させる信号。66
のXHIMPはドライバ出力を強制的にハイインピーダ
ンス状態にする信号である。通常70のテスト端子など
はプルアップ抵抗などを挿入することによって、端子オ
ープン状態にしても良い状態にしておく。しかしプラズ
マディスプレイに使用されるドライバは扱う電圧や電流
が大きいためノイズ発生が多く、プルアップ抵抗(約5
0KΩ)を内蔵しているとしても端子オープン状態では
ノイズにより出力異常を起こす可能性が高い、そのため
にテスト電極にも安定した電位を与える必要がある。フ
ェースダウン状態でテスト電極にハイレベルを与える場
合、電源からの配線が必要になる、しかしこの配線を行
うために、FPC基板を両面配線にしていては意味が無
くなってしまう。
When the SHFR of 65, which briefly explains the operation, is set to the high level, the bidirectional shift register of 54 can shift data from left to right. 55-57 L
DIO1-3 are for data input, 58-60 RDIO1 are
3 becomes the data output. The data input to the LDIOs 1 to 3 is taken in at 61 clocks, the data in the shift register is shifted, and the data is output to the RDIOs 1 to 3. When the predetermined data is transferred, the data is stored in the 53 latch circuits by the 62 LH signal. The data stored in the latch circuit is output to the driver via the level shift circuit. The BK signal 63 is a signal for forcibly setting the output to a low level regardless of the latch data. 6
XINV of 4 is a signal for inverting data in the latch. 66
XHIMP is a signal for forcibly setting the driver output to a high impedance state. Normally, the 70 test terminals and the like are set in a state where the terminals can be opened by inserting a pull-up resistor or the like. However, a driver used in a plasma display generates a large amount of noise due to a large voltage and current to be handled, and a pull-up resistor (approximately 5
0KΩ), there is a high possibility that an output abnormality will occur due to noise when the terminals are open, so it is necessary to apply a stable potential to the test electrodes. When a high level is applied to the test electrode in the face-down state, wiring from a power supply is required. However, it is meaningless to use a double-sided FPC board for this wiring.

【0020】そこで本発明では図4に示すように、テス
ト電極48の隣接電極49はVDDL(ハイレベル)の
電位となっている。49のVDDL電極は電源供給用の
電極ではなく、IC内部で短辺のVDDL電極から配線
を引き延ばし接続しているものである。FPC上に48
のテスト電極と49のVDDL電極を接続する50の配
線パターンを用意することにより、安定した電位をテス
ト電極に供給することが可能である。
In the present invention, as shown in FIG. 4, the potential of the adjacent electrode 49 of the test electrode 48 is VDDL (high level). The VDDL electrode 49 is not an electrode for power supply, but a wiring extending from the VDDL electrode on the short side inside the IC. 48 on FPC
By preparing 50 wiring patterns for connecting the test electrodes of No. and the VDDL electrodes of No. 49, it is possible to supply a stable potential to the test electrodes.

【0021】同様に図5の65のSHFR端子のような
入力をハイレベルかロウレベルのどちらかに固定する事
により、ICの動作状態をあらかじめ設定する様な端子
の場合、入力電極の隣接に配置する電極はハイレベルと
ロウレベルの電極にすることにより、上記同様の配線パ
ターンを用意することにより、入力レベルをハイレベル
もしくはロウレベルに切り替えることが可能である。図
4の本発明のSHFR端子はICモジュールの共通化の
ために、2画面駆動用に上下で使われる事を考慮し、引
き出し線を出してあるが、もし1画面で駆動する場合は
この端子はどちらかに固定で良いため、端子の両側にV
DDL電極とVSS電極を用意すれば良い。
Similarly, by fixing the input such as the SHFR terminal 65 in FIG. 5 to either the high level or the low level, in the case of a terminal in which the operating state of the IC is set in advance, it is arranged adjacent to the input electrode. The input level can be switched between the high level and the low level by preparing the same wiring pattern as described above by using the high level electrode and the low level electrode. The SHFR terminal of the present invention shown in FIG. 4 is drawn out in consideration of the fact that it is used vertically for driving two screens in order to make the IC module common, but this terminal is used if driven on one screen. Can be fixed to either side, so V
DDL electrodes and VSS electrodes may be prepared.

【0022】図6に本発明のドライバICを搭載したI
Cモジュールの一実施例を示す。101はFPC基板、
102がドライバICであり、FPC上に4個並べて配
置している。103は出力電極であり、109μmピッ
チで384出力並んでいる。104はICモジュールの
入力端子で、FPCに122に示す穴を空け、電極部分
を半田メッキ処理している。105〜110は入力信号
の配線、111〜116はデータ信号の配線、117〜
120は電源配線を示している。ICの裏面には、放熱
用の121の点線で示すアルミ板がはりつけられる。I
Cモジュールの幅は42.5mm、IC間のスペースを
0.7mmとし、IC端からFPC端までの距離は約
1.0mmとなる。6本の入力信号配線のうち1本は1
05の位置で引き出され、他の5本は最下段のICの入
力電極から配線される。電源ラインは両サイドから対で
配線される。この電源ライン上に、ノイズキャンセル用
のパスコンデンサを配置してもよい。
FIG. 6 shows an I-type device having a driver IC of the present invention mounted thereon.
1 shows an embodiment of a C module. 101 is an FPC board,
Reference numeral 102 denotes a driver IC, and four driver ICs are arranged on the FPC. Reference numeral 103 denotes an output electrode, and 384 outputs are arranged at a pitch of 109 μm. Reference numeral 104 denotes an input terminal of the IC module, a hole shown by reference numeral 122 is formed in the FPC, and an electrode portion is subjected to a solder plating process. Reference numerals 105 to 110 denote input signal wirings, 111 to 116 denote data signal wirings, 117 to
Reference numeral 120 denotes a power supply wiring. An aluminum plate indicated by a dotted line 121 for heat dissipation is attached to the back surface of the IC. I
The width of the C module is 42.5 mm, the space between the ICs is 0.7 mm, and the distance from the IC end to the FPC end is about 1.0 mm. One of the six input signal wires is 1
At the position of 05, the other five are wired from the input electrode of the lowermost IC. Power supply lines are wired in pairs from both sides. A pass capacitor for noise cancellation may be arranged on this power supply line.

【0023】図7に本発明のICモジュールを搭載した
プラズマディスプレイモジュールの一実施例を示す。2
01はプラズマディスプレイパネル、202はデータ側
ICモジュール、203はスキャン側ICモジュールで
ある。ICモジュールの出力は直接ガラス基板に異方性
導電粘着テープを介して圧着接続される。大画面のプラ
ズマディスプレイパネルになると、ICモジュールを直
接ガラス基板に圧着接続するのではなく、一度ICモジ
ュールの出力にヒートシールを接続し、配線を扇状に拡
げてから、ガラス基板に接続する。ICモジュールの入
力側は204のプリント基板に半田付けで接続される。
FIG. 7 shows an embodiment of a plasma display module equipped with the IC module of the present invention. 2
01 is a plasma display panel, 202 is a data side IC module, and 203 is a scan side IC module. The output of the IC module is directly connected to the glass substrate by pressure bonding via an anisotropic conductive adhesive tape. In the case of a large-screen plasma display panel, a heat seal is once connected to the output of the IC module, the wiring is fan-shaped, and then connected to the glass substrate, instead of directly connecting the IC module to the glass substrate by pressure bonding. The input side of the IC module is connected to the printed circuit board 204 by soldering.

【0024】尚上記実施例は一実施例であり、一部の入
力電極を短辺側に配置したとしても、他の入力電極が長
辺上にあり、共通配線される入力電極が長辺上の片側に
寄せて配置されていれば何ら本発明を脱しない。またテ
スト入力電極や、固定信号入力電極などの配線不要な入
力端子が共通配線される入力電極のある側とは反対の側
に合ったとしてもなんら本発明を脱しない。ICモジュ
ールにおいても、1モジュールにつき4個のICを搭載
したが、それが2個でもそれ以上でも本発明を脱しな
い。実施例ではICモジュールの入力端子位置をICモ
ジュールの左辺にしたが、それを上下の辺にしたとして
も本発明にドライバICを使用し、片面配線のFPCを
使用しているならば何ら本発明を脱しない。またICモ
ジュール上にアルミ板を搭載したが、ICモジュール上
でなく、ディスプレイモジュール上で接続したとしても
本発明を脱しない。ディスプレイモジュールにおいても
スキャン側がICモジュールでなくフラットパッケージ
だとしてもデータ側が本発明のICモジュールであれば
本発明を脱しない。
Note that the above embodiment is one embodiment, and even if some input electrodes are arranged on the short side, the other input electrodes are on the long side, and the input electrodes that are commonly wired are on the long side. The present invention does not fall out at all if it is arranged so as to be close to one side. The present invention does not depart from the present invention even if input terminals that do not require wiring, such as test input electrodes and fixed signal input electrodes, are aligned with the side opposite to the side where the input electrodes are commonly wired. In the IC module, four ICs are mounted for each module. However, the present invention is not limited to two or more ICs. In the embodiment, the input terminal of the IC module is located on the left side of the IC module. However, even if the input terminal is located on the upper and lower sides, if the driver IC is used in the present invention and the single-sided wiring FPC is used, the present invention is not limited to the present invention. Do not escape. Further, although the aluminum plate is mounted on the IC module, the present invention is not excluded even if the connection is made not on the IC module but on the display module. In the display module, even if the scan side is not an IC module but a flat package, the present invention does not depart from the present invention if the data side is the IC module of the present invention.

【0025】[0025]

【発明の効果】以上説明した通り本発明のフェースダウ
ン用の多出力ドライバを使用すれば、片面配線のFPC
基板でIC間の信号電極を接続することができ、安価な
FPC基板を使用できる効果を有する。また本発明の多
出力ドライバを使用すればチップサイズが小さくできる
ので、コンパクトなICモジュールを作成でき、小画面
のディスプレイから大画面のディスプレイまですべての
ディスプレイに共通のICモジュールにが使用でき、開
発費の削減効果を有する。また使用数量が拡大するため
量産によるコストダウン効果を有する。ICモジュール
のコストダウンにより、それを多数使用するディスプレ
イモジュールのコストダウンに対して大きな効果を有す
る。
As described above, if the face-down multi-output driver of the present invention is used, a single-sided wiring FPC can be used.
The signal electrodes between the ICs can be connected by the substrate, and there is an effect that an inexpensive FPC substrate can be used. In addition, since the chip size can be reduced by using the multi-output driver of the present invention, a compact IC module can be created, and a common IC module can be used for all displays from a small screen display to a large screen display. It has the effect of reducing costs. In addition, since the used quantity is increased, there is a cost reduction effect by mass production. The cost reduction of the IC module has a great effect on the cost reduction of the display module using many IC modules.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多出力ドライバ電極配置の一実施例を
表す図。
FIG. 1 is a diagram illustrating an embodiment of a multiple output driver electrode arrangement according to the present invention.

【図2】長辺側に電源電極を配置したときの一実施例を
表す図。
FIG. 2 is a diagram illustrating an embodiment when a power supply electrode is arranged on a long side.

【図3】本発明の多出力ドライバ電源電極配置の一実施
例を表す図。
FIG. 3 is a diagram illustrating an embodiment of a multi-output driver power electrode arrangement according to the present invention.

【図4】本発明の多出力ドライバ用のFPC配線の一実
施例を表す図。
FIG. 4 is a diagram illustrating an embodiment of an FPC wiring for a multi-output driver according to the present invention.

【図5】本発明の多出力ドライバの構成の一実施例を表
す図。
FIG. 5 is a diagram illustrating an embodiment of a configuration of a multi-output driver according to the present invention.

【図6】本発明のICモジュールの一実施例を表す図。FIG. 6 is a diagram showing an embodiment of the IC module of the present invention.

【図7】本発明のディスプレイモジュールの一実施例を
表す図。
FIG. 7 is a diagram showing an embodiment of the display module of the present invention.

【符号の説明】[Explanation of symbols]

1 チップ外形 2 ドライバ出力電極 3 電源電極 4 入力電極 5 データ入出力電極 6 ダミー電極 22 ドライバブロック 23 ドライバブロック96個分の長さ 24,34 電源配線 25,35 電源配線引き回し領域の長さ 41 ドライバVSS電源配線 42 ドライバVDDH電源配線 43 ロジックVSS電源配線 44 ロジックVDDL電源配線 45 入力信号配線 46,47 データ入出力配線 48 テスト電極 49 VDDL電極 50 配線パターン 51 高耐圧ドライバ 52 レベルシフト回路 53 ラッチ回路 54 シフトレジスタ回路 55〜60 データ入出力信号 61〜66 入力信号 67 ドライバVDDH電源 68 ロジックVDDL電源 69 共通グランド電源 101 FPC基板 102 IC外形 103 出力電極 104 入力電極 105〜110 入力信号配線 111〜116 データ信号配線 117〜120 電源配線 121 放熱用アルミ板 122 FPC開口部 201 表示パネル 202 データ側ICモジュール 203 スキャン側ICモジュール 204 フレキシブル基板 1 Chip outline 2 Driver output electrode 3 Power supply electrode 4 Input electrode 5 Data input / output electrode 6 Dummy electrode 22 Driver block 23 Length of 96 driver blocks 24, 34 Power supply wiring 25, 35 Length of power supply wiring routing area 41 Driver VSS power supply wiring 42 Driver VDDH power supply wiring 43 Logic VSS power supply wiring 44 Logic VDDL power supply wiring 45 Input signal wiring 46, 47 Data input / output wiring 48 Test electrode 49 VDDL electrode 50 Wiring pattern 51 High voltage driver 52 Level shift circuit 53 Latch circuit 54 Shift register circuit 55-60 Data input / output signal 61-66 Input signal 67 Driver VDDH power supply 68 Logic VDDL power supply 69 Common ground power supply 101 FPC board 102 IC outline 103 Output electrode 104 Input Pole 105 to 110 the input signal lines 111 to 116 the data signal lines 117 to 120 display the power supply wiring 121 radiating aluminum plate 122 FPC opening 201 panel 202 data-side IC module 203 scans side IC module 204 a flexible substrate

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】半導体素子をフェースダウン状態で回路基
板上に固定する方法で搭載される表示装置を駆動する短
冊型の多出力ドライバにおいて、複数の多出力ドライバ
に共通に接続される信号電極を一方の長辺に沿って配置
し、その長辺上の電極位置を長辺上の片側に集めて配置
したことを特徴とするフェースダウン用多出力ドライバ
の電極位置。
In a strip-shaped multi-output driver for driving a display device mounted by a method in which a semiconductor element is fixed on a circuit board in a face-down state, a signal electrode commonly connected to a plurality of multi-output drivers is provided. An electrode position of a face-down multi-output driver, wherein the electrode position is arranged along one long side, and the electrode positions on the long side are collected and arranged on one side on the long side.
【請求項2】請求項1記載の多出力ドライバの電極位置
において、多出力ドライバを複数個並べて使用し、隣接
のドライバ間で接続されるデータの受け渡し用の電極
は、長辺上の左右端に配置したことを特徴とするフェー
スダウン用多出力ドライバの電極位置。
2. A multi-output driver according to claim 1, wherein a plurality of multi-output drivers are used side by side, and data transfer electrodes connected between adjacent drivers are arranged at left and right ends on a long side. The electrode position of the face-down multi-output driver, which is disposed at
【請求項3】請求項1記載の多出力ドライバの電極位置
において、ドライバへ供給する電源端子を短辺に沿って
配置し、長辺が水平方向に平行に配置されているとした
ときに、短辺に並ぶ電源電極の垂直方向の位置と、長辺
に並ぶ入力電極の垂直方向の位置との間隔は、請求項2
記載のデータ受け渡し用電極を除く複数の多出力ドライ
バに共通に接続される信号の入力端子数と、配線基板の
配線ピッチの積よりも大きいことを特徴とするフェース
ダウン用多出力ドライバの電極位置。
3. A multi-output driver according to claim 1, wherein the power supply terminals to be supplied to the driver are arranged along the short sides and the long sides are arranged in parallel in the horizontal direction. The distance between the vertical position of the power supply electrode arranged on the short side and the vertical position of the input electrode arranged on the long side is defined in claim 2.
The electrode position of the face-down multi-output driver, which is larger than the product of the number of input terminals of signals commonly connected to a plurality of multi-output drivers excluding the data transfer electrodes described above and the wiring pitch of the wiring board .
【請求項4】ICをフェースダウン状態で回路基板上に
固定する方法で搭載されるICの電極位置において、I
Cのテスト時に使用されるテスト電極の隣接に配置され
る電極は、テスト機能を非アクティブ状態にするレベル
となる電極であることを特徴とするフェースダウン用I
Cの電極位置。
4. The method according to claim 1, further comprising the steps of: fixing the IC on a circuit board in a face-down state;
C. An electrode arranged adjacent to a test electrode used in the test of C is an electrode at a level that renders a test function inactive.
C electrode position.
【請求項5】ICをフェースダウン状態で回路基板上に
固定する方法で搭載されるICの電極位置において、I
Cの使用条件により入力レベルをハイレベルかロウレベ
ルにあらかじめ設定する必要のある入力電極の隣接に配
置される電極は、ハイレベルとなる電極とロウレベルと
なる電極であることを特徴とするフェースダウン用IC
の電極位置。
5. The method according to claim 1, wherein the IC is mounted on a circuit board in a face-down state by fixing the IC at an electrode position.
The electrodes arranged adjacent to the input electrodes for which the input level needs to be preset to a high level or a low level depending on the use condition of C are a high level electrode and a low level electrode. IC
Electrode position.
【請求項6】請求項1記載の多出力ドライバを複数搭載
する配線基板において、各ドライバに共通接続される信
号配線、電源配線、およびデータ受け渡し電極間の配線
を単層配線で接続することを特徴とする配線基板。
6. A wiring board on which a plurality of multi-output drivers according to claim 1 are mounted, wherein signal wiring, power supply wiring and wiring between data transfer electrodes commonly connected to each driver are connected by a single-layer wiring. Characteristic wiring board.
【請求項7】ディスプレイ表示を行う表示モジュールに
おいて請求項6記載の配線基板を複数搭載する事を特徴
とするディスプレイモジュール。
7. A display module for performing display display, wherein a plurality of the wiring boards according to claim 6 are mounted.
JP29018097A 1997-10-22 1997-10-22 Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module Withdrawn JPH11126792A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29018097A JPH11126792A (en) 1997-10-22 1997-10-22 Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29018097A JPH11126792A (en) 1997-10-22 1997-10-22 Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module

Publications (1)

Publication Number Publication Date
JPH11126792A true JPH11126792A (en) 1999-05-11

Family

ID=17752793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29018097A Withdrawn JPH11126792A (en) 1997-10-22 1997-10-22 Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module

Country Status (1)

Country Link
JP (1) JPH11126792A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276861A (en) * 2005-03-29 2006-10-12 Samsung Electronics Co Ltd Circuit board for display apparatus and display apparatus having the same
WO2008069044A1 (en) * 2006-12-04 2008-06-12 Sharp Kabushiki Kaisha Semiconductor device
JP2008166460A (en) * 2006-12-28 2008-07-17 Hitachi Displays Ltd Display device
JP2013055340A (en) * 2012-10-19 2013-03-21 Lapis Semiconductor Co Ltd Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006276861A (en) * 2005-03-29 2006-10-12 Samsung Electronics Co Ltd Circuit board for display apparatus and display apparatus having the same
US8085379B2 (en) 2005-03-29 2011-12-27 Samsung Electronics Co., Ltd. Circuit board and display device having the same
WO2008069044A1 (en) * 2006-12-04 2008-06-12 Sharp Kabushiki Kaisha Semiconductor device
JP2008166460A (en) * 2006-12-28 2008-07-17 Hitachi Displays Ltd Display device
JP2013055340A (en) * 2012-10-19 2013-03-21 Lapis Semiconductor Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
JP3696512B2 (en) Display element driving device and display device using the same
US6771258B2 (en) Semiconductor device
US5235451A (en) Liquid crystal display module
KR19980080313A (en) Flat panel display device having a driver integrated circuit formed on a flat plate for holding display glass
US6052171A (en) Liquid crystal display with electrically connected integrated circuits and opposite voltage line between input and output wirings
JP2006023469A (en) Driving device and display apparatus
US5729316A (en) Liquid crystal display module
US7012667B2 (en) Liquid crystal display device
KR100293982B1 (en) LCD panel
US20070081117A1 (en) Display device and a circuit thereon
US20050231495A1 (en) Display device
KR101298156B1 (en) Driver IC chip
JP2004109969A (en) Liquid crystal display
JPH11126792A (en) Electrode position of face-down type multi-output driver, electrode position of face-down type ic, wiring board and display module
JP3406517B2 (en) Semiconductor device
KR20100041429A (en) Array substrate for chip on glass type liquid crystal display device
KR20070051619A (en) Dual direction displayable oled display device
JP2994163B2 (en) Flat panel display
US7983056B2 (en) Semiconductor device
KR20080075282A (en) Curcuit film and flat panel display device using the same
JPH0325419A (en) Electrode arrangement of ic chip
JPH08248432A (en) Packaging structure of display panel
JPH06202135A (en) Liquid crystal display device
KR101388976B1 (en) Tape carrier package
KR19990024712A (en) Wiring structure of bottom glass of LCD

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104