JPH11122085A - スイッチ回路 - Google Patents

Abstract

(57)【要約】 【課題】 MOSトランジスタの入力端子（ソース）に与
えられる電圧レベルによっては、MOSトランジスタを完
全にONさせることができない場合がある。また、ONさせ
ることができたとしても、入力端子（ソース）に与えら
れる電圧レベルによってはMOSトランジスタのON抵抗が
大きくなり理想的なスイッチとは掛け離れたものになっ
てしまう場合があり改善が望まれていた。 【解決手段】 本発明は、上述した点を改善するために
なされたものであり、その代表的なものは、入力端子I
N、出力端子OUT及び制御端子を有し、該制御端子に与え
られた電圧レベルに応答して入力端子INに与えられる信
号を出力端子OUTに転送するMOSトランジスタTr2と、電
源電圧レベルVDD及び接地電圧レベルVSSを受信して、前
記制御端子に制御信号を供給する電圧レベル変更回路と
を有するスイッチ回路において、以下のような構成を採
用したものである。すなわち、前記電源電圧レベルVDD
を所定の電圧レベルだけシフトさせた前記制御信号VOU
T, VDD2を生成する電圧シフト部を、前記電圧レベル変
更回路に設けたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、外部から与えられ
た電圧レベルを変更して出力する電圧レベル変更回路及
びこの回路を使用したスイッチ回路に関するものであ
る。

【０００２】

【従来の技術】一般に単体のMOSトランジスタをスイッ
チとして用いる場合は、図３の上図の様な構成になる。
このスイッチの動作は、図３の下図のとおりである。す
なわち、MOSトランジスタTR1（PMOS）のゲート電圧に与
えられる電圧レベルは、VSS（例えば0V）とVDD（電源電
圧レベルであり、例えば1.5V）との間で変化する

【０００３】

【発明が解決しようとする課題】しかしながら、図３に
示された回路では、入力端子（ソース）に与えられる電
圧レベルによっては、MOSトランジスタTR1が完全にONし
ない場合がある。

【０００４】また、ONしたとしても入力端子（ソース）
に与えられる電圧レベルによってはMOSトランジスタTR1
のON抵抗が大きくなり理想的なスイッチとは掛け離れた
ものになってしまう場合があるので改善が望まれてい
た。

【０００５】

【課題を解決するための手段】本発明は、上述した点を
改善するためになされたものであり、その代表的なもの
は、入力端子、出力端子及び制御端子を有し、該制御端
子に与えられた電圧レベルに応答して入力端子に与えら
れる信号を出力端子に転送するMOSトランジスタと、電
源電圧レベル及び接地電圧レベルを受信して、前記制御
端子に制御信号を供給する電圧レベル変更回路とを有す
るスイッチ回路において、以下のような構成を採用した
ものである。すなわち、前記電源電圧レベルを所定の電
圧レベルだけシフトさせた前記制御信号を生成する電圧
シフト部を、前記電圧レベル変更回路に設けたものであ
る。

【０００６】

【発明の実施の形態】

（第１の実施の形態）本発明は主に２つの発明で構成さ
れている。１つ目はスイッチ回路を構成するMOSトラン
ジスタのゲートに、負の電圧レベルを供給するための電
圧レベル変更回路である。２つ目はこの電圧レベル変更
回路を使用したスイッチ回路である。

【０００７】以下に本発明の電圧レベル変更回路とスイ
ッチ回路の詳細を説明する。

【０００８】図１は、電圧レベル変更回路を使用したス
イッチ回路を示している。このスイッチ回路は、電圧レ
ベル変更回路と、電圧レベル変更回路の出力に制御され
るPMOSであるMOSトランジスタTR2とで構成されている。

【０００９】電圧レベル変更回路は、入力端子 VIN、出
力端子 VOUT , VDD2及び外部より供給される電源電圧及
び接地電圧が与えられるVDD端子、 VSS端子を持つ。出
力端子 VOUTはMOSトランジスタTR2のゲートに接続さ
れ、出力端子 VDD2はMOSトランジスタTR2の基板端子Vsu
b（バックゲート）に接続されている。後に説明する
が、この出力端子 VOUTには負の電圧（VDD−VF）が与え
られる。

【００１０】MOSトランジスタTR2は、ゲートに与えられ
る電圧レベルに応答して、MOSトランジスタTR2の一方の
端子INに与えられる入力信号を、他方の端子OUTに転送
する機能を持つ。

【００１１】図３はこの電圧レベル変更回路の詳細回路
図である。各MOSトランジスタは図示のように接続され
ている。この電圧レベル変更回路の特徴の１つは、電源
電圧レベルVDDよりも低い電圧レベルであるVDD2を生成
する構成である。この電圧レベル変更回路では、この電
圧レベルを得るために、PMOS1とNMOS1を設けている。特
に、PMOS1の基板端子はPMOS1のドレインに接続されてい
る。またドレイン側には常時ONし、抵抗として作用する
NMOS1（ただし、レイアウトデザインによりON抵抗を大
きくしておく）が接続されている。この様な構成にする
と、電源端子VDDと出力端子VDD2との間にPNダイオード
が形成されるので、ON電圧(VF)分の電圧降下レベル（VD
D−VF）が発生する。

【００１２】さらに、この電圧レベル変更回路は、コン
デンサ C1 をコントロールするためのインバータ Inv1
とMOSトランジスタ PMOS2、PMOS3、PMOS4、NMOS2、NMOS
3 を持っている。

【００１３】次にこの電圧レベル変更回路の動作を図４
に示すタイムチャートを用いて説明する。

【００１４】出力端子VDD2には、PMOS1 と NMOS1 によ
り、常時 (VDD−VF) レベルが与えられる。通常 VF はP
N接合のダイオードがONする際に必要な電位差であるか
ら、約 0.6 [V] 程度である。従って、出力端子VDD2の
出力電圧レベルは、 VDD−約0.6 [V] となる。

【００１５】図４に於いてAの区間ではそれぞれ、PMOS
2、PMOS3、PMOS4がONし、NMOS2、NMOS3がOFFしている。
これにより Vx電圧レベル＝VDDとなり、VOUT電圧レベ
ル＝(VDD−VF)となるので、コンデンサ C1 にはVx−VOU
T＝VDD−(VDD−VF)＝VFの電位差分がチャージされる。
この時、スイッチングを行う MOSトランジスタTr2 は O
FFとなる。

【００１６】次に、図４のBの区間ではAの区間とは逆
に、それぞれPMOS2、PMOS3、PMOS4がOFFしNMOS2、NMOS3
がONする。これにより、Vx電圧レベル＝VSSとなり、コ
ンデンサ C1 にはAの区間で VF 電位差分がチャージさ
れていた為VOUT電圧レベル＝(VSS−VF)となる。出力端
子VOUTはスイッチング用MOSトランジスタである MOSト
ランジスタTr2 のゲートに接続されており、コンデンサ
C1 の電荷が漏れることが無い為、VOUT電圧レベル＝(V
SS−VF) がキープされる。

【００１７】図４のMOSスイッチング動作に於いて、MOS
トランジスタTr1の入力端子IN（ソース）に与えられる
信号の電圧レベルINが低くなった場合は、MOSトランジ
スタTr1の VGS電圧が小さくなる。MOSトランジスタTr1
には、しきい値電圧(Vtp)がありVGS≦Vtpとならなけれ
ば通常はON状態にならない。

【００１８】例えば、図２の上図の回路において、MOS
トランジスタTr1の Vtp = −0.55 [V]、VDD = 1.5
[V]、VSS = 0 [V]とする。通常ゲートに与えられる電圧
レベルＶＧは、ＶＤＤ〜VSS間の 1.5 [V] 〜 0 [V] が
与えられる。MOSトランジスタTr1をONさせる場合には、
ゲートにはVDD〜VSS間の最も低い0 [V] レベルを印加す
るが、この時にMOSトランジスタTr1の入力端子IN（ソー
ス）に与えられる信号の電圧レベルが、0.55 [V] 未満
の場合は、VGS＞Vtp となるので、MOSトランジスタTr1
がONしなくなる（ON抵抗が大）。

【００１９】しかしながら、本発明では、MOSトランジ
スタTr2 のゲート電圧VG(=VOUT) レベルが、コンデンサ
C1 にチャージしている電位差分だけ負の方向にシフト
する。（VSS−VF = 0 [V]−0.6 [V]= −0.6 [V] ）従
って、MOSトランジスタTr2の入力端子IN（ソース）に与
えられる信号の電圧レベルがたとえ最低レベルの0 [V]
レベルであっても、VGS = −0.6 [V] となる為、VGS ＜
Vtpが成立する。よって、MOSトランジスタTr2の入力端
子IN（ソース）に与えられる信号の電圧レベルが、VDD
〜VSS間の範囲内のどんなレベルであってもMOSトランジ
スタTr2は必ずONする。

【００２０】MOSトランジスタTr2のVtpが−0.6 [V] 以
下の場合は、PMOS1でVF電位降下（0.6 [V]）を発生させ
ている図３の回路構成において、さらにもう一段のダイ
オードをシリアル接続することにより、出力端子VOUTに
供給される電圧レベルを（VSS−２×VF）とすることが
できる。従って、このような構成を採用すればMOSトラ
ンジスタTr2のVtpが−0.6 [V] 以下の場合であっても対
応可能である。

【００２１】以上のように、本発明によれば、MOS構造
を用いることにより特別な回路を作り込む必要がなく簡
単に定電圧発生回路を作ることができる。さらに、PMOS
で形成するPNダイオードをシリアルに接続することによ
り容易に電圧をコントロールすることが可能である。こ
のPMOSで形成するダイオードとしては、ゲート端子とド
レイン端子とを共通接続したものであっても良い。

【００２２】（第２の実施の形態）次に、本発明の第２
の実施形態として、本発明をADコンバータのチョッパ型
コンパレータに適用した例を説明する。図５はチョッパ
型コンパレータを用いたADコンバータを示す図である。
図５中のTR3が前述したTR2に相当する。図６は図５にお
けるTR3とインバータInv2とを示す図である。

【００２３】本発明は、図６において、インバータInv2
をショートするMOSトランジスタの入力端子IN（ソー
ス）に与えられる電圧レベルが低い場合（インバータの
VDD電源電圧が低い場合）に有効である。以下にその理
由を述べる。

【００２４】図６において、インバータInv3 をショー
トした時に出力端子OUT に現れる電位は、インバータIn
v3 のVt なのでVt ≒ １／２×VDDとなる。しかし、VDD
（電源電圧）が低くなった場合はMOSトランジスタTr3の
VGSレベルがTr3のしきい値電圧 Vtpよりも大きくなりVG
S＞Vtpとなるため、MOSトランジスタTr3がONできず、結
果的にチョッパ型コンパレータとしての動作が不可能に
なってしまう場合がある。

【００２５】本発明を用いると、MOSトランジスタTr3の
ゲートに与えられる電圧レベルは負側にシフトするた
め、必ずMOSトランジスタTr3 をONさせることが可能に
なる。従って、電源電圧レベルが低いときのチョッパ型
コンパレータを動作させることが可能になる。その結
果、ADコンバータの低電圧動作が実現できる。

【００２６】また、MOSトランジスタスイッチは、ON抵
抗を下げるためPMOS、NMOSを各１つ抱き合わせて構成す
るアナログスイッチがよく使用されるが、この場合必ず
トランジスタがペアで必要なため数多くのアナログスイ
ッチを使う場合にはチップレイアウト（パターン）での
面積が大きくなってしまう。しかしながら、本発明によ
れば、MOSトランジスタを一つ設けるだけで済むため、
チップレイアウト（パターン）の縮小に有効である。

【００２７】さらに、トランジスタ１つでのスイッチン
グを行わなければならない回路である場合には、本発明
は特に有効である。（トランジスタの入力（ソース）電
圧を気にせずに済む） 以上本発明について、適用例を含めて詳述したが、本発
明は上記した回路に限定されるものでない。例えば、図
３において、PMOS1、NMOS1で構成している定電圧回路は
他のレギュレータ回路構成を用いても可能である。

【００２８】図１のTr2 のVsub 電位がVDD2（= VDD−V
F）となっている為に、Tr2 の入力端子IN（ソース）に
与えられる電圧レベルがVDDとなる時に、Tr2 の入力端
子INから Vsub への電流漏れが気になる場合がある。そ
の際には、適宜PMOS1のゲート電圧をコントロールする
回路構成をとることにより、VDD2電圧をVDD" or (VDD
−VF)" にコントロールするようにすれば良い。

【００２９】さらに、これまでPMOSトランジスタのスイ
ッチングに対してのみ説明を行ったが、当然ながら、図
１における電源電圧の構成を逆にすることで、NMOSトラ
ンジスタにも応用可能である。

【００３０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、スイッチ回路を構成するMOSトランジスタのゲー
トに与えられる電圧レベルを負側（もしくは正側）にシ
フトさせたので、MOSトランジスタに与えられる入力電
圧レベルが電源電圧間内の電圧レベルであれば確実にMO
Sトランジスタをオンさせることができる。

【図面の簡単な説明】

【図１】本発明の電圧レベル変更回路を使用したスイッ
チ回路を示す図である。

【図２】従来のスイッチ回路を示す図である。

【図３】本発明の電圧レベル変更回路を示す図である。

【図４】本発明のスイッチ回路の動作を示すタイムチャ
ートである。

【図５】本発明のスイッチ回路をチョッパ型コンパレー
タに適用した例である。

【図６】本発明のスイッチ回路をチョッパ型コンパレー
タに適用した例である。

【符号の説明】

IN・・・入力端子 OUT・・・出力端子 Vsub・・・基板端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力端子、出力端子及び制御端子を有
   し、該制御端子に与えられた電圧レベルに応答して入力
   端子に与えられる信号を出力端子に転送するMOSトラン
   ジスタと、電源電圧レベル及び接地電圧レベルを受信し
   て、前記制御端子に制御信号を供給する電圧レベル変更
   回路とを有するスイッチ回路において、 前記電圧レベル変更回路は、前記電源電圧レベルを所定
   の電圧レベルだけシフトさせた前記制御信号を生成する
   電圧シフト部を有することを特徴とするスイッチ回路。
2. 【請求項２】 前記シフトされた所定の電圧レベルは、
   前記接地電圧レベルよりも低い電圧レベルであることを
   特徴とする請求項１記載のスイッチ回路。
3. 【請求項３】 前記電圧シフト部は、前記電源電圧レベ
   ルと前記接地電圧レベルとの間に接続されたMOSトラン
   ジスタであって、前記接地側の端子に接続された一方の
   端子と、該一方の端子に接続された基板端子とを有する
   MOSトランジスタを含むことを特徴とする請求項１記載
   のスイッチ回路。
4. 【請求項４】 前記電圧シフト部は、前記電源電圧レベ
   ルと前記接地電圧レベルとの間に接続されたMOSトラン
   ジスタで構成されたダイオードを含むことを特徴とする
   請求項１記載のスイッチ回路。
5. 【請求項５】 前記MOSトランジスタは、前記制御信号
   が与えられた基板端子を有することを特徴とする請求項
   １記載のスイッチ回路。