JPH11122058A - Reference voltage generation circuit - Google Patents

Reference voltage generation circuit

Info

Publication number
JPH11122058A
JPH11122058A JP9283381A JP28338197A JPH11122058A JP H11122058 A JPH11122058 A JP H11122058A JP 9283381 A JP9283381 A JP 9283381A JP 28338197 A JP28338197 A JP 28338197A JP H11122058 A JPH11122058 A JP H11122058A
Authority
JP
Japan
Prior art keywords
output
voltage
circuit
reference voltage
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9283381A
Other languages
Japanese (ja)
Other versions
JP3767123B2 (en
Inventor
Miyuki Kobayashi
幸 小林
Toshiya Murakami
敏哉 村上
Yoshio Uno
慶生 宇野
Yukie Yoshizawa
幸恵 吉澤
Masaki Yoshihara
正樹 吉原
Kazue Toguchida
和恵 戸口田
Yoshihiro Kubota
義浩 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28338197A priority Critical patent/JP3767123B2/en
Publication of JPH11122058A publication Critical patent/JPH11122058A/en
Application granted granted Critical
Publication of JP3767123B2 publication Critical patent/JP3767123B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a reference voltage generation circuit capable of supplying two bias voltages by current output for one path and an operational amplifier and reducing the number of elements. SOLUTION: In a DC circuit 50 for performing the offset correction and bias adjustment in recording and reproducing audio signals, the audio signals from an input terminal in are voltage/current converted by a voltage/current conversion circuit part 50A and outputted to an invertible amplifier circuit part 50B. The invertible amplifier circuit part 50B is provided with an operational amplifier 80 for constituting a first invertible amplifier circuit and an operation amplifier 82 for constituting a second invertible amplifier circuit. From the output terminal out1 of the operational amplifier 80, an output voltage Vout1 by the bias voltage V1 which is optimum for a power source Vcc1 is outputted. Also, from the output terminal out2 of the operational amplifier 82, the output voltage Vout2 by the bias voltage V2 optimum for the power source Vcc2 is outputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、複数の電源を有す
る回路系において、各電源電圧に応じた最適バイアスを
供給するための基準電圧発生回路に関する。
The present invention relates to a reference voltage generating circuit for supplying an optimum bias according to each power supply voltage in a circuit system having a plurality of power supplies.

【0002】[0002]

【従来の技術】従来より、例えば8mmビデオテープレ
コーダとして、ビデオ信号の記録時には、マイク等より
入力したオーディオ信号をレベル制限処理やノイズ除去
処理を施した後、FM変調してテープに記録し、ビデオ
信号の再生時には、この記録したオーディオ信号をFM
復調して再生し、ヘッドホン等に出力するようにした記
録再生回路AFM(Audio Frequency Moduration)シス
テムが知られている。
2. Description of the Related Art Conventionally, when recording a video signal, for example, as an 8 mm video tape recorder, an audio signal input from a microphone or the like is subjected to a level limiting process or a noise removing process, and then FM-modulated and recorded on a tape. When the video signal is reproduced, the recorded audio signal is
2. Description of the Related Art A recording / reproducing circuit AFM (Audio Frequency Moduration) system that demodulates, reproduces, and outputs to a headphone or the like is known.

【0003】そして、このようなオーディオ信号の記録
再生回路では、その低電力化を図るべく、2種類の電源
Vcc1、Vcc2を設け、オーディオ信号の出力を行
うヘッドホン出力用アンプについてはVcc1と等し
い、もしくは大きい方の電源Vcc2を用い、その他の
ほとんどの回路については小さい方の電源Vcc1を用
いるようにしている。したがって、このような記録再生
回路では、オーディオ信号の伝送経路に設けられ、その
オフセット補正をかけるためのDC回路において、それ
ぞれの電源Vcc1、Vcc2に最適なバイアス電圧を
与えるようになっている。
In such an audio signal recording / reproducing circuit, two types of power supplies Vcc1 and Vcc2 are provided in order to reduce power consumption, and a headphone output amplifier for outputting an audio signal is equal to Vcc1. Alternatively, the larger power supply Vcc2 is used, and for most other circuits, the smaller power supply Vcc1 is used. Therefore, in such a recording / reproducing circuit, an optimal bias voltage is applied to each of the power supplies Vcc1 and Vcc2 in a DC circuit provided in an audio signal transmission path and performing offset correction thereof.

【0004】図3は、このようなDC回路の構成例を示
す回路図である。このDC回路では、記録時には、入力
端子inに図示しないマイクよりレベル制限及びフィル
タ処理されたオーディオ信号が入力され、このオーディ
オ信号にオフセット補正を行うとともに、第1のバイア
ス電圧V1を付与して第1の出力端子out1よりFM
変調系の回路に出力する。また、再生時には、入力端子
inにFM復調系より復調されたオーディオ信号が入力
され、このオーディオ信号にオフセット補正を行うとと
もに第1のバイアス電圧V2を付与して第2の出力端子
out2より、出力用アンプに出力する。
FIG. 3 is a circuit diagram showing a configuration example of such a DC circuit. In this DC circuit, at the time of recording, an audio signal that has been subjected to level limitation and filtering is input from a microphone (not shown) to an input terminal in, performs offset correction on the audio signal, and applies a first bias voltage V1 to the input terminal in. 1 from the output terminal out1
Output to the modulation circuit. At the time of reproduction, an audio signal demodulated from an FM demodulation system is input to an input terminal in, and the audio signal is subjected to offset correction, applied with a first bias voltage V2, and output from a second output terminal out2. Output to the amplifier.

【0005】以下、このDC回路の詳細について説明す
る。まず、抵抗R11と外付けコンデンサC0との直流
回路によって構成されるローパスフィルタによって入力
信号に含まれる高周波成分を除去し、この信号を抵抗R
12及び演算増幅器110、112、114、116に
よって構成される電圧−電流変換回路に供給する。電圧
−電流変換回路では、抵抗R12によって入力電圧の交
流振幅成分に対応する電流を生成し、演算増幅器11
0、112、114の反転入力端子に入力する。演算増
幅器110では、直流電流を生成して反転入力端子に帰
還し、これを電流出力用の2つの演算増幅器112、1
14の反転端子に供給する。また、演算増幅器116
は、前出のローパスフィルタによって除去された成分V
10と、演算増幅器110の反転入力端子をイマジナリ
ショートしている。
Hereinafter, the details of the DC circuit will be described. First, a high-frequency component included in an input signal is removed by a low-pass filter including a DC circuit of a resistor R11 and an external capacitor C0.
12 and an operational amplifier 110, 112, 114, 116. In the voltage-current conversion circuit, a current corresponding to the AC amplitude component of the input voltage is generated by the resistor R12, and the operational amplifier 11
0, 112 and 114 are input to the inverting input terminals. In the operational amplifier 110, a direct current is generated and fed back to the inverting input terminal, and this is supplied to two operational amplifiers 112, 1
14 inverting terminals. The operational amplifier 116
Is the component V removed by the low-pass filter described above.
10 and the inverting input terminal of the operational amplifier 110 are imaginarily short-circuited.

【0006】このような構成により、演算増幅器11
2、114から入力電圧の交流振幅成分に対応する電流
信号のみが出力される。そして、演算増幅器112の電
流出力は、第1のバイアス電圧V1を付与するための演
算増幅器120に出力され、演算増幅器114による電
流出力を第2のバイアス電圧V2を付与するための演算
増幅器122、124に出力される。
With such a configuration, the operational amplifier 11
From 2, 114, only the current signal corresponding to the AC amplitude component of the input voltage is output. The current output of the operational amplifier 112 is output to an operational amplifier 120 for applying a first bias voltage V1, and the current output of the operational amplifier 114 is converted to an operational amplifier 122 for applying a second bias voltage V2. 124.

【0007】演算増幅器120には、反転増幅回路を構
成しており、反転入力端子に演算増幅器112の出力端
子が接続され、非反転入力端子に第1のバイアス電圧
(V1)電源130が接続されている。また、演算増幅
器120の出力端子は帰還抵抗R20を介して反転入力
端子に接続され、この出力端子が上述したDC回路の第
1の出力端子out1となっている。この第1の出力端
子out1より、Vcc1に最適なバイアス電圧V1に
よる出力電圧Vout1が出力される。
The operational amplifier 120 constitutes an inverting amplifier circuit. The output terminal of the operational amplifier 112 is connected to the inverting input terminal, and the first bias voltage (V1) power supply 130 is connected to the non-inverting input terminal. ing. The output terminal of the operational amplifier 120 is connected to an inverting input terminal via a feedback resistor R20, and this output terminal is the first output terminal out1 of the above-described DC circuit. From this first output terminal out1, an output voltage Vout1 with a bias voltage V1 optimal for Vcc1 is output.

【0008】演算増幅器122、124は、反転増幅回
路を構成しており、演算増幅器122の反転入力端子に
演算増幅器114の出力端子が接続され、非反転入力端
子に第2のバイアス電圧(V2)電源132が接続され
ている。また、演算増幅器122の出力端子は帰還抵抗
R21を介して反転入力端子に接続されるとともに、出
力端子は抵抗R22を介して演算増幅器124の反転入
力端子に接続されている。
The operational amplifiers 122 and 124 form an inverting amplifier circuit. The inverting input terminal of the operational amplifier 122 is connected to the output terminal of the operational amplifier 114, and the non-inverting input terminal is connected to the second bias voltage (V2). Power supply 132 is connected. The output terminal of the operational amplifier 122 is connected to the inverting input terminal via a feedback resistor R21, and the output terminal is connected to the inverting input terminal of the operational amplifier 124 via a resistor R22.

【0009】また、演算増幅器124の非反転入力端子
には、抵抗R23、R24の並列回路を介して第2のバ
イアス電圧(V2)電源132に接続されている。ま
た、演算増幅器124の出力端子は帰還抵抗R25を介
して反転入力端子に接続され、この出力端子が上述した
DC回路の第2の出力端子out2となっている。この
第2の出力端子out2より、Vcc2に最適なバイア
ス電圧V2による出力電圧Vout2が出力される。こ
こで抵抗R22と抵抗R23の抵抗値が等しく、抵抗R
24と抵抗R25の抵抗値が等しいものとする。
The non-inverting input terminal of the operational amplifier 124 is connected to a second bias voltage (V2) power supply 132 via a parallel circuit of resistors R23 and R24. Further, the output terminal of the operational amplifier 124 is connected to the inverting input terminal via the feedback resistor R25, and this output terminal is the second output terminal out2 of the above-described DC circuit. From this second output terminal out2, an output voltage Vout2 with a bias voltage V2 optimal for Vcc2 is output. Here, the resistance values of the resistors R22 and R23 are equal, and the resistance R
It is assumed that the resistance value of the resistor 24 is equal to the resistance value of the resistor R25.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、図3に
示すような構成によってバイアスを与えた場合、2つの
出力電圧Vout2、Vout1を得るために、2経路
分の電流出力用演算増幅器112、114と、演算増幅
器120、122、124が必要となり、回路の素子数
が多くなり、コストアップを招くという問題がある。そ
こで本発明の目的は、2つのバイアス電圧を1経路分の
電流出力と演算増幅器によって与えることができ、素子
数を削減できる基準電圧発生回路を提供することにあ
る。
However, when a bias is applied by the configuration shown in FIG. 3, in order to obtain two output voltages Vout2 and Vout1, two current output operational amplifiers 112 and 114 for two paths are provided. In addition, the operational amplifiers 120, 122, and 124 are required, resulting in a problem that the number of elements in the circuit increases and the cost increases. SUMMARY OF THE INVENTION It is an object of the present invention to provide a reference voltage generating circuit that can supply two bias voltages by a current output for one path and an operational amplifier, thereby reducing the number of elements.

【0011】[0011]

【課題を解決するための手段】本発明は前記目的を達成
するため、第1の基準電圧電源と、第2の基準電圧電源
と、入力電圧を電流出力に変換する電圧−電流変換回路
と、電圧−電流変換回路の出力端子を反転入力端子に接
続するとともに、前記第1の基準電圧電源を非反転入力
端子に接続し、出力端子を反転端子に帰還接続した第1
の反転増幅回路と、前記第1の反転増幅回路の出力端子
を第1の抵抗を介して反転入力端子に接続するととも
に、前記第1の反転増幅回路の非反転入力端子を直列接
続された第3の抵抗と第4の抵抗を介して前記第2の基
準電圧電源に接続し、前記第3の抵抗と第4の抵抗の接
続点を非反転入力端子に接続し、出力端子を反転端子に
帰還接続した第2の反転増幅回路とを有し、第1の抵抗
と第2の抵抗との比と、第3の抵抗と第4の抵抗との比
が等しいものとし、前記第1の反転増幅回路の出力を第
1のバイアス電圧出力とするとともに、前記第2の反転
増幅回路の出力を第2のバイアス電圧出力としたことを
特徴とする。
According to the present invention, there is provided a first reference voltage power supply, a second reference voltage power supply, a voltage-current conversion circuit for converting an input voltage to a current output, and A first reference voltage source connected to a non-inverting input terminal, an output terminal of the voltage-current converting circuit connected to an inverting input terminal, and an output terminal connected back to the inverting terminal;
And an output terminal of the first inverting amplifier circuit is connected to an inverting input terminal via a first resistor, and a non-inverting input terminal of the first inverting amplifier circuit is connected in series. A third reference voltage power supply via a third resistor and a fourth resistor, a connection point between the third resistor and the fourth resistor to a non-inverting input terminal, and an output terminal to an inverting terminal. A second inverting amplifier circuit connected in a feedback manner, wherein the ratio of the first resistor to the second resistor is equal to the ratio of the third resistor to the fourth resistor; The output of the amplifier circuit is a first bias voltage output, and the output of the second inverting amplifier circuit is a second bias voltage output.

【0012】以上のような本発明の基準電圧発生回路に
おいて、第1の反転増幅回路の出力端子には、前記第1
の基準電圧電源の電圧値に対応する出力電圧が出力さ
れ、第2の反転増幅回路の出力端子には、前記第2の基
準電圧電源の電圧値に対応する出力電圧が出力される。
したがって、2つの反転増幅回路によって2つの異なる
バイアス電圧による出力電圧を得ることができ、各バイ
アス電圧に対応して電流出力と反転増幅回路の経路を2
つ設ける必要がなくなるので、素子数を減少でき、回路
構成の簡素化、コストダウンを達成できる。
In the reference voltage generating circuit of the present invention as described above, the output terminal of the first inverting amplifier is connected to the first terminal.
An output voltage corresponding to the voltage value of the reference voltage power supply is output, and an output voltage corresponding to the voltage value of the second reference voltage power supply is output to the output terminal of the second inverting amplifier circuit.
Therefore, output voltages with two different bias voltages can be obtained by the two inverting amplifier circuits, and the current output and the path of the inverting amplifier circuit are two paths in accordance with each bias voltage.
Since it is not necessary to provide one, the number of elements can be reduced, and the circuit configuration can be simplified and the cost can be reduced.

【0013】[0013]

【発明の実施の形態】以下、本発明による基準電圧発生
回路の実施の形態について説明する。図1は、本発明に
よる基準電圧発生回路の構成例を示す回路図である。ま
た、図2は、図1に示す基準電圧発生回路を設けたオー
ディオ信号の記録再生回路(AFMシステム)を示すブ
ロック図であり、図2(A)は記録時の信号経路、図2
(B)は再生時の信号経路を示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a reference voltage generating circuit according to the present invention will be described below. FIG. 1 is a circuit diagram showing a configuration example of a reference voltage generation circuit according to the present invention. FIG. 2 is a block diagram showing an audio signal recording / reproducing circuit (AFM system) provided with the reference voltage generating circuit shown in FIG. 1. FIG. 2A shows a signal path during recording.
(B) shows a signal path at the time of reproduction.

【0014】まず、図2に基づいて、本例のAFMシス
テムの概要について説明する。本例のAFMシステム
は、携帯型の8mmビデオテープレコーダに設けられて
おり、ビデオ信号の記録時には、マイクより入力したオ
ーディオ信号をFM変調してテープに記録する。また、
ビデオ信号の再生時には、テープに記録したオーディオ
信号をFM復調して再生し、ヘッドホンに出力するよう
にしたものである。
First, an outline of the AFM system of the present embodiment will be described with reference to FIG. The AFM system of this example is provided in a portable 8 mm video tape recorder, and when recording a video signal, FM-modulates an audio signal input from a microphone and records it on a tape. Also,
During reproduction of a video signal, an audio signal recorded on a tape is FM-demodulated and reproduced, and output to headphones.

【0015】図2(A)において、オーディオ信号の記
録時には、マイクより入力されたオーディオ信号は、図
示しないオートレベルコントローラによってレベル制限
処理するとともに、音声帯域通過フィルタ回路によって
ノイズ除去した後、入力端子inよりDC回路50に入
力される。DC回路50は、入力されたオーディオ信号
について、素子間の特性のバラツキ等に対するオフセッ
ト補正を行い、電源電圧Vcc1に対応する第1のバイ
アス電圧V1によって調整したオーディオ信号を第1の
出力端子out1よりFM変調系に送出するとともに、
電源電圧Vcc2に対応する第2のバイアス電圧V2に
よって調整したオーディオ信号を第2の出力端子out
2よりヘッドホン出力アンプ60に送出する。
In FIG. 2A, at the time of recording an audio signal, an audio signal input from a microphone is subjected to level limiting processing by an unillustrated auto-level controller, noise is removed by an audio band-pass filter circuit, and then input terminal in is input to the DC circuit 50. The DC circuit 50 performs offset correction on the input audio signal with respect to variations in characteristics between elements and the like, and outputs the audio signal adjusted by the first bias voltage V1 corresponding to the power supply voltage Vcc1 from the first output terminal out1. While sending it to the FM modulation system,
The audio signal adjusted by the second bias voltage V2 corresponding to the power supply voltage Vcc2 is output to the second output terminal out.
2 to the headphone output amplifier 60.

【0016】FM変調系は、信号処理を行うマトリクス
回路(MATRIX)52と、ノイズ除去を行うノイズ
リダクション回路(NR)54と、変調回路(MOD)
56とを有し、この経路でDC回路50からのオーディ
オ信号をFM変調して、図示しない記録再生機構部によ
ってテープに記録する。
The FM modulation system includes a matrix circuit (MATRIX) 52 for performing signal processing, a noise reduction circuit (NR) 54 for removing noise, and a modulation circuit (MOD).
The audio signal from the DC circuit 50 is FM-modulated along this path and recorded on a tape by a recording / reproducing mechanism (not shown).

【0017】また、図2(B)において、オーディオ信
号の再生時には、記録再生機構部によってテープより再
生されたFM変調オーディオ信号を復調回路56で復調
し、ノイズリダクション回路54、マトリクス回路52
を通り、この復調オーディオ信号をDC回路50に入力
する。DC回路50では、入力した復調オーディオ信号
をオフセット補正し、電源電圧Vcc2に対応する第2
のバイアス電圧V2によって調整したオーディオ信号を
第2の出力端子out2よりヘッドホン出力アンプ60
に送出する。
In FIG. 2B, at the time of reproducing an audio signal, an FM-modulated audio signal reproduced from a tape by a recording / reproducing mechanism is demodulated by a demodulation circuit 56, and a noise reduction circuit 54 and a matrix circuit 52 are provided.
, And inputs the demodulated audio signal to the DC circuit 50. In the DC circuit 50, the input demodulated audio signal is offset-corrected and a second signal corresponding to the power supply voltage Vcc2 is corrected.
The audio signal adjusted by the bias voltage V2 of the headphone output amplifier 60 from the second output terminal out2.
To send to.

【0018】すなわち、このようなAFMシステムで
は、その低電力化を図るべく、2種類の電源Vcc1、
Vcc2を設け、オーディオ信号の出力を行うヘッドホ
ン出力用アンプ60についてはVcc1と等しい、もし
くは大きい方の電源Vcc2を用い、その他のほとんど
の回路については小さい方の電源Vcc1を用いる。そ
して、DC回路50では、上述のようなオーディオ信号
の記録、再生時において、各電源Vcc1、Vcc2に
最適なバイアス電圧V1、V2を与えるものである。
That is, in such an AFM system, two types of power supplies Vcc1,
Vcc2 is provided, and a headphone output amplifier 60 that outputs an audio signal uses a power supply Vcc2 that is equal to or greater than Vcc1, and uses a smaller power supply Vcc1 for most other circuits. The DC circuit 50 applies the optimum bias voltages V1 and V2 to the power supplies Vcc1 and Vcc2 during recording and reproduction of the audio signal as described above.

【0019】以下、図1に基づいて、本例のDC回路5
0の詳細について説明する。このDC回路50は、入力
端子inに入力される電圧信号をオフセット補正して電
流信号に変換する電圧−電流変換回路部50Aと、この
電圧−電流変換回路部50Aからの電流出力に基づいて
2種類のバイアス電圧出力Vout1、Vout2を得
るための反転増幅回路部50Bとから構成されている。
このように、入力電圧を電流に変換して、反転増幅回路
によってバイアス調整を行う構成により、非反転増幅回
路を用いた構成に比べ、低消費電力化を図るものとなっ
ている。
Hereinafter, the DC circuit 5 of the present embodiment will be described with reference to FIG.
0 will be described in detail. The DC circuit 50 includes a voltage-current conversion circuit unit 50A that offset-corrects a voltage signal input to the input terminal in and converts the voltage signal into a current signal, and a DC-current conversion circuit unit 50A based on the current output from the voltage-current conversion circuit unit 50A. And an inverting amplifier circuit 50B for obtaining various types of bias voltage outputs Vout1 and Vout2.
As described above, the configuration in which the input voltage is converted to the current and the bias is adjusted by the inverting amplifier circuit achieves lower power consumption than the configuration using the non-inverting amplifier circuit.

【0020】次に、電圧−電流変換回路部50Aは、抵
抗R1と外付けコンデンサC1との直流回路によって構
成されるローパスフィルタと、抵抗R2及び演算増幅器
70、72、74によって構成される電圧−電流変換回
路とを有する。入力端子inに入力された電圧信号は、
ローパスフィルタによって高周波成分が除去され、電圧
−電流変換回路に供給される。
Next, the voltage-current conversion circuit section 50A includes a low-pass filter constituted by a DC circuit of a resistor R1 and an external capacitor C1, and a voltage-current filter constituted by a resistor R2 and operational amplifiers 70, 72 and 74. A current conversion circuit. The voltage signal input to the input terminal in is
The high-frequency component is removed by the low-pass filter and supplied to the voltage-current conversion circuit.

【0021】電圧−電流変換回路では、抵抗R2によっ
て入力電圧の交流振幅成分に対応する電流を生成し、演
算増幅器70、72の反転入力端子に入力する。演算増
幅器70では、直流電流を生成して反転入力端子に帰還
し、これを電流出力用の演算増幅器72の反転端子に供
給する。また、演算増幅器74は、前出のローパスフィ
ルタによって除去された成分V10と、演算増幅器70
の反転入力端子をイマジナリショートしている。
In the voltage-current conversion circuit, a current corresponding to the AC amplitude component of the input voltage is generated by the resistor R2 and input to the inverting input terminals of the operational amplifiers 70 and 72. The operational amplifier 70 generates a DC current, feeds it back to the inverting input terminal, and supplies it to the inverting terminal of the operational amplifier 72 for current output. The operational amplifier 74 includes the component V10 removed by the low-pass filter described above and the operational amplifier 70.
Of the inverting input terminal is short-circuited.

【0022】このような構成により、演算増幅器72か
ら入力電圧の交流振幅成分に対応する電流信号のみが出
力される。そして、演算増幅器72の電流出力は、反転
増幅回路部50Bに供給される。反転増幅回路部50B
は、第1の反転増幅回路を構成する演算増幅器80と、
第2の反転増幅回路を構成する演算増幅器82を有す
る。
With such a configuration, the operational amplifier 72 outputs only a current signal corresponding to the AC amplitude component of the input voltage. Then, the current output of the operational amplifier 72 is supplied to the inverting amplifier circuit unit 50B. Inverting amplifier circuit 50B
Comprises: an operational amplifier 80 forming a first inverting amplifier circuit;
It has an operational amplifier 82 constituting a second inverting amplifier circuit.

【0023】まず、演算増幅器72の出力端子は、演算
増幅器80の反転入力端子に接続される。また、演算増
幅器80の非反転入力端子に第1のバイアス電圧(V
1)電源90が接続されている。また、演算増幅器80
の出力端子は、帰還抵抗R3を介して反転入力端子に接
続されている。また、演算増幅器80の出力端子は抵抗
R4を介して演算増幅器82の反転入力端子に接続され
ている。また、第1のバイアス電圧(V1)電源90と
第2のバイアス電圧(V2)電源92は、直列接続され
た抵抗R5、R6を介して接続され、各抵抗R5、R6
の接続点が演算増幅器82の非反転入力端子に接続され
ている。また、演算増幅器82の出力端子は、帰還抵抗
R7を介して反転入力端子に接続されている。そして、
抵抗R4と抵抗R7との比と、抵抗R5と抵抗R6との
比が等しい、すなわちR4×R6=R5×R7となって
いる。
First, the output terminal of the operational amplifier 72 is connected to the inverting input terminal of the operational amplifier 80. The first bias voltage (V) is applied to the non-inverting input terminal of the operational amplifier 80.
1) Power supply 90 is connected. The operational amplifier 80
Is connected to an inverting input terminal via a feedback resistor R3. The output terminal of the operational amplifier 80 is connected to the inverting input terminal of the operational amplifier 82 via the resistor R4. The first bias voltage (V1) power supply 90 and the second bias voltage (V2) power supply 92 are connected via series-connected resistors R5 and R6, and each of the resistors R5 and R6
Is connected to the non-inverting input terminal of the operational amplifier 82. The output terminal of the operational amplifier 82 is connected to an inverting input terminal via a feedback resistor R7. And
The ratio between the resistors R4 and R7 is equal to the ratio between the resistors R5 and R6, that is, R4 × R6 = R5 × R7.

【0024】このような構成により、演算増幅器80の
出力端子は、上述したDC回路50の第1の出力端子o
ut1となっている。この第1の出力端子out1よ
り、Vcc1に最適なバイアス電圧V1による出力電圧
Vout1が出力される。また、演算増幅器82の出力
端子は、上述したDC回路50の第2の出力端子out
2となっている。この第2の出力端子out2より、V
cc2に最適なバイアス電圧V2による出力電圧Vou
t2が出力される。
With such a configuration, the output terminal of the operational amplifier 80 is connected to the first output terminal o of the DC circuit 50 described above.
ut1. From this first output terminal out1, an output voltage Vout1 with a bias voltage V1 optimal for Vcc1 is output. The output terminal of the operational amplifier 82 is connected to the second output terminal out of the DC circuit 50 described above.
It is 2. From the second output terminal out2, V
Output voltage Vou by bias voltage V2 optimal for cc2
t2 is output.

【0025】次に、以上のような構成の反転増幅回路部
50Bにおける出力電圧Vout1、Vout2につい
て説明する。なお、抵抗R5=k×R4、抵抗R6=k
×R7とし、V2≧V1とする。また、演算増幅器82
の非反転入力端子における電圧値をV3とする。
Next, the output voltages Vout1 and Vout2 in the inverting amplifier circuit section 50B having the above configuration will be described. Note that the resistance R5 = k × R4 and the resistance R6 = k
× R7, and V2 ≧ V1. The operational amplifier 82
V3 is the voltage value at the non-inverting input terminal.

【0026】まず、Vout1=V1である。次に、V
3は
First, Vout1 = V1. Next, V
3 is

【数1】で表される。## EQU1 ##

【数1】 また、Vout2=V3+{(V3−V1)/R4}×R7 ={1+(R7/R4)}×V3−(R7/R4)×V1 ={(R4×V2+R7×V1)/R4}−(R7/R4)×V1 =V2 よって、Vcc1の経路にはVcc1に最適なバイアス
V1を与え、Vcc2の経路にはVcc2に最適なバイ
アスV2を与えることができる。なお、各バイアス電圧
電源90、92を可変電圧として変化させた場合にも同
様になり、電源電圧を変化させる装置においても追従可
能である。
(Equation 1) Also, Vout2 = V3 + {(V3-V1) / R4} × R7 = {1+ (R7 / R4)} × V3- (R7 / R4) × V1 = {(R4 × V2 + R7 × V1) / R4} − (R7 / R4) × V1 = V2 Therefore, the optimal bias V1 for Vcc1 can be applied to the Vcc1 path, and the optimal bias V2 for Vcc2 can be applied to the Vcc2 path. The same applies to a case where each of the bias voltage power supplies 90 and 92 is changed as a variable voltage, and it is possible to follow a power supply voltage changing apparatus.

【0027】[0027]

【発明の効果】以上説明したように本発明の基準電圧発
生回路では、電圧−電流変換回路による1つの電流出力
に基づいて、2段に接続した反転増幅回路の各出力端子
より、第1のバイアス電圧出力と第2のバイアス電圧出
力を得ることができる。したがって、2つのバイアス電
圧に対応して電流出力と反転増幅回路の経路を2つ設け
る必要がなくなるので、素子数を減少でき、回路構成の
簡素化、コストダウンを達成できる効果がある。
As described above, in the reference voltage generating circuit of the present invention, based on one current output from the voltage-current conversion circuit, the first output terminal of the inverting amplifier circuit connected in two stages is used as the first output terminal. A bias voltage output and a second bias voltage output can be obtained. Therefore, there is no need to provide two paths for the current output and the inverting amplifier circuit corresponding to the two bias voltages, so that the number of elements can be reduced, and the circuit configuration can be simplified and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による基準電圧発生回路の構成例を示す
回路図である。
FIG. 1 is a circuit diagram showing a configuration example of a reference voltage generation circuit according to the present invention.

【図2】図1に示す基準電圧発生回路を設けたオーディ
オ信号の記録再生回路を示すブロック図であり、図2
(A)は記録時の信号経路、図2(B)は再生時の信号
経路を示す。
FIG. 2 is a block diagram showing an audio signal recording / reproducing circuit provided with the reference voltage generating circuit shown in FIG. 1;
2A shows a signal path at the time of recording, and FIG. 2B shows a signal path at the time of reproduction.

【図3】従来のDC回路の構成例を示す回路図である。FIG. 3 is a circuit diagram illustrating a configuration example of a conventional DC circuit.

【符号の説明】[Explanation of symbols]

50A……電圧−電流変換回路部、50B……反転増幅
回路部、70、72、74、80、82……演算増幅
器、90、92……バイアス電圧電源。
50A... Voltage-current conversion circuit section, 50B... Inverting amplification circuit section, 70, 72, 74, 80, 82... Operational amplifier, 90, 92.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉澤 幸恵 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 吉原 正樹 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内 (72)発明者 戸口田 和恵 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内 (72)発明者 久保田 義浩 愛知県名古屋市西区康生通2丁目20番1号 株式会社メイテック内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Sachie Yoshizawa 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Masaki Yoshihara 5-1 Noguchikita, Kokubu-shi, Kagoshima Sony (72) Inventor Kazue Toguchida 5-1 Noguchikita, Kokubu-shi, Kagoshima Prefecture Sony Kokubu Corporation (72) Inventor Yoshihiro Kubota 2-20-1, Yasutori, Nishi-ku, Nagoya-shi, Aichi Meitec Corporation Inside

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1の基準電圧電源と、 第2の基準電圧電源と、 入力電圧を電流出力に変換する電圧−電流変換回路と、 電圧−電流変換回路の出力端子を反転入力端子に接続す
るとともに、前記第1の基準電圧電源を非反転入力端子
に接続し、出力端子を反転端子に帰還接続した第1の反
転増幅回路と、 前記第1の反転増幅回路の出力端子を第1の抵抗を介し
て反転入力端子に接続するとともに、前記第1の反転増
幅回路の非反転入力端子を直列接続された第3の抵抗と
第4の抵抗を介して前記第2の基準電圧電源に接続し、
前記第3の抵抗と第4の抵抗の接続点を非反転入力端子
に接続し、出力端子を反転端子に帰還接続した第2の反
転増幅回路とを有し、 第1の抵抗と第2の抵抗との比と、第3の抵抗と第4の
抵抗との比が等しく、 前記第1の反転増幅回路の出力を第1のバイアス電圧出
力とするとともに、前記第2の反転増幅回路の出力を第
2のバイアス電圧出力とした、 ことを特徴とする基準電圧発生回路。
1. A first reference voltage power supply, a second reference voltage power supply, a voltage-current conversion circuit for converting an input voltage to a current output, and an output terminal of the voltage-current conversion circuit connected to an inverting input terminal. And a first inverting amplifier circuit in which the first reference voltage power supply is connected to a non-inverting input terminal and an output terminal is feedback-connected to an inverting terminal; and an output terminal of the first inverting amplifier circuit is a first inverting amplifier circuit. A non-inverting input terminal of the first inverting amplifier circuit is connected to the second reference voltage power supply via a third resistor and a fourth resistor connected in series, while being connected to an inverting input terminal via a resistor. And
A second inverting amplifier circuit in which a connection point between the third resistor and the fourth resistor is connected to a non-inverting input terminal, and an output terminal is feedback-connected to an inverting terminal; The ratio between the resistance and the ratio between the third resistance and the fourth resistance is equal, and the output of the first inverting amplifier is used as the first bias voltage output, and the output of the second inverting amplifier is output. A reference voltage generation circuit, wherein is a second bias voltage output.
【請求項2】 前記第2の基準電圧電源の電圧レベル
は、前記第1の基準電圧電源の電圧レベル以上であるこ
とを特徴とする請求項1記載の基準電圧発生回路。
2. The reference voltage generating circuit according to claim 1, wherein a voltage level of said second reference voltage power supply is equal to or higher than a voltage level of said first reference voltage power supply.
【請求項3】 前記電圧−電流変換回路は、入力電圧の
オフセット補正を行うとともに、入力電圧の交流振幅成
分に対応する電流出力を生成し、この電流出力を前記第
1の反転増幅回路の反転入力端子に供給することを特徴
とする請求項1記載の基準電圧発生回路。
3. The voltage-current conversion circuit performs offset correction of an input voltage, generates a current output corresponding to an AC amplitude component of the input voltage, and outputs the current output to an inversion of the first inversion amplification circuit. 2. The reference voltage generation circuit according to claim 1, wherein the reference voltage is supplied to an input terminal.
【請求項4】 前記各基準電圧電源を少なくとも1つを
可変電圧電源としたことを特徴とする請求項1記載の基
準電圧発生回路。
4. The reference voltage generating circuit according to claim 1, wherein at least one of said reference voltage power supplies is a variable voltage power supply.
JP28338197A 1997-10-16 1997-10-16 Reference voltage generator Expired - Fee Related JP3767123B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28338197A JP3767123B2 (en) 1997-10-16 1997-10-16 Reference voltage generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28338197A JP3767123B2 (en) 1997-10-16 1997-10-16 Reference voltage generator

Publications (2)

Publication Number Publication Date
JPH11122058A true JPH11122058A (en) 1999-04-30
JP3767123B2 JP3767123B2 (en) 2006-04-19

Family

ID=17664782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28338197A Expired - Fee Related JP3767123B2 (en) 1997-10-16 1997-10-16 Reference voltage generator

Country Status (1)

Country Link
JP (1) JP3767123B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102097307B1 (en) * 2019-01-15 2020-04-06 어보브반도체 주식회사 Current demodulation device of wireless power transmission receiving terminal

Also Published As

Publication number Publication date
JP3767123B2 (en) 2006-04-19

Similar Documents

Publication Publication Date Title
JP2002223132A (en) Sound reproducing device and method
US20050200405A1 (en) Audio signal amplification method and apparatus
JP4748534B2 (en) Balanced amplifier and electronic circuit
JPH04250710A (en) Audio circuit
JPH11122058A (en) Reference voltage generation circuit
US5325440A (en) Loudness control circuit
JP3106718B2 (en) Speaker drive
JP3054579B2 (en) VTR equalizer circuit
JP3438593B2 (en) Amplitude adjustment device, amplitude compression device and amplitude expansion device
JP3525632B2 (en) Sound reproduction device
JP2574356Y2 (en) FM demodulator for FM receiver
JP2872514B2 (en) Noise reduction regenerative amplifier
JP2584525B2 (en) Pulse noise correction circuit
JPH0734535B2 (en) Filter circuit
KR900003542Y1 (en) Noise minimising circuit of reproduce white signal
JPH11205087A (en) Impedance converting circuit, video equipment, audio equipment and communication equipment
JPH11275682A (en) Sound reproducer
JPH01278116A (en) Clamping circuit
JPH09204736A (en) Magnetic recording/reproducing device
JPS62143505A (en) Fm signal demodulator
JPH11186857A (en) Low power output device
JPH11163641A (en) Low power output device
JP2004056807A (en) Signal output apparatus and stereo unit
JPH10241105A (en) Reproduction equalizer circuit
JPS5845849B2 (en) electronic circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees