JPH11186857A - Low power output device - Google Patents

Low power output device

Info

Publication number
JPH11186857A
JPH11186857A JP35459597A JP35459597A JPH11186857A JP H11186857 A JPH11186857 A JP H11186857A JP 35459597 A JP35459597 A JP 35459597A JP 35459597 A JP35459597 A JP 35459597A JP H11186857 A JPH11186857 A JP H11186857A
Authority
JP
Japan
Prior art keywords
voltage
current
output
circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35459597A
Other languages
Japanese (ja)
Inventor
Yoshihiro Kubota
義浩 久保田
Yoshio Uno
慶生 宇野
Toshiya Murakami
敏哉 村上
Miyuki Kobayashi
幸 小林
Yukie Yoshizawa
幸恵 吉澤
Masaki Yoshihara
正樹 吉原
Kazue Toguchida
和恵 戸口田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP35459597A priority Critical patent/JPH11186857A/en
Publication of JPH11186857A publication Critical patent/JPH11186857A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a low power output device where a dynamic range of its output stage is ensured with a low power supply voltage and distortion in an output signal is suppressed. SOLUTION: An inverting amplifier is configured with a pre-stage voltage amplifier circuit 100, a post-stage current amplifier circuit 200, and a negative feedback circuit 300 that feeds back an output of the current amplifier circuit 200 to an inverting input terminal of the voltage amplifier circuit 100. The voltage amplifier circuit 100 provides an output of a difference voltage between an input voltage from a signal source 400 and a bias voltage from a reference voltage Vref to a 1st resistor R103. The 1st resistor R103 converts an output voltage from the voltage amplifier circuit 100 into a current and the current amplifier circuit 200 amplifies the current based on a mirror ratio by mirror circuits 202, 204. A resistor R104 (2nd resistor) is connected between an input stage and an output stage of the mirror circuits 202, 204 to control a loop gain.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば信号処理系
より送られてきたオーディオ信号を音響出力部に出力す
るための出力段増幅器に利用される低電力出力装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a low power output device used for an output stage amplifier for outputting, for example, an audio signal sent from a signal processing system to an audio output unit.

【0002】[0002]

【従来の技術】従来より、例えば図5に示すような増幅
器が知られている。この増幅器では、入力信号源2から
の入力信号を抵抗RA を介してトランジスタQA 、Q
B 、QC 、QD によって構成される差動入力回路に入力
する。この差動入力回路には、基準電圧V0 の分圧抵抗
B 、RC によるバイアス電圧が供給されており、この
バイアス電圧と入力電圧との差分出力を増幅段のトラン
ジスタQE に供給している。
2. Description of the Related Art Conventionally, for example, an amplifier as shown in FIG. 5 has been known. In this amplifier, the input signal from the input signal source 2 via the resistor R A transistor Q A, Q
B, and inputs Q C, the differential input circuit formed by Q D. The differential input circuit, dividing resistors R B of the reference voltage V 0, is supplied with a bias voltage by R C, and supplies a differential output between the bias voltage and the input voltage to the transistor Q E of the amplifier stage ing.

【0003】トランジスタQE のエミッタ出力は、出力
段のトランジスタQF のベースに供給され、トランジス
タQF のエミッタ出力がコンデンサCを介して負荷RL
に供給される。また、トランジスタQF のエミッタに
は、基準電圧V0 及び抵抗RB、RC によるバイアス電
圧が供給されている。
[0003] transistor emitter output of Q E is supplied to the base of the transistor Q F of the output stage, transistor Q emitter output of F via a capacitor C load RL
Supplied to Further, the emitter of the transistor Q F is the reference voltage V 0 and the resistor R B, a bias voltage by R C are supplied.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述の
ような構成の増幅器では、出力段にエミッタ出力を用い
ているために、電源電圧に余裕のある場合にしか使用で
きない。したがって、例えば携帯型の電池駆動式オーデ
ィオ装置等のように、電源電圧が最低で2.7V程度と
なり、出力レベルが−1dBm(600Ω)程度必要と
なるものにおいては、出力段のNPN型トランジスタQ
F の電圧増幅率VF がダイナミックレンジを制限してし
まう。また、入力段の各トランジスタQA 、QB 、Q
C 、QD と抵抗RB で正転増幅器を構成しているため、
入力の信号が振れ、入力段の各トランジスタQA
B、QC 、QD によるアーリ効果のため、歪みが悪化
する原因にもなっていた。
However, the amplifier having the above-mentioned configuration can be used only when there is a margin in the power supply voltage because the output of the amplifier uses the emitter output. Therefore, for example, such as a portable battery-powered audio device, which requires a power supply voltage of at least about 2.7 V and an output level of about -1 dBm (600Ω), an NPN transistor Q in the output stage is required.
Voltage amplification factor V F of the F will limit the dynamic range. Also, each transistor Q A , Q B , Q in the input stage
C, because it constitutes a forward amplifiers Q D and a resistor R B,
The input signal swings, and the transistors Q A ,
For Q B, Q C, Early effect by Q D, has also become a cause of distortion is worse.

【0005】そこで本発明の目的は、低電源電圧により
出力段のダイナミックレンジを確保でき、また、出力信
号の歪みを抑制することができる低電力出力装置を提供
することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a low power output device which can secure a dynamic range of an output stage with a low power supply voltage and can suppress distortion of an output signal.

【0006】[0006]

【課題を解決するための手段】本発明は前記目的を達成
するため、信号処理系より送られてきた入力電圧を増幅
して負荷に出力する低電力出力装置において、前記入力
電圧を入力する反転入力端子と所定の基準電圧を入力す
る非反転入力端子とを有し、前記入力電圧信号と基準電
圧との差分を増幅して出力する電圧増幅回路と、前記電
圧増幅回路の電圧出力を電流に変換する第1の抵抗と、
前記第1の抵抗の出力電流を増幅して負荷に出力する電
流増幅回路と、前記電流増幅回路の入力端子にバイアス
電流を供給するバイアス電流供給回路と、前記電流増幅
回路の電流出力を帰還抵抗を介して前記電圧増幅回路の
反転入力端子に帰還させる負帰還回路とを有することを
特徴とする。また本発明は、前記電流増幅回路が、前記
第1の抵抗の出力電流をミラー比によって増幅するミラ
ー回路を有し、前記ミラー回路の入力段と出力段の間を
第2の抵抗を介して接続したことを特徴とする。
According to the present invention, there is provided a low power output apparatus for amplifying an input voltage sent from a signal processing system and outputting the amplified input voltage to a load. A voltage amplifier circuit having an input terminal and a non-inverting input terminal for inputting a predetermined reference voltage, amplifying and outputting a difference between the input voltage signal and the reference voltage, and converting a voltage output of the voltage amplifier circuit into a current. A first resistor to convert;
A current amplifier circuit for amplifying the output current of the first resistor and outputting the amplified current to a load; a bias current supply circuit for supplying a bias current to an input terminal of the current amplifier circuit; And a negative feedback circuit that feeds back to the inverting input terminal of the voltage amplifying circuit through the negative feedback circuit. Further, according to the present invention, the current amplifying circuit has a mirror circuit for amplifying an output current of the first resistor by a mirror ratio, and a second resistor connects between an input stage and an output stage of the mirror circuit. It is characterized by being connected.

【0007】本発明の低電力出力装置において、入力信
号は前段の電圧増幅回路に入力され、基準電圧との差分
が電圧増幅されて第1の抵抗に供給される。第1の抵抗
では、電圧増幅回路の出力が電圧−電流変換されて、後
段の電流増幅回路に供給される。この第1の抵抗によ
り、電圧増幅回路の出力振幅を抑え、十分なダイナミッ
クレンジを確保できる。次に、電流増幅回路は、第1の
抵抗からの出力を電流増幅する。また、電流増幅回路の
入力端子にはバイアス電流供給回路によるバイアス電流
が供給されており、バイアスされた増幅電流が負荷に出
力される。
In the low power output device according to the present invention, the input signal is input to the preceding voltage amplifier circuit, and the difference between the input signal and the reference voltage is amplified and supplied to the first resistor. In the first resistor, the output of the voltage amplifying circuit is subjected to voltage-to-current conversion and supplied to the current amplifying circuit at the subsequent stage. With the first resistor, the output amplitude of the voltage amplifier circuit can be suppressed, and a sufficient dynamic range can be secured. Next, the current amplifier circuit current-amplifies the output from the first resistor. A bias current from a bias current supply circuit is supplied to an input terminal of the current amplifier circuit, and the biased amplified current is output to a load.

【0008】また、電流増幅回路の出力を帰還抵抗を介
して電圧増幅回路の反転入力端子に帰還することによ
り、反転増幅器を構成し、前記電圧増幅回路に対する基
準電圧の振れをなくし、出力信号の歪みを抑制できる。
また、電流増幅回路は、例えばミラー比によって電流を
増幅するミラー回路であり、このミラー回路の入力段と
出力段の間を第2の抵抗を介して接続することによりル
ープゲインを下げ、負荷変動に対する発振をして抑制す
るとともに、負荷が軽いときでも、出力段のミラー回路
の電流をある程度流し、位相余裕をとることができる。
The output of the current amplifier circuit is fed back to the inverting input terminal of the voltage amplifier circuit via a feedback resistor, thereby forming an inverting amplifier, eliminating the fluctuation of the reference voltage with respect to the voltage amplifier circuit and reducing the output signal. Distortion can be suppressed.
The current amplifying circuit is a mirror circuit that amplifies a current by, for example, a mirror ratio. By connecting the input stage and the output stage of the mirror circuit via a second resistor, the loop gain is reduced, and the load fluctuation is reduced. In addition to suppressing the oscillation of the output stage, even when the load is light, it is possible to allow a certain amount of current to flow through the mirror circuit in the output stage, thereby obtaining a phase margin.

【0009】[0009]

【発明の実施の形態】以下、本発明による低電力出力装
置の実施の形態について説明する。図1は、本発明によ
る低電力出力装置の構成例の概要を示すブロック図であ
り、図2は、図1に示す低電力出力装置の後段の電流増
幅回路を等価回路で示す回路図である。図示のように、
本例の低電力出力装置は、前段の電圧増幅回路100
と、後段の電流増幅回路200と、電流増幅回路200
の出力を電圧増幅回路100の反転入力端子に帰還させ
る負帰還回路300を有する反転増幅器(EPBUF)
として構成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a low power output device according to the present invention will be described below. FIG. 1 is a block diagram showing an outline of a configuration example of a low power output device according to the present invention, and FIG. 2 is a circuit diagram showing an equivalent circuit of a current amplifier circuit at a subsequent stage of the low power output device shown in FIG. . As shown,
The low-power output device of the present example includes a voltage amplifying circuit 100 of the preceding stage.
, A current amplification circuit 200 at the subsequent stage, and a current amplification circuit 200
Inverting amplifier (EPBUF) having a negative feedback circuit 300 for feeding the output of the inverter to the inverting input terminal of the voltage amplifying circuit 100
Is configured as

【0010】電圧増幅回路100は、信号源(信号処理
系)400より送られてきた入力電圧を抵抗R101 を介
して反転入力端子(−)に入力するとともに、基準電圧
re f によるバイアス電圧を非反転入力端子(+)に入
力しており、各入力端子に供給される電圧の差分電圧を
出力端子より出力し、電流増幅回路200に供給する。
電流増幅回路200は、図2に示すように、抵抗R103
(第1の抵抗)を通して電圧増幅回路100からの出力
電圧を電流に変換し、電源Vcc側に設けたミラー回路
202及び接地GND側に設けたミラー回路204のミ
ラー比により、電流増幅を行うものである。
[0010] voltage amplification circuit 100, an input voltage sent from the signal source (signal processing system) 400 inverting input terminal through a resistor R101 (-) as well as input to the bias voltage by the reference voltage V re f The differential voltage of the voltage supplied to the non-inverting input terminal (+) and supplied to each input terminal is output from the output terminal and supplied to the current amplifier circuit 200.
The current amplifying circuit 200 includes a resistor R103 as shown in FIG.
(1st resistor) converts the output voltage from the voltage amplifier circuit 100 into a current, and amplifies the current by the mirror ratio of the mirror circuit 202 provided on the power supply Vcc side and the mirror circuit 204 provided on the ground GND side. It is.

【0011】また、電流増幅回路200の各ミラー回路
202、204の入力段側には、基準電圧Vref 、トラ
ンジスタQ01、Q02、Q03、Q04及び定電流源410、
420により、センタバイアス電流が供給されている。
また、電流増幅回路200の各ミラー回路202、20
4の入力段と出力段の間には、抵抗R104 (第2の抵
抗)が接続されている。また、電流増幅回路200の各
ミラー回路202、204の出力段は、コンデンサCを
介して負荷RLに接続されている。さらに、電流増幅回
路200の各ミラー回路202、204の出力段は、帰
還抵抗R102 を介して電圧増幅回路100の反転入力端
子(−)に接続されている。
On the input side of each of the mirror circuits 202 and 204 of the current amplifying circuit 200, a reference voltage V ref , transistors Q01, Q02, Q03, Q04 and a constant current source 410,
420 supplies a center bias current.
Further, each of the mirror circuits 202 and 20 of the current amplifying circuit 200
A resistor R104 (second resistor) is connected between the input stage and the output stage. The output stage of each of the mirror circuits 202 and 204 of the current amplification circuit 200 is connected to the load RL via the capacitor C. Further, the output stage of each of the mirror circuits 202 and 204 of the current amplifying circuit 200 is connected to the inverting input terminal (-) of the voltage amplifying circuit 100 via the feedback resistor R102.

【0012】以上のような構成の反転増幅器では、アン
プゲインAが抵抗R101 、抵抗R102 で決定され、A=
R102 /R101 となる。このような反転増幅器を構成し
たことにより、入力信号が振れた場合でも、抵抗R101
と抵抗R102 の経路によるイマジナリショートによっ
て、基準電圧側が振れないため、電圧増幅回路100の
入力段を構成する差動対のトランジスタのアーリー効果
が見えず、歪みにも有利である。
In the inverting amplifier having the above configuration, the amplifier gain A is determined by the resistors R101 and R102.
R102 / R101. By configuring such an inverting amplifier, even if the input signal swings, the resistance R101
Since the reference voltage side does not fluctuate due to the imaginary short circuit caused by the path of the resistor R102 and the resistor R102, the Early effect of the transistors of the differential pair constituting the input stage of the voltage amplifying circuit 100 cannot be seen, which is advantageous for distortion.

【0013】図3は、以上のような低電力出力装置のさ
らに詳細な等価回路の構成を示す回路図である。以下、
本図に基づいて、本例の詳細な動作について説明する。
まず、前段の電圧増幅回路100の構成について説明す
る。この電圧増幅回路100は、AB級動作を行うもの
であり、入力段は、トランジスタQ1〜Q4により構成
される。そして、入力端子inより抵抗R1(R101 )
を介してトランジスタQ2のベース(反転端子)に入力
される入力電圧と、入力端子biより抵抗R2を介して
トランジスタQ1のベース(非反転端子)に入力される
バイアス電圧の差分出力をトランジスタQ5に出力す
る。
FIG. 3 is a circuit diagram showing a more detailed equivalent circuit configuration of the low power output device as described above. Less than,
The detailed operation of this example will be described with reference to FIG.
First, the configuration of the voltage amplification circuit 100 in the preceding stage will be described. This voltage amplifying circuit 100 performs a class AB operation, and an input stage is constituted by transistors Q1 to Q4. Then, a resistor R1 (R101) is input from the input terminal in.
The difference output between the input voltage input to the base (inverting terminal) of the transistor Q2 via the input terminal bi and the bias voltage input from the input terminal bi to the base (non-inverting terminal) of the transistor Q1 via the resistor R2 is output to the transistor Q5. Output.

【0014】トランジスタQ5に出力された差分出力
は、トランジスタQ6、Q7で構成され、抵抗R6によ
ってゲインされるミラー回路により、出力段のトランジ
スタQ9、Q10に伝達される。トランジスタQ9、Q
10は、プッシュプル動作を行うものであり、バイアス
電流を流すために、抵抗R4、R5及びトランジスタQ
8により、2VF の電圧を与えている。
The difference output output to the transistor Q5 is transmitted to the output stage transistors Q9 and Q10 by a mirror circuit composed of transistors Q6 and Q7 and gained by a resistor R6. Transistors Q9, Q
Numeral 10 is for performing a push-pull operation. In order to allow a bias current to flow, resistors R4 and R5 and a transistor Q
8, a voltage of 2V F is given.

【0015】抵抗R4、R5及びトランジスタQ8は、
トランジスタQ9、Q10に出力される信号のクロスオ
ーバー歪みを改善する目的、及びトランジスタQ9、Q
10のアイドリング電流を抵抗R4、R5の抵抗値によ
って絞る目的で設けたものである。そして、トランジス
タQ9、Q10より出力された差分電圧出力は、抵抗R
8(抵抗R103 )により電流に変換される。抵抗R8
は、電流増幅回路200の入力段の接続点αにおいて、
センタバイアスに接続され、信号の変化分の電流が、こ
の抵抗R8に流れ、次段の電流増幅回路200に供給さ
れる。また、この抵抗R8の抵抗値を小さくすること
で、トランジスタQ9、Q10の出力振幅を抑え、電圧
増幅回路100のダイナミックレンジを確保する。
The resistors R4 and R5 and the transistor Q8 are
Purpose of improving crossover distortion of signals output to transistors Q9 and Q10, and
10 is provided for the purpose of reducing the idling current by the resistance values of the resistors R4 and R5. The difference voltage output from the transistors Q9 and Q10 is equal to the resistance R
8 (resistor R103). Resistance R8
At the connection point α of the input stage of the current amplification circuit 200,
A current corresponding to a change in signal flows through the resistor R8 and is supplied to the current amplification circuit 200 in the next stage. Further, by reducing the resistance value of the resistor R8, the output amplitude of the transistors Q9 and Q10 is suppressed, and the dynamic range of the voltage amplifier circuit 100 is secured.

【0016】電流増幅回路200は、トランジスタQ1
7、Q21とトランジスタQ20、Q22でミラー回路
を構成し、このミラー比で電流をゲインし、出力端子o
utに接続される負荷RLに十分な電流を供給してい
る。また、トランジスタQ18、Q19(トランジスタ
Q03、Q04)に流れるバイアス電流は、トランジスタQ
11、Q12(トランジスタQ01、Q02)の掛け数を増
やし、ベース−エミッタ電圧VBEを大きくすることによ
って絞り、トランジスタQ18、Q19のアイドリング
電流を減らすようにしている。
The current amplifying circuit 200 includes a transistor Q1
7, Q21 and transistors Q20, Q22 constitute a mirror circuit, and a current is gained by this mirror ratio, and an output terminal o
Sufficient current is supplied to the load RL connected to ut. The bias current flowing through the transistors Q18 and Q19 (transistors Q03 and Q04)
11 and 12 (transistors Q01 and Q02) are multiplied and the base-emitter voltage V BE is increased to reduce the idling current of the transistors Q18 and Q19.

【0017】トランジスタQ16は、PNPトランジス
タQ17、Q21によるミラー回路のベース電流IB
障のための電流源で、トランジスタQ21が電流を流す
とき、トランジスタQ16の電流を増やし、トランジス
タQ21のベース電流IB を十分に引けるようにしてい
る。また、ミラー回路202、204の出力段は、PN
PトランジスタQ21のコレクタとNPNトランジスタ
Q22のコレクタの接続点βを出力端子outとした、
いわゆるコレクタつき合わせ回路を構成している。この
ようにコレクタ出力形式としたことにより、電源電圧V
ccから各トランジスタQ21、Q22のサチレーショ
ン電圧Vsat1、Vsat2を引いた電圧まで出力可能であ
る。
The transistor Q16 is a current source for the base current I B guarantee the mirror circuit of the PNP transistor Q17, Q21, when the transistor Q21 is current flow, increasing the current of the transistor Q16, the base current I B of the transistor Q21 To be able to pull enough. The output stages of the mirror circuits 202 and 204 are PN
A connection point β between the collector of the P transistor Q21 and the collector of the NPN transistor Q22 was set as the output terminal out.
A so-called collector matching circuit is formed. With the collector output type, the power supply voltage V
It is possible to output a voltage obtained by subtracting the saturation voltages Vsat1 and Vsat2 of the transistors Q21 and Q22 from cc.

【0018】また、出力端子outは、帰還抵抗R7
(R102 )を介して反転端子であるトランジスタQ2の
ベースに接続されている。また、電流増幅回路200の
入力段と出力段の間には、抵抗R13(抵抗104)が設
けられている。この抵抗R13は、負荷RLの変動(オ
ープン〜128Ω)で発振しないように、ループゲイン
を下げ、また、負荷RLの軽いときでも、ミラー回路の
出力段側の電流をある程度流し、位相余裕がとれるよう
にしたものである。
The output terminal out is connected to a feedback resistor R7.
It is connected via (R102) to the base of the transistor Q2, which is the inverting terminal. Further, a resistor R13 (resistance 104) is provided between the input stage and the output stage of the current amplification circuit 200. This resistor R13 lowers the loop gain so as not to oscillate due to the fluctuation of the load RL (open to 128Ω). Even when the load RL is light, the current on the output stage side of the mirror circuit flows to some extent, and a phase margin can be obtained. It is like that.

【0019】以上のような構成により、低電圧で低イン
ピーダンスの負荷を駆動できる。また、また、このよう
な低電圧化と、上述したAB級動作により、低消費電力
化を図ることができる。また、上述のように、反転増幅
器の構成をとることで、基準電圧が振れず、歪みを改善
できる。
With the above configuration, a low-voltage, low-impedance load can be driven. Further, low power consumption can be achieved by such a low voltage and the above-described AB class operation. Further, as described above, by adopting the configuration of the inverting amplifier, the reference voltage does not fluctuate and distortion can be improved.

【0020】また、以上のような低電力出力装置は、例
えば8mmビデオテープレコーダとして、ビデオ信号の
記録時には、マイク等より入力したオーディオ信号をレ
ベル制限処理やノイズ除去処理を施した後、FM変調し
てテープに記録し、ビデオ信号の再生時には、この記録
したオーディオ信号をFM復調して再生し、ヘッドホン
等に出力するようにした記録再生回路(オーディオFM
システム)に適用したものである。図4は、このような
オーディオFMシステムにおける記録系の構成を示すブ
ロック図である。
The above-described low power output device is, for example, an 8 mm video tape recorder. When recording a video signal, the audio signal input from a microphone or the like is subjected to a level limiting process or a noise removing process, and then is subjected to FM modulation. A recording / reproducing circuit (audio FM) which reproduces the recorded audio signal by FM demodulation and reproduces the same when reproducing a video signal, and outputs the signal to headphones or the like.
System). FIG. 4 is a block diagram showing a configuration of a recording system in such an audio FM system.

【0021】図4において、オーディオ信号の記録時に
は、マイク(図示せず)より入力されたオーディオ信号
は、オートレベルコントローラ(ALC)10によって
レベル制限処理され、増幅器12を通して音声帯域通過
フィルタ回路(LPF)14によって30KHz以上の
周波数をカットオフされた後、DC回路16に入力され
る。DC回路16は、入力されたオーディオ信号につい
て、素子間の特性のバラツキ等に対するオフセット補正
を行うとともに、電源電圧に対応したバイアス調整を行
うものである。
In FIG. 4, during recording of an audio signal, an audio signal input from a microphone (not shown) is subjected to level limiting processing by an automatic level controller (ALC) 10 and passed through an amplifier 12 to an audio bandpass filter circuit (LPF). After the frequency of 30 KHz or more is cut off by 14), it is input to the DC circuit 16. The DC circuit 16 performs offset correction on input audio signals with respect to variations in characteristics between elements and the like, and performs bias adjustment corresponding to a power supply voltage.

【0022】そして、DC回路16より出力されたオー
ディオ信号は、マトリクス回路(MATRIX)18、
ノイズリダクション回路(NR)20、及び変調回路
(MOD)22によって構成されるFM処理系を経て、
記録再生機構部(図示せず)に伝送され、8mmテープ
に記録される。また、DC回路16より出力されたオー
ディオ信号はヘッドホンアンプ(出力段増幅器)26に
送られ、ヘッドホン(図示せず)より出力される。そし
て、このヘッドホンアンプ26が、図1〜図3に示した
低電力出力装置により構成されている。
The audio signal output from the DC circuit 16 is supplied to a matrix circuit (MATRIX) 18,
Through an FM processing system composed of a noise reduction circuit (NR) 20 and a modulation circuit (MOD) 22,
The data is transmitted to a recording / reproducing mechanism (not shown) and recorded on an 8 mm tape. The audio signal output from the DC circuit 16 is sent to a headphone amplifier (output stage amplifier) 26 and output from a headphone (not shown). The headphone amplifier 26 is configured by the low power output device shown in FIGS.

【0023】一方、オーディオ信号の再生時には、記録
再生機構部によってテープより再生されたFM変調オー
ディオ信号を、図示しない復調回路、ノイズリダクショ
ン回路20、マトリクス回路18の経路で復調し、この
復調オーディオ信号をDC回路18を通してヘッドホン
アンプ26に出力する。
On the other hand, at the time of reproducing the audio signal, the FM-modulated audio signal reproduced from the tape by the recording / reproducing mechanism is demodulated through a path of a demodulation circuit, a noise reduction circuit 20, and a matrix circuit 18 (not shown). Is output to the headphone amplifier 26 through the DC circuit 18.

【0024】このようなオーディオFMシステムでは、
DC回路16より送られてきたオーディオ信号を、ヘッ
ドホンアップ26における上述した低電力出力装置によ
り、出力歪み特性が良好で、かつダイナミックレンジの
確保に有効な電流出力に変換し、負荷を駆動することが
できる。したがって、このような構成のシステムによ
り、低電圧で大きいダイナミックレンジを確保でき、例
えば、電源電圧2.7Vで、−1dBm(600Ω)の
レベルの信号を出力することができる。
In such an audio FM system,
The audio signal sent from the DC circuit 16 is converted into a current output that has good output distortion characteristics and is effective for securing a dynamic range by the above-described low-power output device in the headphone up 26, and drives the load. Can be. Therefore, with the system having such a configuration, a large dynamic range can be secured at a low voltage, and for example, a signal of a level of −1 dBm (600Ω) can be output at a power supply voltage of 2.7 V.

【0025】なお、従来のオーディオFMシステムとし
て、ヘッドホンアンプを高レベル(例えば5V)の第1
の電源により駆動し、その他のほとんどの回路を低レベ
ル(例えば3V)の第2の電源によって駆動することに
より、低電力化を達成する構成のものも提供されてい
る。しかし、この構成では、DC回路において、第1の
電源と第2の電源に対応する2種類のバイアス電圧を付
与し、ヘッドホンアンプ側と信号処理系側とに信号を振
り分ける必要があり、これに伴って回路構成の複雑化を
招くという問題が生じていた。そこで、上述した本例の
低電力出力装置を用いることにより、低電圧電源による
良好な音響出力を確保することができ、したがって、音
響出力部への増幅器の経路と、他の信号処理系とを単一
電源で駆動する装置を構成することが可能となり、低消
費電力化及び回路構成の簡素化を達成できる。
As a conventional audio FM system, a headphone amplifier is connected to a high-level (for example, 5 V) first
There is also provided a configuration that achieves low power consumption by driving with a low-level (for example, 3 V) second power source while driving most other circuits with a low-level (for example, 3 V) second power source. However, in this configuration, in the DC circuit, it is necessary to apply two types of bias voltages corresponding to the first power supply and the second power supply, and distribute the signals to the headphone amplifier side and the signal processing system side. Accordingly, there has been a problem that the circuit configuration is complicated. Therefore, by using the above-described low-power output device of the present example, it is possible to secure a good sound output by the low-voltage power supply, and therefore, a path of the amplifier to the sound output unit and another signal processing system are required. A device driven by a single power supply can be configured, and power consumption can be reduced and the circuit configuration can be simplified.

【0026】なお、以上の例は、本発明をオーディオF
Mシステムに適用した場合について説明したが、本発明
はこれに限らず、低電圧電源を用いてオーディオ信号を
音響出力部に出力するための出力段増幅器を有する各種
の低電力出力装置に広く応用し得るものである。また、
上述した低電力出力装置と同様の構成として、例えば特
開昭63−285004号公報に開示されるものが知ら
れているが、本実施例の低電力出力装置は、上述した抵
抗R8の作用により電圧増幅回路の出力振幅を抑え、十
分なダイナミックレンジを確保するとともに、抵抗R1
3の作用により、負荷の変動に対して電流増幅回路にお
ける位相余裕を得ることができるなどの点で顕著な差異
を有するものである。
In the above example, the present invention is applied to audio F
Although the case of application to the M system has been described, the present invention is not limited to this, and is widely applied to various low power output devices having an output stage amplifier for outputting an audio signal to an audio output unit using a low voltage power supply. Can be done. Also,
As a configuration similar to the above-described low-power output device, for example, a configuration disclosed in Japanese Patent Application Laid-Open No. 63-285004 is known, but the low-power output device of the present embodiment employs the above-described operation of the resistor R8. The output amplitude of the voltage amplifying circuit is suppressed, a sufficient dynamic range is secured, and the resistance R1
Due to the effect of 3, there is a remarkable difference in that a phase margin in the current amplifying circuit can be obtained with respect to load fluctuation.

【0027】[0027]

【発明の効果】以上説明したように本発明の低電力出力
装置では、信号処理系より送られてきた入力電圧を前段
の電圧増幅回路にて電圧増幅し、これを第1の抵抗によ
って電流に変換して、さらに電流増幅回路にて電流増幅
し、負荷に供給するとともに、電流増幅回路の出力を電
圧増幅回路に負帰還させる構成とした。このため、低電
力で低インピーダンスの負荷を駆動し得るとともに、低
電圧でも入力のダイナミックレンジを確保でき、さらに
信号の歪みを改善できる。
As described above, in the low power output device of the present invention, the input voltage sent from the signal processing system is amplified by the preceding voltage amplifier circuit, and this is converted into a current by the first resistor. After conversion, the current is further amplified by the current amplifier circuit and supplied to the load, and the output of the current amplifier circuit is negatively fed back to the voltage amplifier circuit. Therefore, it is possible to drive a low-impedance load with low power, secure a dynamic range of input even at low voltage, and further improve signal distortion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による低電力出力装置の構成例の概要を
示すブロック図である。
FIG. 1 is a block diagram showing an outline of a configuration example of a low power output device according to the present invention.

【図2】図1に示す低電力出力装置の後段の電流増幅回
路を等価回路で示す回路図である。
FIG. 2 is a circuit diagram showing an equivalent circuit of a current amplifier circuit at a subsequent stage of the low power output device shown in FIG.

【図3】図1に示す低電力出力装置のさらに詳細な等価
回路を示す回路図である。
FIG. 3 is a circuit diagram showing a more detailed equivalent circuit of the low power output device shown in FIG. 1;

【図4】図1に示す低電力出力装置を設けたオーディオ
FMシステムにおける記録系の構成を示すブロック図で
ある。
FIG. 4 is a block diagram showing a configuration of a recording system in an audio FM system provided with the low power output device shown in FIG.

【図5】従来の増幅器の構成例を示す回路図である。FIG. 5 is a circuit diagram showing a configuration example of a conventional amplifier.

【符号の説明】[Explanation of symbols]

100……電圧増幅回路、200……電流増幅回路、2
02、204……ミラー回路、300……負帰還回路、
400……信号源。
100: voltage amplification circuit, 200: current amplification circuit, 2
02, 204: mirror circuit, 300: negative feedback circuit,
400 ... signal source.

フロントページの続き (72)発明者 小林 幸 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 吉澤 幸恵 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 吉原 正樹 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内 (72)発明者 戸口田 和恵 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内Continuation of the front page (72) Inventor Sachi Kobayashi 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Sachie Yoshizawa 6-35, Kita-Shinagawa, Shinagawa-ku, Tokyo Sony Corporation In-company (72) Inventor Masaki Yoshihara 5-1 Noguchikita, Kokubu-shi, Kagoshima Prefecture Inside Sony Kokubu Corporation (72) Inventor Kazue Toguchi 5-1 Noguchikita, Kokubu-shi, Kagoshima Sony Kokubu Corporation

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 信号処理系より送られてきた入力電圧を
増幅して負荷に出力する低電力出力装置において、 前記入力電圧を入力する反転入力端子と所定の基準電圧
を入力する非反転入力端子とを有し、前記入力電圧信号
と基準電圧との差分を増幅して出力する電圧増幅回路
と、 前記電圧増幅回路の電圧出力を電流に変換する第1の抵
抗と、 前記第1の抵抗の出力電流を増幅して負荷に出力する電
流増幅回路と、 前記電流増幅回路の入力端子にバイアス電流を供給する
バイアス電流供給回路と、 前記電流増幅回路の電流出力を帰還抵抗を介して前記電
圧増幅回路の反転入力端子に帰還させる負帰還回路と、 を有することを特徴とする低電力出力装置。
1. A low-power output device for amplifying an input voltage sent from a signal processing system and outputting the amplified voltage to a load, wherein an inverting input terminal for inputting the input voltage and a non-inverting input terminal for inputting a predetermined reference voltage. A voltage amplifier circuit that amplifies and outputs a difference between the input voltage signal and a reference voltage; a first resistor that converts a voltage output of the voltage amplifier circuit into a current; A current amplifier circuit that amplifies an output current and outputs the amplified current to a load; a bias current supply circuit that supplies a bias current to an input terminal of the current amplifier circuit; and a voltage amplifier that outputs a current output of the current amplifier circuit via a feedback resistor. And a negative feedback circuit for feeding back to an inverting input terminal of the circuit.
【請求項2】 前記電流増幅回路は、前記第1の抵抗の
出力電流をミラー比によって増幅するミラー回路を有
し、前記ミラー回路の入力段と出力段の間を第2の抵抗
を介して接続したことを特徴とする請求項1記載の低電
力出力装置。
2. The current amplifier circuit according to claim 1, further comprising a mirror circuit configured to amplify an output current of the first resistor by a mirror ratio, and to connect between an input stage and an output stage of the mirror circuit via a second resistor. The low power output device according to claim 1, wherein the output device is connected.
【請求項3】 前記電流増幅回路は、出力段をコレクタ
出力形式としたことを特徴とする請求項1記載の低電力
出力装置。
3. The low power output device according to claim 1, wherein the current amplification circuit has an output stage of a collector output type.
【請求項4】 前記入力電圧は、信号処理系より送られ
てきたオーディオ信号であり、前記負荷は、前記オーデ
ィオ信号を音響出力するための音響出力部であることを
特徴とする請求項1記載の低電力出力装置。
4. The apparatus according to claim 1, wherein the input voltage is an audio signal sent from a signal processing system, and the load is an audio output unit for outputting the audio signal as audio. Low power output device.
JP35459597A 1997-12-24 1997-12-24 Low power output device Pending JPH11186857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35459597A JPH11186857A (en) 1997-12-24 1997-12-24 Low power output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35459597A JPH11186857A (en) 1997-12-24 1997-12-24 Low power output device

Publications (1)

Publication Number Publication Date
JPH11186857A true JPH11186857A (en) 1999-07-09

Family

ID=18438624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35459597A Pending JPH11186857A (en) 1997-12-24 1997-12-24 Low power output device

Country Status (1)

Country Link
JP (1) JPH11186857A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117240258A (en) * 2023-11-16 2023-12-15 苏州联讯仪器股份有限公司 Pulse signal regulating circuit and high-voltage pulse source

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117240258A (en) * 2023-11-16 2023-12-15 苏州联讯仪器股份有限公司 Pulse signal regulating circuit and high-voltage pulse source
CN117240258B (en) * 2023-11-16 2024-03-15 苏州联讯仪器股份有限公司 Pulse signal regulating circuit and high-voltage pulse source

Similar Documents

Publication Publication Date Title
JP3112522B2 (en) Audio signal amplifier circuit
JPH11186857A (en) Low power output device
JP2709984B2 (en) Audio amplification circuit and audio system
JP2698201B2 (en) Video head amplifier
JP3392645B2 (en) Semiconductor integrated circuit
JPH11163641A (en) Low power output device
JP3014557B2 (en) Audio device with built-in battery and audio signal amplifier circuit
JP3478359B2 (en) Audio signal amplifier circuit and audio device using this circuit
JPH0738539B2 (en) Audio signal amplification circuit
JP2656816B2 (en) Noise reduction circuit
JPH0535606B2 (en)
JPH0135534B2 (en)
JP2000152368A (en) Amplifier for driving piezoelectric speaker
JPS6017168B2 (en) Pulse width modulation output amplifier circuit
JPH0439921B2 (en)
JPS61239706A (en) Amplifier circuit
JP2923830B2 (en) Recording and playback device
JPS647494Y2 (en)
JP3138124B2 (en) amplifier
JPS59191909A (en) Amplifier circuit
JPH018032Y2 (en)
JPS6342638Y2 (en)
JPH0635535Y2 (en) Click sound prevention circuit in direct-coupled amplifier
JPS628571Y2 (en)
JPH02270412A (en) Amplifier circuit