JPH11121682A - Tape carrier package semiconductor device and liquid crystal panel display device using the same - Google Patents

Tape carrier package semiconductor device and liquid crystal panel display device using the same

Info

Publication number
JPH11121682A
JPH11121682A JP9282323A JP28232397A JPH11121682A JP H11121682 A JPH11121682 A JP H11121682A JP 9282323 A JP9282323 A JP 9282323A JP 28232397 A JP28232397 A JP 28232397A JP H11121682 A JPH11121682 A JP H11121682A
Authority
JP
Japan
Prior art keywords
semiconductor device
liquid crystal
solder resist
crystal panel
tape carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9282323A
Other languages
Japanese (ja)
Other versions
JP3442978B2 (en
Inventor
Kenji Toyosawa
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP28232397A priority Critical patent/JP3442978B2/en
Priority to TW087115772A priority patent/TW565728B/en
Priority to US09/161,478 priority patent/US6670696B2/en
Priority to KR1019980040781A priority patent/KR100275906B1/en
Publication of JPH11121682A publication Critical patent/JPH11121682A/en
Application granted granted Critical
Publication of JP3442978B2 publication Critical patent/JP3442978B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a flex TCP(tape carrier package) semiconductor device with a high manufacture yield, in which a copper-wiring pattern is difficult to be disconnected. SOLUTION: Slits 25 and 25 are provided for a polyimide base material 22, and a copper wiring pattern constituted of inner leads 26..., input side outer leads 27...,outer side outer leads 28... is formed on the surface of the polyimide base material 22. Solder resists 31 and 31 are formed on the lower face of the slits 25 and 25 and solder resists 30 on the copper wiring pattern. The solder resists 31 and 31 and the solder resists 30 form an identical solder resists, whose Young's moduli are in the range of 5 kgf/mm<2> -70 kgf/mm<2> , and a filler quantity is in the range of 10 wt.%-40 wt.%. Thus, a flex TCP semiconductor device for which the copper wiring pattern is difficult to be disconnected and the manufacture yield of which is high can be provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、適正な柔軟性を有
するソルダレジストを使用したTCP半導体装置及びそ
のTCP半導体装置を用いた液晶パネル表示装置に関す
るものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a TCP semiconductor device using a solder resist having appropriate flexibility and a liquid crystal panel display using the TCP semiconductor device.

【0002】[0002]

【従来の技術】柔軟な折り曲げ性を有するTCP(Tape
Carrier Package)半導体装置をフレックスTCP半導
体装置と呼ぶ。フレックスTCP半導体装置は、特に額
縁サイズの小さい液晶パネルにおいて、ドライバ半導体
のパッケージとして使用されている。
2. Description of the Related Art Flexible folding TCP (Tape)
Carrier Package) semiconductor devices are called flex TCP semiconductor devices. The flex TCP semiconductor device is used as a driver semiconductor package, particularly in a liquid crystal panel having a small frame size.

【0003】液晶パネルは年々大型化される傾向にあ
り、現在はノートPC(Personal Computer )用に13
インチを越えるものも生産されている。従って、大型液
晶パネル用のフレックスTCP半導体装置の開発が望ま
れている。
[0003] Liquid crystal panels tend to become larger year by year, and are currently used for notebook PCs (Personal Computers).
Some products exceed inches. Therefore, development of a flex TCP semiconductor device for a large liquid crystal panel is desired.

【0004】図6(a)に、2種類のソルダレジストを
形成した2色フレックスTCP半導体装置101の平面
構造、同図(b)にそのA−A’線断面図をそれぞれ示
す。
FIG. 6A shows a plan structure of a two-color flex TCP semiconductor device 101 on which two types of solder resists are formed, and FIG. 6B shows a cross-sectional view taken along line AA '.

【0005】2色フレックスTCP半導体装置101
は、フィルム状のポリイミド基材102を用いて作製し
たテープキャリア103にドライバICチップ104を
電気的に接合した構造である。
[0005] Two-color flex TCP semiconductor device 101
Has a structure in which a driver IC chip 104 is electrically connected to a tape carrier 103 manufactured using a film-like polyimide substrate 102.

【0006】テープキャリア103は、スリット105
・105と、インナーリード106…、入力側アウター
リード107…、出力側アウターリード108…及びテ
ストパッド109からなる銅配線パターンと、上記スリ
ット105・105及び銅配線パターンを絶縁被覆する
エポキシ系ソルダレジスト110…、ポリイミド系ソル
ダレジスト111・111、ポリイミド系ソルダレジス
ト112・112と、ポリイミド基材102の引出し・
位置合わせに使用されるスプロケットホール113…と
から構成される。
The tape carrier 103 has a slit 105
105, an inner lead 106, an input outer lead 107, an output outer lead 108, and a copper wiring pattern including a test pad 109, and an epoxy solder resist for insulatingly covering the slits 105, 105 and the copper wiring pattern. 110, polyimide solder resists 111, 111, polyimide solder resists 112, 112, and polyimide base material 102
And sprocket holes 113 used for positioning.

【0007】特に、銅配線パターン上には、ヤング率が
380±80kgf/mm2 の硬いエポキシ系ソルダレ
ジスト110…と、ヤング率が50±20kgf/mm
2 の柔軟性を有するポリイミド系ソルダレジスト111
・111との2種類のソルダレジストが設けられる。
In particular, a hard epoxy solder resist 110 having a Young's modulus of 380 ± 80 kgf / mm 2 and a Young's modulus of 50 ± 20 kgf / mm 2 are formed on the copper wiring pattern.
Polyimide solder resist 111 having flexibility of 2
Two types of solder resists 111 are provided.

【0008】エポキシ系ソルダレジスト110…は、ヤ
ング率が大きいことを利用してポリイミド系ソルダレジ
スト111・111のブリード(印刷後に溶剤成分を主
体にソルダレジストが流れ出したもの)の発生を阻止す
る役割と、後述するテープキャリア103作製時のスズ
メッキ形成工程において、ポリイミド系ソルダレジスト
111・111のエッジが剥がれることを防止する役割
とを持つ。これにより、ポリイミド系ソルダレジスト1
11・111のパターニング精度を向上させる。
The epoxy-based solder resists 110 use the large Young's modulus to prevent the bleeding of the polyimide-based solder resists 111 (the solder resist mainly flows out of the solvent after printing). This has a role of preventing the edges of the polyimide-based solder resists 111 from peeling off in a tin plating forming step at the time of manufacturing the tape carrier 103 described later. Thereby, the polyimide solder resist 1
11. Improve the patterning accuracy of 111.

【0009】また、スリット105・105の下面(銅
配線パターンが形成されている面の裏側)には、ヤング
率が50±20kgf/mm2 のポリイミド系ソルダレ
ジスト112・112が形成されている。
Also, polyimide solder resists 112 having a Young's modulus of 50 ± 20 kgf / mm 2 are formed on the lower surfaces of the slits 105 (behind the surface on which the copper wiring pattern is formed).

【0010】一方、ドライバICチップ104は、Au
バンプ114…を介してインナーリード106…に電気
的に接続されており、その接続点の周辺は樹脂115に
よって封止されている。
On the other hand, the driver IC chip 104
The bumps 114 are electrically connected to the inner leads 106. The periphery of the connection point is sealed with a resin 115.

【0011】次に、図7を用いて、上記の構造の2色フ
レックスTCP半導体装置101におけるテープキャリ
ア103の作製プロセスを説明する。
Next, a manufacturing process of the tape carrier 103 in the two-color flex TCP semiconductor device 101 having the above structure will be described with reference to FIG.

【0012】まず、ポリイミド基材102(ユーピレッ
クス;宇部興産の商標)の表面に接着剤を塗布し(工程
1)、デバイスホール、スリット105・105、スプ
ロケットホール113…等を形成すべく上記ポリイミド
基材102を金型で打ち抜く(工程2)。
First, an adhesive is applied to the surface of a polyimide base material 102 (UPIREX; trademark of Ube Industries) (Step 1), and the polyimide base 102 is formed to form device holes, slits 105, sprocket holes 113, and the like. The material 102 is punched out with a mold (step 2).

【0013】次に、18μm、25μm、35μm厚の
銅箔のうち、いずれかをポリイミド基材102にラミネ
ートする(工程3)。スリット105・105には、ま
ず、後に銅配線パターンが形成される面に対して反対側
からポリイミド系ソルダレジスト112・112を形成
する(工程4)。
Next, one of 18 μm, 25 μm, and 35 μm thick copper foils is laminated on the polyimide substrate 102 (step 3). First, polyimide-based solder resists 112 are formed in the slits 105 from the side opposite to the surface on which a copper wiring pattern is to be formed later (Step 4).

【0014】そして、エッチングマスクとしてのフォト
レジストを銅箔表面に塗布し(工程5)、露光によって
目的のパターンを焼き付け(工程6)て現像する(工程
7)。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し(工程8)た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する(工程
9)。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する(工程10)。
Then, a photoresist as an etching mask is applied to the surface of the copper foil (Step 5), and a desired pattern is baked by exposure (Step 6) and developed (Step 7). After forming a photoresist as an etching mask also in the device hole (Step 8), it is immersed in a copper foil etchant to form a desired copper wiring pattern (Step 9). After forming the copper wiring pattern in this manner, all the photoresists are removed by an organic solvent or dry etching (step 10).

【0015】次に、ポリイミド基材102の銅配線パタ
ーンを形成した面上において、後で形成するポリイミド
系ソルダレジスト111・111を両側から挟む位置
に、25μm厚程度のエポキシ系ソルダレジスト110
…を印刷して形成する(工程11)。その後、折り曲げ
部であるスリット105・105を覆うように、25μ
m厚程度で工程4と同じポリイミド系ソルダレジスト1
11・111を印刷して形成する(工程12)。
Next, on the surface of the polyimide base material 102 on which the copper wiring pattern is formed, an epoxy solder resist 110 having a thickness of about 25 μm is placed between the polyimide solder resists 111 to be formed later on both sides.
Are formed by printing (step 11). Then, 25 μm is applied so as to cover the slits 105 which are bent portions.
The same polyimide solder resist 1 as in step 4 with a thickness of about m
11 and 111 are formed by printing (step 12).

【0016】次いで、露出している銅箔表面に、無電解
メッキ法により0.2μm〜0.6μm厚程度のスズメ
ッキを形成し、スズメッキ後はホイスカが発生しないよ
うにキュア(熱処理)を施す(工程13)。ホイスカと
は、応力等が加わることにより多くの金属で発生する針
状結晶のことである。特に、スズメッキでは発生しやす
い。ホイスカが成長すると端子間でショートを引き起こ
すことがあるため、スズメッキを熱処理してこれを抑制
する。
Next, tin plating having a thickness of about 0.2 μm to 0.6 μm is formed on the exposed copper foil surface by electroless plating, and after tin plating, curing (heat treatment) is performed so that whiskers do not occur ( Step 13). A whisker is a needle-like crystal generated by many metals when stress or the like is applied. In particular, tin plating is likely to occur. When the whiskers grow, a short circuit may occur between the terminals, so that the tin plating is heat-treated to suppress this.

【0017】最後に、以上の工程により作製されたテー
プキャリア103を出荷する(工程14)。
Finally, the tape carrier 103 manufactured by the above steps is shipped (step 14).

【0018】また、図8(a)に、1種類のソルダレジ
ストのみを銅配線パターン上に形成する1色フレックス
TCP半導体装置121の平面構造、同図(b)にB−
B’線断面図をそれぞれ示す。このソルダレジストは、
ヤング率が200±50kgf/mm2 の硬いエポキシ
系ソルダレジスト123・123である。この1色フレ
ックスTCP半導体装置121は、2色フレックスTC
P半導体装置101と比較してソルダレジストを形成す
る回数が少ないため、非常に安価に製造することができ
る。しかしその反面、上記のようにヤング率が大きいソ
ルダレジストを使用しているため、2色フレックスTC
P半導体装置101と比較して、実装時の折り曲げに対
する柔軟性に劣る。
FIG. 8A shows a planar structure of a one-color flex TCP semiconductor device 121 in which only one kind of solder resist is formed on a copper wiring pattern, and FIG.
B 'line sectional views are shown. This solder resist
It is a hard epoxy-based solder resist 123 having a Young's modulus of 200 ± 50 kgf / mm 2 . This one-color flex TCP semiconductor device 121 is a two-color flex TC
Since the number of times of forming the solder resist is smaller than that of the P semiconductor device 101, it can be manufactured at very low cost. However, on the other hand, since the solder resist having a large Young's modulus is used as described above, the two-color flex TC
It is inferior to the P semiconductor device 101 in bending flexibility during mounting.

【0019】図9に、1色フレックスTCP121にお
けるテープキャリア122の作製プロセスを示す。2色
フレックスTCP半導体装置101におけるテープキャ
リア103の作製プロセスと異なる点は、上述したよう
に、銅配線パターン上にヤング率が200±50kgf
/mm2 の硬いエポキシ系ソルダレジスト123・12
3を1種類だけ形成することである。
FIG. 9 shows a manufacturing process of the tape carrier 122 in the one-color flex TCP 121. The difference from the manufacturing process of the tape carrier 103 in the two-color flex TCP semiconductor device 101 is that, as described above, the Young's modulus is 200 ± 50 kgf on the copper wiring pattern.
/ Mm 2 hard epoxy-based solder resist 123/12
3 is to form only one type.

【0020】次に、図10を用いて2色フレックスTC
P半導体装置101…の液晶パネル201及びPWB
(Printed Wiring Board)基板202への実装方法につ
いて説明する。一般に、2色フレックスTCP半導体装
置のTFT液晶への実装に際しては、解像度にもよる
が、例えば12.1インチサイズで1024ドット×7
68ドットの液晶パネルの場合、13個程度の2色フレ
ックスTCP半導体装置をドライバとして、片側パネル
の額縁のソース側に設ける。
Next, referring to FIG. 10, two-color flex TC
Liquid crystal panel 201 and PWB of P semiconductor device 101 ...
(Printed Wiring Board) A method of mounting on the substrate 202 will be described. In general, when a two-color flex TCP semiconductor device is mounted on a TFT liquid crystal, it depends on the resolution.
In the case of a 68-dot liquid crystal panel, about 13 two-color flex TCP semiconductor devices are provided as drivers on the source side of the frame of one panel.

【0021】まず、液晶パネル201に、異方性・導電
性接着剤であるACF(Anisotropic Conductive Film
)を仮圧着する。ACFは、1.2mmから3mm程
度までの種類の幅があり、液晶パネル201の額縁のサ
イズに合わせて適宜選択される。従って、例えば、額縁
の幅が狭ければ、ACFも幅の狭いものを選択する。A
CFを仮圧着するには、ACFを液晶パネル201に貼
り付けたまま、90℃に加熱したツールを2秒程度押し
当てる。このとき、ACFは熱によって反応して硬化す
るが、後に本圧着することができるようにするため、完
全には硬化させない。
First, ACF (Anisotropic Conductive Film) which is an anisotropic and conductive adhesive is applied to the liquid crystal panel 201.
) Is temporarily crimped. The ACF has a width of about 1.2 mm to about 3 mm, and is appropriately selected according to the size of the frame of the liquid crystal panel 201. Therefore, for example, if the width of the frame is small, a narrow ACF is selected. A
To temporarily press the CF, a tool heated to 90 ° C. is pressed for about 2 seconds while the ACF is stuck to the liquid crystal panel 201. At this time, the ACF reacts and is cured by heat, but is not completely cured so that the final pressure bonding can be performed later.

【0022】ACFの仮圧着が終了した時点で、ACF
に付着させていたスペーサを剥がし、そこに2色フレッ
クスTCP半導体装置101…の出力側アウターリード
108…を仮圧着する。このとき、2色フレックスTC
P半導体装置101…と液晶パネル201とを、それぞ
れに形成されたアライメントマークを用いて位置合わせ
する。2色フレックスTCP半導体装置101…は、こ
の仮圧着前に、リール状につながった状態にあるため、
金型で打ち抜いて個片にしておく。そして、仮圧着時に
は、100℃に加熱したツールを10kgf/cm2
荷重で3秒押し当てるが、ACFを完全には硬化させな
い。
At the time when the temporary compression bonding of the ACF is completed, the ACF
Are peeled off, and the output-side outer leads 108 of the two-color flex TCP semiconductor device 101 are provisionally press-bonded thereto. At this time, 2-color flex TC
The P semiconductor device 101 and the liquid crystal panel 201 are aligned using the alignment marks formed on the respective devices. Since the two-color flex TCP semiconductor devices 101 are in a state of being connected in a reel shape before the temporary crimping,
Punch it out with a mold to make individual pieces. Then, at the time of temporary compression bonding, the tool heated to 100 ° C. is pressed with a load of 10 kgf / cm 2 for 3 seconds, but the ACF is not completely cured.

【0023】2色フレックスTCP半導体装置101…
の仮圧着後に本圧着を行う。本圧着は、全ての2色フレ
ックスTCP半導体装置101…に一括して、200℃
に加熱したツールを35kgf/cm2 の荷重で20秒
押し当てて実施する。
Two-color flex TCP semiconductor device 101
After the temporary crimping, the final crimping is performed. The final pressure bonding is performed at 200 ° C. for all the two-color flex TCP semiconductor devices 101.
The tool is heated by applying a load of 35 kgf / cm 2 for 20 seconds.

【0024】液晶パネル201に2色フレックスTCP
半導体装置101…を実装すると、今度は2色フレック
スTCP半導体装置101…の入力側アウターリード1
07…をPWB基板202に接合する。PWB基板20
2への実装方法として、ハンダ付けによる方法とACF
による方法とがある。ACFによる実装方法では、PW
B基板202をアライメントし、全ての2色フレックス
TCP半導体装置101…を一括して実装する。このと
き、PWB基板202と、液晶パネル201を構成する
ガラス基板との熱膨張係数の違いによって、2色フレッ
クスTCP半導体装置101…に熱応力が集中する。
The liquid crystal panel 201 has a two-color flex TCP
When the semiconductor devices 101 are mounted, the outer lead 1 on the input side of the two-color flex TCP semiconductor device 101
07 are joined to the PWB substrate 202. PWB substrate 20
2 and soldering method and ACF
There is a method by. In the mounting method by ACF, PW
The B substrate 202 is aligned, and all the two-color flex TCP semiconductor devices 101 are mounted collectively. At this time, thermal stress concentrates on the two-color flex TCP semiconductor device 101 due to the difference in thermal expansion coefficient between the PWB substrate 202 and the glass substrate constituting the liquid crystal panel 201.

【0025】2色フレックスTCP半導体装置101…
は、このような熱応力が加わった状態で、PWB基板2
02が液晶パネル201の裏側に配置されるべく折り曲
げられる。
Two-color flex TCP semiconductor device 101 ...
In the state where such thermal stress is applied, the PWB substrate 2
02 is folded so as to be disposed on the back side of the liquid crystal panel 201.

【0026】[0026]

【発明が解決しようとする課題】ところが、図6に示す
ような2種類のソルダレジストを使用する2色フレック
スTCP半導体装置101では、使用するソルダレジス
トのヤング率が大きい。このため、2色フレックスTC
P半導体装置101を17インチ以上の大型液晶パネル
に実装した場合、液晶パネル201とPWB基板202
との熱膨張係数の差によって起こる2色フレックスTC
P半導体装置101…への応力が増大し、銅配線パター
ンにこの応力が集中して銅配線パターンが断線しやすく
なる。
However, in the two-color flex TCP semiconductor device 101 using two types of solder resists as shown in FIG. 6, the used solder resist has a large Young's modulus. For this reason, 2-color Flex TC
When the P semiconductor device 101 is mounted on a large liquid crystal panel of 17 inches or more, the liquid crystal panel 201 and the PWB substrate 202
Flex TC caused by the difference in thermal expansion coefficient between
The stress on the P semiconductor devices 101 increases, and the stress concentrates on the copper wiring pattern, so that the copper wiring pattern is easily broken.

【0027】このとき、断線する箇所は、図11に示す
ように、液晶パネル201と2色フレックスTCP半導
体装置101…とがACFによって接合する出力側アウ
ターリード108…の付近である。この断線は、液晶パ
ネル201が大型になる程顕著になり、液晶パネル表示
装置を生産する上で大きな問題になる。
At this time, as shown in FIG. 11, the portion where the wire is broken is near the output outer leads 108 where the liquid crystal panel 201 and the two-color flex TCP semiconductor device 101 are joined by the ACF. This disconnection becomes remarkable as the size of the liquid crystal panel 201 increases, and becomes a serious problem in producing a liquid crystal panel display device.

【0028】また、2色フレックスTCP半導体装置1
01では、硬いエポキシ系ソルダレジスト110…を使
用するため、2色フレックスTCP半導体装置101自
身が硬くなり、柔軟性を損なうことになる。その上、2
色フレックスTCP半導体装置101上に硬いソルダレ
ジストを形成すると、2色フレックスTCP半導体装置
101に反りが発生するため、2色フレックスTCP半
導体装置101をアセンブリ工程で順調に搬送すること
ができなかった。この反りは、特に2色フレックスTC
P半導体装置101の幅が48mm以上のときに発生し
やすい。
A two-color flex TCP semiconductor device 1
In the case of No. 01, since the hard epoxy-based solder resist 110 is used, the two-color flex TCP semiconductor device 101 itself becomes hard and loses flexibility. Besides, 2
If a hard solder resist is formed on the color-flexible TCP semiconductor device 101, the two-color-flexible TCP semiconductor device 101 is warped, so that the two-color-flexible TCP semiconductor device 101 cannot be smoothly transported in the assembly process. This warpage is particularly caused by the 2-color Flex TC
It easily occurs when the width of the P semiconductor device 101 is 48 mm or more.

【0029】さらに、2色フレックスTCP半導体装置
101では、2種類のソルダレジストを形成するため、
これらを印刷する工程で専用印刷機が2台必要となる
上、ソルダレジストの管理が複雑になる。従って、テー
プキャリア103の製造コストが高くなるという問題が
あった。
In the two-color flex TCP semiconductor device 101, two types of solder resists are formed.
In the process of printing these, two dedicated printing machines are required, and the management of the solder resist is complicated. Therefore, there is a problem that the manufacturing cost of the tape carrier 103 increases.

【0030】ソルダレジストとしてポリイミド系ソルダ
レジストのみを形成すると、フレックスTCP半導体装
置の反りと、テープキャリアの製造コストが高くなるこ
ととを解決することができる。しかし、ポリイミド系ソ
ルダレジストはチクソ性が低いため、図12に示すよう
に、パターンエッジ141にブリード142が発生して
しまう。チクソ性とは、攪拌によって粘度が低下し、放
置すると粘度が増大する性質の尺度である。例えばソル
ダレジストのチクソ性が高いと、印刷時には粘度が低い
ためパターニング精度が良く、印刷後には粘度が増大す
るためブリードが発生しにくくなる。
If only a polyimide-based solder resist is formed as the solder resist, it is possible to solve the warpage of the flex TCP semiconductor device and increase the manufacturing cost of the tape carrier. However, since the polyimide-based solder resist has low thixotropy, bleed 142 occurs at the pattern edge 141 as shown in FIG. The thixotropy is a measure of the property that the viscosity decreases upon stirring and increases upon standing. For example, when the thixotropy of the solder resist is high, the patterning accuracy is good because the viscosity is low during printing, and the viscosity increases after printing, so that bleeding is less likely to occur.

【0031】従って、チクソ性が低いとソルダレジスト
143のパターンエッジ141が正確に印刷されず、テ
ープキャリアの作製に支障を来す。さらには、テープキ
ャリアのデバイスホール内のインナーリード144…へ
ソルダレジスト143が流れ出し、ILB(Inner Lead
Bonding)工程でボンディングすることができないとい
う不都合も生じる。
Therefore, if the thixotropy is low, the pattern edge 141 of the solder resist 143 is not accurately printed, which hinders the manufacture of the tape carrier. Further, the solder resist 143 flows out to inner leads 144... In the device hole of the tape carrier, and ILB (Inner Lead)
There is also a disadvantage that bonding cannot be performed in the bonding step.

【0032】また、従来の2色フレックスTCP半導体
装置101には、スリット105・105の裏側に形成
するポリイミド系ソルダレジスト112・112のパタ
ーンエッジがスズメッキ工程で剥がれたり、剥がれたソ
ルダレジストが塵埃となってテープキャリア103を汚
染するという問題がある。
In the conventional two-color flex TCP semiconductor device 101, the pattern edges of the polyimide solder resists 112 formed on the back side of the slits 105 are peeled off in the tin plating process. As a result, there is a problem that the tape carrier 103 is contaminated.

【0033】本発明は上記従来の問題点に鑑みなされた
ものであって、その目的は、銅配線パターンが断線しに
くく製造歩留りの高いフレックスTCP半導体装置、及
びそのフレックスTCP半導体装置を用いた大型液晶パ
ネル表示装置を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and has as its object to provide a flexible TCP semiconductor device in which a copper wiring pattern is hardly disconnected and a high production yield, and a large-sized flexible TCP semiconductor device using the flexible TCP semiconductor device. It is to provide a liquid crystal panel display device.

【0034】[0034]

【課題を解決するための手段】請求項1に係る発明のテ
ープキャリアパッケージ半導体装置は、上記課題を解決
するために、絶縁テープに設けられた金属配線パターン
と上記金属配線パターンと共に上記絶縁テープが湾曲可
能となるように上記絶縁テープに設けられたスルーホー
ルの表裏両側とを絶縁被覆する絶縁保護膜を有するテー
プキャリアと、上記テープキャリアに半導体素子が実装
されてなるテープキャリアパッケージ半導体装置におい
て、上記スルーホールの表裏両側を絶縁被覆するそれぞ
れの上記絶縁保護膜は、ヤング率が5kgf/mm2
70kgf/mm2 の範囲にあるソルダレジストである
ことを特徴としている。
According to a first aspect of the present invention, there is provided a tape carrier package semiconductor device comprising a metal wiring pattern provided on an insulating tape and the insulating tape together with the metal wiring pattern. In a tape carrier having an insulating protective film that insulates both sides of a through hole provided in the insulating tape so as to be able to bend, and a tape carrier package semiconductor device in which a semiconductor element is mounted on the tape carrier, Each of the insulating protective films, which insulates both sides of the through hole, has a Young's modulus of 5 kgf / mm 2 to
It is characterized by being a solder resist in the range of 70 kgf / mm 2 .

【0035】上記の発明では、スルーホールの表裏両側
を絶縁被覆するそれぞれの絶縁保護膜として、ヤング率
が5kgf/mm2 〜70kgf/mm2 の範囲にある
ソルダレジストが形成される。これにより、テープキャ
リアパッケージ半導体装置の柔軟性が向上する。
[0035] In the above invention, the front and back sides of the through hole as each of the insulating protective film for insulating coating, solder resist having a Young's modulus in the range of 5kgf / mm 2 ~70kgf / mm 2 are formed. Thereby, the flexibility of the tape carrier package semiconductor device is improved.

【0036】従って、テープキャリアパッケージ半導体
装置を大型の液晶パネルに実装する際、テープキャリア
パッケージ半導体装置に大きな応力が加わっても金属配
線パターンは断線しない。さらに、テープキャリアパッ
ケージ半導体装置の反りを抑制し、テープキャリアパッ
ケージ半導体装置の製造歩留りを向上させることができ
る。
Therefore, when the tape carrier package semiconductor device is mounted on a large liquid crystal panel, the metal wiring pattern does not break even if a large stress is applied to the tape carrier package semiconductor device. Further, warpage of the tape carrier package semiconductor device can be suppressed, and the manufacturing yield of the tape carrier package semiconductor device can be improved.

【0037】請求項2に係る発明のテープキャリアパッ
ケージ半導体装置は、上記課題を解決するために、請求
項1に記載のテープキャリアパッケージ半導体装置にお
いて、上記ソルダレジストは、上記スルーホールの表裏
両側において同一の材料からなることを特徴としてい
る。
According to a second aspect of the present invention, there is provided a tape carrier package semiconductor device according to the first aspect, wherein the solder resist is provided on both sides of the through hole. It is characterized by being made of the same material.

【0038】上記の発明によれば、スルーホールの表裏
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが1種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が1台で済むと共に、ソルダレジスト
の管理が容易になる。
According to the above invention, the solder resist made of the same material is formed on both sides of the through hole. Since only one type of solder resist is used, when forming the solder resist on both sides of the through hole, only one dedicated device is required and the management of the solder resist becomes easy.

【0039】請求項3に係る発明のテープキャリアパッ
ケージ半導体装置は、上記課題を解決するために、請求
項1または2に記載のテープキャリアパッケージ半導体
装置において、上記ソルダレジストは、その粘度を決定
するフィラーを10wt%〜40wt%の範囲で含有す
ることを特徴としている。
According to a third aspect of the present invention, there is provided a tape carrier package semiconductor device according to the first or second aspect, wherein the solder resist determines the viscosity. It is characterized in that the filler is contained in the range of 10 wt% to 40 wt%.

【0040】上記の発明によれば、ソルダレジストは1
0wt%〜40wt%の範囲でフィラーを含有する。こ
のため、ソルダレジストを印刷するときにブリードの発
生が阻止されてパターニング精度が向上すると共に、テ
ープキャリア作製時にソルダレジストの剥がれが起こら
ずテープキャリア作製歩留りが向上する。
According to the above-mentioned invention, the solder resist has 1
The filler is contained in the range of 0 wt% to 40 wt%. For this reason, the occurrence of bleeding when printing the solder resist is prevented, so that the patterning accuracy is improved, and the peeling of the solder resist does not occur at the time of manufacturing the tape carrier, so that the yield of manufacturing the tape carrier is improved.

【0041】請求項4に係る発明のテープキャリアパッ
ケージ半導体装置は、上記課題を解決するために、請求
項1ないし3のいずれかに記載のテープキャリアパッケ
ージ半導体装置において、上記ソルダレジストは、ゴム
系、ポリイミド系、ウレタン系、シリコーン系、あるい
はエポキシ系のいずれかの材料からなることを特徴とし
ている。
According to a fourth aspect of the present invention, there is provided a tape carrier package semiconductor device according to any one of the first to third aspects, wherein the solder resist is made of a rubber-based material. , Polyimide, urethane, silicone, or epoxy.

【0042】上記の発明によれば、ソルダレジストは、
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のうちいずれかの材料からなる柔軟性
の高い絶縁保護膜となる。
According to the above invention, the solder resist is
A highly flexible insulating protective film made of any one of rubber, polyimide, urethane, silicone, and epoxy materials.

【0043】請求項5に係る発明の液晶パネル表示装置
は、上記課題を解決するために、絶縁テープに設けられ
た金属配線パターンと上記金属配線パターンが湾曲可能
となるように上記絶縁テープに設けられたスルーホール
の表裏両側とを絶縁被覆する絶縁保護膜を有するテープ
キャリアと、液晶パネルを駆動するように上記テープキ
ャリアに実装される駆動用半導体素子とを有するテープ
キャリアパッケージ半導体装置及び上記液晶パネルを備
える液晶パネル表示装置において、上記スルーホールの
表裏両側を絶縁被覆するそれぞれの上記絶縁保護膜は、
ヤング率が5kgf/mm2 〜70kgf/mm2 の範
囲にあるソルダレジストであることを特徴としている。
According to a fifth aspect of the present invention, there is provided a liquid crystal panel display device, wherein the metal wiring pattern provided on the insulating tape is provided on the insulating tape such that the metal wiring pattern is bendable. A tape carrier package semiconductor device having a tape carrier having an insulating protective film for insulating both the front and back sides of the through hole, and a driving semiconductor element mounted on the tape carrier so as to drive a liquid crystal panel; and the liquid crystal. In a liquid crystal panel display device including a panel, each of the insulating protective films that insulate the front and back sides of the through hole,
Is characterized by a Young's modulus of the solder resist in the range of 5kgf / mm 2 ~70kgf / mm 2 .

【0044】上記の発明によれば、スルーホールの表裏
両側を被覆するそれぞれの上記絶縁保護膜は、ヤング率
が5kgf/mm2 〜70kgf/mm2 の範囲にある
ソルダレジストである。このため、液晶パネル表示装置
は、柔軟性の高いテープキャリアパッケージ半導体装置
を有するものとなる。
[0044] According to this invention, each of the insulating protective film covering the front and back sides of the through hole has a Young's modulus of the solder resist in the range of 5kgf / mm 2 ~70kgf / mm 2 . Therefore, the liquid crystal panel display device has a highly flexible tape carrier package semiconductor device.

【0045】従って、テープキャリアパッケージ半導体
装置を液晶パネルに実装しても金属配線パターンは断線
しない。さらに、テープキャリアパッケージ半導体装置
の反りを抑制し、液晶パネル表示装置の製造歩留りを向
上させることができる。
Therefore, even if the tape carrier package semiconductor device is mounted on a liquid crystal panel, the metal wiring pattern does not break. Further, the warpage of the tape carrier package semiconductor device can be suppressed, and the production yield of the liquid crystal panel display device can be improved.

【0046】請求項6に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項5に記載の液晶
パネル表示装置において、上記ソルダレジストは、上記
スルーホールの表裏両側において同一の材料からなるこ
とを特徴としている。
According to a sixth aspect of the present invention, there is provided a liquid crystal panel display device according to the fifth aspect, wherein the solder resist is the same on both sides of the through hole. It is characterized by being made of a material.

【0047】上記の発明によれば、スルーホールの表裏
両側には同一の材料からなるソルダレジストが形成され
る。使用されるソルダレジストが1種類だけであるた
め、スルーホールの表裏両側にソルダレジストを形成す
る際、専用の装置が1台で済むと共に、ソルダレジスト
の管理が容易になる。
According to the above invention, the solder resist made of the same material is formed on both sides of the through hole. Since only one type of solder resist is used, when forming the solder resist on both sides of the through hole, only one dedicated device is required and the management of the solder resist becomes easy.

【0048】従って、液晶パネル表示装置を低コストで
製造することができる。
Therefore, a liquid crystal panel display device can be manufactured at low cost.

【0049】請求項7に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項5または6に記
載の液晶パネル表示装置において、上記ソルダレジスト
は、その粘度を決定するフィラーを10wt%〜40w
t%の範囲で含有することを特徴としている。
According to a seventh aspect of the present invention, there is provided a liquid crystal panel display device according to the fifth or sixth aspect, wherein the solder resist includes a filler for determining the viscosity. 10wt% -40w
It is characterized in that it is contained in the range of t%.

【0050】上記の発明によれば、ソルダレジストは1
0wt%〜40wt%の範囲でフィラーを含有する。こ
のため、ソルダレジストを印刷するときにブリードの発
生が阻止されてパターニング精度が向上すると共に、テ
ープキャリア作製時にソルダレジストの剥がれが起こら
ず液晶パネル表示装置の製造歩留りが向上する。
According to the above invention, the solder resist is 1
The filler is contained in the range of 0 wt% to 40 wt%. For this reason, the occurrence of bleeding when printing the solder resist is prevented, so that the patterning accuracy is improved, and the solder resist does not peel off during the production of the tape carrier, so that the production yield of the liquid crystal panel display device is improved.

【0051】請求項8に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項5ないし7のい
ずれかに記載の液晶パネル表示装置において、上記ソル
ダレジストは、ゴム系、ポリイミド系、ウレタン系、シ
リコーン系、あるいはエポキシ系のいずれかの材料から
なることを特徴としている。
According to an eighth aspect of the present invention, there is provided a liquid crystal panel display device according to any one of the fifth to seventh aspects, wherein the solder resist is a rubber-based, polyimide , Urethane, silicone, or epoxy material.

【0052】上記の発明によれば、ソルダレジストは、
ゴム系、ポリイミド系、ウレタン系、シリコーン系、あ
るいはエポキシ系のいずれかの材料からなる柔軟性の高
い絶縁保護膜として機能する。
According to the above invention, the solder resist is
It functions as a highly flexible insulating protective film made of any of rubber, polyimide, urethane, silicone, and epoxy materials.

【0053】請求項9に係る発明の液晶パネル表示装置
は、上記課題を解決するために、請求項5ないし8のい
ずれかに記載の液晶パネル表示装置において、上記液晶
パネルが10インチ以上であることを特徴としている。
According to a ninth aspect of the present invention, there is provided a liquid crystal panel display device according to any one of the fifth to eighth aspects, wherein the liquid crystal panel is 10 inches or more. It is characterized by:

【0054】上記の発明によれば、液晶パネル表示装置
に使用される液晶パネルは10インチ以上の大型である
が、テープキャリアパッケージ半導体装置は、絶縁保護
膜が高い柔軟性を有すると共に製造歩留りが高い。
According to the above-mentioned invention, the liquid crystal panel used for the liquid crystal panel display device is large, having a size of 10 inches or more. However, the tape carrier package semiconductor device has a high insulating protection film and a high manufacturing yield. high.

【0055】従って、テープキャリアパッケージ半導体
装置を液晶パネルに実装しても金属配線パターンの断線
が起こりにくく、10インチ以上の大型の液晶パネル表
示装置を歩留り良く製造することができる。
Therefore, even when the tape carrier package semiconductor device is mounted on the liquid crystal panel, the disconnection of the metal wiring pattern does not easily occur, and a large liquid crystal panel display device of 10 inches or more can be manufactured with high yield.

【0056】[0056]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

〔実施の形態1〕本発明のテープキャリアパッケージ半
導体装置の実施の一形態について図1ないし図4に基づ
いて説明すれば、以下の通りである。
[Embodiment 1] An embodiment of a tape carrier package semiconductor device according to the present invention will be described below with reference to FIGS.

【0057】本実施の形態のTCP半導体装置(テープ
キャリアパッケージ半導体装置)を製造するにあたり、
まず、図4(a)に示すような試験用パターンであるT
EG1を作製して断線試験を行うことにより、TCP半
導体装置の最適な構造を調べた。
In manufacturing the TCP semiconductor device (tape carrier package semiconductor device) of the present embodiment,
First, a test pattern T as shown in FIG.
The optimal structure of the TCP semiconductor device was examined by making EG1 and conducting a disconnection test.

【0058】TEG1は、ポリイミド基材2、スリット
3、銅配線パターン4、電極パッド5・5、及びソルダ
レジスト6から構成される。また、スリット3の裏側に
は同図(c)に示すように、ソルダレジスト7が塗布さ
れている。
The TEG 1 is composed of a polyimide substrate 2, a slit 3, a copper wiring pattern 4, electrode pads 5.5, and a solder resist 6. Further, a solder resist 7 is applied to the back side of the slit 3 as shown in FIG.

【0059】上記TEG1の主要部の寸法は図4(a)
に示すとおりであるが、これに限るものではなく、TC
P半導体装置の寸法に応じて適宜変更される。但し、T
EG1を形成するにあたり、銅配線パターン4に使用さ
れる銅箔の種類・厚み、ポリイミド基材2と銅箔とを接
着する接着剤の種類・厚み、ソルダレジスト6の種類・
厚み、スリット3の寸法等は、実際に使用されるTCP
半導体装置に等しくした。特に、銅箔には電解銅箔を使
用し、厚みは1/2オンス、配線パターン幅は35μ
m、配線パターンピッチは70μmである。また、接着
剤には東レ(株)の#7100(商品名)を使用した。
The dimensions of the main part of the TEG 1 are shown in FIG.
, But is not limited to this.
It is appropriately changed according to the dimensions of the P semiconductor device. Where T
In forming the EG1, the type and thickness of the copper foil used for the copper wiring pattern 4, the type and thickness of the adhesive for bonding the polyimide substrate 2 and the copper foil, and the type and thickness of the solder resist 6
The thickness, dimensions of the slit 3, etc. are determined by the actual TCP
Same as semiconductor device. In particular, electrolytic copper foil is used for the copper foil, the thickness is 1/2 oz, and the wiring pattern width is 35 μm.
m, and the wiring pattern pitch is 70 μm. The adhesive used was # 7100 (trade name) manufactured by Toray Industries, Inc.

【0060】電極パッド5・5は、銅配線パターン4が
断線すると、これをすぐに確認できるようにするために
設けてある。断線不良を確認するには、断線試験の後に
オープンチェッカを電極パッド5・5に接触させるだけ
でよい。
The electrode pads 5 are provided so that when the copper wiring pattern 4 is disconnected, it can be immediately confirmed. In order to confirm the disconnection defect, it is only necessary to bring the open checker into contact with the electrode pads 5 after the disconnection test.

【0061】なお、工程を簡略化する目的で、TEG1
へのドライバICチップのアセンブリを省略してある。
For the purpose of simplifying the process, TEG1
The assembly of the driver IC chip is omitted.

【0062】次に、図4(b)(c)に示すように上記
の構成のTEG1…を液晶パネル11とPWB基板12
とに3個接合して折り曲げる。接合工程は以下のように
なる。
Next, as shown in FIGS. 4 (b) and 4 (c), the TEG1...
And three of them are folded. The joining process is as follows.

【0063】まず、液晶パネル11にACF13を仮圧
着する。この仮圧着では、90℃に加熱したツールを1
0kgf/cm2 の荷重をかけて2秒間、ACF13に
押し当てる。その後、ACF13に付着しているスペー
サを剥がし、TEG1…をアライメントして仮圧着す
る。この仮圧着は、前述の仮圧着と同様の条件で行う。
次いで、200℃に加熱したツールを35kgf/cm
2 の荷重をかけて20秒間TEG1…に押し当て、TE
G1…と液晶パネル11とを本圧着する。
First, the ACF 13 is temporarily press-bonded to the liquid crystal panel 11. In this temporary crimping, a tool heated to 90 ° C.
A load of 0 kgf / cm 2 is applied to the ACF 13 for 2 seconds. Then, the spacers adhering to the ACF 13 are peeled off, and TEG1. This temporary pressure bonding is performed under the same conditions as the above-mentioned temporary pressure bonding.
Next, the tool heated to 200 ° C. was placed at 35 kgf / cm.
Apply a load of 2 and press against TEG1 ... for 20 seconds.
G1 and the liquid crystal panel 11 are completely press-bonded.

【0064】液晶パネル11は13.8インチで厚みが
1.1mmのガラスを使用して作製されている。また、
圧着装置は全て市販されているものである。
The liquid crystal panel 11 is made of glass having a thickness of 13.8 inches and a thickness of 1.1 mm. Also,
All crimping devices are commercially available.

【0065】次に、PWB基板12にACF13を接合
する。このとき、液晶パネル11と同様の条件でACF
13を仮圧着し、その後、ACF13のスペーサを剥が
してTEG1…とPWB基板12とをアライメントし、
全てのTEG1…を一括して本圧着する。PWB基板1
2の厚みは0.5mmである。
Next, the ACF 13 is joined to the PWB substrate 12. At this time, the ACF is performed under the same conditions as the liquid crystal panel 11.
, And the spacers of the ACF 13 are peeled off to align the TEG 1 with the PWB substrate 12.
All the TEGs 1... PWB substrate 1
2 has a thickness of 0.5 mm.

【0066】TEG1…を液晶パネル11とPWB基板
12とに接合した後、液晶パネル11とPWB基板12
とが所定の間隔で対向するようにTEG1…を湾曲さ
せ、断線試験用のサンプルを数個作製する。このサンプ
ルを側面から見た図が図4(c)である。
After joining TEG1 to the liquid crystal panel 11 and the PWB substrate 12, the liquid crystal panel 11 and the PWB substrate 12
Are curved so that they face each other at a predetermined interval, and several samples for a disconnection test are produced. FIG. 4C shows the sample as viewed from the side.

【0067】上記のように湾曲させた状態で、温度サイ
クル槽に入れて銅配線パターン4の断線試験を行う。温
度サイクル槽を、85℃と−30℃との2通りの温度を
30分ずつ繰り返すように設定し、1時間で1サイクル
(周期)とカウントする。スリット3の表面及び銅配線
パターン4上(以後、領域pと称する)と、スリット3
の裏側(以後、領域qと称する)とに様々なソルダレジ
ストを形成したサンプルを作製してこの断線試験方法を
適用し、それぞれのサンプルにおいて断線が発生するサ
イクル数を求めた。その結果の一例を表1に示す。
In the state of being bent as described above, the copper wiring pattern 4 is placed in a temperature cycle bath and subjected to a disconnection test. The temperature cycle bath is set so that two temperatures of 85 ° C. and −30 ° C. are repeated for 30 minutes, and one cycle (cycle) is counted in one hour. The surface of the slit 3 and on the copper wiring pattern 4 (hereinafter referred to as a region p)
Samples in which various solder resists were formed on the back side (hereinafter, referred to as region q) of the sample were manufactured, and this disconnection test method was applied, and the number of cycles at which disconnection occurred in each sample was determined. Table 1 shows an example of the result.

【0068】[0068]

【表1】 [Table 1]

【0069】試験を行ったサンプルは、領域pにヤング
率が200kgf/mm2 のエポキシ系ソルダレジスト
を形成し、領域qにヤング率が50kgf/mm2 のポ
リイミド系ソルダレジストを形成したTEG(サンプル
1)、領域pにヤング率が50kgf/mm2 のポリイ
ミド系ソルダレジストを挟むようにヤング率が380k
gf/mm2 のエポキシ系ソルダレジストを形成し、領
域qにヤング率が50kgf/mm2 のポリイミド系ソ
ルダレジストを形成したTEG(サンプル2)、領域p
・q共にヤング率が15kgf/mm2 のポリイミド系
ソルダレジストを形成したTEG(サンプル3)、領域
pにヤング率が15kgf/mm2 のポリイミド系ソル
ダレジストを形成し、領域qにヤング率が38kgf/
mm2 のウレタン系ソルダレジストを形成したTEG
(サンプル4)、領域p・q共にヤング率が38kgf
/mm2 のウレタン系ソルダレジストを形成したTEG
(サンプル5)、領域p・q共にヤング率が42kgf
/mm2 のシリコーン系ソルダレジストを形成したTE
G(サンプル6)、及び領域pにヤング率が200kg
f/mm2 のエポキシ系ソルダレジストを形成し、領域
qにヤング率が50kgf/mm2 のポリイミド系ソル
ダレジストを形成したTCP半導体装置(サンプル7)
である。
[0069] Samples were tested, the Young's modulus to form an epoxy-based solder resist of 200 kgf / mm 2 in the area p, TEG having a Young's modulus in the region q was formed polyimide solder resist of 50 kgf / mm 2 (Sample 1) The Young's modulus is 380 k such that a polyimide solder resist having a Young's modulus of 50 kgf / mm 2 is sandwiched in the region p.
A TEG (sample 2) in which an epoxy-based solder resist of gf / mm 2 was formed and a polyimide-based solder resist having a Young's modulus of 50 kgf / mm 2 was formed in a region q, and a region p
A TEG (sample 3) having a polyimide solder resist having a Young's modulus of 15 kgf / mm 2 for both q and a polyimide solder resist having a Young's modulus of 15 kgf / mm 2 in a region p and a Young's modulus of 38 kgf in a region q /
TEG with urethane-based solder resist of mm 2
(Sample 4), Young's modulus for both areas p and q is 38 kgf
/ Mm 2 TEG with urethane solder resist formed
(Sample 5), Young's modulus of both areas p and q is 42 kgf
/ Mm 2 Silicone solder resist formed TE
G (sample 6) and Young's modulus in region p are 200 kg
TCP semiconductor device in which an epoxy solder resist of f / mm 2 is formed and a polyimide solder resist having a Young's modulus of 50 kgf / mm 2 is formed in region q (sample 7)
It is.

【0070】なお、サンプル7は、サンプル1ないし6
のTEGと異なり、実際に液晶パネル表示装置に使用さ
れるTCP半導体装置である。また、ソルダレジストの
厚みは全て25μmに統一してある。
Note that Sample 7 is Samples 1 to 6
Is a TCP semiconductor device actually used for a liquid crystal panel display device. The thickness of the solder resist is all unified to 25 μm.

【0071】表1において、断線に到る温度サイクル数
の欄中に示されている分数は、分母が試験を行ったサン
プル数を、分子がそのうち断線が発生したサンプル数を
表す。まず、全ての断線箇所は、実デバイスであるTC
P半導体装置の場合と一致した。また、サンプル1が2
0サイクルで断線が発生するのに対して、サンプル7が
500サイクルで断線が発生することから、断線試験方
法の加速係数は25倍であることが分かる。従って、こ
の断線試験方法によれば、実デバイスの断線モードを短
時間で再現することができる。
In Table 1, the fractions shown in the column of the number of temperature cycles leading to disconnection indicate the number of samples tested by the denominator, and the numerator indicates the number of samples in which disconnection occurred. First, all disconnection points are the actual device TC
This coincided with the case of the P semiconductor device. Sample 1 is 2
Since the disconnection occurs in 0 cycles, whereas the disconnection occurs in 500 cycles of Sample 7, it can be seen that the acceleration factor of the disconnection test method is 25 times. Therefore, according to the disconnection test method, the disconnection mode of the actual device can be reproduced in a short time.

【0072】一方、実用的な耐断線性として、TEGが
200サイクル以内で断線しないことが必要であるが、
表1よりサンプル3ないし6がこの条件を満たしている
ことが分かる。さらに、領域p・qに共にヤング率の小
さいソルダレジストを使用する方が断線しにくい結果と
なっている。
On the other hand, as practical disconnection resistance, it is necessary that the TEG does not disconnect within 200 cycles.
From Table 1, it can be seen that Samples 3 to 6 satisfy this condition. Furthermore, the use of a solder resist having a small Young's modulus for both the regions p and q results in less disconnection.

【0073】例えば、サンプル1は20サイクル、サン
プル2は250サイクルで断線するが、サンプル3・サ
ンプル4は700サイクルでも断線しない。さらに、サ
ンプル2では、試験中にブリードが発生し、パターニン
グ精度が悪化することが判明した。従って、前述の耐断
線性を確保しながらブリードが発生しないようなソルダ
レジストを使用する必要がある。
For example, sample 1 is disconnected in 20 cycles and sample 2 is disconnected in 250 cycles, but sample 3 and sample 4 are not disconnected even in 700 cycles. Further, in sample 2, it was found that bleeding occurred during the test, and the patterning accuracy deteriorated. Therefore, it is necessary to use a solder resist that does not cause bleed while maintaining the above-described disconnection resistance.

【0074】そこで、このようなソルダレジストの条件
を求めるため、チクソ性を決定するSiO2 等の無機フ
ィラー量を変えたサンプルを作製して、断線試験を行っ
た。この結果、フィラー量を5wt%以下とすると20
0μm以上のブリードが発生するが、フィラー量を5w
t%より多くするとブリードを100μm以下に抑制で
きることが分かった。
Therefore, in order to determine such solder resist conditions, samples were prepared in which the amount of inorganic filler such as SiO 2 for determining the thixotropy was changed, and a disconnection test was performed. As a result, if the filler amount is 5 wt% or less, 20
Although bleeding of 0 μm or more occurs, the amount of filler is reduced to 5 w
It was found that the bleed can be suppressed to 100 μm or less when it is more than t%.

【0075】また、フィラー量が10wt%〜40wt
%のソルダレジストを使用すれば、200サイクル以上
でも断線せず、ブリードの発生を阻止できることが分か
った。このときのソルダレジストのヤング率は5kgf
/mm2 〜70kgf/mm2 であった。なお、ヤング
率を5kgf/mm2 〜70kgf/mm2 の範囲に設
定するには、ソルダレジスト内の重合成分からなる主材
料のヤング率を1kgf/mm2 以下にするのが効果的
である。
When the amount of the filler is 10 wt% to 40 wt%
It was found that the use of% solder resist did not cause disconnection even at 200 cycles or more, and could prevent the occurrence of bleed. At this time, the Young's modulus of the solder resist is 5 kgf.
/ Mm 2 to 70 kgf / mm 2 . Note that in order to set the Young's modulus in the range of 5kgf / mm 2 ~70kgf / mm 2 is to polymerization consisting components Young's modulus of the main material in the solder resist to 1 kgf / mm 2 or less is effective.

【0076】以上の断線試験結果より、ヤング率が5k
gf/mm2 〜70kgf/mm2の範囲内にあり、フ
ィラー量が10wt%〜40wt%の範囲内にあるソル
ダレジストを領域p・qに形成すれば、実装しても断線
が発生しない実用的なTCP半導体装置を製造できると
いう効果のあることが分かった。
From the results of the above disconnection test, the Young's modulus was 5 k.
If a solder resist having a filler content within the range of gf / mm 2 to 70 kgf / mm 2 and a filler amount within the range of 10 wt% to 40 wt% is formed in the region pq, practically, no disconnection occurs even when mounted. It has been found that there is an effect that a suitable TCP semiconductor device can be manufactured.

【0077】また、ヤング率とフィラー量を上記範囲内
に設定すれば、ゴム系・ポリイミド系・エポキシ系・シ
リコーン系・ウレタン系ソルダレジストのうちいずれか
を領域p・qにそれぞれ1種類だけ使用することで上記
の効果が得られる。さらに、上述の断線試験においては
形成する絶縁保護膜の厚みを25μmとしたが、これに
限らず、5μm〜45μmの範囲内であれば同等の効果
が得られることも分かった。
If the Young's modulus and the amount of filler are set within the above ranges, only one of rubber-based, polyimide-based, epoxy-based, silicone-based, and urethane-based solder resists is used for each of the regions p and q. By doing so, the above effects can be obtained. Furthermore, in the above-described disconnection test, the thickness of the insulating protective film to be formed was set to 25 μm. However, the present invention is not limited to this.

【0078】次に、上述の断線試験結果に基づいて製造
したTCP半導体装置について、図2及び図3を用いて
説明する。
Next, a TCP semiconductor device manufactured based on the results of the above-described disconnection test will be described with reference to FIGS.

【0079】図1(a)に、テープキャリアパッケージ
半導体装置としてのフレックスTCP半導体装置21の
平面構造、同図(b)にそのC−C’線断面図をそれぞ
れ示す。
FIG. 1A shows a plan structure of a flex TCP semiconductor device 21 as a tape carrier package semiconductor device, and FIG. 1B shows a cross-sectional view taken along the line CC ′.

【0080】フレックスTCP半導体装置21は、絶縁
テープとしてのポリイミド基材22を用いて作製したテ
ープキャリア23に半導体素子としてのドライバICチ
ップ24を電気的に接合した構成である。
The flex TCP semiconductor device 21 has a configuration in which a driver IC chip 24 as a semiconductor element is electrically connected to a tape carrier 23 manufactured using a polyimide substrate 22 as an insulating tape.

【0081】テープキャリア23は、スルーホールとし
てのスリット25・25と、インナーリード26…、入
力側アウターリード27…、出力側アウターリード28
…、及びテストパッド29からなる金属配線パターンと
しての銅配線パターンと、スリット25・25及び上記
銅配線パターンを絶縁被覆する絶縁保護膜としてのソル
ダレジスト30及びソルダレジスト31・31と、ポリ
イミド基材22の送り出し・位置合わせに用いられるス
プロケットホール32…とから構成される。
The tape carrier 23 includes slits 25 as through holes, inner leads 26, input outer leads 27, and output outer leads 28.
, And a copper wiring pattern as a metal wiring pattern including the test pad 29, a solder resist 30 and a solder resist 31 as an insulating protective film for insulatingly covering the slits 25 and the copper wiring pattern, and a polyimide substrate , Which are used for sending out and aligning the 22.

【0082】また、ドライバICチップ24は、Auバ
ンプ33…を介してインナーリード26…と電気的に接
続されると共に、この接続部周辺が樹脂34によって封
止されている。
The driver IC chip 24 is electrically connected to the inner leads 26 via the Au bumps 33. The periphery of the connection is sealed with a resin 34.

【0083】以下に図2を用いて、上記の構造のフレッ
クスTCP半導体装置21におけるテープキャリア23
の作製プロセスを説明する。
Referring to FIG. 2, the tape carrier 23 in the flex TCP semiconductor device 21 having the above structure will be described below.
Will be described.

【0084】まず、ポリイミド基材22(ユーピレック
ス;宇部興産の商標)の表面に接着剤を塗布し(工程
1)、デバイスホール、スリット25・25、スプロケ
ットホール32…を形成すべくポリイミド基材22を金
型で打ち抜く(工程2)。
First, an adhesive is applied to the surface of the polyimide substrate 22 (UPILEX; trademark of Ube Industries) (step 1), and the polyimide substrate 22 is formed to form device holes, slits 25, sprocket holes 32,. Is punched out with a mold (step 2).

【0085】次に、18μm、25μm、35μm厚の
銅箔のうち、いずれかをポリイミド基材22にラミネー
トする(工程3)。スリット25・25には、まず、後
に銅配線パターンが形成される面に対して反対側から2
5μm厚のソルダレジスト31・31を形成し、150
℃で60分キュアする(工程4)。
Next, one of 18 μm, 25 μm, and 35 μm thick copper foils is laminated on the polyimide substrate 22 (Step 3). In the slits 25, first, the opposite side to the surface on which the copper wiring pattern is to be formed later,
A solder resist 31 having a thickness of 5 μm is formed,
Cure at 60 ° C. for 60 minutes (step 4).

【0086】このソルダレジスト31・31には、ヤン
グ率が5kgf/mm2 〜70kgf/mm2 の範囲内
にあり、フィラー量が10wt%〜40wt%の範囲内
にあるゴム系・ポリイミド系・エポキシ系・シリコーン
系・ウレタン系ソルダレジストのうちいずれを使用して
もよい。例えば、硬化してもヤング率が1kgf/mm
2 以下となるような主剤を選定し、この主剤にフィラー
量を38wt%混入させたポリイミド系ソルダレジスト
を使用することができる。この場合、硬化後のヤング率
は16kgf/mm2 となる。鉛筆硬度ではBに相当す
る。
[0086] The solder resist 31, 31, is in the range Young's modulus of 5kgf / mm 2 ~70kgf / mm 2 , rubber-polyimide-epoxy filler amount is in the range of 10 wt% 40 wt% Any of a series, a silicone series, and a urethane series solder resist may be used. For example, even if cured, Young's modulus is 1 kgf / mm
It is possible to use a polyimide-based solder resist in which a base material having a value of 2 or less is selected, and a filler amount of 38 wt% is mixed in the base material. In this case, the Young's modulus after curing is 16 kgf / mm 2 . It corresponds to B in pencil hardness.

【0087】そして、エッチングマスクとしてのフォト
レジストを銅箔表面に塗布し(工程5)、露光によって
目的のパターンを焼き付け(工程6)て現像する(工程
7)。デバイスホールにもエッチングマスクとしてのフ
ォトレジストを形成し(工程8)た後、銅箔エッチング
液に浸漬して所望の銅配線パターンを形成する(工程
9)。このようにして銅配線パターンを形成した後、全
てのフォトレジストを有機溶剤あるいはドライエッチン
グによって剥離する(工程10)。
Then, a photoresist as an etching mask is applied to the surface of the copper foil (Step 5), and a desired pattern is baked by exposure (Step 6) and developed (Step 7). After forming a photoresist as an etching mask also in the device hole (Step 8), it is immersed in a copper foil etchant to form a desired copper wiring pattern (Step 9). After forming the copper wiring pattern in this manner, all the photoresists are removed by an organic solvent or dry etching (step 10).

【0088】次に、ポリイミド基材22の銅配線パター
ンを形成した面上において、折り曲げ部であるスリット
25・25を覆うように、工程4で形成したソルダレジ
スト31・31と同一のソルダレジスト30を印刷し、
2時間程度キュアを行う(工程11)。
Next, on the surface of the polyimide base material 22 on which the copper wiring pattern is formed, the same solder resists 31 as the solder resists 31 formed in the step 4 are covered so as to cover the slits 25 which are the bent portions. And print
Cure for about 2 hours (step 11).

【0089】次いで、露出している銅箔表面に、無電解
メッキ法により0.2μm〜0.6μm厚のスズメッキ
を形成し、スズメッキ後はホイスカが発生しないように
キュアを施す(工程12)。
Next, a tin plating having a thickness of 0.2 μm to 0.6 μm is formed on the exposed surface of the copper foil by an electroless plating method, and after the tin plating, curing is performed so as not to generate whiskers (step 12).

【0090】次に、以上の工程により作製されたテープ
キャリア23のインナーリード26…にドライバICチ
ップ24をAuバンプ33…を介して接合する(工程1
3)。そして、この接合部の周辺を樹脂34で封止し
(工程14)、フレックスTCP半導体装置21が完成
する。
Next, the driver IC chip 24 is bonded via the Au bumps 33 to the inner leads 26 of the tape carrier 23 manufactured by the above steps (Step 1).
3). Then, the periphery of this joint is sealed with a resin 34 (Step 14), and the flex TCP semiconductor device 21 is completed.

【0091】以上のように、工程4・工程11において
は、それぞれにヤング率が5kgf/mm2 〜70kg
f/mm2 の範囲にあり、フィラー量が10wt%〜4
0wt%の範囲にある同一のソルダレジストを使用する
ため、銅配線パターンが断線しにくくなると共に、図3
に示すようにブリードの発生やソルダレジストの剥がれ
がなくパターニング精度を±0.2mmに向上させるこ
とができる。従って、キャリアテープ23の作製歩留り
を約2%向上させることができる。
As described above, in Step 4 and Step 11, the Young's modulus is 5 kgf / mm 2 to 70 kg, respectively.
f / mm 2 , and the amount of filler is 10 wt% to 4 wt.
Since the same solder resist in the range of 0 wt% is used, it is difficult for the copper wiring pattern to break, and FIG.
As shown in (1), the patterning accuracy can be improved to ± 0.2 mm without occurrence of bleed or peeling of the solder resist. Therefore, the production yield of the carrier tape 23 can be improved by about 2%.

【0092】また、フレックスTCP半導体装置21の
反りを1mm以下に抑制して後のアセンブリ工程でフレ
ックスTCP半導体装置21を順調に搬送することがで
きる。さらに、工程4・工程11においてソルダレジス
トを形成する装置を同一のものとすることができるた
め、フレックスTCP半導体装置21の製造コストを削
減することができる。
Further, the warp of the flex TCP semiconductor device 21 can be suppressed to 1 mm or less, and the flex TCP semiconductor device 21 can be smoothly transported in the subsequent assembly process. Furthermore, since the same apparatus for forming the solder resist can be used in Steps 4 and 11, the manufacturing cost of the flex TCP semiconductor device 21 can be reduced.

【0093】なお、工程4・工程11においては同一の
ソルダレジストを形成したが、これに限るものではな
く、ヤング率が5kgf/mm2 〜70kgf/mm2
の範囲にあり、フィラー量が10wt%〜40wt%の
範囲にあるソルダレジストをそれぞれの工程において使
用すれば、両工程におけるソルダレジストの種類は異な
っていてもよい。
In the steps 4 and 11, the same solder resist was formed. However, the present invention is not limited to this, and the Young's modulus is 5 kgf / mm 2 to 70 kgf / mm 2.
If the solder resist having the filler amount in the range of 10 wt% to 40 wt% is used in each step, the type of the solder resist in both steps may be different.

【0094】〔実施の形態2〕本発明の液晶パネル表示
装置の実施の一形態について図5を用いて説明すれば、
以下の通りである。なお、説明の便宜上、前記の実施の
形態1の図面に示した構成要素と同一の機能を有する構
成要素については、同一の符号を付し、その説明を省略
する。
[Embodiment 2] An embodiment of a liquid crystal panel display device of the present invention will be described with reference to FIG.
It is as follows. For convenience of explanation, components having the same functions as those shown in the drawings of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.

【0095】図5に示すように、本実施の形態における
液晶パネル表示装置51は、実施の形態1で述べたフレ
ックスTCP半導体装置21…、液晶パネル52、PW
B基板53、バックライト54、及びベゼル55から構
成される。
As shown in FIG. 5, a liquid crystal panel display device 51 according to the present embodiment includes a flex TCP semiconductor device 21...
It comprises a B board 53, a backlight 54, and a bezel 55.

【0096】なお、フレックスTCP半導体装置21の
ドライバICチップ24は、この場合、駆動用半導体素
子として機能する。
In this case, the driver IC chip 24 of the flex TCP semiconductor device 21 functions as a driving semiconductor element.

【0097】以下に液晶パネル表示装置51の製造手順
について説明する。
The procedure for manufacturing the liquid crystal panel display device 51 will be described below.

【0098】まず、液晶パネル52に、ACFを仮圧着
する。ACFは、1.2mmから3mm程度までの種類
の幅があり、液晶パネル52の額縁のサイズに合わせて
適宜選択される。従って、例えば、額縁の幅が狭けれ
ば、ACFも幅の狭いものを選択する。ACFを仮圧着
するには、ACFを液晶パネル52に貼り付けたまま、
90℃に加熱したツールを2秒程度押し当てる。このと
き、ACFは熱によって反応して硬化するが、後に本圧
着することができるようにするため、完全には硬化させ
ない。
First, the ACF is temporarily bonded to the liquid crystal panel 52 by pressure bonding. The ACF has a width of about 1.2 mm to about 3 mm, and is appropriately selected according to the size of the frame of the liquid crystal panel 52. Therefore, for example, if the width of the frame is small, a narrow ACF is selected. To temporarily compress the ACF, leave the ACF attached to the liquid crystal panel 52,
Press the tool heated to 90 ° C for about 2 seconds. At this time, the ACF reacts and is cured by heat, but is not completely cured so that the final pressure bonding can be performed later.

【0099】ACFの仮圧着が終了した時点で、ACF
に付着していたスペーサを剥がし、そこにフレックスT
CP半導体装置21…の出力側アウターリード28…を
仮圧着する。このとき、フレックスTCP半導体装置2
1…と液晶パネル52とを、それぞれに形成されたアラ
イメントマークを用いて位置合わせする。フレックスT
CP半導体装置21…は、この仮圧着前に、リール状に
つながった状態にあるため、金型で打ち抜いて個片にし
ておく。そして、仮圧着時には、100℃に加熱したツ
ールを10kgf/cm2 の荷重で3秒押し当てるが、
ACFを完全には硬化させない。
At the time when the temporary compression bonding of the ACF is completed, the ACF
Peel off the spacer attached to the flex T
The output outer leads 28 of the CP semiconductor devices 21 are temporarily press-bonded. At this time, the flex TCP semiconductor device 2
1 and the liquid crystal panel 52 are aligned with each other using the alignment marks formed thereon. Flex T
Since the CP semiconductor devices 21 are in a state of being connected in a reel shape before the temporary crimping, they are punched out with a die to form individual pieces. Then, at the time of temporary compression bonding, a tool heated to 100 ° C. is pressed with a load of 10 kgf / cm 2 for 3 seconds.
Does not completely cure the ACF.

【0100】フレックスTCP半導体装置21…の仮圧
着が終了すると次に本圧着を行う。本圧着は、全てのフ
レックスTCP半導体装置21…に一括して、200℃
に加熱したツールを35kgf/cm2 の荷重で20秒
押し当てて実施する。
When the temporary press-bonding of the flex TCP semiconductor devices 21 is completed, the final press-bonding is performed. The final pressure bonding is performed at 200 ° C. for all the flex TCP semiconductor devices 21.
The tool is heated by applying a load of 35 kgf / cm 2 for 20 seconds.

【0101】液晶パネル52にフレックスTCP半導体
装置21…を実装すると、今度はフレックスTCP半導
体装置21…の入力側アウターリード27をPWB基板
53に実装する。PWB基板53への実装方法として、
ハンダ付けによる方法とACFによる方法とがある。A
CFによる実装方法では、PWB基板53をアライメン
トし、全てのフレックスTCP半導体装置21…を一括
して実装する。
When the flex TCP semiconductor devices 21 are mounted on the liquid crystal panel 52, the input outer leads 27 of the flex TCP semiconductor devices 21 are mounted on the PWB board 53. As a mounting method on the PWB substrate 53,
There are a method by soldering and a method by ACF. A
In the mounting method using CF, the PWB substrate 53 is aligned, and all the flex TCP semiconductor devices 21 are mounted collectively.

【0102】その後、液晶パネル52の裏側に光源とな
るバックライト54を実装し、フレックスTCP半導体
装置21…、液晶パネル52、PWB基板53、及びバ
ックライト54からなるユニット全体をベゼル55で覆
う。
Thereafter, a backlight 54 serving as a light source is mounted on the back side of the liquid crystal panel 52, and the entire unit including the flex TCP semiconductor device 21, the liquid crystal panel 52, the PWB substrate 53, and the backlight 54 is covered with a bezel 55.

【0103】以上のようにして液晶パネル表示装置51
が製造される。この液晶パネル表示装置51には、前述
したように、耐断線性が高く、製造歩留りの良いフレッ
クスTCP半導体装置21を使用している。従って、1
0インチ以上の大型液晶パネル表示装置を歩留り良く、
低コストで製造することができる。
As described above, the liquid crystal panel display device 51
Is manufactured. As described above, the liquid crystal panel display device 51 uses the flex TCP semiconductor device 21 having high disconnection resistance and a good production yield. Therefore, 1
0 inch or larger large liquid crystal panel display device with good yield,
It can be manufactured at low cost.

【0104】[0104]

【発明の効果】請求項1に係る発明のテープキャリアパ
ッケージ半導体装置は、以上のように、絶縁テープに設
けられた金属配線パターンと上記金属配線パターンと共
に上記絶縁テープが湾曲可能となるように上記絶縁テー
プに設けられたスルーホールの表裏両側とを絶縁被覆す
る絶縁保護膜を有するテープキャリアと、上記テープキ
ャリアに半導体素子が実装されてなるテープキャリアパ
ッケージ半導体装置において、上記スルーホールの表裏
両側を絶縁被覆するそれぞれの上記絶縁保護膜は、ヤン
グ率が5kgf/mm2 〜70kgf/mm2 の範囲に
あるソルダレジストである構成である。
As described above, according to the tape carrier package semiconductor device of the present invention, the metal wiring pattern provided on the insulating tape and the metal wiring pattern can be bent together with the insulating tape. In a tape carrier having an insulating protective film that insulates the front and back sides of a through hole provided in an insulating tape, and a tape carrier package semiconductor device in which a semiconductor element is mounted on the tape carrier, the front and back sides of the through hole each of the insulating protective film for insulating coating is configured Young's modulus of the solder resist in the range of 5kgf / mm 2 ~70kgf / mm 2 .

【0105】それゆえ、テープキャリアパッケージ半導
体装置を大型の液晶パネルに実装する際、テープキャリ
アパッケージ半導体装置に大きな応力が加わっても金属
配線パターンは断線しない。さらに、テープキャリアパ
ッケージ半導体装置の反りを抑制し、テープキャリアパ
ッケージ半導体装置の製造歩留りを向上させることがで
きる。
Therefore, when the tape carrier package semiconductor device is mounted on a large liquid crystal panel, the metal wiring pattern does not break even if a large stress is applied to the tape carrier package semiconductor device. Further, warpage of the tape carrier package semiconductor device can be suppressed, and the manufacturing yield of the tape carrier package semiconductor device can be improved.

【0106】この結果、信頼性の高いテープキャリアパ
ッケージ半導体装置を低コストで提供することができる
という効果を奏する。
As a result, a highly reliable tape carrier package semiconductor device can be provided at low cost.

【0107】請求項2に係る発明のテープキャリアパッ
ケージ半導体装置は、以上のように、請求項1に記載の
テープキャリアパッケージ半導体装置において、上記ソ
ルダレジストは、上記スルーホールの表裏両側において
同一の材料からなる構成である。
As described above, in the tape carrier package semiconductor device according to the second aspect of the present invention, in the tape carrier package semiconductor device according to the first aspect, the solder resist is made of the same material on both sides of the through hole. It is the structure which consists of.

【0108】それゆえ、スルーホールの表裏両側にソル
ダレジストを形成する際、専用の装置が1台で済むと共
に、ソルダレジストの管理が容易になるという効果を奏
する。
Therefore, when the solder resist is formed on both the front and back sides of the through hole, only one dedicated device is required and the solder resist can be easily managed.

【0109】請求項3に係る発明のテープキャリアパッ
ケージ半導体装置は、以上のように、請求項1または2
に記載のテープキャリアパッケージ半導体装置におい
て、上記ソルダレジストは、その粘度を決定するフィラ
ーを10wt%〜40wt%の範囲で含有する構成であ
る。
According to the third aspect of the present invention, there is provided a tape carrier package semiconductor device according to the first or second aspect.
In the tape carrier package semiconductor device described in (1), the solder resist contains a filler for determining its viscosity in a range of 10 wt% to 40 wt%.

【0110】それゆえ、ソルダレジストを印刷するとき
にブリードの発生が阻止されてパターニング精度が向上
すると共に、テープキャリア作製時にソルダレジストの
剥がれが起こらずテープキャリア作製歩留りが向上する
という効果を奏する。
Therefore, bleeding is prevented when solder resist is printed, so that the patterning accuracy is improved, and the solder resist is not peeled off at the time of producing the tape carrier, so that the yield of producing the tape carrier is improved.

【0111】請求項4に係る発明のテープキャリアパッ
ケージ半導体装置は、以上のように、請求項1ないし3
のいずれかに記載のテープキャリアパッケージ半導体装
置において、上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなる構成である。
The tape carrier package semiconductor device of the invention according to claim 4 is as described above.
In the tape carrier package semiconductor device according to any one of the above, the solder resist is made of any of a rubber-based, polyimide-based, urethane-based, silicone-based, or epoxy-based material.

【0112】それゆえ、ソルダレジストは、柔軟性の高
い絶縁保護膜として機能するという効果を奏する。
Therefore, the solder resist has an effect of functioning as a highly flexible insulating protective film.

【0113】請求項5に係る発明の液晶パネル表示装置
は、以上のように、絶縁テープに設けられた金属配線パ
ターンと上記金属配線パターンが湾曲可能となるように
上記絶縁テープに設けられたスルーホールの表裏両側と
を絶縁被覆する絶縁保護膜を有するテープキャリアと、
液晶パネルを駆動するように上記テープキャリアに実装
される駆動用半導体素子とを有するテープキャリアパッ
ケージ半導体装置及び上記液晶パネルを備える液晶パネ
ル表示装置において、上記スルーホールの表裏両側を絶
縁被覆するそれぞれの上記絶縁保護膜は、ヤング率が5
kgf/mm2〜70kgf/mm2 の範囲にあるソル
ダレジストである構成である。
As described above, according to the liquid crystal panel display device of the present invention, the metal wiring pattern provided on the insulating tape and the through-hole provided on the insulating tape so that the metal wiring pattern can be bent. A tape carrier having an insulating protective film that insulates the front and back sides of the hole,
In a tape carrier package semiconductor device having a driving semiconductor element mounted on the tape carrier so as to drive a liquid crystal panel, and a liquid crystal panel display device including the liquid crystal panel, each of the front and back sides of the through hole is insulated. The insulating protective film has a Young's modulus of 5
a structure is a solder resist in the range of kgf / mm 2 ~70kgf / mm 2 .

【0114】それゆえ、テープキャリアパッケージ半導
体装置を液晶パネルに実装しても金属配線パターンは断
線しない。さらに、テープキャリアパッケージ半導体装
置の反りを抑制し、液晶パネル表示装置の製造歩留りを
向上させることができる。
Therefore, even if the tape carrier package semiconductor device is mounted on the liquid crystal panel, the metal wiring pattern does not break. Further, the warpage of the tape carrier package semiconductor device can be suppressed, and the production yield of the liquid crystal panel display device can be improved.

【0115】この結果、信頼性の高い液晶パネル表示装
置を低コストで提供することができるという効果を奏す
る。
As a result, there is an effect that a highly reliable liquid crystal panel display device can be provided at low cost.

【0116】請求項6に係る発明の液晶パネル表示装置
は、以上のように、請求項5に記載の液晶パネル表示装
置において、上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなる構成である。
According to a sixth aspect of the present invention, as described above, in the liquid crystal panel display according to the fifth aspect, the solder resist is made of the same material on both sides of the through hole. Configuration.

【0117】それゆえ、スルーホールの表裏両側にソル
ダレジストを形成する際、専用の装置が1台で済むと共
に、ソルダレジストの管理が容易になる。
Therefore, when the solder resist is formed on both sides of the through hole, only one dedicated device is required and the management of the solder resist is facilitated.

【0118】従って、液晶パネル表示装置を低コストで
製造することができるという効果を奏する。
Therefore, the liquid crystal panel display device can be manufactured at low cost.

【0119】請求項7に係る発明の液晶パネル表示装置
は、以上のように、請求項5または6に記載の液晶パネ
ル表示装置において、上記ソルダレジストは、その粘度
を決定するフィラーを10wt%〜40wt%の範囲で
含有する構成である。
According to a seventh aspect of the present invention, as described above, in the liquid crystal panel display according to the fifth or sixth aspect, the solder resist contains 10 wt% of a filler for determining its viscosity. The content is within the range of 40 wt%.

【0120】それゆえ、ソルダレジストを印刷するとき
にブリードの発生が阻止されてパターニング精度が向上
すると共に、テープキャリア作製時にソルダレジストの
剥がれが起こらず液晶パネル表示装置の製造歩留りが向
上するという効果を奏する。
Therefore, bleeding is prevented when solder resist is printed, so that patterning accuracy is improved, and the solder resist is not peeled off during tape carrier production, thereby improving the production yield of the liquid crystal panel display device. To play.

【0121】請求項8に係る発明の液晶パネル表示装置
は、以上のように、請求項5ないし7のいずれかに記載
の液晶パネル表示装置において、上記ソルダレジスト
は、ゴム系、ポリイミド系、ウレタン系、シリコーン
系、あるいはエポキシ系のいずれかの材料からなる構成
である。
According to an eighth aspect of the present invention, as described above, in the liquid crystal panel display device according to any one of the fifth to seventh aspects, the solder resist is made of a rubber, a polyimide, or a urethane. It is a configuration made of any one of a system-based, silicone-based, or epoxy-based material.

【0122】それゆえ、ソルダレジストは、柔軟性の高
い絶縁保護膜として機能するという効果を奏する。
Therefore, the solder resist has an effect of functioning as a highly flexible insulating protective film.

【0123】請求項9に係る発明の液晶パネル表示装置
は、以上のように、請求項5ないし8のいずれかに記載
の液晶パネル表示装置において、上記液晶パネルが10
インチ以上である構成である。
According to a ninth aspect of the present invention, as described above, in the liquid crystal panel display device according to any one of the fifth to eighth aspects, the liquid crystal panel has a tenth aspect.
The configuration is greater than inches.

【0124】それゆえ、テープキャリアパッケージ半導
体装置を液晶パネルに実装しても金属配線パターンの断
線が起こりにくく、10インチ以上の大型の液晶パネル
表示装置を歩留り良く製造することができるという効果
を奏する。
Therefore, even if the tape carrier package semiconductor device is mounted on the liquid crystal panel, the metal wiring pattern is hardly disconnected, and a large-sized liquid crystal panel display device of 10 inches or more can be manufactured with good yield. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の一形態におけるテープキャリア
パッケージ半導体装置の構造を示し、(a)は平面図、
(b)は(a)のC−C’線断面図である。
FIG. 1 shows a structure of a tape carrier package semiconductor device according to an embodiment of the present invention, wherein FIG.
(B) is a sectional view taken along line CC ′ of (a).

【図2】図1のテープキャリアパッケージ半導体装置を
製造する工程を説明するフロー図である。
FIG. 2 is a flowchart illustrating a process of manufacturing the tape carrier package semiconductor device of FIG. 1;

【図3】図1のテープキャリアパッケージ半導体装置に
おいてブリードが発生しないことを説明する説明図であ
る。
FIG. 3 is an explanatory diagram illustrating that bleed does not occur in the tape carrier package semiconductor device of FIG. 1;

【図4】(a)、(b)及び(c)は、図1のテープキ
ャリアパッケージ半導体装置の断線試験方法を説明する
説明図である。
4 (a), (b) and (c) are explanatory views illustrating a disconnection test method of the tape carrier package semiconductor device of FIG.

【図5】図1のテープキャリアパッケージ半導体装置を
用いた液晶パネル表示装置の構造を示す構造図である。
FIG. 5 is a structural diagram showing a structure of a liquid crystal panel display device using the tape carrier package semiconductor device of FIG. 1;

【図6】従来のテープキャリアパッケージ半導体装置の
構造を示し、(a)は平面図、(b)は(a)のA−
A’線断面図である。
6A and 6B show the structure of a conventional tape carrier package semiconductor device, wherein FIG. 6A is a plan view and FIG.
FIG. 3 is a sectional view taken along line A ′.

【図7】図6のテープキャリアパッケージ半導体装置の
テープキャリアを作製する工程を説明するフロー図であ
る。
FIG. 7 is a flowchart illustrating a step of manufacturing a tape carrier of the tape carrier package semiconductor device of FIG. 6;

【図8】従来の他のテープキャリアパッケージ半導体装
置の構造を示し、(a)は平面図、(b)は(a)のB
−B’線断面図である。
8A and 8B show the structure of another conventional tape carrier package semiconductor device, wherein FIG. 8A is a plan view and FIG.
FIG. 4 is a sectional view taken along line -B ′.

【図9】図8のテープキャリアパッケージ半導体装置の
テープキャリアを作製する工程を説明するフロー図であ
る。
FIG. 9 is a flowchart illustrating a process of manufacturing a tape carrier of the tape carrier package semiconductor device of FIG. 8;

【図10】図6のテープキャリアパッケージ半導体装置
の実装時の状態を説明する説明図である。
FIG. 10 is an explanatory diagram illustrating a state when the tape carrier package semiconductor device of FIG. 6 is mounted.

【図11】図7のテープキャリアパッケージ半導体装置
の実装時における断線発生箇所を説明する説明図であ
る。
FIG. 11 is an explanatory diagram illustrating a disconnection occurrence position when the tape carrier package semiconductor device of FIG. 7 is mounted.

【図12】従来のテープキャリアパッケージ半導体装置
においてブリードが発生することを説明する説明図であ
る。
FIG. 12 is an explanatory diagram for explaining occurrence of bleed in a conventional tape carrier package semiconductor device.

【符号の説明】 21 フレックスTCP半導体装置(テープキャ
リアパッケージ半導体装置) 22 ポリイミド基材(絶縁テープ) 23 テープキャリア 24 ドライバICチップ(半導体素子、駆動用
半導体素子) 25 スリット(スルーホール) 26 インナーリード(金属配線パターン) 27 入力側アウターリード(金属配線パター
ン) 28 出力側アウターリード(金属配線パター
ン) 29 テストパッド(金属配線パターン) 51 液晶パネル表示装置 52 液晶パネル
[Description of Signs] 21 Flex TCP semiconductor device (tape carrier package semiconductor device) 22 Polyimide base material (insulating tape) 23 Tape carrier 24 Driver IC chip (semiconductor element, driving semiconductor element) 25 Slit (through hole) 26 Inner lead (Metal wiring pattern) 27 Input-side outer lead (Metal wiring pattern) 28 Output-side outer lead (Metal wiring pattern) 29 Test pad (Metal wiring pattern) 51 Liquid crystal panel display 52 Liquid crystal panel

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】絶縁テープに設けられた金属配線パターン
と上記金属配線パターンと共に上記絶縁テープが湾曲可
能となるように上記絶縁テープに設けられたスルーホー
ルの表裏両側とを絶縁被覆する絶縁保護膜を有するテー
プキャリアと、上記テープキャリアに半導体素子が実装
されてなるテープキャリアパッケージ半導体装置におい
て、 上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が5kgf/mm2 〜70
kgf/mm2 の範囲にあるソルダレジストであること
を特徴とするテープキャリアパッケージ半導体装置。
An insulating protective film for insulating a metal wiring pattern provided on an insulating tape and both sides of a through hole provided in the insulating tape so that the insulating tape can be bent together with the metal wiring pattern. And a tape carrier package semiconductor device in which a semiconductor element is mounted on the tape carrier, wherein each of the insulating protective films that insulate the front and back sides of the through hole has a Young's modulus of 5 kgf / mm 2 or more. 70
A tape carrier package semiconductor device, which is a solder resist in a range of kgf / mm 2 .
【請求項2】上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなることを特徴とす
る請求項1に記載のテープキャリアパッケージ半導体装
置。
2. The tape carrier package semiconductor device according to claim 1, wherein the solder resist is made of the same material on both sides of the through hole.
【請求項3】上記ソルダレジストは、その粘度を決定す
るフィラーを10wt%〜40wt%の範囲で含有する
ことを特徴とする請求項1または2に記載のテープキャ
リアパッケージ半導体装置。
3. The tape carrier package semiconductor device according to claim 1, wherein the solder resist contains a filler for determining the viscosity in a range of 10 wt% to 40 wt%.
【請求項4】上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなることを特徴とする請求項1な
いし3のいずれかに記載のテープキャリアパッケージ半
導体装置。
4. The tape carrier according to claim 1, wherein said solder resist is made of any one of rubber-based, polyimide-based, urethane-based, silicone-based, and epoxy-based materials. Package semiconductor device.
【請求項5】絶縁テープに設けられた金属配線パターン
と上記金属配線パターンが湾曲可能となるように上記絶
縁テープに設けられたスルーホールの表裏両側とを絶縁
被覆する絶縁保護膜を有するテープキャリアと、液晶パ
ネルを駆動するように上記テープキャリアに実装される
駆動用半導体素子とを有するテープキャリアパッケージ
半導体装置及び上記液晶パネルを備える液晶パネル表示
装置において、 上記スルーホールの表裏両側を絶縁被覆するそれぞれの
上記絶縁保護膜は、ヤング率が5kgf/mm2 〜70
kgf/mm2 の範囲にあるソルダレジストであること
を特徴とする液晶パネル表示装置。
5. A tape carrier having an insulating protective film for insulating a metal wiring pattern provided on an insulating tape and both sides of a through hole provided on the insulating tape so that the metal wiring pattern can be bent. And a tape carrier package semiconductor device having a driving semiconductor element mounted on the tape carrier so as to drive the liquid crystal panel, and a liquid crystal panel display device including the liquid crystal panel, wherein both sides of the through hole are insulated. Each of the insulating protective films has a Young's modulus of 5 kgf / mm 2 to 70.
A liquid crystal panel display device comprising a solder resist in a range of kgf / mm 2 .
【請求項6】上記ソルダレジストは、上記スルーホール
の表裏両側において同一の材料からなることを特徴とす
る請求項5に記載の液晶パネル表示装置。
6. The liquid crystal panel display device according to claim 5, wherein said solder resist is made of the same material on both sides of said through hole.
【請求項7】上記ソルダレジストは、その粘度を決定す
るフィラーを10wt%〜40wt%の範囲で含有する
ことを特徴とする請求項5または6に記載の液晶パネル
表示装置。
7. The liquid crystal panel display device according to claim 5, wherein the solder resist contains a filler for determining the viscosity in a range of 10 wt% to 40 wt%.
【請求項8】上記ソルダレジストは、ゴム系、ポリイミ
ド系、ウレタン系、シリコーン系、あるいはエポキシ系
のいずれかの材料からなることを特徴とする請求項5な
いし7のいずれかに記載の液晶パネル表示装置。
8. The liquid crystal panel according to claim 5, wherein the solder resist is made of any one of rubber, polyimide, urethane, silicone, and epoxy. Display device.
【請求項9】上記液晶パネルが10インチ以上であるこ
とを特徴とする請求項5ないし8のいずれかに記載の液
晶パネル表示装置。
9. The liquid crystal panel display device according to claim 5, wherein said liquid crystal panel is 10 inches or more.
JP28232397A 1997-10-15 1997-10-15 Tape carrier package semiconductor device and liquid crystal panel display device using the same Expired - Fee Related JP3442978B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP28232397A JP3442978B2 (en) 1997-10-15 1997-10-15 Tape carrier package semiconductor device and liquid crystal panel display device using the same
TW087115772A TW565728B (en) 1997-10-15 1998-09-22 Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
US09/161,478 US6670696B2 (en) 1997-10-15 1998-09-28 Tape-carrier-package semiconductor device and a liquid crystal panel display using such a device as well as a method for testing the disconnection thereof
KR1019980040781A KR100275906B1 (en) 1997-10-15 1998-09-30 Tape-carrier-packing semiconductor device and a lcd panel display using such a device as well as a method for testing the disconnection thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28232397A JP3442978B2 (en) 1997-10-15 1997-10-15 Tape carrier package semiconductor device and liquid crystal panel display device using the same

Publications (2)

Publication Number Publication Date
JPH11121682A true JPH11121682A (en) 1999-04-30
JP3442978B2 JP3442978B2 (en) 2003-09-02

Family

ID=17650927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28232397A Expired - Fee Related JP3442978B2 (en) 1997-10-15 1997-10-15 Tape carrier package semiconductor device and liquid crystal panel display device using the same

Country Status (1)

Country Link
JP (1) JP3442978B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237280A (en) * 2000-02-22 2001-08-31 Nec Corp Tape carrier type semiconductor device and flexible film connection board
US6636281B1 (en) * 1999-07-12 2003-10-21 Nec Lcd Technologies, Ltd. Flat panel display device including slitted tape carrier packages and manufacturing method thereof
US6911725B2 (en) 2001-09-27 2005-06-28 Kabushiki Kaisha Toshiba Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device
JP2006073966A (en) * 2004-09-06 2006-03-16 Mitsui Mining & Smelting Co Ltd Printed circuit board and semiconductor device
JP2006156949A (en) * 2004-10-29 2006-06-15 Ube Ind Ltd Flexible wiring board for tape carrier package with improved burning resistance
JP2006156452A (en) * 2004-11-25 2006-06-15 Ube Ind Ltd Flexible wiring board for tape carrier package with improved burning resistance
JP2006210765A (en) * 2005-01-31 2006-08-10 Brother Ind Ltd Substrate joint, ink jet head and their manufacturing method
JP2006259060A (en) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd Display panel assembling apparatus and display panel assembly method
JP2009123928A (en) * 2007-11-15 2009-06-04 Ube Ind Ltd Flexible wiring board for tape carrier package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010738U (en) 1994-10-31 1995-05-09 富士ミクロ工業株式会社 Bendable TAB tape

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636281B1 (en) * 1999-07-12 2003-10-21 Nec Lcd Technologies, Ltd. Flat panel display device including slitted tape carrier packages and manufacturing method thereof
US6819371B2 (en) * 1999-07-12 2004-11-16 Nec Lcd Technologies, Ltd. Flat panel display device including slitted tape carrier packages and manufacturing method thereof
US6995814B2 (en) * 1999-07-12 2006-02-07 Nec Lcd Technologies, Ltd. Flat panel display device and manufacturing method thereof
JP2001237280A (en) * 2000-02-22 2001-08-31 Nec Corp Tape carrier type semiconductor device and flexible film connection board
US6867482B2 (en) 2000-02-22 2005-03-15 Nec Lcd Technologies, Ltd. Tape carrier type semiconductor device, method for manufacturing the same, and flexible substrate
US6911725B2 (en) 2001-09-27 2005-06-28 Kabushiki Kaisha Toshiba Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device
JP2006073966A (en) * 2004-09-06 2006-03-16 Mitsui Mining & Smelting Co Ltd Printed circuit board and semiconductor device
JP2006156949A (en) * 2004-10-29 2006-06-15 Ube Ind Ltd Flexible wiring board for tape carrier package with improved burning resistance
JP4701914B2 (en) * 2004-10-29 2011-06-15 宇部興産株式会社 Flexible wiring board for tape carrier package with improved flame resistance
JP2006156452A (en) * 2004-11-25 2006-06-15 Ube Ind Ltd Flexible wiring board for tape carrier package with improved burning resistance
JP2006210765A (en) * 2005-01-31 2006-08-10 Brother Ind Ltd Substrate joint, ink jet head and their manufacturing method
JP4552671B2 (en) * 2005-01-31 2010-09-29 ブラザー工業株式会社 Substrate assembly, inkjet head, and manufacturing method thereof
JP2006259060A (en) * 2005-03-16 2006-09-28 Matsushita Electric Ind Co Ltd Display panel assembling apparatus and display panel assembly method
JP2009123928A (en) * 2007-11-15 2009-06-04 Ube Ind Ltd Flexible wiring board for tape carrier package

Also Published As

Publication number Publication date
JP3442978B2 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
US6952250B2 (en) Pressure-welded structure of flexible circuit boards
JPH027180B2 (en)
JP2003332386A (en) Integrated circuit chip, electronic device and its manufacturing method, electronic apparatus
JP2809522B2 (en) Connection method between liquid crystal display element and flexible substrate
KR100275906B1 (en) Tape-carrier-packing semiconductor device and a lcd panel display using such a device as well as a method for testing the disconnection thereof
JP2004281460A (en) Reinforcing plate sticking apparatus and sticking method
JPH11288750A (en) Joint structure of flexible wiring board
JPH10173003A (en) Semiconductor device and its manufacturing method, and film carrier tape and its manufacturing method
JP5125314B2 (en) Electronic equipment
JP3442978B2 (en) Tape carrier package semiconductor device and liquid crystal panel display device using the same
JPH1187429A (en) Mounting method for semiconductor chip
JP3545178B2 (en) Disconnection test method
JP3250000B2 (en) Terminal connection structure of liquid crystal display panel and terminal connection method
JP2003336016A (en) Anisotropically electrically conductive double-sided tape and method of mounting electronic part by using the same
JP2001119116A (en) Connecting structure for liquid crystal display device
JP2001264794A (en) Method for manufacturing liquid crystal display device
JPH10144727A (en) Mounting of semiconductor element and electronic device mounted with semiconductor element
JPH06224256A (en) Semiconductor device
JPS63299242A (en) Connection of semiconductor device
JP2000098413A (en) Production of display device
JP2002217246A (en) Tape carrier and semiconductor device using it
JPS6119196A (en) Printed board bonding structure
JPH11330154A (en) Flexible substrate, tape-carrier package using this and mounting method thereof
JP2003258035A (en) Circuit board, electronic device and its manufacturing method and electronic equipment
JPH07244291A (en) Anisotropic conductive film, liquid crystal display device and electronic printing device using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090620

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100620

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees