JPH11119188A - Liquid crystal display device - Google Patents
Liquid crystal display deviceInfo
- Publication number
- JPH11119188A JPH11119188A JP27703397A JP27703397A JPH11119188A JP H11119188 A JPH11119188 A JP H11119188A JP 27703397 A JP27703397 A JP 27703397A JP 27703397 A JP27703397 A JP 27703397A JP H11119188 A JPH11119188 A JP H11119188A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- timing
- signal
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は駆動用集積回路を有
する液晶表示装置で、特に反射型液晶表示装置に関す
る。The present invention relates to a liquid crystal display device having a driving integrated circuit, and more particularly to a reflection type liquid crystal display device.
【0002】[0002]
【従来の技術】従来、液晶表示装置は伝送されてくる点
順次の表示データを1行もしくは2行毎にカラムドライ
バに蓄積し、各対応行毎にロウドライバにより発生する
選択信号によってライン順次で表示する。この表示方式
を電圧平均化法と呼び、該走査電極の総数を前記液晶表
示装置の分割数と呼ぶ。例えば分割数240の液晶表示
装置の場合、選択信号電圧は約±18Vになる。該液晶
駆動用集積回路の供給電源は例えば液晶テレビジョン、
液晶モニタ等の供給電源より昇圧して作成し該集積回路
に供給されている。2. Description of the Related Art Conventionally, a liquid crystal display device stores transmitted dot-sequential display data in a column driver for every one or two rows, and in a line-sequential manner by a selection signal generated by a row driver for each corresponding row. indicate. This display method is called a voltage averaging method, and the total number of the scanning electrodes is called a division number of the liquid crystal display device. For example, in the case of a liquid crystal display device having 240 divisions, the selection signal voltage is about ± 18 V. The power supply of the liquid crystal driving integrated circuit is, for example, a liquid crystal television,
It is created by boosting the voltage from a power supply such as a liquid crystal monitor and supplied to the integrated circuit.
【0003】図4に従来の液晶表示装置を構成するブロ
ック図を示す。本体(以後システムと記す)より供給さ
れた電源電圧は107昇圧回路で昇圧されレベルシフタ
とロウドライバに供給される。また、システムで作成さ
れるロウドライバ制御信号はレベルシフタ104bで電
圧変換された後ロウドライバに供給される。401はn
行目の走査電極を表す。FIG. 4 shows a block diagram of a conventional liquid crystal display device. A power supply voltage supplied from a main body (hereinafter referred to as a system) is boosted by a 107 booster circuit and supplied to a level shifter and a row driver. The row driver control signal generated by the system is supplied to the row driver after voltage conversion by the level shifter 104b. 401 is n
Represents the scanning electrodes in the row.
【0004】供給電源が切断された場合(以後パワーオ
フと記す)、昇圧電源は平滑コンデンサーに蓄積された
電荷分だけ遅れて供給が絶たれる。したがって、システ
ムで作成された制御用のクロック信号は前記昇圧電源よ
り早く切断される事になる。通常の液晶表示装置の場合
は、後方からELもしくは蛍光灯等のバックライトで光
を供給しているため、パワーオフと共にバックライトも
消え、特に昇圧電源の切断の遅れは問題とならなかっ
た。When the power supply is cut off (hereinafter referred to as power off), the supply of the boosted power supply is cut off with a delay corresponding to the charge accumulated in the smoothing capacitor. Therefore, the control clock signal generated by the system is cut off earlier than the boost power supply. In the case of a normal liquid crystal display device, since light is supplied from the back by a backlight such as an EL or a fluorescent lamp, the backlight is also turned off when the power is turned off.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、液晶表
示装置の一方の面に光学的反射板を有する事により外部
から入射する光を利用して表示画面を認識せしめる反射
型液晶表示装置の場合、ロウドライバのクロックの供給
が絶たれ、ロウドライバの電源である昇圧電源が遅れて
切断されるため、特定の電極だけ選択信号の長い物が供
給されてしまう不都合が発生する。However, in the case of a reflection type liquid crystal display device which has an optical reflector on one surface of the liquid crystal display device, the display screen can be recognized by utilizing light incident from the outside, Since the supply of the driver's clock is cut off and the boosted power supply, which is the power supply of the row driver, is cut off with a delay, there is an inconvenience that only a specific electrode is supplied with a long selection signal.
【0006】例えば、n行目の走査電極を選択中にシス
テムをパワーオフした場合、n行目以降の走査電極を選
択するためのクロックは発生しない。そこで、電極40
1には昇圧回路107の出力が低下するまでの間、選択
信号が印加される事となる。したがって、当該電極40
1の実効電圧が高くなり、電圧印加時に黒くなる液晶表
示装置の場合は液晶表示面に黒線として残ってしまうと
いう問題があった。For example, if the system is powered off while the scan electrodes in the n-th row are being selected, no clock is generated for selecting the scan electrodes in the n-th and subsequent rows. Therefore, the electrode 40
1, the selection signal is applied until the output of the booster circuit 107 decreases. Therefore, the electrode 40
In the case of a liquid crystal display device in which the effective voltage of No. 1 is increased and becomes black when a voltage is applied, there is a problem that a black line remains on the liquid crystal display surface.
【0007】図5にそのタイミングチャートを示す。図
において301は供給電源のオフするタイミングを表
し、303は FRAME信号、501はTPR信号で、30
3が1フレームに一回の割合で入力されこの信号よりロ
ウドライバのリセット信号である501が作成される、
305はLOAD信号でロウドライバの出力信号を1つ
進める役割をするクロック信号、306は昇圧回路10
7の出力電圧で108のVDDに相当する。307は液
晶表示装置の(n−1)行目の出力信号を表し、502
がn行目の電極401に印加されるロウドライバの出力
波形を示す。供給電源のオフするタイミング309でク
ロック信号303及び305は入力されなくなるが、ロ
ウドライバの電源電圧である昇圧出力306は平滑コン
デンサ109の働きによりタイミング309より遅延し
てオフとなる。そのため、電極401には波形503に
相当する部分が多く印加される事となる。この実効電圧
分が電極401を黒くせしめる原因である。FIG. 5 shows a timing chart of the operation. In the figure, 301 indicates the timing of turning off the power supply, 303 indicates the FRAME signal, 501 indicates the TPR signal, and 30 indicates the TPR signal.
3 is input once per frame, and a row driver reset signal 501 is created from this signal.
Reference numeral 305 denotes a LOAD signal, which is a clock signal that advances the output signal of the row driver by one, and 306 denotes a booster circuit 10.
The output voltage of 7 corresponds to VDD of 108. Reference numeral 307 denotes an output signal of the (n-1) th row of the liquid crystal display device, and 502
Shows the output waveform of the row driver applied to the electrode 401 in the n-th row. The clock signals 303 and 305 are not input at the timing 309 when the power supply is turned off, but the boosted output 306, which is the power supply voltage of the row driver, is turned off with a delay from the timing 309 due to the operation of the smoothing capacitor 109. Therefore, a large portion corresponding to the waveform 503 is applied to the electrode 401. This effective voltage causes the electrode 401 to become black.
【0008】本発明の目的は上記の問題を解決し、パワ
ーオフ時に発生する黒線をなくし、表示品質の向上を提
供するものである。An object of the present invention is to solve the above-mentioned problem, to eliminate black lines generated at the time of power-off, and to improve display quality.
【0009】[0009]
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は電源電圧もしくはディスプレイオフの信
号(DispOFF)、前記信号とフレーム信号(FRAME)を加
算する手段、加算された信号よりロウドライバのリセッ
ト信号(TPR) を作成する手段、該リセット信号により
内部カウンタがリセットされるロウドライバによって構
成され、供給電源の切断時に前記駆動用集積回路のロウ
ドライバにリセット信号を供給する事を特徴とする請求
項1記載の液晶表示装置の制御方式である。In order to achieve the above object, the present invention provides a power supply voltage or display-off signal (DispOFF), a means for adding the signal and a frame signal (FRAME), Means for generating a reset signal (TPR) for a row driver, and a row driver for resetting an internal counter by the reset signal, and for supplying a reset signal to the row driver of the driving integrated circuit when the power supply is cut off. 3. A control method for a liquid crystal display device according to claim 1.
【0010】[0010]
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。図1は本発明のブロック図を示す
図である。図において101はディスプレイオフの信号
(図中はDispOFFと記載)、102はFRAME信号、103
は前記101と102より入力された信号を加算するオ
ア回路、104はオア回路の出力からパルスを発生する
ために遅延回路とアンド回路で構成されるタイミング発
生回路と昇圧によって発生した電源VDDに信号電圧レ
ベルの変換を行うレベルシフタから構成されるリセット
信号発生回路、105はリセット信号発生回路から発生
したロウドライバのリセット信号TPR、106はシス
テムからの供給電源入力端子、107は供給電源からV
DDを発生する昇圧回路、108は昇圧回路より発生し
てロウドライバの電源となるVDD、109は前記VD
Dを平滑するためのコンデンサ、110はn行目の走査
電極を示す。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a block diagram of the present invention. In the figure, reference numeral 101 denotes a display-off signal (described as DispOFF in the figure), 102 denotes a FRAME signal, 103
Is an OR circuit for adding the signals inputted from 101 and 102, 104 is a timing generating circuit composed of a delay circuit and an AND circuit for generating a pulse from the output of the OR circuit, and a signal to a power supply VDD generated by boosting. A reset signal generation circuit composed of a level shifter for converting a voltage level, a reset signal TPR of a row driver generated from the reset signal generation circuit 105, a power supply input terminal 106 from the system, and a voltage 107 from the power supply
A booster circuit for generating DD, VDD is a power supply for a row driver generated by the booster circuit, and 109 is a power supply for the row driver.
A capacitor for smoothing D, and 110 indicates a scan electrode in the n-th row.
【0011】図2は本発明の回路図の一部を示すもので
ある。図において104はオア回路の出力からパルスを
発生するために遅延回路とアンド回路で構成されるタイ
ミング発生回路104aと昇圧によって発生した電源V
DDに信号電圧レベルの変換を行うレベルシフタ104
bから構成される。 DispOFF信号101は供給電源10
6と同じタイミンか若しくは供給電源がオフ(0V)さ
れる以前のタイミングで0Vとなるように制御される。
この信号の切り替わりのエッジと FRAME信号102の切
り替わりのタイミングはオア回路103で処理されタイ
ミング発生回路104aでパルス信号となりレベルシフ
タ104bによってコモンドライバに供給可能な電圧に
変換されてロウドライバのリセット信号TPRとなり出
力端子105からロウドライバに伝達される。FIG. 2 shows a part of a circuit diagram of the present invention. In the figure, reference numeral 104 denotes a timing generation circuit 104a composed of a delay circuit and an AND circuit for generating a pulse from the output of the OR circuit, and a power supply V generated by boosting.
Level shifter 104 for converting signal voltage level to DD
b. DispOFF signal 101 is the power supply 10
6 is controlled so as to become 0 V at the same timing as that of 6 or at a timing before the supply power is turned off (0 V).
The switching edge of this signal and the switching timing of the FRAME signal 102 are processed by the OR circuit 103, become a pulse signal by the timing generation circuit 104a, are converted into a voltage that can be supplied to the common driver by the level shifter 104b, and become the reset signal TPR of the row driver. The signal is transmitted from the output terminal 105 to the row driver.
【0012】図3は各信号のタイミングチャートを示す
図である。図において301は供給電源106に印加さ
れる供給電源のオフするタイミング、302はディスプ
レイオフの信号(DispOFF)101のタイミング、30
3はFRAME信号102のタイミング、304はTPR信
号105のタイミング、305はLOAD信号でロウド
ライバの出力信号を1つ進める役割をするクロック信
号、306は昇圧回路107の出力電圧で平滑コンデン
サ109により平滑された108のVDD、307は液
晶表示装置の(n−1)行目の出力信号、308はn行
目の電極110に印加されるロウドライバの出力波形を
示す。従来方式と同様に供給電源のオフするタイミング
309でクロック信号303及び305は入力されなく
なるが、302のディスプレイオフの信号(DispOFF)
により合成し作成されたTPR信号でロウドライバはリ
セットされ、ロウドライバの電源電圧である昇圧出力3
06が平滑コンデンサ109の働きによりタイミング3
09より遅延してオフとなっても電極110には波形3
08に示すごとく選択信号が多く印加されない。このた
め、黒線が表示されることなく良好な表示品質を得るこ
とが可能となる。FIG. 3 shows a timing chart of each signal. In the figure, reference numeral 301 denotes the timing at which the power supply applied to the power supply 106 is turned off, 302 denotes the timing of the display-off signal (DispOFF) 101, 30
3 is the timing of the FRAME signal 102, 304 is the timing of the TPR signal 105, 305 is a LOAD signal which serves to advance the output signal of the row driver by one, 306 is the output voltage of the booster circuit 107, and is smoothed by the smoothing capacitor 109. Reference numeral 108 denotes the VDD, 307 denotes an output signal of the (n-1) th row of the liquid crystal display device, and 308 denotes an output waveform of the row driver applied to the electrode 110 of the nth row. As in the conventional method, the clock signals 303 and 305 are not input at the timing 309 when the power supply is turned off, but the display-off signal 302 (DispOFF) is displayed.
The row driver is reset by the TPR signal synthesized and created by the step (3), and the boosted output 3 which is the power supply voltage of the row driver is output.
06 is the timing 3 due to the operation of the smoothing capacitor 109.
Even if the electrode 110 is turned off with a delay from 09, the waveform 3
As shown at 08, many selection signals are not applied. Therefore, good display quality can be obtained without displaying a black line.
【0013】[0013]
【実施例】実施の形態では説明の簡単化のため、ロウド
ライバに印加される電源電圧を固定したVDDとして供
給する場合を用いて説明したが、本発明は揺動電源によ
る駆動方法でVDDも変動している場合にも容易に応用
できることは明らかである。加えて、揺動電源の場合は
ロウドライバの電位自体がシステムに対して変動するた
め、ロウドライバ自体にディスプレイをオフする目的で
設ける端子に信号を入力する事が困難となるため、本発
明による方式がより効果的である。DESCRIPTION OF THE PREFERRED EMBODIMENTS In the embodiment, for the sake of simplicity of description, the case where a power supply voltage applied to a row driver is supplied as a fixed VDD is described. Obviously, it can be easily applied even when it fluctuates. In addition, in the case of an oscillating power supply, since the potential itself of the row driver fluctuates with respect to the system, it becomes difficult to input a signal to a terminal provided for the purpose of turning off the display on the row driver itself. The scheme is more effective.
【0014】[0014]
【発明の効果】以上の説明から明らかなように、本発明
によれば液晶表示装置の一方の面に光学的反射板を有す
るこ事により外部から入射する光を利用して表示画面を
認識せしめる反射型液晶表示装置の該駆動用集積回路の
制御方式において、供給電源の切断時に前記駆動用集積
回路のロウドライバにリセット信号を供給する事により
従来発生していた黒線をなくす事が可能である。As is apparent from the above description, according to the present invention, the display screen can be recognized by utilizing the light incident from the outside by providing the optical reflector on one surface of the liquid crystal display device. In the control method of the driving integrated circuit of the reflection type liquid crystal display device, by supplying a reset signal to the row driver of the driving integrated circuit when the power supply is cut off, it is possible to eliminate a black line which has conventionally been generated. is there.
【図1】本発明のブロック図である。FIG. 1 is a block diagram of the present invention.
【図2】本発明の一実施例の回路図の一部を示す図であ
る。FIG. 2 is a diagram showing a part of a circuit diagram of one embodiment of the present invention.
【図3】本発明の一実施例のタイミングチャートを示す
図である。FIG. 3 is a diagram showing a timing chart of an embodiment of the present invention.
【図4】従来例のブロック図を示す図である。FIG. 4 is a diagram showing a block diagram of a conventional example.
【図5】従来例のタイミングチャートを示す図である。FIG. 5 is a diagram showing a timing chart of a conventional example.
101 ディスプレイオフの信号の入力端子 102 FRAME信号の入力端子 103 オア回路 104 タイミング発生回路 104a 遅延回路 104b レベルシフタ 105 リセット信号TPR出力端子 106 供給電源入力端子 107 昇圧回路 108 VDD 109 平滑コンデンサ 101 Display Off Signal Input Terminal 102 FRAME Signal Input Terminal 103 OR Circuit 104 Timing Generation Circuit 104a Delay Circuit 104b Level Shifter 105 Reset Signal TPR Output Terminal 106 Supply Power Input Terminal 107 Boost Circuit 108 VDD 109 Smoothing Capacitor
Claims (1)
回路を有する液晶表示装置であって反射型液晶表示装置
の駆動用集積回路の供給電源の切断時に前記駆動用集積
回路のロウドライバにリセット信号を供給する事を特徴
とする液晶表示装置。1. A liquid crystal display device having a driving integrated circuit for driving a liquid crystal display element, wherein a reset signal is supplied to a row driver of the driving integrated circuit when a power supply of the driving integrated circuit of the reflection type liquid crystal display device is cut off. A liquid crystal display device characterized by supplying:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27703397A JPH11119188A (en) | 1997-10-09 | 1997-10-09 | Liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27703397A JPH11119188A (en) | 1997-10-09 | 1997-10-09 | Liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11119188A true JPH11119188A (en) | 1999-04-30 |
Family
ID=17577847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27703397A Pending JPH11119188A (en) | 1997-10-09 | 1997-10-09 | Liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11119188A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002039179A1 (en) * | 2000-11-08 | 2002-05-16 | Citizen Watch Co., Ltd. | Liquid crystal display apparatus |
-
1997
- 1997-10-09 JP JP27703397A patent/JPH11119188A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002039179A1 (en) * | 2000-11-08 | 2002-05-16 | Citizen Watch Co., Ltd. | Liquid crystal display apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3229250B2 (en) | Image display method in liquid crystal display device and liquid crystal display device | |
US7750882B2 (en) | Display apparatus and driving device for displaying | |
KR100878244B1 (en) | circuit for generating driving voltages and liquid crystal device using the same | |
KR100827043B1 (en) | Liquid crystal display device and driving method of the same | |
US8760477B2 (en) | Pixel circuit and display system comprising same | |
CA2223371C (en) | Frame display control in an image display having a liquid crystal display panel | |
US20030038770A1 (en) | Liquid crystal display and method for driving the same | |
KR100237685B1 (en) | Liquid crystal display device with electric power control circuit | |
JPH08509818A (en) | Method and apparatus for crosstalk compensation in liquid crystal display device | |
JP2002132228A (en) | Liquid crystal display device | |
JPH10207438A (en) | Liquid crystal device | |
JP2001083943A (en) | Liquid crystal display device and drive method | |
WO2006095304A1 (en) | Backlighted lcd display devices and driving methods therefor | |
TWI396170B (en) | Liquid crystal display, display system and method for driving liquid crystal display | |
US6057822A (en) | Liquid crystal display device and a method for driving the same | |
JPH11109313A (en) | Active matrix liquid crystal display device, its drive method, drive circuit and liquid crystal display system | |
JPS6395420A (en) | Driving method for active matrix type liquid crystal display device | |
US5248965A (en) | Device for driving liquid crystal display including signal supply during non-display | |
JPH11119188A (en) | Liquid crystal display device | |
JP2001228827A (en) | Signal control circuit | |
JPH07306660A (en) | Gradation driving circuit for liquid crystal display device and gradation driving method therefor | |
JPH11282422A (en) | Liquid crystal display device | |
US20030112211A1 (en) | Active matrix liquid crystal display devices | |
JP2007171567A (en) | Liquid crystal display device | |
JP3750537B2 (en) | Liquid crystal device and image display device |