JPH11112005A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH11112005A
JPH11112005A JP26845997A JP26845997A JPH11112005A JP H11112005 A JPH11112005 A JP H11112005A JP 26845997 A JP26845997 A JP 26845997A JP 26845997 A JP26845997 A JP 26845997A JP H11112005 A JPH11112005 A JP H11112005A
Authority
JP
Japan
Prior art keywords
semiconductor device
region
anode
concave portion
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP26845997A
Other languages
Japanese (ja)
Inventor
Yoshio Terasawa
義雄 寺沢
Takayuki Sekiya
高幸 関谷
Yuichiro Imanishi
雄一郎 今西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP26845997A priority Critical patent/JPH11112005A/en
Publication of JPH11112005A publication Critical patent/JPH11112005A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device provided with the rectification characteristics of a low ON voltage, high breakdown strength and a small leakage current capable of a high speed operation. SOLUTION: Recessed parts 12 are formed on the surface of a silicon substrate 11 of an N type and low impurity concentration, an anode area 13 is formed between them and the cut-off area 14 of a P type and high impurity concentration is formed at the bottom part of the recessed part 12. An anode electrode 18 composed of a metallic material for forming a Schottky junction with the anode area 13 is provided, and the cut-off area 14 is connected to the anode electrode by a metallic film 15 formed on the inner surface of the recessed part 12. On the surface on the opposite side of the silicon substrate 11, a cathode area 16 of the N type and the high impurity concentration and a cathode electrode 17 on it are formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置、特にシ
ョットキー接合型のダイオードと、PN接合型のダイオー
ドとの特性を合わせ持った半導体装置に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device having the characteristics of a Schottky diode and a PN diode.

【0002】[0002]

【従来の技術】図1は最近高速動作する半導体整流素子
として広く使用されているショットキー接合型ダイオー
ドの構造を示すものである。N型の半導体基板1の表面
にP型のカットオフ領域2を形成してアノード領域3を
形成し、このアノード領域の表面に、アノード電極4を
形成している。また、半導体基板1の裏面にはN + 型の
カソード領域5を形成するとともにその上にカソード電
極6を形成している。アノード電極4は、アノード領域
3を構成する半導体材料とショットキー接合を形成する
ような金属材料で形成されている。このような従来のシ
ョットキー接合型ダイオードにおいては、ショットキー
接合面積、すなわちアノード電極4の面積はチャネルの
断面積に等しいかまたはそれよりも小さくなっている。
このショットキー接合型のダイオードは高速で動作する
とともに電流が立ち上がり始めるオン電圧(立ち上がり
電圧)が約0.2Vと低い利点がある。このようなショット
キー接合型のダイオードは、例えばN.G.Anantha, K.G.A
sharによる" Planar mesa Schottcky barrier diode",
IBM JK. Res. Devel, 15, 442-445 (1971)に記載されて
いる。一方、高耐圧の半導体整流素子としてはPN接合型
ダイオードが広く用いられている。このPN接合型ダイオ
ードは高い逆電圧印加時に洩れ電流が小さいという利
点、すなわち高耐圧であるという利点がある。
2. Description of the Related Art FIG. 1 shows the structure of a Schottky junction type diode which has recently been widely used as a semiconductor rectifier which operates at high speed. An anode region 3 is formed by forming a P-type cutoff region 2 on the surface of an N-type semiconductor substrate 1, and an anode electrode 4 is formed on the surface of the anode region. An N + -type cathode region 5 is formed on the back surface of the semiconductor substrate 1, and a cathode electrode 6 is formed thereon. The anode electrode 4 is formed of a metal material that forms a Schottky junction with the semiconductor material forming the anode region 3. In such a conventional Schottky junction diode, the Schottky junction area, that is, the area of the anode electrode 4 is equal to or smaller than the cross-sectional area of the channel.
This Schottky junction type diode operates at high speed and has an advantage that an on-voltage (rising voltage) at which a current starts to rise is as low as about 0.2V. Such Schottky junction type diodes are, for example, Nganantha, KGA
"Planar mesa Schottcky barrier diode" by shar,
IBM JK. Res. Devel, 15, 442-445 (1971). On the other hand, a PN junction type diode is widely used as a high voltage semiconductor rectifier. This PN junction type diode has an advantage that a leakage current is small when a high reverse voltage is applied, that is, an advantage that it has a high breakdown voltage.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
たショットキー接合型のダイオードでは、耐圧が低いと
いう欠点がある。また、PN接合型のダイオードにおいて
は、立ち上がり電圧が約0.6Vと高く、そして少数キャリ
ア蓄積効果に起因して逆回復時間が長く、高速動作でき
ないという欠点がある。従来は上述したショットキー接
合型ダイオードとPN接合型ダイオードの特性を考慮し
て、それぞれの用途に適したものを使用するようにして
いるが、高速動作が可能で、立ち上がり電圧が低く、高
耐圧で、オフ時の洩れ電流が小さな半導体装置が望まし
い用途も多く、そのような場合には何れかの特性を犠牲
にせざるを得なかった。
However, the above-mentioned Schottky junction type diode has a drawback that the breakdown voltage is low. Further, the PN junction type diode has a drawback that the rising voltage is as high as about 0.6 V, the reverse recovery time is long due to the minority carrier accumulation effect, and high-speed operation cannot be performed. Conventionally, considering the characteristics of the above-mentioned Schottky junction type diode and PN junction type diode, the ones suitable for each application are used, but they can operate at high speed, have low start-up voltage, and have high breakdown voltage. In many cases, a semiconductor device having a small leakage current at the time of off is desirable. In such a case, one of the characteristics has to be sacrificed.

【0004】特開昭56-2672 号公報およびY. Shimizu,
Y. Terasawa et al による"IEEEE Trans. on Electron
Deivces", Vol. ED-31(9), 1314-1319 (1984) には、シ
ョットキー接合型ダイオードの逆方向耐圧を改善するた
め、金属電極と接触するショットキー障壁を形成する基
板表面の導電体層とは反対の導電型の領域を同一基板表
面に設け、基板との間にPN接合を形成し、このPN接
合をショットキー接合の逆耐圧よりも低い逆電圧で逆バ
イアスして基板の全表面に空乏層を形成することにより
大きな逆電圧を阻止することが提案されている。このよ
うなデバイスでは、順方向電流を流す際のショットキー
接合の面積は反対導電型領域の表面積分だけ減少してし
まう。例えば上述した"IEEEE Trans. on Electron Deiv
ces"では、基板とPN接合を形成する反対導電型領域の
巾が15μm であるのに対し、導電領域となるチャネルの
巾は6 μm と小さくなっている。このように反対導電型
領域の形成は耐圧を高める反面、導通面積が狭くなり、
通電できる最大電流量が制限を受けるようになるという
問題がある。
JP-A-56-2672 and Y. Shimizu,
"IEEEE Trans. On Electron by Y. Terasawa et al
Deivces ", Vol. ED-31 (9), 1314-1319 (1984) states that in order to improve the reverse breakdown voltage of a Schottky junction diode, the conductivity of the surface of the substrate that forms the Schottky barrier in contact with the metal electrode is improved. A region of the opposite conductivity type to the body layer is provided on the same substrate surface, a PN junction is formed between the substrate and the substrate, and the PN junction is reverse-biased with a reverse voltage lower than the reverse breakdown voltage of the Schottky junction. It has been proposed to prevent a large reverse voltage by forming a depletion layer on the entire surface, and in such a device, the area of the Schottky junction when a forward current flows is only the surface integral of the region of the opposite conductivity type. For example, the above-mentioned "IEEEE Trans. On Electron Deiv"
In the case of "ces", the width of the opposite conductive type region forming the PN junction with the substrate is 15 μm, whereas the width of the channel serving as the conductive region is as small as 6 μm. Increases the withstand voltage, but the conduction area is reduced,
There is a problem that the maximum amount of current that can be supplied is limited.

【0005】したがって、本発明の目的は、上述したシ
ョットキー接合型ダイオードとPN接合型ダイオードにお
けるそれぞれの良好な特性を併せ持った半導体装置、す
なわちショットキー接合型ダイオードの高速動作および
低オン電圧、PN接合型ダイオードの高耐圧、小洩れ電
流といった優れた特性を有する半導体装置を提供しよう
とするものである。
Accordingly, an object of the present invention is to provide a semiconductor device having both good characteristics of the above-described Schottky junction type diode and PN junction type diode, that is, high speed operation and low on-state voltage of the Schottky junction type diode and PN junction diode. An object of the present invention is to provide a semiconductor device having excellent characteristics such as a high breakdown voltage and a small leakage current of a junction diode.

【0006】[0006]

【課題を解決するための手段】本発明による半導体装置
は、N型の半導体基板と、この半導体基板の一方の表面
に形成された複数の凹部と、前記半導体基板の、これら
凹部の間にある部分によって形成されたメサ型のアノー
ド領域と、前記凹部の少なくとも底部に形成され、逆バ
イアス時に空乏層を拡げて電流通路を遮断するP型のカ
ットオフ領域と、前記アノード領域に接続され、アノー
ド領域との間でショットキー接合を形成するアノード電
極と、前記半導体基板の他方の表面に形成されたN型の
カソード領域と、このカソード領域に接続されたカソー
ド電極とを具えることを特徴とするものである。
A semiconductor device according to the present invention comprises an N-type semiconductor substrate, a plurality of recesses formed on one surface of the semiconductor substrate, and a plurality of recesses on the semiconductor substrate between the recesses. A mesa-type anode region formed by the portion, a P-type cut-off region formed at least at the bottom of the concave portion and expanding a depletion layer at the time of reverse bias to block a current path; and an anode connected to the anode region. An anode electrode forming a Schottky junction with the region, an N-type cathode region formed on the other surface of the semiconductor substrate, and a cathode electrode connected to the cathode region. Is what you do.

【0007】このような本発明による半導体装置におい
ては、アノード領域とアノード電極との間にショットキ
ー接合が形成され、オン時にはショットキー接合型ダイ
オードと同様に動作するので、高速動作が可能であると
ともに低い立ち上がり電圧を実現できる。また、アノー
ド電極とカソード電極間に逆電圧が印加されると、凹部
の底部に形成された反対導電型のカットオフ領域から一
導電型の基板内部に広がる高抵抗の空乏領域が互いに繋
がってアノード−カソード間の電流チャネルが閉じら
れ、PN接合型ダイオードと同様に動作するので、耐圧が
高くなるとともにオフ時の洩れ電流も小さなものとな
る。
In such a semiconductor device according to the present invention, a Schottky junction is formed between the anode region and the anode electrode. When the semiconductor device is turned on, the semiconductor device operates in the same manner as a Schottky junction diode, so that high-speed operation is possible. In addition, a low rising voltage can be realized. When a reverse voltage is applied between the anode electrode and the cathode electrode, a high-resistance depletion region extending from the opposite conductivity type cut-off region formed at the bottom of the recess to the inside of the one conductivity type substrate is connected to each other, and the anode is connected to the anode. Since the current channel between the cathode and the cathode is closed and operates like a PN junction type diode, the breakdown voltage is increased and the leakage current at the time of OFF is reduced.

【0008】図2は本発明による半導体装置を図1に示
した従来の半導体装置と対比して示したものである。本
発明では、N型半導体基板1の表面に凹部7を形成して
メサ型のアノード領域3を形成し、凹部の底部にP型の
カットオフ領域2を形成する。その他の構造は図1に示
した従来のショットキー接合型ダイオードと同様であ
る。本発明においては、アノード領域3とは逆の導電型
のカットオフ領域2をアノード領域表面と同一の平面に
形成しないため、次のような長所がある。逆電圧印加時
のピンチオフ領域は、凹部底面あるいは側面に設けられ
た反対導電型のカットオフ領域2によって拡がるためア
ノード領域からは離間したものとなる。したがって、隣
接するカットオフ領域間に挟まれたピンチオフ領域の導
通方向に垂直な断面、すなわち従来のショットキー接合
型ダイオードのショットキー接合面積よりもショットキ
ー接合面積を広く取ることが可能となり、このことによ
り導通時には大きな電流を低抵抗で流すことができると
いう利点が得られる。
FIG. 2 shows a semiconductor device according to the present invention in comparison with the conventional semiconductor device shown in FIG. In the present invention, the concave portion 7 is formed on the surface of the N-type semiconductor substrate 1 to form the mesa-type anode region 3, and the P-type cutoff region 2 is formed at the bottom of the concave portion. Other structures are the same as those of the conventional Schottky junction type diode shown in FIG. In the present invention, since the cutoff region 2 of the conductivity type opposite to that of the anode region 3 is not formed on the same plane as the surface of the anode region, there are the following advantages. The pinch-off region when the reverse voltage is applied is separated from the anode region because it is expanded by the opposite conductivity type cut-off region 2 provided on the bottom surface or side surface of the concave portion. Therefore, a cross section perpendicular to the conduction direction of the pinch-off region sandwiched between adjacent cut-off regions, that is, a Schottky junction area larger than the Schottky junction area of the conventional Schottky junction type diode can be obtained. This provides an advantage that a large current can flow with low resistance during conduction.

【0009】本発明の好適な実施例においては、前記凹
部の内面に金属膜を形成し、この金属膜を介してカット
オフ領域をアノード電極に接続する。この場合、前記カ
ットオフ領域との間では逆電圧印加時にオーミック接触
を形成し、順電圧印加時には非オーミック接触を形成
し、前記アノード領域との間ではショットキー接合を形
成する金属材料より成る金属膜を凹部表面およびアノー
ド領域表面上に一様に形成するのが好適である。また、
アノード電極をアノード領域との間でショットキー接合
を形成する金属プレートを半導体基体表面に接合した半
導体装置の場合には、凹部表面に形成した金属膜を半導
体基体の表面においてアノード電極プレートと接触させ
るのが好適である。また、この場合、凹部表面に形成す
る金属膜は、逆電圧印加時にカットオフ領域とオーミッ
ク接触を形成するような金属材料で形成すれば良い。
In a preferred embodiment of the present invention, a metal film is formed on the inner surface of the concave portion, and the cutoff region is connected to the anode electrode via the metal film. In this case, a metal made of a metal material that forms an ohmic contact with the cutoff region when a reverse voltage is applied, forms a non-ohmic contact with a forward voltage when applied with a forward voltage, and forms a Schottky junction with the anode region Preferably, the film is formed uniformly on the surface of the recess and the surface of the anode region. Also,
In the case of a semiconductor device in which a metal plate that forms a Schottky junction between the anode electrode and the anode region is bonded to the surface of the semiconductor substrate, the metal film formed on the concave surface is brought into contact with the anode electrode plate on the surface of the semiconductor substrate. Is preferred. In this case, the metal film formed on the surface of the concave portion may be formed of a metal material that forms ohmic contact with the cutoff region when a reverse voltage is applied.

【0010】また、本発明においては、上述した導電型
および電極の極性を逆とすることもできる。すなわち、
本発明の半導体装置は、P型の半導体基板と、この半導
体基板の一方の表面に形成された複数の凹部と、前記半
導体基板の、これら凹部の間にある部分によって形成さ
れたメサ型のカソード領域と、前記凹部の少なくとも底
部に形成され、逆バイアス時に空乏層を拡げて電流通路
を遮断するN型のカットオフ領域と、前記カソード領域
に接続され、カソード領域との間でショットキー接合を
形成するカソード電極と、前記半導体基板の他方の表面
に形成されたP型のアノード領域と、このアノード領域
に接続されたアノード電極とを具えるものである。
In the present invention, the conductivity type and the polarity of the electrode can be reversed. That is,
A semiconductor device according to the present invention includes a P-type semiconductor substrate, a plurality of recesses formed on one surface of the semiconductor substrate, and a mesa-type cathode formed by a portion of the semiconductor substrate between the recesses. An N-type cutoff region formed at least at the bottom of the concave portion to expand a depletion layer at the time of reverse bias to cut off a current path; and to form a Schottky junction between the cathode region and the cathode region. A cathode electrode to be formed; a P-type anode region formed on the other surface of the semiconductor substrate; and an anode electrode connected to the anode region.

【0011】[0011]

【発明の実施の形態】図3は本発明による半導体装置の
第1の実施例の構造を示す断面図である。後に説明する
他の実施例と同様に、図面は線図的に示されており、各
種領域の寸法関係は実際のものとは相違している。不純
物濃度が1013-14 原子/cm3程度のN -型シリコン基板11
の一方の表面には、多数の凹部12を形成し、これらの凹
部の間に存在するシリコン基板の部分によって形成され
る一導電型のメサ状の凸部でN - 型アノード領域13を画
成する。このような凹部12は1回の等方性エッチングよ
り形成することができる。さらに、凹部12の底部には反
対導電型の不純物を拡散して、不純物濃度が1017原子/c
m3程度のP + 型の領域14を形成する。後述するように、
このP + 型領域14は、半導体装置に逆バイアスを印加し
たときに、電流を遮断する作用を有するので、本明細書
においてはカットオフ領域と称する。凹部12の内面に
は、シリコン基板11と接触してショットキー接合を形成
する金属の一例としてアルミニウム膜15を形成する。こ
のアルミニウム膜15はP + 型カットオフ領域14とオーミ
ック接触を形成する。したがって、このような本発明で
は、図1に示したようにシリコン基板の表面にカットオ
フ領域を形成した従来のダイオードよりもショットキー
接合面積を広くできるので、オン抵抗の小さいダイオー
ドを実現できる。
FIG. 3 shows a semiconductor device according to the present invention.
FIG. 3 is a cross-sectional view illustrating the structure of the first embodiment. Explained later
As in the other embodiments, the drawings are shown diagrammatically and
The dimensional relationship of the seed region is different from the actual one. Impure
Substance concentration is 1013-14Atom / cmThreeDegree N-Type silicon substrate 11
A large number of recesses 12 are formed on one surface of
Formed by the part of the silicon substrate that exists between the parts
One-conductivity-type mesa-shaped protrusion -Type anode region 13
To achieve. Such a recess 12 is formed by one isotropic etching.
Can be formed. Further, the bottom of the recess 12 is
Diffusion of impurities of anti-conductivity type, impurity concentration of 1017Atom / c
mThreeDegree P+Form a mold region 14. As described below,
This P+The mold region 14 applies a reverse bias to the semiconductor device.
In this specification, it has the effect of interrupting the current when
Is referred to as a cut-off region. On the inner surface of the recess 12
Contacts the silicon substrate 11 to form a Schottky junction
An aluminum film 15 is formed as an example of the metal to be formed. This
Aluminum film 15 is P+Mold cutoff area 14 and ohmi
Form a contact. Therefore, in the present invention,
Is cut on the surface of the silicon substrate as shown in FIG.
Schottky compared to conventional diodes with
Since the junction area can be increased, the
Can be realized.

【0012】シリコン基板11の他方の表面には、不純物
濃度が1019〜1020原子/cm3程度のN + 型のカソード領域
16を形成し、さらにその上にアルミニウムより成る厚さ
1μm 程度のカソード電極膜17を形成する。このN +
シリコンより成るカソード領域16とアルミニウムより成
るカソード電極膜17との接触はオーミック接触となって
いる。また、シリコン基板11の一方の表面には、上述し
たアノード領域13の表面と接触するようにアノード電極
18を形成する。本発明においては、このアノード電極18
を、アノード領域13とショットキー接合を構成するよう
な材料で形成する。本例では、アノード領域13はN -
シリコンで構成されているので、アノード電極18をアル
ミニウムで形成することによりショットキー接合を形成
することができる。このようにN - 型シリコンとショッ
トキー接合を形成する電極材料としては、アルミニウム
の他にアルミニウムシリコン(AlSi)やクロム、チタン、
モリブデン、バナジウムなどを用いることができる。
On the other surface of the silicon substrate 11, an N + type cathode region having an impurity concentration of about 10 19 to 10 20 atoms / cm 3 is provided.
Then, a cathode electrode film 17 made of aluminum and having a thickness of about 1 μm is formed thereon. The contact between the cathode region 16 made of N + -type silicon and the cathode electrode film 17 made of aluminum is an ohmic contact. An anode electrode is provided on one surface of the silicon substrate 11 so as to be in contact with the surface of the anode region 13 described above.
Form 18. In the present invention, this anode electrode 18
Is formed of a material that forms a Schottky junction with the anode region 13. In this example, since the anode region 13 is made of N - type silicon, a Schottky junction can be formed by forming the anode electrode 18 with aluminum. As the electrode material for forming the Schottky junction with the N - type silicon, aluminum silicon (AlSi), chromium, titanium,
Molybdenum, vanadium, or the like can be used.

【0013】本例においては、上述したようにN - 型シ
リコンより成るアノード領域13とショットキー接合を形
成するアルミニウムより成るアノード電極18を厚さが約
1mmのアルミニウム板を以て構成し、このアルミニウ
ム板をシリコン基板11の一方の表面に接合させる接合型
のデバイスとする。したがって、このようなアノード電
極をアノード電極板とも呼ぶことにする。このシリコン
基板11とアノード電極板18との接合は加圧下および/ま
たは非加圧下で両者を接触させて実施することができ
る。このような接合型のデバイスとすることにより、ア
ノード領域13へのアノード電極膜材料の不所望な拡散を
抑止することができるとともにアノード電極板18はヒー
トシンクとしても機能するので熱特性が改善される。
In this embodiment, as described above, the anode region 18 made of N - type silicon and the anode electrode 18 made of aluminum forming a Schottky junction are constituted by an aluminum plate having a thickness of about 1 mm. Is bonded to one surface of the silicon substrate 11. Therefore, such an anode electrode is also referred to as an anode electrode plate. The bonding between the silicon substrate 11 and the anode electrode plate 18 can be performed by bringing them into contact with each other under pressure and / or without pressure. With such a junction type device, undesired diffusion of the anode electrode film material into the anode region 13 can be suppressed, and the anode electrode plate 18 also functions as a heat sink, so that thermal characteristics are improved. .

【0014】次に本例の半導体装置の動作を説明する。
先ず、アノード電極板18とカソード電極膜17との間に順
方向電圧を印加すると、電流はアノード領域13からカソ
ード領域16へ流れる。この場合、P + 型カットオフ領域
14とN - 型シリコン基板11との間のPN接合は順方向にバ
イアスされるので、カットオフ領域から空乏領域は広が
らず、電流は隣接するカットオフ領域の間に形成される
チャネルを経て流れる。したがって、この状態では半導
体装置はショットキー型ダイオードと同様に動作する。
このショットキー接合ダイオード動作では、少数キャリ
アの注入や蓄積が本質的にないので、高速動作が可能と
なるともにオン電圧も約0.2Vと低くなる。一方、アノー
ド電極板18とカソード電極膜17との間に逆方向の電圧を
印加すると、P + 型カットオフ領域14から空乏領域が広
がり、隣接する空乏領域が互いに連絡してチャネルが閉
じられるので、電流は流れなくなる。この場合の動作は
PN接合型ダイオードと同様の動作であり、したがって耐
圧は高くなるとともに洩れ電流も小さくなる。このよう
にして、本発明による半導体装置においては、高速動
作、低オン電圧というショットキー型ダイオードの特性
と、高耐圧、小洩れ電流というPN接合型ダイオードの特
性との双方の特性が得られることになる。
Next, the operation of the semiconductor device of this embodiment will be described.
First, when a forward voltage is applied between the anode electrode plate 18 and the cathode electrode film 17, a current flows from the anode region 13 to the cathode region 16. In this case, the P + type cutoff area
Since the PN junction between 14 and the N - type silicon substrate 11 is forward biased, the depletion region does not spread from the cutoff region, and current flows through a channel formed between adjacent cutoff regions. . Therefore, in this state, the semiconductor device operates similarly to the Schottky diode.
In this Schottky junction diode operation, since there is essentially no injection or accumulation of minority carriers, high-speed operation is possible and the ON voltage is as low as about 0.2V. On the other hand, when a voltage in the opposite direction is applied between the anode electrode plate 18 and the cathode electrode film 17, the depletion region expands from the P + type cutoff region 14, and the adjacent depletion regions communicate with each other to close the channel. The current stops flowing. The behavior in this case is
The operation is the same as that of the PN junction type diode, so that the breakdown voltage is increased and the leakage current is reduced. In this manner, in the semiconductor device according to the present invention, both the characteristics of the Schottky diode such as high-speed operation and low on-voltage and the characteristics of the PN junction diode such as high breakdown voltage and small leakage current can be obtained. become.

【0015】図4は本発明による半導体装置の第2の実
施例の構成を示す線図的断面図である。本例において
も、N - 型シリコン基板21の一方の表面には、多数の凹
部22を1回の等方性エッチングにより形成し、シリコン
基板の、これらの凹部の間に存在する一導電型の凸部で
メサ型のアノード領域23を形成する。また、凹部22の底
部には反対導電型、すなわちP + 型のカットオフ領域24
を拡散により形成する。シリコン基板21の他方の表面に
はN + 型のカソード領域26を形成し、さらにその上にア
ルミニウムより成るカソード電極膜27を形成する。ここ
までの構造は上述した第1の実施例と同様である。本例
においては、シリコン基板21の一方の表面に、アノード
領域23とショットキー接合を形成するとともにP + 型カ
ットオフ領域24との間で逆電圧印加時にオーミック接触
を形成する材料、本例ではアルミニウムより成るアノー
ド電極膜29を形成する。本例においては、このようにア
ノード領域23および凹部22の内面を覆うアルミニウム膜
を一様に形成してアノード電極膜29を設けるようにした
ので、構成が簡単になるとともに製造プロセスも簡単と
なる。また、メサ型のアノード領域23の上面だけでなく
側面もアノード電極膜29が形成されているので、シリコ
ン基板21の表面にカットオフ領域を形成する従来のショ
ットキー接合型ダイオードに比較してショットキー接合
の面積が大きくなり、電流容量が大きくなる利点もあ
る。本例の動作は前例と同様であり、ショットキー接合
型ダイオードの利点と、PN接合型ダイオードの利点とを
併せ持つものとなる。
FIG. 4 is a schematic sectional view showing the structure of a second embodiment of the semiconductor device according to the present invention. Also in this example, a large number of recesses 22 are formed on one surface of the N -type silicon substrate 21 by one isotropic etching, and one conductivity type existing between these recesses is formed on the silicon substrate. A mesa-type anode region 23 is formed by the convex portion. Further, the opposite conductive type, that is, a P + type cutoff region 24 is provided at the bottom of the concave portion 22.
Is formed by diffusion. An N + -type cathode region 26 is formed on the other surface of the silicon substrate 21, and a cathode electrode film 27 made of aluminum is formed thereon. The structure up to this point is the same as that of the first embodiment. In the present example, a material that forms an Schottky junction with the anode region 23 on one surface of the silicon substrate 21 and forms an ohmic contact when a reverse voltage is applied between the P + type cutoff region 24, An anode electrode film 29 made of aluminum is formed. In this example, since the aluminum film covering the anode region 23 and the inner surface of the recess 22 is uniformly formed and the anode electrode film 29 is provided, the configuration is simplified and the manufacturing process is also simplified. . In addition, since the anode electrode film 29 is formed not only on the upper surface but also on the side surface of the mesa-type anode region 23, compared to a conventional Schottky junction diode in which a cut-off region is formed on the surface of the silicon substrate 21, There is also an advantage that the area of the key junction increases and the current capacity increases. The operation of this example is the same as that of the previous example, and has both the advantages of the Schottky junction diode and the advantages of the PN junction diode.

【0016】図5は本発明による半導体装置の第3の実
施例の構成を線図的に示す断面図である。本例ではN 型
シリコン基板41の表面に2段の等方性エッチングにより
凹部42を形成し、隣接する凹部の間に存在するシリコン
基板の部分を以てメサ型のアノード領域43を形成する。
凹部42の底面からP 型不純物を拡散してP + 型カットオ
フ領域44を形成する。さらに、凹部42の表面およびアノ
ード領域43の表面を覆うように、P + 型カットオフ領域
44とはオーミック接触を形成し、N型アノード領域43と
はショットキー接合を形成する金属、本例ではアルミニ
ウムより成るアノード電極膜45を形成する。また、シリ
コン基板41の反対側の表面にはN + 型のカソード領域46
を形成し、その上にカソード電極膜47を形成する。本例
の半導体装置の動作は図4に示した第2の実施例の動作
と同様である。
FIG. 5 shows a third embodiment of the semiconductor device according to the present invention.
It is sectional drawing which shows the structure of an Example diagrammatically. In this example, N type
Two-stage isotropic etching on the surface of silicon substrate 41
Silicon present between adjacent recesses, forming recesses 42
A mesa-type anode region 43 is formed by using the substrate.
Diffusion of P-type impurities from the bottom of +Mold cut-off
The buffer region 44 is formed. Further, the surface of the concave portion 42 and the
P to cover the surface of the+Die cut-off area
44 forms an ohmic contact with the N-type anode region 43
Is the metal forming the Schottky junction, in this case aluminum
An anode electrode film 45 made of chromium is formed. Also,
N on the surface on the opposite side of the control board 41+Mold cathode area 46
Is formed, and a cathode electrode film 47 is formed thereon. This example
The operation of the semiconductor device according to the second embodiment is the same as that of the second embodiment shown in FIG.
Is the same as

【0017】図6は本発明による半導体装置の第4の実
施例の構成を線図的に示す断面図である。本例のダイオ
ード部分の構成は図5に示した第3の実施例と同様であ
るので、図5で使用した符号を付けて示し、その説明は
省略する。本例では、ダイオードを形成するのと同時に
電界制限リング(フィールド・リミッティング・リン
グ)を形成したものである。N 型シリコン基板41のダイ
オードを形成する領域を囲むように複数の凹部48を形成
し、これら凹部の底部にP + 型の電界制限リング49を形
成する。また、凹部48の内面およびシリコン基板41の表
面はシリコン酸化膜50で覆う。凹部48は凹部42と同時に
形成でき、また電界制限リング49はカットオフ領域44と
同時に形成することができ、したがって、プロセスが容
易となる。
FIG. 6 is a sectional view diagrammatically showing the structure of a fourth embodiment of the semiconductor device according to the present invention. Since the configuration of the diode portion of this embodiment is the same as that of the third embodiment shown in FIG. 5, the components used in FIG. 5 are denoted by the same reference numerals and description thereof is omitted. In this example, an electric field limiting ring (field limiting ring) is formed at the same time as the diode is formed. A plurality of recesses 48 are formed so as to surround a region of the N-type silicon substrate 41 where diodes are to be formed, and a P + type electric field limiting ring 49 is formed at the bottom of these recesses. The inner surface of the concave portion 48 and the surface of the silicon substrate 41 are covered with a silicon oxide film 50. The recess 48 can be formed at the same time as the recess 42, and the electric field limiting ring 49 can be formed at the same time as the cutoff region 44, thus facilitating the process.

【0018】図7は本発明による半導体装置の第5の実
施例の線図的断面図である。本例においては、N 型シリ
コン基板81の一方の表面に異方性エッチングによって凹
部82を形成し、隣接する凹部の間にメサ型のアノード領
域83を画成する。凹部82の底部からP 型不純物を拡散し
てP + 型カットオフ領域84を形成する。また、凹部82の
内面およびシリコン基板81に形成したアノード領域83の
表面を一様に覆うようにアルミニウムより成るアノード
電極膜85を形成する。これによってカットオフ領域84は
アノード電極膜85に直接接続されることになる。さら
に、シリコン基板81の他方の表面にN + 型カソード領域
86を形成し、その上にカソード電極膜87を形成する。本
例においては、図4に示した第2の実施例と同様にアノ
ード電極85はアノード領域83の上面だけでなく側面にも
接触するので、ショットキー接合の面積が大きくなり、
電流容量が大きくなる。
FIG. 7 is a schematic sectional view of a fifth embodiment of the semiconductor device according to the present invention. In this example, a concave portion 82 is formed on one surface of an N-type silicon substrate 81 by anisotropic etching, and a mesa-type anode region 83 is defined between adjacent concave portions. P-type impurities are diffused from the bottom of the recess 82 to form a P + -type cutoff region 84. Further, an anode electrode film 85 made of aluminum is formed so as to uniformly cover the inner surface of the concave portion 82 and the surface of the anode region 83 formed on the silicon substrate 81. As a result, the cutoff region 84 is directly connected to the anode electrode film 85. Further, an N + type cathode region is provided on the other surface of the silicon substrate 81.
86 is formed thereon, and a cathode electrode film 87 is formed thereon. In this example, the anode electrode 85 contacts not only the upper surface but also the side surface of the anode region 83 as in the second embodiment shown in FIG.
The current capacity increases.

【0019】図8は本発明による半導体装置の第6実施
例の構成を示す線図的断面図である。本例では、N 型シ
リコン基板101 の一方の表面に異方性エッチングおよび
等方性エッチングを行なうことによって形成した凹部10
2 を設け、隣接する凹部の間のシリコン基板によってア
ノード領域103 を画成する。すなわち、先ず最初に異方
性エッチングを行ってアスペクト比の高いトレンチ構造
を有する凹部を形成し、続いてこの凹部の底面から等方
性エッチングを行って湾曲した断面構造を有する凹部を
形成することにより図11に示すような形状の凹部102 を
形成することができる。このように、異方性エッチング
と等方性エッチングとの2段エッチングを行なうことに
よりアスペクト比が高く、しかも深さの深い凹部を形成
することができる。
FIG. 8 is a schematic sectional view showing the structure of a sixth embodiment of the semiconductor device according to the present invention. In this example, a concave portion 10 formed by performing anisotropic etching and isotropic etching on one surface of an N-type silicon substrate 101 is used.
2 and an anode region 103 is defined by the silicon substrate between adjacent recesses. That is, first, a concave portion having a trench structure with a high aspect ratio is formed by performing anisotropic etching, and then a concave portion having a curved cross-sectional structure is formed by performing isotropic etching from the bottom surface of the concave portion. Thereby, a concave portion 102 having a shape as shown in FIG. 11 can be formed. As described above, by performing the two-stage etching of the anisotropic etching and the isotropic etching, a concave portion having a high aspect ratio and a large depth can be formed.

【0020】次に、上述した凹部102 の湾曲部の表面か
らP 型不純物を拡散してP + 型カットオフ領域104 を形
成する。さらに、シリコン基板101 の一方の表面全体を
アルミニウム膜105 で覆う。シリコン基板101 の他方の
表面にはN + 型カソード領域106 を形成し、さらにその
上にカソード電極膜107 を形成する。本例では、隣接す
るP + 型カットオフ領域104 の間に形成されるチャネル
領域の面積よりもアノード領域103 の面積を大きくする
ことができるので、大きな電流を高速で制御することが
できるとともに耐圧の高いものとなる。
Next, a P-type impurity is diffused from the surface of the curved portion of the concave portion 102 to form a P + -type cutoff region 104. Further, the whole of one surface of the silicon substrate 101 is covered with the aluminum film 105. An N + type cathode region 106 is formed on the other surface of the silicon substrate 101, and a cathode electrode film 107 is further formed thereon. In this example, the area of the anode region 103 can be made larger than the area of the channel region formed between the adjacent P + -type cutoff regions 104, so that a large current can be controlled at high speed and the breakdown voltage can be increased. Will be high.

【0021】本発明は上述した実施例にのみ限定される
ものではなく、幾多の変更や変形が可能である。例え
ば、上述した実施例では半導体基板をシリコン基板を以
て構成したが、シリコン以外の半導体材料の基板を用い
ることもできる。この場合、基板の半導体材料に対して
ショットキー接合を形成するアノード電極膜材料を選択
する必要があることは勿論である。また、上述した図3
に示す第1の実施例において、凹部12の内面にアルミニ
ウム膜15を形成してP + 型カットオフ領域14をアノード
電極膜18に接続するようにしたが、凹部12を島状に形成
し、この島状凹部以外の部分でP + 型カットオフ領域14
をシリコン基板11の表面まで延在させてアノード電極膜
18と接続するようにしても良い。この場合には、凹部12
の内面に絶縁膜を形成することもできる。さらに、上述
した実施例では多数の凹部および多数のアノード領域を
形成したが、凹部は少なくとも2個とすることができ
る。凹部を2個形成する場合には、アノード領域は1個
となる。さらに、上述した全ての実施例において、半導
体材料の導電型を逆とするとともにアノードとカソード
とを逆とすることもできる。
The present invention is not limited only to the above-described embodiment, and many modifications and variations are possible. For example, in the above-described embodiment, the semiconductor substrate is constituted by a silicon substrate, but a substrate made of a semiconductor material other than silicon can be used. In this case, of course, it is necessary to select an anode electrode film material that forms a Schottky junction with the semiconductor material of the substrate. In addition, FIG.
In the first embodiment, an aluminum film 15 is formed on the inner surface of the concave portion 12 to connect the P + type cutoff region 14 to the anode electrode film 18, but the concave portion 12 is formed in an island shape, The P + type cutoff region 14 is formed in a portion other than the island-shaped concave portion.
Is extended to the surface of the silicon substrate 11 to form an anode electrode film.
18 may be connected. In this case, the recess 12
May be formed on the inner surface of the substrate. Further, in the above-described embodiment, a large number of concave portions and a large number of anode regions are formed, but the number of concave portions can be at least two. When two recesses are formed, there is one anode region. Further, in all the embodiments described above, the conductivity type of the semiconductor material can be reversed, and the anode and the cathode can be reversed.

【0022】[0022]

【発明の効果】上述した本発明による半導体装置によれ
ば、オン動作時にはショットキー接合型ダイオードと同
様に、高速動作および低オン電圧が得られるとともにオ
フ時にはPN接合型ダイオードと同様に、高耐圧および小
洩れ電流が得られるとともに大きな電流容量が得られ、
広い用途に適用することができる。
According to the above-described semiconductor device of the present invention, a high-speed operation and a low on-voltage can be obtained at the time of the on-operation as in the case of the Schottky junction type diode, and the high withstand voltage can be obtained at the time of the off-state like the PN junction type diode. And small leakage current and large current capacity,
It can be applied to a wide range of uses.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、従来のショットキー接合型ダイオード
の構造を示す線図的断面図である。
FIG. 1 is a schematic cross-sectional view showing a structure of a conventional Schottky junction diode.

【図2】図2は、本発明による半導体装置であるショッ
トキー接合型ダイオードの基本的な構造を示す線図的断
面図である。
FIG. 2 is a diagrammatic sectional view showing a basic structure of a Schottky junction diode which is a semiconductor device according to the present invention.

【図3】図3は、本発明による半導体装置の第1の実施
例の構造を示す線図的断面図である。
FIG. 3 is a schematic sectional view showing the structure of a first embodiment of the semiconductor device according to the present invention.

【図4】図4は、本発明による半導体装置の第2の実施
例の構造を示す線図的断面図である。
FIG. 4 is a schematic sectional view showing the structure of a second embodiment of the semiconductor device according to the present invention.

【図5】図5は、本発明による半導体装置の第3の実施
例の構造を示す線図的断面図である。
FIG. 5 is a schematic sectional view showing the structure of a third embodiment of the semiconductor device according to the present invention.

【図6】図6は、本発明による半導体装置の第4の実施
例の構造を示す線図的断面図である。
FIG. 6 is a schematic sectional view showing the structure of a fourth embodiment of the semiconductor device according to the present invention.

【図7】図7は、本発明による半導体装置の第5の実施
例の構造を示す線図的断面図である。
FIG. 7 is a schematic sectional view showing the structure of a fifth embodiment of the semiconductor device according to the present invention.

【図8】図8は、本発明による半導体装置の第5の実施
例の構造を示す線図的断面図である。
FIG. 8 is a schematic sectional view showing the structure of a fifth embodiment of the semiconductor device according to the present invention.

【符号の説明】[Explanation of symbols]

11 N - 型シリコン基板、 12 凹部、 13 N - 型ア
ノード領域、 14 P +型カットオフ領域、 15 アル
ミニウム膜、 16 N + 型カソード領域、 17カソード
電極膜、 18 アノード電極板、 21 N - 型シリコン
基板、 22 凹部、 23 N - 型アノード領域、 24
P + 型カットオフ領域、 26 N + 型カソード領域、
27 カソード電極膜、 29 アノード電極膜、 41 N
型シリコン基板、 42 凹部、 43 アノード領域、
44 P + 型カットオフ領域、 45アノード電極膜、 46
N + 型カソード領域、 47 カソード電極膜、 48凹
部、 49 電界制限リング領域、 50 シリコン酸化
膜、 81 N型シリコン基板、 82 凹部、 83 アノー
ド領域、 84 P + 型カットオフ領域、 85 アノード
電極膜、 86 N + 型カソード領域、 87 カソード電
極膜、 101 N型シリコン基板、 102 凹部、 103
アノード領域、 104 P + 型カットオフ領域、 1
05 アルミニウム膜、 106 N + 型カソード領域、
107 カソード電極膜
11 N - type silicon substrate, 12 recess, 13 N - type anode region, 14 P + type cut-off region, 15 aluminum film, 16 N + type cathode region, 17 cathode electrode film, 18 anode electrode plate, 21 N - type Silicon substrate, 22 recess, 23 N - type anode region, 24
P + type cutoff region, 26 N + type cathode region,
27 Cathode film, 29 Anode film, 41 N
Type silicon substrate, 42 recess, 43 anode area,
44 P + cut-off region, 45 anode electrode film, 46
N + type cathode region, 47 cathode electrode film, 48 concave portion, 49 electric field limiting ring region, 50 silicon oxide film, 81 N type silicon substrate, 82 concave portion, 83 anode region, 84 P + type cutoff region, 85 anode electrode film , 86 N + type cathode region, 87 cathode electrode film, 101 N type silicon substrate, 102 recess, 103
Anode region, 104 P + type cutoff region, 1
05 Aluminum film, 106 N + type cathode region,
107 Cathode electrode film

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】N型の半導体基板と、この半導体基板の一
方の表面に形成された複数の凹部と、前記半導体基板
の、これら凹部の間にある部分によって形成されたメサ
型のアノード領域と、前記凹部の少なくも底部に形成さ
れ、逆バイアス時に空乏層を拡げて電流通路を遮断する
P型のカットオフ領域と、前記アノード領域の表面に設
けられ、アノード領域との間でショットキー接合を形成
する金属材料より成るアノード電極と、前記半導体基板
の他方の表面に形成されたN型のカソード領域と、この
カソード領域に接続されたカソード電極とを具えること
を特徴とする半導体装置。
1. An N-type semiconductor substrate, a plurality of recesses formed on one surface of the semiconductor substrate, and a mesa-type anode region formed by a portion of the semiconductor substrate between the recesses. A P-type cut-off region formed at least at the bottom of the concave portion and expanding a depletion layer during reverse bias to block a current path; and a Schottky junction between the P-type cut-off region and the anode region. A semiconductor device comprising: an anode electrode made of a metal material forming the following; an N-type cathode region formed on the other surface of the semiconductor substrate; and a cathode electrode connected to the cathode region.
【請求項2】前記アノード電極を、アノード領域との間
でショットキー接合を形成する金属板を以て構成し、こ
の金属板を半導体基板の一方の表面に接合したことを特
徴とする請求項1に記載の半導体装置。
2. The semiconductor device according to claim 1, wherein said anode electrode comprises a metal plate forming a Schottky junction with an anode region, and said metal plate is bonded to one surface of a semiconductor substrate. 13. The semiconductor device according to claim 1.
【請求項3】前記凹部の内面に、前記カットオフ領域と
オーミック接合を形成する金属材料の膜を設け、この金
属膜を前記半導体基板の一方の表面において前記アノー
ド電極に接触させたことを特徴とする請求項1に記載の
半導体装置。
3. The semiconductor device according to claim 1, wherein a film of a metal material forming an ohmic junction with the cutoff region is provided on an inner surface of the recess, and the metal film is brought into contact with the anode electrode on one surface of the semiconductor substrate. 2. The semiconductor device according to claim 1, wherein:
【請求項4】前記アノード領域の表面に形成した金属膜
を以てアノード電極を構成し、前記凹部内面に形成され
た金属膜をアノード領域の表面においてアノード電極と
接触させたことを特徴とする請求項3に記載の半導体装
置。
4. An anode electrode comprising a metal film formed on the surface of the anode region, wherein the metal film formed on the inner surface of the recess is brought into contact with the anode electrode on the surface of the anode region. 4. The semiconductor device according to 3.
【請求項5】前記アノード領域の表面に接合された金属
板を以て前記アノード電極を構成し、前記凹部の内面に
形成した金属膜を前記金属板の裏面に接触させたことを
特徴とする請求項3に記載の半導体装置。
5. The anode electrode comprises a metal plate joined to a surface of the anode region, and a metal film formed on an inner surface of the recess is brought into contact with a back surface of the metal plate. 4. The semiconductor device according to 3.
【請求項6】前記アノード領域との間ではショットキー
接合を形成するが前記カットオフ領域との間で逆電圧印
加時にはオーミック接触を形成する金属材料の膜を前記
アノード領域の表面および前記凹部の内面に連続して形
成したことを特徴とする請求項1に記載の半導体装置。
6. A film of a metal material that forms a Schottky junction with the anode region but forms an ohmic contact when a reverse voltage is applied with the cutoff region is formed on the surface of the anode region and the concave portion. The semiconductor device according to claim 1, wherein the semiconductor device is formed continuously on an inner surface.
【請求項7】前記カットオフ領域を、前記凹部の内面に
沿って半導体基板の一方の表面まで延在するように形成
し、このカットオフ領域の前記半導体基板の表面に露出
する部分を前記アノード電極に接触させたことを特徴と
する請求項1または2に記載の半導体装置。
7. The semiconductor device according to claim 7, wherein the cutoff region is formed so as to extend to one surface of the semiconductor substrate along an inner surface of the concave portion, and a portion of the cutoff region exposed on the surface of the semiconductor substrate is formed as the anode. The semiconductor device according to claim 1, wherein the semiconductor device is in contact with an electrode.
【請求項8】前記凹部の表面を絶縁膜で被覆したことを
特徴とする請求項1に記載の半導体装置。
8. The semiconductor device according to claim 1, wherein a surface of said recess is covered with an insulating film.
【請求項9】前記アノード領域の表面に形成した金属膜
を以て前記アノード電極を構成したことを特徴とする請
求項8に記載の半導体装置。
9. The semiconductor device according to claim 8, wherein said anode electrode is constituted by a metal film formed on a surface of said anode region.
【請求項10】前記アノード領域の表面に接合した金属
板を以て前記アノード電極を構成したことを特徴とする
請求項8に記載の半導体装置。
10. The semiconductor device according to claim 8, wherein said anode electrode is constituted by a metal plate bonded to a surface of said anode region.
【請求項11】前記半導体基板の一方の表面に、前記凹
部と同時に形成された凹部を設け、この凹部の少なくと
も底部に前記カットオフ領域と同時に形成された反対導
電型の電界制限リング領域を設けたことを特徴とする請
求項1〜10の何れかに記載の半導体装置。
11. A concave portion formed simultaneously with the concave portion on one surface of the semiconductor substrate, and an electric field limiting ring region of the opposite conductivity type formed simultaneously with the cutoff region at least at a bottom of the concave portion. The semiconductor device according to claim 1, wherein:
【請求項12】前記半導体基板の一方の表面に形成した
凹部を、1回の等方性エッチングにより形成した凹部を
以て構成したことを特徴とする請求項1〜111何れか
に記載の半導体装置。
12. The semiconductor device according to claim 1, wherein the concave portion formed on one surface of the semiconductor substrate comprises a concave portion formed by one isotropic etching.
【請求項13】前記半導体基板の一方の表面に形成した
凹部を、2回の等方性エッチングにより形成した凹部を
以て構成したことを特徴とする請求項1〜11の何れか
に記載の半導体装置。
13. The semiconductor device according to claim 1, wherein the concave portion formed on one surface of the semiconductor substrate comprises a concave portion formed by two isotropic etchings. .
【請求項14】前記半導体基板の一方の表面に形成した
凹部を、1回の異方性エッチングにより形成した凹部を
以て構成したことを特徴とする請求項1〜11の何れか
に記載の半導体装置。
14. The semiconductor device according to claim 1, wherein the concave portion formed on one surface of the semiconductor substrate comprises a concave portion formed by one anisotropic etching. .
【請求項15】前記半導体基板の一方の表面に形成した
凹部を、異方性エッチングおよびそれに続く等方性エッ
チングにより形成した凹部を以て構成したことを特徴と
する請求項1〜11の何れかに記載の半導体装置。
15. The semiconductor device according to claim 1, wherein the concave portion formed on one surface of the semiconductor substrate comprises a concave portion formed by anisotropic etching and subsequent isotropic etching. 13. The semiconductor device according to claim 1.
【請求項16】導電型および電極の極性をそれぞれ逆と
したことを特徴とする請求項1〜15の何れかに記載の
半導体装置。
16. The semiconductor device according to claim 1, wherein the conductivity type and the polarity of the electrode are reversed.
【請求項17】前記ショットキー接合の面積がチャネル
断面積よりも大きいことを特徴とする請求項1〜16の
何れかに記載の半導体装置。
17. The semiconductor device according to claim 1, wherein an area of said Schottky junction is larger than a channel cross-sectional area.
JP26845997A 1997-10-01 1997-10-01 Semiconductor device Withdrawn JPH11112005A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26845997A JPH11112005A (en) 1997-10-01 1997-10-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26845997A JPH11112005A (en) 1997-10-01 1997-10-01 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH11112005A true JPH11112005A (en) 1999-04-23

Family

ID=17458807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26845997A Withdrawn JPH11112005A (en) 1997-10-01 1997-10-01 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH11112005A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152609A (en) * 2007-12-21 2009-07-09 Semikron Elektronik Gmbh & Co Kg Power semiconductor component having trench-type field ring structure, and method of producing the same
CN101783345A (en) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 Grooved semiconductor rectifier and manufacturing method thereof
CN103325846A (en) * 2013-06-19 2013-09-25 张家港凯思半导体有限公司 Valley gutter Schottky barrier rectification element and manufacturing method thereof
JP2013222798A (en) * 2012-04-16 2013-10-28 Toyota Central R&D Labs Inc Diode, semiconductor device and mosfet
JP2013235972A (en) * 2012-05-09 2013-11-21 Rohm Co Ltd Semiconductor device and method for manufacturing the same
JP2021150483A (en) * 2020-03-19 2021-09-27 株式会社東芝 Semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009152609A (en) * 2007-12-21 2009-07-09 Semikron Elektronik Gmbh & Co Kg Power semiconductor component having trench-type field ring structure, and method of producing the same
CN101783345A (en) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 Grooved semiconductor rectifier and manufacturing method thereof
JP2013222798A (en) * 2012-04-16 2013-10-28 Toyota Central R&D Labs Inc Diode, semiconductor device and mosfet
JP2013235972A (en) * 2012-05-09 2013-11-21 Rohm Co Ltd Semiconductor device and method for manufacturing the same
CN103325846A (en) * 2013-06-19 2013-09-25 张家港凯思半导体有限公司 Valley gutter Schottky barrier rectification element and manufacturing method thereof
JP2021150483A (en) * 2020-03-19 2021-09-27 株式会社東芝 Semiconductor device

Similar Documents

Publication Publication Date Title
KR101764038B1 (en) Schottky diodes and method of manufacturing the same
US7847315B2 (en) High efficiency rectifier
JPH08306937A (en) High-breakdown strength semiconductor device
JP2809253B2 (en) Injection control type Schottky barrier rectifier
JP2009123914A (en) Semiconductor device for switching having reverse breakdown strength
JPH0766433A (en) Semiconductor rectifier element
JP6674395B2 (en) Semiconductor device
US11869969B2 (en) Semiconductor device and method for manufacturing the same
JP4719472B2 (en) Silicon carbide static induction transistor
US10529867B1 (en) Schottky diode having double p-type epitaxial layers with high breakdown voltage and surge current capability
JPH11112005A (en) Semiconductor device
JP3655834B2 (en) Semiconductor device
JP5865860B2 (en) Semiconductor device
JP2006066770A (en) Semiconductor device
JP3182446B2 (en) Schottky barrier rectifier semiconductor device
CN116565023A (en) Field effect transistor and method of manufacturing the same
US20200027953A1 (en) Schottky diode with high breakdown voltage and surge current capability using double p-type epitaxial layers
JPH11204789A (en) Insulating gate type transistor
JP5465937B2 (en) Semiconductor device, semiconductor device control method, and semiconductor module
US20140117412A1 (en) Heterojunction Transistor and Manufacturing Method Therefor
JP2002246610A (en) Semiconductor element
JPH10326900A (en) Diode for electric power
JP3947921B2 (en) Semiconductor device having Schottky barrier
CN112216746A (en) Silicon carbide semiconductor device
JP2000004017A (en) Insulated gate bipolar transistor

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20040113

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A761 Written withdrawal of application

Effective date: 20040405

Free format text: JAPANESE INTERMEDIATE CODE: A761