JPH1093160A - Film-forming method and film-forming device - Google Patents

Film-forming method and film-forming device

Info

Publication number
JPH1093160A
JPH1093160A JP8257656A JP25765696A JPH1093160A JP H1093160 A JPH1093160 A JP H1093160A JP 8257656 A JP8257656 A JP 8257656A JP 25765696 A JP25765696 A JP 25765696A JP H1093160 A JPH1093160 A JP H1093160A
Authority
JP
Japan
Prior art keywords
film
chamber
forming
semiconductor wafer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8257656A
Other languages
Japanese (ja)
Inventor
Megumi Taoka
恵 田岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP8257656A priority Critical patent/JPH1093160A/en
Publication of JPH1093160A publication Critical patent/JPH1093160A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method and device for forming a film in which deterioration in reflectance of the surface of an aluminum film formed on a semiconductor wafer is restrained. SOLUTION: On a semiconductor wafer 100, having a hole 104, a barrier metal film 110 made of Ti and TiN is sequentially formed by a sputtering method as an underlying layer of aluminum 114. Then, a wettability-improving film 12 made of Ti having superior wettability with the aluminum 114 is formed similarly, and the aluminum 114 is formed thereon by using a reflow method or the like. In this invention, it is clarified that the temperature of the semiconductor wafer 100 at the time of Ti film forming of the barrier metal film 110 affects the orientation of TiN, Ti and the aluminum 114 above the semiconductor wafer 100, and that the orientation of the aluminum 114 affects its reflectance. Therefore, the reflectance of the aluminum 114 is improved by controlling the temperature of the semiconductor wafer 100 at the time of Ti film forming of the barrier metal film 110.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば半導体製造
等で用いられる成膜技術又は平坦化技術、特に、アルミ
ニウム材料の成膜技術又は平坦化技術に関する。ここ
で、アルミニウム材料とはアルミニウム又はその合金を
いうものとする。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a film forming technique or a flattening technique used in, for example, semiconductor manufacturing, and more particularly, to a film forming technique or a flattening technique of an aluminum material. Here, the aluminum material refers to aluminum or an alloy thereof.

【0002】[0002]

【従来の技術】超LSIのように、素子が高集積化され
た近年の半導体デバイスでは、素子が微細化及び多層化
される傾向にある。このような傾向の下では、素子間を
電気的に接続するための電極配線形成技術も微細化及び
多層化へと向かっている。特に、多層化では、段差のな
い理想的な多層電極配線構造を形成することが要求され
るので、成膜された半導体ウェハ表面の平坦化技術が重
要になる。
2. Description of the Related Art In recent years, semiconductor devices in which elements are highly integrated, such as VLSIs, tend to be miniaturized and multilayered. Under such a tendency, an electrode wiring forming technique for electrically connecting elements has also been miniaturized and multilayered. In particular, in the case of multi-layering, it is required to form an ideal multi-layered electrode wiring structure without steps, and therefore, a technique for planarizing the surface of a formed semiconductor wafer is important.

【0003】従来において、平坦化技術はアルミニウム
材料を用いて行われるものが知られている。また、最近
のアルミニウム材料の平坦化技術では、チタン(以下
「Ti」という)及び窒化チタン(以下「TiN」とい
う)からなるバリアメタル膜を、アルミニウム材料の下
地として用い、PVD(Physical Vapor Deposition:物
理的気相堆積)法の1つであるスパッタ法で順次成膜さ
せている。これにより、例えばシリコンからなる半導体
ウェハ上に、アルミニウム材料からなる電極配線がホー
ルを有する絶縁膜を介して多層をなして形成された場
合、層間で又はシリコンと反応しないようになる。或い
は、このアルミニウム材料を成膜させる前にTiからな
る濡れ性改善膜を成膜させて、アルミニウム材料と下地
と間の濡れ性を改善させてもよい。
Hitherto, it has been known that a planarization technique is performed using an aluminum material. In a recent aluminum material flattening technique, a barrier metal film made of titanium (hereinafter, referred to as “Ti”) and titanium nitride (hereinafter, referred to as “TiN”) is used as an aluminum material base, and PVD (Physical Vapor Deposition: Films are sequentially formed by a sputtering method which is one of physical vapor deposition methods. Thus, for example, when electrode wirings made of an aluminum material are formed in multiple layers on a semiconductor wafer made of silicon via an insulating film having holes, they do not react with each other or with silicon. Alternatively, a wettability improving film made of Ti may be formed before the aluminum material is formed to improve the wettability between the aluminum material and the base.

【0004】[0004]

【発明が解決しようとする課題】ところが、上述の従来
の方法ではアルミニウム材料表面の反射率が低下するこ
とがある。このアルミニウム材料の下には、アライメン
トマークが半導体ウェハに通常形成されている。しか
し、成膜されたアルミニウム材料の反射率が低いので、
半導体ウェハの外観からはアライメントマークの識別が
困難となる。したがって、アルミニウム材料をエッチン
グする前に半導体ウェハにフォトレジストを塗布して露
光をする前に、露光用マスクに形成されたアライメント
マークと半導体ウェハのアライメントマークとを位置合
わせするのが困難となる。もし、アライメントマークの
位置合わせ精度が低下すると、露光が正確にされなくな
るので、結果として、半導体デバイスの歩留まりが低下
する恐れがある。
However, in the above-mentioned conventional method, the reflectance of the surface of the aluminum material may decrease. Below this aluminum material, alignment marks are usually formed on the semiconductor wafer. However, because the reflectance of the deposited aluminum material is low,
From the appearance of the semiconductor wafer, it is difficult to identify the alignment mark. Therefore, it is difficult to align the alignment mark formed on the exposure mask with the alignment mark on the semiconductor wafer before applying the photoresist to the semiconductor wafer and performing the exposure before etching the aluminum material. If the alignment mark alignment accuracy is reduced, the exposure will not be accurate, and as a result, the yield of semiconductor devices may be reduced.

【0005】そこで本発明は、上記のような課題を鑑み
てなされたものであり、アルミニウム材料表面の反射率
の低下を抑制した成膜方法及び成膜装置を提供すること
を目的としている。
The present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide a film forming method and a film forming apparatus in which a decrease in the reflectance of the surface of an aluminum material is suppressed.

【0006】[0006]

【課題を解決するための手段】上記の課題を解決するた
めに本発明の成膜方法では、基板上に薄膜をスパッタ法
によって成膜させる際に、基板を所定の温度にすること
によってその薄膜の配向性が制御できることを明らかに
した。
According to the present invention, there is provided a film forming method for forming a thin film on a substrate by sputtering at a predetermined temperature. It has been clarified that the orientation of can be controlled.

【0007】例えば、その薄膜がTiである場合、基板
の温度を50℃〜200℃の範囲にして、より好適には
50℃〜100℃の範囲にしてTiを成膜すると、配向
性の優れたTiの薄膜が得られる。
[0007] For example, when the thin film is made of Ti, if the temperature of the substrate is set in the range of 50 ° C to 200 ° C, more preferably in the range of 50 ° C to 100 ° C, the film is formed with excellent orientation. Thus, a thin film of Ti is obtained.

【0008】このように成膜されたTi薄膜上にTiN
をスパッタ法で成膜させてバリアメタル膜を形成し、バ
リアメタル膜の上にアルミニウム又はその合金であるア
ルミニウム材料をスパッタ法で成膜させた場合、その配
向に応じて特異的に配向するアルミニウム材料が結果と
して形成され、しかも、その反射率は高い。
[0008] TiN is deposited on the Ti thin film thus formed.
Is formed by a sputtering method to form a barrier metal film, and when aluminum or an aluminum alloy thereof is formed on the barrier metal film by a sputtering method, aluminum that is specifically oriented according to its orientation is formed. The material is formed as a result, and its reflectivity is high.

【0009】また、Ti及びTiNからなるバリアメタ
ル膜とアルミニウム材料との濡れ性を改善するために、
バリアメタル膜の上にTiからなる濡れ性改善膜を成膜
させてもよい。
In order to improve the wettability between the barrier metal film made of Ti and TiN and the aluminum material,
A wettability improving film made of Ti may be formed on the barrier metal film.

【0010】一方、本発明に係るアルミニウム材料の成
膜装置によれば、基板の上にスパッタ法による成膜を行
う第1のチャンバと、第1のチャンバ内にスパッタ法に
よる成膜を行うためのガスを供給するガス供給手段と、
第1のチャンバの中に設けられた基板を支持する支持手
段と、第1のチャンバの中で支持手段に対向して配置さ
れたターゲットと、支持手段に取り付けられ、基板を加
熱するための加熱手段と、支持手段に取り付けられ、基
板が所定の温度となるように加熱手段を制御するための
制御手段とを備えることを特徴としている。
On the other hand, according to the aluminum material film forming apparatus of the present invention, a first chamber for forming a film on a substrate by sputtering and a film for forming a film in the first chamber by sputtering are used. Gas supply means for supplying a gas of
Support means for supporting a substrate provided in the first chamber, a target disposed in the first chamber so as to face the support means, and heating attached to the support means for heating the substrate And a control means attached to the support means for controlling the heating means so that the substrate has a predetermined temperature.

【0011】ここで、第1のチャンバを、ターゲットを
Ti製にし且つガスをアルゴンガスにすることによっ
て、Tiを成膜させるものにしたとき、その薄膜の配向
性が制御できる。好適には、制御装置によって制御する
基板の温度を50℃〜200℃の範囲にしてTiを成膜
すれば、配向性の優れた薄膜を得ることができる。より
好適には、その温度を50℃〜100℃の範囲にしてT
iを成膜すればよい。
Here, when the first chamber is made of Ti by forming the target from Ti and using argon gas as the gas, the orientation of the thin film can be controlled. Preferably, when the temperature of the substrate controlled by the control device is in the range of 50 ° C. to 200 ° C. to form a Ti film, a thin film having excellent orientation can be obtained. More preferably, the temperature is set in the range of 50 ° C to 100 ° C and T
i may be formed.

【0012】また、Ti及びTiNからなるバリアメタ
ル膜を形成させるために、第1のチャンバを、ターゲッ
トをTi製にし且つガスをアルゴンガスと窒素ガス又は
アンモニアガスの混合ガスにすることによって、TiN
を成膜させるものにしてもよい。
Further, in order to form a barrier metal film made of Ti and TiN, the first chamber is made of Ti and the gas is made of a mixed gas of argon gas and nitrogen gas or ammonia gas.
May be formed.

【0013】また、例えば電極配線に用いられるアルミ
ニウム又はその合金からなるアルミニウム材料を、バリ
アメタル膜の上にスパッタ法によって成膜させるため
に、第2のチャンバを備えてもよい。このとき、バリア
メタル膜の配向性に応じて特異的に配向したTiNやア
ルミニウム材料を得ることができる。しかも、その結果
として得られたアルミニウム材料の反射率は高くなる。
A second chamber may be provided for depositing, for example, an aluminum material used for electrode wiring on the barrier metal film by aluminum or an aluminum alloy thereof. At this time, it is possible to obtain a TiN or aluminum material specifically oriented according to the orientation of the barrier metal film. Moreover, the resulting aluminum material has a high reflectivity.

【0014】また、第1のチャンバ及び第2のチャンバ
の間では、真空下で基板の搬送を可能にするために、第
3のチャンバが第1のチャンバ及び第2のチャンバと連
通して設けられてもよい。これによって、基板を大気に
晒すことなく一貫したプロセスでもって成膜させること
ができる。
Further, between the first chamber and the second chamber, a third chamber is provided in communication with the first chamber and the second chamber to enable the transfer of the substrate under vacuum. You may be. Thus, a film can be formed by a consistent process without exposing the substrate to the atmosphere.

【0015】[0015]

【発明の実施の形態】本発明の実施形態を図面を参照し
て説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0016】本発明に係る実施形態では、アルミニウム
材料を被処理基板である半導体ウェハの上に成膜させる
場合、その下地材料の一つであるバリアメタル膜や濡れ
性改善膜を構成するTiを成膜させるとき、半導体ウェ
ハの温度がアルミニウム材料の配向性及び反射率に影響
することを明らかにしたものである。
In the embodiment according to the present invention, when an aluminum material is formed on a semiconductor wafer as a substrate to be processed, Ti which forms a barrier metal film or a wettability improving film, which is one of the base materials, is used. It has been clarified that the temperature of the semiconductor wafer affects the orientation and reflectance of the aluminum material when forming a film.

【0017】図1を参照して本発明に係る成膜装置10
を説明すると、上記装置においては、モノリス(monolit
h)と呼ばれるアルミニウムの一体成形構造でもってメイ
ンフレーム12が形成されており、溶接部分を極力省い
て真空度を高く維持できるようにしている。そして、メ
インフレーム12はバッファチャンバ14及びトランス
ファチャンバ16の2つのチャンバから主として構成さ
れている。
Referring to FIG. 1, a film forming apparatus 10 according to the present invention will be described.
To explain, in the above device, a monolith
The main frame 12 is formed by an integral molding structure of aluminum called h), and the degree of vacuum can be maintained high by minimizing the welded portion. The main frame 12 is mainly composed of two chambers, a buffer chamber 14 and a transfer chamber 16.

【0018】トランスファチャンバ16の周りには、P
VDチャンバ18,20,22と、デガスチャンバ24
とが取り付けられている。PVDチャンバ18(第1の
チャンバ)は、半導体ウェハの上にTiやTiNをスパ
ッタ法により成膜できるようにするためものであって、
図2に示されるように、半導体ウェハ100を支持する
ペディスタル43(支持手段)と、ペディスタル43に
対向して配置されたTi製のターゲット44とを備えて
いる。また、PVDチャンバ18にはガス供給装置が4
5接続されている。このガス供給装置45は、アルゴン
ガス源46や窒素ガス源47がそれぞれ供給弁78,8
0を介してPVDチャンバ18に接続されたものであ
る。また、PVDチャンバ18内を所望の真空度にする
ために、PVDチャンバ18には真空排気装置48が接
続されている。なお、PVDチャンバ18には、窒素ガ
スの代わりにTiを窒化させるもの、例えばアンモニア
ガスがガス供給装置から供給されてもよい。
Around the transfer chamber 16, P
VD chambers 18, 20, 22 and degas chamber 24
And are attached. The PVD chamber 18 (first chamber) is for enabling Ti or TiN to be formed on a semiconductor wafer by a sputtering method.
As shown in FIG. 2, the pedestal 43 includes a pedestal 43 (supporting means) for supporting the semiconductor wafer 100, and a Ti target 44 disposed to face the pedestal 43. Further, the PVD chamber 18 is provided with four gas supply devices.
5 are connected. The gas supply device 45 includes an argon gas source 46 and a nitrogen gas source 47 provided with supply valves 78 and 8 respectively.
0 to the PVD chamber 18. Further, a vacuum evacuation device 48 is connected to the PVD chamber 18 in order to make the inside of the PVD chamber 18 have a desired degree of vacuum. Note that the PVD chamber 18 may be supplied with a gas for nitriding Ti, for example, an ammonia gas instead of a nitrogen gas from a gas supply device.

【0019】PVDチャンバ18のペディスタル43の
下側には加熱装置49(加熱手段)が具備されている。
図3を参照してこの加熱装置49を説明すると、密着対
向するヒータプレート50a,50bの間にヒータコイ
ル51が介在して、そのヒータプレート50a,50b
を加熱するように配置されている。ヒータプレート50
bの下面には冷却プレート52を介して冷却水配管53
が取り付けられており、過剰に加熱されたヒータプレー
ト50a,50bを冷却プレート52を介して冷却でき
るようにしている。さらに、ヒータプレート50a,5
0bを貫通して設けられたヒータ用ガス配管54が、ペ
ディスタル43上面から内部に延びた貫通孔55と接続
されている。また、このヒータ用ガス配管54にはアル
ゴンガスのような不活性ガスの供給源(図示せず)が接
続されて、所定流量の不活性ガスがペディスタル43上
面に供給されるようになっており、このため、不活性ガ
スがペディスタル43上面に到達するまでに、ヒータプ
レート50a,50bによって加熱ないしは冷却される
こととなる。したがって、特定の温度を有したヒータプ
レート50a,50bの熱が不活性ガスによってペディ
スタル43上面に伝えられることとなる。
A heating device 49 (heating means) is provided below the pedestal 43 of the PVD chamber 18.
The heating device 49 will be described with reference to FIG. 3. A heater coil 51 is interposed between heater plates 50 a and 50 b which are in close contact with each other, and the heater plates 50 a and 50 b
Is arranged to heat. Heater plate 50
a cooling water pipe 53 through a cooling plate 52
Are attached, so that the excessively heated heater plates 50a and 50b can be cooled via the cooling plate 52. Further, the heater plates 50a, 5
A gas pipe for heater 54 penetrating through Ob is connected to a through hole 55 extending from the upper surface of the pedestal 43 to the inside. In addition, a supply source (not shown) of an inert gas such as an argon gas is connected to the heater gas pipe 54 so that a predetermined amount of the inert gas is supplied to the upper surface of the pedestal 43. Therefore, the heating or cooling is performed by the heater plates 50a and 50b before the inert gas reaches the upper surface of the pedestal 43. Therefore, heat of the heater plates 50a and 50b having a specific temperature is transmitted to the upper surface of the pedestal 43 by the inert gas.

【0020】また、ペディスタル43内部において、そ
の上面近傍の温度を測定するために、熱電対からなる温
度計56が加熱装置49下部中央からペディスタル43
上面近傍まで延びた状態で設けられている。これによっ
て、ペディスタル43と熱的に接触しながら支持される
半導体ウェハの温度を測定することができる。なお、図
示しないが、ペディスタル43上面に供給される不活性
ガスによって半導体ウェハが移動しないように、ペディ
スタル43には半導体ウェハをその周縁部で固定するた
めのクランプが設けられている。
In order to measure the temperature near the upper surface of the pedestal 43, a thermometer 56 composed of a thermocouple is provided from the center of the lower part of the heating device 49 to the pedestal 43.
It is provided so as to extend to near the upper surface. Thereby, the temperature of the semiconductor wafer supported while being in thermal contact with the pedestal 43 can be measured. Although not shown, the pedestal 43 is provided with a clamp for fixing the semiconductor wafer at its peripheral edge so that the semiconductor wafer is not moved by the inert gas supplied to the upper surface of the pedestal 43.

【0021】PVDチャンバ20,22(第2のチャン
バ)はスパッタ法によってアルミニウム又はその合金を
成膜させるために用いられ、特に、PVDチャンバ22
は処理すべき半導体ウェハを加熱するために、PVDチ
ャンバ18と同様の加熱装置(図示せず)を具備してい
る。デガスチャンバ24は半導体ウェハを高温で加熱処
理するために用いられる。
The PVD chambers 20 and 22 (second chamber) are used for depositing aluminum or an alloy thereof by a sputtering method.
Has a heating device (not shown) similar to the PVD chamber 18 for heating a semiconductor wafer to be processed. The degas chamber 24 is used for heating a semiconductor wafer at a high temperature.

【0022】なお、バッファチャンバ14の周りにロー
ドロックチャンバ34a,34bが配置されていること
により、処理すべき半導体ウェハの出し入れ時には、バ
ッファ及びトランスファチャンバ14,16を大気開放
せずに真空を保持することができる。ロードロックチャ
ンバ34aにのみ隣り合った位置には、デガスオリエン
タチャンバ36が配置され、ホールを有する半導体ウェ
ハのデガス及びオリエンテーションフラット(以下「オ
リフラ」という)の調整を行なったりしている。ロード
ロックチャンバ34bに隣り合った位置には、半導体ウ
ェハを冷却する水冷式のクールダウンチャンバ38が配
置されている。また、バッファチャンバ14とトランス
ファチャンバ16との間には、上記と同様なクールダウ
ンチャンバ40と、半導体ウェハ表面に形成された酸化
・窒化薄膜を前処理として除去するプレクリーンチャン
バ42とが設けられている。
Since the load lock chambers 34a and 34b are arranged around the buffer chamber 14, when the semiconductor wafer to be processed is taken in and out, the vacuum is maintained without opening the buffer and the transfer chambers 14 and 16 to the atmosphere. can do. A degas orienter chamber 36 is disposed at a position adjacent to only the load lock chamber 34a, and adjusts degas and an orientation flat (hereinafter, referred to as "orifla") of a semiconductor wafer having holes. At a position adjacent to the load lock chamber 34b, a water-cooled cool-down chamber 38 for cooling the semiconductor wafer is disposed. Further, between the buffer chamber 14 and the transfer chamber 16, a cool-down chamber 40 similar to the above and a pre-clean chamber 42 for removing the oxidized / nitride thin film formed on the surface of the semiconductor wafer as a pretreatment are provided. ing.

【0023】上に述べたチャンバは全て連通しており、
各連通部分は開閉可能なシャッタ(図示せず)で仕切ら
れている。これらシャッタによって、図1に示すアルミ
ニウム材料の成膜装置10は、ロードロックチャンバ3
4a,34bからPVDチャンバ18,20,22ま
で、5段のステージから分割構成され、各ステージでの
真空度を徐々に高めることができる。すなわち、圧力を
ロードロックチャンバ34a,34bでは1×10-5Torr
台にし、バッファチャンバ14、デガスオリエンタ及び
クールダウンチャンバ36、38では1×10-6Torr台に
し、プレクリーンチャンバ42では1×10-7Torr台に
し、また、トランスファチャンバ16では1×10-8Torr
台にし、そして、PVDチャンバ及びデガスチャンバ1
8,20,22,24では1×10-9Torr台にすることが
できる。このため、バッファ及びトランスファチャンバ
14、16の間を仕切るシャッタが開いているときに
も、各チャンバ間のクロスコンタミネーションが防止さ
れる。
The above mentioned chambers are all in communication,
Each communicating portion is partitioned by a shutter (not shown) that can be opened and closed. By these shutters, the aluminum material film forming apparatus 10 shown in FIG.
From 4a, 34b to PVD chambers 18, 20, 22, the stage is divided into five stages, and the degree of vacuum at each stage can be gradually increased. That is, the pressure is set to 1 × 10 −5 Torr in the load lock chambers 34a and 34b.
The base, the buffer chamber 14, and the Degasuorienta and 1 × 10 -6 Torr stand in cool-down chamber 36 and 38, the 1 × 10 -7 Torr stand in preclean chamber 42, also in the transfer chamber 16 1 × 10 - 8 Torr
And a PVD chamber and degas chamber 1
In 8, 20, 22, and 24, it can be on the order of 1 × 10 -9 Torr. For this reason, even when the shutter that partitions between the buffer and the transfer chambers 14 and 16 is open, cross contamination between the chambers is prevented.

【0024】なお、処理すべき半導体ウェハが各チャン
バへ搬送されるように、バッファ及びトランスファチャ
ンバ14,16の中央部には搬送用ロボットアーム3
0,32が設けられている。また、図示しないが、PV
Dチャンバ18以外の上記各チャンバもこの半導体ウェ
ハを載置するためのペディスタルや各チャンバ内を真空
排気する真空排気装置を有している。さらに、PVDチ
ャンバ18には、スパッタによりターゲットから飛び出
した粒子の流れを整えるために、ターゲットとペディス
タルとの間にコリメータ(図示せず)が配置されてもよ
い。
A transfer robot arm 3 is provided at the center of the buffer and transfer chambers 14 and 16 so that the semiconductor wafer to be processed is transferred to each chamber.
0 and 32 are provided. Although not shown, PV
Each of the above chambers other than the D chamber 18 also has a pedestal for mounting the semiconductor wafer and a vacuum exhaust device for evacuating each chamber. Further, in the PVD chamber 18, a collimator (not shown) may be arranged between the target and the pedestal in order to regulate the flow of particles ejected from the target by sputtering.

【0025】このような成膜装置では、アルゴンガス流
量、窒素ガス流量、PVDチャンバ18,22内のペデ
ィスタル上面近傍温度が図4に示すマイクロコンピュー
タ等の制御手段60によって制御されている。この制御
手段60は、図4に示されるように、制御装置52を中
心にして構成されている。制御装置62のCPU63に
は入力インターフェース54を介してアルゴンガス流量
計66及び窒素ガス流量計68と、PVDチャンバ1
8、22内のペディスタル上面近傍の温度、実質的には
半導体ウェハ100の温度を測定する温度計70,72
とが接続され、その測定された信号が制御装置52に伝
送されている。また、CPU63には入力インターフェ
ース64を介して、例えばキーボードからなる入力手段
76が接続されている。ガス流量及び半導体ウェハ10
0の温度について所望の値がこの入力手段76から入力
されると、上記の値が制御装置62に伝送されるように
なっている。また、制御装置52のCPU63には、出
力インターフェース78を介してアルゴンガス供給弁と
窒素ガス供給弁の各々のドライバ80,82、及びPV
Dチャンバ18,22内における各々のヒータコイル用
電源ドライバ84,86が接続されており、さらに、そ
れらは各供給弁88,90及び各ヒータコイル用電源9
2,94に接続されている。したがって、このように構
成された制御手段60は、測定された値及び設定された
値に基づいて、アルゴンガス及び窒素ガスの流量と、P
VDチャンバ18、22内のペディスタル上面近傍の温
度とを調節することができる。
In such a film forming apparatus, the flow rate of the argon gas, the flow rate of the nitrogen gas, and the temperature near the upper surface of the pedestal in the PVD chambers 18 and 22 are controlled by control means 60 such as a microcomputer shown in FIG. As shown in FIG. 4, the control means 60 is configured around a control device 52. The CPU 63 of the control device 62 receives an argon gas flow meter 66 and a nitrogen gas flow meter 68 via the input interface 54 and the PVD chamber 1
Thermometers 70 and 72 for measuring the temperature near the upper surface of the pedestal in 8 and 22, substantially the temperature of the semiconductor wafer 100.
Are connected, and the measured signal is transmitted to the control device 52. In addition, input means 76 composed of, for example, a keyboard is connected to the CPU 63 via an input interface 64. Gas flow rate and semiconductor wafer 10
When a desired value for the temperature of 0 is input from the input means 76, the above value is transmitted to the control device 62. In addition, the CPU 63 of the control device 52 supplies the driver 80, 82 of each of the argon gas supply valve and the nitrogen gas supply valve and the PV via the output interface 78.
The power supply drivers 84 and 86 for the heater coils in the D chambers 18 and 22 are connected, and furthermore, they are connected to the supply valves 88 and 90 and the power supply 9 for the heater coils.
2,94. Therefore, based on the measured value and the set value, the control means 60 configured as described above determines the flow rates of argon gas and nitrogen gas, P
The temperature near the pedestal upper surface in the VD chambers 18 and 22 can be adjusted.

【0026】以上のように構成された装置を用いて、本
発明のアルミニウム材料の成膜方法に係る実施形態につ
いて、図1、図2及び図5を特に参照して説明する。
An embodiment of the method of forming an aluminum material according to the present invention using the apparatus configured as described above will be described with particular reference to FIGS. 1, 2 and 5. FIG.

【0027】まず、真空排気装置を用いて、分割された
各ステージ(ロードロック34a,34b、バッファ1
4、プレクリーン42、トランスファ16、及びPVD
チャンバ18〜22)の真空度を徐々に高め、特に、P
VDチャンバ20,22内では圧力を最終的に1×10-9T
orrの超高真空にする。つぎに、ロードロックチャンバ
34a,34bとバッファチャンバ14との連通部分を
シャッタで閉じ、ロードロックチャンバ34a,34b
の内部を大気圧にする。そして、その内部にあるペディ
スタルに、オリフラを予め調整した半導体ウェハ100
を載置する。この半導体ウェハ100は、例えばSiO
2からなる単層の絶縁膜106を有しホール104が形
成されたものとする(図5(a)参照)。つぎに、シャ
ッタを開け、搬送用ロボットアーム30を用いて半導体
ウェハ100をデガスオリエンタチャンバ36のペディ
スタルに移載させた後、半導体ウェハ100表面のデガ
ス及び半導体ウェハ100のオリフラの微調整を行な
う。以上のようにした半導体ウェハ100を、搬送用ロ
ボットアーム30でプレクリーンチャンバ42内に移載
し、半導体ウェハ100の表面の自然酸化膜等を取り除
く(図示せず)。
First, each of the divided stages (load locks 34a, 34b, buffer 1
4, pre-clean 42, transfer 16, and PVD
The degree of vacuum in the chambers 18 to 22) is gradually increased.
In the VD chambers 20 and 22, the pressure finally becomes 1 × 10 -9 T
Make orr ultra high vacuum. Next, the communication part between the load lock chambers 34a and 34b and the buffer chamber 14 is closed by a shutter, and the load lock chambers 34a and 34b are closed.
Atmospheric pressure inside The semiconductor wafer 100 with the orientation flat adjusted in advance in the pedestal inside the semiconductor wafer 100
Is placed. The semiconductor wafer 100 is made of, for example, SiO
It is assumed that the hole 104 is formed having the single-layer insulating film 106 made of 2 (see FIG. 5A). Next, after the shutter is opened and the semiconductor wafer 100 is transferred to the pedestal of the degas orienter chamber 36 using the transfer robot arm 30, fine adjustment of the degas on the surface of the semiconductor wafer 100 and the orientation flat of the semiconductor wafer 100 is performed. The semiconductor wafer 100 as described above is transferred into the pre-clean chamber 42 by the transfer robot arm 30, and a natural oxide film or the like on the surface of the semiconductor wafer 100 is removed (not shown).

【0028】つぎに、搬送用ロボットアーム32を用い
てこの半導体ウェハ100をPVDチャンバ18内のペ
ディスタル43に移載させた後、その周縁部をクランプ
で固定する。この状態で、PVDチャンバ18内の加熱
装置49を用いて半導体ウェハ100を加熱又は冷却し
て所望の温度にした後、スパッタ法により半導体ウェハ
100表面にTiを成膜させる。引き続いて、ガス供給
装置45を用いてPVDチャンバ18内に窒素ガスを供
給することにより、PVDチャンバ18内を窒素ガス雰
囲気にする。このとき、Tiターゲット44をスパッタ
して放出されたTiは半導体ウェハ100表面に到達す
るまでに窒素ガスと反応してTiNとなり、このTiN
が半導体ウェハ100表面に成膜される。このようにし
て、Ti及びTiNが順次成膜され、図5(b)に示さ
れるようなバリアメタル膜110が形成される。なお、
TiNの成膜は上に述べた方法に限らず、Tiターゲッ
ト44表面を窒素ガス雰囲気にして窒化させ、それをス
パッタして半導体ウェハ100表面に成膜させてもよ
い。
Next, after transferring the semiconductor wafer 100 to the pedestal 43 in the PVD chamber 18 using the transfer robot arm 32, the peripheral portion is fixed with a clamp. In this state, the semiconductor wafer 100 is heated or cooled to a desired temperature by using the heating device 49 in the PVD chamber 18, and then a film of Ti is formed on the surface of the semiconductor wafer 100 by a sputtering method. Subsequently, the gas supply device 45 is used to supply nitrogen gas into the PVD chamber 18 to make the inside of the PVD chamber 18 a nitrogen gas atmosphere. At this time, the Ti released by sputtering the Ti target 44 reacts with the nitrogen gas to reach TiN before reaching the surface of the semiconductor wafer 100, and becomes TiN.
Is formed on the surface of the semiconductor wafer 100. In this way, Ti and TiN are sequentially formed to form a barrier metal film 110 as shown in FIG. 5B. In addition,
The film formation of TiN is not limited to the method described above, and the surface of the Ti target 44 may be nitrided in a nitrogen gas atmosphere, and then sputtered to form a film on the surface of the semiconductor wafer 100.

【0029】その後、ガス供給装置45からの窒素ガス
の供給を停止して、このバリアメタル膜110の上に、
アルミニウム材料との濡れ性が優れたTiからなる濡れ
性改善膜112を、上に述べたようなスパッタ法を用い
て成膜させる(図5(c)参照)。
Thereafter, the supply of the nitrogen gas from the gas supply device 45 is stopped, and the barrier metal film 110 is
The wettability improving film 112 made of Ti having excellent wettability with an aluminum material is formed by using the above-described sputtering method (see FIG. 5C).

【0030】つぎに、濡れ性改善膜112を成膜させた
半導体ウェハ100を、搬送用ロボットアーム30でト
ランスファチャンバ16を経由し、PVDチャンバ20
内のペディスタルに移載させる。この成膜装置10は、
複数のチャンバを備えたマルチチャンバシステムを有す
るインテグレーション装置であるので、この半導体ウェ
ハ100表面が大気に晒されて酸化されて、表面状態が
変化することはない。
Next, the semiconductor wafer 100 having the wettability improving film 112 formed thereon is transferred by the transfer robot arm 30 via the transfer chamber 16 to the PVD chamber 20.
Transfer to the pedestal inside. This film forming apparatus 10
Since the integration apparatus has a multi-chamber system including a plurality of chambers, the surface of the semiconductor wafer 100 is not oxidized by being exposed to the atmosphere, and the surface state does not change.

【0031】その後、半導体ウェハ100上にスパッタ
法によってアルミニウム114を室温で成膜させる。つ
ぎに、半導体ウェハ100をPVDチャンバ22のペデ
ィスタルに移載させた後、半導体ウェハ100を所定の
温度に加熱することによって成膜されたアルミニウム1
14の一部を溶融させる。このとき、アルミニウム11
4はホール104の内部116に埋め込まれると共に、
半導体ウェハ100表面では平坦化される(図5(d)
参照)。なお、アルミニウムの平坦化は上に述べたリフ
ロー法に限定されず、いわゆる2ステップ法を用いても
よい。すなわち、アルミニウム114を単に加熱するリ
フロー法と異なり、半導体ウェハをPVDチャンバ22
内で半導体ウェハを加熱しながら、スパッタ法によって
アルミニウム又はその合金を更に成膜させてもよい。
Thereafter, aluminum 114 is formed on the semiconductor wafer 100 by sputtering at room temperature. Next, after transferring the semiconductor wafer 100 to the pedestal of the PVD chamber 22, the semiconductor wafer 100 is heated to a predetermined temperature to form the aluminum film 1.
14 is melted. At this time, aluminum 11
4 is embedded in the interior 116 of the hole 104,
The surface is flattened on the surface of the semiconductor wafer 100 (FIG. 5D).
reference). Note that the flattening of aluminum is not limited to the reflow method described above, and a so-called two-step method may be used. That is, unlike the reflow method in which the aluminum 114 is simply heated, the semiconductor wafer is placed in the PVD chamber 22.
Aluminum or an alloy thereof may be further formed by a sputtering method while heating the semiconductor wafer in the inside.

【0032】このように成膜されたアルミニウム114
の反射率は、バリアメタル及び濡れ性改善膜110,1
12のTiの成膜の際に、半導体ウェハ100の温度を
同じにしたとき、その温度に応じて図6に示される折れ
線グラフのように変化する。ただし、この図における縦
軸の反射率は、波長436nmの光を用いて、通常市販
された未処理シリコン半導体基板の表面の反射率を10
0%として表示したものである。このグラフから、上記
各Tiの成膜を行う際に半導体ウェハ100を高温する
につれて、アルミニウム114の反射率は低下している
ことが分かる。特に、そのウェハの温度が200℃を越
えると反射率は著しく低下していることが分かる。な
お、Tiを成膜する際に半導体ウェハ100の温度が5
0℃より小さい場合、例えば室温程度の場合では、アル
ミニウム114はさらに優れた反射率を有すると予想さ
れるが、加熱装置49を用いてこのような温度に実際に
制御するのは現時点では極めて困難であり、現実的では
ない。
The aluminum 114 formed as described above
Of the barrier metal and the wettability improving film 110, 1
When the temperature of the semiconductor wafer 100 is set to be the same during the film formation of Ti of No. 12, the temperature changes as a line graph shown in FIG. 6 according to the temperature. However, the reflectance on the vertical axis in this figure is 10% lower than the reflectance of the surface of a commercially available unprocessed silicon semiconductor substrate using light having a wavelength of 436 nm.
It is shown as 0%. From this graph, it can be seen that the reflectivity of the aluminum 114 decreases as the temperature of the semiconductor wafer 100 increases during the formation of each Ti. In particular, it can be seen that when the temperature of the wafer exceeds 200 ° C., the reflectance is significantly reduced. When forming the Ti film, the temperature of the semiconductor wafer 100 may be 5
When the temperature is lower than 0 ° C., for example, at about room temperature, the aluminum 114 is expected to have an even higher reflectivity, but it is extremely difficult at present to actually control such a temperature using the heating device 49. Is not realistic.

【0033】さらに、走査型電子顕微鏡(Scanning Ele
ctron Microscope:SEM)を用いてアルミニウム11
4表面を形態観察したのが図7及び図8に示されてい
る。図7にはバリアメタル膜110、濡れ性改善膜11
2のTiを成膜する際に半導体ウェハ100の温度が5
0℃の場合、図8には半導体ウェハ100の温度が40
0℃の場合において、それらの上に成膜されたアルミニ
ウム114表面が示されている。これらの図から明らか
なように、各Tiを成膜するときに半導体ウェハ100
の温度を50℃にした場合のアルミニウム114表面は
極めて平坦であるのに対し、半導体ウェハ100を40
0℃にして各Tiを成膜した場合の表面は多くの凹凸を
有している。
Further, a scanning electron microscope (Scanning Ele)
ctron Microscope: SEM)
FIGS. 7 and 8 show the morphological observation of the four surfaces. FIG. 7 shows a barrier metal film 110 and a wettability improving film 11.
The temperature of the semiconductor wafer 100 is 5
In the case of 0 ° C., FIG.
At 0 ° C., the surface of the aluminum 114 deposited on them is shown. As is clear from these figures, the semiconductor wafer 100
When the temperature of the semiconductor wafer 100 is set to 50 ° C., the surface of the aluminum 114 is extremely flat.
The surface when each Ti film is formed at 0 ° C. has many irregularities.

【0034】アルミニウム114に関して上述の差異を
見出すため、バリアメタル膜110、濡れ性改善膜11
2及びアルミニウム114の各成膜時に、各々に特定の
単色X線を照射して回折強度を測定すると、その測定結
果は図10〜図15に明示されるようなものとなる。こ
こで用いたいわゆるX線回折(XRD:X-ray Diffract
ion)法では、物質及び結晶構造によって、特徴的な回折
強度及びその出現位置すなわち回折角が異なる。このた
め、物質及び結晶構造の同定が可能となる。図9〜図1
1は、半導体ウェハ100を50℃にして各Tiを成膜
したときの測定結果であって、Tiは面指数で表すと
(002)にのみ配向して成膜され、TiNは(11
1)にのみ配向して成膜され、そして、アルミニウム1
14は(111)にのみ配向して成膜されていると分析
される。それに対して、半導体ウェハ100を400℃
にして各Tiを成膜したときの測定結果を示す図12〜
図14からは、各Tiは(101)にも配向して成膜さ
れている。また、(111)に配向して成膜されている
アルミニウム114の回折強度は図11及び図14か
ら、半導体ウェハ100を50℃にして各Tiを成膜し
たほうがより急峻となる。これにより、バリアメタル膜
110及び濡れ性改善膜112のTiの配向性の度合い
がアルミニウム114の配向性に強く影響している。
In order to find the above difference with respect to aluminum 114, the barrier metal film 110 and the wettability improving film 11
When a specific monochromatic X-ray is applied to each of the films 2 and 114 to measure the diffraction intensity, the measurement results are as shown in FIGS. The so-called X-ray diffraction (XRD) used here
In the ion) method, the characteristic diffraction intensity and the appearance position, that is, the diffraction angle, differ depending on the substance and the crystal structure. For this reason, the substance and the crystal structure can be identified. 9 to 1
1 is a measurement result when each of the Ti films is formed at a temperature of 50 ° C. of the semiconductor wafer 100. Ti is formed only when oriented by (002) in terms of surface index, and TiN is formed by (11
The film is oriented only in 1), and the aluminum 1
It is analyzed that film 14 is oriented only to (111). On the other hand, the semiconductor wafer 100
12 to 12 show the measurement results when each Ti film was formed.
From FIG. 14, each Ti film is formed so as to be oriented also to (101). From FIGS. 11 and 14, the diffraction intensity of the aluminum 114 deposited with (111) orientation is steeper when the semiconductor wafer 100 is set to 50 ° C. and each Ti is deposited. Thus, the degree of Ti orientation in the barrier metal film 110 and the wettability improving film 112 strongly affects the orientation of the aluminum 114.

【0035】つぎに、バリアメタル及び濡れ性改善膜1
10、112のTiを成膜するときに半導体ウェハ10
0をそれぞれ異なる温度にすると、その上に成膜される
アルミニウム114の反射率は、濡れ性改善膜112の
Ti成膜時の半導体ウェハ100の温度の値によらず、
バリアメタル膜110のTi成膜時の半導体ウェハ10
0の温度に強く依存する。図6を参照して説明すると、
半導体ウェハ100を50℃にしてバリアメタル膜11
0のTiを成膜した場合、たとえ濡れ性改善膜112の
Tiを400℃で成膜しても(図6の白抜き四角ポイン
ト参照)、その反射率は著しく低下することはない。そ
れとは逆に、バリアメタル膜110のTiを400℃に
して成膜した場合、たとえ半導体ウェハ100を50℃
にして濡れ性改善膜を成膜しても(図6の白抜き三角ポ
イント参照)、アルミニウム114の反射率は著しく向
上することはない。
Next, barrier metal and wettability improving film 1
The semiconductor wafer 10 is used when forming Ti films 10 and 112.
When 0 is set to different temperatures, the reflectance of the aluminum 114 formed thereon is not dependent on the value of the temperature of the semiconductor wafer 100 at the time of forming the Ti of the wettability improving film 112.
Semiconductor wafer 10 at the time of Ti film formation of barrier metal film 110
It strongly depends on the temperature of 0. Referring to FIG.
Barrier metal film 11 with semiconductor wafer 100 at 50 ° C.
In the case where Ti of 0 is formed, even if Ti of the wettability improving film 112 is formed at 400 ° C. (see a white square point in FIG. 6), the reflectance does not decrease remarkably. Conversely, when the barrier metal film 110 is formed at a temperature of 400 ° C., even if the semiconductor wafer 100 is formed at a temperature of 50 ° C.
Even if the wettability improving film is formed in this manner (see the white triangle points in FIG. 6), the reflectance of the aluminum 114 is not significantly improved.

【0036】このことは、上に述べたように成膜したと
きの濡れ性改善膜112を、前述のXRD法を用いて測
定した結果である図15及び図16から明らかとなる。
すなわち、半導体ウェハ100を、バリアメタル膜11
0、濡れ性改善膜112のTiの成膜時において、それ
ぞれ50℃、400℃にしたときには、図15に示され
るように、Ti(002)の配向性は高い。一方、バリ
アメタル膜110、濡れ性改善膜112の成膜時におい
て、半導体ウェハ100をそれぞれ400℃、50℃に
したときには、図16に示されるように、Tiは(00
2)に配向する以外に(101)にも配向するようにな
る。さらに、バリアメタル膜110のTi配向性はその
Tiを成膜するときの半導体ウェハ100の温度に依存
していることが図9から明らかである。したがって、こ
れらの結果から、バリメタル膜110を構成するTiを
成膜するときにおける半導体ウェハ100の温度が、バ
リアメタル膜110のTiN、濡れ性改善膜112のT
i及びアルミニウム114の配向性を制御しているので
ある。
This is apparent from FIGS. 15 and 16, which are the results of measuring the wettability improving film 112 formed as described above using the XRD method.
That is, the semiconductor wafer 100 is placed on the barrier metal film 11.
0, when forming the Ti of the wettability improving film 112 at 50 ° C. and 400 ° C., respectively, the orientation of Ti (002) is high as shown in FIG. On the other hand, when the semiconductor wafer 100 is heated to 400 ° C. and 50 ° C. at the time of forming the barrier metal film 110 and the wettability improving film 112, respectively, as shown in FIG.
In addition to the orientation in 2), the orientation also occurs in (101). Further, it is clear from FIG. 9 that the Ti orientation of the barrier metal film 110 depends on the temperature of the semiconductor wafer 100 when forming the Ti. Therefore, from these results, the temperature of the semiconductor wafer 100 at the time of forming the Ti that forms the barrier metal film 110 is determined by the TiN of the barrier metal film 110 and the T
The orientation of i and aluminum 114 is controlled.

【0037】以上から、濡れ性改善膜112であるTi
を成膜することなく、バリアメタル膜110の上にアル
ミニウム114を直接成膜してもよいことになる。この
場合、半導体ウェハ100を50℃にして、濡れ性改善
膜112のTiを成膜したときのアルミニウムの反射率
は、実験から208%となり、また、半導体ウェハ10
0を400℃にした場合にはその反射率は177%とな
った。
From the above, it can be seen that the wettability improving film 112 Ti
May be formed directly on the barrier metal film 110 without forming the film. In this case, the reflectance of aluminum when the semiconductor wafer 100 is set to 50 ° C. and Ti of the wettability improving film 112 is formed becomes 208% from the experiment, and the semiconductor wafer 10
When 0 was set to 400 ° C., the reflectance was 177%.

【0038】半導体ウェハ100の温度が制御されたと
きに成膜されるバリアメタル膜110や濡れ性改善膜1
12を、アルミニウム114の成膜のときに用いた場合
には、配向性の高いアルミニウム114が成膜されてそ
の反射率の低下が抑制される。これによって、半導体ウ
ェハ100に形成されたアライメントマークの識別が容
易となる。したがって、アルミニウム114をエッチン
グする前に半導体ウェハ100にフォトレジストを塗布
して露光をするときには、露光用マスクに形成されたア
ライメントマークと半導体ウェハのアライメントマーク
との位置合わせが容易となる。また、この方法で(11
1)に配向して成膜されたアルミニウム114はエレク
トロマイグレーション(EM)耐性に優れているので、
半導体デバイスの信頼性が向上する。
The barrier metal film 110 and the wettability improving film 1 formed when the temperature of the semiconductor wafer 100 is controlled.
When 12 is used when forming the aluminum 114, the aluminum 114 having a high orientation is formed, and a decrease in the reflectance thereof is suppressed. This facilitates the identification of the alignment mark formed on the semiconductor wafer 100. Therefore, when the semiconductor wafer 100 is coated with a photoresist and exposed before the aluminum 114 is etched, the alignment between the alignment mark formed on the exposure mask and the alignment mark on the semiconductor wafer becomes easy. In this method, (11
Since the aluminum 114 formed in the orientation 1) has excellent electromigration (EM) resistance,
The reliability of the semiconductor device is improved.

【0039】なお、上に述べた実施形態及び実験結果の
ように、絶縁膜は単層からなる場合だけに限定されな
い。図示しないが、絶縁膜が半導体基板上に多層になし
て、アルミニウムからなる電極配線が予め形成されてい
る半導体ウェハ200の場合にでも、本発明のアルミニ
ウム材料の成膜方法は適用され得る。また、上に述べた
アルミニウムの代わりにアルミニウム合金を用いること
により、EMをさらに抑制してもよい。
It should be noted that the insulating film is not limited to a single layer as in the above-described embodiment and experimental results. Although not shown, the method of forming an aluminum material according to the present invention can be applied to a semiconductor wafer 200 in which an insulating film is formed in multiple layers on a semiconductor substrate and electrode wiring made of aluminum is formed in advance. Further, EM may be further suppressed by using an aluminum alloy instead of aluminum described above.

【0040】[0040]

【発明の効果】本発明の成膜方法及び装置によれば、面
指数が(111)に配向して半導体ウェハの上に成膜さ
れたアルミニウム材料は、反射率の低下を抑制する。こ
のため、半導体ウェハに形成されたアライメントマーク
の識別が容易になり、露光前のアライメントマークの位
置合わせ精度が向上する。したがって、露光が正確にな
され、半導体デバイスの歩留まりが向上する。また、面
指数が(111)に配向されたアルミニウム材料はエレ
クトロマイグレーション(EM)耐性に優れているの
で、半導体デバイスの信頼性が向上するようになる。
According to the film forming method and apparatus of the present invention, the aluminum material formed on the semiconductor wafer with the plane index oriented to (111) suppresses a decrease in reflectance. Therefore, the alignment marks formed on the semiconductor wafer can be easily identified, and the alignment accuracy of the alignment marks before exposure is improved. Therefore, exposure is performed accurately, and the yield of semiconductor devices is improved. In addition, since the aluminum material having a plane index of (111) is excellent in electromigration (EM) resistance, the reliability of the semiconductor device is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明が適用された成膜装置の一実施形態を概
略的に示した断面図である。
FIG. 1 is a sectional view schematically showing an embodiment of a film forming apparatus to which the present invention is applied.

【図2】図1の成膜装置において、チタン等を成膜する
ためのPVDチャンバを概略的に示した側断面図であ
る。
FIG. 2 is a side sectional view schematically showing a PVD chamber for forming a film of titanium or the like in the film forming apparatus of FIG.

【図3】図2のPVDチャンバ内の加熱装置及びペディ
スタルを詳細に示した側断面図である。
3 is a side sectional view showing a heating device and a pedestal in the PVD chamber of FIG. 2 in detail.

【図4】本発明の成膜装置の制御手段、及び、その接続
要素の一例を示したブロック図である。
FIG. 4 is a block diagram illustrating an example of a control unit of the film forming apparatus of the present invention and connection elements thereof.

【図5】本発明の成膜方法の一実施形態を示す工程図で
ある。
FIG. 5 is a process chart showing one embodiment of a film forming method of the present invention.

【図6】チタンの成膜時の半導体ウェハ温度に対するア
ルミニウム材料の反射率の関係を示した図である。
FIG. 6 is a diagram showing the relationship between the reflectance of an aluminum material and the temperature of a semiconductor wafer when titanium is formed.

【図7】チタンの成膜時の半導体ウェハ温度が50℃の
場合に成膜されたアルミニウム表面の電子顕微鏡写真
(SEM像)である。
FIG. 7 is an electron micrograph (SEM image) of the surface of an aluminum film formed when the semiconductor wafer temperature during the film formation of titanium is 50 ° C.

【図8】チタンの成膜時の半導体ウェハ温度が400℃
の場合に成膜されたアルミニウム表面の電子顕微鏡写真
(SEM)である。
FIG. 8 shows a semiconductor wafer temperature of 400 ° C. when forming a titanium film.
4 is an electron micrograph (SEM) of the surface of the aluminum film formed in the case of FIG.

【図9】半導体ウェハを50℃にしてチタンを成膜した
ときのバリアメタル膜を、XRD法を用いて測定した結
果を示す図である。
FIG. 9 is a view showing a result of measuring a barrier metal film obtained by forming a titanium film at 50 ° C. by using the XRD method.

【図10】図9のバリアメタル膜の上に半導体ウェハを
50℃にしてチタンを成膜した濡れ性改善膜を、XRD
法を用いて測定した結果を示す図である。
10 shows a wettability improving film obtained by forming a titanium film on a barrier metal film of FIG. 9 at 50 ° C. by XRD.
It is a figure showing the result of having measured using the method.

【図11】図10の濡れ性改善膜の上に成膜したアルミ
ニウムを、XRD法を用いて測定した結果を示す図であ
る。
11 is a view showing a result of measurement of aluminum formed on the wettability improving film of FIG. 10 by using the XRD method.

【図12】チタンを400℃にして成膜したときのバリ
アメタル膜を、XRD法を用いて測定した結果を示す図
である。
FIG. 12 is a view showing a result of measuring a barrier metal film formed by forming titanium at 400 ° C. by using the XRD method.

【図13】図12のバリアメタル膜の上に、半導体ウェ
ハを400℃にしてチタンを成膜した濡れ性改善膜を、
XRD法に用いて測定した結果を示す図である。
FIG. 13 shows a wettability improving film obtained by forming a titanium film on a semiconductor wafer at 400 ° C. on the barrier metal film of FIG. 12,
It is a figure showing the result of having measured using the XRD method.

【図14】図13の濡れ性改善膜の上に成膜したアルミ
ニウムを、XRD法を用いて測定した結果を示す図であ
る。
FIG. 14 is a view showing a result of measuring aluminum formed on the wettability improving film of FIG. 13 by using the XRD method.

【図15】バリアメタル膜及び濡れ性改善膜のチタンの
成膜時に、半導体ウェハをそれぞれ50℃及び400℃
にしたとき、その濡れ性改善膜をXRD法を用いて測定
した結果を示す図である。
FIG. 15 shows that the semiconductor wafer was heated at 50 ° C. and 400 ° C. at the time of forming titanium as a barrier metal film and a wettability improving film.
FIG. 9 is a view showing the results of measuring the wettability improving film by using the XRD method when the film thickness is set to “1”.

【図16】バリアメタル膜及び濡れ性改善膜のチタンの
成膜時に、半導体ウェハをそれぞれ400℃及び50℃
にしたとき、その濡れ性改善膜をXRD法を用いて測定
した結果を示す図である。
FIG. 16 shows a semiconductor wafer at 400 ° C. and 50 ° C. during the deposition of titanium as a barrier metal film and a wettability improving film, respectively.
FIG. 9 is a view showing the results of measuring the wettability improving film by using the XRD method when the film thickness is set to “1”.

【符号の説明】[Explanation of symbols]

10…アルミニウム材料の成膜装置、12…メインフレ
ーム、14…バッファチャンバ、16…トランスファチ
ャンバ、18…PVDチャンバ、20…PVDチャン
バ、22…PVDチャンバ、24…デガスチャンバ、3
0…ロボットアーム、32…ロボットアーム、34a,
b…ロードロックチャンバ、36…デガスオリエンタチ
ャンバ、38…クールダウンチャンバ、40…クールダ
ウンチャンバ、42…プレクリーンチャンバ、49…加
熱装置、50a,50b…ヒータプレート、51…ヒー
タコイル、52…冷却プレート、53…冷却水配管、5
4…ヒータ用ガス配管、55…貫通孔、56…温度計、
60…制御手段、100…半導体ウェハ、102…半導
体基板、104…ホール、106…絶縁膜、110…バ
リアメタル膜、112…濡れ性改善膜、114…アルミ
ニウム、116…内部。
DESCRIPTION OF SYMBOLS 10 ... Aluminum film-forming apparatus, 12 ... Main frame, 14 ... Buffer chamber, 16 ... Transfer chamber, 18 ... PVD chamber, 20 ... PVD chamber, 22 ... PVD chamber, 24 ... Degas chamber, 3
0: Robot arm, 32: Robot arm, 34a,
b: Load lock chamber, 36: Degas orienter chamber, 38: Cool down chamber, 40: Cool down chamber, 42: Preclean chamber, 49: Heating device, 50a, 50b: Heater plate, 51: Heater coil, 52: Cooling Plate, 53 ... cooling water pipe, 5
4: gas pipe for heater, 55: through hole, 56: thermometer,
Reference numeral 60: control means, 100: semiconductor wafer, 102: semiconductor substrate, 104: hole, 106: insulating film, 110: barrier metal film, 112: wettability improving film, 114: aluminum, 116: inside.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、薄膜をスパッタ法によって成
膜させる成膜方法において、前記基板を所定の温度にす
ることによって前記薄膜の配向性を制御することを特徴
とする成膜方法。
1. A film forming method for forming a thin film on a substrate by sputtering, wherein the orientation of the thin film is controlled by setting the substrate at a predetermined temperature.
【請求項2】 前記薄膜はチタンであることを特徴とす
る請求項1に記載の成膜方法。
2. The method according to claim 1, wherein the thin film is titanium.
【請求項3】 前記薄膜が成膜される前記基板の温度
は、50℃〜200℃の範囲にあることを特徴とする請
求項1又は2に記載の成膜方法。
3. The film forming method according to claim 1, wherein a temperature of the substrate on which the thin film is formed is in a range of 50 ° C. to 200 ° C.
【請求項4】 前記薄膜が成膜される前記基板の温度
は、50℃〜100℃の範囲にあることを特徴とする請
求項1又は2に記載の成膜方法。
4. The film forming method according to claim 1, wherein a temperature of the substrate on which the thin film is formed is in a range of 50 ° C. to 100 ° C.
【請求項5】 前記薄膜上に窒化チタンをスパッタ法で
成膜させてバリアメタル膜を形成する工程と、 前記バリアメタル膜上にアルミニウム又はその合金であ
るアルミニウム材料をスパッタ法で成膜させる工程と、
を含むことを特徴とする請求項2〜4のいずれか1項に
記載の成膜方法。
5. A step of forming a barrier metal film by forming titanium nitride on the thin film by a sputtering method, and a step of forming an aluminum material which is aluminum or an alloy thereof on the barrier metal film by a sputtering method. When,
The film forming method according to any one of claims 2 to 4, comprising:
【請求項6】 前記薄膜上に窒化チタンをスパッタ法で
成膜させてバリアメタル膜を形成する工程と、 前記バリアメタル膜上にチタンからなる濡れ性改善膜を
スパッタ法で成膜させる工程と、 前記濡れ性改善膜上に前記アルミニウム材料をスパッタ
法で成膜させる工程と、を含むことを特徴とする請求項
2〜4のいずれか1項に記載の成膜方法。
6. A step of forming a barrier metal film by forming titanium nitride on the thin film by sputtering, and a step of forming a wettability improving film made of titanium on the barrier metal film by sputtering. The method according to claim 2, further comprising: forming a film of the aluminum material on the wettability improving film by a sputtering method.
【請求項7】 基板上にスパッタ法による成膜を行う第
1のチャンバと、 前記第1のチャンバ内にスパッタ法による成膜を行うた
めのガスを供給するガス供給手段と、 前記第1のチャンバ内に設けられた前記基板を支持する
支持手段と、 前記第1のチャンバ内で前記支持手段に対向して配置さ
れたターゲットと、 前記支持手段に取り付けられ、前記基板を加熱するため
の加熱手段と、 前記支持手段に取り付けられ、前記基板が所定の温度と
なるように前記加熱手段を制御するための制御手段と、
を備えることを特徴とする成膜装置。
7. A first chamber for forming a film on a substrate by a sputtering method, a gas supply unit for supplying a gas for forming a film by a sputtering method in the first chamber, Support means provided in the chamber for supporting the substrate; a target disposed in the first chamber so as to face the support means; and a heating device attached to the support means for heating the substrate. Means, and control means attached to the support means, for controlling the heating means so that the substrate has a predetermined temperature,
A film forming apparatus comprising:
【請求項8】 前記第1のチャンバは、前記ターゲット
をチタン製にし且つ前記ガスをアルゴンガスにすること
によって、チタンの成膜をさせるものであることを特徴
とする請求項7に記載の成膜装置。
8. The method according to claim 7, wherein the first chamber is configured to form titanium by forming the target from titanium and using the gas as argon gas. Membrane equipment.
【請求項9】 前記第1のチャンバは、前記ターゲット
をチタン製にし且つ前記ガスをアルゴンガスと窒素ガス
又はアンモニアガスとの混合ガスにすることによって、
窒化チタンの成膜をさせるものであることを特徴とする
請求項7又は8に記載の成膜装置。
9. The first chamber, wherein the target is made of titanium and the gas is a mixed gas of argon gas and nitrogen gas or ammonia gas,
The film forming apparatus according to claim 7, wherein a film of titanium nitride is formed.
【請求項10】 前記制御装置によって制御する前記基
板の温度は、50℃〜200℃の範囲にあることを特徴
とする請求項7に記載の成膜装置。
10. The film forming apparatus according to claim 7, wherein the temperature of the substrate controlled by the control device is in a range of 50 ° C. to 200 ° C.
【請求項11】 前記制御装置によって制御する前記基
板の温度は、50℃〜100℃の範囲にあることを特徴
とする請求項7に記載の成膜装置。
11. The film forming apparatus according to claim 7, wherein the temperature of the substrate controlled by the control device is in a range of 50 ° C. to 100 ° C.
【請求項12】 アルミニウム又はその合金からなるア
ルミニウム材料をスパッタ法によって成膜させる第2の
チャンバを備え、 前記第1のチャンバ及び前記第2のチャンバの間では、
真空下で前記基板の搬送が可能であることを特徴とする
請求項7〜11のいずれか1項に記載の成膜装置。
12. A second chamber in which an aluminum material made of aluminum or an alloy thereof is formed by a sputtering method, wherein a second chamber is provided between the first chamber and the second chamber.
The film forming apparatus according to claim 7, wherein the substrate can be transferred under a vacuum.
【請求項13】 前記第1のチャンバ及び前記第2のチ
ャンバと連通され、且つ、内部が真空となっている第3
のチャンバを有していることを特徴とする請求項12に
記載の成膜装置。
13. A third chamber which is communicated with the first chamber and the second chamber and has a vacuum inside.
The film forming apparatus according to claim 12, comprising:
JP8257656A 1996-09-06 1996-09-06 Film-forming method and film-forming device Pending JPH1093160A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8257656A JPH1093160A (en) 1996-09-06 1996-09-06 Film-forming method and film-forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8257656A JPH1093160A (en) 1996-09-06 1996-09-06 Film-forming method and film-forming device

Publications (1)

Publication Number Publication Date
JPH1093160A true JPH1093160A (en) 1998-04-10

Family

ID=17309289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8257656A Pending JPH1093160A (en) 1996-09-06 1996-09-06 Film-forming method and film-forming device

Country Status (1)

Country Link
JP (1) JPH1093160A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012162781A (en) * 2011-02-08 2012-08-30 Ulvac Japan Ltd Vacuum treatment apparatus
JP2016035485A (en) * 2014-08-01 2016-03-17 セイコーエプソン株式会社 Electro-optic device and manufacturing method thereof, and electronic apparatus
JP2016219491A (en) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 METHOD OF FORMING Ti/TiN LAMINATION FILM, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
WO2017010263A1 (en) * 2015-07-10 2017-01-19 ソニー株式会社 Solid-state image pickup device, manufacturing method, and electronic equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012162781A (en) * 2011-02-08 2012-08-30 Ulvac Japan Ltd Vacuum treatment apparatus
JP2016035485A (en) * 2014-08-01 2016-03-17 セイコーエプソン株式会社 Electro-optic device and manufacturing method thereof, and electronic apparatus
US10444493B2 (en) 2014-08-01 2019-10-15 Seiko Epson Corporation Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus
JP2016219491A (en) * 2015-05-15 2016-12-22 ルネサスエレクトロニクス株式会社 METHOD OF FORMING Ti/TiN LAMINATION FILM, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
WO2017010263A1 (en) * 2015-07-10 2017-01-19 ソニー株式会社 Solid-state image pickup device, manufacturing method, and electronic equipment
US10453887B2 (en) 2015-07-10 2019-10-22 Sony Corporation Solid-state image sensing device, manufacturing method, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2923008B2 (en) Film forming method and film forming apparatus
JPH1064902A (en) Method for film formation of aluminum material and device therefor
US4913790A (en) Treating method
US8278212B2 (en) Method for manufacturing semiconductor memory element and sputtering apparatus
EP0408216A2 (en) Method for processing wafers and producing semiconductor devices and apparatus for producing the same
JPH0765174B2 (en) Method for CVD deposition of tungsten layer on semiconductor wafer
JP2008514814A (en) Deposition of ruthenium metal layers in thermal chemical vapor deposition processes.
TW200909601A (en) Controlled surface oxidation of aluminum interconnect
US6169032B1 (en) CVD film formation method
JP3373320B2 (en) Copper wiring manufacturing method
JPH1093160A (en) Film-forming method and film-forming device
JP4738671B2 (en) CVD film forming method
US5338423A (en) Method of eliminating metal voiding in a titanium nitride/aluminum processing
JPH10150041A (en) Film forming method
JP2012174843A (en) Deposition method of metal thin film, semiconductor device and manufacturing method therefor
JPH03110842A (en) Deposition of film
JPH0810693B2 (en) Method for manufacturing semiconductor device
JP2697796B2 (en) Method for manufacturing semiconductor device
JP2927818B2 (en) Method for manufacturing semiconductor device
JPH08111413A (en) Method of making two types of tin and layer made thereby
JPH03262127A (en) Manufacture of semiconductor device
JPH02106036A (en) Selectivity monitoring method
JPH04247870A (en) Vacuum treating device and film forming method using this device, and film formation
JP3231914B2 (en) Film forming method and film forming apparatus
JPS6390153A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071221

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071227

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080204

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080630

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080801

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090113