JPH1090668A - Display device - Google Patents

Display device

Info

Publication number
JPH1090668A
JPH1090668A JP24387696A JP24387696A JPH1090668A JP H1090668 A JPH1090668 A JP H1090668A JP 24387696 A JP24387696 A JP 24387696A JP 24387696 A JP24387696 A JP 24387696A JP H1090668 A JPH1090668 A JP H1090668A
Authority
JP
Japan
Prior art keywords
signal
signal line
liquid crystal
pixel electrode
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24387696A
Other languages
Japanese (ja)
Inventor
Katsuya Tsuchida
勝也 土田
Hisao Fujiwara
久男 藤原
Takeshi Ito
伊藤  剛
Haruhiko Okumura
治彦 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24387696A priority Critical patent/JPH1090668A/en
Publication of JPH1090668A publication Critical patent/JPH1090668A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress a charge/discharge current caused by coupling capacity between electrodes when an active element is driven and to make it high picture quality, low power consumption by arranging at least one among a signal line, a gate line and the active element on a substrate surface of a side opposite to the side provided with a capacitive load. SOLUTION: At least one from among the signal line 4, the gate line 9 and the active element 5 is arranged on an array substrate surface of the side opposite to the side facing on a display medium layer. By such a constitution, since at least one from among the signal line 4, the gate line 9 and the active element 5 is arranged on the array substrate surface of the side far from a liquid crystal layer 6, the coupling capacity among various electrodes due to the liquid crystal layer 6 are reduced. Thus, the charge/discharge current caused by the coupling capacity among various electrodes due to the liquid crystal layer 6 when the active element 5 is driven is suppressed, and the high picture quality, the low power consumption are realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明はアクティブマトリ
ックス型の表示装置に係わり、特に液晶表示装置に代表
される低消費電力化をはかった表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix type display device, and more particularly to a display device with low power consumption represented by a liquid crystal display device.

【0002】[0002]

【従来の技術】パーソナルコンピュータ、ワードプロセ
ッサ、EWS等のOA用表示装置;電卓、電子ブツク、
電子手帳用の表示装置;携帯テレビ、携帯電話、携帯F
AX等の表示装置は、携帯性が重視されており、バッテ
リー駆動する必要があるので、消費電力ができるだけ少
ないことが望ましい。従来、薄型の表示装置としては、
液晶表示装置(LCD)、プラズマディスプレイ、フラ
ットCRT等が知られている。このうち、低消費電力の
要求に対しては液晶表示装置が最も適しており、実用化
されている。液晶表示装置のうち、表示面を直接見るタ
イプを直視型という。直視型液晶表示装置には、バック
ライトとして背面に蛍光ランプ等の光源を組み込む透過
型と、周囲の光を利用する反射型がある。このうち、透
過型液晶表示装置はバックライトが必要であり、低消費
電力化には不向きである。これは、バックライトの消費
電力が大きく、バッテリー駆動で1日使用することが困
難だからである。したがって、携帯性を有する情報機器
のデイスプレイとしては、反射型液晶表示装置が最も普
及している。反射型液晶表示装置の駆動方法として一般
的に普及しているのが単純マトリックス駆動であるが、
単純マトリクス駆動は画質劣化が生じるため、アクティ
ブマトリックス駆動が望まれている。
2. Description of the Related Art OA display devices such as personal computers, word processors, and EWS; calculators, electronic books,
Display device for electronic organizer; mobile TV, mobile phone, mobile F
A display device such as an AX places importance on portability and needs to be driven by a battery. Therefore, it is desirable that power consumption be as small as possible. Conventionally, as a thin display device,
A liquid crystal display (LCD), a plasma display, a flat CRT, and the like are known. Among them, the liquid crystal display device is most suitable for the demand for low power consumption and has been put to practical use. Of the liquid crystal display devices, a type in which the display surface is directly viewed is referred to as a direct-view type. The direct-view type liquid crystal display device includes a transmission type in which a light source such as a fluorescent lamp is provided on the back surface as a backlight and a reflection type in which ambient light is used. Among them, the transmissive liquid crystal display device requires a backlight, and is not suitable for reducing power consumption. This is because the power consumption of the backlight is large, and it is difficult to use the backlight for one day using a battery. Therefore, a reflective liquid crystal display device is most widely used as a display for portable information equipment. A simple matrix drive is widely used as a driving method of a reflection type liquid crystal display device.
Since the image quality is deteriorated in the simple matrix driving, active matrix driving is desired.

【0003】図96は従来構造の反射型液晶表示装置の
断面構造を示しており、ガラス基板1の下面には対向電
極2が配置され、液晶層6を挟んでガラス基板1と対向
してアレイ基板が配置される。このアレイ基板はガラス
基板8の上に配置されたシリコン酸化膜7を有し、この
シリコン酸化膜7の下にはゲート線9が配置され、上側
にはアモルファスシリコン層(a−Si)5を挟んで反
射板を兼ねる画素電極3および信号線4が配置されてい
る。
FIG. 96 shows a sectional structure of a reflection type liquid crystal display device having a conventional structure, in which a counter electrode 2 is arranged on the lower surface of a glass substrate 1, and the array is opposed to the glass substrate 1 with a liquid crystal layer 6 interposed therebetween. A substrate is placed. The array substrate has a silicon oxide film 7 disposed on a glass substrate 8, a gate line 9 is disposed below the silicon oxide film 7, and an amorphous silicon layer (a-Si) 5 is disposed on the upper side. The pixel electrode 3 and the signal line 4 which also function as a reflection plate are disposed therebetween.

【0004】このような従来構造では、図96に示され
る様にガラス基板1とガラス基板8の間に信号線4,ゲ
ート線9,a−Si5が配置されている。つまり、アク
ティブ素子(TFT)がガラス基板1と8の間に配置さ
れている。この構造では信号線4と液晶層6及びゲート
線9と液晶層6との距離を大きくすることが困難であ
り、例えば、シリコン酸化膜7の厚さを5μm以上にす
ることは非常に困難である。
In such a conventional structure, as shown in FIG. 96, a signal line 4, a gate line 9, and an a-Si 5 are arranged between a glass substrate 1 and a glass substrate 8. That is, an active element (TFT) is arranged between the glass substrates 1 and 8. In this structure, it is difficult to increase the distance between the signal line 4 and the liquid crystal layer 6 and between the gate line 9 and the liquid crystal layer 6. For example, it is very difficult to increase the thickness of the silicon oxide film 7 to 5 μm or more. is there.

【0005】この様な構造のアクティブ素子を使った反
射型液晶表示装置では、液晶層6に使う液晶材料として
PDLC(高分子分散型液晶),PCGH(相変化ゲス
トホスト液晶),PSCT(高分子スタビライズドコレ
スレリックテキスチヤー)、TN(ツイステッドネマテ
ィック)などの比誘電率が比較的高く駆動電圧が高いも
のを使う。従って、従来構造では信号線4及びゲート線
9を駆動した際に、対抗電極2と信号線4間の結合容量
Ccom,s,および対抗電極2とゲート線9間の結合
容量Ccom,gに流れる充放電電流が大きく問題であ
る。
In a reflection type liquid crystal display device using an active element having such a structure, PDLC (polymer dispersed liquid crystal), PCGH (phase change guest host liquid crystal), and PSCT (polymer Stabilized cholesteric texture, TN (twisted nematic) or the like having a relatively high dielectric constant and a high driving voltage are used. Therefore, in the conventional structure, when the signal line 4 and the gate line 9 are driven, the current flows through the coupling capacitance Ccom, s between the counter electrode 2 and the signal line 4 and the coupling capacitance Ccom, g between the counter electrode 2 and the gate line 9. The charge / discharge current is a big problem.

【0006】[0006]

【発明が解決しようとする課題】このアクティブマトリ
ックス駆動では1画素毎にアクティブ素子を備えている
ため反射型液晶表示装置の高画質が確保されるものの、
アクティブ素子を駆動するために信号線,ゲート線,補
助容量線(以下Cs線とする)が必要で、従来これらが
すべて液晶層側のアレイ基板側に配置されているため、
液晶層を介した各種電極間の結合容量が比較的大きく、
前記結合容量に流れる充放電電流のため携帯機器に必要
な低消費電力性能が十分確保出来ず、反射型液晶表示装
置の高画質化と低消費電力化の両方を同時に実現するの
が困難であった。
In this active matrix drive, since an active element is provided for each pixel, high image quality of the reflection type liquid crystal display device is ensured.
In order to drive an active element, a signal line, a gate line, and an auxiliary capacitance line (hereinafter, referred to as a Cs line) are required.
The coupling capacity between the various electrodes via the liquid crystal layer is relatively large,
Because of the charging / discharging current flowing through the coupling capacitor, the low power consumption performance required for the portable device cannot be sufficiently ensured, and it is difficult to simultaneously achieve both high image quality and low power consumption of the reflective liquid crystal display device. Was.

【0007】そこで、本発明は、この様な技術課題を解
決すべくなされたものであり、高画質でしかも消費電力
の少ない表示装置を提供することを目的とする。
Therefore, the present invention has been made to solve such a technical problem, and has as its object to provide a display device having high image quality and low power consumption.

【0008】[0008]

【課題を解決するための手段】この発明の表示装置は、
基板上に配列される複数の信号線およびゲート線と、少
なくとも前記一つの信号線と前記一つのゲート線にアク
ティブ素子を介して接続される画素電極とを備えたアレ
イ基板と、前記画素電極に対向する対向電極を備えた対
向基板と、前記画素電極と前記対向電極との間に配置さ
れる表示媒体層とを備えた表示装置において、前記信号
線と前記ゲート線と前記アクティブ素子のうち少なくと
もーつを前記表示媒体層に面する側と反対側の前記アレ
イ基板面に配置したことを特徴として構成されている。
A display device according to the present invention comprises:
A plurality of signal lines and gate lines arranged on a substrate, an array substrate including at least one signal line and a pixel electrode connected to the one gate line via an active element, and the pixel electrode In a display device including an opposing substrate having an opposing opposing electrode, and a display medium layer disposed between the pixel electrode and the opposing electrode, at least one of the signal line, the gate line, and the active element And the other side is arranged on the surface of the array substrate opposite to the side facing the display medium layer.

【0009】上記の構成により、本発明に係る表示装置
では、前記信号線とゲート線とアクティブ素子のうち少
なくともーつを液晶層から遠い側のアレイ基板面に配置
しているので、液晶層による各種電極間の結合容量を小
さくすることが出来る。このため、アクティブ素子を駆
動する際に液晶層による各種電極間の結合容量のため生
じる充放電電流を抑えることができ、高画質、低消費電
力を実現した表示装置を提供することができる。
With the above configuration, in the display device according to the present invention, at least one of the signal line, the gate line, and the active element is disposed on the array substrate surface far from the liquid crystal layer. The coupling capacitance between various electrodes can be reduced. Therefore, it is possible to suppress a charge / discharge current generated due to a coupling capacitance between various electrodes by the liquid crystal layer when driving the active element, and to provide a display device which realizes high image quality and low power consumption.

【0010】[0010]

【発明の実施の形態】以下、この発明の種々の実施の形
態を図面により詳細に説明する。図1は第1の実施の形
態の反射型液晶表示装置の断面構造を示しており図96
と対応する部分には同一の参照符号を付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Various embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows a sectional structure of the reflection type liquid crystal display device of the first embodiment, and FIG.
The parts corresponding to are denoted by the same reference numerals.

【0011】ガラス基板1の下面には対向電極2が配置
され、液晶層6を挟んでガラス基板1と対向してアレイ
基板が配置される。このアレイ基板はガラス基板8の下
に配置されたシリコン酸化膜7を有し、このシリコン酸
化膜7とガラス基板8との間にはゲート線9が配置さ
れ、シリコン酸化膜7を挟んだ下側にはアモルファスシ
リコン層(a−Si)5を挟んで画素電極3および信号
線4が配置されている。ガラス基板8にはスルーホール
10が形成され、画素電極3はこのスルーホール10を
通って反対側の液晶層6側の、下側にあるアモルファス
シリコン層(a−Si)5を挟んで画素電極3および信
号線4が配置されているTFTアクティブ素子に対応す
る位置にまで延びて配置されている。
An opposing electrode 2 is disposed on the lower surface of the glass substrate 1, and an array substrate is disposed opposite the glass substrate 1 with the liquid crystal layer 6 interposed therebetween. The array substrate has a silicon oxide film 7 disposed below a glass substrate 8, and a gate line 9 is disposed between the silicon oxide film 7 and the glass substrate 8. On the side, a pixel electrode 3 and a signal line 4 are arranged with an amorphous silicon layer (a-Si) 5 interposed therebetween. A through hole 10 is formed in the glass substrate 8, and the pixel electrode 3 passes through the through hole 10 and sandwiches the lower amorphous silicon layer (a-Si) 5 on the liquid crystal layer 6 side opposite to the pixel electrode 3. 3 and the signal line 4 are arranged so as to extend to positions corresponding to the TFT active elements where the signal lines 4 are arranged.

【0012】このような構造では、信号線4と液晶層6
及びグート線9と液晶層6との間にガラス基板8が介在
するため、相互の距離を大きくすることができる。な
お、TFT素子部分を含む全体は保護膜PCで保護され
る。
In such a structure, the signal line 4 and the liquid crystal layer 6
Further, since the glass substrate 8 is interposed between the Gout line 9 and the liquid crystal layer 6, the mutual distance can be increased. Note that the entirety including the TFT element portion is protected by the protective film PC.

【0013】ここで、TFTアクティブ素子を使った反
射型液晶表示装置では、液晶層6に使う液晶材料として
PDLC(高分子分散型液晶),PCGH(相変化ゲス
トホスト液晶),PSCT(高分子スタビライズドコレ
スレリックテキスチヤー)、TN(ツイステッドネマテ
ィック)などの比誘電率が比較的高く駆動電圧が高いも
のを使う。しかしながら、この実施態様の構造では信号
線4及びゲート線9を駆動した際に、対抗電極2と信号
線4間の結合容量Ccom,s,および対抗電極2とゲ
ート線9間の結合容量Ccom,gが小さくなるので、
ここに流れる充放電電流が大きくならず、低消費電力構
造が実現できた。
Here, in a reflection type liquid crystal display device using a TFT active element, PDLC (polymer dispersion type liquid crystal), PCGH (phase change guest host liquid crystal), PSCT (polymer stabilization) are used as the liquid crystal material used for the liquid crystal layer 6. A material having a relatively high relative dielectric constant and a high drive voltage, such as docoless relic textur or TN (twisted nematic), is used. However, in the structure of this embodiment, when the signal line 4 and the gate line 9 are driven, the coupling capacitance Ccom, s between the counter electrode 2 and the signal line 4 and the coupling capacitance Ccom, s between the counter electrode 2 and the gate line 9. g becomes smaller,
The charge / discharge current flowing here did not increase, and a low power consumption structure was realized.

【0014】この結合容量Ccom,s及びCcom,
gに流れる充放電電流によって消費される消費電力PL
CDは以下の様に示される。
The coupling capacitances Ccom, s and Ccom,
Power consumption PL consumed by charging / discharging current flowing through g
The CD is indicated as follows.

【0015】 PLCD=Ccom,s*fs*Vs2 +Ccom,g*fg*Vg2・・・・(1) ここで、fs:信号線駆動周期 Vs:信号線駆動電圧 fg:グート線駆動周期 Vg:グート線駆動電圧である。但し、信号線,ゲート
線とも1本の時の消費電力である。従って、消費電力P
LCDを下げるためにはこの実施の形態に従ってCco
m,s.Ccom,gの値を下げることが有効である。
PLCD = Ccom, s * fs * Vs2 + Ccom, g * fg * Vg2 (1) where fs: signal line driving cycle Vs: signal line driving voltage fg: gut line driving cycle Vg: gut Line drive voltage. However, the power consumption is for one signal line and one gate line. Therefore, the power consumption P
In order to lower the LCD, according to this embodiment, Cco
m, s. It is effective to lower the values of Ccom and g.

【0016】Ccom,s.Ccom,gの値は以下の
様に示される。
Ccom, s. The values of Ccom and g are shown below.

【0017】 Ccom,s(Ccom,g)∝εLC*ε(絶縁体)*ε0 /(εLC*d(絶縁体)+ε(絶縁体)*dLC)・・(2) ここで、εLC:液晶層の比誘電率 ε(絶縁体):液晶層と信号線(グート線)間絶縁体の
比誘電率 ε0:真空の誘電率 d(絶縁体):絶縁体の厚さ dLC:液晶層の厚さ この(2)式から、分母にある液晶層6と信号線4及び
液晶層6とゲート線9間の絶縁体の厚さd(絶縁体)を
増すことで消費電力PLCDを下げることが可能であ
る。
Ccom, s (Ccom, g) ∝εLC * ε (insulator) * ε0 / (εLC * d (insulator) + ε (insulator) * dLC) (2) where εLC: liquid crystal layer Ε (insulator): relative permittivity of insulator between liquid crystal layer and signal line (gut line) ε0: permittivity of vacuum d (insulator): thickness of insulator dLC: thickness of liquid crystal layer From the equation (2), it is possible to reduce the power consumption PLCD by increasing the thickness d (insulator) of the insulator between the liquid crystal layer 6 and the signal line 4 and the insulator between the liquid crystal layer 6 and the gate line 9 in the denominator. is there.

【0018】このように、図1の実施の形態に係る反射
型液晶表示装置では、ガラス基板1と8の間に信号線
4、ゲート線9でなるTFT素子が配置されず、ガラス
基板8上のガラス基板1とは反対側(液晶層6から遠い
面)にTFT素子が配置され、ガラス基板8には画素電
極3に電圧を供給するためのスルーホール10が開いて
おり、TFT素子はこのスルーホール10を通して信号
線電圧を画素電極3に供給している。
As described above, in the reflection type liquid crystal display device according to the embodiment shown in FIG. 1, the TFT elements including the signal lines 4 and the gate lines 9 are not arranged between the glass substrates 1 and 8, A TFT element is arranged on the opposite side of the glass substrate 1 (a surface far from the liquid crystal layer 6), and a through hole 10 for supplying a voltage to the pixel electrode 3 is opened in the glass substrate 8, and the TFT element is The signal line voltage is supplied to the pixel electrode 3 through the through hole 10.

【0019】ガラス基板8の厚さは例えば700μm程
度あるため、式(2)から明らかな様に容量Ccom,
s,Ccom,gが小さくなり、結果として消費電力P
LCDが小さくなる。なお、シリコン酸化膜7の比誘電
率は約6.5である。
Since the thickness of the glass substrate 8 is, for example, about 700 μm, the capacitance Ccom,
s, Ccom, and g are reduced, resulting in power consumption P
LCD becomes smaller. The relative permittivity of the silicon oxide film 7 is about 6.5.

【0020】以下に図1の実施の態様に係る反射型液晶
表示装置の製造方法を説明する。以下の説明では図1の
部分と対応する部分には同一の参照符号を付してある。
Hereinafter, a method for manufacturing the reflection type liquid crystal display device according to the embodiment of FIG. 1 will be described. In the following description, portions corresponding to those in FIG. 1 are denoted by the same reference numerals.

【0021】図2〜図18は図1の実施の態様に係る反
射型液晶表示装置のアレイ基板の製造方法を示してい
る。図2〜図18では、1個のTFT,画素電極をもつ
アレイ基板を作る様子を示しているが実際は複数個を同
時に作っている。
FIGS. 2 to 18 show a method of manufacturing an array substrate of the reflection type liquid crystal display device according to the embodiment of FIG. FIGS. 2 to 18 show how an array substrate having one TFT and one pixel electrode is made, but actually a plurality of TFTs and pixel electrodes are made at the same time.

【0022】図2のガラス基板8にはまだなにも処理が
施されていない。図3ではガラス基板8上にゲート線材
料9aをマグネトロンスパッタ法(スパッタ)法などを
用い成膜する。図4ではガラス基板8上に形成されたゲ
ート線材料9aからフォトリソグラフィー技術(リソグ
ラフイー技術)を用いて図4に示す様なゲート線9を形
成する。このリソグラフィー技術としては、例えば「A
nalog 1ntegrated Circuit
s, PAUL R.GRAY ROBERTG.ME
YER, University of Califo
rnia,Berkeley」および「日経BP社 V
LSI製造技術 徳山,橋本編」などに開示された公知
の技術を用いることができる。
The glass substrate 8 of FIG. 2 has not been subjected to any processing yet. In FIG. 3, a gate line material 9a is formed on a glass substrate 8 by a magnetron sputtering method (sputtering) method or the like. In FIG. 4, a gate line 9 as shown in FIG. 4 is formed from a gate line material 9a formed on a glass substrate 8 by using a photolithography technique (lithographic technique). As this lithography technology, for example, “A
nalog 1 integrated Circuit
s, PAUL R.S. GRAY ROBERTG. ME
YER, University of California
rnia, Berkeley "and" Nikkei BP V
A known technology disclosed in "LSI Manufacturing Technology Tokuyama, Hashimoto", etc. can be used.

【0023】すなわち、ゲー卜線材料9a上に図示しな
いフオトレジストを散布し、マスク露光によってゲート
線9に対応する部分を露光し、露光されないフオトレジ
ストを除去してゲート線9に対応する部分以外のゲー卜
線材料9aを露出させ、エツチングによつてフオトレジ
ストが散布されていない不必要なゲート線材料9aを除
去し、その後すべてのフォトレジストを除去する。以上
の操作によって図4に示される中間製造物が得られる。
また、後で説明するように、この時ゲー卜線9を形成す
るのと同時にグート線材料9aからCs線を形成しても
よい(参考文献:日経BP社「フラットパネルディスプ
レイ1991〜1995」)。
That is, a photoresist (not shown) is sprayed on the gate line material 9a, a portion corresponding to the gate line 9 is exposed by mask exposure, and the photoresist which is not exposed is removed to remove portions other than the portion corresponding to the gate line 9. The gate line material 9a is exposed, unnecessary gate line material 9a to which the photoresist is not sprayed is removed by etching, and then all the photoresist is removed. By the above operation, the intermediate product shown in FIG. 4 is obtained.
Further, as described later, a Cs line may be formed from the gut line material 9a at the same time as the gate line 9 is formed at this time (reference: Nikkei BP, "Flat panel display 1991-1995"). .

【0024】次いで、図5に示すようにCVD法によっ
てシリコン酸化膜7を全面に形成し、スパッタ法により
a−Si層5aを成膜する。図6は図5の6−6線に沿
って切った断面図を示す。続いて、図7に示すように、
リソグラフィー技術を用い必要なa−Si5を残して他
の部分を除去し、図8に示すようにスパッタ法によりア
ルミニウム層3aを成膜する。図9は図8の9−9線に
沿って切った断面図を示す。
Next, as shown in FIG. 5, a silicon oxide film 7 is formed on the entire surface by a CVD method, and an a-Si layer 5a is formed by a sputtering method. FIG. 6 is a sectional view taken along line 6-6 in FIG. Subsequently, as shown in FIG.
Using lithography technology, other portions are removed except for necessary a-Si5, and an aluminum layer 3a is formed by a sputtering method as shown in FIG. FIG. 9 is a sectional view taken along line 9-9 in FIG.

【0025】次に、図10に示したように、ガラス基板
8の下部にスパッタ法によりアルミ膜3bを成膜してア
レイ基板を形成する。図11は図10の11−11線に
沿って切った断面図を示す。次いで、アレイ基板を過度
の温度勾配による変形を避けるため400゜Cくらいに
予熱した状態で、C0レーザー等を用い回転レンズ装
置と組み合わせアレイ基板に図12、13に示す様なス
ルーホール10を形成する。アレイ基板にスルーホール
10をあける技術として、例えば「続・レ一ザー加工〜
生産工程への応用〜第3章 小林昭著:開発社」などが
ある。また、アレイ基板にスルーホールをあける装置と
してCOレーザー以外のレーザー、例えばエキシマレ
ーザーなどを用いてもよい。図13に図12の13−1
3線に沿って切った断面図を示す。
Next, as shown in FIG. 10, an aluminum film 3b is formed under the glass substrate 8 by a sputtering method to form an array substrate. FIG. 11 is a sectional view taken along line 11-11 of FIG. Then, in a condition preheated to about 400 ° C to avoid deforming the array substrate due to excessive temperature gradients, the through hole 10, such as shown in FIGS. 12 and 13 to rotate the lens unit and the combination array substrate using a C0 2 laser, etc. Form. As a technique for drilling through holes 10 in an array substrate, for example,
Application to Production Process-Chapter 3 Akira Kobayashi: Development Company ". A laser other than the CO 2 laser, for example, an excimer laser may be used as a device for forming a through hole in the array substrate. FIG. 13 shows 13-1 in FIG.
FIG. 3 shows a sectional view taken along line 3.

【0026】続いて、図14に示したように、レジスト
12、13をアレイ基板両面に散布し、その後、不必要
な部分は除去する。この状態のアレイ基板をメッキ漕に
入れ、アレイ基板両面のアルミ電極3a,3bに電源E
により電圧差を生じさせメッキ処理を施す。その後、図
15に示すように、アレイ基板両面に散布されたレジス
トをすべて除去すると、アレイ基板両面に配置されたア
ルミ3a,3bはメツキ処理により導通状態となる。
Subsequently, as shown in FIG. 14, resists 12 and 13 are scattered on both sides of the array substrate, and then unnecessary portions are removed. The array substrate in this state is put into a plating tank, and power supply E is applied to aluminum electrodes 3a and 3b on both sides of the array substrate.
And a plating process is performed. Thereafter, as shown in FIG. 15, when all the resist sprayed on both sides of the array substrate is removed, the aluminums 3a and 3b arranged on both sides of the array substrate are brought into a conductive state by plating.

【0027】次に、アレイ基板のTFT側素子側の面に
形成されたアルミ3aをリソグラフィー技術によりパタ
ーニングし、図16に示される様に形成する。図17は
図16の17−17線に沿って切って示す断面図であ
る。このようなメッキ処理は図12に示されるスルーホ
ール10を介してアレイ基板両面を一括して安価に導通
させることが可能であるが、図17から明らかなよう
に、導通部10の上下面を平坦に形成することが出来
ず、このままではアレイ基板下側(画素電極側)のアル
ミ3bを画素電極として使用することは難しい。
Next, the aluminum 3a formed on the TFT element side of the array substrate is patterned by lithography to form as shown in FIG. FIG. 17 is a sectional view taken along line 17-17 of FIG. Such plating can make the two surfaces of the array substrate conductive at once through the through holes 10 shown in FIG. 12 at low cost. However, as is clear from FIG. Since it cannot be formed flat, it is difficult to use the aluminum 3b under the array substrate (pixel electrode side) as a pixel electrode as it is.

【0028】このため、図18に示すように、CMP法
によってアレイ基板下側のアルミ3bを平坦化する。こ
の部分は後に画素電極3となるので表面にでこぼこがあ
ると液晶層6に印加する電圧にばらつきが生じ、より鮮
明な画像を表示出来なくなってしまう。アレイ基板のT
FT側に配置されたアルミ3aのでこぼこは画像の質や
消費電力等に影響しないので図18に示したように、そ
のままで良い。
Therefore, as shown in FIG. 18, the aluminum 3b under the array substrate is planarized by the CMP method. Since this portion becomes the pixel electrode 3 later, if the surface is uneven, the voltage applied to the liquid crystal layer 6 varies, and a clearer image cannot be displayed. T of array substrate
Since the unevenness of the aluminum 3a arranged on the FT side does not affect the quality of the image, the power consumption, and the like, it may be left as it is as shown in FIG.

【0029】以上の製造方法によって、この実施の態様
に係る表示装置のアレイ基板が完成する。図19,図2
0に完成したアレイ基板15を示す。図19はアレイ基
板15をTFT16側から見た図であり、図20はアレ
イ基板15を画素電極3側から見た図である。
By the above manufacturing method, the array substrate of the display device according to this embodiment is completed. FIG. 19, FIG.
0 shows the completed array substrate 15. FIG. 19 is a diagram of the array substrate 15 viewed from the TFT 16 side, and FIG. 20 is a diagram of the array substrate 15 viewed from the pixel electrode 3 side.

【0030】図96に示した従来構造のアレイ基板の容
量Ccom,s(Ccom,g)と図2の本発明の実施
態様構造のアレイ基板の容量Ccom,s(Ccom,
g)とを比較すると、この実施の態様構造のアレイ基板
の容量Ccom,s(Ccom,g)は従来構造のアレ
イ基板の容量Ccom,s(Ccom,g)の0.3%
程の容量値である。但し、液晶層6にPCGHを使用
し、εLC=7,ε(絶縁体)=3,d(絶縁体)=7
00μm,dLC=5μmの場合である。よって、本発
明により従来消費電力PLCD=50mWであったもの
が0.15mWになった。但し、fs=fg=20kH
Z,Vs=20V,Vg=40Vである。信号線640
本、ゲート線480本の場合で、参考文献「テレビジヨ
ン学会誌V01.42,NOI(1988)駆動方式
柳澤」に示される様な駆動をした場合、本発明により容
量Ccom,s及びCcom,gで消費されていた消費
電力が6.4Wから20mWに削減できた。
The capacitance Ccom, s (Ccom, g) of the array substrate having the conventional structure shown in FIG. 96 and the capacitance Ccom, s (Ccom, g) of the array substrate having the structure of the embodiment of the present invention shown in FIG.
g), the capacitance Ccom, s (Ccom, g) of the array substrate having the structure of this embodiment is 0.3% of the capacitance Ccom, s (Ccom, g) of the array substrate having the conventional structure.
This is the capacity value. However, when PCGH is used for the liquid crystal layer 6, εLC = 7, ε (insulator) = 3, d (insulator) = 7
00 μm, dLC = 5 μm. Therefore, according to the present invention, the power consumption of the conventional PLCD = 50 mW is reduced to 0.15 mW. However, fs = fg = 20 kHz
Z, Vs = 20V, and Vg = 40V. Signal line 640
And 480 gate lines, the driving method of the reference "TVJ Journal V01.42, NOI (1988)"
In the case of driving as shown in "Yanagisawa", the power consumption consumed by the capacitors Ccom, s and Ccom, g can be reduced from 6.4 W to 20 mW by the present invention.

【0031】上記実施態様においてはアクティブ素子と
してTFTを例に上げて説明した。しかしながら、この
発明のアクティブ素子はこれに限定するものではなく、
例えばダイオード方式のアクティブ素子やMIM方式
(金属一絶縁物一金属)のアクティブ素子やバリスタ方
式のアクテイブ素子であっても差し支えない。
In the above embodiment, a TFT has been described as an example of the active element. However, the active element of the present invention is not limited to this.
For example, a diode-type active element, an MIM-type (metal-insulator-metal) active element, or a varistor-type active element may be used.

【0032】また、本発明に係わるアレイ基板では図1
8に示した構成に対して図21に示す通り、アレイ基板
15両面にCs電極17a,17bを設けることが可能
で、そのため画素電極3の保持特性が良くなりTFT素
子16を駆動するフレーム周波数を下げても画質劣化が
生じない。また、液晶層6の材料は上述した以外のもの
でも良い。
In the array substrate according to the present invention, FIG.
21, the Cs electrodes 17a and 17b can be provided on both sides of the array substrate 15 as shown in FIG. 21, so that the holding characteristics of the pixel electrode 3 are improved and the frame frequency for driving the TFT element 16 is reduced. Even if lowered, image quality does not deteriorate. Further, the material of the liquid crystal layer 6 may be other than those described above.

【0033】以上詳述したようにこの実施の態様によれ
ば、信号線とグート線とアクティブ素子のうち少なくと
もーつを液晶層から遠い側のアレイ基板面に配置してい
るので、液晶層による各種電極間の結合容量を小さくす
ることが出来る。このため、アクティブ素子を駆動する
際に液晶層による各種電極間の結合容量のため生じる充
放電電流を抑えることができ、高画質、低消費電力を実
現した反射型液晶表示装置を提供することができる。
As described above in detail, according to this embodiment, at least one of the signal line, the Gut line, and the active element is arranged on the array substrate surface far from the liquid crystal layer. The coupling capacitance between various electrodes can be reduced. Therefore, it is possible to suppress a charge / discharge current generated due to a coupling capacitance between various electrodes by a liquid crystal layer when driving an active element, and to provide a reflective liquid crystal display device which realizes high image quality and low power consumption. it can.

【0034】以下、アレイ基板にCs電極を形成した実
施の態様について説明する。
An embodiment in which Cs electrodes are formed on an array substrate will be described below.

【0035】図22はこの実施の態様に関わる反射型液
晶表示装置の断面構造を示し、上記の実施の態様と対応
する部分には同一の参照符号を付してある。図におい
て、Cs電極20が信号線4と画素電極3とにシリコン
酸化膜7を介して重なりを持つように配置することで、
この発明に適用できるアレイ構造でCs電極を形成する
ことができる。また、図22に破線で示したように、C
s電極20が隣同志の画素電極3の間に来るように配置
すれば、このCs電極20をバックメタルBMとして使
用することが可能で、信号線4の反射率よりも低い反射
率を持つCs電極20とすることで、よりバックメタル
BMとしての効果が期待できる。例えば、Cs電極20
をモリブタングステンなどで形成すればよい。
FIG. 22 shows a sectional structure of a reflection type liquid crystal display device according to this embodiment, and portions corresponding to those of the above embodiment are denoted by the same reference numerals. In the figure, by arranging the Cs electrode 20 so as to overlap the signal line 4 and the pixel electrode 3 via the silicon oxide film 7,
Cs electrodes can be formed in an array structure applicable to the present invention. Further, as shown by the broken line in FIG.
If the s electrode 20 is arranged so as to be located between adjacent pixel electrodes 3, the Cs electrode 20 can be used as a back metal BM, and the Cs electrode 20 has a reflectance lower than that of the signal line 4. By using the electrode 20, an effect as a back metal BM can be expected. For example, the Cs electrode 20
May be formed of molybdenum tungsten or the like.

【0036】図22の実施の態様の構造の反射型液晶表
示装置の製造方法を以下に説明する。 図23のガラス
基板8にはまだなにも処理が施されていない。次の図2
4の工程ではガラス基板8上にゲート線、Cs材料9a
をマグネトロンスパッタ法(スパッタ)法などを用い成
膜する。次の工程ではガラス基板8上に形成されたゲー
ト線材料9aからフォトリソグラフィー技術(リソグラ
フイー技術)を用いて図25に示す様にゲート線9およ
びCs線20を形成する。
A method for manufacturing a reflection type liquid crystal display device having the structure of the embodiment shown in FIG. 22 will be described below. The glass substrate 8 in FIG. 23 has not been subjected to any processing yet. Next Figure 2
In step 4, gate lines and Cs material 9a are formed on the glass substrate 8.
Is formed using a magnetron sputtering method (sputtering) method or the like. In the next step, a gate line 9 and a Cs line 20 are formed from the gate line material 9a formed on the glass substrate 8 using a photolithography technique (lithographic technique) as shown in FIG.

【0037】すなわち、ゲー卜線材料9a上に図示しな
いフォトレジストを散布し、マスク露光によってゲート
線9およびCs線20に対応する部分を露光し、露光さ
れないフオトレジストを除去してゲート線9およびCs
線20に対応する部分以外のゲー卜線材料9aを露出さ
せ、エツチングによつてフオトレジストが散布されてい
ない不必要なゲート線材料9aを除去し、その後すべて
のフォトレジストを除去する。以上の操作によって図2
5に示される中間製造物が得られる。
That is, a photoresist (not shown) is scattered on the gate line material 9a, a portion corresponding to the gate line 9 and the Cs line 20 is exposed by mask exposure, and the unexposed photoresist is removed to remove the gate line 9 and Cs
The gate line material 9a other than the portion corresponding to the line 20 is exposed, and unnecessary gate line material 9a to which the photoresist is not sprayed is removed by etching, and thereafter all the photoresist is removed. By the above operation, FIG.
The intermediate product shown in 5 is obtained.

【0038】次いで、図26に示すようにCVD法によ
ってシリコン酸化膜7を全面に形成し、スパッタ法によ
りa−Si層5aを成膜する。図27は図5の27−2
7線に沿って切った断面図を示す。続いて、図28に示
すように、リソグラフィー技術を用い必要なa−Si5
を残して他の部分を除去し、図29に示すようにスパッ
タ法によりアルミニウム層3aを成膜する。図30は図
29の30−30線に沿って切った断面図を示す。
Next, as shown in FIG. 26, a silicon oxide film 7 is formed on the entire surface by a CVD method, and an a-Si layer 5a is formed by a sputtering method. FIG. 27 is a cross-sectional view of FIG.
FIG. 7 shows a sectional view taken along line 7. Subsequently, as shown in FIG. 28, necessary a-Si5
The remaining portion is removed except for, and an aluminum layer 3a is formed by a sputtering method as shown in FIG. FIG. 30 is a sectional view taken along line 30-30 of FIG.

【0039】次に、図31に示したように、ガラス基板
8の下部にもスパッタ法によりアルミ膜3bを成膜して
アレイ基板を形成する。図32は図31の32−32線
に沿って切った断面図を示す。次いで、アレイ基板を過
度の温度勾配による変形を避けるため400゜Cくらい
に予熱した状態で、C0レーザー等を用い回転レンズ
装置と組み合わせアレイ基板に図33、34に示す様な
スルーホール10を形成する。図34は図33の34−
34線に沿って切った断面図を示す。
Next, as shown in FIG. 31, an aluminum film 3b is formed on the lower portion of the glass substrate 8 by sputtering to form an array substrate. FIG. 32 is a sectional view taken along line 32-32 of FIG. Then, in a condition preheated to about 400 ° C to avoid deforming the array substrate due to excessive temperature gradients, the through hole 10, such as shown in FIG. 33 and 34 to rotate the lens unit and the combination array substrate using a C0 2 laser, etc. Form. FIG. 34 is a cross-sectional view of FIG.
A cross-sectional view taken along line 34 is shown.

【0040】続いて、図35に示したように、レジスト
12、13をアレイ基板両面に散布し、その後、不必要
な部分は除去する。この状態のアレイ基板をメッキ漕1
9に入れ、アレイ基板両面のアルミ電極3a,3bに電
源Eにより電圧差を生じさせメッキ処理を施す。その
後、図36に示すように、アレイ基板両面に散布された
レジストをすべて除去すると、アレイ基板両面に配置さ
れたアルミ3a,3bはメツキ処理により導通状態とな
る。
Subsequently, as shown in FIG. 35, resists 12 and 13 are scattered on both sides of the array substrate, and thereafter unnecessary portions are removed. Put the array substrate in this state in plating tank 1
9, a voltage difference is generated between the aluminum electrodes 3a and 3b on both surfaces of the array substrate by the power supply E, and plating is performed. Thereafter, as shown in FIG. 36, when all the resist sprayed on both surfaces of the array substrate is removed, the aluminums 3a and 3b arranged on both surfaces of the array substrate are brought into a conductive state by plating.

【0041】次に、アレイ基板のTFT素子側の面に形
成されたアルミ膜3aをリソグラフィー技術によりパタ
ーニングし、図37に示される様に形成する。図38は
図37の38−38線に沿って切って示す断面図であ
る。このようなメッキ処理はスルーホール10を介して
アレイ基板両面を一括して安価に導通させることが可能
であるが、図38から明らかなように、導通部10の上
下面を平坦に形成することが出来ないので、前記の実施
態様と同様に、CMP法によってアレイ基板下側のアル
ミ3bを平坦化する。この部分は後に画素電極3となる
ので表面にでこぼこがあると液晶層6に印加する電圧に
ばらつきが生じ、より鮮明な画像を表示出来なくなって
しまう。アレイ基板のTFT側に配置されたアルミ3a
のでこぼこは画像の質や消費電力等に影響しないので図
38に示したように、そのままで良い。
Next, the aluminum film 3a formed on the surface of the array substrate on the TFT element side is patterned by lithography to form as shown in FIG. FIG. 38 is a sectional view taken along the line 38-38 in FIG. Such a plating process can simultaneously and inexpensively conduct both surfaces of the array substrate through the through holes 10, but as shown in FIG. 38, the upper and lower surfaces of the conducting portion 10 must be formed flat. Therefore, the aluminum 3b on the lower side of the array substrate is planarized by the CMP method as in the above embodiment. Since this portion becomes the pixel electrode 3 later, if the surface is uneven, the voltage applied to the liquid crystal layer 6 varies, and a clearer image cannot be displayed. Aluminum 3a arranged on the TFT side of the array substrate
Since the unevenness does not affect the quality of the image or the power consumption, it may be left as it is as shown in FIG.

【0042】以上の製造方法によって、この実施の態様
に係る表示装置のアレイ基板が完成する。この構造では
図38からも明らかなように、Cs線20とアルミ膜3
aとがシリコン酸化膜7を介して重なりを持つように配
置されている。
The array substrate of the display device according to this embodiment is completed by the above manufacturing method. In this structure, as is apparent from FIG.
a are arranged so as to overlap with each other via the silicon oxide film 7.

【0043】以上の実施の態様ではスルーホール10を
介してアレイ基板15の両面に形成された画素電極とT
FTアクティブ素子16とが互いに接続された構造を有
するが、その具体的な実施の形態を以下に詳細に説明す
る。
In the above embodiment, the pixel electrodes formed on both surfaces of the array substrate 15 through the through holes 10 are connected to the T electrodes.
The FT active element 16 has a structure in which the FT active element 16 is connected to each other. A specific embodiment will be described in detail below.

【0044】TFTアクティブ素子16を液晶層6とは
反対側に形成する構造(裏面アクティブ素子構造)であ
ると,前記結合容量に流れる充放電電流を激減させ低消
費電力化を実現することが可能となる。
With the structure in which the TFT active element 16 is formed on the side opposite to the liquid crystal layer 6 (back side active element structure), the charge / discharge current flowing through the coupling capacitor can be drastically reduced, and low power consumption can be realized. Becomes

【0045】裏面アクティブ素子構造は、反射型液晶表
示装置の低消費電力化を実現するのが可能であるが、製
造上,画素電極面に凹凸が出来やすくそのため画質劣化
が生じるとともに製造工程が非常に複雑になる。また、
信号線,ゲート線とこれらを駆動する集積回路(IC)
とを接続するための接続領域を設けなくてはならず額縁
面積の妨げとなっている。
The back-side active element structure can reduce the power consumption of the reflection type liquid crystal display device. However, in manufacturing, the pixel electrode surface is likely to have irregularities, so that the image quality is deteriorated and the manufacturing process is extremely difficult. Become complicated. Also,
Signal lines, gate lines and integrated circuits (ICs) for driving them
Therefore, a connection region for connecting the frame and the frame must be provided, which hinders the frame area.

【0046】以下の実施の形態は、高画質でしかも消費
電力が少なく額縁面積の小さい反射型液晶表示装置を提
供するものである。
The following embodiments provide a reflection type liquid crystal display device having high image quality, low power consumption and small frame area.

【0047】この実施の形態では、画素電極3とアクテ
ィブ素子16とがアレイ基板15に設けられたスルーホ
ール10を通して接続されるとともに、引き出し線3x
を介してスルーホール10と画素電極3とが接続される
ため、アクティブ素子16が配置される領域を画素電極
3が配置される領域よりも小さくすることができる。よ
って、額縁面積の小さい反射型液晶表示装置を提供する
ことができる。
In this embodiment, the pixel electrodes 3 and the active elements 16 are connected through the through holes 10 provided in the array substrate 15 and the lead lines 3x
Since the through hole 10 and the pixel electrode 3 are connected via the through hole, the region where the active element 16 is arranged can be made smaller than the region where the pixel electrode 3 is arranged. Therefore, a reflective liquid crystal display device having a small frame area can be provided.

【0048】図39にこの実施の形態に係る反射型液晶
表示装置の断面構造を示し、図1の実施の形態と同じ部
分は同一の参照符号を付してある。
FIG. 39 shows a sectional structure of a reflection type liquid crystal display device according to this embodiment, and the same parts as those in the embodiment of FIG. 1 are denoted by the same reference numerals.

【0049】図39の実施の形態で図1のものと異なる
部分は、画素電極3とスルーホール10に形成された接
続部3cとの間を接続する引き出し線3xのみであり、
他は同じ構成である。TFT素子16はこのスルーホー
ル10に形成された接続部3cと引き出し線3xを通し
て信号線4の電圧を画素電極3に供給している。
The only difference between the embodiment shown in FIG. 39 and the embodiment shown in FIG. 1 is a lead line 3x connecting between the pixel electrode 3 and the connection portion 3c formed in the through hole 10.
Others have the same configuration. The TFT element 16 supplies the voltage of the signal line 4 to the pixel electrode 3 through the connection portion 3c formed in the through hole 10 and the lead line 3x.

【0050】図40,42,44は液晶層6側からガラ
ス基板8を見た時の平面図であり、図41,43,45
は反対側のシリコン酸化膜7側からガラス基板8を見た
時の平面図である。
FIGS. 40, 42 and 44 are plan views when the glass substrate 8 is viewed from the liquid crystal layer 6 side.
Is a plan view when the glass substrate 8 is viewed from the silicon oxide film 7 on the opposite side.

【0051】図40において、黒丸はスルーホール10
を示しており、それぞれのスルーホール10と対応する
画素電極3との間はそれぞれ引き出し線3xにより接続
されている。この引き出し線3xは電気抵抗の小さいア
ルミニウムやITO等が適している。
In FIG. 40, black circles indicate through holes 10.
And each of the through holes 10 and the corresponding pixel electrode 3 are connected by a lead line 3x. The lead 3x is suitably made of aluminum, ITO, or the like having a small electric resistance.

【0052】図41に示した反対側において、信号線4
及びグート線9と集積回路(IC)は接続パッド22に
より接続される。この実施の形態では図40,41に示
される通り、TFTアクテイブ素子16を配置している
領域(アクティブ素子領域)が画素電極3を配置してい
る領域(画素電極領域)よりも面積が小さいので、画素
電極3下に接続パッド22を設けることが可能である。
なお、アクティブ素子領域と画素電極領域の具体的面積
及びその定義を図49,50に示す。
On the opposite side shown in FIG.
The Gout line 9 and the integrated circuit (IC) are connected by a connection pad 22. In this embodiment, as shown in FIGS. 40 and 41, the area where the TFT active element 16 is arranged (active element area) is smaller in area than the area where the pixel electrode 3 is arranged (pixel electrode area). The connection pad 22 can be provided under the pixel electrode 3.
The specific areas of the active element region and the pixel electrode region and their definitions are shown in FIGS.

【0053】図42,43は、ガラス基板8とIC24
a,24bとを接続した場合の図であり、ガラス基板8
とIC24a,24bとはフィルムキヤリアテープ26
を介して接続されている。この接続方法は例えば「TA
B技術入門 畑田覧造著 工業調査会」などによる公知
のものでよい。
FIGS. 42 and 43 show the glass substrate 8 and the IC 24.
a and 24b are connected to each other, and FIG.
And ICs 24a and 24b are film carrier tape 26
Connected through. This connection method is, for example, "TA
A known technique such as "Introduction to Technology B" by Industrial Research Committee by Bezo Hatada, may be used.

【0054】このように、この実施の形態では、画素電
極3下でIC24a,24bとガラス基板8とが接続可
能であるため、額縁面積の小さい反射型液晶表示装置が
提供可能である。
As described above, in this embodiment, since the ICs 24a and 24b and the glass substrate 8 can be connected under the pixel electrode 3, it is possible to provide a reflective liquid crystal display device having a small frame area.

【0055】図44,45は、ガラス基板8とIC24
a,24bとを接続した場合の図であり、ガラス基板8
とIC24a,24bとはバンプ(図示せず)を介して
接続される、いわゆるCOG実装で接続されている。こ
の接続方法は、例えば「フラットパネルディスプレイ
1990〜1996 日経BP社」などにより公知の方
法である。この場合も図42,43と同様に反射型掖晶
表示装置の額縁面積削減が可能である。なお、図45に
示すIC24a,24bはガラス基板8のTFT素子1
6を製造する同一製造過程中に製造してもよい。この場
合接続用バンプが不要となる。
FIGS. 44 and 45 show the glass substrate 8 and the IC 24.
a and 24b are connected to each other, and FIG.
And the ICs 24a and 24b are connected by so-called COG mounting connected via bumps (not shown). This connection method is, for example, "Flat panel display
1990-1996 Nikkei BP, etc. ". Also in this case, similarly to FIGS. 42 and 43, it is possible to reduce the frame area of the reflection type EYE display device. The ICs 24a and 24b shown in FIG.
6 may be manufactured during the same manufacturing process. In this case, no connection bump is required.

【0056】図46,47は従来との比較でこの実施の
形態による額縁面積削減効果を示すための図であり、図
46は従来例を示す。図47はこの実施の形態にかかわ
る反射型液晶表示装置を示したものである。なお、図4
7ではスルーホール10を省略して示している。
FIGS. 46 and 47 are diagrams for showing the effect of reducing the frame area according to this embodiment in comparison with the conventional example, and FIG. 46 shows a conventional example. FIG. 47 shows a reflection type liquid crystal display device according to this embodiment. FIG.
In FIG. 7, the through hole 10 is omitted.

【0057】この実施の形態では、図47から明らかな
ように、アクティブ素子領域を画素電極領域よりも大幅
に小さくすることが可能であるため、図46の従来と比
較して反射型表示装置の額縁面積を大幅に削減すること
が可能である。
In this embodiment, as is apparent from FIG. 47, the active element region can be made much smaller than the pixel electrode region. It is possible to greatly reduce the frame area.

【0058】図48は、引き出し線3xによるスルーホ
ール10と画素電極3の接続部分を拡大して示したもの
である。引き出し線3xの線幅は製造技術上できるだけ
細くすることが望ましい。
FIG. 48 is an enlarged view showing a connection portion between the through hole 10 and the pixel electrode 3 by the lead line 3x. It is desirable that the line width of the lead wire 3x be as small as possible in terms of manufacturing technology.

【0059】また、この実施の形態では、アクティブ素
子領域を小さくすることができ、アクティブ素子を形成
する際の露光面積が小さくなるので、アクティブ素子を
より均一に製造することが可能であるとともに、ステッ
パ方式におけるショット数を削減し、高いスループット
を実現することができる。
Further, in this embodiment, the active element region can be reduced, and the exposure area when forming the active element is reduced, so that the active element can be manufactured more uniformly. The number of shots in the stepper method can be reduced, and high throughput can be realized.

【0060】以上述べた如く、この実施の形態では、画
素電極とアクティブ素子とがアレイ基板に設けられたス
ルーホールを通して接続されるとともに、引き出し線を
介してスルーホールと画素電極とが接続されるため、ア
クティブ素子が配置される領域を画素電極が配置される
領域よりも小さくすることができる。よって、額縁面積
の小さい反射型液晶表示装置を提供することができる。
As described above, in this embodiment, the pixel electrodes and the active elements are connected through the through holes provided in the array substrate, and the through holes and the pixel electrodes are connected through the lead lines. Therefore, the region where the active element is arranged can be made smaller than the region where the pixel electrode is arranged. Therefore, a reflective liquid crystal display device having a small frame area can be provided.

【0061】以下の実施の形態は、反射面を有する基板
と透明基板間に液晶材料を挟持する反射型液晶表示装置
に関し、反射面側の基板に画素電極を設け、画素電極に
備わっている信号線および走査線と、信号線駆動回路お
よび走査線駆動回路との接続は、基板内に設けたコンタ
クトホール(ここで、コン夕クトホール内部には導電材
が満たされており、以下、それを含めてコンタクトホー
ルと呼ぶ)を介して行うことによって、各駆動回路IC
を基板背面に実装する、もしくは基板背面に多結晶シリ
コンなどによってアレイを形成する、セルー体型のモジ
ュール構成となる表示装置である。
The following embodiment relates to a reflection type liquid crystal display device in which a liquid crystal material is sandwiched between a substrate having a reflection surface and a transparent substrate. A pixel electrode is provided on a substrate on the reflection surface side, and a signal provided on the pixel electrode is provided. The connection between the line and the scanning line and the signal line driving circuit and the scanning line driving circuit is performed by using a contact hole provided in the substrate (where the inside of the contact hole is filled with a conductive material. Of the drive circuit IC
Is mounted on the back surface of the substrate, or an array is formed on the back surface of the substrate using polycrystalline silicon or the like, and has a cell-type module configuration.

【0062】携帯端末のみならずノートパソコン等にお
いても、パネルサイズの拡大を望む一方で、狭額縁化へ
の要求が高まっている。たとえば、図75に図示のよう
に、信号線駆動回路IC181を表示面180に対し上
側の長辺に平行に配置し、走査線駆動回路IC182を
表示面に対し左側の短辺に平行に配置する方法がある。
また、各駆動回路ICと液晶セルとの接続方法は、例え
ば信号線駆動回路と信号線に関しては、図76に図示の
ように、信号線よりパシベーシヨン185が備わってい
ないパッド部186がセル外に引き出され、信号線駆動
回路からのタブ配線187と前記パッド部186とを異
方性導電膜188を介して接続する方法がある。これに
より例えばテープキャリア上にICがある場合には、テ
ープキャリアの幅だけ少なくともモジユールのサイズが
大きくなることになる。同様にして走査線駆動回路にお
いても、走査線駆動回路があるテープキャリアの幅だけ
少なくともモジユールサイズが大きくなる。これを解決
する手段として、信号線駆動回路のテープキャリアを折
り曲げて、セルの裏面に持ってくる方法が行われている
が、折り曲げの応力が各々の駆動回路に働くことによる
接続不良を避けるために、ある程度の余裕を持たせなけ
ればならず、そのサイズ分だけパネルサイズが大きくな
る。この他にモジユールサイズを決めるものとして、コ
ンピュータからの画像信号を変換するための、ゲートア
レイ(以下、GAと呼ぶ)、階調信号用の増幅回路(以
下、OP)、その他の受動素子および能動素子が必要と
なり、これらを実装したPCボードがモジュールサイズ
を決める一因となる。
[0062] Not only portable terminals but also notebook personal computers and the like are desired to have larger panel sizes, while demands for narrower frames are increasing. For example, as shown in FIG. 75, the signal line drive circuit IC 181 is arranged parallel to the long side above the display surface 180, and the scan line drive circuit IC 182 is arranged parallel to the short side on the left side of the display surface. There is a way.
In addition, as for the connection method between each drive circuit IC and the liquid crystal cell, for example, regarding the signal line drive circuit and the signal line, as shown in FIG. 76, the pad portion 186 without the passivation 185 is located outside the cell from the signal line. There is a method of connecting the tab wiring 187 from the signal line driving circuit to the pad portion 186 via an anisotropic conductive film 188. Thus, for example, when there is an IC on the tape carrier, the size of the module becomes at least as large as the width of the tape carrier. Similarly, also in the scanning line driving circuit, the module size is increased by at least the width of the tape carrier on which the scanning line driving circuit is located. As a means for solving this, a method of bending the tape carrier of the signal line drive circuit and bringing it to the back surface of the cell has been performed, but in order to avoid a connection failure due to the bending stress acting on each drive circuit. In addition, it is necessary to allow a certain margin, and the panel size increases by the size. In addition, a gate array (hereinafter referred to as GA) for converting an image signal from a computer, an amplifier circuit for gradation signals (hereinafter referred to as OP), other passive elements, and the like for determining a module size. Active elements are required, and the PC board on which these elements are mounted contributes to determining the module size.

【0063】一方、パネルサイズおよび製造プロセス削
減のため、信号線駆動回路、走査線駆動回路を多結晶シ
リコンで形成する技術が開発されている。この場合にお
いてはセルサイズを小さくできるが、完全に無くすこと
はできない。
On the other hand, in order to reduce the panel size and the manufacturing process, a technique for forming a signal line driving circuit and a scanning line driving circuit with polycrystalline silicon has been developed. In this case, the cell size can be reduced, but cannot be completely eliminated.

【0064】以下に述べる実施の形態では、反射面を有
する画素電極の備わっている絶縁基板背面に、信号線駆
動回路および走査線駆動回路を実装し、前記各ICによ
るパネルサイズの増大を生じさせない反射型液晶表示装
置を提供する。
In the embodiment described below, a signal line driving circuit and a scanning line driving circuit are mounted on the back surface of an insulating substrate provided with a pixel electrode having a reflective surface, and the above-described ICs do not increase the panel size. Provided is a reflective liquid crystal display device.

【0065】また、この実施の形態では、セル内を複数
の画素よりなる画素ブロックに分割して駆動することに
より、セル内の配線長を短くでき、それに伴う配線容量
の減少によって、消費電力を低減することができる。
Further, in this embodiment, the wiring length in the cell can be shortened by dividing the cell into pixel blocks composed of a plurality of pixels and driven, and the power consumption can be reduced due to the reduction in the wiring capacitance. Can be reduced.

【0066】また、セル内を複数の画素よりなる画素ブ
ロックに分割して駆動することにより、動画表示部と静
止画表示部を分けて駆動することができるようにし、動
画表示を行うブロックの駆動周波数を高くし、静止画表
示を行うブロックの駆動周波数を低くすることによっ
て、表示画像に応じて消費電力を最適化できる。
Further, by dividing the inside of the cell into pixel blocks each composed of a plurality of pixels and driving them, the moving image display section and the still image display section can be driven separately. By increasing the frequency and lowering the drive frequency of the block for displaying a still image, power consumption can be optimized according to the displayed image.

【0067】また、高精細化によって、信号線間および
走査線間の間隔が小さくなった場合においても、コンタ
クトホールを設ける位置を色々変えることによって、隣
接するコンタクトホール間の間隔を大きくすることがで
き、隣接するコンタクトホール間で電気的な接触が生じ
ないようにできる。
Further, even when the intervals between signal lines and scanning lines are reduced due to high definition, it is possible to increase the intervals between adjacent contact holes by changing the positions where the contact holes are provided in various ways. It is possible to prevent electrical contact between adjacent contact holes.

【0068】また、反射面を有する絶縁基板の前面に画
素電極を備えたアレイを形成し、前記絶縁基板の背面
に、信号線駆動回路や前記走査線駆動回路の他に、画像
データを制御するコントロール回路(例えば、GA)
と、外部入カデータを所望の論理手段によって処理する
処理回路(例えば、中央演算処理部、以下、CPUと呼
ぶ)と、電気的信号変換を行う受動素子および能動素子
(例えば、OP)などを形成することができるように
し、表示のみならず、情報端末自体に必要となる各素子
を一体化して構築することができる。
An array having pixel electrodes is formed on the front surface of an insulating substrate having a reflection surface, and image data is controlled on the back surface of the insulating substrate in addition to the signal line driving circuit and the scanning line driving circuit. Control circuit (eg, GA)
And a processing circuit (for example, a central processing unit; hereinafter, referred to as a CPU) for processing external input data by a desired logic means, and a passive element and an active element (for example, OP) for performing electrical signal conversion. In addition, not only display but also each element required for the information terminal itself can be integrated and constructed.

【0069】この実施の形態の液晶表示装置は、液晶材
料を挟持する透明絶縁基板と、絶縁基板と、前記透明絶
縁基板に備わっている透明電極と、前記絶縁基板に備わ
っている反射面を有する画素電極と、前記画素電極に画
像信号を印加する信号線と、前記信号線に画像信号を供
給する信号線駆動回路とを具備し、前記信号線と前記信
号線駆動回路とは前記絶縁基板内に設けたコンタクトホ
ールを通して接続されていることを基本的構成とする。
The liquid crystal display of this embodiment has a transparent insulating substrate sandwiching a liquid crystal material, an insulating substrate, a transparent electrode provided on the transparent insulating substrate, and a reflection surface provided on the insulating substrate. A pixel electrode, a signal line for applying an image signal to the pixel electrode, and a signal line driving circuit for supplying an image signal to the signal line, wherein the signal line and the signal line driving circuit are provided in the insulating substrate. Is basically connected through a contact hole provided in the first embodiment.

【0070】この実施の形態の第1の視点は、反射面を
有する画素電極および画素電極が備わっている信号線は
絶縁基板の前面に配置され、信号線への画像信号を出力
する信号線駆動回路は、絶縁基板の背面すなわち反射面
の背面に配置されることを特徴とする反射型液晶表示装
置である。
A first viewpoint of this embodiment is that a pixel electrode having a reflective surface and a signal line provided with the pixel electrode are arranged on a front surface of an insulating substrate, and a signal line drive for outputting an image signal to the signal line is provided. The circuit is a reflection type liquid crystal display device, which is arranged on the back surface of the insulating substrate, that is, on the back surface of the reflection surface.

【0071】第2の視点は、マトリックス状に配列され
た反射面を有する画素電極および画素電極が備わってい
るスイッチング素子と、信号線と、走査線とが、絶縁基
板の前面に配置され、前記信号線および走査線と、信号
線への画像信号を出力する信号線駆動回路および前記ス
イッチング素子を制御する走査線への走査信号を出力す
る走査線駆動回路は、絶縁基板内に設けたコンタクトホ
ールを介して接続されていることを特徴とする反射型液
晶表示装置である。
A second viewpoint is that a pixel electrode having a reflection surface arranged in a matrix and a switching element provided with the pixel electrode, a signal line and a scanning line are arranged on a front surface of an insulating substrate. A signal line and a scanning line, a signal line driving circuit that outputs an image signal to the signal line, and a scanning line driving circuit that outputs a scanning signal to a scanning line that controls the switching element are provided in a contact hole provided in an insulating substrate. A reflective liquid crystal display device, wherein the reflection type liquid crystal display device is connected through

【0072】第3の視点は、マトリックス状に配列され
た反射面を有する画素電極および画素電極が備わってい
るスイッチング素子と、信号線と、走査線とが、絶縁基
板の前面に配置され、前記信号線および走査線と、信号
線への画像信号を出力する信号線駆動回路および前記ス
イツチング素子を制御する走査線への走査信号を出力す
る走査線駆動回路は、絶縁基板内に設けたコンタクトホ
ールを介して接続され、また、前記信号線駆動回路およ
び走査線駆動回路は絶縁基板の背面すなわち反射面の背
面に配置されることを特徴とする反射型液晶表示装置で
ある。
A third viewpoint is that a pixel electrode having a reflection surface arranged in a matrix and a switching element provided with the pixel electrode, a signal line and a scanning line are arranged on a front surface of an insulating substrate. A signal line and a scanning line, a signal line driving circuit for outputting an image signal to the signal line, and a scanning line driving circuit for outputting a scanning signal to a scanning line for controlling the switching element are provided in a contact hole provided in an insulating substrate. And the signal line driving circuit and the scanning line driving circuit are disposed on the back surface of the insulating substrate, that is, on the back surface of the reflection surface.

【0073】第4の視点は、前記絶縁基板にマトリック
ス状に配列された画素電極を、少なくとも2つ以上の複
数の画素よりなる画素ブロックに分割し、前記ブロック
内に配設された画素電極に対し書き込み動作を制御する
スイッチング素子と、前記スイッチング素子を駆動する
ための走査線と、前記走査線に走査信号を供給する走査
線駆動回路と、画像信号を印加する信号線と、前記信号
線に画像信号を供給する信号線駆動回路とを有し、前記
信号線および走査線の配線長はブロック毎に同一もしく
は同一としないことによって、配線長を変えると共に配
線容量を変え、また、ブロック毎に駆動周波数を変えら
れることを特徴とする反射型液晶表示装置である。
A fourth viewpoint is that the pixel electrodes arranged in a matrix on the insulating substrate are divided into pixel blocks each having at least two or more pixels, and the pixel electrodes are arranged in the blocks. On the other hand, a switching element for controlling a write operation, a scanning line for driving the switching element, a scanning line driving circuit for supplying a scanning signal to the scanning line, a signal line for applying an image signal, and a signal line A signal line driving circuit for supplying an image signal, wherein the wiring length of the signal line and the scanning line is the same or not the same for each block, so that the wiring length is changed and the wiring capacitance is changed. A reflection type liquid crystal display device characterized in that a driving frequency can be changed.

【0074】第5の視点は、前記絶縁基板にマトリック
ス状に配列された画素電極を、少なくとも2つ以上の複
数の画素よりなる画素ブロックに分割し、隣接する前記
ブロック間で、信号線および走査線を共通とし、もしく
は共通とせず、また、前記ブロック内の信号線および走
査線を、同一の前記信号線駆動回路および走査線駆動回
路によって駆動し、もしくは同一でない前記信号線駆動
回路および走査線駆動回路によって駆動することで、セ
ルサイズもしくは画素数に合わせて各ICの数を最適化
することを特徴とする反射型液晶表示装置である。
A fifth viewpoint is that the pixel electrodes arranged in a matrix on the insulating substrate are divided into pixel blocks composed of at least two or more pixels, and signal lines and scans are made between adjacent blocks. The signal lines and the scanning lines in the block are driven by the same signal line driving circuit and the scanning line driving circuit, or the signal line driving circuit and the scanning line which are not the same. A reflective liquid crystal display device characterized in that the number of each IC is optimized according to the cell size or the number of pixels by being driven by a drive circuit.

【0075】第6の視点において、前記信号線もしくは
走査線間の間隔とコンタクトホール間の間隔を変えるこ
とによって、コンタクトホールを形成するためのプロセ
ス条件または、各ICのピン幅に適応した基板構成であ
ることを特徴とした反射型液晶表示装置である。
In a sixth aspect, by changing the distance between the signal lines or the scanning lines and the distance between the contact holes, the substrate structure adapted to the process conditions for forming the contact holes or the pin width of each IC. A reflective liquid crystal display device characterized by the following.

【0076】第7の視点は、反射面を有する絶縁基板の
前面に画素電極を備えたアレイを形成し、前記絶縁基板
の背面に、信号線駆動回路や前記走査線駆動回路の他
に、画像データを制御するコントロール回路(例えば、
GA)と、外部入カデータを所望の論理手段によって処
理する処理回路(例えば、CPU)と、電気的信号変換
を行う受動素子および能動素子(例えば、0P)と、表
示のみならず、情報端末自体に必要とされる各素子を実
装する、もしくはそれらの内のいずれかを実装すること
を特徴とする反射型液晶表示装置である。
A seventh viewpoint is that an array having pixel electrodes is formed on the front surface of an insulating substrate having a reflection surface, and an image is formed on the back surface of the insulating substrate in addition to the signal line driving circuit and the scanning line driving circuit. A control circuit that controls data (for example,
GA), a processing circuit (for example, CPU) for processing external input data by desired logic means, a passive element and an active element (for example, 0P) for performing electric signal conversion, not only display but also the information terminal itself A reflection type liquid crystal display device characterized by mounting each of the elements required for the above or mounting any of them.

【0077】第8の視点は、反射面を有する絶縁基板の
前面に画素電極を備えたアレイを形成し、前記絶縁基板
の背面に、信号線駆動回路や前記走査線駆動回路の他
に、画像データを制御するコントロール回路(例えば、
GA)と、外部入カデータを所望の論理手段によって処
理する処理回路(例えば、CPU)と、電気的信号変換
を行う受動素子および能動素子(例えば、0P)とを多
結晶シリコン、単結晶シリコンまたはそれに準ずる半導
体組成によって形成することができるため、表示のみな
らず、情報端末自体に必要となる各素子を一体化して構
築することを特徴とする反射型液晶表示装置である。
An eighth viewpoint is that an array having pixel electrodes is formed on the front surface of an insulating substrate having a reflection surface, and an image is formed on the back surface of the insulating substrate in addition to the signal line driving circuit and the scanning line driving circuit. A control circuit that controls data (for example,
GA), a processing circuit (for example, CPU) for processing external input data by a desired logic means, and a passive element and an active element (for example, 0P) for performing electric signal conversion are formed of polycrystalline silicon, monocrystalline silicon or The reflection type liquid crystal display device is characterized in that not only display but also each element required for the information terminal itself is integrated and constructed because it can be formed by a semiconductor composition equivalent thereto.

【0078】この実施の形態の液晶表示装置において、
絶縁基板材料としては、ガラス基板等を用いることがで
きるが、基板と液晶セルとの間に、反射板を設けること
もできるため、画素電極が反射板を兼ねなくても良い。
よって、絶縁基板はシリコンやセラミックス等からなる
基板材料であっても良い。また、反射材料は、画素電極
を兼ね導電性を要する場合には、アルミニウム、クロム
などを用いることができ、画素電極とは独立して配設す
るなどして絶縁性を要する場合には、酸化マグネシウ
ム、硫酸バリウム等を用いることができる。また、この
液晶表示装置において、カラー表示を行う場合に、前記
液晶層を積層することによって実施してもよい。
In the liquid crystal display device of this embodiment,
As a material of the insulating substrate, a glass substrate or the like can be used. However, since a reflecting plate can be provided between the substrate and the liquid crystal cell, the pixel electrode does not need to double as the reflecting plate.
Therefore, the insulating substrate may be a substrate material made of silicon, ceramics, or the like. The reflective material can be made of aluminum, chromium, or the like when it is also required to be electrically conductive as the pixel electrode. Magnesium, barium sulfate, or the like can be used. In the liquid crystal display device, when a color display is performed, the display may be performed by laminating the liquid crystal layers.

【0079】前記第1の視点によれば、反射面を有する
画素電極が信号線に備わっており、信号線ヘの画像信号
は絶縁基板の背面すなわち反射面の背面に配置された信
号線駆動回路より入力されるため、信号線駆動回路は、
表示面には現れず開口率を下げることはなく、画像を表
示する、例えばセグメント表示もしくは単純マトリック
ス表示などを行うことできる。
According to the first aspect, a pixel electrode having a reflection surface is provided on a signal line, and an image signal to the signal line is supplied to a signal line driving circuit disposed on the back of the insulating substrate, that is, on the back of the reflection surface. Signal line drive circuit,
An image can be displayed, for example, a segment display or a simple matrix display can be performed without lowering the aperture ratio without appearing on the display surface.

【0080】第2の視点によれば、マトリックス状に配
列された反射面を有する画素電極と前記画素電極に電圧
を印加するための手段である信号線駆動回路および走査
線駆動回路は、絶縁基板内に設けたコンタクトホールを
介して接続されていることにより、コンタクトホールを
セルの内側に設けることにより、各ICとセル間の距離
を決めているタブ配線部がセルの下に配設できるため、
前記各ICとセル間距離を小さくできる。
According to a second aspect, a pixel electrode having reflective surfaces arranged in a matrix and a signal line driving circuit and a scanning line driving circuit, which are means for applying a voltage to the pixel electrode, comprise an insulating substrate. By connecting via the contact hole provided in the inside, by providing the contact hole inside the cell, the tab wiring part which determines the distance between each IC and the cell can be arranged under the cell. ,
The distance between each IC and the cell can be reduced.

【0081】第3の視点によれば、マトリツクス状に配
列された反射面を有する画素電極および画素電極が備わ
つているスイッチング素子と、信号線と、走査線とが、
絶縁基板の前面に配置され、信号線駆動回路および走査
線駆動回路は、絶縁基板内に設けたコンタクトホールを
介して絶縁基板の背面すなわち反射面の背面に配置され
ることにより、タブ配線を不要とでき、また、各ICが
占める面積を実質上最小、もしくは0にできる。
According to a third viewpoint, a pixel electrode having a reflective surface arranged in a matrix and a switching element provided with the pixel electrode, a signal line, and a scanning line are:
The signal line driving circuit and the scanning line driving circuit are arranged on the front surface of the insulating substrate, and are disposed on the back surface of the insulating substrate, that is, the back surface of the reflection surface through the contact holes provided in the insulating substrate, so that tab wiring is not required. Further, the area occupied by each IC can be substantially minimized or set to zero.

【0082】第4の視点によれば、マトリックス状に配
列された画素電極を、複数個の画素よりなるブロックに
分割して駆動することにより、信号線および走査線の長
さを適当に変えることができる。これにより、従来に比
ベ信号線および走査線容量を小さくすることができるた
め、次の式(3)で示される消費電力分を容量の低減に
より減らすことができる。
According to the fourth viewpoint, the lengths of the signal lines and the scanning lines can be changed appropriately by dividing the pixel electrodes arranged in a matrix into blocks each including a plurality of pixels and driving the blocks. Can be. As a result, the capacity of the signal line and the scanning line can be reduced as compared with the related art, so that the power consumption represented by the following equation (3) can be reduced by reducing the capacity.

【0083】P=C*F*V・・・(3) 但し、P:消費電力 C:容量 F:駆動周波数 V:駆動電圧 また、動画および静止画を同時に同一表示面に表示する
マルチメディア対応において、前記ブロック中のいくつ
かのブロックでは動画を、その他のブロックでは静止画
を表示させるようにすることによって、動画表示のブロ
ックと静止画表示のブロックとで駆動周波数を変えられ
る。これにより、静止画表示のブロツクでは、式(3)
に示される駆動周波数を低減できるため、消費電力を減
らせる。第5の視点によれば、隣接するブロック間で、
信号線および走査線を共通とする、もしくは共通としな
いことができる。例えば、隣接するブロック間で走査線
は共通とし、信号線は共通としないようにすることがで
きる。走査線は共通としたことにより、配線容量が大き
くなるが、駆動周波数が低いため消費電力は大きくなら
ず、信号線では駆動周波数は高いが、配線容量を小さく
できるため、消費電力を低減できる。
P = C * F * V 2 (3) where P: power consumption C: capacity F: drive frequency V: drive voltage Also, a multimedia for displaying moving images and still images simultaneously on the same display surface In the correspondence, a driving frequency can be changed between a moving image display block and a still image display block by displaying a moving image in some of the blocks and displaying a still image in the other blocks. Thus, in the block of the still image display, the expression (3)
, The power consumption can be reduced. According to a fifth aspect, between adjacent blocks:
The signal line and the scanning line can be shared or not. For example, the scanning lines may be shared between adjacent blocks and the signal lines may not be shared. By using a common scanning line, the wiring capacity is increased, but the power consumption is not increased because the driving frequency is low. The driving frequency is high in the signal line, but the wiring capacity can be reduced, so that the power consumption can be reduced.

【0084】また極性反転を必要とする場合に、前記信
号線および走査線の配線方法を種々変え、信号線反転、
コモン反転、ドツト反転に最適なブロック構成をとれ
る。これにより、信号線駆動回路および走査線駆動回路
の数が増えることが考えられるが、絶縁基板背面に実装
することができるため、モジュールサイズを大きくせず
に構成できる。
When the polarity inversion is required, the wiring method of the signal line and the scanning line is variously changed,
An optimal block configuration for common inversion and dot inversion can be obtained. This may increase the number of signal line driving circuits and scanning line driving circuits, but since it can be mounted on the back surface of the insulating substrate, the module can be configured without increasing the size.

【0085】第6の視点によれば、高精細化により隣接
する信号線もしくは隣接する走査線間の間隔が小さくな
った場合において、夫々のコンタクトホールを大きくす
ることができる。これにより、コンタクトホール形成の
プロセス条件によつて、コンタクトホール間の間隔が制
限される場合においても、最適なコンタクトホールを形
成し前記配線と接続できる。また、信号線駆動回路およ
び走査線駆動回路のピン間隔が制限される場合において
も、ICのピン構成に応じてコンタクトホールの配置を
変えることができる。
According to the sixth viewpoint, each contact hole can be enlarged when the interval between adjacent signal lines or adjacent scanning lines is reduced due to high definition. Thus, even when the interval between the contact holes is limited by the process conditions for forming the contact holes, an optimum contact hole can be formed and connected to the wiring. Further, even when the pin interval between the signal line driving circuit and the scanning line driving circuit is limited, the arrangement of the contact holes can be changed according to the pin configuration of the IC.

【0086】第7の視点によれば、前記絶縁基板の背面
に、信号線駆動回路や前記走査線駆動回路の他に、画像
データを制御するコントロール回路(例えば、GA)
と、外部入カデータを所望の論埋手段によつて処埋する
処埋回路(例えば、CPU)と、電気的信号変換を行う
受動素子および能動素子(例えば、OP)と、表示のみ
ならず、情報端末自体に必要となる各素子等を実装する
ことができる。これにより、各素子を表示面の背面に配
置し、モジュールサイズをパネルサイズとほぼ等しくす
ることができる。これにより、全てが表示面となる紙の
ような情報端末機を構成できる。
According to a seventh aspect, a control circuit (eg, a GA) for controlling image data is provided on the back surface of the insulating substrate in addition to the signal line driving circuit and the scanning line driving circuit.
A processing circuit (for example, CPU) for processing external input data by a desired logical embedding means, a passive element and an active element (for example, OP) for performing electrical signal conversion, not only display but also Each element required for the information terminal itself can be mounted. Thereby, each element is arranged on the back of the display surface, and the module size can be made substantially equal to the panel size. This makes it possible to configure an information terminal such as paper, all of which is a display surface.

【0087】第8の視点によれば、前記絶縁基板の背面
に、信号線駆動回路や前記走査線駆動回路の他に、画像
データを制御するコントロール回路(例えば、GA)
と、外部入カデータを所望の論理手段によって処理する
処理回路(例えば、CPU)と、電気的信号変換を行う
受動素子および能動素子(例えば、OP)と、表示のみ
ならず、情報端末自体に必要となる各素子等を多結晶シ
リコン、単結晶シリコンまたはそれに準ずる半導体組成
によって形成することができる。これにより、画素電極
が配設されている表示面と、前記各素子を配設する背面
を持つ一枚もしくは複数枚の絶縁基板を構成できる。よ
って、外付けの各素子の数を最小とすることができる。
また、表示面と背面を同一のプロセスによって形成する
こともできるため、製造プロセスの簡略化を行える。
According to an eighth aspect, in addition to the signal line driving circuit and the scanning line driving circuit, a control circuit (eg, a GA) for controlling image data is provided on the back surface of the insulating substrate.
A processing circuit (for example, a CPU) for processing external input data by a desired logic means; a passive element and an active element (for example, an OP) for performing electrical signal conversion; Can be formed of polycrystalline silicon, single crystal silicon, or a semiconductor composition equivalent thereto. Thus, one or a plurality of insulating substrates having a display surface on which the pixel electrodes are provided and a back surface on which the respective elements are provided can be configured. Therefore, the number of external elements can be minimized.
Further, since the display surface and the rear surface can be formed by the same process, the manufacturing process can be simplified.

【0088】以下、図面を参照して詳細に説明する。Hereinafter, a detailed description will be given with reference to the drawings.

【0089】(第1実施例)この実施の形態における第
1の実施例は、反射面を有する画素電極および画素電極
が備わっている信号線は絶縁基板の前面に配置され、信
号線への画像信号を出力する信号線駆動回路は、絶縁基
板の背面すなわち反射面の背面に配置されている反射型
液晶表示装置である。
(First Example) In a first example of this embodiment, a pixel electrode having a reflection surface and a signal line provided with the pixel electrode are arranged on the front surface of an insulating substrate, and an image on the signal line is formed. The signal line driving circuit for outputting a signal is a reflection type liquid crystal display device disposed on the back of the insulating substrate, that is, on the back of the reflection surface.

【0090】例えば図51に図示の反射型液晶表示装置
は、液晶材料33を挟持する透明絶縁基板31と、絶縁
基板37と、前記透明絶縁基板31に備わっている透明
電極32と、前記絶縁基板37に備わっている反射面を
有する画素電極34と、前記画素電極34に画像信号を
印加する信号線35と、前記信号線35に画像信号を供
給する信号線駆動回路38とを具備し、前記信号線35
と前記信号線駆動回路38とは前記絶縁基板37内に設
けたコンタクトホール36を通して接続されている。画
素電極34と信号線35の間に絶縁材料30が必要に応
じて設けられている。ここで、コンタクトホール中には
導電材料36aが充填されている。また前記画素電極3
4、信号線35、コンタクトホール36内部の導電材料
36aとは特に材料を区別するものではなく、導電性を
有するものであればよい。
For example, the reflection type liquid crystal display device shown in FIG. 51 includes a transparent insulating substrate 31 sandwiching a liquid crystal material 33, an insulating substrate 37, a transparent electrode 32 provided on the transparent insulating substrate 31, 37, a pixel electrode 34 having a reflective surface provided at 37, a signal line 35 for applying an image signal to the pixel electrode 34, and a signal line driving circuit 38 for supplying an image signal to the signal line 35, Signal line 35
And the signal line drive circuit 38 are connected through a contact hole 36 provided in the insulating substrate 37. An insulating material 30 is provided between the pixel electrode 34 and the signal line 35 as needed. Here, the conductive material 36a is filled in the contact hole. The pixel electrode 3
4. The material is not particularly distinguished from the conductive material 36a in the signal line 35 and the contact hole 36, as long as the material has conductivity.

【0091】透明電極32側への電圧印加方法は、図5
2に図示のように、別段にコンタクトホール40を設
け、信号線35と信号線駆動回路38と同様に、透明電
極32と対向電圧発生回路39を前記コンタクトホール
40に充填された導電材料40aを介して接続すること
で実施できる。
The method of applying a voltage to the transparent electrode 32 side is shown in FIG.
As shown in FIG. 2, a contact hole 40 is separately provided, and the transparent electrode 32 and the opposing voltage generating circuit 39 are formed of the conductive material 40a filled in the contact hole 40, similarly to the signal line 35 and the signal line driving circuit 38. It can be implemented by connecting via a PC.

【0092】また、図53に図示のように、セル内に配
設した複数個の画素に対して同一の対向電極電位を透明
電極32に印加する場合は、セル周辺に導電電部41を
設け、透明電極32と導通させ、画素電極34とは絶縁
された構成をとることによって実施できる。ここで画素
電極34と信号線35が一対で構成されている場合は、
セグメント表示を行うことができる。また、画素電極3
4が横一列で同一とし、透明電極32が縦一列で同一で
ある場合は、単純マトリックス駆動を行うことができ
る。
As shown in FIG. 53, when the same counter electrode potential is applied to the transparent electrode 32 for a plurality of pixels disposed in the cell, a conductive portion 41 is provided around the cell. , And the pixel electrode 34 is electrically insulated from the transparent electrode 32. Here, when the pixel electrode 34 and the signal line 35 are configured as a pair,
Segment display can be performed. In addition, the pixel electrode 3
When 4 is the same in one row and the transparent electrodes 32 are the same in one row, simple matrix driving can be performed.

【0093】(第2実施例)第2の実施例は、図54に
図示のように、液晶材料33を挟持する透明絶縁基板3
1と、絶縁基板37と、前記透明絶縁基板31に備わっ
ている透明電極32と、マトリックス状に配列された画
素電極34と、画素電極34が備わっているスイッチン
グ素子43、信号線35、走査線44と、を具備し、信
号線35と図示しない信号線駆動回路はコンタクトホー
ル36を介し、走査線44と図示しない走査線駆動回路
とはコンタクトホール45を介して接続されている。こ
こで、スイッチング素子43は、例えばTFT(薄膜ト
ランジスタ)素子、MIM(メタル・インシュレータ・
メタル)素子等によって構成されている。以下スイッチ
ング素子についてはTFTを用いて説明する。
(Second Embodiment) In a second embodiment, as shown in FIG. 54, a transparent insulating substrate 3 sandwiching a liquid crystal material 33 is provided.
1, an insulating substrate 37, a transparent electrode 32 provided on the transparent insulating substrate 31, a pixel electrode 34 arranged in a matrix, a switching element 43 provided with the pixel electrode 34, a signal line 35, and a scanning line. 44, the signal line 35 and a signal line driving circuit (not shown) are connected via a contact hole 36, and the scanning line 44 and the scanning line driving circuit (not shown) are connected via a contact hole 45. Here, the switching element 43 is, for example, a TFT (thin film transistor) element, an MIM (metal insulator element).
Metal) elements and the like. Hereinafter, the switching element will be described using a TFT.

【0094】図55は図54の実施例に係る液晶セルの
回路構成を示すものである。液晶材料CLC(33)
と、補助容量Csと、スイッチング素子SW(43)
と、信号線Sigと、走査線Gateによって基本的に
構成され、信号線駆動回路および走査線駆動回路とは、
信号線コンタクトホールSc(36)および走査線コン
タクトホールGc(45)を介して接続されているもの
とする。
FIG. 55 shows a circuit configuration of the liquid crystal cell according to the embodiment of FIG. Liquid crystal material CLC (33)
, Auxiliary capacitance Cs, and switching element SW (43)
, A signal line Sig, and a scanning line Gate, and the signal line driving circuit and the scanning line driving circuit
It is assumed that they are connected via the signal line contact hole Sc (36) and the scanning line contact hole Gc (45).

【0095】本実施例に係る液晶セルおよびそれに係る
モジュール構成例を裏面側を図56に、表示面側を図5
7により図示した。液晶セル51に設けたコンタクトホ
ールと、信号線駆動回路53および走査線駆動回路55
を実装したTCP(テープキャリアーパッケージ)52
および54のタブ配線パッド部が接続されている。
FIG. 56 shows a liquid crystal cell according to this embodiment and an example of a module structure relating to the liquid crystal cell in FIG.
7. The contact hole provided in the liquid crystal cell 51, the signal line driving circuit 53 and the scanning line driving circuit 55
(Tape Carrier Package) 52 on which is mounted
And 54 tab wiring pad portions are connected.

【0096】(第3実施例)第3の実施例は、図58に
図示のように、液晶セル61に設けた複数のコンタクト
ホール62および63を介し、液晶セル61の背面(表
示面とは反対面)に実装した信号線駆動回路64および
走査線駆動回路65と信号線および走査線を接続する構
成となっている。実装方法はタブ実装、バンプ実装など
が考えられる。また、各駆動回路64、65とコンタク
トホール62、63との電気的、機械的な接触安定性を
高めるために、接続後に樹脂などで封止することもでき
る。また、セルヘ応力が働きセルが歪むことによって、
接触部が剥がれることが考えられる場合は、各駆動回路
64、65の周辺に弾力材を設けることができる。
(Third Embodiment) In the third embodiment, as shown in FIG. 58, the rear surface of the liquid crystal cell 61 (the display surface is defined) through a plurality of contact holes 62 and 63 provided in the liquid crystal cell 61. The signal line driving circuit 64 and the scanning line driving circuit 65 mounted on the (opposite surface) are connected to the signal lines and the scanning lines. As a mounting method, tab mounting, bump mounting, or the like can be considered. In order to improve the electrical and mechanical contact stability between the drive circuits 64 and 65 and the contact holes 62 and 63, the connection can be sealed with a resin or the like after connection. In addition, stress is applied to the cell and the cell is distorted,
When it is considered that the contact portion is peeled off, an elastic material can be provided around each of the drive circuits 64 and 65.

【0097】図59は別の実施例を示したものである
が、このようにコンタクトホール62、63を液晶セル
61の各辺に対して斜めに設けることにより、各駆動回
路64、65をパネルの形状に関係なく配置することが
できる。
FIG. 59 shows another embodiment. By providing the contact holes 62 and 63 obliquely with respect to each side of the liquid crystal cell 61 as described above, the drive circuits 64 and 65 can be mounted on the panel. Can be arranged irrespective of the shape.

【0098】(第4実施例)第4の実施例は、例えば図
54の実施例の前記絶縁基板37にマトリックス状に配
列された複数の画素電極34を、少なくとも2つ以上の
複数の画素よりなる画素ブロックに分割するものであ
る。この液晶セル構成を図60に図示する。
(Fourth Embodiment) In a fourth embodiment, for example, a plurality of pixel electrodes 34 arranged in a matrix on the insulating substrate 37 of the embodiment of FIG. Is divided into pixel blocks. This liquid crystal cell configuration is shown in FIG.

【0099】図60に示すように、マトリックス状に配
列された画素を4つの画素ブロックPB1〜PB4に分
割し、液晶セル61の背面には例えば信号線駆動回路6
4および走査線駆動回路65を夫々の画素ブロックPB
1〜PB4の中間に配置した構造を取るものとする。
As shown in FIG. 60, the pixels arranged in a matrix are divided into four pixel blocks PB1 to PB4.
4 and the scanning line driving circuit 65 are connected to the respective pixel blocks PB.
It is assumed that the structure is arranged in the middle of 1 to PB4.

【0100】図61には本実施例に係る液晶セルの各駆
動回路64、65と画素ブロックPB1〜PB4の構成
の関係を示すものである。本方式においては、表示面を
4分割して駆動できる。よって、動画と静止画を同一表
示面に同時に表示する場合、例えば動画を画素ブロック
PB1の表示域に、静止画を画素ブロックPB2、PB
3、PB4の表示域にそれぞれ表示することによって、
動画部と静止画部の駆動周波数を変えることができる。
これによって、動画部での駆動周波数を高く(通常60
Hz)、静止画での駆動周波数を低く(例えばマルチフ
ィールド駆動を用いる)できるため、ブロックPB1〜
PB4毎に消費電力を最適化できる。
FIG. 61 shows the relationship between the drive circuits 64 and 65 of the liquid crystal cell according to the present embodiment and the configuration of the pixel blocks PB1 to PB4. In this method, the display surface can be driven by being divided into four parts. Therefore, when a moving image and a still image are simultaneously displayed on the same display surface, for example, the moving image is displayed in the display area of the pixel block PB1, and the still image is displayed in the pixel blocks PB2 and PB.
3, by displaying each in the display area of PB4,
The drive frequency of the moving image part and the still image part can be changed.
As a result, the driving frequency in the moving image section is increased (normally 60
Hz), and the driving frequency for a still image can be lowered (for example, using multi-field driving).
Power consumption can be optimized for each PB4.

【0101】また、本実施例においては、表示面をブロ
ック化すると共に、ブロック毎に信号線およびゲート線
を独立にすることもできるため、駆動回路1つあたりの
信号線容量および走査線容量を小さくすることができ、
大幅に消費電力を低減できる。 また、本実施例におい
ては、ゲート線の配線長を従来より短くできるため、ゲ
ートなまりによる書き込み不足などで生じる画質劣化を
改善でき、また信号線の配線長を短くできるため、信号
線とコモン電極とのカップリングによるコモン電極の立
ち上がりなまりによって生じるクロストークについても
改善できる。
In this embodiment, since the display surface is divided into blocks and the signal lines and gate lines can be made independent for each block, the signal line capacitance and the scanning line capacitance per drive circuit can be reduced. Can be smaller,
Power consumption can be greatly reduced. Further, in the present embodiment, the wiring length of the gate line can be made shorter than before, so that the image quality deterioration caused by insufficient writing due to gate rounding can be improved, and the wiring length of the signal line can be shortened, so that the signal line and the common electrode Crosstalk caused by the rounding of the rising of the common electrode due to the coupling can be improved.

【0102】図62には前記ゲートなまりの信号波形お
よび、コモン電極の立ち上がりなまりを、従来と本方式
についてそれぞれ示したものである。ここでは、コモン
電極についても分割することができる。
FIG. 62 shows the signal waveform of the gate rounding and the rising rounding of the common electrode for the conventional system and the present system, respectively. Here, the common electrode can also be divided.

【0103】(第5実施例)第5の実施例は、隣接する
前記ブロックPB1〜PB4間で信号線および走査線を
共通とすることができる。第4実施例においては、各ブ
ロックPB1〜PB4で信号線および走査線を独立に配
設したものを示したが、例えば走査線に関して画素ブロ
ックPB1、PB2を共通、画素ブロックPB3、PB
4を共通とすることによって、走査線に関しては従来の
アレイ構成を用いることができる。信号線に関しては、
各ブロックPB1〜PB4毎で分割されているので、配
線容量の低減により消費電力を削減できる。また、各画
素ブロックPB1〜PB4間で信号線駆動回路64およ
び走査線駆動回路65を共通とすることができる。
(Fifth Embodiment) In the fifth embodiment, the signal lines and the scanning lines can be shared between the adjacent blocks PB1 to PB4. In the fourth embodiment, the signal lines and the scanning lines are independently arranged in each of the blocks PB1 to PB4. For example, the pixel blocks PB1 and PB2 are common to the scanning lines, and the pixel blocks PB3 and PB4 are shared.
By using the common number 4, the conventional array configuration can be used for the scanning lines. As for the signal line,
Since each block PB1 to PB4 is divided, power consumption can be reduced by reducing the wiring capacity. Further, the signal line driving circuit 64 and the scanning line driving circuit 65 can be shared between the respective pixel blocks PB1 to PB4.

【0104】図63に図示のように、液晶セル61の背
面中央に信号線駆動回路64および走査線駆動回路65
を配置し、前記各IC64,65は両側にピンを取り出
せる構成とする。これにより、各駆動回路64、65間
の電気特性を表示面に影響されにくくすることができ
る。従来は図64に図示のように画面分割を行う場合セ
ル61周辺に駆動回路64、65を設けるため、図66
に図示のように、表示画面中央に各駆動回路64、65
の電気特性差により、表示面では輝度差となって表示ム
ラが生じていた。本実施例においては、各駆動回路6
4、65の電気特性差が図65に示したように、パネル
周辺に現れると共にパネル中央では同一の駆動回路によ
って駆動されているため、電気特性差による表示ムラは
生じず画質を改善できる。また、画面上下で表示画像が
異なり、画像信号によるクロストークによって、従来で
は画面中央部に表示ムラが生じることが考えられるが、
本方式ではクロストークの影響を小さくすることができ
るため、表示ムラを低減し視覚特性で視認されない領域
にすることができる。
As shown in FIG. 63, a signal line driving circuit 64 and a scanning line driving circuit 65 are provided at the center of the back of the liquid crystal cell 61.
And each of the ICs 64 and 65 can take out pins on both sides. This makes it possible to make the electrical characteristics between the drive circuits 64 and 65 less affected by the display surface. Conventionally, when the screen is divided as shown in FIG. 64, the driving circuits 64 and 65 are provided around the cell 61.
As shown in FIG.
Due to the difference in the electrical characteristics described above, a luminance difference occurred on the display surface, causing display unevenness. In the present embodiment, each driving circuit 6
As shown in FIG. 65, since the difference in electrical characteristics between Nos. 4 and 65 appears around the panel and is driven by the same drive circuit in the center of the panel, display unevenness due to the difference in electrical characteristics does not occur and the image quality can be improved. In addition, display images are different at the top and bottom of the screen, and it is conceivable that crosstalk due to image signals may cause display unevenness at the center of the screen in the past.
In this method, the influence of crosstalk can be reduced, so that display unevenness can be reduced and an area that cannot be visually recognized by visual characteristics can be obtained.

【0105】(第6実施例)第6の実施例は、図67に
図示のように、コンタクトホール132間の間隔kと信
号線131もしくは走査線間の間隔dを一致させないよ
うに配置することにより、高精細化による各配線間の間
隔dが小さくなつた場合においても、コンタクトホール
132間の間隔kを大きくすることができる例を示す。
図67に図示のように、隣接するコンタクトホール13
2を横一列とせず、段違いに設けることによって、コン
タクトホール132間の間隔を配線間dより大きく取っ
ている。 図68は、図59に示した第3実施例のよう
に駆動回路を斜めに配置した場合のコンタクトホール1
32の配置を示す構成図であるが、このようにすること
によって、コンタクトホール132に接続すべき駆動回
路のピン間隔を大きくすることもできる。
(Sixth Embodiment) In the sixth embodiment, as shown in FIG. 67, the spacing k between the contact holes 132 and the spacing d between the signal lines 131 or the scanning lines are arranged so as not to coincide with each other. Thus, an example in which the distance k between the contact holes 132 can be increased even when the distance d between the wirings is reduced due to higher definition.
As shown in FIG. 67, adjacent contact holes 13
2 are not arranged in a horizontal line but are provided at different levels, so that the distance between the contact holes 132 is larger than the distance d between the wirings. FIG. 68 shows a contact hole 1 in a case where the drive circuits are arranged obliquely as in the third embodiment shown in FIG.
FIG. 3 is a configuration diagram showing an arrangement of the drive circuit 32. By doing so, it is also possible to increase a pin interval of a drive circuit to be connected to the contact hole 132.

【0106】図69は、さらに別の実施例について示し
たものであるが、駆動回路133の両サイドに配線13
1の一本おきにコンタクトホール132を設けることに
よってピン間隔を大きくしている。この場合、隣接する
配線131上のコンタクトホール132間の間隔kと信
号線131間の間隔dの間の関係は、 d≦k・・・(4) で表される。この場合kは任意に定めることができる。
FIG. 69 shows still another embodiment. Wiring 13 is provided on both sides of drive circuit 133.
By providing contact holes 132 for every other one, the pin interval is increased. In this case, the relationship between the distance k between the contact holes 132 on the adjacent wiring 131 and the distance d between the signal lines 131 is represented by d ≦ k (4). In this case, k can be arbitrarily determined.

【0107】(第7実施例)図70に示す第7の実施例
は、液晶セル140の背面に、前記信号線駆動回賂14
1および前記走査線駆動回路142の他に、画像データ
を制御するコントロール回路(例えば、GA)と、外部
入カデータを所望の論理手段によって処理する処理回路
(例えば、CPU)と、電気的信号変換を行う受動素子
および能動素子(例えば、OP)を有し、また情報端末
機器に必要とされる回路146とを実装する、もしくは
それらの内のいずれかを実装するものである。
(Seventh Embodiment) In a seventh embodiment shown in FIG. 70, the signal line driving
1 and the scanning line driving circuit 142, a control circuit (for example, GA) for controlling image data, a processing circuit (for example, CPU) for processing external input data by desired logic means, And a passive element and an active element (for example, OP) that perform the above-mentioned operations, and also implements a circuit 146 required for the information terminal equipment, or implements any of them.

【0108】図70には本実施例に係る回路のブロック
構成を示したものであるが、図示のように、液晶セル背
面に情報端末機器に必要な全ての電気回路を実装した場
合には、図71に図示のように、額縁148が極めて細
いか、ほとんど生じない液晶表示装置147を構成する
ことができる。
FIG. 70 shows a block diagram of a circuit according to the present embodiment. As shown in FIG. 70, when all electric circuits necessary for the information terminal device are mounted on the back of the liquid crystal cell, as shown in FIG. As shown in FIG. 71, a liquid crystal display device 147 in which the frame 148 is extremely thin or hardly occurs can be formed.

【0109】(第8実施例)第8の実施例は、反射面を
有する絶縁基板の前面に画素電極を備えたアレイを形成
し、前記絶縁基板の背面に信号線駆動回路や前記走査線
駆動回路の他に、画像データを制御するコントロール回
路(例えば、GA)と、外部入カデータを所望の論理手
段によって処理する処理回路(例えば、CPU)と、電
気的信号変換を行う受動素子および能動素子(例えば、
OP)と、表示のみならず、情報端末自体に必要とされ
る各素子を多結晶シリコン、単結晶シリコンまたはそれ
に準ずる半導体組成によって形成し、もしくはそれらの
うちのいずれかを形成するものである。
(Eighth Embodiment) In an eighth embodiment, an array having pixel electrodes is formed on the front surface of an insulating substrate having a reflective surface, and the signal line driving circuit and the scanning line driving circuit are formed on the back surface of the insulating substrate. In addition to the circuits, a control circuit (for example, GA) for controlling image data, a processing circuit (for example, CPU) for processing external input data by desired logic means, and passive and active elements for performing electrical signal conversion (For example,
OP), not only display but also each element required for the information terminal itself is formed of polycrystalline silicon, single crystal silicon, or a semiconductor composition equivalent thereto, or one of them.

【0110】次に、以上の実施例に係る表示装置の製造
方法について説明する。図72(A)に図示のように、
TFT151、信号線152、走査線153を形成した
ガラス基板154上に絶縁膜155を形成し、これに図
72(B)のようにスルーホール156を形成して、そ
の中に図72(C)、(D)のように例えば銅メッキ柱
157を形成し平坦化し、その上に図72(E)のよう
に画素電極158を形成し、さらに、透明電極159と
の間に液晶150を注入する。
Next, a method of manufacturing the display device according to the above embodiment will be described. As shown in FIG.
An insulating film 155 is formed on the glass substrate 154 on which the TFT 151, the signal line 152, and the scanning line 153 are formed, and a through hole 156 is formed in the insulating film 155 as shown in FIG. 72D, for example, a copper plating column 157 is formed and flattened, a pixel electrode 158 is formed thereon as shown in FIG. 72E, and a liquid crystal 150 is injected between the pixel electrode 158 and the transparent electrode 159. .

【0111】次にコンタクトホールの形成方法を図73
を参照して説明する。このコンタクトホールの形成はす
でに図12、図13を参照して説明してあるので簡単に
述べる。図73(a)において、ガラス基板161を過
度の温度勾配による変形を避けるため400゜Cくらい
に予熱しておき、C0レーザー等を用い回転レンズ装
置と組み合わせガラス基板に図73(a)に示す様なコ
ンタクトホール162、163をあける。
Next, a method of forming a contact hole will be described with reference to FIG.
This will be described with reference to FIG. The formation of this contact hole has already been described with reference to FIGS. In FIG. 73 (a), leave preheated to about 400 ° C to avoid deforming the glass substrate 161 due to excessive temperature gradients, in FIG. 73 (a) to rotate the lens apparatus and the combined glass substrate using a C0 2 laser, etc. Open contact holes 162 and 163 as shown.

【0112】つぎに、コンタクトホール162、163
にメッキ処理およびリソグラフィイー技術により銅メッ
キ柱164、165を形成し、その先端に生じた凸部を
信号線駆動回路および走査線駆動回路とのコンタクト部
とする。
Next, contact holes 162 and 163
Copper plating columns 164 and 165 are formed by plating and lithography technology, and the protruding portions formed at the tips are used as contact portions with the signal line driving circuit and the scanning line driving circuit.

【0113】銅メッキ処理は、コンタクトホール16
2、163とスルーホール156への銅メッキ柱16
4、165形成と同時に行うこともできる。
The copper plating process is performed for the contact holes 16.
2, 163 and copper plated pillar 16 on through hole 156
4, 165 can be formed simultaneously.

【0114】第8の実施例に係る液晶表示装置おいて
は、ガラス基板161の裏面に各素子を形成するが、画
素電極に備わっているTFTを形成する段階と平行し
て、脱水素処理、レーザーアニール処理等を用いて多結
晶シリコンもしくは単結晶シリコンを形成することもで
きる。
In the liquid crystal display device according to the eighth embodiment, each element is formed on the back surface of the glass substrate 161. In parallel with the step of forming the TFT provided for the pixel electrode, a dehydrogenation process is performed. Polycrystalline silicon or single-crystal silicon can also be formed by laser annealing or the like.

【0115】以上ガラス基板に各TFTおよびコンタク
トホールを形成する方法について説明したが、図74に
図示のように、TFT171を形成したガラス基板17
2と別段に配置した絶縁基板173の両方に、コンタク
トホール174、175を設けて、信号線駆動回路17
6および走査線駆動回路177と、その他の各素子17
8を実装しても良い。
The method of forming each TFT and the contact hole on the glass substrate has been described above. As shown in FIG. 74, as shown in FIG.
Contact holes 174 and 175 are provided in both the insulating substrate 173 and the insulating substrate 173 arranged separately from the signal line driving circuit 17.
6 and the scanning line driving circuit 177 and other elements 17
8 may be implemented.

【0116】以上説明したようにこの実施の形態によれ
ば、表示面に配列された画素電極に備わっている信号線
および走査線と、電圧を印加するための手段である信号
線駆動回路および走査線駆動回路は、絶縁基板内に設け
たコンタクトホールを介して接続することにより、前記
信号線駆動回路および走査線駆動回路による額縁面積の
増加を最小、もしくは0にすることができる。また、複
数個の画素よりなるブロックに分割して駆動することに
より、信号線および走査線の長さを適当に変えられるた
め、従来に比べ信号線および走査線容量を小さくするこ
とができ、消費電力を大幅に減らすことができる。ま
た、動画および静止画を同時に同一表示面に表示する場
合において、前記ブロック中のいくつかのブロックでは
動画を、その他のブロックでは静止画を表示させるよう
にすることによって、動画表示のブロックと静止画表示
のブロックとで駆動周波数を変えられるため、表示画像
に応じて消費電力を最適化できる。また、隣接するブロ
ック間で、信号線駆動回路および走査線駆動回路を共通
とすることができるため、一つの表示面を分割して駆動
する場合に、表示画面内に駆動回路の電気特性差による
表示ムラやクロストークによる表示ムラなどが生じない
ように画質を改善することができる。また、極性反転を
必要とする場合に、信号線反転、コモン反転、ドット反
転の夫々に最適なブロック構成をとることによって、信
号線駆動回路および走査線駆動回路の数が増え場合にお
いても、絶縁基板背面に実装することができるため、モ
ジュールサイズを大きくせずに信号線および走査線の配
線方法を種々変えて構成できる。また、高精細化により
隣接する信号線もしくは隣接する走査線間の間隔が小さ
くなった場合において、コンタクトホール間の間隔を大
きくとれるため、コンタクトホールを必要、十分に形成
し得るし、信号線駆動回路および走査線駆動回路のピン
間隔が制限される場合においても、駆動回路のピン構成
に応じてコンタクトホールの配置を変えることができ
る。また、絶縁基板の背面に、信号線駆動回路や前記走
査線駆動回路の他に、画像データを制御するコントロー
ル回路、外部入力データを所望の論理手段によって処理
する処理回路、電気的信号変換を行う受動素子および能
動素子、表示のみならず情報端末自体に必要となるその
他の各素子を実装することができるため、モジユールサ
イズをパネルサイズとほぼ等しくし、全てが表示面とな
る紙のような情報端末機器を構成できる。また、絶縁基
板の背面に、信号線駆動回路や前記走査線駆動回路の他
に、画像データを制御するコントロール回路、外部入力
データを所望の論理手段によって処理する処理回路、電
気的信号変換を行う受動素子および能動素子、表示のみ
ならず情報端末自体に必要となるその他の各素子を多結
晶シリコン、単結晶シリコンまたはそれに準ずる半導体
組成によって形成することができるため、画素電極が配
設されている表示面と前記各素子を配設する背面を持
つ、一枚もしくは複数枚の絶縁基板を構成でき、外付け
の各素子の数を最小とするとともに、表示面と背面を同
一のプロセスによって形成し、製造プロセスの簡略化が
行える。また、以上の実施例および効果については、情
報端末機としての液晶表示装置を例にとっているが、例
えば大型表示装置(大型テレビや広告表示板など)等を
構成する場合に、複数の液晶セルをつなぎ合わせ、隣接
する液晶セル間では背面実装された各駆動装置、および
表示に係る各素子を設けることによって実施することが
できる。この場合においても、前記実施例同様、低消費
電力化、画質の改善、製造プロセスの簡略化等が実現で
きる。
As described above, according to this embodiment, the signal lines and the scanning lines provided on the pixel electrodes arranged on the display surface, and the signal line driving circuit and the scanning line as the means for applying a voltage are provided. By connecting the line drive circuit via a contact hole provided in the insulating substrate, an increase in the frame area due to the signal line drive circuit and the scan line drive circuit can be minimized or eliminated. In addition, by dividing and driving into blocks each including a plurality of pixels, the lengths of signal lines and scanning lines can be changed appropriately, so that the capacity of signal lines and scanning lines can be reduced as compared with the related art, and the power consumption can be reduced. Power can be significantly reduced. In the case where a moving image and a still image are simultaneously displayed on the same display surface, a moving image is displayed in some of the blocks, and a still image is displayed in the other blocks. Since the driving frequency can be changed between the image display blocks, the power consumption can be optimized according to the displayed image. In addition, since the signal line driving circuit and the scanning line driving circuit can be shared between adjacent blocks, when one display surface is divided and driven, a difference in electric characteristics of the driving circuit in a display screen occurs. The image quality can be improved so that display unevenness and display unevenness due to crosstalk do not occur. In addition, when polarity inversion is required, by adopting an optimal block configuration for each of signal line inversion, common inversion, and dot inversion, even when the number of signal line driving circuits and scanning line driving circuits increases, insulation is achieved. Since it can be mounted on the back surface of the substrate, it can be configured by variously changing the wiring method of signal lines and scanning lines without increasing the module size. Further, in the case where the interval between adjacent signal lines or adjacent scanning lines is reduced due to higher definition, the interval between contact holes can be increased, so that contact holes can be formed as necessary or sufficiently, and signal line drive can be performed. Even when the pin interval between the circuit and the scanning line driving circuit is limited, the arrangement of the contact holes can be changed according to the pin configuration of the driving circuit. In addition, on the back surface of the insulating substrate, in addition to the signal line driving circuit and the scanning line driving circuit, a control circuit for controlling image data, a processing circuit for processing external input data by a desired logic unit, and performing an electric signal conversion. Since passive elements and active elements, as well as other elements required for the information terminal itself, can be mounted, the module size is almost equal to the panel size, and all are used as a display surface, such as paper. An information terminal device can be configured. In addition, on the back surface of the insulating substrate, in addition to the signal line driving circuit and the scanning line driving circuit, a control circuit for controlling image data, a processing circuit for processing external input data by a desired logic unit, and performing an electric signal conversion. A pixel electrode is provided because passive elements and active elements, as well as other elements required for the information terminal itself as well as the display can be formed of polycrystalline silicon, single crystal silicon, or a semiconductor composition equivalent thereto. One or a plurality of insulating substrates having a display surface and a back surface on which the respective elements are arranged can be configured to minimize the number of external elements, and the display surface and the back surface are formed by the same process. In addition, the manufacturing process can be simplified. In the above embodiments and effects, a liquid crystal display device as an information terminal is taken as an example. However, for example, when a large display device (a large television or an advertising display board, etc.) is configured, a plurality of liquid crystal cells are used. It can be carried out by connecting each liquid crystal cell and providing each driving device mounted on the back surface and each element related to display between adjacent liquid crystal cells. In this case as well, low power consumption, improvement in image quality, simplification of the manufacturing process, and the like can be realized as in the above embodiment.

【0117】ここで、液晶パネルの内部で消費される電
力を考えてみる。図89に画素電極毎に表示信号の書き
込みと保持とを制御する手段(以下アクティブ素子とす
る)としてTFT素子を有する液晶表示装置の従来の構
成図を示す。図89の構成では、表示信号が表示コント
ローラ201に供給され、この表示信号に応じてLCパ
ネル205の信号線は上下のXドライバ(XU)20
2,(XD)203により駆動され、走査線はYドライ
バ204により駆動される。
Here, consider the power consumed inside the liquid crystal panel. FIG. 89 shows a conventional configuration diagram of a liquid crystal display device having a TFT element as a means (hereinafter referred to as an active element) for controlling writing and holding of a display signal for each pixel electrode. In the configuration shown in FIG. 89, a display signal is supplied to the display controller 201, and the signal lines of the LC panel 205 are connected to the upper and lower X drivers (XU) 20 according to the display signal.
2, (XD) 203, and the scanning lines are driven by a Y driver 204.

【0118】また図90にTFT素子205Tおよび液
晶素子205Lを有する液晶表示装置の液晶パネル(以
下パネルと略称する)205の内部構成の従来図を示
す。
FIG. 90 shows a conventional diagram of the internal structure of a liquid crystal panel (hereinafter abbreviated as panel) 205 of a liquid crystal display device having a TFT element 205T and a liquid crystal element 205L.

【0119】また、図91に液晶パネル205を駆動す
るたとえば上側信号線(X)ドライバー回路202の従
来例を示す。
FIG. 91 shows a conventional example of an upper signal line (X) driver circuit 202 for driving a liquid crystal panel 205, for example.

【0120】一般的に、ディスプレイとして用いられて
いる液晶装置は、電気回路的には容量性負荷として表さ
れる。図89及び90図に示される液晶表示装置のパネ
ル205で消費される電力は、パネル205内部に充填
された液晶205Lを充電、または放電させるために使
用される。つまり、パネル205内部の液晶205Lを
動作させるためには、パネル205内部の画素電極に電
荷を充電して画素の電位を上昇させるか、または反対に
画素電極から電荷を放電させて画素の電位を零にする
か、または、充放電の組み合わせで画素の電位を所望の
電位に設定して所望の(中間状態の)表示特性を得るた
めに電力が消費される。
Generally, a liquid crystal device used as a display is represented as a capacitive load in an electric circuit. The power consumed by the panel 205 of the liquid crystal display device shown in FIGS. 89 and 90 is used to charge or discharge the liquid crystal 205L filled in the panel 205. That is, in order to operate the liquid crystal 205L inside the panel 205, charge is applied to the pixel electrode inside the panel 205 to increase the potential of the pixel, or conversely, charge is discharged from the pixel electrode to reduce the potential of the pixel. Power is consumed to set the pixel potential to a desired potential by setting the potential to zero or a combination of charging and discharging to obtain a desired (intermediate state) display characteristic.

【0121】ここで、パネル205内部に充填された液
晶を充放電する電力を考えてみると、その電力は殆どパ
ネル205内部に配線された信号線上に存在する液晶2
05Lを充放電する電力である。以下に、その説明を行
なう。一つの画素電極の静電容量をCpix、液晶の誘
電率をεLC、対向電極との距離をd、電極の面積をs
とすると、一つの画素の静電容量は Cpix=εLC×(1/d)×s・・・(5) で表される。ここでパネル205の開口率、つまりパネ
ル205内部での画素電極と配線領域との比率を考える
と、通常のTFT−LCD構造では開口率は50%以上
となるが、簡単化のために開口率を50%と仮定して、
かつ配線領域の1/2を信号線配線が占ると考えると、
VGA(Video GraphicsArray:水
平方向640画素×垂直方向480画素)程度の解像度
を持つパネルでは、そのパネル内部の信号線容量Csi
gは、 Csig=Cpix×(l/2)×(1/2)×640・・(6) =160×Cpix となり、信号線容量Csigはーつの画素の静電容量の
約160倍となる。従って、表示信号を供給する信号線
駆動回路202は、パネル205のある一行に配列され
ている1画素に表示信号の書き込みを行なう際に、その
画素の接続されている信号線と1画素の容量負荷である CLCD=Cpix+Csig・・・・(7) の容量を充放電しなくてはならない。ここで、式(6)
より Csig>>Cpix・・・・・・・・(8) であるので、 CLCD≒Csig・・・・・・・・・(9) であると言える。従って、信号線駆動回路202、20
3の負荷は殆どが垂直方向の信号線の配線の長さと面積
に依存しており、パネル205内部で消費される電力は
信号線上に存在する液晶205Lを充放電する電力であ
る。そのパネル内部で消費される電力PLCDは、液晶
の駆動電圧をVs、信号線駆動周波数をfsとすると、 PLCD=CLCD×fs×(Vs)2 ≒Csig×fs×(Vs)2・・・・(10) で表される。つまり、パネルで消費される電力は1画素
の静電容量により消費される電力よりは、信号線の容量
負荷により消費される電力がはるかに大きいが、パネル
内部に配線されている信号線では表示を行なっているわ
けではなく、表示を行なっているのは画素電極であるか
ら、信号線上に存在する液晶の静電容量により消費され
る電力は表示画像には全く寄与していない。つまり、従
来のTFT−LCD構造では、信号線上に存在する液晶
の静電容量により無駄な電力を消費するという第1の問
題があった。
Considering the power for charging / discharging the liquid crystal filled in the panel 205, the power is almost completely supplied to the liquid crystal 2 existing on the signal line wired inside the panel 205.
This is the power for charging and discharging 05L. The description is given below. The capacitance of one pixel electrode is Cpix, the dielectric constant of liquid crystal is εLC, the distance from the counter electrode is d, and the area of the electrode is s.
Then, the capacitance of one pixel is represented by Cpix = εLC × (1 / d) × s (5) Here, considering the aperture ratio of the panel 205, that is, the ratio between the pixel electrode and the wiring area inside the panel 205, the aperture ratio is 50% or more in a normal TFT-LCD structure. Assuming 50%
And, assuming that signal line wiring occupies half of the wiring area,
In a panel having a resolution of about VGA (Video Graphics Array: 640 pixels in the horizontal direction × 480 pixels in the vertical direction), the signal line capacitance Csi inside the panel is set.
g is Csig = Cpix × (l / 2) × (1/2) × 640 (6) = 160 × Cpix, and the signal line capacitance Csig is about 160 times the capacitance of one pixel. Therefore, when writing a display signal to one pixel arranged in one row of the panel 205, the signal line driving circuit 202 that supplies the display signal is connected to the signal line connected to the pixel and the capacitance of one pixel. The load CLCD = Cpix + Csig (7) must be charged and discharged. Here, equation (6)
Since Csig >> Cpix (8), it can be said that CLCD ≒ Csig (9). Therefore, the signal line driving circuits 202 and 20
The load of No. 3 mostly depends on the length and area of the signal line in the vertical direction, and the power consumed inside the panel 205 is the power for charging and discharging the liquid crystal 205L existing on the signal line. The power PLCD consumed inside the panel is PLCD = CLCD × fs × (Vs) 2 ≒ Csig × fs × (Vs) 2..., Where Vs is the driving voltage of the liquid crystal and fs is the driving frequency of the signal line. It is represented by (10). In other words, the power consumed by the panel is much larger than the power consumed by the capacitance of one pixel due to the capacitive load of the signal line, but the power consumed by the signal line wired inside the panel However, since the pixel electrode performs the display, the power consumed by the capacitance of the liquid crystal present on the signal line does not contribute to the display image at all. That is, the conventional TFT-LCD structure has a first problem that wasteful power is consumed due to the capacitance of the liquid crystal existing on the signal line.

【0122】また、図92に液晶表示装置の従来の駆動
方式を表すタイミングチャートを、図93、94にその
ときのパネル内の電圧波形を示す。図92に示す従来の
駆動方式のなかのOE(XU)、OE(XD)は図89
および図90に示す液晶表示装置の従来の構成図の上側
(XU)と下側(XD)の表示信号駆動回路(信号線ド
ライバー202、203)の出力を制御する信号であ
り、OE(XU)、OE(XD)が““H””レベルで
ある時に表示信号をパネル205内部に出力を行なう。
図92に示すように、1フレーム周期Tの間表示信号
をパネル205内部に出力し続けた場合は、フレーム周
期の最後で画素に書き込まれた表示信号はフレーム周期
の最初に画素に書き込まれた表示信号に比べて画素が変
動し易い。図93、94のパネル内部の電圧波形は、1
フレームがnラインで構成される表示信号の例であり、
図93(a)はフレームの最初で画素に表示信号の書き
込みを行なう際の駆動波形、図94(a)はフレームの
最後のnライン目で画素に表示信号の書き込みを行なう
際の駆動波形を示しており、実線で示してあるSgはT
FT素子のゲートを駆動するゲート信号波形であり、V
sigcは表示信号の中心電位であり、Vsigcを中
心として点線で示してある+Vsigは正極性の表示信
号、−Vsigは負極性の表示信号である。図93
(b)、94(b)は、それぞれ図93(a)、94
(a)で書き込みを行なった画素の画素電位を示してい
る。図93(c)、94(c)は、パネル内部に印加さ
れる表示信号と画素電位、図93(b)、94(b)と
の差の電圧を示している。つまり、図93(c)、94
(c)はTFT素子が画素の電位を保持している際にT
FT素子のソース・ドレイン間に印加される電圧(Vd
s)である。したがって、ゲートが保持状態の時でも、
電圧Vdsが大きくなった場合にはTFT素子のチャネ
ルに流れる電流が増加するため、画素に保持される電位
も変動してしまうが、図93(c)と94(c)に示す
ように1フレームの最初と最後では、1フレームの最後
に書き込んだ画素のTFT素子に印加される電圧Vds
の方が最初に書き込んだ画素のTFT素子に印加される
電圧よりも大きく時間が長い。つまり、1フレームの最
後で書き込んだ画素の電位が変動し易く、表示が劣化し
易いことがわかる。よって、従来の液晶表示装置では、
保持期間が長い場合にTFT素子のソース・ドレイン間
に印加される電圧の大きさにより、画素と信号線間のク
ロストークが発生して、液晶表示装置に表示されている
表示信号が劣化してしまうという第2の問題があった。
FIG. 92 is a timing chart showing a conventional driving method of the liquid crystal display device, and FIGS. 93 and 94 show voltage waveforms in the panel at that time. OE (XU) and OE (XD) in the conventional driving method shown in FIG.
And a signal for controlling the output of the upper (XU) and lower (XD) display signal drive circuits (signal line drivers 202 and 203) in the conventional configuration diagram of the liquid crystal display device shown in FIG. , OE (XD) are at the “H” level, and output a display signal to the inside of panel 205.
As shown in FIG. 92, when the display signal is continuously output to the inside of the panel 205 for one frame period TF , the display signal written to the pixel at the end of the frame period is written to the pixel at the beginning of the frame period. The pixel is more likely to fluctuate than the displayed signal. The voltage waveform inside the panel of FIGS.
FIG. 4 is an example of a display signal in which a frame is composed of n lines;
FIG. 93 (a) shows a drive waveform when a display signal is written to a pixel at the beginning of a frame, and FIG. 94 (a) shows a drive waveform when a display signal is written to a pixel at the last nth line of the frame. Sg shown by a solid line is Tg
A gate signal waveform for driving the gate of the FT element.
sigc is the center potential of the display signal, and + Vsig indicated by a dotted line with Vsigc as the center is a positive display signal, and -Vsig is a negative display signal. Figure 93
FIGS. 93 (a) and 94 (b) correspond to FIGS. 93 (a) and 94 (b), respectively.
(A) shows the pixel potential of the pixel on which writing has been performed. FIGS. 93 (c) and 94 (c) show the difference between the display signal applied to the inside of the panel and the pixel potential, and FIGS. 93 (b) and 94 (b). That is, FIGS. 93 (c) and 94
(C) shows that when the TFT element holds the potential of the pixel,
Voltage (Vd) applied between the source and drain of the FT element
s). Therefore, even when the gate is in the holding state,
When the voltage Vds increases, the current flowing in the channel of the TFT element increases, so that the potential held in the pixel fluctuates. However, as shown in FIGS. 93 (c) and 94 (c), one frame At the beginning and at the end, the voltage Vds applied to the TFT element of the pixel written at the end of one frame
Is longer and longer than the voltage applied to the TFT element of the pixel written first. That is, it can be seen that the potential of the pixel written at the end of one frame is liable to fluctuate, and the display is apt to deteriorate. Therefore, in the conventional liquid crystal display device,
When the holding period is long, crosstalk between the pixel and the signal line occurs due to the magnitude of the voltage applied between the source and the drain of the TFT element, and the display signal displayed on the liquid crystal display device deteriorates. There was a second problem of getting lost.

【0123】また、パネルで消費される電力の大きさと
ともに、駆動回路の面積が大きくなり、結果として液晶
表示装置を組み込んだ機器の大型化を招く、という問題
があった。この問題は、表示信号や走査信号をパネル2
05に供給する信号線駆動回路202、203や走査信
号駆動回路204をパネル205と同じ高さに配置する
ことに起因している。図95に従来構造のパネルと信号
線、走査線駆動回路の実装方法を示す。図95に示すよ
うに、信号線、走査線駆動回路202、203、204
はTAB(Tape Automated Bondi
ng)テープ207を介してパネル205に水平に接続
されるため、液晶表示装置の外形はパネル205の面積
よりも必ず大型となるためである。つまり、駆動回路2
02…をパネル205と同じ高さに配置することにより
液晶表示装置を大型化させてしまう、という問題があっ
た。
Further, there is a problem that the area of the driving circuit is increased along with the amount of power consumed by the panel, resulting in an increase in the size of a device incorporating the liquid crystal display device. The problem is that display signals and scanning signals are
This is because the signal line driving circuits 202 and 203 and the scanning signal driving circuit 204 to be supplied to the panel 05 are arranged at the same height as the panel 205. FIG. 95 shows a method of mounting a panel having a conventional structure, a signal line, and a scanning line driving circuit. As shown in FIG. 95, signal lines and scanning line driving circuits 202, 203, and 204
Is TAB (Tape Automated Bondi)
ng) Since the liquid crystal display device is horizontally connected to the panel 205 via the tape 207, the outer shape of the liquid crystal display device is necessarily larger than the area of the panel 205. That is, the driving circuit 2
. 02 are arranged at the same height as the panel 205, there is a problem that the liquid crystal display device is enlarged.

【0124】以下に説明する実施の形態はこの様な点に
鑑みてなされたもので、パネルでの消費電力を低下させ
るためには、パネル内部の信号線を分割、つまり信号線
の静電容量を分割し、各々分割した信号線を独立した信
号線ドライバーで駆動するように配置したものである。
また、液晶表示装置の信号線自体により消費される電力
を低減するため、対向電極と信号線スイッチング素子と
の配置距離を置き、それらの静電容量を低下させるた
め、液晶層と画素電極からなる基板の裏面に信号線ある
いは信号線駆動回路あるいは双方を配置する。さらに、
表示信号が変化した画素領域を個別に駆動して画素電極
および信号線の駆動回数を減らして、等価的に駆動周波
数を低下させて消費電力を低下させ、高品質で低消費電
力で小型、軽量の液晶表示装置を提供するものである。
The embodiment described below has been made in view of such a point. In order to reduce the power consumption of the panel, the signal lines inside the panel are divided, that is, the capacitance of the signal lines is reduced. And the divided signal lines are arranged to be driven by independent signal line drivers.
In addition, in order to reduce the power consumed by the signal line itself of the liquid crystal display device, an arrangement distance between the counter electrode and the signal line switching element is set, and in order to reduce their capacitance, a liquid crystal layer and a pixel electrode are used. A signal line, a signal line driving circuit, or both are arranged on the back surface of the substrate. further,
The pixel area where the display signal has changed is individually driven to reduce the number of driving of the pixel electrode and the signal line, equivalently lowering the driving frequency to reduce power consumption, and achieving high quality, low power consumption, small size and light weight. Is provided.

【0125】この実施の形態では、マトリックス状に配
置された画素電極と、その画素電極毎に表示信号の書き
込みと保持とを制御する手段と、該書き込みと保持とを
制御する手段を有する画素電極に表示信号を供給する手
段とを有し、液晶表示装置に印加される表示信号が休止
状態である時、または信号線の各々に接続されている信
号線駆動回路の少なくともーつの駆動回路が駆動状態に
あるときは、それ以外の信号線と信号線に接続されてい
る駆動回路とを電気的に開回路状態にする手段、また
は、信号線の電位を任意の電位に固定する手段を有する
ことを特徴とする。 液晶表示装置に印加される表示信
号が休止状態である時、または信号線の各々に接続され
ている信号線駆動回路の少なくともーつの駆動回路が駆
動状態にあるときは、それ以外の信号線と信号線に接続
されている駆動回路とを電気的に開回路状態にする手
段、または、信号線の電位を任意の電位に固定する手段
を有しており、液晶表示装置の画素電極に表示信号を書
き込む際には、その画素電極とその画素電極が接続され
ている信号線駆動回路のみを動作させることが可能とな
るため、液晶パネル内部の表示信号の書き込みに関係し
ていない信号線に電気的に接続されている容量性の負荷
を充放電する必要がなくなり、液晶パネル内部で消費さ
れる電力を削減することが可能となる。特に、このよう
な液晶パネル内部の信号線に電気的に接続されている容
量性の負荷を充放電するための消費電力の削減量は、大
型パネルの液晶表示装置の方が多い。つまり、大型液晶
表示装置を低消費電力で実現可能となる。
In this embodiment, a pixel electrode having pixel electrodes arranged in a matrix, means for controlling writing and holding of a display signal for each pixel electrode, and means for controlling writing and holding is provided. Means for supplying a display signal to the liquid crystal display device, and when at least one of the signal line drive circuits connected to each of the signal lines is driven when the display signal applied to the liquid crystal display device is in a pause state, Means for electrically opening the other signal lines and the driving circuit connected to the signal lines when in the state, or means for fixing the potential of the signal lines to an arbitrary potential; It is characterized by. When the display signal applied to the liquid crystal display device is in a halt state, or when at least one of the signal line driving circuits connected to each of the signal lines is in a driving state, the other signal lines and Means for electrically opening a drive circuit connected to the signal line or means for fixing the potential of the signal line to an arbitrary potential, and a display signal is applied to a pixel electrode of a liquid crystal display device. When writing data, only the pixel electrode and the signal line driving circuit to which the pixel electrode is connected can be operated. There is no need to charge and discharge a capacitive load that is connected to the power supply, and power consumed inside the liquid crystal panel can be reduced. In particular, the amount of reduction in power consumption for charging and discharging a capacitive load electrically connected to a signal line inside a liquid crystal panel is larger in a large-panel liquid crystal display device. That is, a large-sized liquid crystal display device can be realized with low power consumption.

【0126】また、表示信号を書き込む際にその画素電
極と画素電極が接続されている信号線駆動回路のみを動
作させることにより、画素電極と信号線の間に接続され
ているアクティブ素子が保持状態にある時に、そのアク
ティブ素子と画素電極間に印加される電圧差と電圧の変
動を小さく抑えることが可能となり、アクティブ素子の
リーク電流を小さく抑えられるため画素と信号線間のク
ロストークの少ない高画質な液晶表示装置が実現でき
る。
By operating only the pixel electrode and the signal line driving circuit to which the pixel electrode is connected when writing the display signal, the active element connected between the pixel electrode and the signal line is held. In this case, the voltage difference applied between the active element and the pixel electrode and the fluctuation of the voltage can be reduced, and the leak current of the active element can be reduced. A liquid crystal display device with high image quality can be realized.

【0127】さらに、駆動回路を裏面に配置することに
より、信号線にかかる容量負荷を低減することが可能と
なり、更に低消費電力の液晶表示装置が実現化可能とな
るとともに、駆動回路をパネルの額縁に配置する必要が
無くなるため小型の液晶表示装置が実現できる。
Further, by arranging the driving circuit on the back surface, it is possible to reduce the capacitive load applied to the signal lines, to realize a liquid crystal display device with lower power consumption, and to use the driving circuit for the panel. Since it is not necessary to dispose the liquid crystal display device on a frame, a small liquid crystal display device can be realized.

【0128】以下に本実施の形態を詳細に説明する。図
77に本実施の形態にかかる液晶表示装置の液晶パネル
のブロック図を示す。同図に示すように、液晶パネル2
15内の信号線はパネル215の列方向の中央で一点鎖
線で切断されており、同図に示す液晶表示装置では、上
側信号線ドライバー(XUドライバー)212がパネル
215の上半分の信号線に、下側信号線ドライバー(X
Dドライバー)213がパネル215の下半分の信号線
に接続されている。また、XU,XDドライバー21
2、213ともその出力を高インピーダンス(Hi−
Z)状態に制御する機能を有することが従来の信号線ド
ライバーと異なっている点であり、その他の機能は従来
と同じである。
Hereinafter, the present embodiment will be described in detail. FIG. 77 shows a block diagram of a liquid crystal panel of the liquid crystal display device according to the present embodiment. As shown in FIG.
15 is cut by a dashed line at the center of the panel 215 in the column direction. In the liquid crystal display device shown in FIG. 15, the upper signal line driver (XU driver) 212 is connected to the upper half signal line of the panel 215. , Lower signal line driver (X
D driver) 213 is connected to the lower half signal line of panel 215. In addition, XU, XD driver 21
2 and 213, the output of which is high impedance (Hi-
Z) is different from the conventional signal line driver in that it has a function of controlling to the state, and other functions are the same as the conventional.

【0129】図78に図77に示す液晶パネルとXドラ
イバー212、213とを駆動するタイミングチャート
を示す。同図のタイミングチャートで、Tは1画面
(1フレーム)の周期を示しており、その周期Tの前
半ではXUドライバー212がパネル215に配線され
ている信号線に表示信号を出力し、Tの後半ではXD
ドライバー213がパネル215に配線されている信号
線に表示信号を出力している。また、XU212,XD
213とも表示信号を出力していない時間はHi−Z状
態となる。
FIG. 78 is a timing chart for driving the liquid crystal panel and the X drivers 212 and 213 shown in FIG. In the timing chart shown in the figure, TF indicates a period of one screen (one frame), and in the first half of the period TF , the XU driver 212 outputs a display signal to a signal line wired to the panel 215, XD in the latter half of TF
The driver 213 outputs a display signal to a signal line wired to the panel 215. XU212, XD
213 is in the Hi-Z state during the time when the display signal is not output.

【0130】図79に図77に示す液晶パネル215を
駆動するためのXドライバー212、213のブロック
図を示す。図79に示すXドライバー212、213
は、信号出力回路にパネル215ヘ出力する信号をオフ
状態にするためのスイッチ回路224を有している以外
は、従来のXドライバーと同様に、シフトレジスタ(S
R)221,D/Aコンバータ222、出力バッファ2
23を有している。また、スイッチ回路224は通常の
ICプロセスで作成できるMOSスイッチ、またはC−
MOSスイッチで実現可能であり、何ら特別な回路実現
方法を必要としない。 ここで、図78に示す駆動を行
った場合にパネル215内部で消費される電力を説明す
る。パネル215内部の画素215Lは、行方向の1行
(1ライン)づつ信号線駆動周波数fsで駆動され、画
素を駆動するための信号電圧をVs、信号線の容量Cs
igとすると、パネル215の信号線で消費される電力
Psigは、 Psig=Rs×Csig×fs×(Vs)・・・・(11) また、パネル215で消費される電力PLCDは式(1
0)より、 PLCD≒Rs×Csig×fs×(Vs)2・・・・(12) で表される。式(11)、(12)におけるRsは従来
の液晶パネルの信号線面積と本実施の形態の液晶パネル
の信号線面積との比である。従って、図77に示す実施
例では、XUまたは、XDドライバー212、213に
接続されている信号線の面積はパネルの1/2であるた
め、 Rs=1/2・・・・・・・・・・・・・・・・・・・(13) となる。したがって、 PLCD≒1/2×Csig×fs×(Vs)2・・・
(14)となる。ここで式(10)で表される従来のパ
ネルで消費される電力をPCNVとすると、 PL
CD≒1/2×PCNV・・・・・・・・・・・・(1
5) となる。従って、従来の液晶パネルで消費される電力に
比べ、本実施の形態によれば約1/2に低減される。
FIG. 79 shows a block diagram of X drivers 212 and 213 for driving liquid crystal panel 215 shown in FIG. X drivers 212 and 213 shown in FIG.
Is similar to the conventional X driver except that it has a switch circuit 224 for turning off the signal output to the panel 215 to the signal output circuit.
R) 221, D / A converter 222, output buffer 2
23. The switch circuit 224 is a MOS switch that can be created by a normal IC process, or a C-type switch.
It can be realized by a MOS switch, and does not require any special circuit realization method. Here, the power consumed inside panel 215 when the driving shown in FIG. 78 is performed will be described. The pixel 215L inside the panel 215 is driven at a signal line drive frequency fs for each row (one line) in the row direction, a signal voltage for driving the pixel is Vs, and a capacitance Cs of the signal line is set.
ig, the power Psig consumed by the signal line of the panel 215 is: Psig = Rs × Csig × fs × (Vs) 2 (11) Further, the power PLCD consumed by the panel 215 is expressed by the following equation (1).
0), PLCD ≒ Rs × Csig × fs × (Vs) 2 (12) Rs in Expressions (11) and (12) is a ratio between the signal line area of the conventional liquid crystal panel and the signal line area of the liquid crystal panel of the present embodiment. Therefore, in the embodiment shown in FIG. 77, since the area of the signal lines connected to the XU or XD drivers 212 and 213 is の of the panel, Rs = 1 /... (13) Therefore, PLCD ≒ 1/2 × Csig × fs × (Vs) 2...
(14). Here, assuming that the power consumed by the conventional panel expressed by the equation (10) is PCNV, PL
CD ≒ 1/2 × PCNV ··· (1
5) Therefore, according to the present embodiment, the power is reduced to about 1 / compared to the power consumed by the conventional liquid crystal panel.

【0131】また、図77に示す液晶パネルを図78に
示すような駆動を行った場合のパネル内の電圧波形を図
80、81に示す。図80(a)はフレームの最初で画
素に表示信号の書き込みを行なう際の駆動波形、図81
(a)はフレームの最後のnライン目で画素に表示信号
の書き込みを行なう際の駆動波形を示しており、実線で
示してあるSgはTFTのゲートを駆動するゲート信号
波形であり、Vsigcは表示信号の中心電位であり、
Vsigcを中心として点線で示してある+Vsigは
正極性の表示信号、−Vsigは負極性の表示信号であ
る。点線で示してある表示信号波形のなかで““Hi−
Z””と示している部分は、図79に示すXドライバー
ICの出力信号がOFF状態(Hi−Z状態)であるこ
とを表している。図80(b)、図81(b)は、それ
ぞれ図80(a)、図81(a)で書き込みを行なった
画素の画素電位を示している。図80(c)、図81
(c)は、パネル内部に印加される表示信号と画素電
位、図80(b)、図81(b)との差の電圧を示して
いる。つまり、図80(c)、図81(c)はTFTが
画素の電位を保持している際にTFTのソース・ドレイ
ン間に印加される電圧(Vds)である。図80,81
に示す駆動波形から分かるように、図93,94に示す
従来の駆動波形に比べ、Xドライバー212、213の
出力信号がHi−Z状態になっている場合には、TFT
のソース・ドレイン間に印加される電圧(Vds)が小
さくなっていることが分かる。また、Hi−Z状態の時
には、信号線に印加されている電圧の変化が無いわけで
あるから、画素と信号線との間の寄生容量によるカップ
リング(信号線の電圧変動分の画素電極への飛び込み)
の影響が無くなる。従って、本実施の形態によれば、T
FTの電圧Vdsが従来よりも小さくなりTFTのリー
ク電流が減少し、画素に書き込まれている信号電圧の変
化が小さく抑えられる。また、画素と信号線との間の寄
生容量によるカップリングの影響が無くなり、画素に書
き込まれている信号電圧の変化が小さく抑えられる。つ
まり、画素の電圧の変化が小さくなるため、従来よりも
高画質が実現できる。
FIGS. 80 and 81 show voltage waveforms in the panel when the liquid crystal panel shown in FIG. 77 is driven as shown in FIG. 78. FIG. 80A shows a drive waveform when a display signal is written to a pixel at the beginning of a frame.
(A) shows a drive waveform when a display signal is written to a pixel in the last n-th line of a frame, Sg shown by a solid line is a gate signal waveform for driving the gate of the TFT, and Vsigc is The center potential of the display signal,
+ Vsig indicated by a dotted line centered on Vsigc is a display signal of a positive polarity, and −Vsig is a display signal of a negative polarity. In the display signal waveform shown by the dotted line, "" Hi-
The portion indicated by Z "" indicates that the output signal of the X driver IC shown in FIG. 79 is in the OFF state (Hi-Z state). FIGS. 80 (b) and 81 (b) show the pixel potentials of the pixels to which the writing has been performed in FIGS. 80 (a) and 81 (a), respectively. FIG. 80 (c), FIG. 81
(C) shows the difference between the display signal applied to the inside of the panel and the pixel potential, and FIGS. 80 (b) and 81 (b). In other words, FIGS. 80C and 81C show the voltage (Vds) applied between the source and the drain of the TFT when the TFT holds the potential of the pixel. 80 and 81
As can be seen from the driving waveforms shown in FIGS. 93 and 94, when the output signals of the X drivers 212 and 213 are in the Hi-Z state as compared with the conventional driving waveforms shown in FIGS.
It can be seen that the voltage (Vds) applied between the source and the drain of the first embodiment has become smaller. Further, in the Hi-Z state, there is no change in the voltage applied to the signal line, and therefore, coupling due to the parasitic capacitance between the pixel and the signal line (to the pixel electrode corresponding to the voltage fluctuation of the signal line). Dive)
Is no longer affected. Therefore, according to the present embodiment, T
The voltage Vds of the FT becomes smaller than before, the leak current of the TFT decreases, and the change in the signal voltage written to the pixel can be suppressed to a small value. Further, the influence of the coupling due to the parasitic capacitance between the pixel and the signal line is eliminated, and the change in the signal voltage written in the pixel is suppressed to a small value. That is, since the change in the voltage of the pixel is small, higher image quality can be realized as compared with the related art.

【0132】次に、図82にこの実施の形態の第2の実
施例にかかる液晶表示装置の液晶パネルのブロック図を
示す。同図の実施例に示すパネルでも第1の実施例の場
合と同様に信号線が一点鎖線で示すパネルの中央で1/
2に分割されている。第1の実施例と異なる点は、アク
ティブ素子として2端子非線形素子215Dを用いてい
ることである。その他の部分は図77の実施例と同じで
あり、説明は省略する。 図83に2端子非線形素子2
15Dと液晶215Lとで構成された画素電極部分の等
価回路を示す。2端子非線形素子215Dを用いた画素
では、Xドライバ−212、または213とYドライバ
−214から与えられる電圧差を、2端子非線形素子2
15Dの容量と画素215Lの液晶容量とで分圧して液
晶を駆動している。従って、画素電極に表示信号Vs±
Vcを書き込んだ後は非線形素子215DがONしない
ように、表示信号Vcと走査信号Vsの電位差を小さく
して、かつ非線形素子215Dの容量CDによるカップ
リングによって画素電位が変動しないようになるべく一
定電圧に保つ必要がある。図84に図82の液晶パネル
215を駆動するためのXドライバーICのブロック図
を示す。図84に示すXドライバーICは、出力部に通
常の表示信号出力と一定電圧(VOFF)を切り換えて
出力するための切り換えスイッチ回路224を有する以
外は、通常のXドライバーと同じ構成である。
Next, FIG. 82 is a block diagram of a liquid crystal panel of a liquid crystal display device according to a second example of this embodiment. In the panel shown in the embodiment of the same figure, as in the case of the first embodiment, the signal line is divided by 1 /
It is divided into two. The difference from the first embodiment is that a two-terminal nonlinear element 215D is used as an active element. The other parts are the same as the embodiment of FIG. 77, and the description is omitted. FIG. 83 shows a two-terminal nonlinear element 2.
15 shows an equivalent circuit of a pixel electrode portion composed of 15D and a liquid crystal 215L. In the pixel using the two-terminal non-linear element 215D, the voltage difference given from the X driver-212 or 213 and the Y driver-214 is compared with the two-terminal non-linear element 215D.
The liquid crystal is driven by dividing the voltage by the capacitance of 15D and the liquid crystal capacitance of the pixel 215L. Therefore, the display signal Vs ± is applied to the pixel electrode.
After writing Vc, the potential difference between the display signal Vc and the scanning signal Vs is reduced so that the nonlinear element 215D is not turned on, and a constant voltage is set so that the pixel potential does not fluctuate due to the coupling of the nonlinear element 215D by the capacitance CD. Need to be kept. FIG. 84 is a block diagram of an X driver IC for driving the liquid crystal panel 215 of FIG. The X driver IC shown in FIG. 84 has the same configuration as a normal X driver except that the output unit has a switching circuit 224 for switching between a normal display signal output and a constant voltage (VOFF) and outputting the same.

【0133】次に、図85に図82の液晶パネル215
を図84のXドライバー212、213で駆動を行う場
合の駆動タイミングチャートを示す。図85に示すタイ
ミングチャートでは、パネル215上部の信号線に接続
されているXUドライバー212は1フレーム周期TF
の前半の1/2周期だけパネル215内部に表示信号を
出力し、後半の1/2周期の時間は非線形素子215D
がONしないように、表示信号VCと走査信号VSとの
電位差が小さくなるような一定電圧VOFFを出力す
る。パネル下部の信号線に接続されているXDドライバ
−213は1フレーム周期Tの後半の1/2周期だけ
パネル内部に表示信号を出力し、前半の1/2周期の時
間は非線形素子215DがONしないように、表示信号
VCと走査信号VSとの電位差が小さくなるような一定
電圧VOFFを出力する。
Next, FIG. 85 shows the liquid crystal panel 215 shown in FIG.
84 shows a drive timing chart when driving is performed by the X drivers 212 and 213 in FIG. In the timing chart shown in FIG. 85, XU driver 212 connected to the signal line at the top of panel 215 has one frame period TF
The display signal is output to the inside of the panel 215 during the first half period of the non-linear element 215D.
Is output so as to reduce the potential difference between the display signal VC and the scanning signal VS. XD driver -213 that are connected to the bottom of the panel signal lines outputs a display signal to the internal only panel half period of the latter half of one frame period T F, the time half the period of the first half nonlinear element 215D A constant voltage VOFF is output so that the potential difference between the display signal VC and the scanning signal VS becomes small so as not to be turned on.

【0134】図86,87に図82に示した液晶パネル
215を図85のタイミングで動作させた場合のパネル
215内部の各電圧波形を示す。図86(a)はフレー
ムの最初で画素に表示信号の書き込みを行なう際の走査
信号波形、図87(a)はフレームの最後のnライン目
で画素に表示信号の書き込みを行なう際の走査信号波
形、図86(b)はXUドライバー212の出力信号波
形、図87(b)はXDドライバー213の出力信号波
形である。図86(c)は図86(a)、86(b)に
より画素に印加される電圧波形、図87(c)は図87
(a)(b)により画素に印加される電圧波形を示して
いる。図86,87から分かるように、XドライバーI
C出力が一定電圧(VOFF)になっている場合には、
表示信号Vcと走査信号Vsの電位差をが小さくなって
おり、画素電極に表示信号Vs±Vcを書き込んだ後は
非線形素子215DがONしない様な信号線電圧になっ
ていることが分かる。また、XドライバーIC出力が一
定電圧(VOFF)を出力している場合には、信号線電
圧の交流成分が少ないため、図83の非線形素子215
Dの容量CDによる信号線画素電極間のカップリングに
よる画素電位の変動を低下させることが可能であること
が分かる。また、Xドライバーが1ラインの書き込み時
間(TW)で駆動する信号線の容量負荷は、信号線を分
割しない通常の液晶パネルの1/2であるから、当然、
通常の液晶パネルの信号線を駆動する場合より消費電力
が1/2に低下する。従って、本実施の形態によれば、
低消費電力で高画質な液晶表示装置が実現可能となる。
FIGS. 86 and 87 show voltage waveforms inside panel 215 when liquid crystal panel 215 shown in FIG. 82 is operated at the timing shown in FIG. FIG. 86 (a) is a scanning signal waveform when a display signal is written to a pixel at the beginning of a frame, and FIG. 87 (a) is a scanning signal when a display signal is written to a pixel at the last n-th line of the frame. FIG. 86 (b) shows the output signal waveform of the XU driver 212, and FIG. 87 (b) shows the output signal waveform of the XD driver 213. FIG. 86 (c) shows the voltage waveform applied to the pixel according to FIGS. 86 (a) and 86 (b), and FIG. 87 (c) shows FIG.
(A) and (b) show voltage waveforms applied to the pixels. As can be seen from FIGS.
If the C output is at a constant voltage (VOFF),
It can be seen that the potential difference between the display signal Vc and the scanning signal Vs is small, and the signal line voltage is such that the nonlinear element 215D does not turn on after writing the display signal Vs ± Vc to the pixel electrode. Also, when the output of the X driver IC outputs a constant voltage (VOFF), since the AC component of the signal line voltage is small, the nonlinear element 215 of FIG.
It can be seen that it is possible to reduce the fluctuation of the pixel potential due to the coupling between the signal line pixel electrodes due to the capacitance CD of D. Also, the capacitive load of the signal line driven by the X driver in one line writing time (TW) is 1 / of that of a normal liquid crystal panel which does not divide the signal line.
The power consumption is reduced by half compared to the case of driving the signal lines of a normal liquid crystal panel. Therefore, according to the present embodiment,
A liquid crystal display device with low power consumption and high image quality can be realized.

【0135】図88に表示画像の書き換えを、画面の上
部だけ行う場合のXドライバー出力を制御するタイミン
グチャートを示す。図88のような画面の部分書き換え
は、表示画面の一部分のみに動きが生じている場合の低
消費電力化に有効な方法である。また、液晶にメモリー
性が有る場合には、XU,XDドライバー212、21
3ともに出力をHi−Zとすることにより、さらに低消
費電力化が可能となる。また、メモリー性が無い液晶を
駆動する場合でも、動きの有る表示部分の書き込みを通
常のフレーム周期で行い、静止画像のみの表示部分の書
き込みを通常の1/2または、それ以下の周期に低下さ
せることにより、メモリー性の無い液晶を駆動する場合
でも低消費電力化が可能となる。また、これらの表示信
号の出力の通常出力、Hi−Z出力の切り換えは、ライ
ン毎に、画素毎に行うことにより更に効率的な低消費電
力化が可能となる。
FIG. 88 shows a timing chart for controlling the output of the X driver when the display image is rewritten only at the upper part of the screen. The partial screen rewriting as shown in FIG. 88 is an effective method for reducing power consumption when movement occurs only in a part of the display screen. If the liquid crystal has a memory property, the XU and XD drivers 212 and 21
By setting the output to Hi-Z for all three, it is possible to further reduce power consumption. In addition, even when driving a liquid crystal having no memory, writing of a moving display portion is performed in a normal frame cycle, and writing of a display portion of a still image only is reduced to half or less of a normal cycle. By doing so, power consumption can be reduced even when driving a liquid crystal having no memory. Switching between the normal output and the Hi-Z output of the output of these display signals is performed for each line and for each pixel, so that more efficient power consumption can be reduced.

【0136】また、更なる低消費電力化をパネルの容量
性負荷を低減させることにより実現できる。そのパネル
容量の削減にはアクテイブ素子を液晶パネルの裏面側に
配置し、従来パネル内部に配線していた信号線の配線も
裏面に配線する方法が有効である。また、パネルの裏面
にドライバーICも配置することにより、ドライバーI
Cをパネルの額縁に配置する必要が無くなるため液晶表
示装置の小型化も可能となる。
Further, further reduction in power consumption can be realized by reducing the capacitive load of the panel. In order to reduce the panel capacity, it is effective to arrange the active elements on the back surface side of the liquid crystal panel and to wire the signal lines, which were conventionally wired inside the panel, on the back surface. In addition, by disposing a driver IC on the back of the panel, the driver I
Since it is not necessary to arrange C in the frame of the panel, the size of the liquid crystal display device can be reduced.

【0137】以上のように本実施の形態によれば、パネ
ル内部の信号線を分割、つまり信号線の静電容量を分割
し、各々分割した信号線を独立した信号線ドライバーで
駆動することにより、液晶表示装置に印加される表示信
号が休止状態である時、または信号線の各々に接続され
ている信号線駆動回路の少なくともーつの駆動回路が駆
動状態にあるときは、それ以外の信号線と信号線に接続
されている駆動回路とを電気的に開回路状態に、また
は、信号線の電位を任意の電位に固定することが可能と
なり、液晶表示装置の画素電極に表示信号を書き込む際
には、その画素電極とその画素電極が接続されている信
号線駆動回路のみを動作させることが可能となるため、
液晶パネル内部の表示信号の書き込みに関係していない
信号線に電気的に接続されている容量性の負荷を充放電
する必要がなくなり、液晶パネル内部で消費される電力
を削減することが可能となる。特に、このような液晶パ
ネル内部の信号線に電気的に接続されている容量性の負
荷を充放電するための消費電力の削減量は、大型パネル
の液晶表示装置の方が多い。つまり、大型液晶表示装置
を低消費電力で駆動可能となる。また、表示信号を書き
込む際にその画素電極と画素電極が接続されている信号
線駆動回路のみを動作させることにより、画素電極と信
号線の間に接続されているアクティブ素子が保持状態に
ある時に、そのアクティブ素子と画素電極間に印加され
る電圧差と電圧の変動を小さく抑えることが可能とな
り、アクティブ素子のリーク電流を小さく抑えられるた
め画素と信号線間のクロストークの少ない高画質な液晶
表示装置が実現できる。さらに、駆動回路を裏面に配置
することにより、信号線にかかる容量負荷を低減するこ
とが可能となり、更に低消費電力の液晶表示装置が実現
化可能となるとともに、駆動回路をパネルの額縁に配置
する必要が無くなるため液晶表示装置の小型化が可能と
なる。
As described above, according to the present embodiment, the signal lines inside the panel are divided, that is, the capacitance of the signal lines is divided, and each divided signal line is driven by an independent signal line driver. When the display signal applied to the liquid crystal display device is in a pause state, or when at least one of the signal line driving circuits connected to each of the signal lines is in the driving state, the other signal lines When a display signal is written to a pixel electrode of a liquid crystal display device, the driver circuit connected to the signal line can be electrically opened or the potential of the signal line can be fixed to an arbitrary potential. Can operate only the pixel electrode and the signal line driving circuit to which the pixel electrode is connected,
This eliminates the need to charge and discharge capacitive loads that are electrically connected to signal lines that are not related to display signal writing inside the LCD panel, thereby reducing power consumption inside the LCD panel. Become. In particular, the amount of reduction in power consumption for charging and discharging a capacitive load electrically connected to a signal line inside a liquid crystal panel is larger in a large-panel liquid crystal display device. That is, the large liquid crystal display device can be driven with low power consumption. Also, when the display signal is written, only the pixel electrode and the signal line driving circuit to which the pixel electrode is connected are operated so that the active element connected between the pixel electrode and the signal line is in the holding state. It is possible to reduce the voltage difference applied between the active element and the pixel electrode and the fluctuation of the voltage, and to suppress the leak current of the active element to a small value. A display device can be realized. Furthermore, by arranging the driving circuit on the back surface, it is possible to reduce the capacitive load on the signal line, and it is possible to realize a liquid crystal display device with lower power consumption, and to arrange the driving circuit on the frame of the panel. Since it is not necessary to perform the operation, the size of the liquid crystal display device can be reduced.

【0138】[0138]

【発明の効果】以上詳述したようにこの発明によれば、
信号線とゲート線とアクティブ素子のうち少なくとも一
つを容量性負荷が設けられる側と反対側の基板面に配置
する構成としたので、アクティブ素子を駆動する際に各
々の電極間の結合容量のために生じる充電、放電による
電流を抑制することができ、高画質、低消費電力を実現
した表示装置を提供することができる。
As described in detail above, according to the present invention,
Since at least one of the signal line, the gate line, and the active element is arranged on the substrate surface opposite to the side on which the capacitive load is provided, the coupling capacitance between the electrodes when driving the active element is reduced. Therefore, it is possible to suppress a current caused by charging and discharging, and to provide a display device which realizes high image quality and low power consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態の液晶表示装置の
一部の断面図
FIG. 1 is a partial cross-sectional view of a liquid crystal display device according to a first embodiment of the present invention.

【図2】図1の装置の製造工程を示す図FIG. 2 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図3】図1の装置の製造工程を示す図FIG. 3 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図4】図1の装置の製造工程を示す図FIG. 4 is a diagram showing a manufacturing process of the device of FIG. 1;

【図5】図1の装置の製造工程を示す図FIG. 5 is a diagram showing a manufacturing process of the device of FIG. 1;

【図6】図1の装置の製造工程を示す図FIG. 6 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図7】図1の装置の製造工程を示す図FIG. 7 is a diagram showing a manufacturing process of the device of FIG. 1;

【図8】図1の装置の製造工程を示す図FIG. 8 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図9】図1の装置の製造工程を示す図FIG. 9 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図10】図1の装置の製造工程を示す図FIG. 10 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図11】図1の装置の製造工程を示す図FIG. 11 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図12】図1の装置の製造工程を示す図FIG. 12 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図13】図1の装置の製造工程を示す図FIG. 13 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図14】図1の装置の製造工程を示す図FIG. 14 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図15】図1の装置の製造工程を示す図FIG. 15 is a diagram showing a manufacturing process of the device of FIG. 1;

【図16】図1の装置の製造工程を示す図FIG. 16 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図17】図1の装置の製造工程を示す図FIG. 17 is a view showing a manufacturing process of the apparatus of FIG. 1;

【図18】図1の装置の製造工程を示す図FIG. 18 is a diagram showing a manufacturing process of the device of FIG. 1;

【図19】図1の装置の上面図FIG. 19 is a top view of the apparatus of FIG.

【図20】図1の装置の下面図FIG. 20 is a bottom view of the apparatus of FIG. 1;

【図21】この発明の他の実施の形態の液晶表示装置の
断面図
FIG. 21 is a sectional view of a liquid crystal display device according to another embodiment of the present invention.

【図22】この発明の更に他の実施の形態の液晶表示装
置の断面図
FIG. 22 is a sectional view of a liquid crystal display device according to still another embodiment of the present invention.

【図23】図22の装置の製造工程を示す図FIG. 23 is a diagram showing a manufacturing process of the device of FIG. 22;

【図24】図22の装置の製造工程を示す図FIG. 24 is a diagram showing a manufacturing process of the device of FIG. 22;

【図25】図22の装置の製造工程を示す図FIG. 25 is a diagram showing a manufacturing process of the device of FIG. 22;

【図26】図22の装置の製造工程を示す図FIG. 26 is a diagram showing a manufacturing process of the device of FIG. 22;

【図27】図22の装置の製造工程を示す図FIG. 27 is a diagram showing a manufacturing process of the device of FIG. 22;

【図28】図22の装置の製造工程を示す図FIG. 28 is a diagram showing a manufacturing process of the device of FIG. 22;

【図29】図22の装置の製造工程を示す図FIG. 29 is a diagram showing a manufacturing process of the device of FIG. 22;

【図30】図22の装置の製造工程を示す図FIG. 30 is a view showing a manufacturing process of the device of FIG. 22;

【図31】図22の装置の製造工程を示す図FIG. 31 is a diagram showing a manufacturing process of the device of FIG. 22;

【図32】図22の装置の製造工程を示す図FIG. 32 is a diagram showing a manufacturing process of the device of FIG. 22;

【図33】図22の装置の製造工程を示す図FIG. 33 is a diagram showing a manufacturing process of the device of FIG. 22;

【図34】図22の装置の製造工程を示す図FIG. 34 is a diagram showing a manufacturing process of the device of FIG. 22;

【図35】図22の装置の製造工程を示す図FIG. 35 is a diagram showing a manufacturing process of the device shown in FIG. 22;

【図36】図22の装置の製造工程を示す図FIG. 36 is a view showing a manufacturing process of the device of FIG. 22;

【図37】図22の装置の製造工程を示す図FIG. 37 is a diagram showing a manufacturing process of the device in FIG. 22;

【図38】図22の装置の製造工程を示す図FIG. 38 is a diagram showing a manufacturing process of the device of FIG. 22;

【図39】この発明の更に他の実施の形態の液晶表示装
置の断面図
FIG. 39 is a sectional view of a liquid crystal display device according to still another embodiment of the present invention.

【図40】図39に示した装置の上面図40 is a top view of the device shown in FIG. 39.

【図41】図39に示した装置の下面図FIG. 41 is a bottom view of the device shown in FIG. 39;

【図42】この発明の更に他の実施の形態の液晶表示装
置の上面図
FIG. 42 is a top view of a liquid crystal display device according to still another embodiment of the present invention.

【図43】図42の実施の形態の液晶表示装置の下面図FIG. 43 is a bottom view of the liquid crystal display device according to the embodiment shown in FIG. 42;

【図44】この発明の更に他の実施の形態の液晶表示装
置の上面図
FIG. 44 is a top view of a liquid crystal display device according to still another embodiment of the present invention.

【図45】図44の実施の形態の液晶表示装置の下面図FIG. 45 is a bottom view of the liquid crystal display device according to the embodiment of FIG. 44;

【図46】従来の液晶表示装置の側面図FIG. 46 is a side view of a conventional liquid crystal display device.

【図47】この発明の液晶表示装置の側面図FIG. 47 is a side view of the liquid crystal display device of the present invention.

【図48】図39に示したこの発明の液晶表示装置の部
分を示す平面図
FIG. 48 is a plan view showing a part of the liquid crystal display device of the present invention shown in FIG. 39;

【図49】この発明の更に他の実施の形態の液晶表示装
置の上面図
FIG. 49 is a top view of a liquid crystal display device according to still another embodiment of the present invention.

【図50】図49の装置の下面図FIG. 50 is a bottom view of the device of FIG. 49.

【図51】この発明の更に他の実施の形態の液晶表示装
置の断面図
FIG. 51 is a sectional view of a liquid crystal display device according to still another embodiment of the present invention.

【図52】図51の実施例の変形例を示す断面図FIG. 52 is a sectional view showing a modification of the embodiment in FIG. 51;

【図53】図51の実施例の更に他の変形例を示す断面
FIG. 53 is a sectional view showing still another modification of the embodiment in FIG. 51;

【図54】図51の実施例の更に他の変形例を示す断面
FIG. 54 is a sectional view showing still another modification of the embodiment in FIG. 51;

【図55】図51の実施例の表示装置の等価回路図FIG. 55 is an equivalent circuit diagram of the display device of the embodiment of FIG. 51.

【図56】図51の実施例の表示装置の上面図FIG. 56 is a top view of the display device of the embodiment in FIG. 51.

【図57】図51の実施例の表示装置の下面図FIG. 57 is a bottom view of the display device of the embodiment in FIG. 51.

【図58】図51の実施例の表示装置の駆動回路とスル
ーホールの配置の一例図
FIG. 58 is a diagram showing an example of the arrangement of drive circuits and through holes of the display device according to the embodiment shown in FIG. 51;

【図59】図51の実施例の表示装置の駆動回路とスル
ーホールの配置の他の例図
FIG. 59 is another example of the arrangement of the drive circuits and through holes of the display device of the embodiment of FIG. 51;

【図60】この発明の更に他の実施の形態の液晶表示装
置の画面分割の一例図
FIG. 60 shows an example of screen division of a liquid crystal display device according to still another embodiment of the present invention.

【図61】図60の例における駆動回路の配置図61 is a layout diagram of a drive circuit in the example of FIG. 60.

【図62】図60の例における駆動回路の出力波形を従
来例と比較して示す図
FIG. 62 is a diagram showing an output waveform of a drive circuit in the example of FIG. 60 in comparison with a conventional example.

【図63】図60の配置の変形例を示す図FIG. 63 is a view showing a modification of the arrangement of FIG. 60;

【図64】従来のパネルと駆動回路との配置関係を示す
FIG. 64 is a diagram showing an arrangement relationship between a conventional panel and a driving circuit;

【図65】図60の例における駆動回路による表示画面
の状態を示す図
FIG. 65 is a diagram showing a state of a display screen by a drive circuit in the example of FIG. 60;

【図66】従来の例における駆動回路による表示画面の
状態を示す図
FIG. 66 is a diagram showing a state of a display screen by a driving circuit in a conventional example.

【図67】この発明の更に他の実施の形態の液晶表示装
置の配線とスルーホールとの関係を示す図
FIG. 67 is a view showing a relationship between wiring and through holes of a liquid crystal display device according to still another embodiment of the present invention.

【図68】この発明の更に他の実施の形態の液晶表示装
置の配線とスルーホールとの関係を示す図
FIG. 68 is a view showing the relationship between wiring and through holes of a liquid crystal display device according to still another embodiment of the present invention.

【図69】この発明の更に他の実施の形態の液晶表示装
置の配線とスルーホールとの関係を示す図
FIG. 69 is a view showing the relationship between wiring and through holes of a liquid crystal display device according to still another embodiment of the present invention.

【図70】この発明の更に他の実施の形態の液晶表示装
置の各種駆動回路の配置図
FIG. 70 is a layout diagram of various drive circuits of a liquid crystal display device according to still another embodiment of the present invention.

【図71】図70の装置の額縁の状態を示す図FIG. 71 is a view showing a state of a picture frame of the apparatus of FIG. 70;

【図72】この発明の更に他の実施の形態の液晶表示装
置の製造工程を示す図
FIG. 72 is a view showing a manufacturing process of the liquid crystal display device according to still another embodiment of the present invention;

【図73】この発明の更に他の実施の形態の液晶表示装
置の製造工程を示す図
FIG. 73 is a view showing a manufacturing process of the liquid crystal display device according to still another embodiment of the present invention;

【図74】この発明の更に他の実施の形態の液晶表示装
置の構成を示す図
FIG. 74 shows a configuration of a liquid crystal display device according to still another embodiment of the present invention.

【図75】この発明の更に他の実施の形態の液晶表示装
置の画面と駆動回路との配置関係を示す図
FIG. 75 is a view showing an arrangement relationship between a screen and a drive circuit of a liquid crystal display device according to still another embodiment of the present invention.

【図76】図75に示す装置の側面図76 is a side view of the device shown in FIG. 75.

【図77】本発明の更に他の実施の形態にかかる液晶パ
ネルのブロック図
FIG. 77 is a block diagram of a liquid crystal panel according to still another embodiment of the present invention.

【図78】図77に示した液晶パネルの駆動タイミング
チャート
78 is a drive timing chart of the liquid crystal panel shown in FIG. 77.

【図79】図77に示した信号線ドライバーの構成を示
すブロック図
FIG. 79 is a block diagram showing a configuration of the signal line driver shown in FIG. 77;

【図80】図77に示したパネル内部の電圧波形を示す
FIG. 80 shows a voltage waveform inside the panel shown in FIG. 77.

【図81】図77に示したパネル内部の電圧波形を示す
FIG. 81 shows a voltage waveform inside the panel shown in FIG. 77.

【図82】本発明の他の実施の形態にかかる液晶パネル
のブロック図
FIG. 82 is a block diagram of a liquid crystal panel according to another embodiment of the present invention.

【図83】図82に示したパネルの画素部分の等価回路
83 is an equivalent circuit diagram of a pixel portion of the panel shown in FIG. 82

【図84】本発明にかかる信号線ドライバーのブロック
FIG. 84 is a block diagram of a signal line driver according to the present invention.

【図85】本発明にかかる液晶パネルの駆動タイミング
チャート
FIG. 85 is a drive timing chart of the liquid crystal panel according to the present invention.

【図86】本発明にかかるパネル内部の電圧波形を示す
FIG. 86 shows a voltage waveform inside the panel according to the present invention.

【図87】本発明にかかるパネル内部の電圧波形を示す
FIG. 87 shows a voltage waveform inside the panel according to the present invention.

【図88】本発明の更に他の実施の形態にかかる液晶パ
ネルの駆動タイミングチャート
FIG. 88 is a drive timing chart of a liquid crystal panel according to still another embodiment of the present invention.

【図89】従来の液晶表示装置の構成を示すブロック図FIG. 89 is a block diagram illustrating a configuration of a conventional liquid crystal display device.

【図90】従来の液晶パネルの構成を示すブロック図FIG. 90 is a block diagram showing a configuration of a conventional liquid crystal panel.

【図91】従来の信号線ドライバーのブロック図FIG. 91 is a block diagram of a conventional signal line driver.

【図92】従来の液晶パネルの駆動タイミングチャートFIG. 92 is a drive timing chart of a conventional liquid crystal panel.

【図93】従来のパネル内部の電圧波形を示す図FIG. 93 shows a voltage waveform inside a conventional panel.

【図94】従来のパネル内部の電圧波形を示す図FIG. 94 shows a voltage waveform inside a conventional panel.

【図95】従来のパネルの構造を説明するための図FIG. 95 is a view for explaining the structure of a conventional panel.

【図96】従来の液晶表示装置の構造を説明するための
断面図。
FIG. 96 is a cross-sectional view illustrating a structure of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1…ガラス基板 2…対向電極 3…画素電極 3x…引き出し線 4…信号線 5…a−Si 6…液晶層 7…シリコン酸化膜 8…ガラス基板 9…ゲート線 10…スルーホール 13…レジスト 15…アレイ基板 16…TFT素子 17a、20…Cs電極 22…接続パッド 24a,24b…IC 201・・・液晶表示装置の表示コントローラー 202・・・上側信号線ドライバー 203・・・下側信号線ドライバー 204・・・走査線ドライバー 221・・・ディジタルの表示信号をシフトするシフト
レジスター 222・・・ディジタル信号をアナログ信号に変換する
D/Aコンバーター 223・・・表示信号を信号線に出力する出力バッフア
ー 224・・・出力信号のON/OFFを切り換える切り
換えスイッチ 222A・・・ディジタル信号を液晶表示電圧に変換す
るレペルシフト回路 207・・・信号線駆動回路を封止したTABバッケー
ジ 205・・・アクティブ素子が作成されたガラス基板
DESCRIPTION OF SYMBOLS 1 ... Glass substrate 2 ... Counter electrode 3 ... Pixel electrode 3x ... Lead line 4 ... Signal line 5 ... a-Si 6 ... Liquid crystal layer 7 ... Silicon oxide film 8 ... Glass substrate 9 ... Gate line 10 ... Through hole 13 ... Resist 15 ... Array substrate 16 ... TFT elements 17a, 20 ... Cs electrodes 22 ... Connection pads 24a, 24b ... IC 201 ... Display controller of liquid crystal display device 202 ... Upper signal line driver 203 ... Lower signal line driver 204 ... Scan line driver 221 Shift register for shifting digital display signals 222 D / A converter 223 for converting digital signals to analog signals 223 Output buffer 224 for outputting display signals to signal lines ... Changeover switch for switching ON / OFF of output signal 222A Repel shift circuit for converting a signal to a liquid crystal display voltage 207 A TAB package in which a signal line drive circuit is sealed 205 A glass substrate on which an active element is formed

───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥村 治彦 神奈川県横浜市磯子区新磯子町33番地 株 式会社東芝生産技術研究所内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Haruhiko Okumura 33, Shinisogo-cho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に配列される複数の信号線および
ゲート線と、少なくとも前記一つの信号線と前記一つの
ゲート線にアクティブ素子を介して接続される画素電極
とを備えたアレイ基板と、前記画素電極に対向する対向
電極を備えた対向基板と、前記画素電極と前記対向電極
との間に配置される表示媒体層とを備えた表示装置にお
いて、 前記信号線と前記ゲート線と前記アクティブ素子のうち
少なくともーつを前記表示媒体層に面する側と反対側の
前記アレイ基板面に配置した前記アレイ基板を含むこと
を特徴とした表示装置。
An array substrate comprising: a plurality of signal lines and gate lines arranged on a substrate; and a pixel electrode connected to at least the one signal line and the one gate line via an active element. A display device, comprising: a counter substrate having a counter electrode facing the pixel electrode; and a display medium layer disposed between the pixel electrode and the counter electrode, wherein the signal line, the gate line, A display device comprising: the array substrate in which at least one of the active elements is disposed on the array substrate surface opposite to the side facing the display medium layer.
【請求項2】 基板上に配列される複数の信号線および
ゲート線と、少なくとも前記一つの信号線と前記一つの
ゲート線にアクティブ素子を介して接続される画素電極
とを備えたアレイ基板と、前記画素電極に対向する対向
電極を備えた対向基板と、前記画素電極と前記対向電極
との間に配置される液晶層とを備えた表示装置におい
て、 前記信号線と前記ゲート線と前記アクティブ素子のうち
少なくともーつを前記液晶層に面する側と反対側の前記
アレイ基板面に配置した前記アレイ基板を含むことを特
徴とした反射型液晶表示装置。
2. An array substrate comprising: a plurality of signal lines and gate lines arranged on a substrate; and a pixel electrode connected to at least one of the signal lines and the one of the gate lines via an active element. A display device comprising: a counter substrate having a counter electrode facing the pixel electrode; and a liquid crystal layer disposed between the pixel electrode and the counter electrode, wherein the signal line, the gate line, and the active A reflection type liquid crystal display device comprising: the array substrate in which at least one of the elements is arranged on the array substrate surface opposite to the side facing the liquid crystal layer.
【請求項3】 基板上に配列される複数の信号線および
ゲート線と、少なくとも前記一つの信号線と前記一つの
ゲート線にアクティブ素子を介して接続される画素電極
とを備えたアレイ基板と、前記画素電極に対向する対向
電極を備えた対向基板と、前記画素電極と前記対向電極
との間に配置される液晶層とを有する表示装置におい
て、 前記アクティブ素子のうち少なくともーつが前記液晶層
から遠い側の前記アレイ基板面に配置され、 前記画素電極と前記アクティブ素子とが前記アレイ基板
に設けられたスルーホールを通して接続され、 前記スルーホールと前記画素電極とが引き出し線により
接続されることを特徴とする反射型液晶表示装置。
3. An array substrate comprising: a plurality of signal lines and gate lines arranged on a substrate; and a pixel electrode connected to at least the one signal line and the one gate line via an active element. A display device, comprising: a counter substrate having a counter electrode facing the pixel electrode; and a liquid crystal layer disposed between the pixel electrode and the counter electrode, wherein at least one of the active elements includes the liquid crystal layer. The pixel electrode and the active element are connected to each other through a through-hole provided in the array substrate, and the through-hole and the pixel electrode are connected to each other by a lead line. A reflective liquid crystal display device characterized by the above-mentioned.
【請求項4】 液晶材料を狭持する透明絶縁基板と、絶
縁基板と、前記透明絶縁基板に備わっている透明電極
と、前記絶縁基板に備わっている反射面を有する画素電
極と、前記画素電極に画像信号を印加する信号線と、前
記信号線に画像信号を供給する信号線駆動回路と、を具
備し、前記信号線と前記信号線駆動回路とは前記絶縁基
板内に設けたコンタクトホールを通して接続されている
ことを特徴とする反射型液晶表示装置。
4. A transparent insulating substrate sandwiching a liquid crystal material, an insulating substrate, a transparent electrode provided on the transparent insulating substrate, a pixel electrode having a reflective surface provided on the insulating substrate, and the pixel electrode A signal line for applying an image signal to the signal line, and a signal line driving circuit for supplying an image signal to the signal line, wherein the signal line and the signal line driving circuit pass through a contact hole provided in the insulating substrate. A reflective liquid crystal display device being connected.
【請求項5】 液晶材料を狭持する透明絶縁基板と、絶
縁基板と、前記透明絶縁基板に備わっている透明電極
と、前記絶縁基板にマトリックス状に配列された反射面
を有する画素電極と、前記画素電極への書き込み動作を
制御するスイッチング手段と、前記スイッチング素子を
駆動するための走査線と、前記走査線に走査信号を供給
する走査線駆動回路と、画像信号を印加する信号線と、
前記信号線に画像信号を供給する信号線駆動回路と、を
具備し、前記信号線と前記走査線は、前記絶縁基板内に
設けたコンタクトホールを通して、前記信号線駆動回路
と前記走査線駆動回路とに接続されていることを特徴と
する反射型液晶表示装置。
5. A transparent insulating substrate sandwiching a liquid crystal material, an insulating substrate, a transparent electrode provided on the transparent insulating substrate, and a pixel electrode having a reflective surface arranged in a matrix on the insulating substrate. Switching means for controlling a writing operation to the pixel electrode, a scanning line for driving the switching element, a scanning line driving circuit for supplying a scanning signal to the scanning line, a signal line for applying an image signal,
A signal line driving circuit that supplies an image signal to the signal line, wherein the signal line and the scanning line are connected to each other through a contact hole provided in the insulating substrate, and the signal line driving circuit and the scanning line driving circuit are provided. And a reflection type liquid crystal display device.
【請求項6】 絶縁基板にマトリックス状に配列された
画素電極を、少なくとも2つ以上の複数の画素よりなる
画素ブロックに分割し、前記ブロック内に配設された画
素電極に対し書き込み動作を制御するスイッチング手段
と、前記スイッチング素子を駆動するための走査線と、
前記走査線に走査信号を供給する走査線駆動回路と、画
像信号を印加する信号線と、前記信号線に画像信号を供
給する信号線駆動回路と、を具備し、前記信号線と前記
走査線は、前記絶縁基板内に設けたコンタクトホールを
通して、前記信号線駆動回路と前記走査線駆動回路とに
接続されていることを特徴とする反射型液晶表示装置。
6. A pixel electrode arranged in a matrix on an insulating substrate is divided into a pixel block including at least two or more pixels, and a writing operation is controlled for the pixel electrode disposed in the block. Switching means, and a scanning line for driving the switching element,
A scanning line driving circuit for supplying a scanning signal to the scanning line, a signal line for applying an image signal, and a signal line driving circuit for supplying an image signal to the signal line; and the signal line and the scanning line Is connected to the signal line driving circuit and the scanning line driving circuit through a contact hole provided in the insulating substrate.
【請求項7】 マトリツクス状に配置された画素電極
と、該画素電極毎に表示信号の書き込みと保持とを制御
する手段と、該書き込みと保持とを制御する手段を有す
る画素電極に表示信号を供給する手段とを有する液晶表
示装置において、該画素電極への表示信号の供給は、列
方向に分割された信号線と各々の信号線に接続された列
方向で独立した信号線駆動回路とにより行われることを
特徴とする液晶表示装置。
7. A pixel signal having a matrix arrangement of pixel electrodes, a unit for controlling writing and holding of a display signal for each pixel electrode, and a unit for controlling the writing and holding of a display signal. Supply means for supplying a display signal to the pixel electrode by a signal line divided in the column direction and a signal line drive circuit connected to each signal line and independent in the column direction. A liquid crystal display device characterized by being performed.
【請求項8】 任意の一列に配列している分割された信
号線と、該信号線の各々の信号線に接続された列方向で
独立した信号線駆動回路は、液晶表示装置に印加される
表示信号が休止状態である時、または該信号線の各々に
接続されている信号線駆動回路の少なくともーつの駆動
回路が駆動状態にあるときは、それ以外の信号線と信号
線に接続されている駆動回路とを電気的に開回路状態に
する手段を備えたことを特徴とする請求項7記載の液晶
表示装置。
8. A divided signal line arranged in an arbitrary column and a signal line driving circuit independent in a column direction connected to each of the signal lines are applied to a liquid crystal display device. When the display signal is in a quiescent state, or when at least one of the signal line driving circuits connected to each of the signal lines is in a driving state, the signal line is connected to the other signal lines and the signal lines. 8. The liquid crystal display device according to claim 7, further comprising means for electrically connecting the driving circuit to an open circuit state.
JP24387696A 1996-09-13 1996-09-13 Display device Pending JPH1090668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24387696A JPH1090668A (en) 1996-09-13 1996-09-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24387696A JPH1090668A (en) 1996-09-13 1996-09-13 Display device

Publications (1)

Publication Number Publication Date
JPH1090668A true JPH1090668A (en) 1998-04-10

Family

ID=17110303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24387696A Pending JPH1090668A (en) 1996-09-13 1996-09-13 Display device

Country Status (1)

Country Link
JP (1) JPH1090668A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760081B2 (en) 1999-05-25 2004-07-06 Nec Lcd Technologies, Ltd. Liquid crystal display device having uniform feedthrough voltage components
WO2004042780A3 (en) * 2002-11-08 2005-05-12 Koninkl Philips Electronics Nv Flexible semiconductor device and method of manufacturing the same
JP2009031799A (en) * 2007-07-30 2009-02-12 Honeywell Internatl Inc Accumulated display modules
CN105807522A (en) * 2016-05-25 2016-07-27 京东方科技集团股份有限公司 Array substrate, production method thereof and display panel
CN110911443A (en) * 2018-09-14 2020-03-24 乐金显示有限公司 Tiled display device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6760081B2 (en) 1999-05-25 2004-07-06 Nec Lcd Technologies, Ltd. Liquid crystal display device having uniform feedthrough voltage components
WO2004042780A3 (en) * 2002-11-08 2005-05-12 Koninkl Philips Electronics Nv Flexible semiconductor device and method of manufacturing the same
US8067802B2 (en) 2002-11-08 2011-11-29 Koninklijke Philips Electronics N.V. Flexible device and method of manufacturing the same
JP2009031799A (en) * 2007-07-30 2009-02-12 Honeywell Internatl Inc Accumulated display modules
CN105807522A (en) * 2016-05-25 2016-07-27 京东方科技集团股份有限公司 Array substrate, production method thereof and display panel
CN110911443A (en) * 2018-09-14 2020-03-24 乐金显示有限公司 Tiled display device
CN110911443B (en) * 2018-09-14 2023-10-10 乐金显示有限公司 Flat display device

Similar Documents

Publication Publication Date Title
US9293101B2 (en) Liquid crystal display including pixels arranged in columns
US7259738B2 (en) Liquid crystal display device
US7733312B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
JP4277894B2 (en) Electro-optical device, drive circuit, and electronic device
JP4072332B2 (en) Liquid crystal display device and driving method thereof
US9240153B2 (en) Liquid crystal device, method of driving liquid crystal device, and electronic apparatus
KR101623593B1 (en) Liquid crystal display
US20020018155A1 (en) Active matrix liquid crystal display apparatus
KR101252002B1 (en) Liquid crystal display device
KR20080009897A (en) Liquid crystal display
JP4277891B2 (en) Electro-optical device, drive circuit, and electronic device
US5745090A (en) Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device
KR20070060757A (en) Display device and driving apparatus thereof
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US8054393B2 (en) Liquid crystal display device
JP4480821B2 (en) Liquid crystal display
US7948595B2 (en) Liquid crystal display panel
JP2006235449A (en) Electrooptic apparatus, driving method and electronic equipment
EP1821284A2 (en) Electro-optical device and electronic apparatus
JP4349446B2 (en) Electro-optical device, drive circuit, and electronic device
JPH09243995A (en) Active matrix array, liquid crystal display device and its drive method
US8004625B2 (en) Active matrix substrate with pre-charge components and liquid crystal display panel thereof
JPH1090668A (en) Display device
US20030214472A1 (en) Display circuit structure for liquid crystal display
JPH1184417A (en) Active matrix type display element and its driving method